減少多端口sram存儲器單元中的泄漏功率的方法和設備的制作方法
【專利摘要】用于減少包括例如8T?SRAM單元等存儲器單元的存儲器陣列中的泄漏電流和功率消耗的系統(tǒng)和方法。所述存儲器陣列包含用于動態(tài)地使所述存儲器陣列中的存儲器單元群組在所述存儲器單元群組的休眠模式或不活動狀態(tài)期間處于減少功率狀態(tài)以使得有效地消除泄漏部分的邏輯。所述存儲器陣列進一步包含用于在對選定存儲器單元的讀取或?qū)懭氪嫒〔僮髌陂g動態(tài)地啟用所述存儲器單元的選定群組的邏輯，其中在相應讀取或?qū)懭氩僮髦昂椭髮x取或?qū)懭胛痪€進行預充電。
【專利說明】減少多端口 SRAM存儲器單元中的泄漏功率的方法和設備
【技術(shù)領域】
[0001]所揭示實施例是針對減少存儲器陣列中的泄漏功率。更特定來說，示范性實施例是針對減少包括存儲器單元的存儲器陣列中的泄漏電流和功率消耗，所述存儲器單元例如為8晶體管靜態(tài)隨機存取存儲器(8T SRAM)單元。
【背景技術(shù)】
[0002]SRAM裝置是用于高速存儲器應用的領域中已知的，例如高性能處理器高速緩沖存儲器。常規(guī)SRAM單元的結(jié)構(gòu)包括兩個交叉耦合反相器，通常由四個互補金屬氧化物半導體(“互補M0S”或“CMOS”)晶體管形成。所述交叉耦合反相器形成基本存儲元件，具有表示互補的二進制值“O”和“I”的兩個穩(wěn)定狀態(tài)。兩個存取晶體管用以控制在讀取和寫入操作期間對存儲元件的存取。因此，常規(guī)SRAM單元架構(gòu)涉及六個晶體管，且通常稱為6T SRAM單元。
[0003]圖1圖解說明常規(guī)6T SRAM單元100。所述存儲元件包括晶體管Ml到M4。對單元100的寫入操作是通過將O或I驅(qū)動通過到正電源電壓VDD的互補位線BL和BLB以及字線WL來起始。存取晶體管M5和M6將互補位線上的值寫入到存儲元件中。在讀取操作中，互補位線BL和BLB均經(jīng)預充電到預定義值，通常為VDD。一旦激活字線WL，存儲在存儲元件中的互補值便用以將互補位線中的一者(比如BL)放電，同時將另一互補位線BLB維持于預充電電壓。讀出放大器(未圖示)快速地檢測經(jīng)放電位線BL與經(jīng)預充電互補位線BLB的差分值，且相應地讀出O。
[0004]在納米技術(shù)中收縮的裝置尺寸的情況下，常規(guī)6T SRAM單元100中使用的MOS晶體管經(jīng)受增加的滿足性能目標的需求。然而，將SRAM電路限于低操作電壓，以便減少功率消耗。隨機摻雜波動將SRAM單元的操作限制于低操作電壓。小裝置尺寸與低操作電壓的組合致使例如SRAM等存儲器裝置落后于處理系統(tǒng)中的其它邏輯電路的速度和性能量度。
[0005]克服6T SRAM的以上限制的一種方法包含用于SRAM單元的8晶體管(8T)配置。圖2圖解說明常規(guī)8T SRAM單元200。如圖解說明，將晶體管M7和M8添加到6T SRAM單元電路，例如6T SRAM單元100，以便改善讀取存取操作期間的性能。因此，八個晶體管Ml到M8形成8T SRAM單元200。在寫入操作期間，啟用寫入字線WWL。寫入字線WffL以及互補寫入位線WBL和WBLB通過寫入存取晶體管M5和M6耦合到存儲元件(晶體管Ml到M4)。在寫入操作期間，啟用讀取字線RWL，且讀取存取晶體管M7和M8將存儲元件耦合到讀取位線RBL0因此，與6T SRAM單元100相比，8TSRAM單元200提供在讀取和寫入操作期間對存儲元件的單獨存取路徑。
[0006]預充電晶體管M9、M10和Mll經(jīng)配置以對寫入位線WBL和WBLB以及讀取位線RBL進行預充電。當8T SRAM單元200不活動或處于休眠模式中時對寫入和讀取位線進行預充電。以此方式對8T SRAM單元200進行預充電克服了與上述6T SRAM的低操作電壓和低性能相關(guān)聯(lián)的限制中的一些限制。
[0007]然而，例如8T SRAM單元200等8T SRAM單元的常規(guī)實施方案經(jīng)受額外的缺陷。舉例來說，8T SRAM單元200的泄漏電流比6Τ SRAM單元100的泄漏電流高得多。因為預充電晶體管M9、M10和Mll經(jīng)配置以用于對寫入和讀取位線進行預充電，所以這些預充電晶體管在8T SRAM單元200不活動或處于備用模式中時總是接通的。因此，這些預充電晶體管帶來如圖示的泄漏路徑202、204和206。因?qū)懭胛痪€WBL進行預充電帶來的泄漏路徑202是通過晶體管M9、M5和M3從VDD到接地形成，如圖示。類似地，因?qū)懭胛痪€WBLB進行預充電帶來的泄漏路徑204是通過晶體管M10、M6和M4從VDD到接地形成。最終，因?qū)ψx取位線RBL進行預充電帶來的泄漏路徑206是通過晶體管Mil、M7和M8從VDD到接地形成。
[0008]泄漏路徑202、204和206導致功率和性能降級的浪費。因此，此項技術(shù)中需要克服常規(guī)8T SRAM實施方案的上述缺陷的8T SRAM單元設計。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的示范性實施例是針對用于減少包括例如8T SRAM單元等存儲器單元的存儲器陣列中的泄漏電流和功率消耗的系統(tǒng)和方法。
[0010]舉例來說，示范性實施例是針對一種用于減少存儲器陣列中的存取功率的方法，其包括:使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中；以及在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元。
[0011]另一示范性實施例是針對一種用于減少存儲器陣列中的存取功率的方法，其包括:動態(tài)地使寫入電路處于減少功率狀態(tài)中；以及響應于寫入請求而動態(tài)地啟用或停用所述寫入電路。
[0012]又一示范性實施例是針對一種存儲器陣列，其包括:用于使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中的邏輯；以及用于在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元的邏輯。
[0013]又一示范性實施例是針對一種存儲器陣列，其包括:用于動態(tài)地使寫入電路處于減少功率狀態(tài)中的邏輯；以及用于響應于寫入請求而動態(tài)地啟用或停用所述寫入電路的邏輯。
[0014]另一示范性實施例是針對一種存儲器陣列，其包括:用于使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中的裝置；以及用于在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元的裝置。
[0015]又一示范性實施例是針對一種包括代碼的非暫時性計算機可讀存儲媒體，所述代碼在由處理器執(zhí)行時致使所述處理器執(zhí)行用于減少存儲器陣列中的存取功率的操作方法，所述非暫時性計算機可讀存儲媒體包括:用于使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中的代碼；以及用于在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元的代碼。
[0016]又一示范性實施例是針對一種用于減少存儲器陣列中的存取功率的方法，其包括:用于使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中的步驟；以及用于在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元的步驟。
[0017]另一示范性實施例是針對一種用于減少存儲器陣列中的存取功率的方法，其包括:用于動態(tài)地使寫入電路處于減少功率狀態(tài)中的步驟；以及用于響應于寫入請求而動態(tài)地啟用或停用所述寫入電路的步驟。
【專利附圖】

【附圖說明】
[0018]呈現(xiàn)附圖以幫助描述本發(fā)明的實施例且僅提供用于圖解說明本發(fā)明的實施例而不是限制。
[0019]圖1圖解說明常規(guī)6T SRAM。
[0020]圖2圖解說明常規(guī)8T SRAM。
[0021]圖3圖解說明針對減少功率消耗而配置的示范性8T SRAM單元。
[0022]圖4A圖解說明包括針對在存取操作期間的減少功率消耗而配置的8T SRAM單元的示范性存儲器陣列存儲體。
[0023]圖4B圖解說明圖4A中圖解說明的存儲器陣列存儲體的選定組的展開圖。
[0024]圖5是圖解說明圖4A的存儲器陣列的選定控制信號的時序關(guān)系的時序圖。
[0025]圖6圖解說明針對在輕休眠模式期間的減少功率而配置的示范性存儲器陣列。
[0026]圖7圖解說明經(jīng)配置以在圖6的示范性存儲器陣列中在輕休眠模式期間使用的鎖存器。
[0027]圖8圖解說明根據(jù)用于實施所揭示實施例的方法的流程圖。
[0028]圖9圖解說明經(jīng)配置以支持兩個讀取端口和兩個寫入端口的示范性12T SRAM單
J Li ο
[0029]圖10圖解說明示范性無線通信系統(tǒng)900，其中可有利地采用本發(fā)明的實施例?！揪唧w實施方式】
[0030]在針對本發(fā)明的具體實施例的以下描述和相關(guān)圖式中揭示了本發(fā)明的各方面。在不脫離本發(fā)明的范圍的情況下可設想替代實施例。另外，將不詳細描述或者將省略本發(fā)明的眾所周知的元件，以免混淆本發(fā)明的相關(guān)細節(jié)。
[0031]詞語“示范性”在本文中用以表示“充當實例、例子或說明”。本文描述為“示范性”的任何實施例不一定被解釋為比其它實施例優(yōu)選或有利。同樣，術(shù)語“本發(fā)明的實施例”不要求本發(fā)明的所有實施例都包含所論述的特征、優(yōu)點或操作模式。
[0032]本文中使用的術(shù)語是僅用于描述特定實施例的目的，且既定不限制本發(fā)明的實施例。如本文中所使用，單數(shù)形式“一”、“一個”和“所述”既定也包含復數(shù)形式，除非上下文另外明確指示。將進一步了解，術(shù)語“包括”和/或“包含”當在本文中使用時指定所陳述特征、整數(shù)、步驟、操作、元件和/或組件的存在，但不排除一個或一個以上其它特征、整數(shù)、步驟、操作、元件、組件和/或其群組的存在或添加。
[0033]此外，許多實施例是依據(jù)待由例如計算裝置的元件執(zhí)行的動作序列來加以描述的。將認識到，本文描述的各種動作可由特定電路(例如，專用集成電路(ASIC))、正由一個或一個以上處理器執(zhí)行的程序指令或兩者的組合執(zhí)行。另外，本文描述的這些動作序列可視為完全具體實施于其中存儲有對應計算機指令集合的任一形式的計算機可讀存儲媒體內(nèi)，所述計算機指令在執(zhí)行后將即刻致使相關(guān)聯(lián)處理器執(zhí)行本文描述的功能性。因此，本發(fā)明的各種方面可以若干不同形式具體實施，已預期所有所述形式都在所主張標的物的范圍內(nèi)。另外，針對本文描述的實施例中的每一者，任何此類實施例的對應形式可在本文中被描述為例如“經(jīng)配置以”執(zhí)行所描述動作“的邏輯”。
[0034]示范性實施例是針對在例如讀取和寫入等存儲器存取操作期間具有減少的泄漏功率和改善的性能的存儲器裝置。實施例可包含例如8T SRAM單元結(jié)構(gòu)等示范性存儲器裝置，其經(jīng)配置以用于不活動狀態(tài)期間的低泄漏以及存取操作期間的動態(tài)啟用。如下文將詳細描述，實施例可包含浮動讀取位線，其以操作方式耦合到示范性存儲器裝置的讀取端口部分，其中所述讀取位線可被允許在存儲器裝置處于不活動狀態(tài)時浮動，且可在存取操作之前和之后預充電。如下文還將詳細描述，實施例還可包含浮動寫入位線和三態(tài)寫入驅(qū)動器電路，所述三態(tài)寫入驅(qū)動器電路經(jīng)配置以在存儲器裝置的不活動狀態(tài)期間使寫入位線浮動，使得可有效地消除泄漏電流路徑。
[0035]現(xiàn)在參見圖3，圖解說明示范性8T SRAM單元300。與常規(guī)8T SRAM單元200相比，8T SRAM單元300的結(jié)構(gòu)可排除耦合到寫入位線WBL和WBLB的預充電晶體管M9和M10。如先前所述，預充電晶體管M9和MlO貢獻于在8T SRAM單元200中形成泄漏路徑202和204。因此，這些預充電晶體管M9和MlO的消除可有效地消除因?qū)懭胛痪€進行預充電帶來的例如202和204的泄漏路徑。
[0036]繼續(xù)參見圖3，在8T SRAM300中可引入三態(tài)寫入驅(qū)動器302代替例如M9和MlO等預充電晶體管。三態(tài)寫入驅(qū)動器302可包括如圖解說明的晶體管M30到M37。在圖解說明的實施例中，晶體管M30到M33可為P溝道MOS (PMOS)晶體管，而晶體管M34到M37可為η溝道MOS (NMOS)晶體管。因此，當8Τ SRAM300處于不活動狀態(tài)時，可將網(wǎng)WC驅(qū)動到高狀態(tài)(或電壓VDD或邏輯“I” )，從而致使PMOS晶體管Μ32和Μ33斷開。類似地，可將網(wǎng)WT驅(qū)動到低狀態(tài)(或接地電壓或邏輯“O”)，從而致使NMOS晶體管Μ34和Μ35也斷開。因此，不存在到寫入位線WBL和WBLB的傳導路徑，進而致使它們浮動。以此方式，通過控制網(wǎng)WC和WT的電壓，可有效地消除從VDD到接地電壓的泄漏路徑。
[0037]當8Τ SRAM處于作用中的存儲體或組的寫入有效狀態(tài)時，可通過PMOS晶體管Μ30到Μ33將寫入位線WBL和WBLB驅(qū)動到高狀態(tài)。如本文使用，“子存儲體”或“組”指代存儲器陣列存儲體的可獨立受控且可獨立啟用或停用的區(qū)段。在寫入操作期間，通過將網(wǎng)WC和互補網(wǎng)DC或DT驅(qū)動到低狀態(tài)，PMOS晶體管Μ30到Μ33可接通且處于傳導狀態(tài)。因為互補的網(wǎng)DC和DT也耦合到NMOS晶體管Μ36和Μ37的柵極，所以將這些網(wǎng)中的一者驅(qū)動為低也具有分別斷開NMOS晶體管Μ36或Μ37的作用。然而，當8Τ SRAM處于不活動的存儲體或組中時，允許寫入位線浮動。因此，通過將網(wǎng)絡WC和WT的電壓分別驅(qū)動到高和低狀態(tài)，可有效地消除從VDD到接地的例如202的泄漏路徑(如圖2中圖解說明)。
[0038]8Τ SRAM單元300的示范性實施方案也可經(jīng)配置以有效地消除因?qū)ψx取位線進行預充電帶來的例如206的泄漏路徑(如圖2中圖解說明)。為了消除來自對讀取位線進行預充電的此些泄漏路徑，實施例可包含經(jīng)配置以在8Τ SRAM單元300的不活動狀態(tài)期間使讀取位線RBL浮動的邏輯。所述邏輯可進一步經(jīng)配置以在對8Τ SRAM單元300執(zhí)行存取操作之前和之后對讀取位線RBL進行預充電。在以下部分中論述用于在包括例如8Τ SRAM單元300等單元的SRAM陣列中實施用于選擇性且動態(tài)地使讀取位線浮動的此邏輯的另外細節(jié)。
[0039]現(xiàn)在結(jié)合參見圖4Α到4Β，圖解說明用于在示范性SRAM存儲器陣列存儲體——存儲體400中實施浮動讀取位線的示范性電路。在圖解說明的實施例中，存儲體400可為存儲器系統(tǒng)的若干存儲器陣列存儲體中的一者。將存儲體400劃分為四個組:組O到3，但為了簡單而在圖4A中僅圖解說明組O和組3。圖4B提供組O和組3的展開圖。存儲體400包括8T SRAM單元的128行和144列，其中組O到3中的每一者包括32行和144列。雖然圖解說明的實施例已經(jīng)針對如上經(jīng)分割為四個組的存儲體400，但示范性實施例不一定限于此分割。所揭示技術(shù)可容易地延伸到此項技術(shù)中已知的包括存儲體、組或其它形式的分割的存儲器系統(tǒng)。
[0040]繼續(xù)參見圖4A，控制信號SET_SELECT[3: O]可經(jīng)配置為用以啟用存儲體400的四個組中的一者的獨熱信號。如圖4B中所示，組O包括行31: 0，且組3包括行127: 96。
[0041]將參考如圖4B所示的組3來描述以下控制信號，同時將了解，類似描述適用于組O到2。用于在組3的選定行中的寫入和讀取操作期間啟用8T SRAM單元的寫入字線wwl [127: 96]和讀取字線rwl [127: 96]可被安置在行方向上。用于每一 8T SRAM單元的互補寫入位線wbl和wblb可從安置在列方向上的寫入電路導出。讀取位線可從控制信號rbl_s3[143: O]導出。讀取位線rbl_s3[143: O]可經(jīng)配置以使得其僅在選擇組3時啟用，且在對應8T SRAM單元不活動且未選擇組3時浮動。此外，讀取位線rbl_s3[143: O]可經(jīng)配置以使得可在存取操作之前和之后對選定8T SRAM單元進行預充電。下文以圖5中圖解說明的時序圖提供對存儲體400操作的控制信號的進一步詳細操作。
[0042]圖5的時序圖圖解說明用以對SRAM陣列400進行定時的時鐘信號CLK?？刂菩盘朾ank_rbl_pch可經(jīng)配置以用于控制預充電操作。在bank_rbl_pch到達之前可使獨熱控制信號SET_SELECT[3: O]可用。信號rd_force_blpch對應于測試操作模式，且可在作用中模式期間設定為 低。因此，當需要在作用中操作模式期間選擇組3時，SET_SELECT[3]為高，且SET_SELECT[2: O]測試引腳rd_force_blch為低。對應地，門N0R3和0R6允許bank_rbl_pch傳播到選通信號set3_rbl_pch,以便單獨對用于選定組3的讀取位線rbl_s3[143: O]進行預充電，而不是組O到2。在當讀取操作期間存取組3中的特定8TSRAM單元時的實例中，對應讀取字線RWL為高。如圖5的時序圖中所示，在讀取字線RWL的持續(xù)時間之前和之后，選通信號set3_rbl_pCh接通。因此，在作用中操作模式期間，選通信號Set3_rbl_pCh可如上經(jīng)配置以在存取操作之前和之后對選定讀取位線進行預充電。如下文關(guān)于未選定組(組O)所詳細描述，在不活動模式期間可允許對應讀取位線浮動。
[0043]繼續(xù)以上實例，其中組3經(jīng)啟用，用于組O到2的獨熱控制信號為低。因此，再次參見圖4A到4B,通過門NORl和0R5,信號setO_clamp和setO_rbl_pch為高。信號set0_1^1_?(*操作以關(guān)斷？1?)5晶體管10)[143: O](類似于圖2中的PMOS晶體管Mil)，使得允許對應讀取位線rbl_s0[143: O]浮動。以此方式，對于未選定組O到2，可允許讀取位線浮動，因此防止泄漏路徑繼續(xù)預充電。此外，為了防止由浮動讀取位線引起的未知狀態(tài)傳播到下游電路，為高的信號setO_clamp將把控制信號0R_S0[143: O]的輸出箝位為低狀態(tài)。雖然未明確圖解說明，但信號setl_clamp、set2_clamp也將把控制信號0R_S1 [143: O]和0R_S2[143: O]的輸出箝位為低狀態(tài)。相比之下，由于用于選定組3的set3_clamp為低，且用于未選定組2的0R_S2[143: O]的輸出為低，因此通過信號rbl_s23[143: O]可允許信號rbl_s3[143: O]傳播到下游電路，如圖示。
[0044]現(xiàn)在結(jié)合參見圖6到7，圖解說明包括四個SRAM陣列存儲體O到3的存儲器系統(tǒng)600。四個SRAM陣列存儲器O到3中的每一者可由SRAM陣列形成，例如圖4A到4B的存儲體400。因此，存儲體O到3中的每一者可各自包括四個組O到3，如存儲體400中那樣。存儲體O到3可針對輕休眠模式或不活動狀態(tài)配置，其中存儲體O到3中的任一者以及組O到3中的任一者均不在作用中。類似于存儲體400，控制信號set select[3: O]可用以啟用存儲體O到3的組O到3。信號mem_light_sleep可用以使存儲體O到3處于輕休眠模式中。
[0045]參見圖7，圖解說明可在圖6中的鎖存器O到3中使用的鎖存器700的電路實施方案。信號mem_light_Sle印可耦合到復位引腳，從而控制鎖存器700的NMOS晶體管70的柵極。當mem_light_sleep為高時,又可迫使鎖存器700的內(nèi)部節(jié)點T為低狀態(tài)。因此,可迫使鎖存器700的set_seleCt輸出為低狀態(tài)。
[0046]因此，參見圖6，當全部四個存儲體O到3處于輕休眠模式中時，可迫使全部獨熱控制信號set_select[3: O]為低。如關(guān)于圖4A到4B的存儲體400所述，迫使全部控制信號SET_SELECT[3: O]為低狀態(tài)致使分別對應于組O到3的全部讀取位線rbl_s3 [143: O]、rbl_s2[143: O]、rbl_sl [143: O]和 rbl_s0 [143: O]浮動。因此，當存儲體 400 處于輕休眠模式中且組O到3不活動時可消除泄漏電流(例如，通過圖2的PMOS晶體管Mil)。以類似方式，對圖6的存儲器系統(tǒng)600中的set_seleCt[3: O]的強迫可具有致使存儲體O到3的讀取位線(未圖示)浮動的作用，因此消除泄漏電流。以此方式，在包括存儲體O到3的存儲器系統(tǒng)600的示范性8T SRAM單元中可使功率消耗最小化。
[0047]將了解，實施例包含用于執(zhí)行本文揭示的過程、功能和/或算法的各種方法。舉例來說，如圖8中圖解說明，實施例可包含用于減少例如存儲體400的存儲器陣列中的功率消耗的方法，包括:使存儲器陣列中的存儲器單元群組(例如，包括8T SRAM單元的組3，如圖4A到4B中圖解說明)動態(tài)地處于減少功率狀態(tài)(例如，通過控制信號SET_SELECT[3]—一框802);以及在對選定存儲器單元群組的存取操作期間動態(tài)地啟用選定存儲器單元群組(例如，通過分別在讀取和寫入操作期間如上所述控制SET_SELECT[3]以及讀取和寫入字線和位線來啟用組3—一框804)。
[0048]而且，雖然已參考單個讀取端口和單個寫入端口(例如在示范性8T SRAM單元300中耦合到讀取和寫入字線和位線的端口)描述了以上實施例，但實施例不限于單個讀取或?qū)懭攵丝?。本文描述的技術(shù)可容易地延伸到兩個或兩個以上讀取端口和/或兩個或兩個以上寫入端口。舉例來說，參見圖9，圖解說明具有兩個讀取端口和兩個寫入端口的示范性12TSRAM單元900。12T SRAM單元900通常保持參考8T SRAM單元300描述的元件，同時添加額外讀取端口和額外寫入端口。
[0049]繼續(xù)參見圖9，在12T SRAM單元900中，除了圖3的8T SRAM單元300中圖解說明的元件之外還引入晶體管M7'和M8'。這些晶體管M7'和M8'可耦合到讀取位線RBL'和讀取字線RWL'，以便支持額外讀取端口(未圖示)。類似地，耦合到寫入字線WWL'以及互補寫入位線WBL'和WBLB'的晶體管M5'和M6'可支持額外寫入端口。如同參考8TSRAM單元300描述的讀取位線RBL，讀取位線RBL'可經(jīng)配置以在12T SRAM單元900的不活動狀態(tài)期間浮動，因此消除圖2中圖解說明的例如206的泄漏路徑。類似地，如同互補寫入位線WBL和WBLB，例如三態(tài)寫入驅(qū)動器302的三態(tài)寫入驅(qū)動器可用以消除因晶體管M5'和M6'帶來的例如202和204的泄漏路徑。以類似方式，用于消除泄漏路徑的技術(shù)可延伸到任一數(shù)目的額外讀取或?qū)懭攵丝?。因此，示范性實施例可消除具有兩個或兩個以上讀取端口和/或兩個或兩個以上寫入端口的12T SRAM單元的泄漏路徑。
[0050]所屬領域的技術(shù)人員將了解，可使用多種不同技藝和技術(shù)中的任一種來表示信息和信號。舉例來說，可通過電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或者其任何組合來表示整個以上描述中可能參考的數(shù)據(jù)、指令、命令、信息、信號、位、符號和碼片。
[0051]此外，所屬領域的技術(shù)人員將了解，結(jié)合本文揭示的實施例描述的各種說明性邏輯塊、模塊、電路和算法步驟可實施為電子硬件、計算機軟件或所述兩者的組合。為了清楚地說明硬件與軟件的這種可交換性，上文已大體上在其功能性方面描述了各種說明性組件、塊、模塊、電路和步驟。將此類功能性實施為硬件還是軟件取決于特定應用和對整個系統(tǒng)施加的設計約束。熟練的技術(shù)人員針對每一特定應用可以不同方式實施所描述的功能性，但不應將此類實施方案決策解釋為造成與本發(fā)明的范圍的脫離。
[0052]結(jié)合本文所揭示的實施例描述的方法、序列和/或算法可直接以硬件、以由處理器執(zhí)行的軟件模塊或以所述兩者的組合來實施。軟件模塊可駐留在RAM存儲器、快閃存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可裝卸式盤、⑶-ROM或此項技術(shù)中已知的任何其它形式的存儲媒體中。示范性存儲媒體耦合到處理器，使得處理器可從存儲媒體讀取信息和向存儲媒體寫入信息。在替代方案中，存儲媒體可與處理器成一體式。
[0053]因此，本發(fā)明的實施例可包含具體實施用于減少存儲器陣列中的功率消耗的方法的計算機可讀媒體。因此，本發(fā)明不限于所說明實例，且用于執(zhí)行本文描述的功能性的任何裝置包含在本發(fā)明的實施例中。
[0054]圖10圖解說明示范性無線通信系統(tǒng)1000，其中可有利地采用本發(fā)明的實施例。為了圖解說明的目的，圖10展示三個遠程單元1020、1030和1050以及兩個基站1040。在圖10中，將遠程單元1020展示為移動電話，將遠程單元1030展示為便攜式計算機，且將遠程單元1050展示為無線本地環(huán)路系統(tǒng)中的固定位置遠程單元。舉例來說，遠程單元可為移動電話、手持式個人通信系統(tǒng)(PCS)單元、例如個人數(shù)字助理等便攜式數(shù)據(jù)單元、具有GPS功能的裝置、導航裝置、機頂盒、音樂播放器、視頻播放器、娛樂單元、例如儀表讀取設備等固定位置數(shù)據(jù)單元、或存儲或檢索數(shù)據(jù)或計算機指令的任一其它裝置，或其任一組合。雖然圖10圖解說明根據(jù)本發(fā)明的教示的遠程單元，但本發(fā)明不限于這些示范性說明的單元。本發(fā)明的實施例可合適地用于包含包括存儲器以及用于測試和特征化的芯片上電路的有源集成電路的任一裝置中。
[0055]上述揭示的裝置和方法通常經(jīng)設計且經(jīng)配置為存儲于計算機可讀媒體上的⑶SII和GERBER計算機文件。這些文件又提供到基于這些文件制造裝置的制造處置者。所得產(chǎn)品是半導體晶片，所述半導體晶片隨后經(jīng)切割為半導體裸片且封裝為半導體芯片。芯片隨后用于上文描述的裝置中。
[0056]雖然前述揭示內(nèi)容展示了本發(fā)明的說明性實施例，但應注意，在不脫離如所附權(quán)利要求書界定的本發(fā)明的范圍的情況下可在其中做出各種改變和修改。根據(jù)本文描述的本發(fā)明實施例的方法權(quán)利要求的功能、步驟和/或動作無需以任何特定次序執(zhí)行。此外，雖然可以單數(shù)形式描述或主張本發(fā)明的元件，但復數(shù)形式是預期的，除非明確陳述限于單數(shù)形式。
【權(quán)利要求】
1.一種用于減少存儲器陣列中的存取功率的方法，其包括: 動態(tài)地使所述存儲器陣列中的存儲器單元的群組處于減少功率狀態(tài)中；以及 在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元。
2.根據(jù)權(quán)利要求1所述的方法，其中所述存取操作包括讀取。
3.根據(jù)權(quán)利要求1所述的方法，其中所述存取操作包括寫入。
4.根據(jù)權(quán)利要求1所述的方法，其中所述存儲器單元包含8晶體管靜態(tài)隨機存取存儲器8T SRAM單元，使得形成所述8T SRAM單元包括: 形成存儲元件； 通過兩個寫入存取晶體管將寫入字線和一對互補寫入位線耦合到所述存儲元件； 以及 通過兩個讀取存取晶體管將所述存儲元件耦合到讀取字線和讀取位線。
5.根據(jù)權(quán)利要求4所述的方法，其進一步包括針對讀取操作，在對所述8TSRAM單元的所述讀取操作之前和之后動態(tài)地對選定讀取位線進行預充電。
6.根據(jù)權(quán)利要求4所述的方法，其進一步包括在所述8TSRAM單元的不活動模式期間動態(tài)地使所述讀取位線處于浮動狀態(tài)。
7.根據(jù)權(quán)利要求4所述的方法，其進一步包括針對寫入操作，在對所述8TSRAM單元的所述寫入操作之前和之后動態(tài)地對所述對互補位線進行預充電。
8.根據(jù)權(quán)利要求4所述的方法，其進一步包括配置三態(tài)寫入驅(qū)動器以在所述8TSRAM單元的不活動模式期間動態(tài)地使所述對互補寫入位線處于浮動狀態(tài)。
9.根據(jù)權(quán)利要求4所述的方法，其進一步包括在輕休眠模式期間使所述存儲器陣列的全部讀取和寫入位線浮動。
10.根據(jù)權(quán)利要求1所述的方法，其中所述群組的存儲器單元屬于一組。
11.根據(jù)權(quán)利要求1所述的方法，其中所述群組的存儲器單元屬于一存儲體。
12.根據(jù)權(quán)利要求1所述的方法，其中8TSRAM單元包括兩個或兩個以上讀取端口。
13.根據(jù)權(quán)利要求1所述的方法，其中所述8TSRAM單元包括兩個或兩個以上寫入端□。
14.一種用于減少存儲器陣列中的存取功率的方法，其包括: 動態(tài)地使寫入電路處于減少功率狀態(tài)中；以及 響應于寫入請求而動態(tài)地啟用或停用所述寫入電路。
15.—種存儲器陣列,其包括: 用于使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中的邏輯；以及 用于在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元的邏輯。
16.根據(jù)權(quán)利要求15所述的存儲器陣列，其中所述存取操作包括讀取。
17.根據(jù)權(quán)利要求15所述的存儲器陣列，其中所述存取操作包括寫入。
18.根據(jù)權(quán)利要求15所述的存儲器陣列，其中所述存儲器單元包含8晶體管靜態(tài)隨機存取存儲器8T SRAM單元，使得所述8T SRAM單元包括: 存儲元件；通過至少一對寫入存取晶體管耦合到所述存儲元件的至少一個寫入字線和至少一對互補寫入位線；以及 通過至少一對讀取存取晶體管耦合到所述存儲元件的至少一個讀取字線和至少一個讀取位線。
19.根據(jù)權(quán)利要求18所述的存儲器陣列，其進一步包括通過第二對寫入存取晶體管耦合到所述存儲元件的第二寫入字線和第二對互補寫入位線；以及 通過第二對讀取存取晶體管耦合到所述存儲元件的第二讀取字線和第二讀取位線。
20.根據(jù)權(quán)利要求18所述的存儲器陣列，其進一步包括用于在對所述8TSRAM單元的讀取操作之前和之后動態(tài)地對選定讀取位線進行預充電的邏輯。
21.根據(jù)權(quán)利要求18所述的存儲器陣列，其進一步包括用于在所述8TSRAM單元的不活動模式期間動態(tài)地使選定讀取位線處于浮動狀態(tài)的邏輯。
22.根據(jù)權(quán)利要求18所述的存儲器陣列，其進一步包括用于在對所述8TSRAM單元的寫入操作之前和之后動態(tài)地對選定互補位線進行預充電的邏輯。
23.根據(jù)權(quán)利要求18所述的存儲器陣列，其進一步包括三態(tài)寫入驅(qū)動器，所述三態(tài)寫入驅(qū)動器經(jīng)配置以在所述8T SRAM單元的不活動模式期間動態(tài)地使選定互補寫入位線處于浮動狀態(tài)。
24.根據(jù)權(quán)利要求18所述的存儲器陣列，其進一步包括用于在輕休眠模式期間使所述存儲器陣列的全部讀取和寫入位線浮動的邏輯。
25.根據(jù)權(quán)利要求18所述的存儲器陣列，其中所述群組的存儲器單元屬于一組。
26.根據(jù)權(quán)利要求18所述的存儲器陣列，其中所述群組的存儲器單元屬于一存儲體。`
27.根據(jù)權(quán)利要求15所述的存儲器陣列，其集成在至少一個半導體裸片中。
28.根據(jù)權(quán)利要求15所述的存儲器陣列，其集成到裝置中，所述裝置選自由以下各項組成的群組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元，和計算機。
29.—種存儲器陣列，其包括: 用于動態(tài)地使寫入電路處于減少功率狀態(tài)中的邏輯；以及 用于響應于寫入請求而動態(tài)地啟用或停用所述寫入電路的邏輯。
30.根據(jù)權(quán)利要求29所述的存儲器陣列，其中所述用于動態(tài)地啟用或停用所述寫入電路的邏輯包括經(jīng)配置以驅(qū)動互補寫入位線的預充電晶體管。
31.根據(jù)權(quán)利要求30所述的存儲器陣列，其中所述預充電晶體管是耦合到正電源電壓VDD的PMOS晶體管。
32.根據(jù)權(quán)利要求29所述的存儲器陣列，其中所述用于動態(tài)地使所述寫入電路處于減少功率狀態(tài)中的邏輯包括經(jīng)配置以響應于休眠信號而停用從正電源電壓VDD到互補寫入位線的路徑的PMOS晶體管，以及經(jīng)配置以響應于休眠信號而停用從所述互補寫入位線到接地電壓的路徑的NMOS晶體管。
33.根據(jù)權(quán)利要求29所述的存儲器陣列，其包括兩個或兩個以上讀取端口。
34.根據(jù)權(quán)利要求29所述的存儲器陣列，其包括兩個或兩個以上寫入端口。
35.根據(jù)權(quán)利要求29所述的存儲器陣列，其集成在至少一個半導體裸片中。
36.根據(jù)權(quán)利要求29所述的存儲器陣列，其集成到裝置中，所述裝置選自由以下各項組成的群組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元，和計算機。
37.一種存儲器陣列，其包括: 用于使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中的裝置；以及 用于在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元的裝置。
38.根據(jù)權(quán)利要求37所述的存儲器陣列，其中所述用于動態(tài)地啟用的裝置進一步包括用于在對所述選定存儲器單元的讀取存取操作之前和之后動態(tài)地對選定讀取位線進行預充電的裝置。
39.根據(jù)權(quán)利要求37所述的存儲器陣列，其中所述用于動態(tài)地啟用的裝置進一步包括用于在對所述選定存儲器單元的寫入存取操作之前和之后動態(tài)地對一對互補寫入位線進行預充電的裝置。
40.根據(jù)權(quán)利要求37所述的存儲器陣列，其中所述群組的存儲器單元屬于一組。
41.根據(jù)權(quán)利要求37所述的存儲器陣列，其中所述群組的存儲器單元屬于一存儲體。
42.根據(jù)權(quán)利要求37所述的存儲器陣列，其集成在至少一個半導體裸片中。
43.根據(jù)權(quán)利要求37所述的存儲器陣列，其集成到裝置中，所述裝置選自由以下各項組成的群組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元`，和計算機。
44.一種包括代碼的非暫時性計算機可讀存儲媒體，所述代碼在由處理器執(zhí)行時致使所述處理器執(zhí)行用于減少存儲器陣列中的存取功率的操作方法，所述非暫時性計算機可讀存儲媒體包括: 用于使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中的代碼；以及 用于在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述存儲器單元的所述選定群組的代碼。
45.一種用于減少存儲器陣列中的存取功率的方法，其包括: 用于使所述存儲器陣列中的存儲器單元的群組動態(tài)地處于減少功率狀態(tài)中的步驟；以及 用于在對所述存儲器單元的選定群組的存取操作期間動態(tài)地啟用所述選定存儲器單元的步驟。
46.根據(jù)權(quán)利要求45所述的方法，其中所述存取操作包括讀取。
47.根據(jù)權(quán)利要求45所述的方法，其中所述存取操作包括寫入。
48.根據(jù)權(quán)利要求45所述的方法，其中所述存儲器單元包含8晶體管靜態(tài)隨機存取存儲器8T SRAM單元，使得形成所述8T SRAM單元包括: 用于形成存儲元件的步驟； 用于通過兩個寫入存取晶體管將寫入字線和一對互補寫入位線耦合到所述存儲元件的步驟；以及 用于通過兩個讀取存取晶體管將所述存儲元件耦合到讀取字線和讀取位線的步驟。
49.根據(jù)權(quán)利要求48所述的方法，其進一步包括針對讀取操作，用于在對所述8TSRAM單元的所述讀取操作之前和之后動態(tài)地對選定讀取位線進行預充電的步驟。
50.根據(jù)權(quán)利要求48所述的方法，其進一步包括用于在所述8TSRAM單元的不活動模式期間動態(tài)地使所述讀取位線處于浮動狀態(tài)的步驟。
51.根據(jù)權(quán)利要求48所述的方法，其進一步包括針對寫入操作，用于在對所述8TSRAM單元的寫入操作之前和之后動態(tài)地對所述對互補位線進行預充電的步驟。
52.根據(jù)權(quán)利要求48所述的方法，其進一步包括用于配置三態(tài)寫入驅(qū)動器以在所述8TSRAM單元的不活動模式期間動態(tài)地使所述對互補寫入位線處于浮動狀態(tài)的步驟。
53.根據(jù)權(quán)利要求48所述的方法，其進一步包括在輕休眠模式期間用于使存儲器陣列的全部讀取和寫入位線浮動的步驟。
54.根據(jù)權(quán)利要求45所述的方法，其中所述群組的存儲器單元屬于一組。
55.根據(jù)權(quán)利要求45所述的方法，其中所述群組的存儲器單元屬于一存儲體。
56.根據(jù)權(quán)利要求45所述的方法，其中所述8TSRAM單元包括兩個或兩個以上讀取端□。
57.根據(jù)權(quán)利要求45所述的方法，其中所述8TSRAM單元包括兩個或兩個以上寫入端□。
58.一種用于減少存儲 器陣列中的存取功率的方法，其包括: 用于動態(tài)地使寫入電路處于減少功率狀態(tài)中的步驟；以及 用于響應于寫入請求而動態(tài)地啟用或停用所述寫入電路的步驟。
【文檔編號】G11C11/413GK103875038SQ201280047908
【公開日】2014年6月18日 申請日期:2012年9月30日 優(yōu)先權(quán)日:2011年9月30日
【發(fā)明者】邁克爾·泰坦·潘, 馬尼什·加爾吉, 戴維·保羅·霍夫 申請人:高通股份有限公司