專利名稱：一種存儲(chǔ)卡電源傳輸電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電路領(lǐng)域，更具體的說是涉及一種存儲(chǔ)卡電源傳輸電路。
背景技術(shù)：
隨著科技的不斷發(fā)展，電子產(chǎn)品成為日常生活必不可少的一部分。通常，電子產(chǎn)品質(zhì)量的優(yōu)劣可以通過CPU主頻、存儲(chǔ)空間、分辨率等多個(gè)因素進(jìn)行判定。而存儲(chǔ)空間可以分為內(nèi)置存儲(chǔ)器以及外置存儲(chǔ)器。外置存儲(chǔ)器可以表現(xiàn)為閃存卡(Flash Card)，其是利用閃存(Flash Memory)技術(shù)達(dá)到存儲(chǔ)電子信息的存儲(chǔ)器。根據(jù)不同的生產(chǎn)廠商和不同的應(yīng)用，閃存卡可以分為SM卡(SmartMedia)、CF卡(Compact Flash)、MMC 卡(MultiMediaCard)、SD 卡(Secure Digital)、記憶棒(MemoryStick)、XD卡(XD-Picture Card)和微硬盤(MICRODRIVE)等。這些閃存卡雖然外觀、規(guī)格不同，但是技術(shù)原理幾乎相同。由于閃存卡的諸多優(yōu)點(diǎn)及閃存卡的應(yīng)用領(lǐng)域，閃存卡已漸漸取代了傳統(tǒng)的存儲(chǔ)介質(zhì)，被廣泛應(yīng)用在數(shù)碼相機(jī)及手機(jī)等其它電子設(shè)備中?，F(xiàn)有技術(shù)中，采用將CPU直接和SD卡相連，并在SD卡的一端加靜電管接地的方式來進(jìn)行對(duì)SD卡的數(shù)據(jù)讀取與寫入操作，如圖1所示。但當(dāng)SD卡與CPU之間的走線很長時(shí)(通常定義成大于12cm)，會(huì)導(dǎo)致CPU與SD卡之間傳輸?shù)男盘?hào)變形，增加SD卡的誤碼率，并導(dǎo)致讀卡速度變慢。除此，當(dāng)外界有靜電時(shí)，還可能會(huì)有一部分靜電傳給CPU，導(dǎo)致CPU損壞。

實(shí)用新型內(nèi)容有鑒于此，本 實(shí)用新型提供了一種存儲(chǔ)卡電源傳輸電路，有效的解決了現(xiàn)有技術(shù)中走線過長導(dǎo)致的SD卡誤碼率高、讀取速度慢的問題。為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案:—種存儲(chǔ)卡電源傳輸電路，包括:串接在SD卡與CPU之間，用于調(diào)節(jié)所述SD卡與所述CPU之間傳輸信號(hào)的滿足預(yù)設(shè)的閾值的波形整理電路；與所述波形整理電路相連，用于調(diào)節(jié)SDIO總線的時(shí)序，使所述傳輸信號(hào)的波形進(jìn)打時(shí)延的時(shí)序調(diào)整電路。優(yōu)選的，還包括:與所述波形整理電路相連，用于消除所述傳輸信號(hào)的靜電的靜電防護(hù)電路。優(yōu)選的，所述波形整理電路包括至少一個(gè)調(diào)節(jié)電路，所述調(diào)節(jié)電路包括:第一電阻、第二電阻、上拉電阻以及運(yùn)算放大器，所述調(diào)節(jié)電路的數(shù)據(jù)輸入端與所述運(yùn)算放大器的反相輸入端相連，所述第一電阻的第一端分別于外接電壓Vcc以及所述上拉電阻的第一端相連，所述第一電阻的第二端分別與所述運(yùn)算放大器的同相輸入端以及所述第二電阻的第一端相連，所述第二電阻的第二端接地，所述運(yùn)算放大器的輸出端與所述上拉電阻的第二端相連，且作為所述調(diào)節(jié)電路的數(shù)據(jù)輸出端。優(yōu)選的，CLK線以及數(shù)據(jù)線均串接有所述調(diào)節(jié)電路。優(yōu)選的，所述時(shí)序調(diào)整電路包括:第三電阻以及第一電容，所述第三電阻串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸入端以及所述運(yùn)算放大器的反相輸入端之間，所述第一電容串接在所述運(yùn)算放大器的反相輸入端與地之間。優(yōu)選的，所述靜電防護(hù)電路包括:串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸出端與CPU之間的壓敏電阻。優(yōu)選的，所述靜電防護(hù)電路包括:串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸出端與CPU之間的TVS管。優(yōu)選的，所述靜電防護(hù)電路包括:串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸出端與CPU之間的ESD管。經(jīng)由上述的技術(shù)方案可知，與現(xiàn)有技術(shù)相比，本實(shí)用新型提供了一種存儲(chǔ)卡電源傳輸電路，包括:波形整理電路以及時(shí)序調(diào)整電路，其中，波形整理電路串接在SD卡與CPU之間，調(diào)節(jié)所述SD卡與所述CPU之間的傳輸信號(hào)滿足預(yù)設(shè)的閾值，提高了抗干擾能力。時(shí)序調(diào)整電路與所述波形整理電路相連，用于調(diào)節(jié)SDIO總線的時(shí)序，使所述傳輸信號(hào)的波形進(jìn)行時(shí)延，解決了因傳輸數(shù)據(jù)引起的讀卡速度變慢的問題。
為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。圖1為現(xiàn)有技術(shù)中，SD卡與CPU連接的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路的結(jié)構(gòu)示意圖；圖3為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路的又一結(jié)構(gòu)示意圖；圖4為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路中調(diào)節(jié)電路的結(jié)構(gòu)示意圖；圖5為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路中時(shí)序調(diào)整電路的結(jié)構(gòu)不意圖；圖6為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路中波形圖。
具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。請(qǐng)參閱圖1，為現(xiàn)有技術(shù)中，SD卡與CPU連接的結(jié)構(gòu)示意圖，其中，將CPU直接和SD卡相連，并在SD卡的一端加靜電管接地的方式來進(jìn)行對(duì)SD卡的數(shù)據(jù)讀取與寫入操作。但當(dāng)SD卡與CPU之間的走線很長時(shí)(通常定義成大于12cm)，會(huì)導(dǎo)致CPU與SD卡之間傳輸?shù)男盘?hào)變形，增加SD卡的誤碼率，并導(dǎo)致讀卡速度變慢。除此，當(dāng)外界有靜電時(shí)，還可能會(huì)有一部分靜電傳給CPU，導(dǎo)致CPU損壞。實(shí)施例一為解決上述問題，本實(shí)用新型實(shí)施例提供了一種存儲(chǔ)卡電源傳輸電路，請(qǐng)參與圖2，包括:波形整理電路101以及時(shí)序調(diào)整電路102，其中，波形整理電路101串接在SD卡與CPU之間，用于調(diào)節(jié)所述SD卡與所述CPU之間傳輸信號(hào)的滿足預(yù)設(shè)的閾值。時(shí)序調(diào)整電路102與所述波形整理電路101相連，用于調(diào)節(jié)SDIO總線的時(shí)序，使所述傳輸信號(hào)的波形進(jìn)行時(shí)延。請(qǐng)參閱圖4和圖5，其中，圖4為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路中調(diào)節(jié)電路的結(jié)構(gòu)示意圖，圖5為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路中時(shí)序調(diào)整電路的結(jié)構(gòu)示意圖。具體的，所述波形整理電路101包括至少一個(gè)調(diào)節(jié)電路1011，如圖4所示，所述調(diào)節(jié)電路1011包括:第一電阻R1、第二電阻R2、上拉電阻R244以及運(yùn)算放大器U21A。各器件的連接關(guān)系為:所述調(diào)節(jié)電路101 1的數(shù)據(jù)輸入端Datain與所述運(yùn)算放大器U21A的反相輸入端(即圖4中的2端)相連。所述第一電阻Rl的第一端分別于外接電壓Vcc以及所述上拉電阻R244的第一端相連，所述第一電阻Rl的第二端分別與所述運(yùn)算放大器U21A的同相輸入端(圖中4的3端)以及所述第二電阻R2的第一端相連，所述第二電阻R2的第二端接地，所述運(yùn)算放大器U21A的輸出端(圖4中的I端)與所述上拉電阻R244的第二端相連，且作為所述調(diào)節(jié)電路1011的數(shù)據(jù)輸出端Dataout。該調(diào)節(jié)電路1011的工作原理為:當(dāng)信號(hào)傳輸時(shí)，因信號(hào)被外部因素影響，會(huì)出現(xiàn)信號(hào)變形的現(xiàn)象。該電路中的運(yùn)算放大器放在靠近SD卡的一端，利用運(yùn)放的特性，只能輸出高電平或低電平。并通過調(diào)節(jié)Rl與R2的比值，可以決定輸出高電平與低電平的閥值。進(jìn)而提高抗干擾能力。這里需要說明的是，在實(shí)際應(yīng)用中，CLK線以及數(shù)據(jù)線均串接有所述調(diào)節(jié)電路1011，以使其傳輸信號(hào)符合數(shù)字電路規(guī)范。具體的，請(qǐng)參閱圖5，所述時(shí)序調(diào)整電路102包括:第三電阻R3以及第一電容Cl。各器件的連接關(guān)系為:所述第三電阻R3串接在所述調(diào)節(jié)電路1011的數(shù)據(jù)輸入端Datain以及所述運(yùn)算放大器U21A的反相輸入端之間，所述第一電容Cl串接在所述運(yùn)算放大器U21A的反相輸入端與地之間。該時(shí)序調(diào)整電路的工作原理為:通過調(diào)整第三電阻R3以及第一電容Cl的大小，使所述傳輸信號(hào)的波形進(jìn)行時(shí)延，如圖6所示。圖6為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路中波形圖。實(shí)施例二請(qǐng)參閱圖3，為本實(shí)用新型提供的一種存儲(chǔ)卡電源傳輸電路的又一結(jié)構(gòu)示意圖，該實(shí)施例為在實(shí)施例一的基礎(chǔ)上，還增設(shè)了靜電防護(hù)電路103。其中，所述靜電防護(hù)電路103與所述波形整理電路101相連，用于消除所述傳輸信號(hào)的靜電。優(yōu)選的，所述靜電防護(hù)電路可以為壓敏電阻、TVS管和/或ESD管，在此不做具體的限定。需要說明的是，所述壓敏電阻、TVS管或ESD管均串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸出端與CPU之間綜上，本實(shí)用新型提供了一種存儲(chǔ)卡電源傳輸電路，包括:波形整理電路以及時(shí)序調(diào)整電路，其中，波形整理電路串接在SD卡與CPU之間，調(diào)節(jié)所述SD卡與所述CPU之間的傳輸信號(hào)滿足預(yù)設(shè)的閾值，提高了抗干擾能力。時(shí)序調(diào)整電路與所述波形整理電路相連，用于調(diào)節(jié)SDIO總線的時(shí)序，使所述傳輸信號(hào)的波形進(jìn)行時(shí)延，解決了因傳輸數(shù)據(jù)引起的讀卡速度變慢的問題。本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。對(duì)于實(shí)施例提供的裝置而言，由于其與實(shí)施例提供的方法相對(duì)應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。對(duì)所提供的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本實(shí)用新型。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實(shí)用新型的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本實(shí)用新型將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所提供的原理和新穎特點(diǎn)相一致的最寬的范圍。·
權(quán)利要求1.一種存儲(chǔ)卡電源傳輸電路，其特征在于，包括: 串接在SD卡與CPU之間，用于調(diào)節(jié)所述SD卡與所述CPU之間傳輸信號(hào)的滿足預(yù)設(shè)的閾值的波形整理電路； 與所述波形整理電路相連，用于調(diào)節(jié)SDIO總線的時(shí)序，使所述傳輸信號(hào)的波形進(jìn)行時(shí)延的時(shí)序調(diào)整電路。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)卡電源傳輸電路，其特征在于，還包括: 與所述波形整理電路相連，用于消除所述傳輸信號(hào)的靜電的靜電防護(hù)電路。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)卡電源傳輸電路，其特征在于，所述波形整理電路包括至少一個(gè)調(diào)節(jié)電路， 所述調(diào)節(jié)電路包括:第一電阻、第二電阻、上拉電阻以及運(yùn)算放大器， 所述調(diào)節(jié)電路的數(shù)據(jù)輸入端與所述運(yùn)算放大器的反相輸入端相連，所述第一電阻的第一端分別于外接電壓Vcc以及所述上拉電阻的第一端相連，所述第一電阻的第二端分別與所述運(yùn)算放大器的同相輸入端以及所述第二電阻的第一端相連，所述第二電阻的第二端接地，所述運(yùn)算放大 器的輸出端與所述上拉電阻的第二端相連，且作為所述調(diào)節(jié)電路的數(shù)據(jù)輸出端。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)卡電源傳輸電路，其特征在于，CLK線以及數(shù)據(jù)線均串接有所述調(diào)節(jié)電路。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)卡電源傳輸電路，其特征在于，所述時(shí)序調(diào)整電路包括:第三電阻以及第一電容， 所述第三電阻串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸入端以及所述運(yùn)算放大器的反相輸入端之間，所述第一電容串接在所述運(yùn)算放大器的反相輸入端與地之間。
6.根據(jù)權(quán)利要求2所述的存儲(chǔ)卡電源傳輸電路，其特征在于，所述靜電防護(hù)電路包括: 串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸出端與CPU之間的壓敏電阻。
7.根據(jù)權(quán)利要求2所述的存儲(chǔ)卡電源傳輸電路，其特征在于，所述靜電防護(hù)電路包括: 串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸出端與CPU之間的TVS管。
8.根據(jù)權(quán)利要求2所述的存儲(chǔ)卡電源傳輸電路，其特征在于，所述靜電防護(hù)電路包括: 串接在所述調(diào)節(jié)電路的數(shù)據(jù)輸出端與CPU之間的ESD管。
專利摘要本實(shí)用新型提供了一種存儲(chǔ)卡電源傳輸電路，包括波形整理電路以及時(shí)序調(diào)整電路，其中，波形整理電路串接在SD卡與CPU之間，調(diào)節(jié)所述SD卡與所述CPU之間的傳輸信號(hào)滿足預(yù)設(shè)的閾值，提高了抗干擾能力。時(shí)序調(diào)整電路與所述波形整理電路相連，用于調(diào)節(jié)SDIO總線的時(shí)序，使所述傳輸信號(hào)的波形進(jìn)行時(shí)延，解決了因傳輸數(shù)據(jù)引起的讀卡速度變慢的問題。
文檔編號(hào)G11C7/10GK203102871SQ20122074137
公開日2013年7月31日 申請(qǐng)日期2012年12月30日 優(yōu)先權(quán)日2012年12月30日
發(fā)明者黃維權(quán), 蔡曉峰 申請(qǐng)人:深圳市凌啟電子有限公司