專利名稱：一種可兼容ddr2和ddr3的ocd單元的制作方法
技術領域：
本實用新型屬于芯片設計領域，涉及一種可兼容DDR2和DDR3的O⑶單元。
背景技術：
DRAM的OCD是DRAM芯片與外界通信的輸出接口單元，DDR3DRAM與DDR2DRAM的輸出接口特性差別大，通常DDR3DRAM的O⑶線性度，工作頻率都比DDR2DRAM高。參見圖1是現有傳統(tǒng)的DDR30⑶單元，由DDR3驅動配置單元、DDR3校準單元以及8個并聯的驅動單元(編號f 8)；8個驅動單元完全一樣，它們決定O⑶的最終輸出電阻。8個驅動單元的輸入數據信號都連到data_in，輸出數據信號都連到data_out;輸入數據(data_in)為高電平時O⑶輸出(data_out)也為高電平，data_in為低電平時，data_out也為低電平；8個驅動單元驅動電阻都由驅動電阻設置信號strength〈5:0>決定；8個驅動單元的選擇分別由sel<l>, sel〈2>…sel〈8>控制；當sel〈n>為高電平時,表示第η個驅動單元工作，當sel〈n>為低電平時，表示第η個驅動單元關閉；參見圖2，sel〈8:l>由DDR3配置單元產生；DDR3配置單元可以設置一共有多少個驅動單元工作；標準的DDR3DRAM必須提供2種配置，由控制信號mode_34控制，當mode_34為低電平(O)時，輸出阻抗為40歐姆；mode_34為高電平(I)時，輸出阻抗為34.3歐姆；校準單元設置每一個驅動單元的輸出電阻,它通過產生信號strength〈5:0>來保證在任何電壓、溫度以及工藝偏差的情況下，每一個驅動單元的輸出電阻都是RZQ(通常是240歐姆)；參見圖3，現 有傳統(tǒng)的DDR20⑶單元只有一個驅動單元，它決定O⑶的最終輸出電阻；驅動單元的輸入數據信號連到data_in，輸出數據信號連到data_out ;輸入數據(data_in)為高電平時O⑶輸出(data_out也為高電平,data_in為低電平時,data_out也為低電平；驅動單元驅動電阻都由驅動電阻設置信號strength_d〈5:0>決定；參見圖4，標準的DDR20⑶必須提供全驅動和半驅動模式，配置單元通過對控制信號strength〈5:0>重新編碼產生strenghth_d〈5: 0>而實現全驅動和半驅動的設置；當模式設置信號mode_half為低電平(O)時,O⑶設置為全驅動模式,輸出電阻為20歐姆左右；當mode_half為高電平(I)時，O⑶設置為半驅動模式，輸出電阻為40歐姆左右；校準單元設置驅動單元的輸出電阻,它通過產生信號strength〈5:0>來保證在任何電壓、溫度以及工藝偏差的情況下，驅動單元的輸出電阻為20歐姆(全驅動模式)或40歐姆(半驅動模式);目前市場上相同容量的DDR2的價格經常比DDR3DRAM高很多，所以急需設計一種能兼容DDR2和DDR3DRAM就顯得相當有市場價值。

實用新型內容為了解決背景技術中存在的技術問題，本實用新型提供了一種可兼容DDR2和DDR3的O⑶單元；iDDR2DRAM價格高于DDR3DRAM的價格時，通過簡單的設置，可以把DDR3的O⑶切換為DDR2的O⑶；本實用新型的技術解決方案是:本實用新型提供一種可兼容DDR2和DDR3的OCD單元，包括:DDR3配置單元、DDR3校準單元以及多個并聯的驅動單元，其特殊之處在于:還包括DDR2配置單元、DDR2校準單元以及二選一單元；所述二選一單元包括配置二選一單元和校準二選一單元；所述DDR2配置單元與DDR3配置單元分別與配置二選一單元連接；所述DDR2校準單元與DDR3校準單元分別與校準二選一單元連接；所述配置二選一單元和校準二選一單元分別與多個并聯的驅動單元連接；上述配置二選一單元和校準二選一單元均是與非門電路；本實用新型的優(yōu)點:1、本實用新型與現有相關DDR3DRAM輸出單元技術兼容性好，而且切換成DDR2DRAM輸出單元簡單；2、價格相比市場上相同容量的DDR2和DDR3DRAM便宜很多；

圖1是現有傳統(tǒng)的DDR30⑶單元；圖2是現有傳統(tǒng)的DDR30⑶的配置單元表；圖3是現有傳統(tǒng)的DDR20⑶單元； 圖4是現有傳統(tǒng)的DDR20⑶的配置單元表；圖5是本實用新型的所提供的可兼容DDR2和DDR3的O⑶單元；圖6是本實用新型的所提供的可兼容DDR2和DDR3的O⑶的配置單元表。
具體實施方式
參見圖5-圖6，實用新型提供一種可兼容DDR2和DDR3的OCD單元，包括:DDR3配置單元、DDR3校準單元以及多個并聯的驅動單元，DDR2配置單元、DDR2校準單元以及二選一單元；二選一單元包括配置二選一單元和校準二選一單元；DDR2配置單元與DDR3配置單元分別與配置二選一單元連接；DDR2校準單元與DDR3校準單元分別與校準二選一單元連接；配置二選一單元和校準二選一單元分別與多個并聯的驅動單元連接；二選一單元為與非門電路或者其他二選一的其他電路；當控制信號config_ddr2為低電平(O)時，OCD設置為DDR30CD，與傳統(tǒng)的DDR30CD一樣；當控制信號config_ddr2為高電平(I)時，OCD設置為DDR20CD;當O⑶為DDR3模式時，DDR3校準單元把8個驅動單元的輸出電阻同時設置為240歐姆；而當O⑶為DDR2模式時，DDR2校準單元把8個驅動單元的輸出電阻同時設置為160歐姆；當O⑶為DDR3模式時，DDR3配置單元選擇7個(RZQ/7模式)或6個(RZQ/6模式)驅動單元工作；當O⑶為DDR2模式時，DDR2配置單元選擇8個(全驅動模式)或4個(半驅動模式)驅動單元工作；當OCD要從DDR3切換成DDR2應用時，只需要把控制信號conf ig_ddr2從低電平轉換為高電平就可以。
權利要求1.一種可兼容DDR2和DDR3的OCD單元，包括:DDR3配置單元、DDR3校準單元以及多個并聯的驅動單元，其特征在于:還包括DDR2配置單元、DDR2校準單元以及二選一單元；所述二選一單元包括配置二選一單元和校準二選一單元；所述DDR2配置單元與DDR3配置單元分別與配置二選一單元連接；所述DDR2校準單元與DDR3校準單元分別與校準二選一單元連接；所述配置二選一單元和校準二選一單元分別與多個并聯的驅動單元連接。
2.根據權利要求1所述的可兼容DDR2和DDR3的OCD單元，其特征在于:所述配置二選一單元和校準 二選一單元均是與非門電路。
專利摘要本實用新型提供一種可兼容DDR2和DDR3的OCD單元，包括DDR3配置單元、DDR3校準單元以及多個并聯的驅動單元，還包括DDR2配置單元、DDR2校準單元以及二選一單元；二選一單元包括配置二選一單元和校準二選一單元；DDR2配置單元與DDR3配置單元分別與配置二選一單元連接；DDR2校準單元與DDR3校準單元分別與校準二選一單元連接；配置二選一單元和校準二選一單元分別與多個并聯的驅動單元連接；該實用新型比現有相關DDR3DRAM輸出單元技術兼容性好，而且切換成DDR2DRAM輸出單元簡單、價格便宜。
文檔編號G11C11/4093GK203085183SQ201220716658
公開日2013年7月24日 申請日期2012年12月21日 優(yōu)先權日2012年12月21日
發(fā)明者劉海飛 申請人:西安華芯半導體有限公司