專利名稱：一種有多個規(guī)格等級可以選擇的記憶體的制作方法
技術領域：
本發(fā)明涉及一種記憶體及其制備方法，利用備份原理，在同一芯片中復制記憶體細胞，從而大大提升芯片的可靠性，降低文件損壞風險。此發(fā)明屬于集成電路的技術領域。
背景技術：
在電子工業(yè)界，針對軍用、商用和民用的產品規(guī)格的不同要求顯著不同。軍用儀器一般在極端環(huán)境下長時間作業(yè)，對產品的可靠性要求極高。而民用產品如手機、電腦等更新?lián)Q代極快，因此對其電子元件的特性，如可擦寫次數(shù)，錯誤率，使用壽命等，要求相對較低。針對不同的規(guī)格要求，記憶體生產商往往需要設計、籌劃相對應的生產程序和生產線，從而導致成本飆升。本發(fā)明的目的在于設計一款能同時應用在軍用、商用和民用的記憶體，提升現(xiàn)有設計重復使用率，降低產品成本。在芯片業(yè)界，通常的規(guī)格是:1.民用電子產品:規(guī)格要求比較低，在(Γ55攝氏度的工作環(huán)境下需達到5 10年的產品壽命。對容量要求高，用于儲存大型系統(tǒng)軟件，多媒體文件等等。2.工業(yè)用電子產品:規(guī)格要求就高很多，在-4(Γ125攝氏度的工作環(huán)境下需達到10 20年的產品壽命。3.軍工產品和汽車工業(yè)電子產品:規(guī)格要求近乎嚴苛，在-55 175攝氏度的工作環(huán)境下需達到20年以上的產品壽命。
每種規(guī)格都有自己相應的制備過程。本發(fā)明的目的是克服現(xiàn)有技術中存在的不足，降低芯片成本，并且安全可靠。一塊芯片的成本包含:1)芯片產品的設計費用，2)光罩的費用(一次性的)。3)硅片的費用。4)。營運成本。同一種產品，如2GB的記憶體芯片，在面對不同的軍用和民用客戶時，由于制備步驟不同，芯片都會被要求重新設計。因此，盡管記憶容量一樣，但記憶體生產商仍需要使用不同的設計圖紙和生產線，重復以上的所有四個步驟。其結果就是，產品從重新設計到交貨的時間延長，同時造成效率低下，資源浪費。應用了本發(fā)明之后，以同樣規(guī)格制造的2GB芯片可同時出售給民用或軍用客戶。本發(fā)明的另一大作用是為新研發(fā)芯片提供可靠的測試平臺。芯片制備工藝日新月異，在產品試樣品中使用本發(fā)明可以確保芯片在不成熟的工藝中運行，設計團隊可以做冗余線路的調試，而不必等工藝團隊調試完成才開始做。雙管齊下，這樣也縮短了產品從開始設計到成品銷售所需的時間。
發(fā)明內容本發(fā)明的目的是克服現(xiàn)有技術中存在的不足，提供一種降低芯片成本和減少產品到市場的時間的非揮發(fā)性記憶體及其制備方法，其結構緊湊，降低芯片成本，安全可靠。按照本發(fā)明提供的技術方案，所述一種有多個規(guī)格等級可以選擇的記憶體，其特征在于:包括與若干存儲比特單元相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元，所述存儲比特單元包括控制極端、源極端及漏極端；若干存儲比特單元規(guī)則排布形成行存儲群組及列存儲群組，行存儲群組內每行存儲比特單元的控制極端相互連接后與對應的WL位線端相連接，行存儲群組與列存儲群組內快閃存儲比特單元的源極端相互連接后均與SL位線端相連接，列存儲群組內每列存儲比特單元的漏極端相互連接后與對應的BL位線端相連接，列存儲群組內對應的BL位線端通過多路選擇器與檢測放大器相連，放大并轉換成數(shù)字信號輸出。所述一個控制不同規(guī)格等級記憶體的選擇器單元是一種激光熔絲。所述一個控制不同規(guī)格等級的記憶體選擇器單元是一種小容量的非揮發(fā)性嵌入式記憶體。所述的一種有多個規(guī)格等級可以選擇的記憶體，其特征在于:包括與若干存儲比特單元相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元組成，控制不同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來選不同規(guī)格等級記憶體，存儲比特的位線WL控制單元接到控制不同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來控制不同規(guī)格等級時所需的位線WL;可以一次控制相對應的一條WL位線，或同時控制相對應的多條WL位線來達到不同規(guī)格等級記憶體的選擇。所述存儲比特單元是快閃存儲。本發(fā)明的優(yōu)點:包括與若干存儲比特單元相對應的控制單元,存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元?？刂撇煌?guī)格等級記憶體的選擇器單元輸出選擇器的信號來選不同規(guī)格等級記憶體。存儲比特的位線WL控制單元接到同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來控制不同規(guī)格等級時所需的位線WL ；可以一次控制相對應的一條WL位線，或同時控制對應的二條WL位線，或同時控制相對應的多條WL位線來達到不同規(guī)格等級記憶體的選擇。這樣一個不同規(guī)格等級記憶體可以同時用在不同規(guī)格等級的系統(tǒng)上。這樣記憶體的使用成本降底和減少產品到市場的時間，適用范圍廣。

圖1為本發(fā)明的有多個規(guī)格等級可以選擇的記憶體的結構示意圖。圖2為本發(fā)明的行存儲群組與列存儲群若干存儲比特單元示意圖。圖3為本發(fā)明的多路轉換器(MUX)。圖4為本發(fā)明的多路轉換器(MUX)的邏輯簡圖。圖5為本發(fā)明的MUX和一塊具體的32x32記憶模塊組合到一起，形成一個邏輯模塊。附圖標記說明:200- —種有多個規(guī)格等級可以選擇的記憶體、201- —個控制不同規(guī)格等級記憶體的選擇器單元、202-相對應的控制單元、203-若干存儲比特單元、202a- —個多路轉換器(MUX)、202b-多路轉換器(MUX)的邏輯簡圖。
具體實施方式
下面結合具體附圖和實施例對本發(fā)明作進一步說明。對于記憶體的產品，用一個記憶體的單個比特做出來的產品，通長規(guī)格一條位線(word-line)通常控制一個比特的活動，如圖(I)所示。一般來講一個數(shù)字控制信號只可以控制‘開’或‘關’兩種情形。本發(fā)明的最基本原理是發(fā)出一個控制信號，靈活地根據(jù)客戶要求，隨時可調控一條或多條位線word-line。這個控制信號以多路轉換器(MUX)實現(xiàn)。這就是一個控制信號的延伸。這里舉個實例，以控制一條word line和控制二條word line來解釋。假設控制信號是O的時候，芯片里每個時鐘段只能有一條word line被打開或控制，那時每個記憶細胞中只有一個單位比特在工作。當控制信號是I的時候，同時有二條word line被打開或控制,等于每個記憶細胞有二個單位比特在工作。這樣二個單位比特作同樣事情，就有了百分之一百的冗余(redundancy)的效果。就算其中一個比特壞掉了，但因還有一個比特正常工作，存儲的內容并未遭到破壞。這便大大提高了芯片的可靠性(reliability)。當每個記憶細胞只有一個工作單位比特時，只能負四十攝氏度到八十五攝氏度之間運行，方能保證記憶塊出錯率低于千分之一。當工作環(huán)境變成商用(負四十攝氏度到一百二十五攝氏度)，或是軍工和汽車工(負四十攝氏度到一百五十攝氏度)時，芯片的出錯率便大大提升，幾乎達到百分之五，使大量文件損壞而無法被讀出。在這種情況下，本發(fā)明使用用兩個單位比特做相同應用，就有了百分之一百的冗余(redundancy)。雖然芯片單個邏輯門出錯率依舊，但同一記憶細胞中所有比特(兩個或以上)同時全部出錯的機率仍遠低于千分之一，因此能在更嚴酷的環(huán)境下達到相同的可靠度。雖然本在同樣面積的芯片中，本發(fā)明使得存儲的容量減半，但典型商用或軍用產品多注重可靠程度，對記憶塊容量的要求則相對較低。本發(fā)明可以在民用生產線上生產出同時符合容量和可靠度的軍用產品。另一面，利用本發(fā)明后，設計一個產品可同時進入兩個或多個不同要求的市場，可以同時進入民用市場，工業(yè)市場，或軍用市場等。并大大減低設計和生產成本，并縮短所需交貨時間。如圖1所示:為了實現(xiàn)可以有多個規(guī)格等級選擇的記憶體，所述一種有多個規(guī)格等級可以選擇的記憶體200，包括若干存儲比特單元203相對應的控制單元202，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元201。如圖2所示:所述若干存儲比特單元203的示意圖包括12個比特單元，是由四行和3列的存儲比特排列組成的。行存儲群組及列存儲群組，行存儲群組及列存儲群組內均包括若干存儲比特單元203 ;行存儲群組內每行存儲比特單元的控制極端相互連接后與對應的WL位線端相連接，這樣就形成了 4條存儲比特的位線WL，行存儲群組與列存儲群組內快閃存儲比特單元的源極端相互連接后均與SL位線端相連接，列存儲群組內每列存儲比特單元的漏極端相互連接后與對應的BL位線端相連接,這樣就形成了 3條bit lines位線和3條SL位線。如圖3 4所示:所述一個多路轉換器(MUX) 202a控制著兩條或多條位線(wordline)。此處以控制兩條為例。當控制信號en為O時，輸出信號C等于輸入信號B。而當控制信號en為I時，輸出信號C等于輸入信號A。也就是說，如果記憶體芯片客戶是民用的話，我們將en設置為0，A和B控制不同的記憶體細胞模塊。而對商用甚至軍用客戶，en便會被設置成1，變成一個輸入信號A控制原屬A和B操控的兩個記憶模塊。兩個記憶模塊也同時被賦予一樣的存儲內容，達成冗余效果。[0032]圖4中的202b是實現(xiàn)C信號的邏輯公式如下:C=Abar*B*enbar +A*Bbar*en + A*B如圖5所示:所述將存儲比特的位線WL控制單元MUX和一塊具體的32x32存儲比特單元203組合到一起，形成一個邏輯模塊。當然，本發(fā)明并無意在行業(yè)標準的記憶體芯片封裝上多安管腳。為吻合行業(yè)標準，與其他記憶芯片生產商的管腳一致，本發(fā)明的控制信號是在芯片封裝前，以物理連接的方式調控內部的熔絲(fuse)或e-fuse來達成。封裝完成后，終端用戶將無法從封裝外部調控。例如，當芯片用做民用時，把fuse或e-fuse編程成相對應的值，即O。當芯片用作軍用時，把fuse或e-fuse編程成另外相對應的值，即1，來達到冗余目的。以此類推。這樣信號就可以控制相對應的word line。單個快閃存儲比特單元具有控制極、漏極端、源極端及浮柵電極，當加載相應的電壓時，能夠實現(xiàn)對單個快閃存儲比特單元的數(shù)據(jù)寫入、數(shù)據(jù)寫入及數(shù)據(jù)操作操作。當若干快閃存儲比特單元規(guī)則排布形成行存儲群組與列存儲群組后，可以通過下述方式來達到對行存儲群組與列存儲群組內的單個快閃存儲比特單元進行操作。具體地為:對行存儲群組與列存儲群組內快閃存儲比特單元的操作方法包括數(shù)據(jù)寫入操作、數(shù)據(jù)讀取操作及數(shù)據(jù)擦除操作；將第二操作偏壓始終加載于SL位線端上；選取行存儲群組與列存儲群組交叉確定的快閃存儲比特單元，并將第一操作偏壓加載于對應的一條WL位線端上，或相對應的二條WL位線端上，或相對應的多條WL位線端上，第三操作偏壓加載于其余的WL位線端上；通過多路選擇器選擇對應的BL位線端，并將第四操作偏壓加載于選擇對應的BL位線端上，第五操作偏壓加載于其余的BL位線端上；第四操作偏壓與第五操作偏壓的加載通過多路選擇器選中后確定相應的電壓；當?shù)谝徊僮髌珘骸⒌诙僮髌珘号c第四操作偏壓對應配合，使得選中的BL位線端與WL位線端交叉確定的快閃存儲比特單元達到熱通道電子注入所需的電壓，且第二操作偏壓、第三操作偏壓與第五操作偏壓對應配合，使得行存儲群組與列存儲群組內其余快閃存儲比特單元的電壓與所需的熱通道電子注入電壓不匹配時，以能向所述交叉確定的快閃存儲比特單元內寫入所需的數(shù)據(jù)，實現(xiàn)對快閃存儲器架構的數(shù)據(jù)寫入操作；當?shù)谝徊僮髌珘?、第二操作偏壓與第四操作偏壓對應配合，以能測定流過所述交叉確定的快閃存儲比特單元的電流值，同時，第二操作偏壓、第三操作偏壓與第五操作偏壓對應配合，關斷行存儲群組與列存儲群組內其余快閃存儲比特單元的電流輸出，以能讀取所述交叉確定的快閃存儲比特單元的存儲狀態(tài)，實現(xiàn)對快閃存儲器架構的數(shù)據(jù)讀取操作；當?shù)谝徊僮髌珘骸⒌诙僮髌珘号c第四操作偏壓對應配合，以使得與第一操作偏壓相連的快閃存儲比特單元的源極端與控制端的電壓差與所需的擦除電壓匹配，且第三操作偏壓與第四操作偏壓對應配合，使得與第三操作偏壓相連的快閃存儲比特單元的源極端與控制端的電壓差與所需的擦除電壓不匹配時，以能存儲與第一操作偏壓相連對應的行存儲群組，實現(xiàn)對快閃存儲器架構的數(shù)據(jù)擦除操作。具體操作電壓為:當對行存儲群組與列存儲群組交叉確定的快閃存儲比特單元讀取時，第一操作偏壓為5V，第二操作偏壓為0V，第三操作偏壓為0V，第四操作偏壓為IV，第五操作偏壓為OV或浮置。[0043]當對行存儲群組與列存儲群組交叉確定的快閃存儲比特單元寫入時，第一操作偏壓為9V，第二操作偏壓為0V，第三操作偏壓為0V，第四操作偏壓為5V，第五操作偏壓為0V。當對行存儲群組與列存儲群組交叉確定的快閃存儲比特單元擦除時，第一操作偏壓為-9V，第二操作偏壓為9V，第三操作偏壓為0V，第四操作偏壓及第五操作偏壓均為浮置。當5V的第一操作偏壓加載于相應的WL位線端上，OV第三操作偏壓加載于其余的WL位線端上，OV的第二操作偏壓加載于SL位線端上，通過多路選擇器選中的BL位線端加IV電壓，其余的BL位線端電壓為OV或浮置。當由BL位線端與WL位線端確定的快閃存儲比特單元之前被寫入數(shù)據(jù)，寫入的數(shù)據(jù)存儲于浮柵電極中，通過第一操作偏壓、第二操作偏壓及第四操作偏壓的對應配合下，沒有電流或很小的電流流過；當快閃存儲比特單元之前處于擦除狀態(tài)時，浮柵電極內沒有電子、很少電子或正離子被存儲在浮柵電極中，通過第一操作偏壓、第二操作電壓及第四操作偏壓的對應配合下，有較大的電流流過，從而通過當?shù)貦z測放大器及全球檢測放大器放大轉換后能區(qū)分快閃存儲比特單元中存儲的是“I”或者“0”，實現(xiàn)對行存儲群組與列存儲群組內快閃存儲比特單元的數(shù)據(jù)讀取操作。當9V的第一操作偏壓加載到WL位線端、OV的第三操作偏壓加載于其余的WL位線端，OV的第二操作偏壓加載于SL位線端，5V的第四操作偏壓加載于選中的BL位線端，OV的第五操作偏壓加載于其余的BL位線端；通過第一操作偏壓、第二操作偏壓及第三操作偏壓的對應配合，能通過熱通道電子注入(hot channel electron injection)將電子穿過二氧化硅進入浮柵電極內，熱通道電子注入為工藝中常用的寫入操作手段，能夠實現(xiàn)對單個快閃存儲比特單元的數(shù)據(jù)寫入；而與第三操作偏壓及第五操作偏壓相連的快閃存儲比特單元由于所需的熱通道電子注入電壓不匹配，其余的快閃存儲比特單元不能進行寫入操作，避免對其他快閃存儲比特單元寫入數(shù)據(jù)時的干擾。當-9V的第一操作偏壓加載到WL位線端上，OV的第三操作偏壓加載到其余的WL位線端，9V的第二操作偏壓加載于SL位線端上，第四操作偏壓與第五操作偏壓均為浮置電壓，通過第一操作偏壓與第二操作偏壓的對應配合下，能達到FN (Fowler-Nordheim)隧道效應所需的電場，快閃存儲器比特單元中的浮柵電極中的電子就會流出到SL位線端，以達到擦除浮柵電極中的存儲目的。由于第三操作偏壓是0V，第二操作偏壓與第三操作偏壓間的電壓值不能達到FN隧道效應所需的電壓，因此行存儲群組與列存儲群組內其余的快閃存儲比特單元不會被擦除。由于第四操作偏壓與第五操作偏壓均為浮置電壓狀態(tài)，第一操作偏壓與一行中所有快閃存儲比特單元的控制端相連，第三操作電壓與所有快閃存儲比特單元的源極端相連，因此在擦除時，會將加載第一操作偏壓對應行存儲群組中的快閃存儲比特單元均進行擦除。本發(fā)明有多個規(guī)格等級可以選擇的記憶體由若干存儲比特單元相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元組成?？刂撇煌?guī)格等級記憶體的選擇器單元輸出選擇器的信號來選不同規(guī)格等級記憶體。存儲比特的位線WL控制單元接到同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來控制不同規(guī)格等級時所需的位線WL ;可以一次控制相對應的一條WL位線，或同時控制對應的二條WL位線，或同時控制相對應的多條WL位線來達到不同規(guī)格等級記憶體的選擇。這樣一個不同規(guī)格等級記憶體可以同時用在不同規(guī)格等級的系統(tǒng)上。有多個規(guī)格等級可以選擇的記憶體 的使用成本降底和減少產品到市場的時間，適用范圍廣。
權利要求1.一種有多個規(guī)格等級可以選擇的記憶體，其特征是:包括與若干存儲比特單元相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元，所述存儲比特單元包括控制極端、源極端及漏極端；若干存儲比特單元規(guī)則排布形成行存儲群組及列存儲群組，行存儲群組內每行存儲比特單元的控制極端相互連接后與對應的WL位線端相連接，行存儲群組與列存儲群組內快閃存儲比特單元的源極端相互連接后均與SL位線端相連接，列存儲群組內每列存儲比特單元的漏極端相互連接后與對應的BL位線端相連接，列存儲群組內對應的BL位線端通過多路選擇器與檢測放大器相連，放大并轉換成數(shù)字信號輸出。
2.根據(jù)權利要求1所述的一種有多個規(guī)格等級可以選擇的記憶體，其特征是:所述一個控制不同規(guī)格等級記憶體的選擇器單元是一種激光熔絲。
3.根據(jù)權利要求1所述的一種有多個規(guī)格等級可以選擇的記憶體，其特征是:所述一個控制不同規(guī)格等級的記憶體選擇器單元是一種小容量的非揮發(fā)性嵌入式記憶體。
4.一種有多個規(guī)格等級可以選擇的記憶體，其特征在于:包括與若干存儲比特單元相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元，控制不同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來選不同規(guī)格等級記憶體，存儲比特的位線WL控制單元接到控制不同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來控制不同規(guī)格等級時所需的位線WL;可以一次控制相對應的一條WL位線，或同時控制相對應的多條WL位線來達到不同規(guī)格等級記憶體的選擇。
5.根據(jù)權利要求4所述的一種有多個規(guī)格等級可以選擇的記憶體，其特征是:所述存儲比特單元是快閃存儲。
專利摘要本實用新型涉及一種有多個規(guī)格等級可以選擇的記憶體，包括若干存儲比特單元相對應的控制單元，存儲比特的位線WL控制單元和一個控制不同規(guī)格等級記憶體的選擇器單元?？刂撇煌?guī)格等級記憶體的選擇器單元輸出選擇器的信號來選不同規(guī)格等級記憶體。存儲比特的位線WL控制單元接到同規(guī)格等級記憶體的選擇器單元輸出選擇器的信號來控制不同規(guī)格等級時所需的位線WL；可以一次控制相對應的一條WL位線，或同時控制相對應的多條WL位線來達到不同規(guī)格等級記憶體的選擇。本實用新型結構緊湊，減少產品到市場的時間，能降低芯片的使用成本，適用范圍廣。
文檔編號G11C16/06GK203165473SQ201220630439
公開日2013年8月28日 申請日期2012年11月26日 優(yōu)先權日2012年11月26日
發(fā)明者不公告發(fā)明人 申請人:無錫來燕微電子有限公司