專利名稱：高密度半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
根據(jù)示例性實(shí)施方式的裝置涉及半導(dǎo)體存儲(chǔ)器件，更具體地，涉及高密度半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
為了滿足消費(fèi)者對(duì)于優(yōu)越性能和低價(jià)格的需求，需要更高集成度的半導(dǎo)體存儲(chǔ)器件。就半導(dǎo)體存儲(chǔ)器件而言，由于它們的集成度是確定產(chǎn)品價(jià)格的重要因素，所以需要增大的集成密度。對(duì)于半導(dǎo)體存儲(chǔ)器件，具有水平溝道的金屬氧化物半導(dǎo)體(MOS)晶體管被用作開關(guān)器件，并且在此情況下單位單元具有從6F2到8F2范圍的單元尺寸(其中F是最小特征尺寸)。使用二極管作為開關(guān)器件可允許單元尺寸減小到大約4F2。然而，在此情況下，由于二極管的整流特性，其在實(shí)現(xiàn)雙向電流特性方面可能存在技術(shù)困難。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的一個(gè)或多個(gè)示例性實(shí)施方式提供了一種半導(dǎo)體器件，在該半導(dǎo)體器件中選擇器件具有減小的占用面積。本發(fā)明構(gòu)思的一個(gè)或多個(gè)示例性實(shí)施方式還提供了一種半導(dǎo)體器件，在該半導(dǎo)體器件中選擇器件具有減小的占用面積和雙向電流特性。根據(jù)示例性實(shí)施方式的一個(gè)方面，半導(dǎo)體存儲(chǔ)器件可以包括:單元陣列區(qū)，包括下結(jié)構(gòu)、上結(jié)構(gòu)和選擇結(jié)構(gòu)，選擇結(jié)構(gòu)插置在下結(jié)構(gòu)與上結(jié)構(gòu)之間并且包括多個(gè)字線；以及解碼電路，用于控制施加到字線的電壓。解碼電路可以配置為響應(yīng)于輸入到其的字線地址信息而將第一電壓施加到彼此相鄰的一對(duì)字線并且將不同于第一電壓的第二電壓施加到剩余的字線。在示例性實(shí)施方式中，解碼電路可以包括多個(gè)解碼器，每個(gè)解碼器配置為:如果輸入到每個(gè)解碼器的字線地址信息比該解碼器的地址信息大I或者等于該解碼器的地址信息，則將第一電壓施加到相應(yīng)一個(gè)字線，而如果輸入到每個(gè)解碼器的字線地址信息小于該解碼器的地址信息，則將第二電壓施加到相應(yīng)一個(gè)字線。在示例性實(shí)施方式中，下結(jié)構(gòu)可以包括半導(dǎo)體襯底以及提供在半導(dǎo)體襯底上方的下?lián)诫s區(qū)，并且選擇結(jié)構(gòu)可以還包括布置在下結(jié)構(gòu)上的多個(gè)有源圖案。每個(gè)有源圖案可以包括具有與下?lián)诫s區(qū)相同的導(dǎo)電類型的上雜質(zhì)區(qū)以及插置在上雜質(zhì)區(qū)與下?lián)诫s區(qū)之間的溝道區(qū)。在示例性實(shí)施方式中，溝道區(qū)的豎直長度與溝道區(qū)的水平寬度的比率可以在大約3到大約20的范圍內(nèi)。在示例性實(shí)施方式中，第一電壓和第二電壓可具有彼此不同的極性，并且第一電壓的絕對(duì)值可以小于第二電壓的絕對(duì)值。在示例性實(shí)施方式中，下結(jié)構(gòu)和上結(jié)構(gòu)之一可以包括公共電極，并且另一個(gè)可以包括多個(gè)存儲(chǔ)元件和多個(gè)位線。選擇結(jié)構(gòu)可以在豎直位置上位于公共電極與存儲(chǔ)元件之間。在示例性實(shí)施方式中，上結(jié)構(gòu)可以包括多個(gè)存儲(chǔ)元件和多個(gè)位線，并且選擇結(jié)構(gòu)可以還包括布置在下結(jié)構(gòu)上的多個(gè)有源圖案。字線可以設(shè)置在有源圖案之間以與位線交叉，并且下結(jié)構(gòu)可以包括公共電極，有源圖案可以耦接到公共電極。在示例性實(shí)施方式中，上結(jié)構(gòu)可以還包括多個(gè)豎直電極，每個(gè)豎直電極可以耦接到相應(yīng)一個(gè)有源圖案，并且存儲(chǔ)元件可以分別提供在豎直電極與位線的交叉處。在示例性實(shí)施方式中，所有存儲(chǔ)元件可以實(shí)質(zhì)上提供在平行于下結(jié)構(gòu)的頂表面的單個(gè)平面上，并且位線可以設(shè)置在存儲(chǔ)元件上。在示例性實(shí)施方式中，存儲(chǔ)元件可以三維地布置在平行于下結(jié)構(gòu)的頂表面的多個(gè)平面上，位線可以提供為與豎直電極的側(cè)壁交叉，而存儲(chǔ)元件可以提供在位線的側(cè)壁和豎直電極之間。在示例性實(shí)施方式中，在單元陣列區(qū)中，有源圖案的總數(shù)與豎直電極的總數(shù)的比率可以在0.9至1.1的范圍內(nèi)。在示例性實(shí)施方式中，存儲(chǔ)元件可以包括至少一種硫族化物、配置為表現(xiàn)出磁致電阻特性的至少一個(gè)層結(jié)構(gòu)、至少一種鈣鈦礦化合物、或者至少一種過渡金屬氧化物。根據(jù)另一示例性實(shí)施方式的一個(gè)方面，半導(dǎo)體存儲(chǔ)器件可以包括:下結(jié)構(gòu)，包括下電極；上結(jié)構(gòu)，包括多個(gè)存儲(chǔ)元件和多個(gè)位線；選擇結(jié)構(gòu)，提供在下結(jié)構(gòu)與上結(jié)構(gòu)之間并且包括多個(gè)字線；以及多個(gè)字線解碼器，控制施加到字線的電壓。每個(gè)字線解碼器可以配置為響應(yīng)于輸入到其的字線地址信息將第一電壓或者第二電壓施加到連接到該字線解碼器的相應(yīng)一個(gè)字線。如果輸入到每個(gè)字線解碼器的字線地址信息比該字線解碼器的地址信息大I或者等于該字線解碼器的地址信息，則可以采用第一電壓，而如果輸入到每個(gè)字線解碼器的字線地址信息小于該字線解碼器的地址信息，則采用不同于第一電壓的第二電壓。在示例性實(shí)施方式中，第一電壓和第二電壓具有彼此不同的極性，并且第一電壓的絕對(duì)值可以小于第二電壓的絕對(duì)值。在示例性實(shí)施方式中，選擇結(jié)構(gòu)可以包括布置在下結(jié)構(gòu)上的多個(gè)有源圖案，并且每個(gè)有源圖案可以包括上電極以及插置在下電極與上電極之間的溝道區(qū)。溝道區(qū)可具有與下電極和上電極相同的導(dǎo)電類型。根據(jù)另一示例性實(shí)施方式的一個(gè)方面，半導(dǎo)體存儲(chǔ)器件可以包括:下結(jié)構(gòu)，包括下電極；上結(jié)構(gòu)，包括多個(gè)存儲(chǔ)元件和多個(gè)位線；以及選擇結(jié)構(gòu)，提供在下結(jié)構(gòu)與上結(jié)構(gòu)之間。選擇結(jié)構(gòu)可以包括:多個(gè)有源圖案，布置在下結(jié)構(gòu)上；以及多個(gè)字線，提供在有源圖案之間以與位線交叉，每個(gè)有源圖案可以包括順序地堆疊在下電極上的溝道區(qū)和上電極，以及溝道區(qū)可以具有與上電極和下電極相同的導(dǎo)電類型。在示例性實(shí)施方式中，該器件可以還包括多個(gè)字線解碼器，每個(gè)字線解碼器可以配置為響應(yīng)于輸入到其的字線地址信息將第一電壓或第二電壓施加到連接到該字線解碼器的相應(yīng)一個(gè)字線。如果輸入到每個(gè)字線解碼器的字線地址信息比該字線解碼器的地址信息大I或者等于該字線解碼器的地址信息，則可以采用第一電壓，而如果輸入到每個(gè)字線解碼器的字線地址信息小于該字線解碼器的地址信息，則采用不同于第一電壓的第二電壓。


通過下文結(jié)合附圖的簡要描述，將更清楚地理解示例實(shí)施方式。圖1至22表示在此描述的非限制的示例性實(shí)施方式。圖1是示意地示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列區(qū)的透視圖；圖2是示出根據(jù)示例性實(shí)施方式的圖1的半導(dǎo)體存儲(chǔ)器件的下結(jié)構(gòu)和選擇結(jié)構(gòu)的透視圖；圖3和圖4是根據(jù)示例性實(shí)施方式的分別沿圖2的線1-1和線I1-1I截取的剖視圖；圖5是示出根據(jù)另一示例性實(shí)施方式的圖1的半導(dǎo)體存儲(chǔ)器件的下結(jié)構(gòu)和選擇結(jié)構(gòu)的透視圖；圖6是根據(jù)示例性實(shí)施方式的沿圖5的線1-1截取的剖視圖；圖7是示出根據(jù)示例性實(shí)施方式的操作半導(dǎo)體存儲(chǔ)器件的方法的平面圖；圖8和圖9是示意地示出根據(jù)示例性實(shí)施方式的字線解碼器的配置的框圖；圖10是示出根據(jù)示例性實(shí)施方式在每個(gè)字線解碼器中可以執(zhí)行的操作之一的流程圖；圖11和圖12是示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的晶體管特性的模擬結(jié)果的圖示；圖13是示意地示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列區(qū)的一部分的電路圖；圖14是示出根據(jù)示例性實(shí)施方式的圖13的半導(dǎo)體存儲(chǔ)器件的示例的透視圖；圖15是示意地示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列區(qū)的一部分的電路圖；圖16是示出根據(jù)示例性實(shí)施方式的圖15的半導(dǎo)體存儲(chǔ)器件的透視圖；圖17是示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列的一部分的電路圖；圖18是示出根據(jù)示例性實(shí)施方式的圖17的半導(dǎo)體存儲(chǔ)器件的透視圖；圖19是示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列的一部分的電路圖；圖20是示出根據(jù)示例性實(shí)施方式的圖19的半導(dǎo)體存儲(chǔ)器件的透視圖；以及圖21和圖22是示意地示出根據(jù)示例性實(shí)施方式的包括半導(dǎo)體器件的電子裝置的框圖。應(yīng)當(dāng)注意，這些附圖旨在示出在某些示例性實(shí)施方式中使用的方法、結(jié)構(gòu)和/或材料的一般特性并且旨在對(duì)下文提供的書面描述進(jìn)行補(bǔ)充。然而，這些附圖不是按比例繪制并且可能沒有精確地反映任何給定實(shí)施方式的精確結(jié)構(gòu)特性或性能特性，并且這些附圖不應(yīng)被解釋為限定或限制實(shí)施方式所涵蓋的數(shù)值或者特性的范圍。例如，為了清晰，可以減小或放大分子、層、區(qū)域和/或結(jié)構(gòu)元件的相對(duì)厚度和位置。在不同附圖中使用的相似或相同的附圖標(biāo)記旨在表明存在相似或相同的元件或特征。
具體實(shí)施例方式現(xiàn)在將參考附圖更充分地描述示例性實(shí)施方式，在附圖中示出示例性實(shí)施方式。然而，示例性實(shí)施方式可以以許多不同的形式實(shí)施并且不應(yīng)解釋為限于在此闡述的實(shí)施方式；此外，提供這些實(shí)施方式使得本公開將是徹底的和完整的，并且這些實(shí)施方式將向本領(lǐng)域的普通技術(shù)人員充分地傳達(dá)發(fā)明構(gòu)思。在附圖中，為了清晰夸大了層和區(qū)域的厚度。在附圖中相似的附圖標(biāo)記表示相似的元件，因此將省略對(duì)它們的描述。應(yīng)當(dāng)理解，當(dāng)一個(gè)元件被稱為“連接到”或“耦接到”另一元件時(shí)，它能夠直接連接或耦接到另一元件或者可以存在中間元件。相反，當(dāng)一個(gè)元件被稱為“直接連接到”或“直接耦接到”另一元件時(shí)，不存在中間元件。通篇相似的附圖標(biāo)記表示相似的元件。如這里所使用的，術(shù)語“和/或”包括相關(guān)列舉項(xiàng)目的一種或多種的任意組合和所有組合。用于描述元件或?qū)又g的關(guān)系的其它詞語應(yīng)該以類似的方式解釋(例如，“在...之間”與“直接在...之間”、“相鄰”與“直接相鄰”、“在...上”與“直接在...上”)?？梢岳斫?，雖然術(shù)語“第一”、“第二”等可以在此用于描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分應(yīng)不受這些術(shù)語限制。這些術(shù)語只用于區(qū)分一個(gè)元件、部件、區(qū)域、層或部分與另一元件、部件、區(qū)域、層或部分。因此，以下討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分，而不背離示例性實(shí)施方式的教導(dǎo)。為了描述的方便，在此可以使用空間相對(duì)術(shù)語，諸如“下面”、“下方”、“下”、“上方”、
“上”等，來描述一個(gè)元件或特征與另一元件或特征如圖中所示的關(guān)系?？梢岳斫猓臻g相對(duì)術(shù)語旨在涵蓋除了在圖中所示的取向之外裝置在使用中或操作中的不同取向。例如，如果圖中的裝置被翻轉(zhuǎn)，被描述為在其它元件或特征的“下方”或“下面”的元件則應(yīng)取向在其它元件或特征的“上方”。因此，示例性術(shù)語“下方”可以涵蓋下方和上方兩個(gè)取向。裝置也可以有其它取向(旋轉(zhuǎn)90度或其它取向)，并且相應(yīng)地解釋這里所使用的空間相對(duì)描述語。這里所使用的術(shù)語只為了描述具體的示例性實(shí)施方式的目的并且不旨在限制示例性實(shí)施方式。如這里所使用的，單數(shù)形式也旨在包括復(fù)數(shù)形式，除非上下文內(nèi)容另外清楚地表示?？梢赃M(jìn)一步理解，當(dāng)術(shù)語“包括”和/或“包含”在此使用時(shí)，其說明所述特征、整體、步驟、操作、元件和/或組分的存在，但是不排除存在或添加一個(gè)或更多其它特征、整體、步驟、操作、元件、組分和/或其組合。這里參考橫截面圖示描述了示例性實(shí)施方式,所述圖示是示例性實(shí)施方式的理想實(shí)施方式(和中間結(jié)構(gòu))的示意圖。因此，可以預(yù)期由于例如制造技術(shù)和/或公差引起的圖示的形狀的變化。因此，示例性實(shí)施方式不應(yīng)解釋為限于這里所示的特定區(qū)域形狀，而是包括例如由于制造引起的形狀的偏離。例如，被示為矩形的注入?yún)^(qū)可以具有圓化特征或者彎曲特征和/或在其邊緣具有注入濃度的梯度而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。同樣地，由注入形成的埋入?yún)^(qū)可以引起埋入?yún)^(qū)和通過其進(jìn)行注入的表面之間的區(qū)域中的某些注入。因此，圖中示出的區(qū)域本質(zhì)上是示意性的，并且它們的形狀不旨在示出區(qū)域的準(zhǔn)確形狀且不旨在限制示例性實(shí)施方式的范圍。除非另有定義，這里使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有本示例性實(shí)施方式的所屬技術(shù)領(lǐng)域的普通技術(shù)人員通常理解的相同含義。還可以理解，諸如那些在通用字典中定義的術(shù)語應(yīng)解釋為具有與其在相關(guān)技術(shù)領(lǐng)域的上下文中的含義一致的含義，而不應(yīng)解釋為理想化或過度形式化的意義，除非在這里明確地如此定義。圖1是示意地示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列區(qū)的透視圖。參考圖1，半導(dǎo)體存儲(chǔ)器件的單元陣列區(qū)可以包括下結(jié)構(gòu)100、在下結(jié)構(gòu)100上的上結(jié)構(gòu)300以及在下結(jié)構(gòu)100與上結(jié)構(gòu)300之間的選擇結(jié)構(gòu)200。下結(jié)構(gòu)100可以用作用于形成選擇結(jié)構(gòu)200和上結(jié)構(gòu)300的基底結(jié)構(gòu)。例如，下結(jié)構(gòu)100可以配置為包括半導(dǎo)體、電介質(zhì)、導(dǎo)電材料和/或其任意組合的至少之一。在示例性實(shí)施方式中，下結(jié)構(gòu)100可以是硅晶片或硅襯底。如參考圖13至圖20將要描述的，下結(jié)構(gòu)100和上結(jié)構(gòu)300之一可以包括存儲(chǔ)元件和/或位線，而另一個(gè)可以包括公共電極。選擇結(jié)構(gòu)200可以配置為控制下結(jié)構(gòu)100與上結(jié)構(gòu)300之間的電信號(hào)的電流路徑。例如，選擇結(jié)構(gòu)200可以包括多個(gè)有源圖案和設(shè)置在有源圖案之間以與位線交叉的多個(gè)字線。圖2為示出根據(jù)示例性實(shí)施方式的圖1的半導(dǎo)體存儲(chǔ)器件的下結(jié)構(gòu)和選擇結(jié)構(gòu)的透視圖，而圖3和圖4是分別沿圖2的線1-1和線I1-1I截取的剖視圖。參考圖2至圖4，下結(jié)構(gòu)100可以包括襯底110和板狀下電極120。選擇結(jié)構(gòu)200可以包括二維地布置在下電極120上的有源圖案AP和提供在有源圖案AP之間的字線WL。襯底110可以由半導(dǎo)體、電介質(zhì)、導(dǎo)電材料和/或其任意組合的至少之一形成。在示例性實(shí)施方式中，襯底Iio可以是硅晶片或硅襯底。下電極120可以將電信號(hào)(例如，電流或電壓)經(jīng)由有源圖案AP傳輸?shù)缴辖Y(jié)構(gòu)300。在示例性實(shí)施方式中，下電極120可以由電阻率低于襯底110的至少一種材料形成。例如，下電極120可以包括摻雜半導(dǎo)體、金屬、導(dǎo)電金屬氮化物、硅化物或納米結(jié)構(gòu)(諸如，碳納米管或石墨烯)的至少之一。在示例性實(shí)施方式中，襯底110可以是硅襯底，而下電極120可以是其導(dǎo)電類型不同于硅襯底的高摻雜雜質(zhì)區(qū)。例如，下電極120可以通過利用其導(dǎo)電類型不同于硅襯底的雜質(zhì)摻雜硅襯底而形成。每個(gè)有源圖案AP可以包括溝道區(qū)210和上電極220。上電極220和溝道區(qū)210可以由半導(dǎo)體材料形成。在示例性實(shí)施方式中，有源圖案AP可以通過圖案化襯底110而形成，從而每個(gè)有源圖案AP的寬度可在其下部大于在其上部。例如，每個(gè)有源圖案AP可以形成為具有圓化的下側(cè)壁。在另一示例性實(shí)施方式中，有源圖案AP可以是利用襯底110作為籽晶層而外延生長的圖案，并且每個(gè)有源圖案AP的側(cè)壁與下電極120的頂表面之間的角度實(shí)質(zhì)上可以是直角。在兩個(gè)示例性實(shí)施方式中，有源圖案AP可以直接連接到下電極120的頂表面，而沒有任何晶體缺陷。上電極220可具有與下電極120相同的導(dǎo)電類型。在示例性實(shí)施方式中，溝道區(qū)210可具有與上電極220和下電極120相同的導(dǎo)電類型，同時(shí)溝道區(qū)210可具有比上電極220和下電極120低的雜質(zhì)濃度。在另一示例性實(shí)施方式中，溝道區(qū)210可以由本征半導(dǎo)體形成或者具有與上電極220和下電極120不同的導(dǎo)電類型。另外，例如硅化物的歐姆圖案(未示出)可以進(jìn)一步形成在上電極220上。除了有源圖案AP和字線WL之外，選擇結(jié)構(gòu)200可以還包括器件隔離圖案250和柵極絕緣圖案240，器件隔離圖案250將有源圖案AP彼此空間地分離，柵極絕緣圖案240插置在字線WL與有源圖案AP之間。如上所述，有源圖案AP可以二維地布置在下電極120上，并且每個(gè)有源圖案AP可具有與其它有源圖案AP分離的島狀結(jié)構(gòu)。例如，有源圖案AP可以沿X方向和y方向規(guī)則地布置，如圖2所示。有源圖案AP之間的空間隔離可以實(shí)質(zhì)上通過字線WL和器件隔離圖案250實(shí)現(xiàn)。例如，字線WL可具有平行于X方向的縱軸并且沿y方向布置，使得有源圖案AP在y方向上彼此分離。每個(gè)字線WL可以形成為與沿X方向布置的多個(gè)有源圖案AP交叉。例如，多個(gè)有源圖案AP可以在每對(duì)字線WL之間沿X方向布置成行。器件隔離圖案250可以插置在沿X方向布置成行的有源圖案AP之間。換句話說，有源圖案AP可以通過器件隔離圖案250在X方向上彼此空間地分離，并且通過字線WL在y方向上彼此空間地分離。這里，每個(gè)器件隔離圖案250在y方向上的寬度可以等于每個(gè)有源圖案AP在y方向上的寬度。在示例性實(shí)施方式中，有源圖案AP在X方向上的寬度也可以等于器件隔離圖案250在X方向上的寬度。例如，有源圖案AP可以沿X方向以2X。的節(jié)距布置(其中Xtl表示有源圖案AP在X方向上的寬度)。在示例性實(shí)施方式中，有源圖案AP在y方向上的寬度可以基本上等于有源圖案AP之間在y方向上的間隔。換句話說，有源圖案AP可以沿y方向以2Y。的節(jié)距布置(其中Y0表示有源圖案AP在y方向上的寬度)。結(jié)果，如果寬度Xtl和\是最小特征尺寸，其表示通過在制造半導(dǎo)體器件時(shí)使用的圖案化技術(shù)可實(shí)現(xiàn)的最小圖案寬度，具有一個(gè)有源圖案的單位單元的占用面積可以是 4F2。器件隔離圖案250可以由絕緣材料諸如硅氧化物或者硅氮化物形成。柵極絕緣圖案240可以由硅氧化物或者其介電常數(shù)高于例如硅氧化物的高k電介質(zhì)的至少之一形成。柵極絕緣圖案240可以從字線WL的側(cè)壁與有源圖案AP的側(cè)壁之間水平地延伸以插置在字線WL與下電極120之間。字線WL可以包括摻雜硅或金屬材料的至少之一。在示例性實(shí)施方式中，字線WL可以由其功函數(shù)被選擇為允許相應(yīng)晶體管具有預(yù)定閾值電壓的材料形成。圖5是示出根據(jù)另一示例性實(shí)施方式的圖1的半導(dǎo)體存儲(chǔ)器件的下結(jié)構(gòu)和選擇結(jié)構(gòu)的透視圖，而圖6是沿圖5的線1-1截取的剖視圖。參考圖5和圖6，下結(jié)構(gòu)100可以包括與字線WL交叉的多個(gè)下電極130。每個(gè)下電極130可以將電信號(hào)(例如，電流或電壓)經(jīng)由有源圖案AP傳輸?shù)缴辖Y(jié)構(gòu)300。具體而言，每個(gè)下電極130可以將電信號(hào)經(jīng)由相應(yīng)地設(shè)置在每個(gè)下電極130之上的多個(gè)有源圖案AP傳輸?shù)缴辖Y(jié)構(gòu)300。在示例性實(shí)施方式中，下電極130可以由其電阻率低于襯底110的至少一種材料形成。例如，下電極130可以包括摻雜半導(dǎo)體、金屬、導(dǎo)電金屬氮化物、硅化物或納米結(jié)構(gòu)(諸如，碳納米管或石墨烯)的至少之一。在示例性實(shí)施方式中，襯底110可以是硅襯底，而下電極130可以是其導(dǎo)電類型不同于硅襯底的高摻雜雜質(zhì)區(qū)。例如，下電極130可以通過利用其導(dǎo)電類型不同于硅襯底的雜質(zhì)摻雜硅襯底而形成。根據(jù)示例性實(shí)施方式，選擇結(jié)構(gòu)200可以配置為具有與參考圖2至圖4描述的前述實(shí)施方式相同的技術(shù)特征。圖7是示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的操作方法的平面圖。根據(jù)示例性實(shí)施方式，如圖7所示，第一電壓Vl可以施加到相鄰兩個(gè)字線WL，并且第二電壓V2可以施加到其它字線WL。第一電壓Vl可以在允許插置在施加有第一電壓Vl的相鄰兩個(gè)字線WL之間的有源圖案AP導(dǎo)通的電壓范圍內(nèi)選擇，而第二電壓V2可以在允許其它有源圖案AP截止的電壓范圍內(nèi)選擇。
例如，在溝道區(qū)210具有與上電極220相同的導(dǎo)電類型的情況下，第一電壓Vl可以選擇為能夠引起溝道區(qū)210中產(chǎn)生積累區(qū)，而第二電壓V2可以選擇為能夠引起溝道區(qū)210中產(chǎn)生耗盡區(qū)。在示例性實(shí)施方式中，溝道區(qū)210和上電極220兩者可以都是η型，在此情況下，第一電壓Vl可以是正電壓，而第二電壓V2可以是負(fù)電壓，第二電壓V2的絕對(duì)值大于第一電壓Vl的絕對(duì)值。相反，在溝道區(qū)210具有與上電極220不同的導(dǎo)電類型的情況下，第一電壓Vl可以選擇為能夠引起溝道區(qū)210中產(chǎn)生反型區(qū)，而第二電壓V2可以選擇為能夠引起溝道區(qū)210中產(chǎn)生積累區(qū)或耗盡區(qū)。例如，如果溝道區(qū)210是P型并且上電極220是η型，則第一電壓Vl可以是比溝道區(qū)210的閾值電壓高的正電壓，而第二電壓V2可以是比溝道區(qū)210的閾值電壓低的正電壓、接地電壓或負(fù)電壓。雖然如此，上述示例性實(shí)施方式可以不限于前述電壓條件。例如，示例性實(shí)施方式能夠根據(jù)例如溝道區(qū)210的摻雜濃度和導(dǎo)電類型和/或字線WL所采用的材料的功函數(shù)而不同地改變，并且本領(lǐng)域的普通技術(shù)人員在了解前述示例性實(shí)施方式的情況下將容易地實(shí)現(xiàn)這些改變。根據(jù)示例性實(shí)施方式，半導(dǎo)體存儲(chǔ)器件可以還包括板狀公共電極CS和與字線WL交叉的位線B L0公共電極CS可以是下結(jié)構(gòu)100和上結(jié)構(gòu)300之一的一部分，并且位線BL可以是另一個(gè)的一部分。如上所述，如果相鄰兩個(gè)字線WL施加有第一電壓VI，則所述相鄰兩個(gè)字線WL之間的多個(gè)有源圖案AP可以導(dǎo)通。這里，公共電極CS可以施加有第三電壓V3,并且位線BL之一可以施加有不同于第三電壓V3的第四電壓V4。于是，由于位線BL設(shè)置為與字線WL交叉，因此導(dǎo)通的有源圖案AP之一(其設(shè)置在施加有第四電壓V4的位線BL下面)可以形成在位線BL與公共電極CS之間可用的唯一電流路徑。圖8和圖9是示意地示出根據(jù)示例性實(shí)施方式的字線解碼器的配置的框圖，而圖10是示出根據(jù)示例性實(shí)施方式在每個(gè)字線解碼器中可以執(zhí)行的操作之一的流程圖。除了參考圖1所述的單元陣列區(qū)CAR之外，根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件可以包括鄰近單元陣列區(qū)CAR設(shè)置的字線解碼電路DCR。參考圖8和圖9，字線解碼電路DCR可以包括字線解碼器Dc^ D1,..., Dn_2、Dn+ Dn、Dn+1> Dn+2，每個(gè)字線解碼器配置為控制施加到字線WL或Wu1-Wu^2中的相應(yīng)一個(gè)字線上的電壓。每個(gè)字線解碼器Dtl-D1^2可以配置為響應(yīng)于地址信息iADD而將第一電壓Vl和第二電壓V2之一施加到字線WL或Wu1-Wu^2中的相應(yīng)一個(gè)字線上。如上所述，根據(jù)示例性實(shí)施方式，第一電壓Vl可以施加到鄰近有源圖案AP的期望行(例如Rn)的一對(duì)字線(S卩，WLn和WLn+1)，同時(shí)第二電壓V2可以施加到剩余的字線，即，WL0、WL”...、WLn_2、WLlr1、WLn+20字線解碼器Dtl-D1^2可以配置為基于地址信息iADD而實(shí)現(xiàn)此電壓施加操作。例如，如圖10所示，每個(gè)字線解碼器DQ-Dn+2可以配置為在地址信息iADD比相應(yīng)字線解碼器的地址ADD (D)大I或者與相應(yīng)字線解碼器的地址ADD (D)相等的情況下將第一電壓Vl施加到連接到該字線解碼器的相應(yīng)字線，并且在其它情況下將第二電壓V2施加到連接到該字線解碼器的相應(yīng)字線。換句話說，上述示例性實(shí)施方式可以不限于地址差被給定為I的示例，例如，地址差可以是“-1”。在示例性實(shí)施方式中，所有 字線解碼器Dtl-D1^2可以設(shè)置在單元陣列區(qū)CAR的一側(cè)，如圖8所示。在另一示例性實(shí)施方式中，字線解碼器Dtl-D1^2中的一些(例如，偶數(shù)編號(hào)的字線解碼器)可以設(shè)置在單元陣列區(qū)CAR的左側(cè)，而剩余的字線解碼器(例如，奇數(shù)編號(hào)的字線解碼器)可以設(shè)置在單元陣列區(qū)CAR的右側(cè)。換句話說，字線解碼電路DCR可以包括第一解碼區(qū)DCRl和第二解碼區(qū)DCR2，第一解碼區(qū)DCRl和第二解碼區(qū)DCR2被單元陣列區(qū)CAR空間地分離。圖11是示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的晶體管特性的模擬結(jié)果的圖示，而圖12是提供為解釋根據(jù)另一示例性實(shí)施方式的模擬結(jié)果的示意圖。在模擬中，下電極120和上電極220是高摻雜η型擴(kuò)散區(qū)，并且溝道區(qū)210是輕摻雜η型擴(kuò)散區(qū)。選定的一對(duì)字線被施加有IV的電壓，而剩余的字線被施加有-3V的電壓。下電極120與上電極220之間的電壓差是0.5V。參考圖11和圖12，在上述電壓條件下，積累區(qū)AR形成在選定的字線之間的溝道區(qū)210中。由于溝道區(qū)210具有與下電極120和上電極220相同的導(dǎo)電類型，因此積累區(qū)AR的存在允許選定的字線之間的溝道區(qū)210處于導(dǎo)通狀態(tài)。圖12中所示的導(dǎo)通電流密度Jon 為大約 1.0E+5A/cm2。相反，對(duì)于在選定的字線之一與鄰近其的未選擇的字線之一之間的溝道區(qū)，其中的積累區(qū)AR被耗盡區(qū)DR分割。例如，耗盡區(qū)DR與積累區(qū)AR之間的界面表面或耗盡邊緣DE橫向地形成在位于選定的字線與未選擇的字線之間的溝道區(qū)的上部中，并且延伸到位于選定的字線下面的襯底中。結(jié)果，積累區(qū)AR被耗盡區(qū)DR豎直地分離。耗盡區(qū)的存在允許溝道區(qū)處于截止?fàn)顟B(tài)。圖12中所示的截止電流密度Joff為大約1.0E-3A/cm2。結(jié)果，導(dǎo)通電流密度Jon與截止電流密度Joff的比率為大約1.0E+8。前述解釋的模擬結(jié)果表明:基于本發(fā)明構(gòu)思的選擇結(jié)構(gòu)能夠有效地用作開關(guān)器件，但是上述示例性實(shí)施方式可以不限于模擬所采用的特定條件。例如，基于前述本發(fā)明構(gòu)思，溝道區(qū)210、下電極120和上電極220的至少之一在導(dǎo)電類型和/或雜質(zhì)濃度方面能夠被不同地改變。另外，基于前述本發(fā)明構(gòu)思，字線WL和柵極絕緣圖案240在材料、幾何特征等等方面能夠被不同地改變。在示例性實(shí)施方式中，溝道區(qū)210的豎直長度(B卩，高度)與水平寬度的比率可以在大約3至大約20的范圍內(nèi)。類似地，字線WL的豎直長度(即，高度)與水平寬度的比率可以在大約3至大約20的范圍內(nèi)。如圖11所示，在電場集中到襯底的位于字線WL下面的一部分上的情況下，能夠更容易地實(shí)現(xiàn)由耗盡區(qū)DR所引起的溝道區(qū)的豎直分離。在示例性實(shí)施方式中，考慮到此電場集中效應(yīng)可以設(shè)計(jì)字線WL的幾何輪廓。圖13為示意地示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列區(qū)的一部分的電路圖，而圖14是示出根據(jù)示例性實(shí)施方式的圖13的半導(dǎo)體存儲(chǔ)器件的示例的透視圖。參考圖13和圖14，本實(shí)施方式中的下結(jié)構(gòu)100和選擇結(jié)構(gòu)200可以配置為具有與參考圖2至圖4所述的下結(jié)構(gòu)100和選擇結(jié)構(gòu)200相同的特征，并且上結(jié)構(gòu)300可以包括與字線WL交叉的上導(dǎo)線340以及插置在上導(dǎo)線340與選擇結(jié)構(gòu)200之間的多個(gè)存儲(chǔ)元件ME。每個(gè)存儲(chǔ)元件ME可以電連接到有源圖案AP的上電極220中的相應(yīng)一個(gè)上電極。例如,存儲(chǔ)元件ME可以二維地布置在選擇結(jié)構(gòu)200上。上導(dǎo)線340可以用作參考圖7所述的位線BL，并且下結(jié)構(gòu)100的下電極120可以用作參考圖7所述的公共電極CS。
在示例性實(shí)施方式中，設(shè)置在某個(gè)區(qū)域(在下文，第一區(qū))中的所有有源圖案AP可以電連接到相應(yīng)存儲(chǔ)元件ME。例如，在第一區(qū)中，設(shè)置在字線WL之間的每個(gè)有源圖案可以用作控制從存儲(chǔ)元件ME流出的電連接或者流動(dòng)到存儲(chǔ)元件ME的電連接的開關(guān)器件。這里，第一區(qū)可以是單元陣列區(qū)CAR的部分區(qū)域或全部區(qū)域。例如，第一區(qū)可以選擇為跨越十個(gè)或更多的沿X方向和y方向兩者順序地布置的有源圖案AP (B卩，具有至少100個(gè)有源圖案AP的區(qū)域)。根據(jù)示例性實(shí)施方式，在全部單元陣列區(qū)CAR中，在xy平面內(nèi)提供的有源圖案AP的總數(shù)與存儲(chǔ)元件ME的總數(shù)的比率可以在0.9至1.1的范圍內(nèi)。存儲(chǔ)元件ME可以包括至少一種數(shù)據(jù)存儲(chǔ)材料。例如，存儲(chǔ)元件ME可以包括其電阻可以通過流過存儲(chǔ)元件ME的電流而被選擇性改變的可變電阻材料的至少一種。在示例性實(shí)施方式中，存儲(chǔ)元件ME可以包括其電阻可以利用由流過存儲(chǔ)元件ME的電流所產(chǎn)生的熱能來改變的材料的至少一種，例如硫族化物。硫族化物可以是包括銻(Sb)、碲(Te)或硒(Se)的至少之一的材料。例如，存儲(chǔ)元件ME可以包括由大約20至大約80原子百分比濃度的碲(Te)、大約5至大約50原子百分比濃度的銻(Sb)以及剩余濃度的鍺(Ge)形成的硫族化物。另外，用于存儲(chǔ)元件ME的硫族化物可以還包括N、0、C、B1、In、B、Sn、S1、T1、Al、N1、Fe、Dy或La的至少之一的雜質(zhì)。在示例性實(shí)施方式中，存儲(chǔ)元件ME可以由 GeBiTe、InSb, GeSb 和 GaSb 之一形成。在示例性實(shí)施方式中，存儲(chǔ)元件ME可以配置為具有其電阻可以利用流過存儲(chǔ)元件ME的電流的自旋轉(zhuǎn)移現(xiàn)象而改變的層結(jié)構(gòu)。例如，存儲(chǔ)元件ME可以配置為具有表現(xiàn)出磁致電阻特性的層結(jié)構(gòu)并且包括至少一種鐵磁材料和/或至少一種反鐵磁材料。在示例性實(shí)施方式中，存儲(chǔ)元件ME可以包括鈣鈦礦化合物或過渡金屬氧化物的至少之一。例如，存儲(chǔ)元件ME可以包括鈮氧化物、鈦氧化物、鎳氧化物、鋯氧化物、釩氧化物、PCMO ((Pr,Ca) Mn03)、鍶鈦氧化物、鋇鍶鈦氧化物、鍶鋯氧化物、鋇鋯氧化物或鋇鍶鋯氧化物的至少之一。此外，在示例性實(shí)施方式中，存儲(chǔ)元件ME可以由除了數(shù)據(jù)存儲(chǔ)特性之外還能夠表現(xiàn)出自整流特性或非線性電流電壓特性的材料的至少之一形成。自整流特性可以實(shí)現(xiàn)為存儲(chǔ)元件ME與下插塞310之間或存儲(chǔ)元件ME與上插塞330之間的界面特性。例如，存儲(chǔ)元件ME可以包括至少一種過渡金屬氧化物，而下插塞310和/或上插塞330可以包括至少一種金屬或金屬氮化物。在示例性實(shí)施方式中，用于存儲(chǔ)元件ME的過渡金屬氧化物可以是鉿氧化物或鉭氧化物，下插塞310和/或上插塞330可以是以下之一:鈦氮化物層、鋯和鈦氮化物的復(fù)合物或雙層結(jié)構(gòu)、或鋯/釕/鈦氮化物的復(fù)合物或多層結(jié)構(gòu)。例如，下插塞310、存儲(chǔ)元件 ME 和上插塞 330 可以配置為具有 TiN/HfOx/TiN、TiN/TaOx/TiN、TiN/TaOx/Zr/TiN或 TiN/TaOx/Zr/Ru/TiN 的多層結(jié)構(gòu)。圖15為示意地示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列區(qū)的一部分的電路圖，而圖16是示出根據(jù)示例性實(shí)施方式的圖15的半導(dǎo)體存儲(chǔ)器件的透視圖。參考圖15和圖16，本實(shí)施方式中的下結(jié)構(gòu)100和選擇結(jié)構(gòu)200可以配置為具有與參考圖5和圖6所述的下結(jié)構(gòu)100和選擇結(jié)構(gòu)200相同的特征，并且上結(jié)構(gòu)300可以包括板狀成形的上導(dǎo)板350以及插置在上導(dǎo)板350與選擇結(jié)構(gòu)200之間的多個(gè)存儲(chǔ)元件ME。每個(gè)存儲(chǔ)元件ME可以電連接到有源圖案AP的上電極220中的相應(yīng)一個(gè)上電極220。例如，存儲(chǔ)元件ME可以二維地布置在選擇結(jié)構(gòu)200上。上導(dǎo)板350可以用作參考圖7所述的公共電極CS，而下結(jié)構(gòu)100的下電極130可以用作參考圖7所述的位線BL。在示例性實(shí)施方式中，設(shè)置在某個(gè)區(qū)域(在下文，第一區(qū))中的所有有源圖案AP可以電連接到相應(yīng)存儲(chǔ)元件ME。例如，在第一區(qū)中，設(shè)置在字線WL之間的每個(gè)有源圖案可以用作控制從存儲(chǔ)元件ME流出的電連接或流動(dòng)到存儲(chǔ)元件ME的電連接的開關(guān)器件。這里，第一區(qū)可以是單元陣列區(qū)CAR的部分區(qū)域或全部區(qū)域。例如，第一區(qū)可以選擇為跨越十個(gè)或更多的沿X方向和y方向兩者順序地布置的有源圖案AP (B卩，具有至少100個(gè)有源圖案AP的區(qū)域)。根據(jù)示例性實(shí)施方式，在全部單元陣列區(qū)CAR中，在xy平面內(nèi)提供的有源圖案AP的總數(shù)與存儲(chǔ)元件ME的總數(shù)的比率可以在0.9至1.1的范圍內(nèi)。存儲(chǔ)元件ME可以包括至少一種數(shù)據(jù)存儲(chǔ)材料。例如，如圖16所示，存儲(chǔ)元件ME可以是電容器，該電容器包括杯狀成形的第一電極321、插入第一電極321中的第二電極322以及將第一電極321與第二電極322電分離的介電層。圖17為示意地示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列的一部分的電路圖，而圖18是示出根據(jù)示例性實(shí)施方式的圖17的半導(dǎo)體存儲(chǔ)器件的透視圖。參考圖17和圖18，本實(shí)施方式中的下結(jié)構(gòu)100和選擇結(jié)構(gòu)200可以配置為具有與參考圖2至圖4所述的下結(jié)構(gòu)100和選擇結(jié)構(gòu)200相同的特征，并且上結(jié)構(gòu)300可以包括多個(gè)豎直電極315、與豎直電極315交叉的上導(dǎo)線340以及插置在豎直電極315和上導(dǎo)線340之間的多個(gè)存儲(chǔ)元件ME。豎直電極315可以分別連接到有源圖案AP的頂表面。每個(gè)豎直電極315可具有垂直于選擇結(jié)構(gòu)200的縱軸并且電連接到有源圖案AP的上電極220中的相應(yīng)一個(gè)上電極220。上導(dǎo)線340可以設(shè)置為與字線WL交叉并且用作參考圖7所述的位線BL，而下結(jié)構(gòu)100的下電極120可以用作參考圖7所述的公共電極CS。在示例性實(shí)施方式中，上導(dǎo)線340可以布置在其豎直水平彼此不同的多個(gè)xy平面上，并且多個(gè)上導(dǎo)線340可以二維地設(shè)置在每個(gè)xy平面上。結(jié)果，上導(dǎo)線340可以被三維地布置為與字線WL交叉。存儲(chǔ)元件ME在豎直位置上可以插置在上導(dǎo)線340和選擇結(jié)構(gòu)200之間，并且在水平位置上可以插置在豎直電極315和上導(dǎo)線340之間。因此，存儲(chǔ)元件ME可以三維地布置在選擇結(jié)構(gòu)200上，類似于上導(dǎo)線340。在示例性實(shí)施方式中，設(shè)置在某個(gè)區(qū)域(在下文，第一區(qū))中的所有有源圖案AP可以電連接到相應(yīng)豎直電極315。在第一區(qū)中，設(shè)置在字線WL之間的每個(gè)有源圖案可以用作控制從存儲(chǔ)元件ME流出的電連接或流動(dòng)到存儲(chǔ)元件ME的電連接的開關(guān)器件。這里，第一區(qū)可以是單元陣列區(qū)CAR的部分區(qū)域或全部區(qū)域。例如，第一區(qū)可以選擇為跨越十個(gè)或更多的沿X方向和y方向兩者順序地布置的有源圖案AP(S卩，具有至少100個(gè)有源圖案AP的區(qū)域)。根據(jù)示例性實(shí)施方式，在全部單元陣列區(qū)CAR中，有源圖案AP的總數(shù)與豎直電極315的總數(shù)的比率可以在0.9至1.1的范圍內(nèi)。存儲(chǔ)元件ME可以包括至少一種數(shù)據(jù)存儲(chǔ)材料。例如，存儲(chǔ)元件ME可以包括可變電阻材料(例如，硫族化物)、表現(xiàn)出磁致電阻特性的層結(jié)構(gòu)、鈣鈦礦化合物或過渡金屬氧化物的至少之一。圖19為示出根據(jù)示例性實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的單元陣列的一部分的電路圖，而圖20是示出根據(jù)示例性實(shí)施方式的圖19的半導(dǎo)體存儲(chǔ)器件的透視圖。參考圖19和圖20，本實(shí)施方式中的選擇結(jié)構(gòu)200可以配置為具有與參考圖2至圖
4所述的選擇結(jié)構(gòu)200相同的特征，并且上結(jié)構(gòu)300可以包括與字線WL交叉的上導(dǎo)線340，而下結(jié)構(gòu)100可以包括提供在襯底110中的多個(gè)存儲(chǔ)元件ME以及耦接到存儲(chǔ)元件ME的下電極120。換句話說，存儲(chǔ)元件ME可以插置在選擇結(jié)構(gòu)200和下電極120之間。在示例性實(shí)施方式中，如圖20所示，存儲(chǔ)元件ME可以是溝槽型電容器，該溝槽型電容器包括連接到有源圖案AP的插塞形電極140、下電極120以及插置在其間的介電層。[實(shí)施方式的應(yīng)用]圖21和圖22是示意地示出根據(jù)示例性實(shí)施方式的包括半導(dǎo)體器件的電子裝置的框圖。參考圖21，包括上述示例性實(shí)施方式中所述的半導(dǎo)體器件的電子裝置1300可以用于以下之一:個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、移動(dòng)計(jì)算機(jī)、上網(wǎng)本、無線電話、移動(dòng)電話、數(shù)字音樂播放器、有線或無線電子裝置、或者包括以上中至少兩個(gè)的復(fù)合電子裝置。電子裝置1300可以包括通過總線1350彼此結(jié)合的控制器1310、輸入/輸出裝置1320 (諸如，鍵區(qū)、鍵盤、顯示器)、存儲(chǔ)器1330和無線接口 1340?？刂破?310可以包括例如至少一個(gè)微處理器、數(shù)字信號(hào)處理器、微控制器等等。存儲(chǔ)器1330可以配置為存儲(chǔ)將被控制器1310使用的指令碼或者用戶數(shù)據(jù)。存儲(chǔ)器1330可以包括上述示例性實(shí)施方式中所述的半導(dǎo)體器件。電子裝置1300可以使用無線接口 1340，無線接口 1340配置為利用RF信號(hào)將數(shù)據(jù)傳輸?shù)綗o線通信網(wǎng)絡(luò)或者從無線通信網(wǎng)絡(luò)接收數(shù)據(jù)。無線接口 1340可以包括例如天線、無線收發(fā)器等等。電子系統(tǒng)1300可以用于通信系統(tǒng)的通信接口協(xié)議，諸如CDMA、GSM、NADC,E-TDMA、WCDMA、CDMA2000、W1-F1、Muni Wi_F1、藍(lán)牙、DECT、無線USB、快閃 0FDM、IEEE802.20、GPRS、丨8證81'^&'0、'^獻(xiàn)乂、高級(jí)町獻(xiàn)乂』]\0^-了00、邯 43￥00、高級(jí) LTE、MMDS 等等。參考圖22，將描述包括上述示例性實(shí)施方式中所述的半導(dǎo)體器件的存儲(chǔ)系統(tǒng)。存儲(chǔ)系統(tǒng)1400可以包括用于存儲(chǔ)大量數(shù)據(jù)的存儲(chǔ)器件1410和存儲(chǔ)控制器1420。存儲(chǔ)控制器1420響應(yīng)于主機(jī)1430的讀取請(qǐng)求或?qū)懭胝?qǐng)求來控制存儲(chǔ)器件1410以讀取存儲(chǔ)在存儲(chǔ)器件1410中的數(shù)據(jù)或者將數(shù)據(jù)寫入到存儲(chǔ)器件1410中。存儲(chǔ)控制器1420可以包括地址映射表，用于將主機(jī)1430 (例如，移動(dòng)裝置或計(jì)算機(jī)系統(tǒng))提供的地址映射到存儲(chǔ)器件1410的實(shí)際地址(physical address)。存儲(chǔ)器件1410可以是上述示例性實(shí)施方式中所述的半導(dǎo)體器件。上文公開的半導(dǎo)體存儲(chǔ)器件可以利用各種不同的封裝技術(shù)來封裝。例如，上述示例性實(shí)施方式中所述的半導(dǎo)體存儲(chǔ)器件可以利用以下中任一種技術(shù)被封裝:層疊封裝(PoP)技術(shù)、球柵陣列(BGA)技術(shù)、芯片級(jí)封裝(CSP)技術(shù)、帶引線的塑料芯片載體(PLCC)技術(shù)、塑料雙列直插式封裝(PDIP)技術(shù)、窩伏爾組件中管芯(die in waffle pack)技術(shù)、晶片形式中管芯(die inwafer form)技術(shù)、板上芯片(COB)技術(shù)、陶瓷雙列直插式封裝(CERDIP)技術(shù)、塑料四方扁平封裝(plastic quad flat pack (PQFP))技術(shù)、薄型四方扁平封裝(TQFP)技術(shù)、小外型封裝(smalI outline (SOIC))技術(shù)、收縮型小外形封裝(SS0P)技術(shù)、薄小外型封裝(thin small outline (TSOP))技術(shù)、系統(tǒng)級(jí)封裝(SIP)技術(shù)、多芯片封裝(MCP)技術(shù)、晶片級(jí)制造封裝(wafer-level fabricated package (WFP))技術(shù)和晶片級(jí)處理堆疊封裝(wafer-level processed stack package (WSP))技術(shù)。
在安裝有根據(jù)上述實(shí)施方式之一的半導(dǎo)體存儲(chǔ)器件的封裝可以還包括控制半導(dǎo)體存儲(chǔ)器件的至少一個(gè)半導(dǎo)體器件(例如，控制器和/或邏輯器件)。根據(jù)上述示例性實(shí)施方式，單元陣列區(qū)中的開關(guān)器件可以配置為具有大約4F2的單元尺寸，而沒有減少有源區(qū)和柵極區(qū)的占用面積。結(jié)果，實(shí)現(xiàn)高密度半導(dǎo)體存儲(chǔ)器件是可能的。根據(jù)上述示例性實(shí)施方式，開關(guān)器件可以被提供為晶體管的形式，這使得能夠在開關(guān)操作中實(shí)現(xiàn)雙向電流特性。結(jié)果，根據(jù)上述示例性實(shí)施方式的選擇結(jié)構(gòu)可用于實(shí)現(xiàn)要求雙向電流特性的半導(dǎo)體存儲(chǔ)器件。雖然已經(jīng)具體顯示和描述了示例性實(shí)施方式，然而本領(lǐng)域的普通技術(shù)人員將理解在不脫離隨附權(quán)利要求的精神和范圍的情況下，可以進(jìn)行形式和詳細(xì)上的變化。本申請(qǐng)要求于2011年12月2日向韓國知識(shí)產(chǎn)權(quán)局提交的韓國專利申請(qǐng)N0.10-2011-0128366的優(yōu)先權(quán)，其全部內(nèi)容通過援引結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括: 單元陣列區(qū)，包括下結(jié)構(gòu)、上結(jié)構(gòu)和選擇結(jié)構(gòu)，所述選擇結(jié)構(gòu)插置在所述下結(jié)構(gòu)與所述上結(jié)構(gòu)之間并且包括多個(gè)字線；以及 解碼電路，用于控制施加到所述字線的電壓， 其中所述解碼電路配置為響應(yīng)于輸入到其的字線地址信息而將第一電壓施加到彼此相鄰的一對(duì)字線并且將不同于所述第一電壓的第二電壓施加到剩余的字線。
2.如權(quán)利要求1所述的器件，其中所述解碼電路包括多個(gè)解碼器，每個(gè)解碼器配置為:如果輸入到每個(gè)解碼器的所述字線地址信息比所述解碼器的地址信息大I或等于所述解碼器的地址信息，則將所述第一電壓施加到相應(yīng)一個(gè)字線，而如果輸入到每個(gè)解碼器的所述字線地址信息小于所述解碼器的地址信息，則將所述第二電壓施加到相應(yīng)一個(gè)字線。
3.如權(quán)利要求1所述的器件，其中所述下結(jié)構(gòu)包括半導(dǎo)體襯底以及提供在所述半導(dǎo)體襯底上方的下?lián)诫s區(qū)，并且所述選擇結(jié)構(gòu)還包括布置在所述下結(jié)構(gòu)上的多個(gè)有源圖案，以及 其中每個(gè)有源圖案包括: 上雜質(zhì)區(qū)，具有與所述下?lián)诫s區(qū)相同的導(dǎo)電類型；以及 溝道區(qū)，插置在所述上雜質(zhì)區(qū)與所述下?lián)诫s區(qū)之間。
4.如權(quán)利要求3所述的器件，其中所述溝道區(qū)的豎直長度與所述溝道區(qū)的水平寬度的比率在3至20的范圍內(nèi)。
5.如權(quán)利要求3所述的器件， 其中所述第一電壓和所述第二電壓具有彼此不同的極性，并且所述第一電壓的絕對(duì)值小于所述第二電壓的絕對(duì)值。
6.如權(quán)利要求1所述的器件，其中所述下結(jié)構(gòu)和所述上結(jié)構(gòu)之一包括公共電極，并且另一個(gè)包括多個(gè)存儲(chǔ)元件和多個(gè)位線，以及 其中所述選擇結(jié)構(gòu)在豎直位置上位于所述公共電極與所述存儲(chǔ)元件之間。
7.如權(quán)利要求1所述的器件，其中所述上結(jié)構(gòu)包括多個(gè)存儲(chǔ)元件和多個(gè)位線，并且所述選擇結(jié)構(gòu)還包括布置在所述下結(jié)構(gòu)上的多個(gè)有源圖案，以及 其中所述字線設(shè)置在所述有源圖案之間以與所述位線交叉，并且所述下結(jié)構(gòu)包括公共電極，所述有源圖案耦接到所述公共電極。
8.如權(quán)利要求7所述的器件，其中所述上結(jié)構(gòu)還包括多個(gè)豎直電極，每個(gè)豎直電極耦接到所述有源圖案中的相應(yīng)一個(gè)有源圖案，并且所述存儲(chǔ)元件分別提供在所述豎直電極與所述位線的交叉處。
9.如權(quán)利要求8所述的器件，其中所有所述存儲(chǔ)元件實(shí)質(zhì)上提供在平行于所述下結(jié)構(gòu)的頂表面的單個(gè)平面上，并且所述位線設(shè)置在所述存儲(chǔ)元件上。
10.如權(quán)利要求8所述的器件，其中所述存儲(chǔ)元件三維地布置在平行于所述下結(jié)構(gòu)的頂表面的多個(gè)平面上， 其中所述位線提供為與所述豎直電極的側(cè)壁交叉，以及 其中所述存儲(chǔ)元件提供在所述豎直電極與所述位線的側(cè)壁之間。
11.如權(quán)利要求8所述的器件，其中，在所述單元陣列區(qū)中，所述有源圖案的總數(shù)與所述豎直電極的總數(shù)的比率在0.9至1.1的范圍內(nèi)。
12.如權(quán)利要求7所述的器件，其中所述存儲(chǔ)元件包括至少一種硫族化物、配置為表現(xiàn)出磁致電阻特性的至少一個(gè)層結(jié)構(gòu)、至少一種鈣鈦礦化合物、或者至少一種過渡金屬氧化物。
13.一種半導(dǎo)體存儲(chǔ)器件，包括: 下結(jié)構(gòu)，包括下電極； 上結(jié)構(gòu)，包括多個(gè)存儲(chǔ)元件和多個(gè)位線； 選擇結(jié)構(gòu)，提供在所述下結(jié)構(gòu)與所述上結(jié)構(gòu)之間并且包括多個(gè)字線；以及 多個(gè)字線解碼器，用于控制施加到所述字線的電壓， 其中每個(gè)字線解碼器配置為響應(yīng)于輸入到其的字線地址信息將第一電壓或者第二電壓施加到連接到所述字線解碼器的相應(yīng)一個(gè)字線， 其中，如果輸入到每個(gè)字線解碼器的所述字線地址信息比所述字線解碼器的地址信息大I或者等于所述字線解碼器的地址信息，則采用所述第一電壓，而如果輸入到每個(gè)字線解碼器的所述字線地址信息小于所述字線解碼器的地址信息，則采用不同于所述第一電壓的所述第二電壓。
14.如權(quán)利要求13所述的器件，其中所述第一電壓和所述第二電壓具有彼此不同的極性，并且所述第一電壓的絕對(duì)值小于所述第二電壓的絕對(duì)值。
15.如權(quán)利要13所述的器件，其中所述選擇結(jié)構(gòu)包括布置在所述下結(jié)構(gòu)上的多個(gè)有源圖案，并且每個(gè)有源圖案包括上電極以及插置在所述下電極與所述上電極之間的溝道區(qū)，以及 其中所述溝道區(qū)具有與所述下`電極和所述上電極相同的導(dǎo)電類型。
16.如權(quán)利要求15所述的器件，其中所述溝道區(qū)的豎直長度與所述溝道區(qū)的水平寬度的比率在3到20的范圍內(nèi)。
17.如權(quán)利要求13所述的器件，其中所述存儲(chǔ)元件以二維方式或三維方式布置。
18.如權(quán)利要求13所述的器件，其中所述存儲(chǔ)元件包括至少一種硫族化物、配置為表現(xiàn)出磁致電阻特性的至少一個(gè)層結(jié)構(gòu)、至少一種鈣鈦礦化合物或者至少一種過渡金屬氧化物。
19.一種半導(dǎo)體存儲(chǔ)器件，包括: 下結(jié)構(gòu)，包括下電極； 上結(jié)構(gòu)，包括多個(gè)存儲(chǔ)元件和多個(gè)位線；以及 選擇結(jié)構(gòu)，提供在所述下結(jié)構(gòu)與所述上結(jié)構(gòu)之間， 其中所述選擇結(jié)構(gòu)包括: 多個(gè)有源圖案，布置在所述下結(jié)構(gòu)上；以及 多個(gè)字線，提供在所述有源圖案之間以與所述位線交叉， 其中每個(gè)有源圖案包括順序地堆疊在所述下電極上的溝道區(qū)和上電極，以及 其中所述溝道區(qū)具有與所述上電極和所述下電極相同的導(dǎo)電類型。
20.如權(quán)利要求19所述的器件，還包括多個(gè)字線解碼器，每個(gè)字線解碼器配置為響應(yīng)于輸入到其的字線地址信息將第一電壓或者第二電壓施加到連接到所述字線解碼器的相應(yīng)一個(gè)字線， 其中，如果輸入到每個(gè)字線解碼器的所述字線地址信息比所述字線解碼器的地址信息大I或者等于所述字線解碼器的地址信息，則采用所述第一電壓，而如果輸入到每個(gè)字線解碼器的所述字線地址信息小于所述字線解碼器的地址信息，則采用不同于所述第一電壓的所述第二電壓。
21.如權(quán)利要求20所述的器件，其中所述第一電壓和所述第二電壓具有彼此不同的極性，并且所述第一電壓的絕對(duì)值小于所述第二電壓的絕對(duì)值。
22.如權(quán)利要求19所述的器件，其中所述溝道區(qū)的豎直長度與所述溝道區(qū)的水平寬度的比率在3到20的范圍內(nèi)。
23.如權(quán)利要求19所述的器件，其中所述存儲(chǔ)元件以二維方式或三維方式布置。
24.如權(quán)利要求19所述的器件，其中所述存儲(chǔ)元件包括至少一種硫族化物、配置為表現(xiàn)出磁致電阻特性的至少一個(gè)層結(jié)構(gòu)、至少一種鈣鈦礦化合物或者至少一種過渡金屬氧化物。
25.一種半導(dǎo)體存儲(chǔ)器件，包括: 多個(gè)存儲(chǔ)元件； 下結(jié)構(gòu)，包括至少一個(gè)下電極； 上結(jié)構(gòu)； 選擇結(jié)構(gòu)，提供在所述下結(jié)構(gòu)與所述上結(jié)構(gòu)之間并且包括:布置在所述下結(jié)構(gòu)上方的多個(gè)有源圖案，以及提供在所述有源圖案之間的多個(gè)字線； 多個(gè)位線，與所述字線交叉， 其中每個(gè)有源圖案包括堆疊在所述下結(jié)構(gòu)上方的溝道區(qū)和上電極， 其中所述字線和所述溝道區(qū)連接到所述下電極， 其中所述存儲(chǔ)元件連接到所述下電極或所述有源圖案的所述上電極，以及 其中所述位線連接到所述有源圖案的所述上電極或所述溝道區(qū)。
26.如權(quán)利要求25所述的器件，其中所述有源圖案形成為給定數(shù)量的行和列，并且設(shè)置在所述下電極上方， 其中每行有源圖案通過所述字線中的相應(yīng)字線而與下一行有源圖案分離，并且在相同行的所述有源圖案中，有源圖案通過器件隔離圖案與下一個(gè)有源圖案分離。
27.如權(quán)利要求26所述的器件，其中每個(gè)位線與所述字線交叉，使得每個(gè)位線設(shè)置在相應(yīng)列的所述有源圖案的上方或下方。
28.如權(quán)利要求26所述的器件，其中所述有源圖案在所述行方向上的寬度與所述器件隔離圖案在所述行方向上的寬度相同。
29.如權(quán)利要求28所述的器件，其中所述有源圖案在所述列方向上的寬度與所述器件隔離圖案在所述列方向上的寬度相同。
30.如權(quán)利要求25所述的器件，其中所述溝道區(qū)具有與所述上電極和所述下電極相同的導(dǎo)電類型，并且具有比所述上電極和所述下電極低的雜質(zhì)濃度。
31.如權(quán)利要求25所述的器件，還包括:解碼電路，用于控制施加到所述字線的電壓， 其中所述解碼電路配置為響應(yīng)于輸入到其的字線地址信息而將第一電壓施加到彼此相鄰的一對(duì)字線并且將不同于所述第一電壓的第二電壓施加到剩余的字線。
32.如權(quán)利要求25所述的器件，其中所述溝道區(qū)的豎直長度與所述溝道區(qū)的水平寬度的比率在3到20的范圍內(nèi)。
全文摘要
本發(fā)明提供了高密度半導(dǎo)體存儲(chǔ)器件。該器件可以包括單元陣列區(qū)，包括下結(jié)構(gòu)、上結(jié)構(gòu)和選擇結(jié)構(gòu)，該選擇結(jié)構(gòu)插置在下結(jié)構(gòu)與上結(jié)構(gòu)之間并且包括多個(gè)字線；以及解碼電路，用于控制施加到字線的電壓。該解碼電路可以配置為響應(yīng)于輸入到其的字線地址信息而將第一電壓施加到彼此相鄰的一對(duì)字線并且將不同于第一電壓的第二電壓施加到剩余的字線。
文檔編號(hào)G11C5/02GK103137173SQ201210507899
公開日2013年6月5日 申請(qǐng)日期2012年12月3日 優(yōu)先權(quán)日2011年12月2日
發(fā)明者李宰圭, 姜榮珉, 李賢珠 申請(qǐng)人:三星電子株式會(huì)社