半導(dǎo)體存儲(chǔ)器件及其操作方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體存儲(chǔ)器件及其操作方法，所述半導(dǎo)體存儲(chǔ)器件包括：存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括多個(gè)頁(yè)，其中，所述多個(gè)頁(yè)中的每個(gè)包括指示數(shù)據(jù)是否儲(chǔ)存在相應(yīng)頁(yè)中的至少一個(gè)標(biāo)志單元；以及外圍電路，所述外圍電路被配置成響應(yīng)于擦除請(qǐng)求來(lái)從選中的存儲(chǔ)塊的標(biāo)志單元中讀取數(shù)據(jù)，并且基于標(biāo)志單元的數(shù)據(jù)而省略對(duì)選中的存儲(chǔ)塊的擦除操作。
【專利說(shuō)明】半導(dǎo)體存儲(chǔ)器件及其操作方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2012年8月8日提交的申請(qǐng)?zhí)枮?0-2012-0086902的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的各種實(shí)施例總體而言涉及一種半導(dǎo)體器件及其操作方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲(chǔ)器件是一種包括諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)以及磷化銦(InP)的半導(dǎo)體材料的存儲(chǔ)器件，并且主要被分成易失性和非易失性類型。
[0005]易失性存儲(chǔ)器件是一種當(dāng)電源中斷時(shí)儲(chǔ)存在其中的數(shù)據(jù)會(huì)丟失的存儲(chǔ)器件。不同類型的易失性存儲(chǔ)器包括靜態(tài)RAM (SRAM)、動(dòng)態(tài)RAM (DRAM)以及同步DRAM (SDARM)0非易失性存儲(chǔ)器件是一種當(dāng)電源中斷時(shí)仍保留儲(chǔ)存在其中的數(shù)據(jù)的存儲(chǔ)器件。不同類型的非易失性存儲(chǔ)器件包括ROM (只讀存儲(chǔ)器)、可編程ROM (PROM)、電可編程ROM (EPR0M)、電可擦除和可編程ROM (EEPR0M)、快閃存儲(chǔ)器、相變RAM (PRAM)、磁性RAM (MRAM)、阻變RAM(RRAM)以及鐵電RAM (FRAM)0快閃存儲(chǔ)器主要被分成NOR和NAND類型。
[0006]當(dāng)執(zhí)行編程操作和擦除操作時(shí)，諸如快閃存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)器單元被用供應(yīng)高電壓。半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)器單元隨著編程/擦除周期增加而逐漸地惡化，這時(shí)即使儲(chǔ)存的數(shù)據(jù)保留下來(lái)未改變，存儲(chǔ)器單元的閾值電壓也會(huì)上升。這會(huì)降低半導(dǎo)體存儲(chǔ)器件的可靠性。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的各種實(shí)施例旨在減少半導(dǎo)體存儲(chǔ)器件的惡化。
[0008]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括多個(gè)頁(yè)，其中，所述多個(gè)頁(yè)每個(gè)都包括指示數(shù)據(jù)是否儲(chǔ)存在相應(yīng)頁(yè)中的至少一個(gè)標(biāo)志單元；以及外圍電路，所述外圍電路被配置成響應(yīng)于擦除請(qǐng)求而從選中的存儲(chǔ)塊的標(biāo)志單元中讀取數(shù)據(jù)，并且基于標(biāo)志單元的數(shù)據(jù)省略對(duì)于選中的存儲(chǔ)塊的擦除操作。
[0009]外圍電路可以被配置成當(dāng)選中的存儲(chǔ)塊的標(biāo)志單元處于擦除狀態(tài)時(shí)省略擦除操作。
[0010]外圍電路可以被配置成當(dāng)選中的存儲(chǔ)塊中的標(biāo)志單元中的至少一個(gè)處于編程狀態(tài)時(shí)執(zhí)行擦除操作。
[0011]外圍電路可以被配置成當(dāng)在接收到擦除請(qǐng)求之前對(duì)所述多個(gè)頁(yè)中的每個(gè)執(zhí)行編程操作時(shí)，對(duì)所述至少一個(gè)標(biāo)志單元編程。
[0012]所述多個(gè)頁(yè)可以包括多個(gè)偶數(shù)頁(yè)和奇數(shù)頁(yè)，并且還可以包括指示數(shù)據(jù)是否儲(chǔ)存在所述多個(gè)偶數(shù)頁(yè)中的第一標(biāo)志單元、和指示數(shù)據(jù)是否儲(chǔ)存在所述多個(gè)奇數(shù)頁(yè)中的第二標(biāo)志單元。
[0013]外圍電路可以被配置成從選中的存儲(chǔ)塊中的第一標(biāo)志單元和從選中的存儲(chǔ)塊的第二標(biāo)志單元讀取數(shù)據(jù)，并且基于讀取的數(shù)據(jù)省略擦除操作。
[0014]在另一個(gè)實(shí)施例中，一種擦除半導(dǎo)體存儲(chǔ)器件的方法包括以下步驟:響應(yīng)于擦除請(qǐng)求從與選中的存儲(chǔ)塊的多個(gè)頁(yè)相對(duì)應(yīng)的標(biāo)志單元中讀取數(shù)據(jù)；以及基于讀取的數(shù)據(jù)省略對(duì)選中的存儲(chǔ)塊的擦除操作。每個(gè)標(biāo)志單元指示數(shù)據(jù)是否儲(chǔ)存在所述多個(gè)頁(yè)中。
[0015]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括多個(gè)頁(yè)，其中，所述多個(gè)頁(yè)中的每個(gè)包括指示數(shù)據(jù)是否儲(chǔ)存在相應(yīng)的頁(yè)中的至少一個(gè)標(biāo)志單元；以及外圍電路，所述外圍電路被配置成響應(yīng)于擦除請(qǐng)求，而從選中的存儲(chǔ)塊中的標(biāo)志單元中讀取數(shù)據(jù)，并且基于讀取的數(shù)據(jù)，利用比正常擦除操作的第二擦除脈沖低的第一擦除脈沖，來(lái)對(duì)選中的存儲(chǔ)塊執(zhí)行軟擦除操作。
[0016]外圍電路可以被配置成當(dāng)選中的存儲(chǔ)塊的標(biāo)志單元處于擦除狀態(tài)時(shí)執(zhí)行軟擦除操作。
[0017]外圍電路可以被配置成當(dāng)選中的存儲(chǔ)塊的標(biāo)志單元中的至少一個(gè)處于編程狀態(tài)時(shí)對(duì)選中的存儲(chǔ)塊執(zhí)行正常擦除操作。
【專利附圖】

【附圖說(shuō)明】
[0018]圖1是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖；
[0019]圖2是示出圖1中所示的多個(gè)存儲(chǔ)塊中的一個(gè)的電路圖；
[0020]圖3是概念地示出第一存儲(chǔ)塊的框圖；
[0021]圖4是說(shuō)明編程根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的編程方法的流程圖；
[0022]圖5是示出在圖1所示的存儲(chǔ)器單元陣列內(nèi)的存儲(chǔ)器單元的閾值電壓的分布的示圖；
[0023]圖6是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的擦除方法的流程圖；
[0024]圖7是示出當(dāng)從選中的存儲(chǔ)塊的標(biāo)志單元中讀取數(shù)據(jù)時(shí)，供應(yīng)給選中的存儲(chǔ)塊的電壓的表；
[0025]圖8是說(shuō)明根據(jù)本發(fā)明的另一個(gè)實(shí)施例的擦除方法的流程圖；
[0026]圖9是示出圖1中的存儲(chǔ)塊的另一個(gè)實(shí)施例的電路圖；
[0027]圖10是概念地示出圖9的存儲(chǔ)塊的框圖；
[0028]圖11是說(shuō)明根據(jù)本發(fā)明的另一個(gè)實(shí)施例的擦除方法的流程圖；以及
[0029]圖12是更詳細(xì)地說(shuō)明圖11的步驟S530的表。
【具體實(shí)施方式】
[0030]在下文中，將參照附圖詳細(xì)地描述本發(fā)明的各種實(shí)施例。提供附圖是為了使本領(lǐng)域技術(shù)人員理解本發(fā)明的實(shí)施例的范圍。
[0031]在本說(shuō)明書中，一個(gè)元件與另一個(gè)元件“耦接(或連接)”可以表示一個(gè)元件與另一個(gè)元件“直接耦接(或連接)”或經(jīng)由第三元件與另一個(gè)元件“電耦接(或連接)”。此外，當(dāng)一部分“包括(或包含)”另一部分時(shí)，所述一部分還可以包括其它部分，除非另有說(shuō)明。
[0032]圖1是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件100的框圖，圖2是示出圖1中所示的多個(gè)存儲(chǔ)塊BLKfBLKz的一個(gè)存儲(chǔ)塊(例如，BLK1)的電路圖，以及圖3是概念地示出第一存儲(chǔ)塊BLKl的框圖。
[0033]參見圖1，半導(dǎo)體存儲(chǔ)器件100包括存儲(chǔ)器單元陣列110和外圍電路120，所述外圍電路被配置成驅(qū)動(dòng)存儲(chǔ)器單元陣列110。
[0034]存儲(chǔ)器單元陣列110經(jīng)由行線RL與地址譯碼器121耦接，所述行線RL包括漏極選擇線、字線以及源極選擇線，并且存儲(chǔ)器單元陣列110經(jīng)由位線BL與讀取/寫入電路122耦接。多個(gè)存儲(chǔ)塊BLKfBLKz中的每個(gè)包括多個(gè)存儲(chǔ)器單元。設(shè)置在行方向上的存儲(chǔ)器單元與字線耦接，而設(shè)置在列方向上的存儲(chǔ)器單元與位線BL耦接。
[0035]參見圖2，第一存儲(chǔ)塊BLKl經(jīng)由第一至第m位線BLf BLm與讀取/寫入電路122耦接，并且也經(jīng)由公共源極線CSL和行線RL (參見圖1)與地址譯碼器121耦接。
[0036]第一存儲(chǔ)塊BLKl包括分別與第一至第m位線BLfBLm耦接的第一至第m單元存儲(chǔ)串CSf CSm。每個(gè)單元存儲(chǔ)串包括與源極選擇線SSL耦接的源極選擇晶體管SST、分別與第一至第η字線WLfWLn耦接的第一至第η存儲(chǔ)器單元Mf Mn、以及與漏極選擇線DSL耦接的漏極選擇晶體管DST。單元存儲(chǔ)串的源極選擇晶體管SST的源極端子與公共源極線CSL耦接，而單元存儲(chǔ)串的漏極選擇晶體管DST的漏極端子與第一至第m位線BLfBLm耦接。
[0037]根據(jù)本發(fā)明的一個(gè)實(shí)施例，將第一存儲(chǔ)塊BLKl分成主區(qū)MA和標(biāo)志區(qū)FA，其中，主區(qū)MA包括第一至第m-Ι單元存儲(chǔ)串CSfCSm-1，而標(biāo)志區(qū)FA包括第m單元存儲(chǔ)串CSm。在圖2中，標(biāo)志區(qū)FA示為包括一個(gè)單元存儲(chǔ)串CSm,但是這僅是說(shuō)明性的,標(biāo)志區(qū)FA可以包括多個(gè)單元存儲(chǔ)串。
[0038]將諸如從外部接收的數(shù)據(jù)DATA (參見圖1)的數(shù)據(jù)儲(chǔ)存在主區(qū)MA的存儲(chǔ)器單元(在下文中稱為主存儲(chǔ)器單元)中。將指示數(shù)據(jù)DATA是否已經(jīng)儲(chǔ)存在主存儲(chǔ)器單元中的數(shù)據(jù)儲(chǔ)存在標(biāo)志區(qū)FA的存儲(chǔ)器單元中(在下文中稱為標(biāo)志存儲(chǔ)器單元)。
[0039]第二至第z存儲(chǔ)塊BLK2、LKz每個(gè)都可以配置成與參照?qǐng)D2描述的第一存儲(chǔ)塊BLKl 一樣。
[0040]參見圖3，與一個(gè)字線耦接的存儲(chǔ)器單元形成一個(gè)物理頁(yè)。與第一字線WL1、第二字線WL2、第三字線WL3以及第η字線WLn耦接的存儲(chǔ)器單元分別形成第一物理頁(yè)Ρ1、第二物理頁(yè)Ρ2、第三物理頁(yè)Ρ3以及第η物理頁(yè)P(yáng)n。
[0041]每個(gè)物理頁(yè)包括與一個(gè)字線耦接的主存儲(chǔ)器單元，和指示數(shù)據(jù)是否儲(chǔ)存在主存儲(chǔ)器單元中的一個(gè)或更多個(gè)標(biāo)志單元。第一物理頁(yè)Ρ1、第二物理頁(yè)Ρ2、第三物理頁(yè)Ρ3以及第η物理頁(yè)P(yáng)n包括第一主存儲(chǔ)器單元MCl和第一標(biāo)志單元FCl、第二主存儲(chǔ)器單元MC2和第二標(biāo)志單元FC2、第三主存儲(chǔ)器單元MC3和第三標(biāo)志單元FC3以及第η主存儲(chǔ)器單元MCn和第η標(biāo)志單元FCn。
[0042]再次參見圖1，外圍電路120包括地址譯碼器121、讀取/寫入電路122以及控制邏輯123。
[0043]地址譯碼器121經(jīng)由行線RL與存儲(chǔ)器單元陣列110耦接。地址譯碼器121被配置成在控制邏輯123的控制下操作，并從外部或從半導(dǎo)體存儲(chǔ)器件100的I/O緩沖器(未示出)接收地址ADDR。[0044]地址譯碼器121被配置成將接收到的地址ADDR之中的塊地址譯碼，由此響應(yīng)于譯碼的塊地址而選擇一個(gè)存儲(chǔ)塊。
[0045]地址譯碼器121可以將接收到的地址ADDR之中的行地址譯碼，由此響應(yīng)于譯碼的行地址而選擇字線中的一個(gè)。
[0046]地址譯碼器121可以將接收到的地址ADDR之中的列地址譯碼，并且將譯碼的列地址Yi發(fā)送到讀取/寫入電路122。
[0047]在讀取和編程操作中，地址ADDR可以包括塊地址、行地址以及列地址。地址譯碼器121可以響應(yīng)于地址ADDR而選擇一個(gè)存儲(chǔ)塊和一個(gè)字線，并將譯碼的列地址Yi提供給讀取/與入電路122。
[0048]在擦除操作中，地址ADDR可以包括塊地址。地址譯碼器121可以響應(yīng)于地址ADDR而選擇一個(gè)存儲(chǔ)塊。
[0049]地址譯碼器121可以包括塊譯碼器、行譯碼器、列譯碼器以及地址緩沖器。
[0050]讀取/寫入電路122經(jīng)由位線BL與存儲(chǔ)器單元陣列110耦接，并且被配置成在控制邏輯123的控制下操作。
[0051]在編程操作和讀取操作中，讀取/寫入電路122與外部或半導(dǎo)體存儲(chǔ)器件100的I/o緩沖器(未示出)交換數(shù)據(jù)DATA。具體地，在編程操作中，讀取/寫入電路122接收數(shù)據(jù)DATA，并且將接收到的數(shù)據(jù)DATA傳送到位線BL之中由譯碼的列地址Yi指示的位線。將傳送的數(shù)據(jù)DATA編程到與選中的字線耦接的存儲(chǔ)器單元。在讀取操作中，讀取/寫入電路122經(jīng)由位線BL之中的由譯碼的列地址Yi指示的位線，從與選中的字線耦接的存儲(chǔ)器單元中讀取數(shù)據(jù)，并且將讀取的數(shù)據(jù)DATA輸出。在擦除操作中，可以將位線BL浮置。
[0052]讀取/寫入電路130可以包括頁(yè)緩沖器或頁(yè)寄存器以及列選擇器。
[0053]控制邏輯123與地址譯碼器121和讀取/寫入電路122耦接，接收來(lái)自外部或半導(dǎo)體存儲(chǔ)器件100的I/O緩沖器(未示出)的控制信號(hào)CTRL，并且被配置成響應(yīng)于控制信號(hào)CTRL而控制半導(dǎo)體存儲(chǔ)器件100的整體操作。
[0054]根據(jù)本實(shí)施例，控制邏輯123控制地址譯碼器121和讀取/寫入電路122，使得響應(yīng)于請(qǐng)求擦除操作的控制信號(hào)CTRL而從選中的存儲(chǔ)塊的標(biāo)志單元中讀取數(shù)據(jù)?？刂七壿?23可以經(jīng)由讀取/寫入電路122而接收讀取數(shù)據(jù)?？刂七壿?23可以被配置成根據(jù)讀取的數(shù)據(jù)或當(dāng)選中的存儲(chǔ)塊的標(biāo)志單元的全部數(shù)據(jù)處于擦除操作時(shí)，省略對(duì)選中的存儲(chǔ)塊的擦除操作。如果如上所述選擇性地省略擦除操作的執(zhí)行，則存儲(chǔ)器單元陣列110惡化較少。因而，當(dāng)選擇性地省略擦除操作時(shí)，可以改善半導(dǎo)體存儲(chǔ)器件100的操作速率和半導(dǎo)體存儲(chǔ)器件100的外部的控制器的操作速率。
[0055]盡管在圖1中未示出，但是半導(dǎo)體存儲(chǔ)器件100還可以包括I/O緩沖器(未示出)，所述I/o緩沖器可以從外部接收控制信號(hào)CTRL和地址ADDR，并且將地址ADDR和控制信號(hào)CTRL分別傳送到地址譯碼器121和控制邏輯123。I/O緩沖器可以被配置成將外部數(shù)據(jù)DATA傳送到讀取/寫入電路122，并且將讀取/寫入電路122的數(shù)據(jù)DATA傳送到外部。
[0056]在以上實(shí)施例中，半導(dǎo)體存儲(chǔ)器件100可以是快閃存儲(chǔ)器件。
[0057]圖4是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件100的編程方法的流程圖。
[0058]參見圖1和圖4，在步驟SllO接收編程操作的請(qǐng)求。可以將指示編程操作的控制信號(hào)CTRL、地址ADDR以及要編程的數(shù)據(jù)DATA輸入到外圍電路120。
[0059]在步驟S120中，當(dāng)對(duì)選中的物理頁(yè)執(zhí)行編程操作時(shí)，也對(duì)選中的物理頁(yè)中包括的標(biāo)志單元編程。響應(yīng)于請(qǐng)求，外圍電路120可以將數(shù)據(jù)DATA編程到與地址ADDR相對(duì)應(yīng)的物理頁(yè)的主存儲(chǔ)器單元中。外圍電路120將數(shù)據(jù)DATA編程到與地址ADDR相對(duì)應(yīng)的物理頁(yè)的標(biāo)志單元中。
[0060]因此，當(dāng)對(duì)每個(gè)物理頁(yè)編程時(shí)，在物理頁(yè)中所包括的標(biāo)志單元具有編程狀態(tài)。
[0061]圖5是示出在圖1所示的存儲(chǔ)器單元陣列110內(nèi)的存儲(chǔ)器單元的閾值電壓的分布的示圖。
[0062]參見圖5，如果每個(gè)存儲(chǔ)器單元被定義為單電平單元(SLC)，則存儲(chǔ)器單元可以具有擦除狀態(tài)E和第一編程狀態(tài)P1。當(dāng)對(duì)選中的物理頁(yè)編程時(shí)，可以響應(yīng)于要編程的數(shù)據(jù)DATA (參見圖1)而將選中的物理頁(yè)中所包括的每個(gè)存儲(chǔ)器單元編程為具有擦除狀態(tài)E或第一編程狀態(tài)P1。將選中的物理頁(yè)的標(biāo)志單元編程為具有第一編程狀態(tài)P1，并且如果在選中的物理頁(yè)中包括多個(gè)標(biāo)志單元，則可以將全部標(biāo)志單元編程為具有第一編程狀態(tài)Pl。
[0063]如果每個(gè)存儲(chǔ)器單元被定義為多電平單元(MLC)，則存儲(chǔ)器單元可以具有擦除狀態(tài)E和第二至第四編程狀態(tài)P2?P4。當(dāng)對(duì)選中的物理頁(yè)編程時(shí)，可以響應(yīng)于要編程的數(shù)據(jù)DATA，而將選中的物理頁(yè)中所包括的每個(gè)存儲(chǔ)器單元編程為具有擦除狀態(tài)E和第二至第四編程狀態(tài)P2?P4中的一種。也可以將選中的物理頁(yè)的標(biāo)志單元編程為具有與例如第二至第四編程狀態(tài)P2?P4中的一種相對(duì)應(yīng)的閾值電壓。
[0064]在下文中，出于描述方便的目的，假設(shè)存儲(chǔ)器單元陣列110的每個(gè)存儲(chǔ)器單元是SLC，但是應(yīng)當(dāng)注意的是本發(fā)明不限制于此。
[0065]圖6是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的擦除方法的流程圖，并且圖7是示出當(dāng)從選中的存儲(chǔ)塊的標(biāo)志單元中讀取數(shù)據(jù)時(shí)，供應(yīng)給選中的存儲(chǔ)塊的電壓的表。
[0066]參見圖1和圖6，在步驟S310中，外圍電路120響應(yīng)于指示擦除操作的控制信號(hào)CTRL,而從選中的存儲(chǔ)塊的標(biāo)志單元中讀取數(shù)據(jù)。
[0067]當(dāng)讀取數(shù)據(jù)時(shí)，可以對(duì)位線BLm預(yù)充電，并且可以將與選中的存儲(chǔ)塊耦接的行線RL的電壓偏置。參見圖2和圖7，可以向公共源極線CSL供應(yīng)諸如OV的參考電壓，可以向選中的存儲(chǔ)塊的源極選擇線SSL和漏極選擇線DSL供應(yīng)諸如4.5V的選擇電壓Vsel，以及可以向第一至第η字線WLfWLn供應(yīng)字線電壓Vwl。字線電壓Nwl可以是處于擦除狀態(tài)E(參見圖5)與編程狀態(tài)Pl之間的電壓，例如OV。
[0068]根據(jù)偏壓條件，當(dāng)全部的標(biāo)志單元處于擦除狀態(tài)E時(shí)，可以將預(yù)充電在位線BLm中的電荷經(jīng)由單元存儲(chǔ)串CSm放電到公共源極線CSL。當(dāng)標(biāo)志單元中的至少一個(gè)處于編程狀態(tài)Pl時(shí)，位線BLm的電荷不會(huì)被放電。讀取/寫入電路122感測(cè)位線BLm的電壓，并且將與感測(cè)的電壓相對(duì)應(yīng)的數(shù)據(jù)儲(chǔ)存在內(nèi)部鎖存器中，與感測(cè)的電壓相對(duì)應(yīng)的數(shù)據(jù)可以被傳送到控制邏輯123?？刂七壿?23基于所接收的數(shù)據(jù)，來(lái)判斷全部的標(biāo)志單元是否都處于擦除狀態(tài)Ε，或者判斷標(biāo)志單元中的至少一個(gè)是否處于編程狀態(tài)Pl。
[0069]可以采用各種方式來(lái)改變一種從標(biāo)志單元中讀取數(shù)據(jù)的方法。可以從與第一至第η字線WLfWLn耦接的標(biāo)志單元中順序讀取數(shù)據(jù)。
[0070]再次參見圖1和圖6，在步驟S320中，或者在步驟S330中執(zhí)行擦除操作，或者根據(jù)標(biāo)志單元中的一個(gè)或更多個(gè)是否處于編程狀態(tài)而完全省略擦除操作。[0071]通過(guò)提供擦除脈沖到與選中的存儲(chǔ)塊相對(duì)應(yīng)的體區(qū)(bulk region)，并且重復(fù)執(zhí)行驗(yàn)證操作以判斷選中的存儲(chǔ)塊的存儲(chǔ)器單元是否具有每個(gè)都比特定電壓低的各個(gè)閾值電壓，來(lái)執(zhí)行擦除操作。如果驗(yàn)證過(guò)程通過(guò)，則可以進(jìn)一步執(zhí)行軟編程操作。
[0072]由于對(duì)每個(gè)存儲(chǔ)塊執(zhí)行擦除操作，所以儲(chǔ)存在選中的存儲(chǔ)塊的主存儲(chǔ)器單元和標(biāo)志存儲(chǔ)器單元中的數(shù)據(jù)都被擦除。
[0073]圖8是說(shuō)明根據(jù)本發(fā)明的另一個(gè)實(shí)施例的擦除方法的流程圖。
[0074]參見圖8，在步驟S410中，對(duì)選中的存儲(chǔ)塊的標(biāo)志單元執(zhí)行讀取操作。在步驟S420中判斷標(biāo)志單元中的至少一個(gè)是否處于編程狀態(tài)。如果判斷出標(biāo)志單元中的至少一個(gè)具有編程狀態(tài)，則執(zhí)行步驟S430。否則執(zhí)行步驟S440。
[0075]步驟S430包括正常擦除操作，而步驟S440包括軟擦除操作。如同參照?qǐng)D6所描述的擦除操作，正常擦除操作通過(guò)以下步驟來(lái)執(zhí)行:將擦除脈沖供應(yīng)到與選中的存儲(chǔ)塊相對(duì)應(yīng)的體區(qū)(bulk region);執(zhí)行驗(yàn)證操作以確定選中的存儲(chǔ)塊的存儲(chǔ)器單元是否具有每個(gè)比特定電壓低的各個(gè)閾值電壓；以及根據(jù)驗(yàn)證的結(jié)果，通過(guò)供應(yīng)增加的擦除脈沖來(lái)重復(fù)驗(yàn)證操作。軟擦除操作如同正常擦除操作，不同之處在于利用比正常擦除操作中所使用的擦除脈沖低的擦除脈沖。
[0076]軟擦除操作中所使用的擦除脈沖的啟動(dòng)電壓可以比正常擦除操作中所使用的擦除脈沖的啟動(dòng)電壓低。此外，軟擦除操作中所使用的擦除脈沖的增量比正常擦除操作中所使用的擦除脈沖的增量小。
[0077]將低的擦除脈沖供應(yīng)到選中的存儲(chǔ)塊的體區(qū)(bulk region)轉(zhuǎn)化成選中的存儲(chǔ)塊的較少的惡化，由此引起對(duì)存儲(chǔ)器單元陣列110的較少的惡化。
[0078]圖9是示出圖1的存儲(chǔ)塊的另一個(gè)實(shí)施例的電路圖。
[0079]參見圖9，第一存儲(chǔ)塊BLK1’包括第一至第X偶數(shù)單元存儲(chǔ)串CSefCSeX和第一至第X奇數(shù)單元存儲(chǔ)串CSof CsoX。第一至第X偶數(shù)單元存儲(chǔ)串CSefCSeX分別與第一至第X偶數(shù)位線BLefBleX耦接，并且第一至第X奇數(shù)單元存儲(chǔ)串CSof CsoX分別與第一至第X奇數(shù)位線BLofBloX耦接。
[0080]第Y (Y是等于或小于X的自然數(shù))偶數(shù)位線BLeY和第Y奇數(shù)位線BLoY形成位線對(duì)。盡管在圖9中未示出，但是位線對(duì)與一個(gè)頁(yè)緩沖器耦接。
[0081]第一存儲(chǔ)塊BLK1’分成主區(qū)MA和標(biāo)志區(qū)FA。根據(jù)本發(fā)明，標(biāo)志區(qū)FA包括:第X偶數(shù)單元存儲(chǔ)串CSeX，所述第X偶數(shù)單元存儲(chǔ)串CSeX指示數(shù)據(jù)是否已經(jīng)儲(chǔ)存在主區(qū)MA的偶數(shù)單元存儲(chǔ)串CSefCSeX-1中；以及第X奇數(shù)單元存儲(chǔ)串CSoX，所述第X奇數(shù)單元存儲(chǔ)串CSoX指示數(shù)據(jù)是否已經(jīng)儲(chǔ)存在主區(qū)MA的奇數(shù)單元存儲(chǔ)串CSof CSoX-1中。
[0082]可以如同參照?qǐng)D8描述的第一存儲(chǔ)塊BLK1’來(lái)配置圖1的第一至第z存儲(chǔ)塊BLKI?BLKz中的每個(gè)。
[0083]圖10是概念地示出圖9的第一存儲(chǔ)塊BLKl ’的框圖。
[0084]參見圖10，一個(gè)物理頁(yè)包括與一個(gè)字線相對(duì)應(yīng)的偶數(shù)頁(yè)、奇數(shù)頁(yè)、偶數(shù)標(biāo)志單元以及奇數(shù)標(biāo)志單元。偶數(shù)頁(yè)(例如，EPl)在主區(qū)MA的偶數(shù)單元存儲(chǔ)串CSefCSeX-1中包括與一個(gè)字線(例如，WLl)耦接的主存儲(chǔ)器單元，而奇數(shù)頁(yè)(例如，0P1)在主區(qū)MA的奇數(shù)單元存儲(chǔ)串CSofCSoX-Ι中包括與一個(gè)字線(例如，WLl)耦接的主存儲(chǔ)器單元。偶數(shù)標(biāo)志單元(例如，EFCl)與標(biāo)志區(qū)FA的第X偶數(shù)單元存儲(chǔ)串CSeX相對(duì)應(yīng)，而奇數(shù)標(biāo)志單元(例如，OFCl)與標(biāo)志區(qū)FA的第X奇數(shù)單元存儲(chǔ)串CSoX相對(duì)應(yīng)。
[0085]當(dāng)對(duì)偶數(shù)頁(yè)(例如，EPl)編程時(shí)，對(duì)相應(yīng)的物理頁(yè)的偶數(shù)標(biāo)志單元(例如，EFC1)編程，并且當(dāng)對(duì)奇數(shù)頁(yè)(例如，0P1)編程時(shí)，對(duì)相應(yīng)的物理頁(yè)的奇數(shù)標(biāo)志單元(例如，0FC1)編程。
[0086]因此，當(dāng)偶數(shù)標(biāo)志單元具有擦除狀態(tài)時(shí)，意味著不將數(shù)據(jù)儲(chǔ)存在相應(yīng)的偶數(shù)頁(yè)中，同樣地，當(dāng)奇數(shù)標(biāo)志單元具有擦除狀態(tài)時(shí)，意味著不將數(shù)據(jù)儲(chǔ)存在相應(yīng)的奇數(shù)頁(yè)中。
[0087]圖11是說(shuō)明根據(jù)本發(fā)明的另一個(gè)實(shí)施例的擦除方法的流程圖。
[0088]參見圖1和圖11，在步驟510，從選中的存儲(chǔ)塊的偶數(shù)標(biāo)志單元中讀取數(shù)據(jù)?？梢匀缤瑓⒄?qǐng)D7描述的方法來(lái)執(zhí)行讀取偶數(shù)標(biāo)志單元中的數(shù)據(jù)的方法。
[0089]在步驟S520，從選中的存儲(chǔ)塊的奇數(shù)標(biāo)志單元中讀取數(shù)據(jù)?？梢匀缤瑓⒄?qǐng)D7描述的方法來(lái)執(zhí)行讀取奇數(shù)標(biāo)志單元中的數(shù)據(jù)的方法。
[0090]圖11示出首先對(duì)偶數(shù)標(biāo)志單元執(zhí)行讀取操作，然后對(duì)奇數(shù)標(biāo)志單元執(zhí)行讀取操作，但是可以改變讀取操作的順序。
[0091]在步驟S530中，判斷偶數(shù)標(biāo)志單元和奇數(shù)標(biāo)志單元中的至少一個(gè)是否具有編程狀態(tài)。如果判斷出偶數(shù)標(biāo)志單元和奇數(shù)標(biāo)志單元中的至少一個(gè)具有編程狀態(tài)，則在步驟S540中執(zhí)行擦除操作。另外，判斷出偶數(shù)標(biāo)志單元和奇數(shù)標(biāo)志單元中的至少一個(gè)不具有編程狀態(tài)，在這種情況下可以省略擦除操作。
[0092]圖12是說(shuō)明圖11的步驟S530的判斷標(biāo)準(zhǔn)的表。
[0093]參見圖12，如果偶數(shù)標(biāo)志單元和奇數(shù)標(biāo)志單元處于編程狀態(tài)，或如果偶數(shù)標(biāo)志單元處于擦除狀態(tài)而奇數(shù)標(biāo)志單元處于編程狀態(tài)，或如果偶數(shù)標(biāo)志單元處于編程狀態(tài)而奇數(shù)標(biāo)志單元處于擦除狀態(tài)，則可以執(zhí)行擦除操作。如果偶數(shù)標(biāo)志單元和奇數(shù)標(biāo)志單元處于擦除狀態(tài)，則可以省略擦除操作。
[0094]因此，如果基于儲(chǔ)存在偶數(shù)標(biāo)志單元中的數(shù)據(jù)和儲(chǔ)存在奇數(shù)標(biāo)志單元中的數(shù)據(jù)，而判斷出數(shù)據(jù)既未儲(chǔ)存在主區(qū)MA的偶數(shù)單元存儲(chǔ)串CSefCSeX-1中也未儲(chǔ)存在奇數(shù)單元存儲(chǔ)串CSof CSoX-1 (參見圖9)中，則可以省略擦除操作。
[0095]根據(jù)本發(fā)明，根據(jù)選中的存儲(chǔ)塊的標(biāo)志單元可以省略擦除操作，或者利用低擦除脈沖執(zhí)行擦除操作。因此，存儲(chǔ)器單元陣列110較少的惡化。
【權(quán)利要求】
1.一種半導(dǎo)體存儲(chǔ)器件，包括: 存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括多個(gè)頁(yè)，其中，所述多個(gè)頁(yè)中的每個(gè)頁(yè)包括指示數(shù)據(jù)是否儲(chǔ)存在相應(yīng)頁(yè)中的至少一個(gè)標(biāo)志單元；以及 外圍電路，所述外圍電路被配置成響應(yīng)于擦除請(qǐng)求來(lái)從選中的存儲(chǔ)塊的標(biāo)志單元中讀取數(shù)據(jù)，并且基于所述標(biāo)志單元的數(shù)據(jù)而省略對(duì)所述選中的存儲(chǔ)塊的擦除操作。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成當(dāng)所述選中的存儲(chǔ)塊的標(biāo)志單元處于擦除狀態(tài)時(shí)省略所述擦除操作。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成當(dāng)所述選中的存儲(chǔ)塊的所述標(biāo)志單元中的至少一個(gè)處于編程狀態(tài)時(shí)執(zhí)行擦除操作。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成將相同的電壓供應(yīng)給與所述選中的存儲(chǔ)塊的標(biāo)志單元耦接的字線，以讀取所述標(biāo)志單元的數(shù)據(jù)。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成當(dāng)在接收到所述擦除請(qǐng)求之前對(duì)所述多個(gè)頁(yè)中的每個(gè)頁(yè)執(zhí)行編程操作時(shí)，對(duì)所述至少一個(gè)標(biāo)志單元編程。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)對(duì)所述選中的存儲(chǔ)塊執(zhí)行擦除操作時(shí)，擦除所述標(biāo)志單元的數(shù)據(jù)。
7.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中: 所述多個(gè)頁(yè)包括多個(gè)偶數(shù)頁(yè)和多個(gè)奇數(shù)頁(yè)，以及 所述多個(gè)頁(yè)還包括指示數(shù)據(jù)是否儲(chǔ)存在所述多個(gè)偶數(shù)頁(yè)中的第一標(biāo)志單元、和指示數(shù)據(jù)是否儲(chǔ)存在所述多個(gè)奇數(shù)頁(yè)中的第二標(biāo)志單元。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成從所述選中的存儲(chǔ)塊的第一標(biāo)志單元中讀取數(shù)據(jù)，并從所述選中的存儲(chǔ)塊的第二標(biāo)志單元中讀取數(shù)據(jù)，以及基于讀取的數(shù)據(jù)省略擦除操作。
9.一種擦除半導(dǎo)體存儲(chǔ)器件的方法，所述方法包括以下步驟: 響應(yīng)于擦除請(qǐng)求，從與選中的存儲(chǔ)塊的多個(gè)頁(yè)相對(duì)應(yīng)的標(biāo)志單元中讀取數(shù)據(jù)；以及 基于讀取的數(shù)據(jù)，省略對(duì)所述選中的存儲(chǔ)塊的擦除操作， 其中，所述標(biāo)志單元中的每個(gè)指示數(shù)據(jù)是否儲(chǔ)存在所述多個(gè)頁(yè)中。
10.如權(quán)利要求9所述的方法，其中，省略所述擦除操作的步驟包括:當(dāng)所述標(biāo)志單元處于擦除狀態(tài)時(shí)省略所述擦除操作。
11.如權(quán)利要求9所述的方法，還包括:當(dāng)所述標(biāo)志單元的至少一個(gè)處于編程狀態(tài)時(shí)執(zhí)行擦除操作。
12.如權(quán)利要求9所述的方法，還包括當(dāng)對(duì)相應(yīng)的頁(yè)執(zhí)行編程操作時(shí)對(duì)所述標(biāo)志單元中的每個(gè)編程。
13.一種半導(dǎo)體存儲(chǔ)器件，包括: 存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列包括多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括多個(gè)頁(yè)，其中，所述多個(gè)頁(yè)中的每個(gè)包括指示數(shù)據(jù)是否儲(chǔ)存在相應(yīng)頁(yè)中的至少一個(gè)標(biāo)志單元；以及 外圍電路，所述外圍電路被配置成響應(yīng)于擦除請(qǐng)求而從選中的存儲(chǔ)塊的標(biāo)志單元中讀取數(shù)據(jù)，并且基于讀取的數(shù)據(jù)，利用比正常擦除操作的第二擦除脈沖低的第一擦除脈沖，對(duì)選中的存儲(chǔ)塊執(zhí)行軟擦除操作。
14.如權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成當(dāng)所述選中的存儲(chǔ)塊的標(biāo)志單元處于擦除狀態(tài)時(shí)執(zhí)行軟擦除操作。
15.如權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，其中，所述外圍電路被配置成當(dāng)所述選中的存儲(chǔ)塊的標(biāo)志單元中的至少一個(gè)處于編程狀態(tài)時(shí)，對(duì)所述選中的存儲(chǔ)塊執(zhí)行正常擦除操作。
【文檔編號(hào)】G11C16/06GK103578538SQ201210460697
【公開日】2014年2月12日 申請(qǐng)日期:2012年11月15日 優(yōu)先權(quán)日:2012年8月8日
【發(fā)明者】樸成勛, 車載元 申請(qǐng)人:愛思開海力士有限公司