專利名稱：半導體器件及其操作方法
技術領域：
本發(fā)明的實施例總體而言涉及一種半導體器件及其操作方法，更具體而言，涉及一種用于在編程操作期間抑制位線的峰值電流增加的半導體器件。
背景技術：
圖I是說明由于半導體器件的高集成度而增加位線負載的框圖。參見圖1，一種半導體器件包括用于儲存數(shù)據(jù)的存儲器單元陣列10。所述存儲器單元陣列10包括第一至第k存儲塊MBl至MBk。第一至第k存儲塊MBl至MBk的每個包括每個都包括用于儲存數(shù)據(jù)并與各個位線BL耦接的多個存儲器單元的多個單元串(未示出)。半導體器件的高集成度導致在存儲器芯片中存儲塊的數(shù)目和在每個存儲塊中單元串的數(shù)目的增加，且因而位線BL的負載會增加。更具體地，形成存儲器芯片的存儲塊MBl至MBk的數(shù)目的增加引起每個位線BL的長度的增加。此外，隨著單元串數(shù)目的增加,位線BL的數(shù)目增加，且因此負載NBL增加。如果位線BL的負載如上所述地增加，則在操作半導體器件時，例如，當對位線BL預充電時，位線BL的峰值電流會急劇上升。以下參照圖2詳細描述峰值電流的上升。圖2是說明由于圖I中的位線的負載的增加引起的峰值電流的曲線圖。參見圖2，位線BL的峰值電流與要預充電的位線BL的數(shù)目成反比。S卩，位線BL的峰值電流與編程數(shù)據(jù)的數(shù)目成反比。更具體地，當將具有不同電平的電壓施加到位線BL時，在相鄰的位線BL之間產(chǎn)生由于電容引起的電荷。例如，在編程操作的早期階段，要預充電的位線BL的數(shù)目比要放電的位線BL的數(shù)目小。因此，當對小數(shù)目的位線BL充電時，由于電容引起的電荷的產(chǎn)生增加，因為由于相鄰和放電的位線BL而產(chǎn)生電位差。因而，預充電的位線BL的峰值電流也上升。因此，當編程操作處于第一階段時，位線的峰值電流具有最大值Cl。隨著編程操作進入隨后階段，因為已經(jīng)完成了編程的已編程存儲器單元的數(shù)目增加，所以預充電的位線BL的數(shù)目增加。因此，隨著已編程存儲器單元的數(shù)目的增加，位線BL的峰值電流減小。如上所述，在初始地執(zhí)行編程操作時，因為位線BL之間的電容引起的電流增加，所以峰值電流上升。峰值電流的增加可以導致稱作浪涌電力下降的電力下降，且因而半導體器件可以被異常地操作。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例旨在對使用頁緩沖器的位線預充電時，通過控制使傳送預充電電壓到位線的開關元件導通的導通電壓電平，來抑制位線的峰值電流的上升以及導通開關元件所耗費的導通時間的增加。本發(fā)明的一個實施例提供了一種半導體器件，包括單元串，所述單元串包括多個存儲器單元；頁緩沖器，所述頁緩沖器包括鎖存器和開關元件，其中所述開關元件被耦接在所述鎖存器與耦接到所述單元串的位線之間；頁緩沖器控制器，所述頁緩沖器控制器被配置成在編程操作的位線設定操作期間將逐步上升的導通電壓施加到所述開關元件。本發(fā)明的一個實施例提供了一種操作半導體器件的方法，包括以下步驟施加編程允許電壓或編程禁止電壓到與位線耦接的頁緩沖器的鎖存器；將逐漸上升的導通電壓施加到耦接在所述位線與所述鎖存器之間的開關元件的柵極并設定所述位線；以及對與所述位線耦接單元串執(zhí)行編程操作。本發(fā)明的一個實施例提供了一種操作半導體器件的方法，包括以下步驟通過施加逐漸上升的導通電壓到開關元件來逐步增加所述開關元件的源極處的電位，所述開關元件被耦接在位線與經(jīng)由所述位線耦接到單元串的頁緩沖器中所包括的鎖存器之間。


圖I是說明由于半導體器件的集成度的增加引起的位線的負載的增加的框圖。圖2是說明由于圖I中的位線的負載的增加引起的峰值電流的曲線圖。圖3是根據(jù)本發(fā)明的一個實施例的半導體器件的框圖。圖4是圖3所示的頁緩沖器控制器和頁緩沖器的詳細電路圖。圖5A和圖5B是說明根據(jù)本發(fā)明的一些示例性實施例的編程操作的時序圖。圖6是根據(jù)本發(fā)明的一個實施例的效果的曲線圖。
具體實施例方式下文中將參考附圖詳細描述本發(fā)明的一些示例性實施例。提供附圖是為了使本領域技術人員理解本發(fā)明實施例的范圍。圖3是根據(jù)本發(fā)明的一個實施例的半導體器件的框圖。參見圖3，半導體存儲器件包括存儲器單元陣列110，被配置為對存儲器單元陣列110所包括的存儲器單元執(zhí)行編程操作或讀取操作的多個電路130、140、150、160、170、180和190，以及被配置為控制所述多個電路130、140、150、160、170、180和190以基于接收的數(shù)據(jù)來設置選中存儲器單元的閾值電壓的控制器120。在NAND快閃存儲器件的情況下，電路包括電壓發(fā)生器130、行譯碼器140、頁緩沖器控制器150、頁緩沖器組160、列選擇器170、輸入/輸出(I/O)電路180和通過/故障(P/F)檢查電路190。存儲器單元陣列110可以包括多個存儲塊。圖3僅示出了這些存儲塊中的一個。存儲器中的每個包括多個單元串Ste和Sto。每個單元串具有源極選擇晶體管SST、多個存儲器單元H)至Fn和漏極選擇晶體管DST。源極選擇晶體管SST的柵極與源極選擇線SSL耦接，存儲器單元H)至Fn的柵極與相應的字線WLO至WLn耦接，漏極選擇晶體管DST的柵極與漏極選擇線DSL耦接。存儲串Ste和Sto耦接在相應的位線Ble和Blo與公共源極線CSL之間。根據(jù)布置方式，位線Ble和Blo中的偶數(shù)位線被稱作偶數(shù)位線Ble，位線Ble和Blo中的奇數(shù)位線被稱作奇數(shù)位線Bio。此外，與偶數(shù)位線Ble耦接的單元串被稱作偶數(shù)串Ste,與奇數(shù)位線Blo耦接的單元串被稱作奇數(shù)串Sto?？刂破?20可以被配置為響應于命令信號CMD而產(chǎn)生編程操作信號PGM、讀取操作信號READ或擦除操作信號ERASE，并且還根據(jù)操作類型產(chǎn)生用于控制頁緩沖器控制器150的多個第一頁緩沖器控制信號PB CNT0控制器120可以被配置為響應于地址信號ADD而產(chǎn)生行地址信號RADD和列地址信號CADD。此外，控制器120可以被配置為在編程或擦除驗證操作中響應于從P/F檢查電路190產(chǎn)生的計數(shù)信號CS來檢查選中的存儲器單元的閾值電壓是否達到目標電平，并根據(jù)檢查結果來判定是否再次執(zhí)行編程或擦除操作，即判定是否已經(jīng)完成編程或擦除操作。 電壓發(fā)生器130可以被配置為響應于操作信號PGM、READ和ERASE——即控制器120的內(nèi)部命令信號——而將用于編程、讀取或擦除存儲器單元的各種操作電壓輸出到全局線。例如，當執(zhí)行編程操作時，電壓發(fā)生器130響應于編程操作信號PGM而將用于編程操作的操作電壓(例如Vpgm、Vpass和Vread)輸出到全局線。行譯碼器140可以被配置為響應于控制器120的行地址信號RADD而將電壓發(fā)生器130的操作電壓傳送給選中存儲塊的線WL[η:O]、DSL和SSL。頁緩沖器控制器150可以被配置為響應于控制器120的第一頁緩沖器控制信號PBCNT而產(chǎn)生用于控制頁緩沖器組160的頁緩沖器PB的多個第二頁緩沖器控制信號PBSIG0第二頁緩沖器控制信號PB SIG包括用于控制每個頁緩沖器PB所包括的多個開關元件的信號。具體地，頁緩沖器控制器150控制用于將位線BLe和Blo與頁緩沖器PB耦接的開關元件的導通電壓。更具體地，頁緩沖控制器150產(chǎn)生多個第二頁緩沖器控制信號PBSIG,使得在增加選自偶數(shù)位線Ble和奇數(shù)位線Blo中的位線的電勢或對所述位線預充電時，低導通電壓被施加給用于將位線Ble和Blo與頁緩沖器PB耦接的開關元件的柵極，并且階梯式上升到目標導通電壓的導通電壓隨后被施加給開關元件。頁緩沖器組160可以包括多個頁緩沖器PB，每個頁緩沖器PB與位線對Ble和Blo耦接，并響應于第二頁緩沖控制信號PB SIG而將向存儲器單元H)至Fn中儲存數(shù)據(jù)所需的各個電壓施加給位線Ble和Bio。更具體而言，在對存儲器單元H)至Fn執(zhí)行編程操作、擦除操作或讀取操作時，頁緩沖器組160將位線Ble和Blo預充電，并將基于位線Ble的Blo的電壓變化所檢測到的與存儲器單元H)至Fn相對應的閾值電壓數(shù)據(jù)鎖存到其鎖存器中。在編程操作中，例如，當執(zhí)行編程操作時，緩沖器PB中的每個在儲存于鎖存器中的編程數(shù)據(jù)為“O”時將編程允許電壓OV施加到位線Ble或Blo，而在儲存于鎖存器中的編程數(shù)據(jù)為“ I ”時將編程禁止電壓Vcc施加到位線BLe或Blo。此外，當執(zhí)行讀取操作時，頁緩沖器PB通過基于儲存在存儲器單元H)至Fn中的數(shù)據(jù)而控制位線Ble和Blo的電壓來檢測儲存在存儲器單元H)至Fn中的數(shù)據(jù)。列選擇器170可以被配置為響應于控制器120的列地址信號CADD而從頁緩沖器組160中選擇頁緩沖器PB。鎖存在由列選擇器170選中的頁緩沖器PB中的數(shù)據(jù)被輸出。此外，列選擇器170經(jīng)由列線CL接收從頁緩沖器組160接收的數(shù)據(jù)，并將數(shù)據(jù)傳送給P/F檢查電路190。1/0電路180可以被配置為在編程操作中在控制器120的控制下將外部數(shù)據(jù)DATA傳送給列選擇器170，使得數(shù)據(jù)DATA輸入給頁緩沖器組160的頁緩沖器PB。當列選擇器170順序地傳送外部數(shù)據(jù)DATA給頁緩沖器組160的頁緩沖器PB時，頁緩沖器PB將數(shù)據(jù)DATA儲存在它們的鎖存器中。另外，在讀取操作中，I/O電路180經(jīng)由列選擇器170向外輸出從頁緩沖器組160的頁緩沖區(qū)PB接收的數(shù)據(jù)DATA。P/F檢查電路190可以被配置為檢查在編程或擦除操作之后的驗證操作中是否產(chǎn)生故障單元，并輸出檢查操作的結果作為檢查信號PFC。此外，P/F檢查電路190可以被配置為執(zhí)行對故障單元的數(shù)目進行計數(shù)以及以計數(shù)信號CS的形式輸出計數(shù)結果的的功能。圖4是圖3所述的頁緩沖器控制器150以及頁緩沖器PB中的一個的詳細電路圖。參見圖4，頁緩沖器控制器150可以包括多個電平移位器。電平移位器的數(shù)目可以等于在包括在頁緩沖器PB的開關元件之中要控制的開關元件的數(shù)目。應當指出為了便于理解，在圖4中僅示出頁緩沖器PB的簡單配置，但是頁緩沖器PB的配置可以變化。以下參照圖4詳細描述頁緩沖器PB。頁緩沖器PB包括位線(BL)選擇電路210、感測電路222、預充電電路221、第一鎖存器225、第二鎖存器226、第一傳送電路223、第二傳送電路224、第一設定/復位電路227、第二設定/復位電路228以及放電電路229。位線選擇電路210可以被配置成選擇位線BLe和BLo中的任何一個。感測電路222可以被配置成在讀取操作執(zhí)行時將選中的位線的電荷傳送到感測節(jié)點S0。預充電電路221可以被配置成對感測節(jié)點SO預充電。第一鎖存器225和第二鎖存器226可以被配置成儲存數(shù)據(jù)。第一傳送電路223可以被配置成將儲存在第一鎖存器225中的數(shù)據(jù)傳送到感測節(jié)點S0。第二傳送電路224可以被配置成將儲存在第二鎖存器226中的數(shù)據(jù)傳送到感測節(jié)點S0。第一設定/復位電路227和第二設定/復位電路228可以被配置成分別設定或復位第一鎖存器225和第二鎖存器226。放電電路229可以被配置成將公共節(jié)點CON放電。BL選擇電路210可以包括用于在編程操作期間對偶數(shù)位線BLe或奇數(shù)位線BLo預充電的BL預充電電路211，和用于選擇偶數(shù)位線BLe或奇數(shù)位線BLo的選擇電路212。BL預充電電路211可以包括用于響應于偶數(shù)預充電信號DISE而對偶數(shù)位線BLe預充電的第一開關元件N01，和用于響應于奇數(shù)預充電信號DISO而對技術位線BLo預充·電的第二開關元件N02。第一開關元件NOl由耦接在偶數(shù)位線BLe與用于施加虛擬電壓VIRPffR的端子之間的NMOS晶體管形成。第二開關元件N02由耦接在奇數(shù)位線BLe與用于施加虛擬電壓VIRPWR的端子之間的NMOS晶體管形成。選擇電路212包括用于響應于偶數(shù)選擇信號BSLE而選擇偶數(shù)位線BLe的第三開關元件N03，和用于響應于奇數(shù)選擇信號BSLO而選擇奇數(shù)位線BLo的第四開關元件N04。第三開關元件N03和第四開關元件N04可以由NMOS晶體管形成。感測電路222可以包括用于響應于感測信號PBSENSE而耦接選中的位線與感測節(jié)點SO的第五開關元件N05。第五開關元件N05可以由NMOS晶體管形成。預充電電路221可以包括用于響應于預充電信號PRECHb而耦接電源電壓Vdd的端子與感測節(jié)點SO的第六開關元件N06，以對感測節(jié)點SO預充電。第六開關元件N06可以由PMOS晶體管形成。第一鎖存器225可以包括第一反相器Il和第二反相器12。將第一反相器Il的輸出端子與第二反相器12的輸入端子耦接，并且第二反相器12的輸出端子與第一反相器Il的輸入端子耦接。
第二鎖存器226可以包括第三反相器13和第四反相器14。第三反相器13的輸出端子與第四反相器14的輸入端子耦接，并且第四反相器14的輸出端子與第三反相器13的輸入端子耦接。盡管圖5的頁緩沖器PB僅說明了兩個鎖存器225和226，但是頁緩沖器PB可以包括一個鎖存器。此外，頁緩沖器PB可以包括三個或更多個鎖存器。第一傳送電路223可以包括用于響應于第一傳送信號TRANM而耦接第一反相器11與感測節(jié)點SO的第八開關元件N08。第八開關元件N08可以由NMOS晶體管形成。第二傳送電路224可以包括用于響應于第二傳送信號TRANC而耦接第三反相器13的輸出端子與感測節(jié)點SO的第十開關元件N10。第十開關元件NlO可以由NMOS晶體管形成。第一設定/復位電路227可以包括第十一開關元件NI I和第十二開關元件N12，所述第i 開關兀件Nll響應于第一復位信號RESET_A而將第二反相器12的輸出端子與公共節(jié)點CON耦接以使第一鎖存器225復位，所述第十二開關元件N12響應于第一復位信號 SET_A而將第二反相器12的輸入端子與公共節(jié)點CON耦接以使第一鎖存器225復位。第十一開關元件Nll和第十二開關元件N12可以由NMOS晶體管形成。第二設定/復位電路228可以包括第十三開關元件N13和第十四開關元件N14，所述第十三開關元件N13響應于第二復位信號RESET_B而將第四反相器14的輸出端子與公共節(jié)點CON耦接以使第二鎖存器226復位，所述第十四開關元件N14響應于第二復位信號SET_B而將第四反相器14的輸入端子與公共節(jié)點CON耦接以使第二鎖存器226復位。第十三開關元件N13和第十四開關元件N14可以由NMOS晶體管形成。放電電路229可以包括第十五開關元件N15，所述第十五開關元件N15響應于感測節(jié)點SO的電壓而將公共節(jié)點CON與接地端子Vss耦接以使公共節(jié)點CON放電。第十五開關元件N15可以由NMOS晶體管形成。結合圖3和圖4來描述頁緩沖器控制器150。頁緩沖器控制器150可以包括第一至第十電平移位器，所述第一至第十電平移位器響應于從控制器120產(chǎn)生的第一頁緩沖器控制信號PB CNT而產(chǎn)生第一頁緩沖器控制信號PB SIG0雖然圖4說明了十個電平移位器，但還可以包括用于控制器頁緩沖器PB中所包括的其他開關元件的更多的電平移位器。第一頁緩沖器控制信號PB CNT形成分別施加至第一至第十電平移位器的一組信號CNTl至CNTlO。第二頁緩沖器控制信號PBSIG形成從第一至第十電平移位器產(chǎn)生的一組信號 BSLE、BSLO、PBSENSE, PRECHb, TRANM、TRANC, RESET_A、RESET_B、SET_A和SET_B。電平移位器響應于各個信號CNTl至CNTlO來產(chǎn)生電壓電平增加了的各個輸出信號 BSLE、BSLO、PBSENSE, PRECHb, TRANM、TRANC, RESET_A、RESET_B、SET_A 和 SET_B。具體地，在本發(fā)明的一個實施例中，當增加位線Ble和Blo的電勢或將位線Ble和Blo預充電時，第三電平移位器產(chǎn)生電平比目標電平低的感測信號PBSENSE，然后逐漸將感測信號PBSENSE的電平增加到目標電平。也就是，第三電平移位器響應于控制器120的第三信號CNT3來控制感測信號PBSENSE的電平和時間。例如，在高電平的數(shù)據(jù)“I”輸出到第一鎖存器225的第一節(jié)點QA并且第三開關元件N03和第八開關元件N08都導通的情況下，當感測信號PBSENSE的電平逐漸從低電平升高時，第五開關元件N05也逐漸導通。因此，選中的位線Ble的峰值電流中的急劇上升被抑制，這是因為抑制了選中位線的電勢急劇上升。這可以由以下的式子來解釋。[式I]i (BL) ^ C (BL) x (dV/dt)參見式1，i (BL)表示位線的電流，C(BL)表示位線之間的電容值，dV表示施加至位線的電壓電平的變化，dt表示電壓施加至位線時的時間的變化。如從式I中可以看出的，電流i (BL)是通過控制電壓電平dV和時間dt來控制的，因為位線之間的電容值不能改變。也就是，為了降低施加至位線的電壓電平，第五開關元件N05弱導通，因為電流i (BL)與電壓電平dV的變化成正比，而與時間dt的變化成反比。為此，如上所示，施加至第五開關元件N05的柵極的感測信號PBSENSE的電平被控制。以下以半導體器件的編程操作為例進行描述。圖5A和5B是說明根據(jù)本發(fā)明的一些示例性實施例的編程操作的時序圖。下面參照圖3、4和5A來描述根據(jù)本發(fā)明的一個示例性實施例的編程操作方法。位線設定部分(Ta-Tb)當開始編程操作時，將儲存在第一鎖存器225中的數(shù)據(jù)傳送到位線，以便設定位線的電位。例如，將數(shù)據(jù)“I”或“O”儲存在第一鎖存器225中。如果將數(shù)據(jù)“I”儲存在第一 鎖存器225中，意味著已將編程禁止電壓施加給了第一節(jié)點QA。如果將數(shù)據(jù)“O”儲存在第一鎖存器225中，意味著已將編程允許電壓施加給了第一節(jié)點QA。本發(fā)明的一個實施例涉及施加編程禁止電壓給位線時的峰值電流，因而描述已將數(shù)據(jù)“I”儲存在第一鎖存器225中的頁緩沖器PB作為一個實例。為了將第一鎖存器225的第一節(jié)點QA與選中的位線(例如，BLe)耦接，控制器將第一信號CNT1、第三信號CNT3和第五信號CNT5使能。頁緩沖器控制器150的第一、第三和第五電平移位器分別響應于第一信號CNTl、第三信號CNT3和第五信號CNT5來分別產(chǎn)生偶數(shù)選擇信號BSLE、感測信號PBSENSE和第一傳送信號TRANM。具體地，第三電平移位器響應于第三信號CNT3產(chǎn)生具有低于目標導通電平VP的電平Vl的感測信號PBSENSE，并且在特定的時間Tal經(jīng)過之后將感測信號PBSENSE的電平增加到目標導通電平VP。例如，感測信號PBSENSE可以包括階梯波形的信號。這里，具有低于目標導通電平VP的電平Vl的感測信號PBSENSE被設定成等于或高于可以至少使第五開關元件N05導通的電平。第五開關元件N05響應于具有低于目標導通電平VP的電平Vl的感測信號PBSENSE而導通，但在接收具有目標導通電平VP的感測信號PBSENSE時是弱導通(weaklyturned on)的。換言之，如果施加給第五開關元件N05的柵極的感測信號PBSENSE的電平低，則第五開關元件N05的源極的電壓的電平不會上升，而不管第五開關元件N05的漏極處的電壓的電平如何高。因此，由于電平比施加給目標位線的電壓501的電平低的電壓501a被施加給選中的位線BLe，因此可以抑制位線BLe的峰值電流急劇上升的現(xiàn)象。這里，與頁緩沖器PB耦接的位線的電位不會因為編程允許電壓(502)而上升，所述頁緩沖器PB已經(jīng)將與編程允許電壓相對應的數(shù)據(jù)“O”輸入到第一鎖存器225。刷新部分(Tb-Tc)在刷新部分，輸入新的編程數(shù)據(jù)到第一鎖存器225。因此，在刷新部分期間，偶數(shù)選擇信號BSLE、第一傳送信號TRANM和感測信號PBSENSE的電位應被降低到低電平，使得位線BLe的電位不改變。通過電壓(passvoltage)施加部分(Tc-Td)
當通過電壓施加部分開始時(Tc)，施加編程通過電壓Vpass到選中的字線Sel.WL和其余的未選中的字線Unsel. WL。盡管圖5A未示出，但是當通過電壓施加部分開始時(Tc)，漏極選擇晶體管DST導通，且源極選擇晶體管SST關斷，使得位線BLe和BLo的電位被傳送到各個相關的單元串。編程電壓施加部分(Td-Te)當編程電壓施加部分開始時(Td)，連續(xù)施加編程電壓Vpgm到選中的字線Sel. WL。SP，被施加編程通過電壓Vpass的選中的字線Sel. WL的電位被提高到編程電壓Vpgm的電平。盡管施加編程電壓Vpgm到選中的字線Sel. WL，但是與已被施加了編程允許電壓(502)的位線耦接的存儲器單元的閾值電壓上升，且與已被施加了編程禁止電壓(501)的位線耦接的存儲器單元的閾值電壓不上升?？梢圆捎眠@種方式來對選中的存儲器單元編程。下面參照圖5B描述根據(jù)本發(fā)明的一個示例性實施例的編程操作方法。 位線設定部分(Ta-Tb)當開始編程操作時，將儲存在第一鎖存器225中的數(shù)據(jù)傳送到位線，以便設定位線的電位。例如，將數(shù)據(jù)“I”或“O”儲存在第一鎖存器225中。如果將數(shù)據(jù)“I”儲存在第一鎖存器225中，意味著已將編程禁止電壓施加給了第一節(jié)點QA。如果將數(shù)據(jù)“O”儲存在第一鎖存器225中，意味著已將編程允許電壓施加給了第一節(jié)點QA。本發(fā)明的一個實施例涉及施加編程禁止電壓給位線時的峰值電流，因而描述已將數(shù)據(jù)“I”儲存在第一鎖存器225中的頁緩沖器PB作為一個實例。為了將第一鎖存器225的第一節(jié)點QA與選中的位線(例如，BLe)耦接，控制器120將第一信號CNT1、第三信號CNT3和第五信號CNT5使能。頁緩沖器控制器150的第一、第三和第五電平移位器分別響應于第一信號CNTl、第三信號CNT3和第五信號CNT5來分別產(chǎn)生偶數(shù)選擇信號BSLE、感測信號PBSENSE和第一傳送信號TRANM。具體地，第三電平移位器響應于第三信號CNT3產(chǎn)生具有低于目標導通電平VP的電平Vl的感測信號PBSENSE，并且以特定的時間間隔Tal、Ta2、…、Tai將感測信號PBSENSE的電平逐漸增加到目標導通電平VP。例如，感測信號PBSENSE可以包括階梯波形的信號。這里，最低電平Vl被設定成等于或高于可以至少使第五開關元件N05導通的電平。第五開關元件N05響應于具有低于目標導通電平VP的電平Vl的感測信號PBSENSE而導通，但在接收具有目標導通電平VP的感測信號PBSENSE時是弱導通(weakly turned on)的。換言之，如果施加給第五開關元件N05的柵極的感測信號PBSENSE的電平低，則第五開關元件N05的源極的電壓的電平不會上升，而不管第五開關元件N05的漏極處的電壓的電平如何高。因此，由于電平比施加給目標位線的電壓501的電平低的電壓逐漸上升并且被施加給選中的位線BLe，因此可以抑制位線BLe的峰值電流急劇上升的現(xiàn)象。這里，與頁緩沖器PB耦接的位線的電位不會因為編程允許電壓(502)而上升，所述頁緩沖器PB已經(jīng)將與編程允許電壓相對應的數(shù)據(jù)“O”輸入到第一鎖存器225。刷新部分(Tb-Tc)在刷新部分，輸入新的編程數(shù)據(jù)到第一鎖存器225。因此，在刷新部分期間，偶數(shù)選擇信號BSLE、第一傳送信號TRANM和感測信號PBSENSE的電位應被降低到低電平，使得位線BLe的電位不改變。通過電壓施加部分(Tc-Td)當通過電壓施加部分開始時(Tc)，施加編程通過電壓Vpass到選中的字線Sel.WL和其余的未選中的字線Unsel. WL。盡管圖5A未示出，但是當通過電壓施加部分開始時(Tc)，漏極選擇晶體管DST導通，且源極選擇晶體管SST關斷，使得位線BLe和BLo的電位被傳送到各個相關的單元串。編程電壓施加部分(Td-Te)當編程電壓施加部分開始時(Td)，連續(xù)施加編程電壓Vpgm到選中的字線Sel. WL。SP，被施加編程通過電壓Vpass的選中的字線Sel. WL的電位被提高到編程電壓Vpgm的電平。盡管施加編程電壓Vpgm到選中的字線Sel. WL，但是與已被施加了編程允許電壓(502)的位線耦接的存儲器單元的閾值電壓上升，且與已被施加了編程禁止電壓(501)的位線耦接的存儲器單元的閾值電壓不上升?？梢圆捎眠@種方式來對選中的存儲器單元編程。 在本發(fā)明的以上實施例中，通過逐步增加感測信號的電平來抑制位線的峰值電流的急劇上升。除了感測信號以外，可以通過逐步增加偶數(shù)選擇信號BSLE或第一傳送信號TRANM的電平來抑制位線的峰值電流的急劇上升。即，可以配置包括電平移位器的半導體器件，所述電平移位器用于逐步增加耦接在鎖存器與位線之間的開關元件中的一個或兩個或更多個的導通電壓，使得導通電壓達到目標導通電平。圖6是說明根據(jù)本發(fā)明的一個實施例的效果的圖。參見圖6，當在編程操作期間儲存在鎖存器中的數(shù)據(jù)被傳送到位線時，首先施加低導通電壓到鎖存器中所包括的開關元件的柵極。接著，通過逐漸增加低導通電壓，低導通電壓達到目標導通電壓。在這種情況下，盡管位線的負載增加，但仍可以使突然的峰值電流的發(fā)生幾率最小化。在早期階段的編程操作(一次)中，因位線之間的電容而引起的電荷增力口，因為要儲存在頁緩沖器的鎖存器中的數(shù)據(jù)“1”(對應于編程禁止電壓)的數(shù)目比要儲存的數(shù)據(jù)“O”(對應于編程允許電壓)的數(shù)目大。為此，在現(xiàn)有技術中，當施加編程禁止電壓到位線時，峰值電流因為由電容引起的增加的電荷而急劇上升(Cl)。然而，在本發(fā)明的一個實施例中，峰值電流具有低于水平Cl的水平C2，因為在逐漸增加感測信號的電平的同時施加編程禁止電壓到位線。具體地，如果感測信號的電平被細分且逐漸提高，則峰值電流具有例如恒定的電平C2，而不管編程操作的次數(shù)如何。如果如上所述那樣將峰值電流的急劇上升最小化，則可以抑制稱為浪涌電力下降(surge power-down)的突然的電力下降。因此，可以將半導體器件的異常操作諸如電惡化(electrical deterioration)最小化。根據(jù)本發(fā)明的一個實施例，當執(zhí)行對位線的預充電操作時，可以抑制峰值電流的上升。因此，可以將半導體器件的突然的電力下降最小化，并且可以抑制因電力下降而引起的半導體器件的異常操作。
權利要求
1.一種半導體器件，包括 單元串，所述單元串包括多個存儲器單元； 頁緩沖器，所述頁緩沖器包括鎖存器和開關元件，其中所述開關元件被耦接在所述鎖存器與耦接到所述單元串的位線之間； 頁緩沖器控制器，所述頁緩沖器控制器被配置成在編程操作的位線設定操作期間將逐步上升的導通電壓施加到所述開關元件。
2.如權利要求I所述的半導體器件，其中，所述導通電壓包括階梯波形的信號。
3.如權利要求1所述的半導體器件，其中，所述頁緩沖器控制器包括用于將所述導通電壓施加到所述開關元件的柵極的電平移位器。
4.如權利要求2所述的半導體器件，其中，所述電平移位器將所述導通電壓施加到所述開關元件，其中所述導通電壓在編程操作的所述位線設定操作開始時比目標導通電壓低，然后逐漸增加到所述目標導通電壓。
5.一種操作半導體器件的方法，包括以下步驟 施加編程允許電壓或編程禁止電壓到與位線耦接的頁緩沖器的鎖存器； 將逐漸上升的導通電壓施加到耦接在所述位線與所述鎖存器之間的開關元件的柵極并設定所述位線；以及 對與所述位線的耦接單元串執(zhí)行編程操作。
6.如權利要求5所述的方法，其中，所述導通電壓包括階梯波形的信號。
7.如權利要求5所述的方法，其中，所述編程允許電壓為0V，且所述編程禁止電壓為電源電壓。
8.如權利要求5所述的方法，其中，設定所述位線的步驟包括以下步驟將所述導通電壓施加到所述開關元件的柵極，其中所述導通電壓在編程操作的位線設定操作開始時比目標導通電壓低，然后逐漸增加到所述目標導通電壓。
9.如權利要求8所述的方法，其中，設定所述位線的步驟被執(zhí)行特定的時間。
10.如權利要求9所述的方法，其中，所述導通電壓在所述特定的時間內(nèi)以恒定的時間間隔逐漸增加。
11.一種操作半導體器件的方法，包括以下步驟 通過施加逐漸上升的導通電壓到開關元件來逐步增加所述開關元件的源極處的電位，所述開關元件被耦接在位線與經(jīng)由所述位線耦接到單元串的頁緩沖器中所包括的鎖存器之間。
12.如權利要求11所述的方法，其中，所述導通電壓包括階梯波形的信號。
13.如權利要求12所述的方法，其中，所述導通電壓在編程操作的位線設定操作開始時比目標導通電壓低，然后逐漸增加到目標導通電壓。
14.如權利要求11所述的方法，其中，施加電源電壓到與所述開關元件的漏極耦接的鎖存器以增加所述源極的電位。
全文摘要
本發(fā)明的實施例提供了一種半導體器件，包括包括多個存儲器單元的單元串；包括鎖存器和開關元件的頁緩沖器，其中，開關元件耦接在鎖存器與耦接到單元串的位線之間；以及頁緩沖器控制器，所述頁緩沖器控制器被配置成在編程操作的位線設定操作期間施加逐漸上升的導通電壓到所述開關元件。
文檔編號G11C16/34GK102890965SQ20121025240
公開日2013年1月23日 申請日期2012年7月20日 優(yōu)先權日2011年7月20日
發(fā)明者劉炳晟 申請人:愛思開海力士有限公司