專利名稱：半導(dǎo)體器件及其操作方法
技術(shù)領(lǐng)域：
示例性實施例涉及一種半導(dǎo)體器件及其操作方法，更具體而言，涉及編程操作中的去俘獲(detrap)方法。
背景技術(shù)：
半導(dǎo)體器件包括用于存儲數(shù)據(jù)的多個存儲器單元。為了在存儲器單元中存儲數(shù)據(jù)，執(zhí)行編程操作。在編程操作中，一些電子被俘獲在特定的層中，且被俘獲的電子能夠惡化存儲器單元的電特性。以下參考圖I來描述這種電子俘獲現(xiàn)象。圖I是示出常規(guī)編程操作的特征的存儲器單元的截面圖。如圖I所示，存儲器單元包括順序?qū)盈B在半導(dǎo)體襯底11之上的隧道絕緣層13、電荷俘獲層14、電介質(zhì)層15以及控制柵極16。結(jié)12形成在存儲器單元兩側(cè)上的半導(dǎo)體襯底11中。結(jié)12形成在半導(dǎo)體襯底11內(nèi)所形成的阱內(nèi)，且隧道絕緣層13和阱彼此部分地重疊。電荷俘獲層14也被稱作浮置柵極?？刂茤艠O16與字線WL耦接。隧道絕緣層13由氧化物層形成。電荷俘獲層14和控制柵極16由導(dǎo)電層(例如多晶硅層)形成。電介質(zhì)層15具有包括高電介質(zhì)層(或氧化物層)、氮化物層以及氧化物層的層疊結(jié)構(gòu)。當(dāng)編程許可電壓(例如0V)被供給到阱和位線時，通過向字線WL供給編程電壓來執(zhí)行存儲器單元的編程操作。當(dāng)高編程電壓被供給到字線WL時，阱中的一些電子通過Fowler-Nordheim(FN)隧穿經(jīng)由隧道絕緣層13向電荷俘獲層14移動。被編程的存儲器單元根據(jù)電荷俘獲層14中俘獲的電子的量而具有不同的閾值電壓。當(dāng)特定的存儲器單元的閾值電壓達(dá)到目標(biāo)電平時，所述存儲器單元對應(yīng)于被編程的單元。當(dāng)存儲器單元的閾值電壓低于目標(biāo)電平時，所述存儲器單元對應(yīng)于未編程的(或擦除的)單元。通過向與存儲器單元耦接的字線WL供給讀取電壓來執(zhí)行存儲器單元的讀取操作?？梢愿鶕?jù)存儲器單元的閾值電壓高于還是低于讀取電壓來確定存儲器單元的狀態(tài)。如上所述，通過存儲器單元的閾值電壓來確定存儲器單元的數(shù)據(jù)，且通過在電荷俘獲層14中俘獲的電子數(shù)目(更具體來說，被編程的電子的數(shù)目)來確定存儲器單元的閾值電壓。然而，在編程操作中，一些電子可能被俘獲在隧道絕緣層13中而沒有進入電荷俘獲層14。存儲器單元的閾值電壓可以通過俘獲在隧道絕緣層13中的電子而改變。具體而言，隨著編程、擦除和讀取操作被重復(fù)執(zhí)行，隧道絕緣層13的電特性逐步惡化。因而，隧道絕緣層13中俘獲的電子數(shù)目可以根據(jù)半導(dǎo)體器件的操作次數(shù)的增加而增加
發(fā)明內(nèi)容
、
根據(jù)示例性實施例，在編程操作中，編程電壓和去俘獲電壓分別同時被供給到字線和阱，但是去俘獲電壓比編程電壓供給更長的時間。因而，在隧道絕緣層中俘獲的電子可以在編程操作中被去除。根據(jù)本發(fā)明一個方面，提供一種半導(dǎo)體器件的操作方法，包括通過將編程電壓供給到存儲器單元的控制柵極和將去俘獲電壓供給到在半導(dǎo)體襯底內(nèi)形成的阱來對所述存儲器單元進行編程；以及隨后在對編程的存儲器單元進行驗證之前，通過將低于所述去俘獲電壓的電壓供給到所述控制柵極并且還將所述去俘獲電壓供給到所述阱，來去除俘獲在所述存儲器單元的隧道絕緣層中的電子。根據(jù)本發(fā)明另一方面的半導(dǎo)體器件的操作方法包括通過 將編程電壓供給到選中的字線、將通過電壓(pass voltage)供給到未選中的字線和將去俘獲電壓供給到阱來對選中的存儲器單元進行編程，其中所述編程電壓高于所述通過電壓且所述通過電壓高于所述去俘獲電壓；以及，隨后在執(zhí)行所述存儲器單元的驗證操作之前，將低于所述去俘獲電壓的電壓供給到所述選中的字線和所述未選中的字線并且還將所述去俘獲電壓供給到所述阱。根據(jù)本發(fā)明又一方面的半導(dǎo)體器件包括包括多個存儲塊的存儲器單元陣列；電壓供給電路，被配置成將編程電壓供給到選中的字線、將通過電壓供給到未選中的字線以及將去俘獲電壓供給到阱，其中所述編程電壓高于所述通過電壓，所述通過電壓高于所述去俘獲電壓；以及控制電路，被配置成控制所述電壓供給電路使得所述編程電壓、所述通過電壓和所述去俘獲電壓在編程操作中被分別供給到選中的字線、未選中的字線和阱，以及隨后在編程驗證操作之前，將低于所述去俘獲電壓的電壓供給到所述選中的字線和所述未選中的字線，并且還將所述去俘獲電壓供給到阱。


圖I是示出常規(guī)編程操作的特征的存儲器單元的截面圖；圖2是示出根據(jù)本發(fā)明的一種編程方法的半導(dǎo)體器件的框圖；圖3是示出根據(jù)本發(fā)明的一種編程方法的時序圖；以及圖4A和4B是示出根據(jù)本發(fā)明的一種編程方法的特征的存儲器單元的截面圖。
具體實施例方式下面將參照附圖詳細(xì)描述本發(fā)明的某些示例性實施例。提供附圖是為了使本領(lǐng)域普通技術(shù)人員理解本發(fā)明實施例的范圍。圖2是示出根據(jù)本發(fā)明的編程方法的半導(dǎo)體器件的框圖。參見圖2，半導(dǎo)體器件包括存儲器單元陣列110 ;電路組(130、140、150、160、170和180)，用于在存儲器單元陣列110所包括的存儲器單元上執(zhí)行編程、讀取或擦除操作；以及控制電路120，用于控制電路組(130、140、150、160、170和180)以根據(jù)輸入數(shù)據(jù)來設(shè)置存儲器單元的閾值電壓。例如，在NAND快閃存儲器件中，電路組可以包括電壓生成器130、行譯碼器140、頁緩沖器組150、列選擇器160、I/O(輸入/輸出)電路170和通過/失敗(pass/fail)檢查電路180。存儲器單元陣列110包括多個存儲塊。在圖2中示出了存儲塊中的一個。存儲塊包括共同耦接到阱Well的多個串ST。一些串ST被指定為正常串，一些串ST被指定為標(biāo)志串。串ST具有相同的結(jié)構(gòu)。每個串ST包括耦接到公共源級線CSL的源極選擇晶體管SST ;多個存儲器單元H)至Fn ;以及耦接到位線BLe和Blo的漏極選擇晶體管DST。標(biāo)志串中所包括的存儲器單元被稱作標(biāo)志單元，但是標(biāo)志單元具有與包括在串ST中的其他存儲器單元相同的結(jié)構(gòu)。源極選擇晶體管SST的柵極耦接到源極選擇線SSL，存儲器單元H)至Fn的柵極耦接到各個字線WLO至WLn，漏極選擇晶體管DST的柵極耦接到漏極選擇線DSL。串ST耦接到相關(guān)的位線BLe和BLo并且耦接到公共源極線CSL?？刂齐娐?20響應(yīng)于命令信號CMD而在內(nèi)部生成編程操作信號PGM、讀取操作信號READ或擦除操作信號ERASE，并且還根據(jù)操作類型生成用于控制頁緩沖器組150的頁緩沖器的頁緩沖器信號PB SIGNALS。具體來說，在編程操作中，控制電路120分別同時向字線和阱供給編程電壓和去俘獲電壓，但是去俘獲電壓比編程電壓供給更長的時間。這里，向阱供給去俘獲電壓以朝著半導(dǎo)體襯底提取在存儲器單元的隧道絕緣層中俘獲的電子。
此外，控制電路120響應(yīng)于地址信號ADD產(chǎn)生行地址信號RADD和列地址信號CADD0在編程或操作驗證操作時，控制電路120還響應(yīng)于由通過/失敗檢查電路180產(chǎn)生的檢查信號CS來檢查存儲器單元的閾值電壓是否升高到目標(biāo)電平，并判斷是否要再執(zhí)行編程操作或擦除操作以及根據(jù)檢查結(jié)果來判斷編程操作或擦除操作是完成還是失敗。電壓供給電路(130、140)響應(yīng)于控制電路120的信號PGM、ERASE、READ和RADD來將存儲器單元的編程操作、讀取操作或擦除操作所需的電壓供給至存儲塊的漏極選擇線DSL、字線WLO至WLn、源極選擇線SSL以及阱。電壓供給電路包括電壓生成器130和行譯碼器 140。電壓生成器130響應(yīng)于控制電路120的操作信號PGM、READ和ERASE (更具體來說，內(nèi)部命令信號)來將用于編程、讀取或擦除存儲器單元的操作電壓輸出至全局線。當(dāng)對存儲器單元進行編程時，電壓生成器130向全局線供給用于編程的操作電壓(例如Vpgm、Vpass、Vread或Vdet)。Vpgm指編程電壓、Vpass指通過電壓、Vread指讀取電壓而Vdet指去俘獲電壓。行譯碼器140響應(yīng)于控制電路120的行地址信號RADD將電壓生成器130的操作電壓傳送至阱和存儲塊的局部線DSL、SSL以及WL [η 0]。頁緩沖器組150檢測存儲器單元的編程狀態(tài)或擦除狀態(tài)。頁緩沖器組150包括耦接到位線BLe和BLo的頁緩沖器，并響應(yīng)于控制電路120的頁緩沖器信號PB SIGNALS來向位線BLe和BLo供給在存儲器單元H)至Fn中存儲數(shù)據(jù)所需的電壓。更具體而言，在存儲器單元H)至Fn的編程操作、擦除操作或讀取操作中，頁緩沖器組150預(yù)充電位線BLe和BLo或者鎖存對應(yīng)于根據(jù)位線BLe和BLo的電壓移動而檢測到的存儲器單元H)至Fn的閾值電壓的數(shù)據(jù)。更具體而言，在編程操作中，頁緩沖器組150根據(jù)鎖存的數(shù)據(jù)將編程允許電壓(例如，接地電壓)或編程禁止電壓(例如，Vcc)供給到位線BLe或BLo。在讀取操作中，頁緩沖器組150根據(jù)存儲在存儲器單元H)至Fn的數(shù)據(jù)來控制位線BLe至BLo的電壓，并檢測存儲器單元H)至Fn中存儲的數(shù)據(jù)。此外，頁緩沖器組150在擦除操作的早期階段將擦除允許電壓(例如，Vcc)供給到位線BLe和BLo，并將編程允許電壓(例如，接地電壓)供給到與在編程操作中根據(jù)擦除驗證結(jié)果而被擦除的串ST耦接的位線BLe和BLo。列選擇器160響應(yīng)于控制電路120的列地址信號CADD來選擇頁緩沖器組150的頁緩沖器。在通過列選擇器160選擇的頁緩沖器中鎖存的數(shù)據(jù)被輸出。此外，列選擇器160經(jīng)由列線CL接收從頁緩沖器組150輸出的數(shù)據(jù)并將所述數(shù)據(jù)傳送到通過/失敗檢查電路180。在編程操作中，I/O電路170在控制電路120的控制之下將外部數(shù)據(jù)DATA傳送到列選擇器160，以將數(shù)據(jù)DATA輸入到頁緩沖器組150的頁緩沖器。當(dāng)列選擇器160將數(shù)據(jù)DATA順序地傳送至頁緩沖器組150的頁緩沖器時，頁緩沖器將數(shù)據(jù)DATA存儲在鎖存器中。此外，在讀取操作中，I/O電路170經(jīng)由列選擇器160將從 頁緩沖器組150的頁緩沖器接收的數(shù)據(jù)DATA輸出到外部。在編程操作或擦除操作之后執(zhí)行的驗證操作期間，通過/失敗檢查電路180檢查是否出現(xiàn)錯誤單元，并以檢查信號PFC的形式輸出驗證操作的結(jié)果。通過/失敗檢查電路180還對錯誤單元的數(shù)目進行計數(shù)，并以計數(shù)信號CS的形式輸出對錯誤單元進行計數(shù)的結(jié)
果O在編程驗證操作中，控制電路120控制在存儲器單元的編程操作中供給到字線的編程電壓的電平并控制電壓發(fā)生器130使得可以選擇性地將驗證電壓供給到字線。在一些實施例中，控制電路120可以根據(jù)通過/失敗檢查電路180的檢查信號CS來控制電壓生成器 130。以下描述使用上述半導(dǎo)體器件的存儲器單元的編程方法。圖3是示出根據(jù)本發(fā)明的一種編程方法的時序圖。以下參考圖3和圖2來描述編程方法。I編程時段當(dāng)編程時段開始時，在編程允許電壓(例如，接地電壓)已經(jīng)供給到選中的位線且編程禁止電壓(例如，Vcc)已經(jīng)供給到未選中位線的狀態(tài)下，編程電壓Vpgm、通過電壓Vpass以及去俘獲電壓Vdet分別同時供給到選中的字線Sel_WL(更具體而言，字線WLO至WLn中的任意一個)、未選中的字線Unsel_WL(更具體而言，除了選中字線以外的剩余字線)以及阱(圖4A的阱)。 編程電壓Vpgm是用于對選中的存儲器單元進行編程的電壓，通過電壓Vpass是用于在串ST中形成溝道的電壓，而去俘獲電壓Vdet是用于去除在選中的存儲器單元的除了電荷俘獲層(例如，浮置柵極)以外的區(qū)域中俘獲的電子的電壓。在編程時段中，去俘獲電壓Vdet與對選中字線Sel_WL供給的編程電壓Vpgm同時地供給到阱Well，使得在隨后的去俘獲時段內(nèi)被俘獲的電子可以被容易地去除，而不是在編程時段內(nèi)去除俘獲的電子。作為一個防止編程效率被在編程時段內(nèi)供給到阱Well的去俘獲電壓Vdet惡化的例子，編程電壓Vpgm和通過電壓Vpass可以升高去俘獲電壓Vdet。具體來說，為了維持俘獲在存儲器單元的電荷俘獲層中的電子，而不是選擇性地去除在編程操作中在除了電荷俘獲層以外的區(qū)域(更具體而言，隧道絕緣層)中俘獲的電子，去俘獲電壓Vdet具有低于通過電壓Vpass的正電壓。例如，去俘獲電壓Vdet可以是
O.IV至O. 5V。在這個例子中，與沒有施加去俘獲電壓時的編程電壓Vpgm和通過電壓Vpass相比，編程電壓Vpgm和通過電壓Vpass的每個可以升高O. IV至O. 5V。因而，在編程時段中，存儲器單元被編程而沒有編程效率的減少。更具體而言，電子被俘獲在存儲器單元的電荷俘獲層(圖IA的104)中，因此存儲器單元被編程。通過施加編程電壓Vpgm和通過電壓Vpass至存儲器單元，一些電子也被俘獲在存儲器單元的隧道絕緣層(圖4A的103)中。此外，在圖3的編程時段內(nèi)，當(dāng)將去俘獲電壓Vdet供給到阱Well時，編程電壓Vpgm和通過電壓Vpass分別同時被供給到選中的字線Sel_WL和未選中的字線Unsel_WL。然而，在去俘獲電壓Vdet已經(jīng)供給到阱Well的狀態(tài)中，分別供給編程電壓Vpgm和通過電壓Vpass到選中的字線Sel_WL和未選中的字線Unsel_WL的方法可以根據(jù)編程方法而以各種方式來改變。例如，當(dāng)去俘獲電壓Vdet被供給到阱Well時，通過電壓Vpass可以同時供給到選中的字線Sel_WL和未選中的字線Unsel_WL，隨后選中的字線Sel_WL的電壓可以增加到編程電壓Vpgm。2去俘獲時段當(dāng)去俘獲時段在編程時段之后開始時，編程電壓Vpgm和通過電壓Vpass不再分別 被施加到字線Sel_WL和字線Unsel_WL，但是去俘獲電壓Vdet仍然施加到阱Well。更具體而言，如果去俘獲電壓Vdet在字線Sel_WL和字線Unsel_WL的所有電壓變?yōu)榈陀谌シ@電壓Vdet的狀態(tài)下繼續(xù)施加到阱，在存儲器單元的隧道絕緣層103中俘獲的電子離開并進入阱Well (更具體而言，半導(dǎo)體襯底101)中。因而，在引入到存儲器單元中的電子中的被俘獲在隧道絕緣層103中的電子可以被選擇性地去除。然而，被俘獲在存儲器單元的電荷俘獲層104中的電子可以保持不變，因為去俘獲電壓Vdet具有例如O. IV至O. 5V的低電壓。在去俘獲時段結(jié)束后，阱的電壓降低到接地電壓，且執(zhí)行選中的存儲器單元的驗證操作(更具體而言，驗證時段)。與本實施例的編程方法不同，在提供編程電壓Vpgm時，可以不供給去俘獲電壓Vdet至阱Well，而是可以在編程電壓Vpgm停止供給時供給。在這個例子中，執(zhí)行編程操作所花費的時間增加。為此，如圖3所示，去俘獲電壓Vdet與編程電壓Vpgm同時供給，但是去俘獲電壓Vdet比編程電壓Vpgm供給更長的時間。在這個實施例中，可以在較短的時間內(nèi)執(zhí)行去俘獲操作。圖4A和4B是用于說明根據(jù)本發(fā)明的所述編程方法的效果的存儲器單元的橫截面圖。在圖4A中示出了 NAND存儲器單元的基本結(jié)構(gòu)。NAND存儲器單元包括順序?qū)盈B在形成阱Well中的半導(dǎo)體襯底101之上的隧道絕緣層103、電荷俘獲層104、電介質(zhì)層105以及控制柵極106。結(jié)102 (更具體來說，源極和漏極)形成在存儲器單元兩側(cè)上的半導(dǎo)體襯底101中。隧道絕緣層103可以由氧化物層形成。電荷俘獲層104和控制柵極106可以由導(dǎo)電層形成(例如，多晶硅層)。電介質(zhì)層105可以由高電介質(zhì)層形成，或者由包括氧化物層、氮化物層和氧化物層的層疊結(jié)構(gòu)形成。電荷俘獲層104也被稱作浮置柵極?？刂茤艠O106耦接到字線WL，且隧道絕緣層103的一部分與阱Well相鄰。在圖3的編程時段中，當(dāng)將編程電壓Vpgm供給到選中的字線Sel_WL時，阱Well中包括的電子中的一些通過FN隧穿而隧穿過隧道絕緣層103，然后隧穿電子被俘獲在電荷俘獲層104中。在這個例子中，一些電子沒有從隧道絕緣層103移動到電荷俘獲層104，而被俘獲在隧穿絕緣層103中。參見圖4B和圖3，在去俘獲時段中，所有的字線Sel_WL和Unsel_WL的電壓都小于去俘獲電壓Vdet，且俘獲電壓Vdet繼續(xù)供給到阱Well。因此，在隧道絕緣層103中俘獲的電子可以選擇性地離開而進入半導(dǎo)體襯底101。更具體來說，在去俘獲階段，在浮置柵極104中俘獲的電子保持不變，在隧道絕緣層103中俘獲的電子可以選擇性地離開而進入半導(dǎo)體襯底101。在本發(fā)明中，將NAND存儲器單元作為示例進行描述。然而，上述的供給去俘獲電壓Vdet的編程操作也可以應(yīng)用于其他存儲器單元結(jié)構(gòu)，例如SONOS結(jié)構(gòu)。因而，在編程操作之后的編程驗證操作或讀取操作中，可以基于例如俘獲在電荷俘獲層104中的電子來確定存儲器單元是否被編程。因而，半導(dǎo)體器件可以更為可靠。
如上所述，在編程操作中，將編程電壓和去俘獲電壓分別同時供給到選中的字線和阱，而去俘獲電壓比編程電壓供給更長的時間。因而，可以在較短時間內(nèi)去除隧道絕緣層中俘獲的電子。此外，由于去除了在隧道絕緣層中俘獲的電子，編程、讀取和擦除操作可以更為可靠。
權(quán)利要求
1.一種半導(dǎo)體器件的操作方法，包括以下步驟 通過將編程電壓供給到存儲器單元的控制柵極和將去俘獲電壓供給到在半導(dǎo)體襯底內(nèi)形成的阱來對所述存儲器單元進行編程；以及 隨后在對編程的存儲器單元進行驗證之前，通過將低于所述去俘獲電壓的電壓供給到所述控制柵極并且還將所述去俘獲電壓供給到所述阱，來去除在所述存儲器單元的隧道絕緣層中俘獲的電子。
2.如權(quán)利要求I所述的操作方法，其中，所述去俘獲電壓具有低于所述編程電壓的正電壓。
3.如權(quán)利要求2所述的操作方法，其中，所述去俘獲電壓為0.IV至0. 5V。
4.如權(quán)利要求I所述的操作方法，其中，所述編程電壓增加了所述去俘獲電壓。
5.如權(quán)利要求I所述的操作方法，其中，將低于所述去俘獲電壓的電壓供給到所述控制柵極的步驟包括在所述去俘獲電壓被供給到所述阱的狀態(tài)下將接地電壓供給到所述控制柵極。
6.如權(quán)利要求I所述的操作方法，還包括以下步驟在去除在所述隧道絕緣層中俘獲的電子之后通過降低施加給所述阱的電壓來驗證所述存儲器單元。
7.如權(quán)利要求6所述的操作方法，其中，降低施加給所述阱的電壓的步驟包括將接地電壓供給到所述阱。
8.一種半導(dǎo)體器件的操作方法，包括以下步驟 通過將編程電壓供給到選中的字線、將通過電壓供給到未選中的字線和將去俘獲電壓供給到阱來對選中的存儲器單元進行編程，其中所述編程電壓高于所述通過電壓且所述通過電壓高于所述去俘獲電壓；以及 隨后在執(zhí)行所述存儲器單元的驗證操作之前，將低于所述去俘獲電壓的電壓供給到所述選中的字線和所述未選中的字線并且還將所述去俘獲電壓供給到所述阱。
9.如權(quán)利要求8所述的操作方法，其中，所述去俘獲電壓具有低于通過電壓的正電壓。
10.如權(quán)利要求8所述的操作方法，其中，所述去俘獲電壓為0.IV至0. 5V。
11.如權(quán)利要求8所述的操作方法，其中，所述編程電壓和所述通過電壓中的每個都增加了所述去俘獲電壓。
12.如權(quán)利要求8所述的操作方法，還包括通過在所述去俘獲電壓被供給到所述阱的狀態(tài)下，在將低于所述去俘獲電壓的電壓供給到所述選中的字線和所述未選中的字線之后將接地電壓供給所述阱來執(zhí)行驗證操作。
13.如權(quán)利要求8所述的操作方法，還包括以下步驟 將編程允許電壓供給到與所述選中的存儲器單元耦接的選中的位線，其中所述編程允許電壓是為了在所述選中的存儲器單元上執(zhí)行編程、擦除或讀取操作而施加的電壓；以及 將編程禁止電壓供給到剩余的未選中位線，其中所述編程禁止電壓是為了防止在所述未選中的存儲器單元上執(zhí)行編程、擦除或讀取操作而供給的電壓。
14.如權(quán)利要求13所述的操作方法，其中， 所述編程允許電壓是接地電壓，以及 所述編程禁止電壓是電源電壓。
15.一種半導(dǎo)體器件，包括包括多個存儲塊的存儲器單元陣列； 電壓供給電路，被配置成將編程電壓供給到選中的字線、將通過電壓供給到未選中的字線以及將去俘獲電壓供給到阱，其中所述編程電壓高于所述通過電壓，所述通過電壓高于所述去俘獲電壓；以及 控制電路，被配置成控制所述電壓供給電路使得所述編程電壓、所述通過電壓和所述去俘獲電壓在編程操作中被分別供給到選中的字線、未選中的字線和阱，以及隨后在編程驗證操作之前，將低于所述去俘獲電壓的電壓供給到所述選中的字線和所述未選中的字線并且還將所述去俘獲電壓供給到所述阱。
16.如權(quán)利要求15所述的半導(dǎo)體器件，其中，所述電壓供給電路包括 電壓生成器，被配置成響應(yīng)于所述控制電路的控制信號而生成所述編程電壓、所述通過電壓和所述去俘獲電壓；以及 行譯碼器，被配置成將所述電壓發(fā)生器的電壓供給到所述選中的字線、所述未選中的字線和所述阱。
17.如權(quán)利要求16所述的半導(dǎo)體器件，還包括 頁緩沖器組，包括多個頁緩沖器，且被配置成在所述控制電路的控制下將編程許可電壓或編程禁止電壓供給到從所述存儲塊中選出的存儲塊，其中所述編程許可電壓是為了在所述選中的存儲器單元上執(zhí)行編程操作、擦除操作或讀取操作而供給的電壓，所述編程禁止電壓是為了防止在未選中的存儲器單元上執(zhí)行編程操作、擦除操作或讀取操作而供給的電壓； 列選擇器，被配置成選擇所述頁緩沖器；以及 輸入/輸出電路，被配置成將數(shù)據(jù)傳送到所述列選擇器。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其操作方法。所述半導(dǎo)體器件的操作方法包括通過將編程電壓供給到存儲器單元的控制柵極和將去俘獲電壓供給到在半導(dǎo)體襯底內(nèi)形成的阱來對所述存儲器單元進行編程；以及，隨后在對編程的存儲器單元進行驗證之前通過將低于所述去俘獲電壓的電壓供給到所述控制柵極并且還將所述去俘獲電壓供給到所述阱，來去除在所述存儲器單元的隧道絕緣層中俘獲的電子。
文檔編號G11C16/02GK102760490SQ20121012526
公開日2012年10月31日 申請日期2012年4月25日 優(yōu)先權(quán)日2011年4月26日
發(fā)明者白容默 申請人:愛思開海力士有限公司