專利名稱：具有完全獨立的部分陣列刷新功能的動態(tài)隨機(jī)存取存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及半導(dǎo)體集成電路，并且更具體地，本發(fā)明涉及具有部分陣列刷新功能的動態(tài)隨機(jī)存取存儲器。
背景技術(shù)：
在動態(tài)隨機(jī)存取存儲器(DRAM)集成電路設(shè)備中，DRAM單元陣列典型地以行和列布置，使得特定的DRAM單元可以通過指定其陣列中的行和列來尋址。字線將單元的行連接到探測單元中數(shù)據(jù)的一組位線讀出放大器。然后在讀取操作中，選擇或者“列選擇”位線讀出放大器中的數(shù)據(jù)子集用于輸出。從典型地以充電和放電存儲電容器的形式的存儲數(shù)據(jù)在 相對短暫的時間段后將會消失的意義上，DRAM單元是“動態(tài)的”。因此，為了保持信息，必須刷新DRAM單元的內(nèi)容。存儲電容器的充電或放電狀態(tài)必須以重復(fù)的方式重新應(yīng)用到單獨存儲器單元。刷新操作之間可允許的最大時間量由組成DRAM單元陣列的存儲電容器的電荷存儲能力決定。DRAM制造商通常指定一個刷新時間，用于確保DRAM單元中的數(shù)據(jù)保持。刷新操作與讀操作相似，但是沒有數(shù)據(jù)被輸出。在位線讀出放大器讀出單元中的數(shù)據(jù)之后，進(jìn)行恢復(fù)操作，使數(shù)據(jù)重新被寫入單元中。因此，數(shù)據(jù)被“刷新”。通過根據(jù)行地址啟動字線，并且啟動位線讀出放大器，執(zhí)行刷新操作。此外，通過操作位線讀出放大器而不接收外部刷新地址，也可以執(zhí)行刷新操作。在此情況中，集成在DRAM設(shè)備芯片中的刷新地址計數(shù)器在接收外部刷新命令之后產(chǎn)生行地址。公知的通過自刷新功能來刷新DRAM單元以保持存儲數(shù)據(jù)。當(dāng)處于“待機(jī)”模式時，自刷新功能是在DRAM中自動執(zhí)行刷新操作之一，以保持寫到存儲器單元中的數(shù)據(jù)。在用于移動應(yīng)用的低功率DRAM設(shè)備中，待機(jī)或者休眠模式期間的功耗就很是關(guān)鍵。待機(jī)或者休眠模式期間的大部分功耗用于刷新操作以保持?jǐn)?shù)據(jù)。因此，待機(jī)或者休眠模式期間降低功率的關(guān)鍵在于降低刷新頻率。在低功率DRAM設(shè)備中，其中一個降低功率可用的特征是部分刷新，是指在待機(jī)或者休眠模式期間將刷新和自刷新操作限制到全部存儲器陣列的一部分。這個特征使得設(shè)備通過僅刷新主機(jī)系統(tǒng)要求的部分存儲器陣列來降低刷新電流。該技術(shù)為“部分陣列刷新”，其支持固定陣列位置的1/4陣列、1/2陣列或者3/4陣列的陣列選擇。例如，已知具有低功率擴(kuò)展模式寄存器的部分陣列自刷新功率節(jié)省功能(例如，參見Micron 256Mb x32, MOBILE SDRAM，數(shù)據(jù)表)。在已知的部分陣列自刷新方案中，執(zhí)行固定和預(yù)定的部分陣列選擇作為每個模式寄存器設(shè)置。因此并不執(zhí)行用于功率節(jié)省的陣列選擇的靈活組合。在劃分為“體”、“子塊”或者“子陣列”的DRAM設(shè)備中，該體、子塊或者子陣列地址是實現(xiàn)對部分陣列存儲器的快速存取的關(guān)鍵的性能因素。這是以不降低DRAM性能來限制低功率DRAM設(shè)備中的部分陣列自刷新特征的一個簡單方案。因此，在功率節(jié)省和DRAM性能之間，固定和預(yù)定的方案是一種比較好的妥協(xié)方案。圖I示出簡化的傳統(tǒng)DRAM設(shè)備。參見圖I所示的示例DRAM設(shè)備，存儲器控制器(未示)提供用于DRAM操作的命令和地址。DRAM設(shè)備具有完整的存儲塊(該塊包括四個體112-0、112-1、112-2和112-3)。與時鐘同步的外部命令控制器121包括解析該命令并產(chǎn)生刷新請求信號123 (該信號指示存儲塊是否要被刷新)的命令譯碼器。該命令包括EMRS (擴(kuò)展的模式寄存器設(shè)置)命令。當(dāng)EMRS命令被饋送到外部命令控制器121時，由其命令譯碼器提供EMRS信號125。擴(kuò)展模式寄存器131根據(jù)模式寄存器設(shè)置命令BA
將選擇地址“A
”攜帶的信息寫入。選擇地址“A
”給出用于部分陣列自刷新(PASR)配置的指令。一旦PASR配置信息寫入擴(kuò)展模式寄存器131中，則擴(kuò)展模式寄存器131提供P ASR信號133，該P(yáng)ASR信號133的位指示在自刷新模式中應(yīng)該刷新“全部陣列”還是應(yīng)該刷新部分陣列。響應(yīng)刷新請求信號123和PASR信號133，內(nèi)部體地址計數(shù)器135產(chǎn)生包括饋送到多路復(fù)用器141的內(nèi)部體地址的內(nèi)部體地址信號137。同樣，由外部體地址鎖存器143鎖存模式寄存器設(shè)置命令BA
。根據(jù)該鎖存的地址，外部體地址鎖存器143提供包括外部體地址的外部體地址信號145到多路復(fù)用器141。多路復(fù)用器141響應(yīng)該刷新請求信號123選擇內(nèi)部體地址或者外部體地址。響應(yīng)刷新請求信號123的“I”或者“0”，多路復(fù)用器141選擇內(nèi)部體地址信號137的內(nèi)部體地址或者外部體地址信號145的外部體地址。所選擇的地址被饋送到體地址譯碼器151，該體地址譯碼器151隨后提供譯碼地址信號153給包括四個體112-0、112-1、112-2和112-3的整個存儲器塊。譯碼地址信號153包括四個體選擇信號154-0、154-1、154-2和154-3。因此，體地址譯碼器151啟用四個體選擇信號154-0、154-1、154-2和154-3的其中一個。 根據(jù)模式寄存器設(shè)置命令BA
和選擇地址“A
”，如下表I所示指定各個體表I
A [2] A[l]~ A
~ 將被自刷新的體 ~000四個體
00I兩個體(例如，體
和體[I])~
0I0一個體(例如，體
)在圖I所示的DRAM設(shè)備中，PASR僅支持具有固定陣列位置的1/4陣列(即一個體)、1/2陣列(即兩個體)或者3/4陣列(即三個體)的陣列選擇。DRAM設(shè)備有能力節(jié)省自刷新模式中的功耗，但是其缺乏在自刷新模式中選擇保持哪個存儲體的控制能力。具有EMRS功能的該低功率DRAM設(shè)計允許選擇全部存儲器陣列、一半的存儲器陣列或者1/4的存儲器陣列。例如，當(dāng)選擇1/4存儲器陣列用于自刷新模式，DRAM設(shè)備啟用不顯著的體用于1/4存儲器的選擇。因此，將不能選擇其它存儲體用于專用數(shù)據(jù)保持。也不能選擇體的另一種組合，例如體
和體[3]，用于自刷新模式
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有獨立的部分陣列刷新功能的改進(jìn)的動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備。根據(jù)本發(fā)明的一個方面，本發(fā)明提供一種包括具有M個存儲器子塊的存儲器的動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備，M為大于I的整數(shù)。每一子塊具有多個字線。每一字線連接多個數(shù)據(jù)存儲單元。通過刷新操作刷新這些單元。所述DRAM設(shè)備還包括刷新電路，用于根據(jù)獨立設(shè)置的M個子塊刷新數(shù)據(jù)在刷新模式中控制所述存儲器子塊的刷新。有利地，所述刷新電路包括用于響應(yīng)輸入數(shù)據(jù)配置所述M個子塊刷新數(shù)據(jù)的配置電路。由所述輸入數(shù)據(jù)獨立設(shè)置所述M個子塊刷新數(shù)據(jù)。例如，所述配置電路包括用于保持所述輸入數(shù)據(jù)的鎖存電路。根據(jù)所保持的輸入數(shù)據(jù)產(chǎn)生所述M個子塊刷新數(shù)據(jù)。所述鎖存電路可以包括M個鎖存電路用于鎖存所述M個子塊刷新數(shù)據(jù)。所述M個鎖存電路的每一個獨立鎖存所述M個子塊刷新數(shù)據(jù)的對應(yīng)一個。 根據(jù)另一方面，本發(fā)明提供一種用于刷新包括M個存儲器子塊的動態(tài)隨機(jī)存取存儲器設(shè)備的方法，M為大于I的整數(shù)，每一子塊具有多個字線，每一字線連接多個數(shù)據(jù)存儲單元，在刷新模式中刷新所述單元。所述方法包括根據(jù)獨立設(shè)置的M個子塊刷新數(shù)據(jù)在刷新模式中控制所述存儲器子塊的刷新。例如，控制步驟包括響應(yīng)輸入數(shù)據(jù)配置所述M個子塊刷新數(shù)據(jù)的步驟，由所述輸入數(shù)據(jù)獨立設(shè)置所述M個子塊刷新數(shù)據(jù)。所述配置步驟包括保持所述輸入數(shù)據(jù)的步驟，根據(jù)所保持的輸入數(shù)據(jù)產(chǎn)生所述M個子塊刷新數(shù)據(jù)。有利地，所述方法還包括提供用于選擇所述子塊的地址信號的步驟。根據(jù)又一方面，本發(fā)明提供在刷新模式和非自刷新模式中選擇性操作的動態(tài)隨機(jī)存取存儲器設(shè)備中使用的刷新控制器，所述DRAM設(shè)備包括M個存儲器子塊，M為大于I的整數(shù)。每一子塊具有多個字線。每一字線連接多個數(shù)據(jù)存儲單元。在刷新模式中刷新這些單元。所述刷新控制器還包括用于根據(jù)獨立設(shè)置的M個子塊刷新數(shù)據(jù)在刷新模式中控制所述存儲器子塊的刷新的刷新電路。有利地，所述刷新控制器還包括用于響應(yīng)輸入數(shù)據(jù)配置所述M個子塊刷新數(shù)據(jù)的配置電路，由所述輸入數(shù)據(jù)獨立設(shè)置所述M個子塊刷新數(shù)據(jù)。例如，所述配置電路包括用于保持所述輸入數(shù)據(jù)的鎖存電路，根據(jù)所保持的輸入數(shù)據(jù)產(chǎn)生所述M個子塊刷新數(shù)據(jù)。根據(jù)本發(fā)明的實施例，本發(fā)明提供一種基于最小柔量陣列尺寸的完全獨立部分陣列刷新和自刷新來刷新存儲器單元的DRAM設(shè)備和方法?？梢赃x擇任意一種陣列組合并且由輸入數(shù)據(jù)選擇來刷新。在此實施例中，可以獲取陣列選擇的不受限制的控制能力用于刷新和自刷新。通過數(shù)據(jù)輸入執(zhí)行可配置的部分陣列的登記。本發(fā)明的實施例的優(yōu)點包括存儲器陣列塊的靈活選擇，用于刷新和自刷新的陣列不受限制的組合，用戶可選擇的用于數(shù)據(jù)保持的陣列提供有效存儲器控制編程，尤其對于低功率移動應(yīng)用。對本領(lǐng)域普通技術(shù)人員來說，通過結(jié)合附圖閱讀下面的本發(fā)明的具體實施例的描述，本發(fā)明的其他方面和特征是顯而易見的。


結(jié)合附圖，僅通過示例來說明本發(fā)明的一些實施例，其中
圖I為示例性說明具有部分陣列自刷新功能的動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備中的傳統(tǒng)地址控制器的示意圖；圖2為示例性說明根據(jù)本發(fā)明一個實施例的DRAM設(shè)備的示意圖；圖3為示例性說明根據(jù)本發(fā)明一個實施例的DRAM設(shè)備的示意圖；圖4為示例性說明圖3所示部分陣列自刷新(PASR)配置寄存器的詳細(xì)電路示意圖；
圖5為示例性說明圖3所示外部地址譯碼器的詳細(xì)電路示意圖；圖6為示例性說明圖3所示內(nèi)部地址譯碼器的詳細(xì)電路示意圖；圖7為示例性說明圖3所示子塊選擇器和存儲器的詳細(xì)電路示意圖；圖8為示例性說明圖3中所示的存儲器的子塊尋址例子的示意圖；圖9為示例性說明圖3中所示DRAM設(shè)備的操作的流程圖；圖10為示例性說明圖3中所示DRAM設(shè)備的自刷新操作的流程圖；圖11為示例性說明圖3中所示DRAM設(shè)備的正常操作的流程圖；圖12為示例性說明根據(jù)本發(fā)明另一個實施例的DRAM設(shè)備的示意圖；圖13為示例性說明圖12所示PASR配置寄存器的詳細(xì)電路示意圖；；圖14為示例性說明圖12所示的選擇器和地址譯碼器的詳細(xì)電路示意圖；圖15為示例性說明圖12中所示的子塊選擇器和存儲器的詳細(xì)電路示意圖；和圖16為示例性說明圖12所示的DRAM設(shè)備的操作流程圖。
具體實施例方式下面在對本發(fā)明具體實施例的詳細(xì)描述中，將參照作為其中一部分的說明書附圖，并且對本發(fā)明可以實施的特定具體實施例的圖解也在其中示出。這些實施例描述的足夠詳細(xì)，以使本領(lǐng)域普通技術(shù)人員能夠?qū)崿F(xiàn)本發(fā)明，應(yīng)當(dāng)理解，也可使用其他實施例，并且可以在不脫離本發(fā)明范圍的情況下做出邏輯的、機(jī)械的、電的和其他改變。因此，下面的詳細(xì)描述不應(yīng)理解成限制本發(fā)明，并且本發(fā)明的保護(hù)范圍由所附的權(quán)利要求限定。通常，本發(fā)明提供包括在動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備中的陣列中的存儲器單元的刷新。以下開始描述應(yīng)用到DRAM設(shè)備的本發(fā)明的內(nèi)容，該DRAM設(shè)備具有刷新DRAM單元的功能。根據(jù)本發(fā)明的實施例將被描述為DRAM設(shè)備執(zhí)行自刷新功能，也就是，部分陣列自刷新(PASR)。本發(fā)明的一些實施例也可以應(yīng)用到正常刷新功能，也就是部分陣列刷新(PAR)。圖2示出根據(jù)本發(fā)明的一個實施例的DRAM設(shè)備。參見圖2，包括子塊選擇輸入數(shù)據(jù)DIN[1:M]的數(shù)據(jù)輸入信號201提供到部分陣列刷新(PAR)配置寄存器203。PAR配置寄存器203包括M個鎖存器204-1到204-M。子塊選擇輸入數(shù)據(jù)DIN包括對應(yīng)于存儲器子塊數(shù)量的M個數(shù)據(jù)，M為大于I的整數(shù)。PAR配置寄存器203提供PAR設(shè)置信號207到子塊地址控制器209。刷新信號“REFRESH” 208提供到子塊地址控制器209。響應(yīng)該刷新信號208，第一地址發(fā)生器210產(chǎn)生由N位表示的第一地址(例如，內(nèi)部地址)信號211，其提供到子塊地址控制器209。在有些實施例中，N位(例如4位)的每一個排列和其中一個M子塊(例如，16個子塊)相關(guān)聯(lián)。同樣，第二地址發(fā)生器216產(chǎn)生提供到子塊地址控制器209的由N位表示的第二地址(例如，外部地址)信號213。子塊地址控制器209提供子塊地址信號217到劃分為M個子塊220-1到220-M的存儲器219。當(dāng)刷新信號208指示刷新模式時，提供該內(nèi)部地址信號211。子塊選擇輸入數(shù)據(jù)DIN的M個數(shù)據(jù)的每一個被鎖存或者保持在M個鎖存器204_1到204-M的其中對應(yīng)一個中。鎖存器204-1到204-M產(chǎn)生PAR設(shè)置信號207的M個PAR配置數(shù)據(jù)。響應(yīng)于該刷新信號208，子塊地址控制器209根據(jù)第二地址信號213或者根據(jù)PAR設(shè)置信號207和第一地址信號211產(chǎn)生包括在子塊地址信號217中的子塊地址SubAd[l:M]。更具體地，如果刷新信號208為“REFRESH”狀態(tài)，則使用第一地址信號211，并且否則使用第二地址信號213。所產(chǎn)生的子塊地址從子塊220-1到220-M指定或者選擇要刷新的存儲器子塊。當(dāng)刷新信號208代表自刷新請求，自刷新存儲器219的所指定的子塊220-1到220-M。當(dāng)子塊地址信號217代表正常刷新請求，在正常操作期間刷新存儲器219的所指定的子塊220-1到220-M。在PAR配置寄存器203的鎖存器204-1到204-M中，獨立設(shè)置數(shù)據(jù)輸入信號201的子塊選擇輸入數(shù)據(jù)DIN。PAR設(shè)置信號207的數(shù)據(jù)獨 立于其它信號設(shè)置。獨立指定或者選擇存儲器219的子塊220-1到220-M。因此，實現(xiàn)完全獨立的部分陣列刷新功能。以下描述DRAM設(shè)備的更詳細(xì)的實施例。在根據(jù)本發(fā)明的以下實施例中，信號的邏輯“高”和“低”狀態(tài)由兩個不同的電壓Vl和V2(< VI)表示。例如，電壓Vl和V2分別是“高”電源電壓VDD和“低”電源電壓VSS。圖3示出根據(jù)本發(fā)明的實施例的DRAM設(shè)備。該DRAM設(shè)備包括具有16個存儲器子塊的存儲器。在此實施例中，例如，由對應(yīng)于DRAM的全部存儲器塊的16個不同存儲器子塊的16位的引腳(未示)提供按照子塊選擇輸入SubAd[l:16]的形式的地址數(shù)據(jù)。每一數(shù)據(jù)輸入引腳和存儲器的各自子塊相關(guān)聯(lián)。參見圖3，包括命令譯碼器222并與時鐘信號223的時鐘同步的外部命令控制器221接收包括命令“/狀3”、“/^45”、“/胃￡”、“/^5”的命令信號225。命令譯碼器222解析該命令并且提供配置控制時鐘信號227到部分陣列自刷新(PASR)配置寄存器231用于將PASR配置信息寫入。同樣，外部命令控制器221提供刷新請求信號229到內(nèi)部地址計數(shù)器233和子塊選擇器241。PASR配置寄存器231接收包含子塊選擇輸入數(shù)據(jù)DIN[1:16]的數(shù)據(jù)輸入信號247。PASR配置寄存器231包括用于鎖存子塊選擇輸入數(shù)據(jù)DIN[1:16]的16個觸發(fā)器并且提供包括PASR配置寄存器設(shè)置命令的PASR信號251。包括該P(yáng)ASR配置寄存器設(shè)置命令的每個信號為有效“高”信號。在一些實施例中，刷新請求信號229為自刷新模式信號。當(dāng)自刷新的進(jìn)入和退出時，由外部命令控制器221提供自刷新模式信號。在自刷新模式操作中，由內(nèi)部地址計數(shù)器233輸出內(nèi)部產(chǎn)生的地址(用于行或者字)。內(nèi)部地址計數(shù)器233響應(yīng)刷新請求信號229產(chǎn)生四位內(nèi)部地址信號“IA
”255。內(nèi)部地址信號255被提供給內(nèi)部地址譯碼器237。內(nèi)部地址信號255的每一位信號為具有各自預(yù)定重復(fù)周期和預(yù)定脈寬的重復(fù)脈沖信號。內(nèi)部地址譯碼器237提供包括16個譯碼內(nèi)部地址InAd[l:16]的譯碼的內(nèi)部地址信號256到子塊選擇器241。四位外部地址信號“ADDR
” 261同步于時鐘信號“CLK” 265被提供給鎖存地址ADDR
的外部地址鎖存器263。外部地址鎖存器263提供四位外部地址信號“EA
”267給外部地址譯碼器239，該譯碼器239提供包括16個譯碼的外部地址“ExAd[l: 16] ”的譯碼的外部地址信號268到子塊選擇器241。 響應(yīng)該刷新請求信號229，子塊選擇器241選擇譯碼的外部地址信號268或者譯碼的內(nèi)部地址信號256并且提供子塊地址信號271到存儲器280。存儲器280包括16個子塊。存儲器280具有多個字線、位線和數(shù)據(jù)單元(未示)。圖4示出圖3所示的PASR配置寄存器231的詳細(xì)電路。參見圖4，PASR配置寄存器231包括16個D型觸發(fā)器(D-FF) 245-1到245-16，各觸發(fā)器的D輸入端分別接收包括在數(shù)據(jù)輸入信號247中的數(shù)據(jù)輸入信號338-1到338-16。配置控制時鐘信號227共用饋送給D-FF 245-1到245-16的時鐘輸入端CK。16個D-FF 245-1到245-16提供包括在PASR信號251中的16個PASR位信號342-1到342-16。下表2示出子塊選擇輸入數(shù)據(jù)DIN[1]_DIN[16]和部分陣列自刷新(PASR)設(shè)置之間的關(guān)系。表2·
權(quán)利要求
1.一種動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備，包括 M個存儲體，M為大于I的整數(shù)， 每一存儲體具有多個字線， 每一字線連接多個數(shù)據(jù)存儲單元， 這些單元是通過刷新操作可刷新的； 部分陣列自刷新配置寄存器(PASR)，用于在自刷新操作模式中單獨控制M個存儲體的每一個的刷新；以及 命令控制器，用于接收命令信號并向PASR提供配置控制時鐘， 其中PASR包括用于鎖存從M個輸入引腳輸入的M位刷新數(shù)據(jù)的M個觸發(fā)器。
2.如權(quán)利要求I所述的DRAM設(shè)備，其中，所述寄存器包含對于每一存儲體指示該存儲體在自刷新模式中是否要被刷新的相應(yīng)位；并且 在自刷新模式中，DRAM設(shè)備僅對所述寄存器中相應(yīng)位被設(shè)置為指示自刷新的存儲體執(zhí)行自刷新操作。
3.如權(quán)利要求I所述的DRAM設(shè)備，還包括 第一地址產(chǎn)生電路，用于在所述自刷新模式中產(chǎn)生N個第一地址，N為整數(shù)。
4.如權(quán)利要求3所述的DRAM設(shè)備，還包括 地址控制電路，用于響應(yīng)N個第一地址和M位刷新數(shù)據(jù)的邏輯組合控制所述存儲體的刷新。
5.如權(quán)利要求4所述的DRAM設(shè)備，其中所述地址控制電路包括 第一地址譯碼電路，包括 M個譯碼電路，用于譯碼所述第一地址來產(chǎn)生M個所譯碼的第一地址輸出，和M個邏輯電路，用于邏輯組合所述M個所譯碼的第一地址輸出和所述M位刷新數(shù)據(jù)，從而產(chǎn)生M個第一地址。
6.如權(quán)利要求5所述的DRAM設(shè)備，還包括 第二地址產(chǎn)生電路，用于產(chǎn)生地址，所述第二地址產(chǎn)生電路包括M個譯碼電路，用于譯碼所述第二地址來產(chǎn)生M個所譯碼的第二地址。
7.如權(quán)利要求6所述的DRAM設(shè)備，其中所述第一地址譯碼電路還包括 體選擇電路，具有M個選擇電路，用于在刷新模式中選擇M個所譯碼的第一地址或者在非刷新模式中選擇M個所譯碼的第二地址，所述M個所選擇的地址指定要刷新的存儲體。
8.如權(quán)利要求7所述的DRAM設(shè)備，其中 所述第一地址產(chǎn)生電路包括內(nèi)部地址發(fā)生器，用于產(chǎn)生內(nèi)部地址作為所述第一地址；和 所述第二地址產(chǎn)生電路包括外部地址發(fā)生器，用于產(chǎn)生外部地址作為所述第二地址。
9.如權(quán)利要求8所述的DRAM設(shè)備，其中 所述命令控制器通過所述寄存器控制所述輸入數(shù)據(jù)的鎖存并探測所述刷新模式，響應(yīng)所述刷新模式的探測來控制所述地址產(chǎn)生電路的地址的產(chǎn)生和由所述體選擇電路的選擇。
10.如權(quán)利要求9所述的DRAM設(shè)備，其中，所述命令控制電路包括 模式探測電路，用于探測DRAM設(shè)備中的自刷新模式。
11.如權(quán)利要求I所述的DRAM設(shè)備，還包括第一地址產(chǎn)生電路，用于在刷新模式中產(chǎn)生第一地址；和 第二地址產(chǎn)生電路，用于產(chǎn)生外部地址。
12.如權(quán)利要求11所述的DRAM設(shè)備，還包括 體地址控制電路，用于響應(yīng)第一地址、第二地址和所述M位刷新數(shù)據(jù)的邏輯組合來控制所述存儲體的刷新。
13.如權(quán)利要求12所述的DRAM設(shè)備，其中所述體地址控制電路包括 選擇電路，用于在刷新模式中選擇第一地址或者在非刷新模式中選擇第二地址以產(chǎn)生所選擇的地址。
14.如權(quán)利要求13所述的DRAM設(shè)備，其中所述體地址控制電路還包括 地址譯碼電路，用于譯碼所選擇的地址來產(chǎn)生M個所譯碼的地址。
15.如權(quán)利要求14所述的DRAM設(shè)備，其中，所述體地址控制電路還包括 體選擇電路，用于邏輯組合所述M個所譯碼的地址和所述M個子塊刷新數(shù)據(jù)以產(chǎn)生指定要刷新的存儲體的M個所選擇的地址。
16.如權(quán)利要求15所述的DRAM設(shè)備，其中 所述選擇電路包括N個選擇器，用于選擇所述N個第一地址或者N個第二地址來產(chǎn)生N個所選擇的地址； 所述地址譯碼電路包括M個邏輯電路，用于譯碼所述N個所選擇的地址來產(chǎn)生M個所譯碼的地址；和 所述體選擇電路包括M個邏輯電路，用于邏輯組合所述M個所譯碼的地址和M個子塊刷新數(shù)據(jù)以產(chǎn)生M個所選擇的地址。
17.如權(quán)利要求16所述的DRAM設(shè)備，其中 所述第一地址產(chǎn)生電路包括內(nèi)部地址發(fā)生器，用于產(chǎn)生內(nèi)部地址作為所述第一地址；和 所述第二地址產(chǎn)生電路包括外部地址發(fā)生器，用于產(chǎn)生外部地址作為所述第二地址。
18.如權(quán)利要求17所述的DRAM設(shè)備，其中 所述命令控制器探測刷新模式，響應(yīng)所述刷新模式的探測來控制所述地址產(chǎn)生電路的地址的產(chǎn)生和由所述選擇電路的選擇。
19.一種用于刷新包括M個存儲體的動態(tài)隨機(jī)存取存儲器設(shè)備(DRAM)的方法，M為大于I的整數(shù)，每一存儲體具有多個字線，每一字線連接多個數(shù)據(jù)存儲單元，所述單元在自刷新模式中是可刷新的，所述方法包括 接收命令信號； 向部分陣列自刷新配置寄存器(PASR)提供配置控制時鐘； 將從M個輸入引腳輸入的M位刷新數(shù)據(jù)鎖存到PASR的M個觸發(fā)器中； 在自刷新模式中單獨控制M個存儲體的每一個的刷新。
20.如權(quán)利要求19所述的方法，還包括 在寄存器中存儲對于每一個存儲體的指示該存儲體在自刷新模式中是否要被刷新的相應(yīng)位；以及 在自刷新模式中，僅對所述寄存器中相應(yīng)的位被設(shè)置為指示自刷新的存儲體執(zhí)行自刷新操作。
21.如權(quán)利要求20所述的方法，其中所述控制步驟包括 響應(yīng)輸入數(shù)據(jù)配置所述M個體刷新數(shù)據(jù)，由所述輸入數(shù)據(jù)獨立設(shè)置所述M個體刷新數(shù)據(jù)； M個體刷新數(shù)據(jù)的每一個控制M個存儲體的相應(yīng)一個的刷新。
22.—種在自刷新模式或非自刷新模式中選擇性操作的動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備中使用的刷新控制器，所述DRAM設(shè)備包括M個存儲體，M為大于I的整數(shù)，每一存儲體具有多個字線，每一字線連接多個數(shù)據(jù)存儲單元，所述單元在自刷新模式中是可刷新的，所述刷新控制器包括 刷新電路，用于根據(jù)來自獨立設(shè)置的M個輸入引腳的M位刷新數(shù)據(jù)在刷新模式中控制存儲體的刷新。
23.如權(quán)利要求22所述的刷新控制器，其中所述刷新電路包括 寄存器，包含對于每一個存儲體指示該存儲體在自刷新模式中是否要被刷新的相應(yīng)位；以及 其中，在自刷新模式中，刷新控制器控制僅在所述寄存器中相應(yīng)的位被設(shè)置為指示自刷新的存儲體中進(jìn)行自刷新操作。
24.如權(quán)利要求22所述的刷新控制器，還包括 配置電路，用于響應(yīng)輸入數(shù)據(jù)配置所述M個體刷新數(shù)據(jù)；以及 其中所述M個體刷新數(shù)據(jù)中的每一個對應(yīng)于所述M個存儲體中的相應(yīng)一個。
全文摘要
一種動態(tài)隨機(jī)存取存儲器設(shè)備包括多個存儲器子塊。每一子塊具有多個字線，每一字線連接多個數(shù)據(jù)存儲單元。獨立進(jìn)行部分陣列自刷新(PASR)配置設(shè)置。根據(jù)所述PASR設(shè)置，尋址存儲器子塊用于刷新。PASR設(shè)置由存儲器控制器做出?？梢赃x擇子塊地址的任意一種組合。因此，完全獨立刷新存儲器子塊。用于數(shù)據(jù)保持的用戶可選擇的陣列提供有效的存儲器控制編程，特別適于低功率移動應(yīng)用。
文檔編號G11C11/406GK102760485SQ20121008849
公開日2012年10月31日 申請日期2007年3月28日 優(yōu)先權(quán)日2006年4月28日
發(fā)明者吳學(xué)俊, 金鎮(zhèn)祺 申請人:莫塞德技術(shù)公司