專利名稱：一種相變存儲器的高速數(shù)據(jù)寫入結構及寫入方法
技術領域：
本發(fā)明涉及相變存儲器，特別涉及一種相變存儲器的高速數(shù)據(jù)寫入結構及寫入方法。
背景技術：
相變存儲器(PRAM)是目前常用的存儲器件，其主要原理是通過施加不同大小的特殊脈沖，導致相變材料局部區(qū)域因不同溫度而產生非晶態(tài)(amorphous state)與晶態(tài) (crystalline state)的變化。通常用非晶態(tài)表示邏輯“ 1”，晶態(tài)表示邏輯“O”來存儲數(shù)據(jù)。PRAM與目前其他動態(tài)存儲器(DRAM)，閃存(Flash)相比具有以下明顯優(yōu)勢一、驅動電壓低；二、功耗小；三、讀寫速度快；四、PRAM可適用抗輻射。此外,使用28nm及以下CMOS制程，PRAM的性能可能更穩(wěn)定,更可靠。然而，盡管PRAM在讀寫速度上優(yōu)于FLASH大約10倍及以上，但其寫入速度慢于 DRAM大約100倍及以上。目前的相變存儲器的數(shù)據(jù)寫入方法主要是采用寫入結構在相變材料上加一個電流脈沖。其中，電流脈沖的示意圖如圖I所示。由寫入電路產生的設置(SET)操作電流11 被加入到相變材料，使其發(fā)生非晶態(tài)到晶態(tài)的轉變；重置(RESET)操作電流12被加入到相變材料，使其發(fā)生晶態(tài)到非晶態(tài)的轉變。如果相變過程正確完成，則電流脈沖結束后，相變材料維持對應的狀態(tài)直到下一次寫入操作。傳統(tǒng)的寫入結構，如圖2所示，包括比較電路21和寫入電路22。其中，先由比較電路21根據(jù)從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)，判斷需要SET和RESET操作的數(shù)據(jù)位， 然后針對要操作的數(shù)據(jù)位為寫入電路22施加SET電流11和RESET電流12，寫入電路22將需要被寫入的數(shù)據(jù)逐位/多位寫入數(shù)據(jù)位中。可見，現(xiàn)有的寫入結構和寫入方法具有如下明顯缺陷一、由于RESET電流12的瞬間峰值很高，且時間很短，導致當所有數(shù)據(jù)位要求進行 RESET操作時，將產生強大的瞬間峰值電流；二、寫入數(shù)據(jù)的時間明顯延長為SET操作時間(tSET)與RESET操作時間(tRESET) 的和。在現(xiàn)代PRAM的設計中，PRAM單一數(shù)據(jù)位的SET與RESET的電流都降低了，但是由于需要提高寫入速度，同時寫入(或頁面模式page mode)的數(shù)據(jù)位更多，因此寫入操作時峰值電流明顯增大，寫入時間明顯增加。
發(fā)明內容
有鑒于此，本發(fā)明的主要目的在于提供一種相變存儲器的高速數(shù)據(jù)寫入結構及寫入方法，以提高數(shù)據(jù)寫入的速度。本發(fā)明進一步的目的是在提高寫入速度的同時，降低功耗。為達到上述的主要目的，本發(fā)明提供了一種相變存儲器的高速數(shù)據(jù)寫入結構，包括比較電路、包含N個數(shù)據(jù)位和一個標志位的數(shù)據(jù)存儲單元、N+1個寫入電路以及控制電路。所述比較電路對從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)進行比較，將比較結果發(fā)送給控制電路。所述N+1個寫入電路中第一寫入電路用于對所述數(shù)據(jù)存儲單元的標志位執(zhí)行設置/重置(SET/RESET)操作，N個寫入電路分別用于對所述數(shù)據(jù)存儲單元的N個數(shù)據(jù)位執(zhí)行 SET/RESET 操作。所述控制電路接收從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)，以及比較電路發(fā)送的比較結果；根據(jù)比較結果，在所述數(shù)據(jù)存儲單元中所有數(shù)據(jù)位執(zhí)行相同的SET操作或RESET 操作時，僅控制所述第一寫入電路對所述標志位執(zhí)行SET操作或RESET操作；在要執(zhí)行 RESET操作的數(shù)據(jù)位數(shù)量大于預定值時，將要執(zhí)行RESET操作的數(shù)據(jù)位改為要執(zhí)行SET操作，并控制所述第一寫入電路改變所述標志位，同時控制要執(zhí)行SET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作；在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量不大于預定值時，同時控制要執(zhí)行SET操作和/或RESET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作和/或RESET操作。較佳地，所述控制電路通過向所述寫入電路傳送控制信號和SET電流或RESET電流，控制所述寫入電路執(zhí)行所述SET操作或RESET操作。較佳地，所述控制電路中包括存儲了預定的RESET操作分組方式的存儲模塊；在執(zhí)行RESET操作時，先對要執(zhí)行RESET操作的數(shù)據(jù)位按存儲模塊中的分組方式進行分組；再按照分組的順序，一組一組地分時控制對應的寫入電路執(zhí)行RESET操作。本發(fā)明還提供了一種相變存儲器的高速數(shù)據(jù)寫入方法，該方法采用上述的高速數(shù)據(jù)寫入結構，包括如下步驟A、所述比較電路對從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)進行比較，將比較結果發(fā)送給控制電路；B、控制電路根據(jù)比較結果，在所述數(shù)據(jù)存儲單元中所有數(shù)據(jù)位執(zhí)行相同的SET操作或RESET操作時，執(zhí)行步驟C ;在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量大于預定值時，執(zhí)行步驟D ;在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量不大于預定值時，執(zhí)行步驟F ；C、僅控制所述第一寫入電路對所述標志位執(zhí)行SET操作或RESET操作，結束；D、將要執(zhí)行RESET操作的數(shù)據(jù)位改為要執(zhí)行SET操作；E、控制所述第一寫入電路改變所述標志位，同時控制要執(zhí)行SET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作；F、同時控制要執(zhí)行SET操作和/或RESET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET 操作和/或RESET操作。較佳地，該方法進一步包括步驟B中，如果在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量大于預定值時，還有要執(zhí)行SET操作的數(shù)據(jù)位，則將要執(zhí)行的SET操作刪除。較佳地，所述數(shù)據(jù)存儲單元的標志位用于標識相變材料的非晶態(tài)表示邏輯“I”、晶態(tài)表示邏輯“O” ；或者相變材料的非晶態(tài)表示邏輯“O”、晶態(tài)表示邏輯“ I ”。較佳地，所述的預定值為數(shù)據(jù)存儲單元中包含數(shù)據(jù)位的總數(shù)的一半；所述數(shù)據(jù)存儲單元中包含數(shù)據(jù)位的總數(shù)為該相變存儲器能夠一次寫入的數(shù)據(jù)位的數(shù)量。為達到上述進一步的目的，在本發(fā)明的較佳實施例中，所述RESET操作包括如下步驟el、對要執(zhí)行RESET操作的數(shù)據(jù)位按預定方式進行分組；e2、按照分組的順序，一組一組地分時控制對應的寫入電路執(zhí)行RESET操作。較佳地，該方法還包括預先設置寫入數(shù)據(jù)的最大允許電流值；所述步驟el分組為每組要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量相同或不同；該分組使得每組執(zhí)行RESET操作的平均或最大RESET電流小于所述最大允許電流值。由上述的實施例可見，本發(fā)明通過對數(shù)據(jù)存儲單元增加一個標志位，并在寫入結構中增加一個控制電路?？梢詫崿F(xiàn)在所述數(shù)據(jù)存儲單元中所有數(shù)據(jù)位執(zhí)行相同的SET操作或RESET操作時，僅控對所述標志位執(zhí)行SET操作或RESET操作；在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量大于預定值時，將要執(zhí)行RESET操作的數(shù)據(jù)位改為要執(zhí)行SET操作和/或將要執(zhí)行SET操作的數(shù)據(jù)位改為執(zhí)行RESET操作，并控制改變所述標志位，同時控制要執(zhí)行SET操作和/或RESET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作和/或RESET操作。因此，加快了寫入速度。另外，在本發(fā)明的較佳實施例中，通過對RESET操作進行分組的分時執(zhí)行，降低了寫數(shù)據(jù)時的RESET的瞬時電流，能夠降低功耗。
圖I為SET脈沖電流和RESET脈沖電流的示意圖；圖2為現(xiàn)有技術相變存儲器的數(shù)據(jù)寫入結構示意3為本發(fā)明一較佳實施例的數(shù)據(jù)寫入結構示意4為本發(fā)明一較佳實施例的數(shù)據(jù)寫入方法流程5為圖4所示實施例寫入過程中SET電流和RESET電流的示意圖。
具體實施例方式以下參照附圖，并舉具體實施例對本發(fā)明進行詳細說明。本發(fā)明一較佳實施例的數(shù)據(jù)寫入結構如圖3所示，包括比較電路31、控制電路 32、包含N個數(shù)據(jù)位34和一個標志位35的數(shù)據(jù)存儲單元以及N+1個寫入電路33。所述比較電路31對從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)進行比較，將比較結果發(fā)送給控制電路32。所述N+1個寫入電路33中第一寫入電路(圖3中為寫入電路O)用于對所述數(shù)據(jù)存儲單元的標志位35執(zhí)行設置/重置(SET/RESET)操作。N個寫入電路33分別用于對所述數(shù)據(jù)存儲單元的N個數(shù)據(jù)位34執(zhí)行SET/RESET操作。所述控制電路32接收從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)，以及比較電路31 發(fā)送的比較結果，根據(jù)比較結果，分別執(zhí)行I、在所述數(shù)據(jù)存儲單元中所有數(shù)據(jù)位執(zhí)行相同的SET操作或RESET操作時，僅控制所述第一寫入電路對所述標志位執(zhí)行SET操作或RESET操作。2、在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量大于預定值時，將要執(zhí)行RESET操作的數(shù)據(jù)位改為要執(zhí)行SET操作，并控制所述第一寫入電路改變所述標志位，同時控制要執(zhí)行SET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作。3、在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量不大于預定值時，同時控制要執(zhí)行SET操作和/或RESET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作和/或RESET操作。如圖3所示，所述控制電路32通過向所述寫入電路33傳送控制信號和SET電流或RESET電流，控制所述寫入電路33執(zhí)行所述SET操作或RESET操作。本實施例中，控制電路32中包括存儲了預定的RESET操作分組方式的存儲模塊； 在執(zhí)行RESET操作時，先對要執(zhí)行RESET操作的數(shù)據(jù)位按存儲模塊中的分組方式進行分組； 再按照分組的順序，一組一組地分時控制對應的寫入電路執(zhí)行RESET操作。本發(fā)明一較佳實施例的數(shù)據(jù)寫入方法的流程如圖4所示，該流程基于圖3所示寫入結構實現(xiàn)，包括以下步驟步驟401、比較電路對從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)進行比較，將比較結果發(fā)送給控制電路。步驟402、控制電路對比較結果進行判斷，如果比較結果為步驟403的內容，則執(zhí)行步驟404 ;如果比較結果為405的內容，則執(zhí)行步驟406。步驟403、數(shù)據(jù)存儲單元中所有數(shù)據(jù)位執(zhí)行相同的SET操作或RESET操作。步驟404、僅控制所述第一寫入電路對所述標志位執(zhí)行SET操作或RESET操作，結束此次寫操作。與現(xiàn)有技術相比，這種情況下現(xiàn)有技術需要對數(shù)據(jù)存儲單元的N個數(shù)據(jù)位分別進行SET操作或RESET操作。而本發(fā)明只需執(zhí)行一次SET操作或RESET操作，顯著提高了寫入速度。本實施例中所述數(shù)據(jù)存儲單元的標志位用于標識兩種邏輯第一種邏輯相變材料的非晶態(tài)表示邏輯“I”、晶態(tài)表示邏輯“O”;第二種邏輯或者相變材料的非晶態(tài)表示邏輯“O”、晶態(tài)表示邏輯“I”。由于標志位的改變，可能導致陣列中數(shù)據(jù)的邏輯與實際相反。因此，在從陣列讀取數(shù)據(jù)時，要同時查看該數(shù)據(jù)存儲單元的標志位，如果邏輯與實際相反，需要做一個轉換，即將“I”、“O”互換。步驟405、數(shù)據(jù)存儲單元中有部分數(shù)據(jù)位要執(zhí)行RESET操作。步驟406、判斷要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量是否大于數(shù)據(jù)存儲單元中包含數(shù)據(jù)位的總數(shù)的一半，如果是，則執(zhí)行步驟407 ;否則同時執(zhí)行步驟409和步驟410。本實施例中，是在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量大于數(shù)據(jù)存儲單元中包含數(shù)據(jù)位的總數(shù)的一半的情況下，將RESET操作改變?yōu)镾ET操作；在其他實施例中，可以根據(jù)不同情況預先設置不同的值，例如當僅有需要執(zhí)行RESET操作的情況下，另外再設一個不同的數(shù)值等等。步驟407、將要執(zhí)行RESET操作的數(shù)據(jù)位改為要執(zhí)行SET操作，如果此次寫入操作還要執(zhí)行部分SET操作，則將要執(zhí)行的SET操作刪除。然后，同時執(zhí)行步驟408和409后，結束。
本實施例中，如果在RESET操作改變?yōu)镾ET操作前，同時有要執(zhí)行的SET操作，則將要執(zhí)行的SET操作刪除。這是因為，在進行SET操作時要同時執(zhí)行標志位的改變，當標志位改變后，原本的SET操作相當于已經執(zhí)行了。這樣，進一步提高了寫入的速度。步驟408、控制所述第一寫入電路改變所述標志位。本步驟中，假設用“ I ”表示第一邏輯，用“O”表示第二種邏輯；則如果原標志位為 “ I ”，改變該標志位就是執(zhí)行SET操作；反之就是執(zhí)行RESET操作。步驟409、控制要執(zhí)行SET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作。步驟410、對要執(zhí)行RESET操作的數(shù)據(jù)位按預定方式進行分組。步驟411、按照分組的順序，一組一組地分時控制對應的寫入電路執(zhí)行RESET操作。本實施例中，預先設置了分組的方式和寫入數(shù)據(jù)的最大允許電流值。具體地，分組方式可以是平均分組也可以是不平均分組。在設置分組方式時，要保證分組后使得每組執(zhí)行RESET操作的平均或最大RESET電流小于所述最大允許電流值。本實施例中，假設進行了不平均的分組。假設，一個數(shù)據(jù)存儲單元包含32個數(shù)據(jù)位，在一次寫入數(shù)據(jù)時要執(zhí)行10個數(shù)據(jù)位的RESET操作和10個數(shù)據(jù)位的SET操作。則將要執(zhí)行RESET操作的數(shù)據(jù)位分為4組第一組I個數(shù)據(jù)位、第二組2個數(shù)據(jù)位、第三組3個數(shù)據(jù)位、第四組4個數(shù)據(jù)位。這種情況下，在一次數(shù)據(jù)寫入時，其SET電流和RESET電流的情況如圖5所示，不論是SET電流還是RESET都沒有超過預定的最大允許電流值。這樣，通過標志位與嵌入式寫入操作，一次32位的寫入操作時間由原來的多次(tSET+tRESET)降低到最多一次tSET。 此外，由于SET操作的電流遠小于RESET操作的電流，寫入操作的功耗被降低。由上述的實施例可見，應用本發(fā)明實施例能夠提高寫入速度的同時降低功耗。
權利要求
1.一種相變存儲器的高速數(shù)據(jù)寫入結構，其特征在于包括比較電路、包含N個數(shù)據(jù)位和一個標志位的數(shù)據(jù)存儲單元、N+1個寫入電路以及控制電路；所述比較電路對從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)進行比較，將比較結果發(fā)送給控制電路；所述N+1個寫入電路中第一寫入電路用于對所述數(shù)據(jù)存儲單元的標志位執(zhí)行設置/重置(SET/RESET)操作，N個寫入電路分別用于對所述數(shù)據(jù)存儲單元的N個數(shù)據(jù)位執(zhí)行SET/ RESET操作；所述控制電路接收從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)，以及比較電路發(fā)送的比較結果；根據(jù)比較結果，在所述數(shù)據(jù)存儲單元中所有數(shù)據(jù)位執(zhí)行相同的SET操作或RESET操作時，僅控制所述第一寫入電路對所述標志位執(zhí)行SET操作或RESET操作；在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量大于預定值時，將要執(zhí)行RESET操作的數(shù)據(jù)位改為要執(zhí)行SET操作，并控制所述第一寫入電路改變所述標志位，同時控制要執(zhí)行SET操作的數(shù)據(jù)位對應的寫入電路， 執(zhí)行SET操作；在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量不大于預定值時，同時控制要執(zhí)行SET操作和/或RESET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作和/或RESET操作。
2.如權利要求I所述的高速數(shù)據(jù)寫入結構，其特征在于所述控制電路通過向所述寫入電路傳送控制信號和SET電流或RESET電流，控制所述寫入電路執(zhí)行所述SET操作或 RESET操作。
3.如權利要求I所述的高速數(shù)據(jù)寫入結構，其特征在于所述控制電路包括存儲了預定的RESET操作分組方式的存儲模塊；在執(zhí)行RESET操作時，先對要執(zhí)行RESET操作的數(shù)據(jù)位按存儲模塊中的分組方式進行分組；再按照分組的順序，一組一組地分時控制對應的寫入電路執(zhí)行RESET操作。
4.一種相變存儲器的高速數(shù)據(jù)寫入方法，其特征在于采用權利要求I所述的高速數(shù)據(jù)寫入結構，其包括如下步驟A、所述比較電路對從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)進行比較，將比較結果發(fā)送給控制電路；B、控制電路根據(jù)比較結果，在所述數(shù)據(jù)存儲單元中所有數(shù)據(jù)位執(zhí)行相同的SET操作或 RESET操作時，執(zhí)行步驟C ;在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量大于預定值時，執(zhí)行步驟D ； 在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量不大于預定值時，執(zhí)行步驟F ；C、僅控制所述第一寫入電路對所述標志位執(zhí)行SET操作或RESET操作，結束；D、將要執(zhí)行RESET操作的數(shù)據(jù)位改為要執(zhí)行SET操作；E、控制所述第一寫入電路改變所述標志位，同時控制要執(zhí)行SET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作；F、同時控制要執(zhí)行SET操作和/或RESET操作的數(shù)據(jù)位對應的寫入電路，執(zhí)行SET操作和/或RESET操作。
5.如權利要求4所述的高速數(shù)據(jù)寫入方法，其特征在于，該方法進一步包括步驟B 中，如果在要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量大于預定值時，還有要執(zhí)行SET操作的數(shù)據(jù)位， 則將要執(zhí)行的SET操作刪除。
6.如權利要求4所述的高速數(shù)據(jù)寫入方法，其特征在于，所述數(shù)據(jù)存儲單元的標志位用于標識相變材料的非晶態(tài)表示邏輯“I”、晶態(tài)表示邏輯“O” ；或者相變材料的非晶態(tài)表示邏輯“O”、晶態(tài)表示邏輯“ I ”。
7.如權利要求4所述的高速數(shù)據(jù)寫入方法，其特征在于，所述的預定值為數(shù)據(jù)存儲單元中包含數(shù)據(jù)位的總數(shù)的一半；所述數(shù)據(jù)存儲單元中包含數(shù)據(jù)位的總數(shù)為該相變存儲器能夠一次寫入的數(shù)據(jù)位的數(shù)量。
8.如權利要求4所述的高速數(shù)據(jù)寫入方法，其特征在于，所述RESET操作包括如下步驟el、對要執(zhí)行RESET操作的數(shù)據(jù)位進行分組；e2、按照分組的順序，一組一組地分時控制對應的寫入電路執(zhí)行RESET操作。
9.如權利要求8所述的高速數(shù)據(jù)寫入方法，其特征在于，該方法還包括預先設置最大允許電流值；所述步驟el分組為每組要執(zhí)行RESET操作的數(shù)據(jù)位數(shù)量相同或不同；該分組使得每組執(zhí)行RESET操作的平均或最大RESET電流小于所述最大允許電流值。
全文摘要
本發(fā)明公開了一種相變存儲器的高速數(shù)據(jù)寫入結構和寫入方法，包括比較電路、包含N個數(shù)據(jù)位和一個標志位的數(shù)據(jù)存儲單元、N+1個寫入電路以及控制電路；所述比較電路對從陣列讀取的數(shù)據(jù)和需要被寫入的數(shù)據(jù)進行比較，將比較結果發(fā)送給控制電路；所述N+1個寫入電路中第一寫入電路用于對所述數(shù)據(jù)存儲單元的標志位執(zhí)行設置/重置(SET/RESET)操作，N個寫入電路分別用于對所述數(shù)據(jù)存儲單元的N個數(shù)據(jù)位執(zhí)行SET/RESET操作；所述控制電路根據(jù)比較結果，控制N+1個寫入電路對標志位和N個數(shù)據(jù)位執(zhí)行不同的SET/RESET操作。應用本發(fā)明能夠加快數(shù)據(jù)寫入速度、降低功耗。
文檔編號G11C11/56GK102592665SQ20121003665
公開日2012年7月18日 申請日期2012年2月17日 優(yōu)先權日2011年10月24日
發(fā)明者洪紅維, 黃崇禮 申請人:北京時代全芯科技有限公司