專利名稱：反熔絲存儲器及電子系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及高密度的反熔絲儲存元件和存儲器，特別涉及，高密度的反熔絲儲存元件于兩個垂直交叉導體的介電質(zhì)擊穿應用，本應用適于標準互補式金氧半晶體管(CMOS) 工藝下，增加最少的掩膜數(shù)量，以及減少儲存元件的大小和成本。
背景技術：
反熔絲是一次性可編程元件(OTP)的一種，此種元件只能編程一次。特別的是，反熔絲編程元件于制造后具有高阻抗狀態(tài)，而編程后則具有低阻抗狀態(tài)。相反來說，一個熔絲元件，于制造后具有低阻抗狀態(tài)，而編程后則具有高阻抗狀態(tài)。最常用的反熔絲元件是金氧半晶體管(MOS)柵極氧化層擊穿，金屬-介電質(zhì)-金屬擊穿，金屬-介電質(zhì)-硅擊穿， 或硅-介電質(zhì)-硅擊穿等，二氧化硅(SiO2)是反熔絲元件最常用的擊穿介電質(zhì)。然而，氮氧化硅(SON)，氮化硅(SiNx，或Si3N4),氮氧化物(ONO)，或其他類型金屬氧化物，如氧化鋁 (Al2O3)，氧化鎂(MgO)，氧化鉿(HfO2)，或三氧化二鉻(Cr2O3)，均可以被使用。金氧半晶體管(M0Q柵極氧化層擊穿是應用高電壓將柵極氧化層擊穿，用以創(chuàng)建一個編程狀態(tài)。然而，有一種機制被稱為軟擊穿，與期望的硬擊穿不同，這使得介電質(zhì)膜看起來像是被擊穿，但此介電質(zhì)膜在多次使用之后或高溫定時烤過之后，可能自行愈合。在實際應用上，此種機制的可靠性也許是被關注的焦點。介電質(zhì)擊穿已經(jīng)在制造上得到證實。如圖1 (a)，圖1 (b)，和圖1 (c)所示是反熔絲介電質(zhì)擊穿例子之一。此種反熔絲是利用金屬氧化硅所構(gòu)建成的一個二極管，也就是由P+ 與N+所形成的主動區(qū)為編程選擇器。圖1(a)所示的工藝步驟，通過使用第一個局部氧化 (LOCOS)來定義一個N+長條帶區(qū)(N+bar area) 0圖1(b)所示，進一步在垂直方向于每個 N+長條帶區(qū)定義主動區(qū)。如圖所示元件圖案是由兩個LOCOS步驟所形成，而元件的大小是由在X和Y方向，主動區(qū)的彼此間離來決定。元件大小一般為4F2，其中F代表特征尺寸的大小。元件的主動區(qū)確定后，如圖1 (c)所示，再植入一個P型摻雜，成長上薄薄的二氧化硅層， 然后在每個元件的上方成長上金屬層。圖1(d)所示，為反熔絲元件的等效電路圖，它是由一個電容器串聯(lián)一個在X和Y交叉點上的二極管所形成的。請參考Noriaki，et. Al/'A New Cell for High Capacity Mask ROM by the Double LOCOS Techniques,，，International Electronics Device Meeting, Dec. ,1983,pp.581-584。反熔絲元件如圖1(a)，圖1(b)和圖1(c)在工藝上是非常復雜的，它比標準CMOS 工藝還要多三層掩膜和兩個L0C0S步驟。L0C0S需要一層局部氧化植入(Field implant) 掩膜，和一層氮化物沉積掩膜，以及需要長期的熱循環(huán)步驟用來成長一層厚局部氧化層。因而，需要有較兼容于標準CMOS工藝的一種反熔絲儲存元件，如此可以節(jié)省生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明涉及到一個反熔絲儲存元件和存儲器，是基于兩個相互垂直交叉導體之間的介電質(zhì)擊穿，而且在標準CMOS邏輯工藝上，可以最少的外加步驟完成制作，并適用于嵌入式應用。依據(jù)本發(fā)明的一目的，本發(fā)明提供一種反熔絲存儲器，該反熔絲存儲器積成于一集成電路中且包括多個反熔絲元件，其中至少一個反熔絲元件建造在下列組合的交叉點上多個主動區(qū)線摻有第一種類型的摻雜；多個多晶硅線摻有第二類的摻雜，且垂直于主動區(qū)線，其兩側(cè)無間隔的形成；主動區(qū)線和多晶硅線之間所制造的一層薄氧化膜；該反熔絲存儲器的周邊元件與該集成電路其他部分的核心邏輯或I/O元件相同，及該反熔絲存儲器以第一個電源電壓作用于主動區(qū)線上而第二個電源電壓作用于多晶硅線上，用來擊破交叉點上的薄氧化層時，如此配置，反熔絲存儲器為可編程的。依據(jù)本發(fā)明的一目的，本發(fā)明提供一種電子系統(tǒng)，包括在多個電池中，至少有一個電池提供的電壓在正常條件下為1. 0至2. OV ；與積成于一集成電路中的一反熔絲存儲器，該反熔絲存儲器被操作連接到電池且包含多個反熔絲元件，在下列條件中，至少有一個反熔絲元件建構(gòu)在交叉點上多個主動區(qū)線摻有第一種類型的摻雜；多個多晶硅線摻有第二種類型的摻雜，且垂直于主動區(qū)線，其兩側(cè)無間隔的形成；主動區(qū)和多晶硅線之間所制造的一層薄氧化膜；反熔絲存儲器的周邊元件與該集成電路其他部分的邏輯核心或I/O元件相同；及當?shù)谝粋€電壓作用于主動區(qū)線而第二個電壓作用于多晶硅線上，用來擊破交叉點的薄膜氧化層時，如此配置，反熔絲存儲器為可編程的。依據(jù)本發(fā)明的一目的，本發(fā)明提供一種反熔絲存儲器，該反熔絲存儲器用于一集成電路且包括多個反熔絲元件，在下列條件中，至少一個反熔絲元件被建造在交叉點上 多條導體線；多條金屬線，且垂直于導體線；制造于金屬與導體線之間的隔離氧化層；在金屬與導體線交叉點上所開鑿的多個接點；一硅二極管和一層薄氧化層，該氧化層是在放置金屬線之前，制作于至少一個接點之內(nèi)；反熔絲存儲器的周邊元件與在該集成電路的其他部分邏輯核心或I/O元件相同；及當?shù)谝粋€電壓作用于金屬線而第二個電壓作用于導體線上，用來擊破薄膜氧化層時，如此配置，反熔絲存儲器為可編程的。依據(jù)本發(fā)明的一目的，本發(fā)明提供一種電子系統(tǒng)，包括在多個電池中，至少有一個電池提供的電壓在正常條件下為1. 0至2. OV ；反熔絲存儲器集成于集成電路中，該反熔絲存儲器被連接到電池上，且包括多個反熔絲元件，在下列條件中，至少有一個反熔絲元件建構(gòu)在交叉點上多個摻有第一種類型摻雜的導體線；多個金屬線，且垂直于多晶硅線；一層在金屬和導體線之間制造的間隔氧化層；在金屬與導體線交叉點上所開鑿的多個接點； 一硅二極管和一層薄氧化層，該氧化層是在放置金屬線之前，制作于至少一個接點之內(nèi)；反熔絲存儲器的周邊元件與在該集成電路的其他部分邏輯核心或I/O元件相同；及當?shù)谝粋€電壓作用于金屬線而第二個電壓作用于導體上，用以擊破在交叉點的薄氧化層時，如此配置，反熔絲存儲器為可編程的。本發(fā)明的裝置的一般結(jié)構(gòu)為利用介電質(zhì)膜(dielectric film)擊破，而以一個二極管(diode)當編程選擇器，此裝置位于兩個相互垂直交叉導體所形成的儲存元件之中。 有些實例也在本發(fā)明的范疇之中和精神內(nèi)涵之內(nèi)。介電質(zhì)膜一般可以由二氧化硅(SiO2), 氮化硅(SiNx，或Si3N4),氮氧化硅(SON)，或氧化氮氧化物(0N0)。或者，其他類型金屬氧化物，如氧化鋁(Al2O3)，氧化鉿(HfO2)，氧化鎂(MgO)或氧化鋯(ZrO2)，都可以被使用。這些介電質(zhì)膜也許會更昂貴，更難制造，并有較高的擊穿電壓。而二極管可以是硅片制成的介面二極管(junction diode)，由多晶硅所構(gòu)成的二極管，由硅片和多晶硅所構(gòu)成的二極管，或是p-i-n型，由一原生層(intrinsic layer)夾雜于硅或多晶硅所構(gòu)成的P型和N型之間的二極管。原生層意味著不是故意做P或N摻雜，由于粒子向外擴散或污染的關系，它可以是稍微N型或P型。介電質(zhì)膜的形成可在二極管的N或P端點形成前，形成后，或是形成之時完成。兩個相互垂直的導體在不同的實施方案中，可以兩者都是主動區(qū)，主動區(qū)和多晶硅，多晶硅和金屬，或是主動區(qū)和金屬的組合。而交叉點的形成可以是兩個相互垂直導體的交界點，或是兩個相互垂直導體交界點內(nèi)的接點。本發(fā)明的另一個關鍵概念是可以使用一般反熔絲存儲器的周邊所使用的集成電路核心邏輯或I/O元件。在過去，反熔絲的編程電壓非常高，大約需12V或18V，這需要在周邊集成電路使用特高壓的元件，來設計一個反熔絲存儲器。因此，需要更多的掩膜層和更多的工藝步驟，這使得制作成本非常高。本項發(fā)明的一個實例，是避免使用高壓元件，因而降低介電質(zhì)膜的擊穿電壓，這使得集成電路的核心或輸入輸出元件均可被使用。另一種實例， 是于兩個垂直導體之中使用不同的電壓組合方案，使得被選到要編程的儲存元件操作于高電壓范圍，而未被選中的儲存元件則操作于低電壓范圍之內(nèi)。雖然有許多不同的，而且，相當于本發(fā)明的實例，反熔絲儲存元件的大小仍然是 4F2，其中F代表特征尺寸的大小，是反熔絲元件導體的寬度或是間距。明顯的，對于本領域技術人員，本發(fā)明的各種修改和變化，將都是在本發(fā)明之中，并未偏離本發(fā)明的精神或是本發(fā)明的范圍之外。因此，本發(fā)明的意圖為，若涉及本發(fā)明的附加要求和其等值的范圍內(nèi)，對本發(fā)明的修改和變化，將仍視同于本發(fā)明之內(nèi)。本發(fā)明可以實現(xiàn)在許多方面，包括一種方法，系統(tǒng)，設備，或儀器(包括圖形使用界面和計算機可讀媒介)。以下討論幾種發(fā)明的實例。作為一種反熔絲的存儲器，例如，其中一種實例為，一個儲存單位包括多個反熔絲儲存元件。至少一個反熔絲儲存元件可以包括一個介電質(zhì)膜，另一端接上第一個電壓電源線，以及一個至少包括第一種硅和第二種硅的二極管。第一種硅能夠摻第一種摻雜，而第二種硅能夠摻第二種摻雜。一個原生層可以插入于第一種硅和第二種硅之間。第一種硅可以提供為一個二極管的第一端點，而第二種硅可以提供為此二極管的第二端點。第一種硅，可以接上介電質(zhì)膜，而第二種硅可以接上第二條電壓電源線。第一種硅和第二種硅可以制造在兩個相互垂直的導線的交叉點上。導體線可為任意組合的金屬，主動區(qū)，埋層或多晶硅。 如果金屬是導體線之一，而其他的是一個主動區(qū)，埋層或多晶硅，二極管需要明確的建在主動區(qū)，埋層或多晶硅上并有第一和第二類型的硅。如果兩個相互垂直的導體線是埋層和多晶硅，一旦氧化膜被擊穿二極管可以自然產(chǎn)生。當電壓施加于第一條和第二條電源線上時， 介電質(zhì)膜能夠配置變?yōu)榭删幊?，因其電阻值隨之改變，從而改變不同的邏輯狀態(tài)。另外，在其他的實例上，介電質(zhì)膜可以接到第二種硅上，或接在第一種硅和第二種硅之間。作為一種電子系統(tǒng)，例如，其中一種實例為，至少包括一個處理器(processor)，而反熔絲存儲器連接到此處理器上。反熔絲存儲器至少可以包括多個反熔絲儲存元件，作為儲存數(shù)據(jù)之用。每個反熔絲儲存元件，至少包括一個介電質(zhì)膜，接到第一條電壓電源線，和一個至少包括第一種硅和第二種硅的二極管。第一種硅能夠摻第一種摻雜，而第二種硅能夠摻第二種摻雜。一個原生層可以插入于第一種硅和第二種硅之間。第一種硅可以提供為一個二極管的第一端點，而第二種硅可以提供為此二極管的第二端點。第一種硅，可以接上介電質(zhì)膜，而第二種硅可以接在第二條電壓電源線上。第一種硅和第二種硅可以制造在兩個相互垂直的導線的交叉點上。導體線可為任意組合的金屬，主動區(qū)，埋層或多晶硅。如果金屬是導體線之一，而其他的是一個主動區(qū)，埋層或多晶硅，二極管需要明確的建在主動區(qū)，埋層或多晶硅上并有第一和第二類型的硅。如果兩個相互垂直的導體線是埋層和多晶硅，一旦氧化膜被擊穿二極管可以自然產(chǎn)生。當電壓施加于第一條和第二條電源線上時，介電質(zhì)膜能夠配置變?yōu)榭删幊?，因其電阻值隨之改變，從而改變不同的邏輯狀態(tài)。另外，在其他的實例上，介電質(zhì)膜可以接到第二種硅上，或接在第一種硅和第二種硅之間。作為提供一個反熔絲存儲器的一個方法，例如，其中一種實例為，至少提供多個反熔絲儲存元件，并施加電壓于第一條和第二條電壓線上，用以編程至少一個反熔絲儲存元件的邏輯狀態(tài)。至少一個反熔絲儲存元件可以至少包括(i)介電質(zhì)膜接于第一條電壓電源線上，及(ii) 二極管至少包括第一種硅和第二種硅。第一種硅能夠摻第一種摻雜，而第二種硅能夠摻第二種摻雜。一個原生層可以插入于第一種硅和第二種硅之間。第一種硅可以提供為一個二極管的第一端點，而第二種硅可以提供為此二極管的第二端點。第一種硅，可以接上介電質(zhì)膜，而第二種硅可以接上第二條電壓電源線。第一種硅和第二種硅可以制造在兩個相互垂直的導線的交叉點上。導體線可為任意組合的金屬，主動區(qū)，埋層或多晶硅。 如果金屬是導體線之一，而其他的是一個主動區(qū)，埋層或多晶硅，二極管需要明確的建在主動區(qū)，埋層或多晶硅上并有第一和第二類型的硅。如果兩個相互垂直的導體線是埋層和多晶硅，一旦氧化膜被擊穿二極管可以自然產(chǎn)生。當電壓施加于第一條和第二條電源線上時， 介電質(zhì)膜能夠配置變?yōu)榭删幊蹋蚱潆娮柚惦S之改變，從而改變不同的邏輯狀態(tài)。另外，在其他的實例上，介電質(zhì)膜可以接到第二種硅上，或接在第一種硅和第二種硅之間。以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。


圖1(a)顯示在一個現(xiàn)有技術反熔絲介電質(zhì)擊穿的第一個局部氧化(LOCOS)步驟；圖1 (b)顯示在一個現(xiàn)有技術反熔絲介電質(zhì)擊穿的第二個LOCOS步驟；圖1 (c)顯示現(xiàn)有技術金屬氧化硅反熔絲二極管為編程選擇器的一個截面圖；圖1 (d)所示為現(xiàn)有技術反熔絲元件的等效電路圖；圖2 (a)所示為，根據(jù)一個實例，定義在X和Y方向主動區(qū)的介電質(zhì)擊穿反熔絲元件的一個俯視圖；圖2(b)顯示定義在Y方向主動區(qū)的反熔絲介電質(zhì)擊穿元件的一個截面圖；圖2(c)顯示定義在X方向主動區(qū)的反熔絲介電質(zhì)擊穿元件的一個截面圖；圖3(a)所示為定義在主動區(qū)的反熔絲介電質(zhì)擊穿元件的制造步驟(a)截面圖 (參見圖2 (a)-圖2 (c))，制造深埋N+層；圖3(b)所示為定義在主動區(qū)的反熔絲介電質(zhì)擊穿元件的制造步驟(b)截面圖 (參見圖2(a)-圖2(c))，植入場植入層(field implant)；圖3(c)所示為定義在主動區(qū)的反熔絲介電質(zhì)擊穿元件的制造步驟(C)截面圖 (參見圖2 (a)-圖2 (c))，制造主動區(qū)隔離；圖3(d)所示為定義在主動區(qū)的反熔絲介電質(zhì)擊穿元件的制造步驟(d)截面圖 (參見圖2 (a)-圖2 (c))，植入一個為二極管P端的P+植入層；
圖3(e)所示為定義在主動區(qū)的反熔絲介電質(zhì)擊穿元件的制造步驟(e)截面圖 (參見圖2 (a)-圖2 (c))，成長一個層間絕緣層和蝕刻接點；圖3(f)所示為定義在主動區(qū)的反熔絲介電質(zhì)擊穿元件的制造步驟(f)截面圖 (參見圖2 (a)-圖2 (c))，沉積一個為擊穿用的薄絕緣層；圖3(g)所示為定義在主動區(qū)的反熔絲介電質(zhì)擊穿元件的制造步驟(g)截面圖 (參見圖2 (a)-圖2 (c))，沉積一個粘合劑層；圖3(h)所示為定義在主動區(qū)的反熔絲介電質(zhì)擊穿元件的制造步驟(h)截面圖 (參見圖2(a)-圖2(c))，沉積一個金屬沉積層，作圖案，和蝕刻金屬層；圖4所示為，根據(jù)一個實例，定義在金屬和多晶硅的另一種反熔絲介電質(zhì)擊穿元件的一個俯視圖；圖5(a)所示為定義在金屬和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(a)截面圖(參見圖4)，沉積和硅化多晶硅層；圖5(b)所示為定義在金屬和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(b)截面圖(參見圖4)，成長一個層間絕緣層和蝕刻接點；圖5(c)所示為定義在金屬和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(C)截面圖(參見圖4)，沉積一層粘合劑層；圖5(d)所示為定義在金屬和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(d)截面圖(參見圖4)，在接點內(nèi)成長一個p-i-n硅二極管；圖5(e)所示為定義在金屬和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(e)截面圖(參見圖4)，在硅二極管頂部成長一層氧化膜；圖5(f)所示為定義在金屬和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(f)截面圖(參見圖4)，再沉積一層粘合劑層；圖5(g)所示為定義在金屬和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(g)截面圖(參見圖4)，沉積一個金屬沉積層，作圖案，和蝕刻金屬層；圖6所示為定義在金屬和主動區(qū)的反熔絲元件里，使用閑置(redundant)的多晶硅用以增高接點高度截面圖；圖7所示為，根據(jù)一個實例，定義在主動區(qū)和多晶硅的反熔絲介電質(zhì)擊穿元件的一個俯視圖；圖8(a)所示為定義在主動區(qū)和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(a) 截面圖(參見圖7)，建造主動區(qū)的隔離島；圖8(b)所示為定義在主動區(qū)和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(b) 截面圖(參見圖7)，制造深埋N+植入層；圖8(c)截面圖所示為定義在主動區(qū)和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(d)截面圖(參見圖7)，成長原生層和P型晶硅；圖8(d)所示為定義在主動區(qū)和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(e) 截面圖(參見圖7)，成長氧化層；圖8(e)所示為定義在主動區(qū)和多晶硅的反熔絲介電質(zhì)擊穿元件的制造步驟(e) 截面圖(參見圖7)，沉積和蝕刻多晶硅；圖9所示為一個定義在主動區(qū)和金屬層之間反熔絲介電質(zhì)擊穿元件的俯視圖，元
8件中，有一塊多晶硅片于每個交叉點上；圖10(a)所示為定義在主動區(qū)和金屬層的反熔絲介電質(zhì)擊穿元件的制造步驟(a) 截面圖(參見圖9)，建造深埋N+植入層和沉積柵極氧化層；圖10(b)所示為定義在主動區(qū)和金屬層的反熔絲介電質(zhì)擊穿元件的制造步驟(b) 截面圖(參見圖9)，去掉柵極氧化層和沉積P型多晶硅；圖10(c)所示為定義在主動區(qū)和金屬層的反熔絲介電質(zhì)擊穿元件的制造步驟(C) 截面圖(參見圖9)，沉積一個層間絕緣層，鑿開接點和沉積一層粘合劑層；圖10(d)所示為定義在主動區(qū)和金屬層的反熔絲介電質(zhì)擊穿元件的制造步驟(d) 截面圖(參見圖9)，成長晶或沉積一層氧化膜；圖10(e)所示為定義在主動區(qū)和金屬層的反熔絲介電質(zhì)擊穿元件的制造步驟(e) 截面圖(參見圖9)，沉積另一層粘合劑層；圖10(f)所示為定義在主動區(qū)和金屬層的反熔絲介電質(zhì)擊穿元件的制造步驟(f) 截面圖(參見圖9)，沉積一個金屬沉積層，作圖案，和蝕刻一個金屬層；圖11(a)所示為，根據(jù)一個實例示意圖，顯示出一個高值電壓和一個核心邏輯或輸入/輸出電壓，作用于選中和未選中元件的垂直導體之間；圖11(b)所示為，根據(jù)一個實例示意圖，顯示出正電壓和負電壓，作用于選中和未選中元件的垂直導體之間；圖11(c)所示為，根據(jù)一個實例示意圖，顯示出高值電壓和半值編程電壓，作用于選中和未選中元件的垂直導體之間。
具體實施例方式本發(fā)明是關于一個反熔絲介電質(zhì)擊穿元件，它以一個定義在兩個垂直方向交叉點上的二極管當編程選擇器。本發(fā)明將披露有關介電質(zhì)材料，二極管結(jié)構(gòu)，導體類型，工藝步驟，所采用裝置，和選擇元件方式，各種實例都在本發(fā)明的范圍之內(nèi)。圖2(a)所示為，根據(jù)一個實例，顯示出反熔絲介電質(zhì)擊穿元件10的一個俯視圖。 每個反熔絲元件15是定義在X和Y方向的主動區(qū)上。一個深埋N+植入線11陣列擔任為字元線(wordline)，它被建立在X方向且在12主動區(qū)形成之前運行。主動區(qū)在X和Y方向的隔離，可以使用LOCOS或淺溝槽隔離(STI)工藝來完成。在沉積一個層間絕緣層后，每個主動區(qū)可以蝕刻出一個接點13。然后，N型和P型摻雜隨后植入到每個主動區(qū)的接點作為二極管的N和P的終端點。一個介電薄膜，如二氧化硅(SiO2),氮化硅(SiNx，或Si3N4),氮氧化硅(SON)，或氧化氮氧化硅(ONO)，沉積或植入于每個接點用以為編程的擊破。一層金屬層建立在最上方作為一條位元線(bitline)。圖2(b)所示為圖2(a)反熔絲介電質(zhì)擊穿元件沿Y方向的橫截面圖30。深埋N+ 線34位于LOCOS或STI32之間，為連接沿X方向的主動區(qū)，并作為每個二極管的N端點用。 連接主動區(qū)的深埋N+線應比隔離層更為深。然后，一個層間絕緣層31 (通常是二氧化硅) 被成長出來用以隔離上面導體層和主動區(qū)，然后蝕刻出接點。每個接點植入同于P型金氧半晶體管(PMOS)元件的源極和漏極所使用的P+摻雜植入33，作為二極管的P端點使用。 圖2(c)顯示出如圖2(a)和圖2(b)相同的反熔絲介電質(zhì)擊穿元件沿X方向的截面圖20。 深埋N+線M位于LOCOS或STI 22之間，為連接沿X方向的主動區(qū)，并作為每個二極管的N端點用。然后，一個層間絕緣層21 (通常是二氧化硅)被成長出來用以隔離上面導體層和主動區(qū)，然后蝕刻出接點。每個接點植入同于PMOS元件的源極和漏極所使用的P+摻雜植入23，作為二極管的P端點使用。深埋N+線可以一個或兩個步驟制作完成。第一步，植入一個濃度深的N+線摻雜入晶硅中，將X方向的元件連接起來，和然后第二步是，于每個元件中植入一個較淺N型摻雜，并連接到此深埋N+線作為一個二極管的N端點使用。圖3(a)-圖3(h)顯示有關反熔絲介電質(zhì)擊穿元件如圖2 (a)-圖2 (c)所示部分工藝步驟的截面圖40。此截面為沿Y方向的截面圖。圖3 (a)所示為深埋N+線41植入并退火后的截面圖?；ミB的N+線41，連接著X方向的元件，作為每個元件中二極管的N端點，是作為字元線使用。在主動區(qū)來說，N+線應比隔離層更為深和在底部附近較濃的摻雜效果也較好。理想的N+線，是類似一般CMOS工藝下的N型井(N well)的一種淺N型井。圖3 (b) 所示，為在LOCOS內(nèi)成長熱氧化物或STI內(nèi)蝕刻淺壕溝之前的局部氧化植入42步驟。如圖3(c)所示，無論是使用局部氧化或淺溝槽隔離步驟，為主動區(qū)隔離后43的情形。另外， 圖3(a)的N+線41，在局部氧化或淺溝槽隔離43形成于圖3(c)之后，可以植入于晶硅。圖 3 (d)顯示，為一個P+植入44之后的情形，此P+植入跟一個PMOS的源植入或漏植入是相同的，它被視為是每個元件中二極管的P端點。圖3(e)所示，為沉積層間絕緣層45和蝕刻接點45A之后的情形。如圖3(f)顯示，沉積一個薄氧化膜，以為編程擊破之后的情形。一般來說，二氧化硅的厚度在30-80A時，擊穿電壓為6-15V。圖3(g)所示，為沉積一個粘接層之后的情形，其提供使跟上面的金屬有更好的附著性。粘接層可以是200人的氮化錫膜或其他材料。圖3(h)所示，為沉積一個金屬層，作圖案，然后作蝕刻，之后的情形?？赡苄枰嗉觾蓪友谀ひ粚佑脕矶x和建立N+線和另一層用來成長擊穿用的介電質(zhì)膜。圖4所示為，根據(jù)一個實例，被金屬線52和多晶硅線51所定義的反熔絲介電質(zhì)擊穿元件50，的俯視圖。在金屬接點53之內(nèi)，多晶硅51和金屬線52的交叉點上建立一個反熔絲元件55。元件大小是由X方向的金屬間距和Y方向的多晶硅間距決定，所以元件大小是 4F2。圖5(a) -圖5(g)顯示由金屬和多晶硅所定義的反熔絲介電質(zhì)擊穿元件，如圖4所示，部分工藝步驟的截面圖60。此截面為沿Y方向的截面圖。圖5(a)所示，為多晶硅線61 已建立和在上面植入硅化物層62后的截面圖。多晶硅線連接在X方向的元件，作為字元線。上面的硅化物層降低多晶硅線的電阻。圖5(b)所示，為沉積一個層間絕緣層64和蝕刻接點64A后的截面圖。圖5(c)所示，為在接點內(nèi)沉積一層粘合劑層65。圖5(d)顯示， 為硅二極管66，在摻入N型，原生型，P型摻雜后的截面圖。硅二極管可以采用化學氣相沉積(CVD)方式，在原生型內(nèi)改變摻雜(即從N型，原生型，P型摻雜的CVD加工過程中改變摻雜)制造。二極管組成的一個實例，可以是原生型夾雜于P和N型硅中間，即所謂的p-i-n 二極管。原生層是指沒加入任何摻雜物和由于向外擴散或污染而為略N或P型。原生層的厚度決定了二極管的擊穿電壓，它應足夠高，才能防止過早編程。另一個控制二極管擊穿電壓的實例，為在高濃度摻雜的P和N 二極管端點之間使用較少摻雜的N或P型，而不是使用原生層。二極管的厚度大約是3，000-5，000 A，以符合金屬接觸點的高度。此外，p-i-n 二極管的制造，可先沉積晶硅，然后在不同的步驟植入N或P型完成制造。圖5(e)所示，為沉積一層薄薄的氧化物67作為一個反熔絲薄膜的截面圖。介電質(zhì)膜可以由二氧化硅(SiO2), 氮化硅(SiNx，或Si3N4),氮氧化硅(SON)，或氧化-氮氧化物(0N0)。或者其他類型的金屬氧化物，如氧化鋁(Al2O3，氧化鉿(HfO2),或氧化鋯(ZrO2),都可以被使用。如果使用二氧化硅，厚度在30- 80A—般擊穿電壓為6-15V。被擊穿的氧化物可以在一個二極管的P和N端點形成前，形成后，或形成之間制造。圖5(f)所示，為沉積另一粘接層68后的截面圖。圖 5(g)所示，為沉積一層金屬層沉積69，作圖案，和蝕刻后的截面圖。行走于Y方向的金屬是作為位元線使用。在此實例，需要額外一層掩膜來打接點，建立p-i-n或P/N硅二極管，和成長氧化層。粘接層的作用為讓金屬和在接點內(nèi)的不同的材料之間有更好的附著力，粘接層可有一層，二層，或不須粘接層。如圖4所示的實例中，圖5(a)-圖5(g)是關于金屬和多晶硅線所定義的反熔絲元件。在p-i-n 二極管外部或二極管的P和N端點之間有一些實施方案可用于購建氧化膜。 所需的處理制造步驟是大約相同的。但P-i-n 二極管的擊穿機制是硅晶和金屬之間的氧化層擊穿，而P硅晶-氧化物-N硅晶夾層結(jié)構(gòu)的擊穿機制是在P和N型氧化層擊穿。硅晶和金屬之間的擊穿可能會比P和N型硅晶之間的擊穿機制更為可靠。因此，p-i-n 二極管比P 型硅晶-氧化物-N型硅晶夾層結(jié)構(gòu)是更為適合的一個結(jié)構(gòu)。多晶硅線可以很容易地取代為主動區(qū)線，而在另一實例上，其他垂直導體線是金屬，它可以用為在外部有氧化膜的P-i-n 二極管或為一個P型硅晶-氧化物-N型硅晶夾層結(jié)構(gòu)所形成的反熔絲儲存元件。圖4和圖5(a)-圖5(g)所示，多晶硅線可以很容易取代為主動區(qū)線。使用多晶硅線，而不是主動區(qū)線，當成字元線是允許字元線可以偏壓在負電壓上，因為字元線由氧化層隔離出來，而P型/N型介面無法跟主動區(qū)隔開。然而，在另一實例中，定義在金屬和主動區(qū)線的反熔絲儲存元件允許可以調(diào)整接點的高度，而這可于元件中在主動區(qū)與主動區(qū)之間放置閑置多晶硅來完成。圖6顯示了一個由金屬和主動區(qū)線所定義的反熔絲儲存元件的截面圖80。主動區(qū)線81是成長在硅化物 82的下方。閑置多晶硅線83和上方的硅化物84組合被放置在主動區(qū)線與主動區(qū)線之間， 但在場氧化層的上方。由于閑置多晶硅層的厚度增加，也就是在硅表面上方的層間絕緣層 85高度被多晶硅的厚度所提高，或約2,000-5,000A，因此，接點的高度也跟著提高。這使得接點內(nèi)部的P-i-n 二極管或P型-氧化物-N型夾層結(jié)構(gòu)更為深，從而提供更多可以改進的參數(shù)。圖7所示的實例中，是定義在主動區(qū)線92和多晶硅線91之間的反熔絲介電質(zhì)擊穿儲存元件90的俯視圖。在多晶硅91和主動區(qū)92的交接處建購反熔絲介電質(zhì)擊穿儲存元件95。在每邊的多晶硅91線無間隔(spacer)的形成，這使存儲單元的尺寸可以更小。 Spacer是一種CMOS元件的技術，它于下方形成一個輕源漏極植入(LDD)區(qū)域，用以紓緩短溝道效應(short channel effect)。元件大小是由在X方向的主動區(qū)間距和在Y方向的多晶硅間距決定的，因此元件大小是4F2。在構(gòu)建氧化膜之前，主動區(qū)線92可先摻雜N型摻雜物而多晶硅91可摻雜P型摻雜物，以在氧化層被擊穿后自然形成一個P/N 二極管。其主動區(qū)線92可在摻雜N型摻雜物后再摻雜P型摻雜物來特別形成一個P/N 二極管，或在摻雜N 型摻雜物后再摻雜加入原生層以使氧化層被擊穿后自然形成一個P-i-N二極管。原生層是指沒加入任何摻雜物和由于向外擴散或污染而為略N或P型。圖8(a)-圖8(e)所示，為定義在主動區(qū)和多晶硅線之間，如圖7，反熔絲介電質(zhì)擊穿儲存元件工藝步驟的一部分的截面圖100。在此實例上，在主動區(qū)和多晶硅之間的柵極氧化層作為反熔絲儲存元件的擊破。截面圖為沿X的方向。圖8(a)顯示了主動區(qū)間的隔離層(isolation)，如局部氧化或淺溝槽隔離104，的截面圖，本層是建立在標準CMOS工藝 P型本體101之上的。然后，晶硅表面植入N+層106來產(chǎn)生深埋N+線作為如圖8(b)的位元線之用。深埋N+線往往是于底部摻較濃的N+摻雜，而在表面附近摻較輕N+的摻雜，最上方則植入硅化物(silicide)用為減少位元線的電阻。通常也使用金屬延固定的間隔跳接(strap)方式，以進一步減少位元線的電阻。圖8(c)顯示了一個P型植入107之后的一個截面圖。P型摻雜和深埋N+層構(gòu)成了一個P/N介面二極管。圖8(d)所示為沉積或成長一層薄薄的氧化物108成為介電質(zhì)層的截面圖。然后，沉積多晶硅109，作圖案，植入P+型摻雜，再蝕刻來作為儲存元件的位元線之用，它運行在X方向，如圖8(e)所示即是。多晶硅109可以硅化，用以減少電阻，且在每邊無間隔(spacer)形成，致使儲存單元可以變得更小。其余的工藝步驟則和標準CMOS工藝相同。如將適當?shù)碾妷菏┘佑谏盥馧+線和多晶硅線之間，使得多晶硅和深埋N+層的交叉點成為一個二極管的P和N端點，此時柵極氧化層可當為擊破使用。需要多一層掩膜來建構(gòu)深埋N+線和成長出深濃N+型植入。一種作法是減低P型摻雜劑的劑量。如果沒有明確的P型植入來建立一個P/N 二極管，圖8 (c)，一個隱含的二極管，從P型多晶硅和N型深埋線路，在氧化層擊穿之后也許仍然可能被創(chuàng)建。另一種實例，是在P型摻雜未形成之前，在硅表面上制造一層原生層來創(chuàng)建一個p-i-n 二極管。 原生意味著沒有故意摻N或P型摻雜，由于向外擴散或污染關系，原生層可以稍微為N或P 型。然而，另一種實例，是在多晶硅沉積和氧化物制成之前，在硅表面上沒有任何P型摻雜時，先制成一層原生層。在圖8(d)中，成長或沉積氧化物108的步驟也許可以省略。此步驟可以跟標準CMOS工藝的柵極氧化層的工藝一起制作。這是建立在交叉點上各種隱式或顯式的P/N介面二極管的制作方式。圖9所示為，根據(jù)一個實例，定義在主動線111和金屬線114上，而且多晶硅片112 成長在交叉點上的一個反熔絲介電質(zhì)擊穿元件Iio的俯視圖。在金屬114和主動區(qū)111的交界處建立一個介電質(zhì)擊穿元件115，其中多晶硅和主動區(qū)作為一個二極管的P和N型的端點。元件大小是由X方向的主動區(qū)間距和Y方向的多晶硅間距決定，所以元件大小是4F2。圖10(a)-圖10(f)所示，為定義在主動區(qū)和金屬之間，而且在每個接觸點上有一片多晶硅片，如圖9，的反熔絲介電質(zhì)擊穿儲存元件工藝步驟的一部分，的截面圖120。在此實例上，在柵極氧化層去除之后一個由多晶硅補丁和主動線所建構(gòu)的二極管就形成。然后一個氧化物薄膜生長出或沉積于接點內(nèi)。這是沿Y方向的截面圖。圖10(a)所示為N型主動線121內(nèi)置和柵極氧化層122成長在硅基體上方的截面圖。主動線連接著在X方向的元件及作為位元線之用。圖10(b)所示，為柵極氧化層去除后和多晶硅片123內(nèi)置于主動區(qū)的截面圖。多晶硅是P型的而主動區(qū)是N型的，以致于一個二極管形成，而為反熔絲元件的編程選擇器之用。圖10(c)所示為沉積一個層間絕緣層124，蝕刻接點124A，和沉積薄薄的粘合劑層125之后的截面圖。圖10(d)所示為氧化膜1 制造后的截面圖。氧化膜可以由二氧化硅(SiO2)，氮化硅(Si3N4或SiNx)，氮氧化硅(SON)，氧化-氮氧化物(0N0)?；蛘咂渌愋偷慕饘傺趸?，都可以由氧化長出或是沉積出來。氧化層的厚度決定了反熔絲元件進行編程的擊穿電壓。如果使用二氧化硅厚度一般為30- 80A，擊穿電壓約為6-15V。圖 10(e)顯示沉積另一層的粘接層128。圖10(f)顯示，為沉積金屬層129，作圖案，和蝕刻之后的情形。運行在Y方向的金屬是作為一個位元線使用。在此實例，需要兩層額外的掩膜來去除柵極氧化層和開鑿接點用以建構(gòu)二極管和氧化膜。如果工藝中提供一個以上的柵極氧化元件，柵極氧化層掩膜可以跟CMOS工藝共享。粘接層的作用是讓金屬和在接點內(nèi)的不同的材料之間有更好的附著力，粘接層可有一層，二層，或沒有粘接層。雖然反熔絲可以在標準CMOS工藝的下多幾層掩膜制造，如果考慮周邊電路的高電壓元件，因為元件的編程電壓往往是非常高，約為10-15V，所以可能需要更多層掩膜。作為一個經(jīng)驗法則，SiO2薄膜的擊穿電壓是每10 A為2V，例如，30 ASiO2薄膜的擊穿電壓是6V左右。降低介電質(zhì)膜的厚度可以降低編程電壓，這使得周邊電路不需要使用高壓元件。新型半選擇的方式，也有助于減輕使用高電壓元件的需求，以至于在其他部分的核心邏輯或I/O集成電路能夠使用于嵌入式應用中。圖11(a)顯示了 4x5的反熔絲陣列200，以紓緩在周邊的高壓電源要求的一個實例。假設周邊電路和其余部分集成電路的電壓是5V，而反熔絲編程電壓為8V，兩個垂直導體的電壓擺幅分別為0-5V，5-8V。選定的元件202在水平線為OV和在垂直線為8V，以致于交叉點上被選到元件的編程電壓為8V。然而，對于那些未被選到元件，電壓則為5V，或3V， 因此，不可能有編程發(fā)生。8V編程電壓對周邊裝置來說，如維持在最大的編程時間內(nèi)，是足夠低的。通過這樣做，不僅不需要高電壓元件，而且內(nèi)部電壓發(fā)生器也不需要。這種元件的選擇方案不需要任何負電壓，若需負電壓，可能需要額外的掩膜，因為需要從P本體中隔離 N型金氧半晶體管(NMOS)出來。圖11(b)顯示了另一種實例，一個虹5的反熔絲陣列300，用以紓緩在周邊高壓電源的要求。假設周邊電路和其余部分集成電路的電壓是4V，而反熔絲編程電壓為8V，兩個垂直導體的電壓擺幅分別是0-4V，4-0V。選定的元件302在水平線為-4V和在垂直線為 4V,以致于交叉點上被選到元件的編程電壓為8V。然而，對于那些未被選到的元件，電壓則為-4V，或4V，因此，編程不可能發(fā)生。如果8V的編程電壓對周邊裝置難以維持或過高，這種正面和負面的供應電壓也許是一個理想的結(jié)合。通過這樣做，不僅不需要高電壓元件，而且內(nèi)部電壓發(fā)生器也不需要。這種元件的選擇方案需要負電壓，可能需要額外的掩膜，讓N 型金屬氧化電晶體(NMOS)從P本體中隔離出來。圖11(c)所示為行和列的電壓擺幅在0至4V的另一半選擇方式400。選定的元件402，應用于列的電壓是8V而應用于行的電壓為0V，以至于選定的元件402的編程電壓是8V。另一方面，未被選到的元件401，行和列均為4V，或行或列一個為4V而另一個為0V， 以至于產(chǎn)生的電壓降為4V或0V，以防止元件被編程。在這個方案中，可能需要一個電壓發(fā)生器用以產(chǎn)生編程電壓的一半。本發(fā)明的實例中有許多變化。例如，通過以上的討論，本體可以是N型而不是P型。 N型或P型摻雜可以互換，以至于p-i-n 二極管和n-i-p 二極管被認為是相同的。p_氧化物-η和η-氧化物-P夾層結(jié)構(gòu)也是類似。一些工藝步驟，如粘合劑層，可以省略。制造氧化膜的步驟可以反過來和P-i-n或P/N 二極管可能互換。擊穿介電質(zhì)膜可以在P型和N型二極管制作之前，之后或之間制作。多晶硅和主動區(qū)在一個舊的工藝中可能不被硅化。當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領域的技術人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種反熔絲存儲器，該反熔絲存儲器積成于一集成電路中，其特征在于，包括多個反熔絲元件，其中至少一個反熔絲元件建造在下列組合的交叉點上多個主動區(qū)線摻有第一種類型的摻雜；多個多晶硅線摻有第二類的摻雜，且垂直于主動區(qū)線，其兩側(cè)無間隔的形成；主動區(qū)線和多晶硅線之間所制造的一層薄氧化膜；該反熔絲存儲器的周邊元件與該集成電路其他部分的核心邏輯或I/O元件相同，及該反熔絲存儲器以第一個電源電壓作用于主動區(qū)線上而第二個電源電壓作用于多晶硅線上，用來擊破交叉點上的薄氧化層時，如此配置，反熔絲存儲器為可編程的。
2.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，主動區(qū)和多晶硅線之間的氧化層工藝與互補式金氧半晶體管柵極氧化層工藝相同。
3.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，主動區(qū)和多晶硅線之間的材料與互補式金氧半晶體管柵極氧化層工藝相同，但有不同厚度。
4.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，主動區(qū)線之間是由二氧化硅，硅或金屬氧化層的材料來區(qū)隔。
5.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，主動區(qū)線植入第一種類型的摻雜先于互補式金氧半晶體管元件的源極或漏極植入。
6.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，硅化層成長在多晶硅線或主動區(qū)線之上。
7.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，主動區(qū)線和多晶硅線之間的氧化層厚度小于50A。
8.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，主動區(qū)線于制造氧化膜之前先摻雜第二類型的摻雜。
9.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，一層非故意摻雜硅層制造，先于氧化膜制造而后于摻雜第一種類型摻雜的主動區(qū)線。
10.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，主動區(qū)線或多晶硅線以金屬線每隔N元件跳接一次，其中N彡4。
11.根據(jù)權(quán)利要求1所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，主動區(qū)線或多晶硅線的電壓擺幅，是編程電壓的一半。
12.一種電子系統(tǒng)，其特征在于，包括在多個電池中，至少有一個電池提供的電壓在正常條件下為1. 0至2. OV ；與積成于一集成電路中的一反熔絲存儲器，該反熔絲存儲器被操作連接到電池且包含多個反熔絲元件，在下列條件中，至少有一個反熔絲元件建構(gòu)在交叉點上多個主動區(qū)線摻有第一種類型的摻雜；多個多晶硅線摻有第二種類型的摻雜，且垂直于主動區(qū)線，其兩側(cè)無間隔的形成；主動區(qū)和多晶硅線之間所制造的一層薄氧化膜；反熔絲存儲器的周邊元件與該集成電路其他部分的邏輯核心或I/O元件相同；及當?shù)谝粋€電壓作用于主動區(qū)線而第二個電壓作用于多晶硅線上，用來擊破交叉點的薄膜氧化層時，如此配置，反熔絲存儲器為可編程的。
13.一種反熔絲存儲器，該反熔絲存儲器用于一集成電路，其特征在于，包括多個反熔絲元件，在下列條件中，至少一個反熔絲元件被建造在交叉點上 多條導體線；多條金屬線，且垂直于導體線； 制造于金屬與導體線之間的隔離氧化層； 在金屬與導體線交叉點上所開鑿的多個接點；一硅二極管和一層薄氧化層，該氧化層是在放置金屬線之前，制作于至少一個接點之內(nèi)；反熔絲存儲器的周邊元件與在該集成電路的其他部分邏輯核心或I/O元件相同；及當?shù)谝粋€電壓作用于金屬線而第二個電壓作用于導體線上，用來擊破薄膜氧化層時， 如此配置，反熔絲存儲器為可編程的。
14.根據(jù)權(quán)利要求13所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，導體線是多晶硅線。
15.根據(jù)權(quán)利要求13所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，導體線是主動區(qū)線，且有源極/漏極植入之前的一種濃度植入。
16.根據(jù)權(quán)利要求13所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，薄氧化層的制造是在每個接點中硅二極管制成之后制造的。
17.根據(jù)權(quán)利要求13所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，薄氧化層被制造于至少一個接點之內(nèi)，該薄氧化層介于一個二極管的第一和第二部分，而此二極管的第一部分和第二部分有不同類型的摻雜，該第一部分及第二部分作為此二極管的P型和 N型端點。
18.根據(jù)權(quán)利要求13所述的反熔絲存儲器，其特征在于，在該反熔絲元件中，薄氧化層是二氧化硅，氮化硅，氮氧化硅，氧化氮氧化物。
19.一種電子系統(tǒng)，其特征在于，包括在多個電池中，至少有一個電池提供的電壓在正常條件下為1. 0至2. OV ； 反熔絲存儲器集成于集成電路中，該反熔絲存儲器被連接到電池上，且包括多個反熔絲元件，在下列條件中，至少有一個反熔絲元件建構(gòu)在交叉點上 多個摻有第一種類型摻雜的導體線； 多個金屬線，且垂直于多晶硅線； 一層在金屬和導體線之間制造的間隔氧化層； 在金屬線與導體線交叉點上所開鑿的多個接點；一硅二極管和一層薄氧化層，該氧化層是在放置金屬線之前，制作于至少一個接點之內(nèi)；反熔絲存儲器的周邊元件與在該集成電路的其他部分邏輯核心或I/O元件相同；及當?shù)谝粋€電壓作用于金屬線而第二個電壓作用于導體線上，用以擊破在交叉點的薄氧化層時，如此配置，反熔絲存儲器為可編程的。
全文摘要
一種反熔絲存儲器及電子系統(tǒng)，反熔絲存儲器積成于一集成電路中，包括多個反熔絲元件，其中至少一個反熔絲元件建造在下列組合的交叉點上多個主動區(qū)線摻有第一種類型的摻雜；多個多晶硅線摻有第二類的摻雜，且垂直于主動區(qū)線，其兩側(cè)無間隔的形成；主動區(qū)線和多晶硅線之間所制造的一層薄氧化膜；該反熔絲存儲器的周邊元件與該集成電路其他部分的核心邏輯或I/O元件相同，及該反熔絲存儲器以第一個電源電壓作用于主動區(qū)線上而第二個電源電壓作用于多晶硅線上，用來擊破交叉點上的薄氧化層時，如此配置，反熔絲存儲器為可編程的。本發(fā)明基于兩個相互垂直交叉導體之間的介電質(zhì)擊穿，且在標準CMOS邏輯工藝上以最少的外加步驟完成并適于嵌入式應用。
文檔編號G11C17/16GK102544011SQ201110405098
公開日2012年7月4日 申請日期2011年12月8日 優(yōu)先權(quán)日2010年12月8日
發(fā)明者莊建祥 申請人:莊建祥