專利名稱：晶體管裝置和集成電路的制作方法
技術(shù)領(lǐng)域：
實施例總體上涉及晶體管裝置和集成電路。
背景技術(shù)：
現(xiàn)場可編程門陣列(FPGA)可以用于實現(xiàn)邏輯電路。FPGA可以包括邏輯元件的陣列以及具有多個或多種(例如上千或上萬)可編程互連的布線(wiring)互連，從而可以(例如由用戶)將FPGA配置成具有所定義的邏輯功能的集成電路。每個可編程互連或開關(guān)可以例如將集成電路中的兩個電路節(jié)點相連接，以形成(或打破)布線互連或者設(shè)置邏輯元件的一個或多個功能。FPGA可以通過基于非易失性存儲器(NVM)的FPGA單元實現(xiàn)。每個FPGA單元可以包括晶體管裝置，該晶體管裝置包括開關(guān)晶體管(開關(guān)器件)和感測晶體管(感測器件)。 感測晶體管可以用于對單元進(jìn)行編程或擦除，而開關(guān)晶體管可以用于讀取該單元的編程狀態(tài)。


在附圖中，貫穿不同視圖，相似的參考標(biāo)記一般指代相同部分。附圖不必按比例繪制，一般地，重點在于示意實施例的原理。在以下描述中，參照以下附圖來描述各個實施例， 在附圖中
圖1示出了根據(jù)一個實施例的晶體管裝置的示意圖； 圖2示出了根據(jù)另一實施例的集成電路的示意圖3A示出了根據(jù)另一實施例的晶體管裝置的示意自上而下視圖(top-down view)； 圖;3B和3C示出了圖3A的晶體管裝置的示意橫截面視圖； 圖4A示出了根據(jù)另一實施例的晶體管裝置的示意自上而下視圖； 圖4B和4C示出了圖4A的晶體管裝置的示意橫截面視圖； 圖5A示出了根據(jù)另一實施例的晶體管裝置的示意自上而下視圖； 圖5B和5C示出了圖5A的晶體管裝置的示意橫截面視圖。
具體實施例方式以下詳細(xì)描述參照了附圖，附圖以示意的方式示出了可實施本發(fā)明的具體細(xì)節(jié)和實施例。這些實施例被足夠詳細(xì)地描述以使本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā)明。在不脫離本發(fā)明的范圍的前提下，可以利用其他實施例并且可以進(jìn)行結(jié)構(gòu)、邏輯和電氣方面的改變。各個實施例不一定相互排斥，因為一些實施例可以與一個或多個其他實施例進(jìn)行組合以形成新實施例。這里使用的術(shù)語“層”或“層結(jié)構(gòu)”可以被理解為指代單個層或者包括多個子層的層序列(也被稱作層堆疊)。在層序列或?qū)佣褩Ｖ?，各個子層可以例如包括不同材料或可以由不同材料制成，或者，至少一個子層可以包括與另一子層相同的材料或可以由與另一子層相同的材料制成。這里使用的術(shù)語“布置在……上”、“安置在……上”或“形成在……上”可以被理解為指代可以以直接機械和/或電氣接觸的方式位于另一層(元件或?qū)嶓w)上的層(或者某其他元件或?qū)嶓w)。層(元件或?qū)嶓w)還可以以與另一層(元件或?qū)嶓w)間接(機械和/或電氣) 接觸的方式定位，在這種情況下，一個或多個附加層(元件或?qū)嶓w)可以存在于其間。這里使用的術(shù)語“布置在……上方”、“安置在……上方”或“形成在……上方”可以被理解為指代可以至少間接地位于另一層(元件或?qū)嶓w)上的層(或者某其他元件或?qū)嶓w)。 即，一個或多個其他層(元件或?qū)嶓w)可以位于給定層(元件或?qū)嶓w)之間。術(shù)語“電氣連接”、“電氣接觸”或“電氣耦合”可以被理解為包括直接電氣連接、接觸或耦合以及間接電氣連接、接觸或耦合。圖1示出了根據(jù)一個實施例的晶體管裝置100的示意圖。晶體管裝置100可以包括開關(guān)晶體管120和感測晶體管140。開關(guān)晶體管120可以包括電荷存儲結(jié)構(gòu)1 和控制結(jié)構(gòu)125。感測晶體管140可以包括電荷存儲結(jié)構(gòu)144、控制結(jié)構(gòu)145和選擇結(jié)構(gòu)146。開關(guān)晶體管120的電荷存儲結(jié)構(gòu)IM可以電氣連接至感測晶體管140的電荷存儲結(jié)構(gòu)144，如圖1中的連接線168所示。例如，根據(jù)一個實施例，開關(guān)晶體管120的電荷存儲結(jié)構(gòu)IM和感測晶體管140的電荷存儲結(jié)構(gòu)144可以是公共電荷存儲結(jié)構(gòu)的一部分，例如根據(jù)一個實施例(未示出，參見例如圖3A)的公共浮動?xùn)诺囊徊糠帧？商鎿Q地，連接線168可以表示將電荷存儲結(jié)構(gòu)1M、144彼此電氣連接的適當(dāng)布線。感測晶體管140可以被配置為使得可以彼此獨立地對感測晶體管140的選擇結(jié)構(gòu) 146和控制結(jié)構(gòu)145進(jìn)行電氣控制。換言之，可以與控制結(jié)構(gòu)145的電位獨立地設(shè)置或改變選擇結(jié)構(gòu)146的電位，反之亦然。因此，可以使選擇結(jié)構(gòu)146例如達(dá)到可與控制結(jié)構(gòu)145的電位不同的電位，反之亦然。根據(jù)一個實施例，開關(guān)晶體管120可以被配置為1晶體管器件(也被稱作IT器件) (未示出，參見例如圖:3B)。例如，開關(guān)晶體管120可以沒有選擇結(jié)構(gòu)。根據(jù)一些實施例，開關(guān)晶體管120的控制結(jié)構(gòu)125可以電氣連接至感測晶體管140 的控制結(jié)構(gòu)145，如圖1中的虛線連接線170所示。例如，根據(jù)一個實施例，開關(guān)晶體管120 的控制結(jié)構(gòu)125和感測晶體管140的控制結(jié)構(gòu)145可以是公共控制結(jié)構(gòu)的一部分，例如根據(jù)一個實施例(未示出，參見例如圖3A)的公共浮動?xùn)诺囊徊糠帧？商鎿Q地，虛線連接線170 可以表示將控制結(jié)構(gòu)125、145彼此電氣連接的適當(dāng)布線。根據(jù)一個實施例，開關(guān)晶體管120的電荷存儲結(jié)構(gòu)1 和感測晶體管140的電荷存儲結(jié)構(gòu)144均可以包括或被配置為浮動?xùn)?未示出，參見例如圖;3B和3C)。根據(jù)一個實施例，開關(guān)晶體管120的控制結(jié)構(gòu)125和感測晶體管140的控制結(jié)構(gòu)145均可以包括或被配置為控制柵(未示出，參見例如圖3B和3C)。根據(jù)一個實施例，感測晶體管140的選擇結(jié)構(gòu) 146可以包括或被配置為選擇柵(未示出，參見例如圖3C)。根據(jù)一個實施例，開關(guān)晶體管120的電荷存儲結(jié)構(gòu)(如浮動?xùn)?IM和感測晶體管 140的電荷存儲結(jié)構(gòu)(如浮動?xùn)?144可以是公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?的一部分。 換言之，開關(guān)晶體管120和感測晶體管140可以共享公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?(未示出，參見例如圖3A)。電荷存儲結(jié)構(gòu)(如浮動?xùn)?1對、144或公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?可以包括導(dǎo)電材料或可以由導(dǎo)電材料制成。根據(jù)一個實施例，電荷存儲結(jié)構(gòu)(如浮動?xùn)?124、144或公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?中的至少一個可以包括多晶硅或可以由多晶硅制成。根據(jù)一個實施例，開關(guān)晶體管120的控制結(jié)構(gòu)(如控制柵)125和感測晶體管140 的控制結(jié)構(gòu)(如控制柵)145可以是公共控制結(jié)構(gòu)(如公共控制柵)的一部分。換言之，開關(guān)晶體管120和感測晶體管140可以共享公共控制結(jié)構(gòu)(如公共控制柵)(未示出，參見例如圖 3A)。控制結(jié)構(gòu)(如控制柵)125、145或公共控制結(jié)構(gòu)(如公共控制柵)可以包括導(dǎo)電材料或可以由導(dǎo)電材料制成。根據(jù)一個實施例，控制結(jié)構(gòu)(如控制柵)125、145或公共控制結(jié)構(gòu) (如公共控制柵)中的至少一個可以包括多晶硅或可以由多晶硅制成。根據(jù)一些實施例，感測晶體管140可以被配置為2晶體管器件(也被稱作2T器件) (未示出，參見例如圖3C)。根據(jù)一個實施例，感測晶體管140可以被配置為分柵器件(未示出，參見例如圖 3C)。根據(jù)一個實施例，感測晶體管140的電荷存儲結(jié)構(gòu)(如浮動?xùn)?144和控制結(jié)構(gòu)(如控制柵)145可以被堆疊。換言之，感測晶體管140的電荷存儲結(jié)構(gòu)(如浮動?xùn)?144和控制結(jié)構(gòu)(如控制柵)145可以形成堆疊(如柵堆疊)(未示出，參見例如圖3C)。根據(jù)一個實施例，開關(guān)晶體管120的電荷存儲結(jié)構(gòu)(如浮動?xùn)?1 和控制結(jié)構(gòu)(如控制柵)125可以被堆疊。換言之，開關(guān)晶體管120的電荷存儲結(jié)構(gòu)(如浮動?xùn)?1 和控制結(jié)構(gòu)(如控制柵)125可以形成堆疊(如柵堆疊)(未示出，參見例如圖:3B)。根據(jù)一個實施例，公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?和公共控制結(jié)構(gòu)(如公共控制柵)可以被堆疊。換言之，公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?和公共控制結(jié)構(gòu)(如公共控制柵)可以形成堆疊(如柵堆疊)(未示出，參見例如圖3A)。根據(jù)一個實施例，感測晶體管140的選擇結(jié)構(gòu)(如選擇柵)146可以被配置為間隔部(spacer)，所述間隔部被布置在感測晶體管140的電荷存儲結(jié)構(gòu)(如浮動?xùn)?144和/或控制結(jié)構(gòu)⑶口控制柵)145的側(cè)壁上方。換言之，根據(jù)該實施例，可以使用間隔部技術(shù)來形成選擇結(jié)構(gòu)⑶口選擇柵)146。選擇結(jié)構(gòu)(如選擇柵)146可以包括導(dǎo)電材料或可以由導(dǎo)電材料制成。根據(jù)一個實施例，選擇結(jié)構(gòu)(如選擇柵)146可以包括多晶硅或可以由多晶硅制成。根據(jù)一個實施例，感測晶體管140可以被配置為對開關(guān)晶體管120和感測晶體管 140的電荷存儲結(jié)構(gòu)(如浮動?xùn)?124,144進(jìn)行編程和/或擦除。例如，在一個實施例中，感測晶體管140可以被配置為對公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?進(jìn)行編程和/或擦除?？梢酝ㄟ^對感測晶體管140施加適當(dāng)電位來實現(xiàn)編程和/或擦除，使得編程或擦除電流可以流經(jīng)感測晶體管140并對電荷存儲結(jié)構(gòu)124、144進(jìn)行充電或放電。根據(jù)一個實施例，感測晶體管140可以被配置為使用源極側(cè)注入(SSI)機制來對電荷存儲結(jié)構(gòu)(如浮動?xùn)?124,144或公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?進(jìn)行編程。根據(jù)另一實施例，感測晶體管140可以被配置為使用Rwler-Nordheim (FN)隧穿機制來對電荷存儲結(jié)構(gòu)(如浮動?xùn)?124,144或公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?進(jìn)行編程。根據(jù)一個實施例，感測晶體管140可以被配置為使用Rwler-Nordheim (FN)隧穿機制來對電荷存儲結(jié)構(gòu)(如浮動?xùn)?124,144或公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?進(jìn)行擦除。根據(jù)一個實施例，開關(guān)晶體管120可以被配置為讀取電荷存儲結(jié)構(gòu)(如浮動?xùn)? 124,144或公共電荷存儲結(jié)構(gòu)(如公共浮動?xùn)?的編程狀態(tài)。可以通過對開關(guān)晶體管120施加適當(dāng)電位來實現(xiàn)讀取，使得讀電流可以流經(jīng)開關(guān)晶體管120。讀電流的量值可以指示編程狀態(tài)。根據(jù)一個實施例，可選地，開關(guān)晶體管120可以包括選擇結(jié)構(gòu)126，如虛線所示。根據(jù)一個實施例，選擇結(jié)構(gòu)126可以電氣連接至感測晶體管140的選擇結(jié)構(gòu)146，如圖1中的虛線連接線172所示。例如，根據(jù)一個實施例，開關(guān)晶體管120的選擇結(jié)構(gòu)1 和感測晶體管140的選擇結(jié)構(gòu)146可以是公共選擇結(jié)構(gòu)的一部分，例如根據(jù)一個實施例(未示出，參見例如圖5A)的公共選擇柵的一部分。可替換地，虛線連接線172可以表示將選擇結(jié)構(gòu)126、 146彼此電氣連接的適當(dāng)布線。根據(jù)一個實施例，可以彼此獨立地對開關(guān)晶體管120的選擇結(jié)構(gòu)1 和控制結(jié)構(gòu) 125進(jìn)行電氣控制。換言之，可以與控制結(jié)構(gòu)125的電位獨立地設(shè)置或改變選擇結(jié)構(gòu)126 的電位，反之亦然。因此，可以使選擇結(jié)構(gòu)1 達(dá)到可與控制結(jié)構(gòu)125的電位不同的電位， 反之亦然。根據(jù)一個實施例，開關(guān)晶體管120可以被配置為2晶體管器件(2T器件)。根據(jù)一個實施例，開關(guān)晶體管120可以被配置為分柵器件。根據(jù)一個實施例，開關(guān)晶體管120的選擇結(jié)構(gòu)1 可以被配置為選擇柵。根據(jù)一個實施例，開關(guān)晶體管120的選擇柵可以被配置為間隔部，所述間隔部被布置在開關(guān)晶體管120的電荷存儲結(jié)構(gòu)(如浮動?xùn)?124和/或控制結(jié)構(gòu)(如控制柵)125的側(cè)壁上方。根據(jù)一些實施例，晶體管裝置100還可以包括襯底101 (例如半導(dǎo)體襯底，如硅襯底)，并且，開關(guān)晶體管120和/或感測晶體管140可以被布置在襯底101中或被布置在襯底101之上(例如上方)，如圖1所示。根據(jù)一個實施例，晶體管裝置100可以被配置為可編程互連或可以用在可編程互連中。根據(jù)一個實施例，晶體管裝置100可以被配置為可編程邏輯器件(PLD)或可以用在可編程邏輯器件(PLD)中。根據(jù)一個實施例，晶體管裝置100可以被配置為現(xiàn)場可編程門陣列(FPGA)單元或可以用在現(xiàn)場可編程門陣列(FPGA)單元中。多個FPGA單元可以例如被耦合以形成可以例如被配置為用于實現(xiàn)一個或多個邏輯功能的邏輯電路的集成電路。圖2示出了根據(jù)另一實施例的集成電路200的示意圖。集成電路200可以包括多個現(xiàn)場可編程門陣列(FPGA)單元201。在圖2中，作為示例，示出了 4個單元201，一般地，集成電路200可以包括任意數(shù)目的單元201。每個FPGA 單元201可以包括根據(jù)這里描述的實施例之一的晶體管裝置或者可以由該晶體管裝置構(gòu)成。例如，每個FPGA單元201可以包括如上結(jié)合圖1所述的晶體管裝置100(可替換地，根據(jù)這里描述的一個或多個其他實施例的晶體管裝置)。至少一些單元201可以彼此電氣連接，如圖2中的連接202所象征。各個單元201之間的連接可以例如利用適當(dāng)布線(例如一個或多個導(dǎo)線)而實現(xiàn)。根據(jù)一些實施例，單元201可以被形成在襯底101中或被形成在襯底101之上(例如上方)，如圖所示。根據(jù)一個實施例，集成電路200可以被配置為可編程邏輯電路。邏輯電路可以例如提供或?qū)崿F(xiàn)一個或多個邏輯功能。根據(jù)一個實施例，集成電路200可以被配置為現(xiàn)場可編程門陣列(FPGA)。圖3A示出了根據(jù)另一實施例的晶體管裝置300的示意自上而下布局視圖。晶體管裝置300包括開關(guān)晶體管320和緊鄰開關(guān)晶體管320布置的感測晶體管340。圖是沿圖 3A中的線A-A’的晶體管裝置300的示意橫截面視圖，并且圖3C是沿圖3A中的線B-B’的晶體管裝置300的示意橫截面視圖。作為示意，圖:3B是晶體管裝置300的開關(guān)晶體管320 的橫截面視圖，而圖3C是晶體管裝置300的感測晶體管340的橫截面視圖。根據(jù)一些實施例，晶體管裝置300可以被形成在襯底101 (如所示)(例如，半導(dǎo)體襯底，如硅襯底(可替換地，可以使用其他半導(dǎo)體材料))中和/或被形成在襯底101之上。 根據(jù)一個實施例，襯底101可以被配置為P型襯底。根據(jù)另一實施例，襯底101可以被配置為η型襯底。根據(jù)其他實施例，晶體管裝置300可以被形成在一個或多個摻雜阱區(qū)(未示出) 中和/或之上，該一個或多個摻雜阱區(qū)可以被形成在襯底101中。開關(guān)晶體管320包括被布置在襯底101上方的電荷存儲結(jié)構(gòu)IM和被布置在電荷存儲結(jié)構(gòu)1 上方的控制結(jié)構(gòu)125。根據(jù)所示的實施例，開關(guān)晶體管320的電荷存儲結(jié)構(gòu) 124被配置為浮動?xùn)?，并且開關(guān)晶體管320的控制結(jié)構(gòu)125被配置為控制柵。根據(jù)所示的實施例，開關(guān)晶體管320的浮動?xùn)臝M和控制柵125由多晶硅制成。根據(jù)其他實施例，開關(guān)晶體管320的浮動?xùn)臝M和/或控制柵125可以包括其他導(dǎo)電材料或可以由其他導(dǎo)電材料制成。根據(jù)一些實施例，開關(guān)晶體管320的浮動?xùn)臝M和控制柵125可以彼此電氣絕緣和/ 或與襯底101電氣絕緣，例如憑借被布置在其間的一個或多個電氣絕緣(介電)層(未示出)。感測晶體管340包括被布置在襯底101上方的電荷存儲結(jié)構(gòu)144和被布置在電荷存儲結(jié)構(gòu)144上方的控制結(jié)構(gòu)145。根據(jù)所示的實施例，感測晶體管340的電荷存儲結(jié)構(gòu) 144被配置為浮動?xùn)?，并且感測晶體管340的控制結(jié)構(gòu)145被配置為控制柵。根據(jù)所示的實施例，感測晶體管340的浮動?xùn)?44和控制柵145由多晶硅制成。根據(jù)其他實施例，感測晶體管340的浮動?xùn)?44和/或控制柵145可以包括其他導(dǎo)電材料或可以由其他導(dǎo)電材料制成。根據(jù)一些實施例，感測晶體管340的浮動?xùn)?44和控制柵145可以彼此電氣絕緣和 /或與襯底101電氣絕緣，例如憑借被布置在其間的一個或多個電氣絕緣(介電)層。感測晶體管340還包括選擇結(jié)構(gòu)146。根據(jù)所示的實施例，感測晶體管340的選擇結(jié)構(gòu)146被配置為選擇柵。選擇柵146可以被配置為間隔部并且可以被布置在感測晶體管340的浮動?xùn)?44和控制柵145的側(cè)壁上方，如圖所示。選擇柵146可以與浮動?xùn)?44、 控制柵145和襯底101電氣絕緣，例如憑借被布置在其間的一個或多個電氣絕緣(介電)層 (未示出)。開關(guān)晶體管320的電荷存儲結(jié)構(gòu)124電氣連接至感測晶體管340的電荷存儲結(jié)構(gòu) 144。根據(jù)所示的實施例，開關(guān)晶體管320的電荷存儲結(jié)構(gòu)124 (即，根據(jù)該實施例，浮動?xùn)?124)和感測晶體管340的電荷存儲結(jié)構(gòu)144 (即，根據(jù)該實施例，浮動?xùn)?44)是公共浮動?xùn)诺囊徊糠?。公共浮動?xùn)攀前ü哺訓(xùn)藕凸部刂茤?在圖3Α的布局視圖中，公共浮動?xùn)疟还部刂茤潘采w)的柵堆疊370的一部分。作為示意，開關(guān)晶體管320的浮動?xùn)? 構(gòu)成公共浮動?xùn)诺牡谝徊糠?，并且感測晶體管340的浮動?xùn)?44構(gòu)成公共浮動?xùn)诺牡诙糠帧Ｓ捎陂_關(guān)晶體管320和感測晶體管340的浮動?xùn)?24、144是一個公共浮動?xùn)诺囊徊糠?，因此它們將具有相同電位并可以被同時充電或放電(編程或擦除)。此外，根據(jù)所示的實施例，開關(guān)晶體管320的控制結(jié)構(gòu)125 (即，根據(jù)該實施例，控制柵125)和感測晶體管340的控制結(jié)構(gòu)145 (即，根據(jù)該實施例，控制柵145)是公共控制柵的一部分(其為柵堆疊370的一部分)，如圖3A的布局視圖所示。作為示意，開關(guān)晶體管 320的控制柵125構(gòu)成公共控制柵的第一部分，并且感測晶體管340的控制柵145構(gòu)成公共控制柵的第二部分。由于開關(guān)晶體管320和感測晶體管340的控制柵125、145是一個公共控制柵的一部分，因此可以通過對公共控制柵施加電位來同時使它們達(dá)到相同電位。作為示意，根據(jù)該實施例的晶體管裝置300包括浮動?xùn)?控制柵雙層多晶硅 (double poly)堆疊370，換言之，柵堆疊370包括由多晶硅制成的公共浮動?xùn)藕凸部刂茤挪⒖缭介_關(guān)晶體管320和感測晶體管340。根據(jù)替換實施例，浮動?xùn)?M、144可以是可彼此電氣連接(例如通過適當(dāng)布線(如一個或多個導(dǎo)線))的各個柵極，和/或，控制柵125、145可以是可彼此電氣連接(例如通過適當(dāng)布線(如一個或多個導(dǎo)線))的各個柵極。感測晶體管340還包括選擇結(jié)構(gòu)146 (即，根據(jù)該實施例的選擇柵)。感測晶體管 340被配置為使得可以彼此獨立地對感測晶體管340的選擇結(jié)構(gòu)(選擇柵)146和控制結(jié)構(gòu) (控制柵145)進(jìn)行電氣控制。換言之，可以與控制結(jié)構(gòu)(控制柵)145的電位獨立地設(shè)置或改變選擇結(jié)構(gòu)(選擇柵)146的電位，反之亦然。因此，可以使選擇結(jié)構(gòu)(選擇柵)146例如達(dá)到可與控制結(jié)構(gòu)(控制柵)145的電位不同的電位，反之亦然。開關(guān)晶體管320還可以包括可被形成在襯底101中的源極/漏極區(qū)122、123，如圖所示(可替換地，處于被形成在襯底101中的一個或多個阱區(qū)中)。開關(guān)晶體管320的源極 /漏極區(qū)122、123可以包括第一源極/漏極區(qū)122 (例如根據(jù)一個實施例，被配置為開關(guān)晶體管320的源極區(qū))和第二源極/漏極區(qū)123 (例如根據(jù)一個實施例，被配置為開關(guān)晶體管 320的漏極區(qū))。根據(jù)一些實施例，開關(guān)晶體管320的源極/漏極區(qū)122、123可以是摻雜的(例如是高度摻雜的)。例如，根據(jù)一個實施例，源極/漏極區(qū)122、123可以是高度η摻雜的(例如是 η+摻雜的)。感測晶體管340還可以包括可被形成在襯底101中的源極/漏極區(qū)142、143，如圖所示(可替換地，處于被形成在襯底101中的一個或多個阱區(qū)中)。感測晶體管340的源極 /漏極區(qū)142、143可以包括第一源極/漏極區(qū)142 (例如根據(jù)一個實施例，被形成為感測晶體管340的源極區(qū))和第二源極/漏極區(qū)143 (例如根據(jù)一個實施例，被配置為感測晶體管 340的漏極區(qū))。根據(jù)一些實施例，感測晶體管340的源極/漏極區(qū)142、143可以是摻雜的(例如是高度摻雜的)。例如，根據(jù)一個實施例，源極/漏極區(qū)142、143可以是高度η摻雜的(例如是 η+摻雜的)。根據(jù)所示的實施例，開關(guān)晶體管320被配置為包括堆疊的浮動?xùn)臝M和控制柵125 的1晶體管器件。如圖所示，與感測晶體管340相比，開關(guān)晶體管320不具有選擇結(jié)構(gòu)。作為示意，感測晶體管340被配置為包括堆疊的浮動?xùn)?44和控制柵145以及附加地包括選擇柵146的2晶體管器件(或分柵器件)，其中，可以與控制柵145獨立地對選擇柵146進(jìn)行電氣控制。根據(jù)一個實施例，例如，選擇柵146可以被配置為間隔部，如圖所示。根據(jù)一些實施例，感測晶體管340可以用于對開關(guān)晶體管320和感測晶體管340 的電荷存儲結(jié)構(gòu)124、144 (即，根據(jù)該實施例，浮動?xùn)?24、144)進(jìn)行編程和/或擦除。具體地，感測晶體管340可以用于通過對公共浮動?xùn)胚M(jìn)行充電或放電來對公共浮動?xùn)胚M(jìn)行編程和/或擦除，從而改變公共浮動?xùn)诺碾娢??？梢酝ㄟ^對感測晶體管340的襯底101、第一源極/漏極區(qū)142、第二源極/漏極區(qū)143、控制柵145和選擇柵146中的至少一個施加適當(dāng)電位(使用例如可耦合至感測晶體管340的適當(dāng)電路)來實現(xiàn)對電荷存儲結(jié)構(gòu)(即，根據(jù)所示的實施例，浮動?xùn)?24、144或公共浮動?xùn)?的編程。在該連接中，例如，可以使用選擇柵146，以將源極側(cè)注入(SSI)用作編程機制。根據(jù)其他實施例，可以使用其他編程機制，例如Rwler-Nordheim隧穿編程機制。類似地，可以通過對感測晶體管340的襯底101、第一源極/漏極區(qū)142、第二源極/漏極區(qū)143、控制柵145和選擇柵146中的至少一個施加適當(dāng)電位(使用例如可耦合至感測晶體管340的適當(dāng)電路)來實現(xiàn)對電荷存儲結(jié)構(gòu)(即，根據(jù)所示的實施例，浮動?xùn)?24、 144、公共浮動?xùn)?的擦除。根據(jù)一個實施例，可以使用Rwler-Nordheim隧穿擦除機制來實現(xiàn)對電荷存儲結(jié)構(gòu)124、144 (即，浮動?xùn)?的擦除。根據(jù)一些實施例，晶體管裝置300可以被配置為現(xiàn)場可編程門陣列(FPGA)單元或可以用在現(xiàn)場可編程門陣列(FPGA)單元中。作為示意，基于晶體管裝置300的FPGA單元具有不同器件類型的開關(guān)和感測晶體管?？梢杂糜趩卧木幊毯筒脸僮鞯母袦y晶體管340由包括浮動?xùn)?44、控制柵145 和選擇柵146的2晶體管分柵單元結(jié)構(gòu)構(gòu)成。選擇柵146可以是與控制柵145獨立地進(jìn)行控制的，并可以例如被配置為間隔部。可以使用選擇柵146，以將源極側(cè)注入用作編程機制。在開關(guān)晶體管320中省略了選擇柵。即，開關(guān)晶體管320僅包括浮動?xùn)臝M和控制柵125。這可以由于以下原因而允許在開關(guān)處有更高讀出電流由于在開關(guān)晶體管320中不存在選擇柵，所以與具有附加選擇柵的開關(guān)晶體管相比，晶體管溝道的長度L可以更小。 因此，與具有寬度W相同但長度L更大(由于選擇柵)的具有附加選擇柵的開關(guān)晶體管相比， 開關(guān)晶體管320的W/L比(W 晶體管寬度；L 晶體管溝道的長度)可以更大。與具有選擇柵的開關(guān)晶體管相比，開關(guān)晶體管320由于其更大的W/L比而可以具有更低的串聯(lián)電阻，并且從而，與具有選擇柵的開關(guān)晶體管相比，開關(guān)晶體管320中的讀電流可以更高。較高的開關(guān)讀出電流可以有益于獲得高性能FPGA產(chǎn)品。圖4A示出了根據(jù)另一實施例的晶體管裝置400的示意自上而下布局視圖。晶體管裝置400包括開關(guān)晶體管420和緊鄰開關(guān)晶體管420布置的感測晶體管440。圖4B是沿圖 4A中的線C-C’的晶體管裝置400的示意橫截面視圖，并且圖4C是沿圖4A中的線D-D’的晶體管裝置400的示意橫截面視圖。作為示意，圖4B是晶體管裝置400的開關(guān)晶體管420 的橫截面視圖，而圖4C是晶體管裝置400的感測晶體管440的橫截面視圖。晶體管裝置400在某種程度上與圖3A至3C所示的晶體管裝置300類似。具體地， 具有相同參考標(biāo)記的元件是相同的，這里為了簡明將不再詳細(xì)描述這些元件。晶體管裝置400與結(jié)合圖3A至3C示出和描述的晶體管裝置300不同，主要在于感測晶體管400的選擇柵146是包括選擇柵146和附加?xùn)?49的柵堆疊471的一部分，選擇柵146被布置在襯底101上方，附加?xùn)?49被布置在選擇柵146上方。附加?xùn)?49可以包括導(dǎo)電材料或可以由導(dǎo)電材料制成。根據(jù)一個實施例，附加?xùn)?49可以包括與選擇柵146相同的一個或多個材料(如多晶硅)或可以由與選擇柵146相同的一個或多個材料(如多晶硅)制成。在選擇柵146和附加?xùn)?49這二者都由多晶硅制成的情況下，柵堆疊471可以被清楚地配置為雙層多晶硅堆疊。根據(jù)一些實施例，附加?xùn)?49和選擇柵146可以憑借被布置在其間的一個或多個電氣絕緣(介電)層(未示出)而彼此電氣絕緣和/或與襯底101電氣絕緣。根據(jù)一個實施例，附加?xùn)?49 (清楚地，柵堆疊471的上部柵)可以左浮動，而選擇柵146 (清楚地，柵堆疊471的下部柵)可以通過對其施加適當(dāng)電位來控制。根據(jù)另一實施例，附加?xùn)?49和選擇柵146可以彼此電氣連接(未示出)。根據(jù)又另一實施例，可以省略附加?xùn)?49。換言之，在這種情況(未示出)下，可以僅存在選擇柵146。包括附加?xùn)?49和選擇柵146的柵堆疊471與感測晶體管440的包括浮動?xùn)?44 和控制柵145的柵堆疊370橫向間隔開。感測晶體管440還包括漂移區(qū)448，漂移區(qū)448位于襯底101中并被橫向安置在感測晶體管440的包括選擇柵146的柵堆疊471和包括浮動?xùn)?44的柵堆疊370之間，如圖所示。與圖3A至3C所示的晶體管裝置300的開關(guān)晶體管320中類似，在圖4A至4C所示的晶體管裝置400的開關(guān)晶體管420中省略了選擇柵。因此，與晶體管裝置300中類似，與具有選擇柵的開關(guān)晶體管相比，晶體管裝置400的開關(guān)晶體管420的W/L比可以更高。因此，可以增大讀電流，這可以例如在可能將晶體管裝置400用在FPGA單元中或用作FPGA單元的方面有益。圖5A示出了根據(jù)另一實施例的晶體管裝置500的示意自上而下布局視圖。晶體管裝置500包括開關(guān)晶體管520和緊鄰開關(guān)晶體管520布置的感測晶體管M0。圖5B是沿圖 5A中的線E-E’的晶體管裝置500的示意橫截面視圖，并且圖5C是沿圖5A中的線F-F’的晶體管裝置500的示意橫截面視圖。作為示意，圖5B是晶體管裝置500的開關(guān)晶體管520 的橫截面視圖，而圖5C是晶體管裝置500的感測晶體管MO的橫截面視圖。晶體管裝置500在某種程度上與圖3A至3C所示的晶體管裝置300類似。具體地，具有相同參考標(biāo)記的元件是相同的，這里為了簡明將不再詳細(xì)描述這些元件。晶體管裝置500與結(jié)合圖3A至3C示出和描述的晶體管裝置300不同，主要在于選擇晶體管520還包括選擇結(jié)構(gòu)126。根據(jù)所示的實施例，開關(guān)晶體管520的選擇結(jié)構(gòu)1 被配置為選擇柵。 選擇柵126可以被配置為間隔部，并可以被布置在開關(guān)晶體管520的浮動?xùn)臝M和控制柵 125的側(cè)壁上方，如圖所示。選擇柵1 可以與浮動?xùn)?24、控制柵125和襯底101電氣絕緣，例如憑借被布置在其間的一個或多個電氣絕緣(介電)層(未示出)。作為示意，開關(guān)晶體管520的選擇柵1 是以與感測晶體管MO的選擇柵146類似的方式配置的。根據(jù)一個實施例，開關(guān)晶體管520的選擇柵1 和感測晶體管540的選擇柵146可以是公共選擇柵571 的一部分，如圖5A至5C所示。作為示意，開關(guān)晶體管520的選擇柵1 可以構(gòu)成公共選擇柵571的第一部分，并且感測晶體管MO的選擇柵146可以構(gòu)成公共選擇柵571的第二部分，如圖所示?？商鎿Q地，選擇柵126、146可以是可彼此電氣連接(例如通過適當(dāng)布線(如一個或多個導(dǎo)線))的各個柵極。作為示意，晶體管裝置500的開關(guān)晶體管520和感測晶體管540均被配置為包括浮動?xùn)?24、144、控制柵125、145和選擇柵126、146的2晶體管器件。根據(jù)一個實施例，開關(guān)晶體管520和感測晶體管540均可以被配置為具有間隔部選擇柵的分柵器件。根據(jù)一個實施例的晶體管裝置可以包括開關(guān)晶體管，包括電荷存儲結(jié)構(gòu)和控制結(jié)構(gòu)；以及感測晶體管，包括電荷存儲結(jié)構(gòu)、控制結(jié)構(gòu)和選擇結(jié)構(gòu)。開關(guān)晶體管的電荷存儲結(jié)構(gòu)可以電氣連接至感測晶體管的電荷存儲結(jié)構(gòu)。感測晶體管可以被配置為使得可以彼此獨立地對感測晶體管的選擇結(jié)構(gòu)和控制結(jié)構(gòu)進(jìn)行電氣控制。根據(jù)一個實施例，所述開關(guān)晶體管可以沒有選擇結(jié)構(gòu)。作為示意，所述開關(guān)晶體管可以被配置為1晶體管器件。根據(jù)一個實施例，所述開關(guān)晶體管的控制結(jié)構(gòu)可以電氣連接至所述感測晶體管的控制結(jié)構(gòu)。根據(jù)一個實施例，所述開關(guān)晶體管的電荷存儲結(jié)構(gòu)和所述感測晶體管的電荷存儲結(jié)構(gòu)均可以包括浮動?xùn)?，所述開關(guān)晶體管的控制結(jié)構(gòu)和所述感測晶體管的控制結(jié)構(gòu)均可以包括控制柵，并且所述感測晶體管的選擇結(jié)構(gòu)可以包括選擇柵。根據(jù)一個實施例，至少一個柵可以包括多晶硅或可以由多晶硅制成。根據(jù)一個實施例，所述開關(guān)晶體管的浮動?xùn)藕退龈袦y晶體管的浮動?xùn)趴梢允枪哺訓(xùn)诺囊徊糠?。換言之，所述開關(guān)晶體管和所述感測晶體管可以共享公共浮動?xùn)?。根?jù)一個實施例，所述開關(guān)晶體管的控制柵和所述感測晶體管的控制柵可以是公共控制柵的一部分。換言之，所述開關(guān)晶體管和所述感測晶體管可以共享公共控制柵。根據(jù)一個實施例，所述公共浮動?xùn)藕?或所述公共控制柵可以包括多晶硅或可以由多晶硅制成。根據(jù)一個實施例，所述感測晶體管可以被配置為2晶體管器件。根據(jù)一個實施例，所述感測晶體管可以被配置為分柵器件。根據(jù)一個實施例，所述感測晶體管的浮動?xùn)藕涂刂茤趴梢员欢询B。換言之，所述感測晶體管的浮動?xùn)藕涂刂茤趴梢孕纬伤龈袦y晶體管的柵堆疊。在所述柵堆疊中，所述控制柵可以被布置在所述浮動?xùn)派戏健８鶕?jù)一個實施例，所述開關(guān)晶體管的浮動?xùn)藕涂刂茤趴梢员欢询B。換言之，所述開關(guān)晶體管的浮動?xùn)藕涂刂茤趴梢孕纬伤鲩_關(guān)晶體管的柵堆疊。在所述柵堆疊中，所述控制柵可以被布置在所述浮動?xùn)派戏?。根?jù)一個實施例，所述公共浮動?xùn)藕退龉部刂茤趴梢员欢询B。換言之，所述公共浮動?xùn)藕退龉部刂茤趴梢孕纬蓶哦询B，所述柵堆疊可以跨越所述開關(guān)晶體管和所述感測晶體管。在所述柵堆疊中，所述公共控制柵可以被布置在所述公共浮動?xùn)派戏?。根?jù)一個實施例，所述選擇柵可以被配置為間隔部，所述間隔部被布置在所述感測晶體管的浮動?xùn)藕?或控制柵的側(cè)壁上方。根據(jù)一個實施例，所述感測晶體管可以被配置為對所述開關(guān)晶體管和所述感測晶體管的電荷存儲結(jié)構(gòu)(如浮動?xùn)?進(jìn)行編程和/或擦除。在一個實施例中，所述感測晶體管可以被配置為對所述公共浮動?xùn)胚M(jìn)行編程和/或擦除。根據(jù)一個實施例，所述感測晶體管可以被配置為使用源極側(cè)注入(SSI)機制來對所述電荷存儲結(jié)構(gòu)(如浮動?xùn)?進(jìn)行編程。在一個實施例中，所述感測晶體管可以被配置為使用源極側(cè)注入機制來對所述公共浮動?xùn)胚M(jìn)行編程。根據(jù)另一實施例，所述感測晶體管可以被配置為使用Rwler-Nordheim (FN)隧穿機制來對所述電荷存儲結(jié)構(gòu)(如浮動?xùn)?進(jìn)行編程。在一個實施例中，所述感測晶體管可以被配置為使用Rwler-Nordheim (FN)隧穿機制來對所述公共浮動?xùn)胚M(jìn)行編程。根據(jù)一個實施例，所述感測晶體管可以被配置為使用Rwler-Nordheim隧穿機制來對所述電荷存儲結(jié)構(gòu)(如浮動?xùn)?進(jìn)行擦除。在一個實施例中，所述感測晶體管可以被配置為使用i^owler-Nordheim隧穿機制來對所述公共浮動?xùn)胚M(jìn)行擦除。根據(jù)一個實施例，所述開關(guān)晶體管還可以包括選擇結(jié)構(gòu)。可以彼此獨立地對所述開關(guān)晶體管的選擇結(jié)構(gòu)和控制結(jié)構(gòu)進(jìn)行電氣控制。根據(jù)一個實施例，所述開關(guān)晶體管可以被配置為2晶體管器件。根據(jù)一個實施例，所述開關(guān)晶體管可以被配置為分柵器件。根據(jù)一個實施例，所述開關(guān)晶體管的選擇結(jié)構(gòu)可以包括選擇柵。所述選擇柵可以被配置為間隔部，所述間隔部被布置在所述開關(guān)晶體管的電荷存儲結(jié)構(gòu)(如浮動?xùn)?和/或控制結(jié)構(gòu)(如控制柵)的側(cè)壁上方。根據(jù)一個實施例，所述晶體管裝置可以包括襯底(例如半導(dǎo)體襯底，如硅襯底)，并且所述開關(guān)晶體管和所述感測晶體管可以被布置在所述襯底中和/或被布置在所述襯底之上(例如上方)。根據(jù)一個實施例，所述晶體管裝置可以被配置為可編程互連或可以用在可編程互連中。根據(jù)一個實施例，所述晶體管裝置可以被配置為可編程邏輯器件(PLD)或可以用在可編程邏輯器件(PLD)中。根據(jù)一個實施例，所述晶體管裝置可以被配置為現(xiàn)場可編程門陣列(FPGA)單元或可以用在現(xiàn)場可編程門陣列(FPGA)單元中。根據(jù)另一實施例的晶體管裝置可以包括1晶體管型開關(guān)器件，包括浮動?xùn)藕涂刂茤?；以?晶體管型感測器件，包括浮動?xùn)?、控制柵和選擇柵。所述開關(guān)器件的浮動?xùn)趴梢噪姎膺B接至所述感測器件的浮動?xùn)拧Ｋ龈袦y器件可以被配置為使得可以彼此獨立地對所述感測器件的選擇柵和控制柵進(jìn)行控制。根據(jù)一個實施例，所述開關(guān)器件和所述感測器件可以是根據(jù)分柵單元技術(shù)來配置的。根據(jù)一個實施例，所述開關(guān)器件和所述感測器件可以是根據(jù)間隔部分柵單元技術(shù)來配置的。所述感測器件的選擇柵可以被配置為間隔部，所述間隔部可以被布置在所述感測器件的浮動?xùn)藕?或控制柵的側(cè)壁上方。根據(jù)一個實施例，所述開關(guān)器件和所述感測器件的柵中的至少一個可以包括多晶硅或可以由多晶硅制成。根據(jù)一個實施例，所述開關(guān)器件的浮動?xùn)藕退龈袦y器件的浮動?xùn)趴梢允枪哺訓(xùn)诺囊徊糠?。換言之，可以提供例如可跨越所述開關(guān)器件和所述感測器件的公共浮動?xùn)?。根?jù)一個實施例，所述開關(guān)器件的控制柵和所述感測器件的控制柵可以是公共控制柵的一部分。換言之，可以提供例如可跨越所述開關(guān)器件和所述感測器件的公共控制柵。
根據(jù)一個實施例，所述公共浮動?xùn)藕退龉部刂茤趴梢员欢询B。換言之，所述公共浮動?xùn)藕退龉部刂茤趴梢孕纬伤鼍w管裝置的柵堆疊。在所述柵堆疊中，所述公共控制柵可以被布置在所述公共浮動?xùn)派戏?。根?jù)一個實施例，所述感測器件可以被配置為使用源極側(cè)注入機制來對所述開關(guān)器件和所述感測器件的浮動?xùn)?或所述公共浮動?xùn)?進(jìn)行編程。根據(jù)一個實施例，所述晶體管裝置可以被配置為可編程互連或可以用在可編程互連中。根據(jù)一個實施例，所述晶體管裝置可以被配置為可編程邏輯器件(PLD)或可以用在可編程邏輯器件(PLD)中。根據(jù)一個實施例，所述晶體管裝置可以被配置為現(xiàn)場可編程門陣列(FPGA)單元或可以用在現(xiàn)場可編程門陣列(FPGA)單元中。根據(jù)一個實施例的集成電路可以包括根據(jù)這里描述的實施例之一的多個現(xiàn)場可編程門陣列(FPGA)單元。FPGA單元可以彼此電氣連接。根據(jù)一個實施例，所述集成電路可以被配置為可編程邏輯電路。邏輯電路可以例如提供或?qū)崿F(xiàn)一個或多個邏輯功能。根據(jù)一個實施例，所述集成電路可以被配置為現(xiàn)場可編程門陣列(FPGA)。以下描述示例實施例的特定特征、方面和效果。根據(jù)一些實施例，晶體管裝置包括開關(guān)晶體管和感測晶體管。根據(jù)一些實施例，開關(guān)晶體管和感測晶體管可以使用相同技術(shù)而形成，然而，開關(guān)晶體管可以具有與感測晶體管不同的結(jié)構(gòu)。換言之，開關(guān)晶體管可以是與感測晶體管不同的器件類型。例如，根據(jù)一些實施例，開關(guān)晶體管和感測晶體管均可以使用分柵存儲單元技術(shù)(例如，基于三層多晶硅柵存儲單元結(jié)構(gòu)(包括由多晶硅制成的浮動?xùn)?控制柵堆疊和選擇柵)和作為編程機制的源極側(cè)注入(SSI)的分柵存儲單元技術(shù)(這里也被稱作HS3P (“熱源極三層多晶硅(Hot Source Triple Poly)”)存儲單元技術(shù)))而形成，然而其中，在開關(guān)晶體管中省略了選擇柵。即，根據(jù)一些實施例，感測晶體管可以具有三個柵極(浮動?xùn)拧⒖刂茤藕瓦x擇柵)，而開關(guān)晶體管可以具有僅兩個柵極(浮動?xùn)藕涂刂茤?。根據(jù)一些實施例，可以提供使用分柵非易失性存儲器(NVM)單元技術(shù)的高性能現(xiàn)場可編程門陣列(FPGA)位單元。根據(jù)一些實施例，可以提供基于分柵(如HS3P)嵌入式Flash技術(shù)的FPGA位單元， 并且該FPGA位單元從而可以允許利用分柵(如HS3P)技術(shù)實現(xiàn)FPGA產(chǎn)品。根據(jù)一些實施例，可以使用不同器件類型作為感測和開關(guān)器件來實現(xiàn)FPGA開關(guān)的高讀出電流。根據(jù)一些實施例，可以通過在開關(guān)晶體管中省略選擇柵來實現(xiàn)高讀出電流。 開關(guān)晶體管的高讀出電流可以是高性能FPGA產(chǎn)品的相關(guān)參數(shù)。根據(jù)一些實施例，針對感測和開關(guān)晶體管使用兩種不同器件類型。根據(jù)一些實施例，可以用于編程和擦除操作的感測晶體管可以包括分柵單元結(jié)構(gòu)(例如HS3P單元結(jié)構(gòu))或可以由該分柵單元結(jié)構(gòu)構(gòu)成，該分柵單元結(jié)構(gòu)包括控制柵、浮動?xùn)乓约斑x擇柵?？梢允褂眠x擇柵，以便將源極側(cè)注入用作編程機制。根據(jù)一些實施例，可以在開關(guān)晶體管中移除或消除 (換言之，省略)選擇柵。即，根據(jù)一些實施例，開關(guān)晶體管可以僅具有浮動?xùn)藕涂刂茤?而沒有選擇柵)。這可以允許由于更高的W/L比(即，寬度與長度之比)而在開關(guān)處有更高的讀出電流。高開關(guān)讀出電流可以是高性能FPGA產(chǎn)品的相關(guān)參數(shù)。 盡管具體參照特定實施例示出和描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解， 在不脫離由所附權(quán)利要求限定的本發(fā)明的精神和范圍的前提下，可以對本發(fā)明進(jìn)行形式和細(xì)節(jié)上的各種改變。由此，本發(fā)明的范圍由所附權(quán)利要求限定，因此，意在包括落在權(quán)利要求的意義和等效范圍內(nèi)的所有改變。
權(quán)利要求
1.一種晶體管裝置，包括開關(guān)晶體管，包括電荷存儲結(jié)構(gòu)和控制結(jié)構(gòu)；以及感測晶體管，包括電荷存儲結(jié)構(gòu)、控制結(jié)構(gòu)和選擇結(jié)構(gòu)；其中，所述開關(guān)晶體管的電荷存儲結(jié)構(gòu)電氣連接至所述感測晶體管的電荷存儲結(jié)構(gòu)；以及其中，所述感測晶體管被配置為使得能夠彼此獨立地對所述感測晶體管的選擇結(jié)構(gòu)和控制結(jié)構(gòu)進(jìn)行電氣控制。
2.根據(jù)權(quán)利要求1所述的晶體管裝置， 其中，所述開關(guān)晶體管沒有選擇結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的晶體管裝置，其中，所述開關(guān)晶體管的控制結(jié)構(gòu)電氣連接至所述感測晶體管的控制結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的晶體管裝置，其中，所述開關(guān)晶體管的電荷存儲結(jié)構(gòu)和所述感測晶體管的電荷存儲結(jié)構(gòu)均包括浮動?xùn)牛黄渲?，所述開關(guān)晶體管的控制結(jié)構(gòu)和所述感測晶體管的控制結(jié)構(gòu)均包括控制柵； 其中，所述感測晶體管的選擇結(jié)構(gòu)包括選擇柵。
5.根據(jù)權(quán)利要求4所述的晶體管裝置， 其中，所述柵中的至少一個包括多晶硅。
6.根據(jù)權(quán)利要求4所述的晶體管裝置，其中，所述開關(guān)晶體管的浮動?xùn)藕退龈袦y晶體管的浮動?xùn)攀枪哺訓(xùn)诺囊徊糠?；以及其中，所述開關(guān)晶體管的控制柵和所述感測晶體管的控制柵是公共控制柵的一部分。
7.根據(jù)權(quán)利要求6所述的晶體管裝置，其中，所述公共浮動?xùn)藕退龉部刂茤胖械闹辽僖粋€包括多晶硅。
8.根據(jù)權(quán)利要求1所述的晶體管裝置， 其中，所述感測晶體管被配置為分柵器件。
9.根據(jù)權(quán)利要求4所述的晶體管裝置，其中，所述選擇柵被配置為間隔部，所述間隔部被布置在所述感測晶體管的浮動?xùn)藕涂刂茤胖械闹辽僖粋€的側(cè)壁上方。
10.根據(jù)權(quán)利要求1所述的晶體管裝置，其中，所述感測晶體管被配置為對電荷存儲結(jié)構(gòu)進(jìn)行編程或擦除。
11.根據(jù)權(quán)利要求10所述的晶體管裝置，其中，所述感測晶體管被配置為使用源極側(cè)注入機制來對電荷存儲結(jié)構(gòu)進(jìn)行編程。
12.根據(jù)權(quán)利要求1所述的晶體管裝置， 其中，所述開關(guān)晶體管還包括選擇結(jié)構(gòu)；其中，能夠彼此獨立地對所述開關(guān)晶體管的選擇結(jié)構(gòu)和控制結(jié)構(gòu)進(jìn)行電氣控制。
13.根據(jù)權(quán)利要求12所述的晶體管裝置，其中，所述開關(guān)晶體管的選擇結(jié)構(gòu)包括選擇柵，所述選擇柵被配置為間隔部，所述間隔部被布置在所述開關(guān)晶體管的電荷存儲結(jié)構(gòu)和控制結(jié)構(gòu)中的至少一個的側(cè)壁上方。
14.根據(jù)權(quán)利要求1所述的晶體管裝置， 被配置為現(xiàn)場可編程門陣列單元。
15.一種集成電路，包括彼此電氣連接的根據(jù)權(quán)利要求14所述的多個現(xiàn)場可編程門陣列單元。
16.根據(jù)權(quán)利要求15所述的集成電路， 被配置為可編程邏輯電路。
17.一種晶體管裝置，包括1晶體管型開關(guān)器件，包括浮動?xùn)藕涂刂茤?；以?2晶體管型感測器件，包括浮動?xùn)?、控制柵和選擇柵； 其中，所述開關(guān)器件的浮動?xùn)烹姎膺B接至所述感測器件的浮動?xùn)?；以及其中，所述感測器件被配置為使得能夠彼此獨立地對所述感測器件的選擇柵和控制柵進(jìn)行控制。
18.根據(jù)權(quán)利要求17所述的晶體管裝置，其中，所述感測器件的選擇柵被配置為間隔部，所述間隔部被布置在所述感測器件的浮動?xùn)藕涂刂茤胖械闹辽僖粋€的側(cè)壁上方。
19.根據(jù)權(quán)利要求17所述的晶體管裝置，其中，所述開關(guān)器件和所述感測器件的柵中的至少一個包括多晶硅。
20.根據(jù)權(quán)利要求17所述的晶體管裝置，其中，所述開關(guān)器件的浮動?xùn)藕退龈袦y器件的浮動?xùn)攀枪哺訓(xùn)诺囊徊糠郑灰约捌渲?，所述開關(guān)器件的控制柵和所述感測器件的控制柵是公共控制柵的一部分。
21.根據(jù)權(quán)利要求17所述的晶體管裝置，其中，所述感測器件被配置為使用源極側(cè)注入機制來對浮動?xùn)胚M(jìn)行編程。
22.根據(jù)權(quán)利要求17所述的晶體管裝置， 被配置為現(xiàn)場可編程門陣列單元。
23.一種集成電路，包括彼此電氣連接的根據(jù)權(quán)利要求22所述的多個現(xiàn)場可編程門陣列單元。
24.根據(jù)權(quán)利要求23所述的集成電路， 被配置為可編程邏輯電路。
全文摘要
本發(fā)明涉及晶體管裝置和集成電路。一種晶體管裝置包括開關(guān)晶體管和感測晶體管。所述開關(guān)晶體管包括電荷存儲結(jié)構(gòu)和控制結(jié)構(gòu)。所述感測晶體管包括電荷存儲結(jié)構(gòu)、控制結(jié)構(gòu)和選擇結(jié)構(gòu)。所述開關(guān)晶體管的電荷存儲結(jié)構(gòu)電氣連接至所述感測晶體管的電荷存儲結(jié)構(gòu)。所述感測晶體管被配置為使得可以彼此獨立地對所述感測晶體管的選擇結(jié)構(gòu)和控制結(jié)構(gòu)進(jìn)行電氣控制。
文檔編號G11C16/12GK102486935SQ20111039509
公開日2012年6月6日 申請日期2011年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者克諾布洛克 K., 施特倫茨 R. 申請人:英飛凌科技股份有限公司