專利名稱：檢測讀取操作對臨近單元干擾的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器信息存儲和讀取領(lǐng)域，特別是涉及檢測讀取過程中臨近存儲單元受到干擾的方法。
背景技術(shù)：
整個(gè)閃存存儲器的核心是存儲單元構(gòu)成的陣列，陣列中存儲單元信息的讀取方法參見圖1，存儲單元以普通MOS管為例，每個(gè)存儲單元(cell)有三個(gè)端口，其中一個(gè)是控制端口，相當(dāng)于普通MOS管的柵極，其余兩個(gè)端口相當(dāng)于普通MOS管的源極和漏極。存儲單元的控制端口連接字線，并且陣列中同一行存儲單元的控制端口連接同一字線WL1，字線電位高低實(shí)現(xiàn)對存儲單元的開啟和關(guān)斷。存儲陣列中同一行存儲單元的源極和漏極順次首尾相連，相鄰的兩個(gè)存儲單元的源極和漏極連接在一根位線上。當(dāng)存儲單元處于開啟狀態(tài)時(shí)，等效為一個(gè)電阻；當(dāng)存儲單元所存儲的信息為“0”或?yàn)椤?”時(shí)，其電阻值不同。因此，為了讀取存儲單元中存儲的信息，需要在被讀取存儲單元的兩端施加電位差，讀取流過存儲單元的電流就可以讀取存儲單元中的存儲信息。通常讀取存儲單元中的信息時(shí)，以讀取圖1中存儲單元cell2為例，字線WLl電平為高后存儲單元cell2開啟，位線選通裝置選通存儲單元cell2源極和漏極相連接的兩條位線BLa和BLa+Ι，低電平產(chǎn)生電路為位線BLa施加低電壓，電流讀取電路為位線BLa+1 施加高電壓，存儲單元cell2兩端的電勢差導(dǎo)致流過存儲單元的電流rtit，流過存儲單元 cell2的電流值記為rtit。讀取電流I由電流讀取電路讀出，讀取電路讀出的讀取電流值記為I，當(dāng)I = Ibit時(shí)，這個(gè)讀出的電流值反映存儲單元中存儲的信息。但是，在對存儲單元cell2進(jìn)行讀取操作的過程中，只在位線BLa和BLa+Ι上分別施加低電壓和高電壓，在與位線BLa相鄰的位線BLa+2、BLa+3等上沒有施加電壓。在低電平產(chǎn)生電路和電流讀取電路工作的瞬間，在存儲單元cell3、cell4等的源極和漏極兩端產(chǎn)生電勢差，會在存儲單元cell3、cell4等上產(chǎn)生泄露電流，如果該泄露電流的值比較大，瞬間的大電流可能會造成存儲單元被擊穿或改性存儲單元上的信息。目前，對存儲單元進(jìn)行讀取操作的過程中，只關(guān)注這個(gè)單元的讀取情況，對其周圍存儲單元(例如cellO、cellU cell3、cell4)在此過程中受到讀取操作的影響并不清楚。

發(fā)明內(nèi)容
本發(fā)明解決了檢測存儲單元讀取過程中對相鄰單元是否干擾的問題。為達(dá)到上述目的，本發(fā)明提供了一種檢測讀取操作對臨近單元干擾的方法，包括選通被讀取存儲單元的字線；選通存儲陣列的多根連續(xù)位線，其中在所述被讀取存儲單元的一根位線施加第一讀取電壓，另一根位線施加第二讀取電壓，第二讀取電壓高于第一讀取電壓；測量與所述被讀取存儲單元施加第二讀取電壓的位線相鄰的至少一根位線的電壓；計(jì)算流過與所述至少一根位線連接的存儲單元的泄露電流；判斷所述泄露電流是否大于預(yù)設(shè)電流值，如果是，與被讀取存儲單元臨近的存儲單元受到讀取操作的干擾；如果否，與被讀取存儲單元臨近的存儲單元不受讀取操作的干擾。與現(xiàn)有技術(shù)相比，本發(fā)明具有下列優(yōu)點(diǎn)本發(fā)明提供的檢測讀取速度受到干擾的方法，同時(shí)選通多根連續(xù)位線，在讀取存儲單元的信息的同時(shí)，測量與被讀取存儲單元施加較高電壓的位線相鄰的至少一根位線的電壓，計(jì)算流過與所述被讀取存儲單元臨近的存儲單元的泄露電流，通過比較泄露電流與預(yù)設(shè)電流值，可以檢測與被讀取存儲單元臨近的存儲單元在讀取操作時(shí)是否受到干擾。另外，本發(fā)明提供的檢測讀取操作對臨近單元干擾的方法，通過判斷泄露電流的大小，可以檢測被讀取存儲單元的讀取精度是否受到干擾。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。圖1為存儲陣列單元信息讀取方法的示意圖；圖2為本發(fā)明的檢測讀取操作對臨近單元干擾的方法檢測流程圖；圖3為本發(fā)明的第一實(shí)施例的方法檢測時(shí)裝置連接示意圖；圖4為本發(fā)明的檢測讀取操作對臨近單元干擾的方法的電壓測試裝置的示意圖；圖5為電壓測試裝置中高壓產(chǎn)生器的電路圖；圖6為電壓測試裝置的高壓產(chǎn)生器的控制信號波形圖；圖7為本發(fā)明的檢測讀取操作對臨近存儲單元干擾的方法的位線選通裝置連接示意圖；圖8為本發(fā)明的第二實(shí)施例的方法檢測時(shí)裝置連接示意9為本發(fā)明的檢測讀取操作對臨近存儲單元干擾的方法的低電平產(chǎn)生裝置示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。正如背景技術(shù)所述，常規(guī)的存儲陣列進(jìn)行信息讀取方法只關(guān)注被讀取存儲單元， 對于其他存儲單元在讀取操作過程中受到的干擾并不關(guān)注。但是，在讀取操作過程中，施加較高電壓信號的位線相鄰的位線上不施加任何信號，在低電平產(chǎn)生電路和電流讀取電路工作的瞬間，在與被讀取存儲單元臨近的存儲單元的源極和漏極兩端存在電勢差而產(chǎn)生泄露電流，該泄露電流如果大于一定的值，會造成與被讀取存儲單元的施加較高電壓的位線臨近的存儲單元擊穿或存儲信息被改寫。為了檢測存儲陣列的存儲單元信息進(jìn)行讀取操作時(shí)臨近的存儲單元是否受到讀取操作的干擾，本發(fā)明提出一種檢測讀取操作對臨近單元干擾的方法，技術(shù)方案是在對被讀取存儲單元進(jìn)行讀取操作時(shí)，同時(shí)測量與被讀取存儲單元施加較高電壓的位線相鄰的多根位線的電壓，計(jì)算流過所述多根連續(xù)位線連接的存儲單元的泄露電流，并判斷該泄露電流是否會干擾與所述被讀取存儲單元臨近的存儲單元中存儲信息。本發(fā)明的方案能夠在讀取操作進(jìn)行的同時(shí)，通過測量流過與被讀取存儲單元臨近的存儲單元的泄露電流，達(dá)到檢測讀取操作是否會對與被讀取存儲單元臨近的存儲單元產(chǎn)生干擾的目的。本發(fā)明公開的檢測讀取操作對臨近單元干擾的方法的檢測流程圖見圖2，包括步驟Si，選通被讀取存儲單元的字線；選通存儲陣列的多根連續(xù)位線，其中在所述被讀取存儲單元的一根位線施加第一讀取電壓，另一根位線施加第二讀取電壓，第二讀取電壓高于第一讀取電壓；步驟S2，測量與所述被讀取存儲單元施加第二讀取電壓的位線相鄰的至少一根位線的電壓；步驟S3，計(jì)算流過與所述至少一根位線連接的存儲單元的泄露電流；步驟S4，判斷所述泄露電流是否大于預(yù)設(shè)電流值，如果是，與被讀取存儲單元臨近的存儲單元受到所述讀取操作的干擾；如果否，與被讀取存儲單元臨近的存儲單元不受所述讀取操作的干擾。下面通過具體的實(shí)施例來詳細(xì)描述本發(fā)明的方法實(shí)施例一本實(shí)施例提供了一種檢測讀取操作對臨近單元干擾的方法，對存儲單元進(jìn)行讀取時(shí)檢測臨近存儲單元是否受到讀取操作的干擾，參見圖3，以讀取存儲單元Celln+Ι為例， 字線選通控制信號通過字線選通裝置選通存儲單元Celln+Ι的字線WL，位線選通控制信號通過位線選通裝置同時(shí)選通存儲陣列的至少四根位線BLn、BLn+U BLn+2和BLn+3，低電平產(chǎn)生裝置為位線BLn施加第一讀取電壓，電流讀取裝置為位線BLn+1施加第二讀取電壓，第二讀取電壓高于第一讀取電壓；與位線BLn+Ι相鄰的位線BLn+2和BLn+3通過位線選通裝置分別與第一電壓測試裝置和第二電壓測試裝置連接。在讀取存儲單元Celln+Ι時(shí)，位線BLn+1被瞬間置于第一讀取電壓仏，由于字線WL 為高電位，存儲單元Celln+2和Celln+3導(dǎo)通，位線BLn+2和BLn+3沒有施加電壓信號，在存儲單元Celln+2和Celln+3的兩端產(chǎn)生電勢差，導(dǎo)致泄露電流流過存儲單元Celln+2和 Celln+3的溝道，如果泄露電流的值比較大，瞬間的大電流可能會造成存儲單元被擊穿損壞，或改寫存儲單元上的信息，即被讀取存儲單元的臨近存儲單元受到讀取操作的干擾。測量泄露電流大小的方法是由第一電壓測試裝置測量在讀取操作瞬間位線BLn+2上的電壓 U2,由第二電壓測試裝置測量在讀取操作瞬間位線BLn+3上的電壓U3，存儲單元Celln+2和 Celln+3的溝道電阻分別為Rl和R2，存儲單元的溝道電阻與其上存儲信息相關(guān)。存儲單元 Celln+2和Celln+3上流過的泄露電流分別為Ileakl和Ileak2，Ileakl和Ileak2根據(jù)下式計(jì)算Ileakl = (U1-U2)/Rl11 eak2 = (U2-U3)/R2計(jì)算出泄露電流Ileakl和Ileak2的大小，分別比較泄露電流Ileakl和Ileak2 與預(yù)設(shè)電流值，如果泄露電流大于預(yù)設(shè)電流，存儲單元Celln+2或Celln+3受到讀取操作的干擾；如果泄露電流小于預(yù)設(shè)電流值，存儲單元Celln+2或Celln+3不受讀取操作的干擾。本實(shí)施例的檢測讀取操作對臨近單元干擾的方法，得出了臨近存儲單元的泄露電流，在讀取操作時(shí)，通過讀取被讀取存儲單元施加第二讀取電壓的位線上的電流來確定存儲信息，泄露電流的存在可能會影響讀取精度，因此，本實(shí)施例的檢測讀取操作對臨近單元干擾的方法，通過判斷泄露電流的大小，可以檢測被讀取存儲單元的讀取精度是否受到干擾。本實(shí)施例中測試了被讀取存儲單元施加較高電壓的位線相鄰的兩根位線上的電壓，也可以測試更多根位線上的電壓；被測試的位線可以是連續(xù)的，也可以是不連續(xù)的。低電平產(chǎn)生裝置和電流讀取裝置可以采用通常進(jìn)行存儲單元信息讀取操作時(shí)的低電平產(chǎn)生裝置和電流讀取裝置。第一電壓測試裝置、第二電壓測試裝置可以相同，也可以不同。本實(shí)施例的第一、 第二電壓測試裝置中可以包括高壓產(chǎn)生器與一個(gè)高壓傳輸NMOS晶體管組成的電壓傳輸電路和測試終端，參見圖4，高壓產(chǎn)生器10與NMOS晶體管柵極11連接，可產(chǎn)生高于電源電壓的一個(gè)高電壓。其中NMOS晶體管的漏極12通過位線選通裝置與位線連接，源極13與測試終端連接，測試終端可以為PAD。測量電壓時(shí)，與NMOS晶體管柵極連接的高壓產(chǎn)生器產(chǎn)生高電壓，該高電壓為開啟NMOS晶體管的開啟電壓，開啟NMOS晶體管，與NMOS晶體管源極13 連接的測試終端測量通過位線選通裝置與NMOS晶體管漏極12連接的位線的電壓。高壓產(chǎn)生器可以采用圖5中的電路，其中電源電壓值大小為VDD，電路由開關(guān)Sl、 S2、S3、S4和兩個(gè)電容C1、CL組成，開關(guān)S1、S4受控制信號Φ 1控制，開關(guān)S2、S3受信號Φ2 控制，控制信號ΦΙ、Φ2相位差為180°，最高值為電源電壓VDD，最低值為地電壓0V。故電路有兩種工作狀態(tài)控制信號Φ 1處于高電平(VDD)時(shí)Si、S4導(dǎo)通，S2、S3截止，電源給浮置電容Cl充電，同時(shí)CL通過負(fù)載R放電；控制信號Φ 1處于高電平時(shí)Si、S4截止，S2、 S3導(dǎo)通，電源和Cl串聯(lián)給電容CL充電，同時(shí)CL通過負(fù)載Rl放電。這樣在控制信號Φ1、 Φ2的驅(qū)動下，通過電荷轉(zhuǎn)移，實(shí)現(xiàn)高于電源電壓的輸出，在電路參數(shù)選取合適的情況下，可以得到倍壓的輸出。圖6描述了測試狀態(tài)下控制信號Φ1，Φ2波形圖。本實(shí)施例的檢測讀取操作對臨近存儲單元干擾的方法中，選通存儲陣列的多根連續(xù)位線由位線選通裝置根據(jù)選通控制信號實(shí)現(xiàn)，位線選通裝置有多種結(jié)構(gòu)，本實(shí)施例的位線選通裝置可以采用一個(gè)選通控制信號選通一根位線的選通結(jié)構(gòu)。參見圖7，位線選通裝置包括多個(gè)MOS晶體管M1、M2、M3...，控制信號為高電平時(shí)，MOS晶體管的源極和漏極導(dǎo)通，位線選通控制信號Sl選通MOS晶體管Ml，低電平產(chǎn)生裝置通過MOS晶體管Ml為存儲陣列的位線BLn施加低電壓；位線選通控制信號S2選通MOS晶體管Μ2，電流讀取裝置通過MOS晶體管Μ2為存儲陣列的位線BLn+Ι施加高電壓；位線選通控制信號S3選通MOS晶體管M3，存儲陣列的位線BLn+2通過MOS晶體管M3與第一電壓測試裝置連接；位線選通控制信號S4 選通MOS晶體管M4，存儲陣列的位線BLn+3通過MOS晶體管M4與第二電壓測試裝置連接。
實(shí)施例二 參見圖3，由于在當(dāng)前讀取操作進(jìn)行前，可能在之前的多個(gè)讀取周期中在位線 BLn-I上施加過讀取信號，在位線BLn-I上存在殘留電荷，在讀取操作存儲單元Celln+Ι瞬間，可能會在存儲單元Celln上產(chǎn)生泄露電流，只要泄露電流存在就會有電荷不斷補(bǔ)充到位線BLa上，直到殘留電荷全部泄漏完畢，BLa才能達(dá)到滿足讀取Celln+Ι操作的低電壓值， 此時(shí)的讀取操作結(jié)果才能有效。所以殘留電荷和泄漏電流的存在使得讀取操作的結(jié)果不能立刻獲得，降低了讀取操作的速度。因此，可以采用兩個(gè)低電平提供裝置，為被讀取存儲單元施加較低電壓的位線相鄰的位線也施加相同的電壓，避免泄露電流的產(chǎn)生。參見圖8，本實(shí)施例中字線選通控制信號通過字線選通裝置選通被讀取存儲單元 Celln+Ι的字線WL，位線選通控制信號通過位線選通裝置同時(shí)選通存儲陣列的至少五根連續(xù)位線BLn-I、BLn、BLn+U BLn+2和BLn+3，第一低電平產(chǎn)生裝置為位線BLn施加第一讀取電壓，第二低電平產(chǎn)生裝置為位線BLn-I施加與位線低BLn相等的電壓，電流讀取裝置為位線BLn+Ι施加第二讀取電壓，第二讀取電壓高于第一讀取電壓；與位線BLn+Ι相鄰的位線 BLn+2和BLn+3通過位線選通裝置分別與第一電壓測試裝置和第二電壓測試裝置連接。在存儲單元Celln+Ι進(jìn)行讀取操作時(shí)，低電平產(chǎn)生裝置和電流讀取裝置對與之相連的位線同步進(jìn)行充電，存儲單元Celln的兩端電壓相等，所以不會在存儲單元Celln上產(chǎn)生泄露電流，不會影響存儲單元Celln+Ι的信息讀取速度。本實(shí)施例中的位線選通裝置、電流讀取裝置和電壓測試裝置可以采用與實(shí)施例一中相同的裝置。第一低電平產(chǎn)生裝置、第二低電平產(chǎn)生裝置可以相同，也可以不同。本實(shí)施例的第一、第二低電平產(chǎn)生裝置中可以包括圖9中的MOS晶體管，MOS晶體管的源級1接地，漏極2 通過位線選通裝置連接位線，柵極3接控制端。當(dāng)控制端的控制信號為高電平時(shí)，MOS晶體管導(dǎo)通，通過位線選通裝置連接的位線被置為第一讀取電壓；當(dāng)控制端的控制信號為低電平時(shí)，MOS晶體管截止，通過位線選通裝置連接的位線浮空。本實(shí)施例中的第一低電平產(chǎn)生裝置、第二低電平產(chǎn)生裝置在各自的MOS晶體管的控制端施加同一個(gè)控制信號，兩個(gè)低電平產(chǎn)生裝置同時(shí)產(chǎn)生相同的低電平。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種檢測讀取操作對臨近單元干擾的方法，其特征在于，包括選通被讀取存儲單元的字線；選通存儲陣列的多根連續(xù)位線，其中在所述被讀取存儲單元的一根位線施加第一讀取電壓，另一根位線施加第二讀取電壓，第二讀取電壓高于第一讀取電壓；測量與所述被讀取存儲單元施加第二讀取電壓的位線相鄰的至少一根位線的電壓；計(jì)算流過與所述至少一根位線連接的存儲單元的泄露電流；判斷所述泄露電流是否大于預(yù)設(shè)電流值，如果是，與被讀取存儲單元臨近的存儲單元受到讀取操作的干擾；如果否，與被讀取存儲單元臨近的存儲單元不受讀取操作的干擾。
2.根據(jù)權(quán)利要求1所述的檢測讀取操作對臨近單元干擾的方法，其特征在于，所述測量與所述被讀取存儲單元施加第二讀取電壓的位線相鄰的至少一根位線的電壓為與NMOS晶體管柵極連接的高壓產(chǎn)生器產(chǎn)生開啟電壓，所述開啟電壓開啟NMOS晶體管；與所述NMOS晶體管源極連接的測試終端測量通過位線選通裝置與所述NMOS晶體管漏極選通的位線的電壓。
3.根據(jù)權(quán)利要求1或2所述的檢測讀取操作對臨近單元干擾的方法，其特征在于，選通存儲陣列的至少四根連續(xù)位線，測量與所述被讀取存儲單元施加第二讀取電壓的位線相鄰的兩根連續(xù)位線的電壓。
4.根據(jù)權(quán)利要求1或2所述的檢測讀取速度受到干擾的方法，其特征在于，選通與所述被讀取存儲單元施加第一讀取電壓的位線相鄰位線，在所述相鄰位線上施加與所述第一讀取電壓相等的電壓。
5.根據(jù)權(quán)利要求1或2所述的檢測讀取速度受到干擾的方法，其特征在于，所述在所述被讀取存儲單元的一根位線施加低電壓為控制信號控制源極接地的MOS晶體管的源極和漏極導(dǎo)通為連接在漏極的被讀取存儲單元的位線施加第一讀取電壓。
6.根據(jù)權(quán)利要求5所述的檢測讀取速度受到干擾的方法，其特征在于，所述與所述被讀取存儲單元施加第一讀取電壓的位線相鄰的位線施加與所述第一讀取電壓相等的電壓為所述控制信號控制源極接地的MOS晶體管的源極和漏極導(dǎo)通為連接在漏極的位線施加所述第一讀取電壓。
7.根據(jù)權(quán)利要求1或2所述的檢測讀取速度受到干擾的方法，其特征在于，所述選通存儲陣列的至少三根連續(xù)位線具體為多個(gè)選通控制信號控制多個(gè)MOS晶體管導(dǎo)通，其中，一個(gè)選通控制信號控制一個(gè)MOS晶體管的源極和漏極導(dǎo)通，使連接在一個(gè)MOS晶體管的源極的連續(xù)多根位線中的一根位線施加連接在漏極的所述第一讀取電壓或第二讀取電壓。
8.根據(jù)權(quán)利要求1或2所述的檢測讀取操作對臨近存儲單元干擾的方法，其特征在于， 低電平產(chǎn)生裝置為所述被讀取存儲單元的一根位線施加第一讀取電壓。
9.根據(jù)權(quán)利要求1或2所述的檢測讀取操作對臨近存儲單元干擾的方法，其特征在于， 電流讀取裝置為所述被讀取存儲單元的一根位線施加第二讀取電壓。
全文摘要
本發(fā)明提供的檢測讀取操作對臨近單元干擾的方法，同時(shí)選通多根連續(xù)位線，在讀取存儲單元的信息的同時(shí)，測量與被讀取存儲單元施加較高電壓的位線相鄰的至少一根位線的電壓，計(jì)算流過與所述被讀取存儲單元臨近的存儲單元的泄露電流，通過比較泄露電流與預(yù)設(shè)電流值，可以檢測與被讀取存儲單元臨近的存儲單元在讀取操作時(shí)是否受到干擾。另外，本發(fā)明提供的檢測讀取操作對臨近單元干擾的方法，通過判斷泄露電流的大小，可以檢測被讀取存儲單元的讀取精度是否受到干擾。
文檔編號G11C29/00GK102436850SQ20111039139
公開日2012年5月2日 申請日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者楊詩洋, 陳嵐, 陳巍巍, 龍爽 申請人:中國科學(xué)院微電子研究所