專利名稱：三維層疊存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件及制造技術(shù)，更具體地說，涉及一種三維岑跌存儲器 及其制造方法。
背景技術(shù)：
隨著可攜式個(gè)人設(shè)備的流行，對存儲器的需求進(jìn)一步的增加，對存儲器技術(shù)的研 究成為了信息技術(shù)研究的重要方向，為了更好地提高存儲密度和數(shù)據(jù)存儲的可靠性，研發(fā) 重點(diǎn)逐漸主要集中在非揮發(fā)性存儲器。
隨著半導(dǎo)體器件的高度集成，對應(yīng)于傳統(tǒng)的平面結(jié)構(gòu)的存儲器，在溝道尺寸不斷 變小的過程中遇到越來越嚴(yán)重的技術(shù)問題，例如串?dāng)_、寫入速度慢等，平面結(jié)構(gòu)難以適應(yīng)20 納米節(jié)點(diǎn)后的存儲器技術(shù)發(fā)展的要求。為此，三維存儲技術(shù)應(yīng)運(yùn)而生，也被認(rèn)為是后20納 米節(jié)點(diǎn)的關(guān)鍵技術(shù)。
目前，提出了一種三維層疊技術(shù)的立體存儲器件結(jié)構(gòu)，如圖1所示，這種結(jié)構(gòu) 采用了多層堆棧溝道的垂直柵(VG，Vertical Gate)結(jié)構(gòu)，多層堆棧溝道110包括一 層多晶硅110a、一層氧化硅IlOb交替堆疊而成，根據(jù)具體的設(shè)計(jì)需要確定多層堆棧的 層數(shù)，在多層堆棧的側(cè)壁及頂部形成柵堆棧120及其上的柵電極130，柵堆棧120例如 ONO(SiO2-Si3N4-SiO2)的存儲結(jié)構(gòu)，這樣的結(jié)構(gòu)通過從柵堆棧120的側(cè)向柵控制的側(cè)向垂直 溝道完成整個(gè)存儲串上的信息操作，這種多層堆棧結(jié)構(gòu)的存儲器極大的提高了存儲密度。
然而問題在于，三維層疊結(jié)構(gòu)的立體存儲器一般采用多晶硅材料作為溝道材料， 其載流子的遷移率遠(yuǎn)低于常規(guī)硅溝道的遷移率，因此在存儲串中的開態(tài)電流很小，使得存 儲單元的信息讀出面臨困難，特別是高密度的要求使得堆疊層數(shù)提高的同時(shí)每層多晶硅的 厚度減小，這樣每個(gè)存儲單元的溝道寬度減小，進(jìn)一步減小了溝道開態(tài)電流。發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種三維層疊存儲器，增大溝道中的開態(tài)電流，提高了三維層 疊存儲器的性能。
為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了如下技術(shù)方案:
一種三維層疊存儲器，包括:
襯底；
襯底上的多層堆棧溝道，所述多層堆棧溝道包括交替層疊的半導(dǎo)體層和介質(zhì)層， 其中，所述半導(dǎo)體層的寬度大于介質(zhì)層的寬度；
覆蓋所述多層堆棧溝道外表面的柵堆棧；
在所述柵堆棧上的柵電極。
可選地，所述半導(dǎo)體層的側(cè)壁基本為拱形。
可選地，所述半導(dǎo)體層為多晶硅，所述介質(zhì)層為二氧化硅。
根據(jù)本發(fā)明的另一方面，還提出了一種三維層疊存儲器，包括:
襯底；
襯底上的多層堆棧溝道，所述多層堆棧溝道包括間隔層疊的多層半導(dǎo)體層，所述 半導(dǎo)體層的側(cè)壁基本為拱形；
包圍所述半導(dǎo)體層外表面的柵堆棧；
包圍所述柵堆棧外表面的柵電極。
可選地，所述半導(dǎo)體層為多晶硅，所述介質(zhì)層為二氧化硅。
根據(jù)本發(fā)明的又一方面，還提出了一種三維層疊存儲器的制造方法，包括:
提供襯底；
在所述襯底上依次形成交替層疊的半導(dǎo)體層和介質(zhì)層；
圖案化所有半導(dǎo)體層和介質(zhì)層；
選擇性對所述介質(zhì)層進(jìn)行過刻蝕，以形成半導(dǎo)體層的寬度大于介質(zhì)層的多層堆棧 溝道；
在所述多層堆棧溝道外表面上形成柵堆棧；
在所述柵堆棧外表面上形成柵電極。
可選地，選擇性對所述介質(zhì)層進(jìn)行過刻蝕的步驟為:選擇性部分去除所述介質(zhì)層， 在半導(dǎo)體層間形成通孔，以形成包括間隔層疊的半導(dǎo)體層的多層堆棧溝道。
可選地，在選擇性對所述介質(zhì)層進(jìn)行過刻蝕之后，形成柵堆棧之前，還包括步驟:
進(jìn)行熱氧化工藝，在半導(dǎo)體層暴露的表面上形成半導(dǎo)體氧化層；
去除半導(dǎo)體氧化層。
可選地，所述半導(dǎo)體層為多晶硅，所述介質(zhì)層為二氧化硅。
與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn):
本發(fā)明實(shí)施例的三維層疊存儲器，多層溝道堆棧中的介質(zhì)層的寬度小于半導(dǎo)體層 的寬度或者去除該介質(zhì)層，使多層溝道堆棧中的半導(dǎo)體層與柵堆棧的接觸面積增大，而不 是現(xiàn)有技術(shù)中僅為半導(dǎo)體層的側(cè)壁部分與柵堆棧接觸，從而增大溝道的有效寬度，增大溝 道中的開態(tài)電流，提高了三維層疊存儲器的性能。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中 相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示 出本發(fā)明的主旨。
圖1為現(xiàn)有技術(shù)中的三維層疊存儲器的立體結(jié)構(gòu)示意圖2為圖1的三維層疊存儲器的截面示意圖3為本發(fā)明實(shí)施例一的三維層疊存儲器的截面示意圖4為本發(fā)明實(shí)施例二的三維層疊存儲器的截面示意圖5為本發(fā)明實(shí)施例三的三維層疊存儲器的截面示意圖6-10為根據(jù)本發(fā)明實(shí)施例的三維層疊存儲器的制造過程示意圖。
具體實(shí)施方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。
在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以 采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的 情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。
其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表 示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng) 限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
正如背景技術(shù)部分所述，傳統(tǒng)的三維層疊存儲器結(jié)構(gòu)為垂直柵結(jié)構(gòu)，其溝道為側(cè) 向的垂直溝道，但卻存在開態(tài)電流小的問題，影響器件的性能。
為此，本發(fā)明提出了一種三維層疊存儲器，通過將多層溝道堆棧中的介質(zhì)層的寬 度小于半導(dǎo)體層的寬度或者完全去除介質(zhì)層，增大半導(dǎo)體層與柵堆棧的接觸面積，即增大 了溝道的有效寬度，從而增大溝道中的開態(tài)電流。
此外，更優(yōu)地，所述半導(dǎo)體層的側(cè)壁可以基本為拱形的形狀，進(jìn)一步的增大了溝道 的有效寬度，并且在這種具有拱形側(cè)壁的半導(dǎo)體表面上覆蓋柵堆棧及柵電極后，柵堆棧中 的隧穿層電場比平面結(jié)構(gòu)的隧穿電場增強(qiáng)，而阻擋層電場比平面結(jié)構(gòu)的阻擋層電場減弱， 這使得器件在操作時(shí)的編程及擦除速度提高。
為了更好地理解本發(fā)明，以下將根據(jù)具體的實(shí)施例進(jìn)行詳細(xì)的描述。
實(shí)施例一
參考圖3所示，實(shí)施例一中的三維層疊存儲器包括:
襯底200;
襯底200上的多層堆棧溝道210，所述多層堆棧溝道210包括交替層疊的半導(dǎo)體層 210a和介質(zhì)層210b，其中，所述半導(dǎo)體層210a的寬度大于介質(zhì)層210b的寬度；
覆蓋所述多層堆棧溝道210外表面的柵堆棧220 ；
在所述柵堆棧220上的柵電極230。
在此實(shí)施例中，所述半導(dǎo)體層2IOa可以為平面結(jié)構(gòu)的，由于所述半導(dǎo)體層210a的 寬度大于介質(zhì)層210b的寬度，在半導(dǎo)體層210a的側(cè)壁以及沒有被介質(zhì)層210b覆蓋住的半 導(dǎo)體層的上、下表面上都覆蓋有柵堆棧220，同傳統(tǒng)的結(jié)構(gòu)相比，增大了柵堆棧同多層堆棧 溝道中的半導(dǎo)體層的接觸面積，也就是增大了器件溝道的有效寬度，從而增大了開態(tài)電流。
在本發(fā)明中，所述襯底200可以為絕緣襯底，例如二氧化硅襯底等，還可以為具有 絕緣層的半導(dǎo)體襯底，例如具有二氧化硅絕緣層的硅襯底等等。
在本發(fā)明中，所述半導(dǎo)體層210a可以為多晶硅、多晶硅鍺或其他合適的半導(dǎo)體材 料，所述介質(zhì)層210b可以為二氧化娃或其他合適的介質(zhì)材料。
在本發(fā)明中，所述柵堆棧220為多層結(jié)構(gòu)，通常包括隧穿層、存儲層及阻擋層， 為器件的存儲功能層，所述柵堆棧220可以是ONO (SiO2-Si3N4-SiO2)結(jié)構(gòu)，還可以是 ANO(Al2O3-Si3N4-SiO2)結(jié)構(gòu)、AH0(A1203-High K-SiO2)結(jié)構(gòu)及其他類似功能的結(jié)構(gòu)等，此處 僅為示例，本發(fā)明并不限于此。
在本發(fā)明中，所述柵電極230可以為單層或多層結(jié)構(gòu)，可以可以包括半導(dǎo)體、金屬 或金屬化合物，例如多晶硅、TaN、Al、TiN等或這些材料的疊層，此處僅為示例，本發(fā)明并不 限于此。
需要說明的是，在本發(fā)明的所有實(shí)施例和圖例中，都是以三層介質(zhì)層、三層半導(dǎo)體 層組成的多層堆疊溝道進(jìn)行說明的，但本發(fā)明并不限于此，可以根據(jù)具體的設(shè)計(jì)需要來設(shè) 計(jì)介質(zhì)層和半導(dǎo)體層的層數(shù)。
對于實(shí)施例一，可以采用以下的制造方法來實(shí)現(xiàn):
在步驟S101，提供襯底200，所述襯底可以為具有二氧化硅的絕緣層202的硅襯 底，參考圖6所示。
在步驟S102，在所述襯底200上依次形成交替層疊的半導(dǎo)體層和介質(zhì)層(圖未示 出)。
在本實(shí)施例中，在所述絕緣層202上依次交替淀積多晶硅的半導(dǎo)體層210a和二氧 化娃的介質(zhì)層210b各三層。
在步驟S103，圖案化所有半導(dǎo)體層210a和介質(zhì)層210b。
在此實(shí)施例中，例如可以采用RIE的方法，從上至下依次刻蝕多晶硅的半導(dǎo)體層 210a和二氧化娃的介質(zhì)層210b,在一個(gè)實(shí)施例中，所述半導(dǎo)體層210a和介質(zhì)層210b的寬 度可以為200nm。
在步驟S104，選擇性對所述介質(zhì)層210b進(jìn)行過刻蝕，如圖7所示，以形成半導(dǎo)體層 的寬度大于介質(zhì)層的多層堆棧溝道210。
在本實(shí)施例中，可以采用濕法刻蝕，對所述介質(zhì)層210b進(jìn)行過刻蝕，使介質(zhì)層去 除一部分，在一個(gè)實(shí)施例中，去除部分的寬度可以為50nm,剩余的介質(zhì)層的寬度為150nm, 這樣暴露出了一部分被介質(zhì)層覆蓋的表面，后續(xù)形成柵堆棧時(shí)，可以增加其與柵堆棧的接 觸面積。
在步驟S105，在所述多層堆棧溝道210外表面上形成柵堆棧220，以及在柵堆棧上 形成柵電極230，參考圖3所示。
在本實(shí)施例中，可以通過依次淀積SiO2、Si3N4和SiO2,并進(jìn)行刻蝕后，在柵堆棧220 的外表面上形成ONO結(jié)構(gòu)的柵堆棧220，這里柵堆棧的外表面是指裸露在外部的表面，而 后，淀積多晶娃，并進(jìn)行圖案化，形成多晶娃的棚電極230。
至此，形成了本發(fā)明實(shí)施例一的三維層疊存儲器。
實(shí)施例二
參考圖4所示，實(shí)施例二中的三維層疊存儲器包括:
襯底200 ；
襯底200上的多層堆棧溝道210，所述多層堆棧溝道210包括交替層疊的半導(dǎo)體層 210a和介質(zhì)層210b，其中，所述半導(dǎo)體層210a的寬度大于介質(zhì)層210b的寬度，所述半導(dǎo)體 層的側(cè)壁基本為拱形；
覆蓋所述多層堆棧溝道210外表面的柵堆棧220 ；
在所述柵堆棧220上的柵電極230。
與實(shí)施例一不同的是，在此實(shí)施例中，所述半導(dǎo)體層210a的側(cè)壁基本為拱形的形 狀，拱形的側(cè)壁的表面積更大，進(jìn)一步的增大了溝道的有效寬度，并且在這種具有拱形側(cè)壁 的半導(dǎo)體表面上覆蓋柵堆棧及柵電極后，柵堆棧中的隧穿層電場比平面結(jié)構(gòu)的隧穿電場增 強(qiáng)，而阻擋層電場比平面結(jié)構(gòu)的阻擋層電場減弱，這使得器件在操作時(shí)的編程及擦除速度 提聞。
對于實(shí)施例二，可以采用以下的制造方法來實(shí)現(xiàn):
步驟S201，提供襯底200，參考圖6所示。
步驟S202，在所述襯底200上依次形成交替層疊的半導(dǎo)體層和介質(zhì)層(圖未示 出)。
在步驟S203，圖案化所有半導(dǎo)體層210a和介質(zhì)層210b。
在步驟S204，選擇性對所述介質(zhì)層210b進(jìn)行過刻蝕，如圖7所示，以形成半導(dǎo)體層 的寬度大于介質(zhì)層的多層堆棧溝道210。
步驟S201-S204同實(shí)施例一中的步驟S101-S104，在此不再贅述。
在步驟S205’，先進(jìn)行熱氧化，在半導(dǎo)體層暴露的表面上形成半導(dǎo)體氧化層，在進(jìn) 行熱氧化時(shí)，半導(dǎo)體層的四個(gè)角和氧氣的反應(yīng)更充分，因此會形成基本為拱形的氧化層，而 后，將該氧化層去除，從而使半導(dǎo)體層的側(cè)壁的形狀也基本為拱形，此處基本為拱形是指拱 形或者類似拱形的形狀。
在步驟S205，在所述多層堆棧溝道210外表面上形成柵堆棧220，以及在柵堆棧上 形成柵電極230，參考圖4所示。
同實(shí)施例一的步驟S105，在此不再贅述。
至此，形成了本發(fā)明實(shí)施例二的三維層疊存儲器。
實(shí)施例三
參考圖5所示，為實(shí)施例三中的三維層疊存儲器的結(jié)構(gòu)示意圖。
具體地，所述三維層疊存儲器包括:
襯底200 ；
襯底200上的多層堆棧溝道210，所述多層堆棧溝道包括間隔層疊的多層半導(dǎo)體 層210a，所述半導(dǎo)體層210a的側(cè)壁基本為拱形；
包圍所述半導(dǎo)體層210a外表面的柵堆棧220 ；
包圍所述柵堆棧220外表面的柵電極230。
同實(shí)施例二不同的是，多層堆棧溝道210中的介質(zhì)層完全沒有了，為納米線型的 結(jié)構(gòu)，多層溝道堆棧210中僅包括了半導(dǎo)體層210a，這樣，柵堆?？梢酝耆鼑雽?dǎo)體層， 進(jìn)一步的增大了溝道的有效寬度，提高開態(tài)電流。
對于實(shí)施例二，可以采用以下的制造方法來實(shí)現(xiàn):
步驟S301，提供襯底200，參考圖6所示。
步驟S302，在所述襯底200上依次形成交替層疊的半導(dǎo)體層和介質(zhì)層(圖未示 出)。
在步驟303，圖案化所有半導(dǎo)體層210a和介質(zhì)層210b。
步驟S301-S303同實(shí)施例一中的步驟S101-S103，在此不再贅述。
在步驟S304，選擇性部分去除所述介質(zhì)層，在半導(dǎo)體層間形成通孔，以形成包括間 隔層疊的半導(dǎo)體層的多層堆棧溝道(圖未示出)。
在本實(shí)施例中，進(jìn)行掩模后，可以通過濕法腐蝕的方法，去除部分介質(zhì)層，在半導(dǎo) 體層間形成了通孔，此實(shí)施例為最充分暴露半導(dǎo)體層表面的實(shí)施例，也就是使多層堆棧溝 道中介質(zhì)層的厚度變?yōu)榱肆恪?br> 在步驟S305’，先進(jìn)行熱氧化，在半導(dǎo)體層暴露的表面上形成半導(dǎo)體氧化層，在進(jìn)行熱氧化時(shí)，半導(dǎo)體層的四個(gè)角和氧氣的反應(yīng)更充分，因此會形成基本為拱形的氧化層，而 后，將該氧化層去除，從而使半導(dǎo)體層的側(cè)壁的形狀也基本為拱形，此處基本為拱形是指拱 形或者類似拱形的形狀。
在步驟S305，在所述多層堆棧溝道210外表面上形成柵堆棧220，以及在柵堆棧上 形成柵電極230，參考圖5所示。
淀積柵堆棧，柵堆棧220穿過半導(dǎo)體層間的通孔，將半導(dǎo)體層的外表面都覆蓋住， 而后，形成包圍柵堆棧220外表面的柵電極230，從而形成了實(shí)施例三中的存儲器，如圖5所/Jn ο
在此實(shí)施例中，半導(dǎo)體層的側(cè)壁基本為拱形的形狀，拱形的側(cè)壁的表面積更大，進(jìn) 一步的增大了溝道的有效寬度，并且在這種具有拱形側(cè)壁的半導(dǎo)體表面上覆蓋柵堆棧及柵 電極后，柵堆棧中的隧穿層電場比平面結(jié)構(gòu)的隧穿電場增強(qiáng)，而阻擋層電場比平面結(jié)構(gòu)的 阻擋層電場減弱，這使得器件在操作時(shí)的編程及擦除速度提高。
以上對本發(fā)明的三維層疊存儲器的結(jié)構(gòu)及制造方法的實(shí)施例進(jìn)行了詳細(xì)的描述， 以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng) 域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi) 容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單 修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種三維層疊存儲器，其特征在于，包括:襯底；襯底上的多層堆棧溝道，所述多層堆棧溝道包括交替層疊的半導(dǎo)體層和介質(zhì)層，其中， 所述半導(dǎo)體層的寬度大于介質(zhì)層的寬度；覆蓋所述多層堆棧溝道外表面的柵堆棧；在所述柵堆棧上的柵電極。
2.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，所述半導(dǎo)體層的側(cè)壁基本為拱形。
3.根據(jù)權(quán)利要求1或2所述的存儲器，其特征在于，所述半導(dǎo)體層為多晶硅，所述介質(zhì) 層為二氧化硅。
4.一種三維層疊存儲器,其特征在于,包括:襯底；襯底上的多層堆棧溝道，所述多層堆棧溝道包括間隔層疊的多層半導(dǎo)體層，所述半導(dǎo) 體層的側(cè)壁基本為拱形；包圍所述半導(dǎo)體層外表面的柵堆棧；包圍所述柵堆棧外表面的柵電極。
5.根據(jù)權(quán)利要求4所述的存儲器，其特征在于，所述半導(dǎo)體層為多晶硅，所述介質(zhì)層為二氧化硅。
6.一種三維層疊存儲器的制造方法，其特征在于，包括:提供襯底；在所述襯底上依次形成交替層疊的半導(dǎo)體層和介質(zhì)層；圖案化所有半導(dǎo)體層和介質(zhì)層；選擇性對所述介質(zhì)層進(jìn)行過刻蝕，以形成半導(dǎo)體層的寬度大于介質(zhì)層的多層堆棧溝道；在所述多層堆棧溝道外表面上形成柵堆棧；在所述柵堆棧外表面上形成柵電極。
7.根據(jù)權(quán)利要求5所述的制造方法，其特征在于，選擇性對所述介質(zhì)層進(jìn)行過刻蝕的 步驟為:選擇性部分去除所述介質(zhì)層，在半導(dǎo)體層間形成通孔，以形成包括間隔層疊的半導(dǎo) 體層的多層堆棧溝道。
8.根據(jù)權(quán)利要求6或7所述的制造方法，其特征在于，在選擇性對所述介質(zhì)層進(jìn)行過刻 蝕之后，形成柵堆棧之前，還包括步驟:進(jìn)行熱氧化工藝，在半導(dǎo)體層暴露的表面上形成半導(dǎo)體氧化層；去除半導(dǎo)體氧化層。
9.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述半導(dǎo)體層為多晶硅，所述介質(zhì)層為二氧化硅。
全文摘要
本發(fā)明實(shí)施例公開了一種三維層疊存儲器，包括襯底；襯底上的多層堆棧溝道，所述多層堆棧溝道包括交替層疊的半導(dǎo)體層和介質(zhì)層，其中，所述半導(dǎo)體層的寬度大于介質(zhì)層的寬度；覆蓋所述多層堆棧溝道外表面的柵堆棧；在所述柵堆棧上的柵電極。多層溝道堆棧中的介質(zhì)層的寬度小于半導(dǎo)體層的寬度或者去除該介質(zhì)層，使多層溝道堆棧中的半導(dǎo)體層與柵堆棧的接觸面積增大，而不是現(xiàn)有技術(shù)中僅為半導(dǎo)體層的側(cè)壁部分與柵堆棧接觸，從而增大溝道的有效寬度，增大溝道中的開態(tài)電流，提高了三維層疊存儲器的性能。
文檔編號G11C16/04GK103137625SQ20111037670
公開日2013年6月5日 申請日期2011年11月23日 優(yōu)先權(quán)日2011年11月23日
發(fā)明者霍宗亮, 劉明 申請人:中國科學(xué)院微電子研究所