專(zhuān)利名稱(chēng)：存儲(chǔ)器件及其自交織方法
技術(shù)領(lǐng)域：
本公開(kāi)這里涉及半導(dǎo)體存儲(chǔ)器，且更具體地，涉及使用交織方案的存儲(chǔ)器件。
背景技術(shù)：
通常，半導(dǎo)體存儲(chǔ)器件分類(lèi)為諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的易失性存儲(chǔ)器、以及諸如電可擦除可編程只讀存儲(chǔ)器(EEPROM)、鐵電隨機(jī)存取存儲(chǔ)器(FRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁阻隨機(jī)存取存儲(chǔ)器(MRAM)和快閃存儲(chǔ)器的非易失性存儲(chǔ)器。易失性存儲(chǔ)器當(dāng)停止供電時(shí)丟失存儲(chǔ)的數(shù)據(jù)，然而非易失性存儲(chǔ)器即使停止供電時(shí)也維持存儲(chǔ)的數(shù)據(jù)。具體地，快閃存儲(chǔ)器具有高編程速度、低功耗、和大容量數(shù)據(jù)存儲(chǔ)的優(yōu)點(diǎn)。因此，包括快閃存儲(chǔ)器的快閃存儲(chǔ)系統(tǒng)正被廣泛地用作數(shù)據(jù)存儲(chǔ)介質(zhì)?？扉W存儲(chǔ)器可以在一個(gè)存儲(chǔ)單元中存儲(chǔ)1比特?cái)?shù)據(jù)或2比特或更多比特?cái)?shù)據(jù)。通常，存儲(chǔ)1比特?cái)?shù)據(jù)的存儲(chǔ)單元叫做單電平單元(SLC)，而存儲(chǔ)2比特或更多比特?cái)?shù)據(jù)的存儲(chǔ)單元叫做多電平單元(MLC)。SLC具有依據(jù)閾電壓的擦除狀態(tài)和編程狀態(tài)。MLC具有依據(jù)閾電壓的擦除狀態(tài)和多個(gè)編程狀態(tài)。在具有多電平單元的快閃存儲(chǔ)器(以下，稱(chēng)為MLC快閃存儲(chǔ)器)中，多個(gè)邏輯頁(yè)可以存儲(chǔ)在共享一條字線(xiàn)的存儲(chǔ)單元(以下，稱(chēng)為物理頁(yè))中。這里，每個(gè)邏輯頁(yè)可以具有不同的比特錯(cuò)誤率(BE 。如果假定失敗比特的數(shù)量在每個(gè)讀電平中相同，則N比特MLC快閃存儲(chǔ)器在每個(gè)邏輯頁(yè)中可以具有1 :2:22:... 的BER。

發(fā)明內(nèi)容
示例實(shí)施例提供存儲(chǔ)器件。所述存儲(chǔ)器件可以包括存儲(chǔ)單元陣列；自交織器，配置為使用交織方案將數(shù)據(jù)即時(shí)交織和加載到緩沖器電路中；以及控制邏輯，配置為控制存儲(chǔ)單元陣列中交織數(shù)據(jù)的編程。在一些實(shí)施例中，控制邏輯可以包括自交織器。在一些實(shí)施例中，數(shù)據(jù)可以從存儲(chǔ)器件外部接收。在一些實(shí)施例中，存儲(chǔ)單元陣列可以包括多個(gè)物理頁(yè)，每個(gè)物理頁(yè)能夠存儲(chǔ)多個(gè)邏輯頁(yè)；自交織器可以被配置為將每個(gè)邏輯頁(yè)劃分為多個(gè)扇區(qū)，并且通過(guò)混合各個(gè)不同邏輯頁(yè)的扇區(qū)來(lái)執(zhí)行交織方案；而且控制邏輯可以控制存儲(chǔ)單元陣列的物理頁(yè)中的多個(gè)混合的邏輯頁(yè)的編程。在一些實(shí)施例中，緩沖器電路可以按扇區(qū)來(lái)存儲(chǔ)數(shù)據(jù)。在一些實(shí)施例中，緩沖器電路可以包括多個(gè)頁(yè)緩沖器，其響應(yīng)于從自交織器輸出的使能信號(hào)和選擇信號(hào)存儲(chǔ)各扇區(qū)。在一些實(shí)施例中，每個(gè)頁(yè)緩沖器可以包括多個(gè)鎖存器，每個(gè)鎖存器響應(yīng)于從自交織器輸出的對(duì)應(yīng)的使能信號(hào)和對(duì)應(yīng)的選擇信號(hào)存儲(chǔ)一個(gè)比特。在一些實(shí)施例中，自交織器可以被配置為以扇區(qū)為單位將數(shù)據(jù)交織和加載到緩沖器電路中。
在一些實(shí)施例中，該存儲(chǔ)器件可以進(jìn)一步包括列選擇電路，選擇緩沖器電路的頁(yè)緩沖器；以及數(shù)據(jù)緩沖器，向列選擇電路提供從存儲(chǔ)器件外部接收的數(shù)據(jù)。在一些實(shí)施例中，自交織器可以被配置為控制緩沖器電路和列選擇電路來(lái)交織和加載數(shù)據(jù)。在一些實(shí)施例中，數(shù)據(jù)可以來(lái)自存儲(chǔ)單元陣列的源頁(yè)，并且控制邏輯可以被配置為使用交織控制交織數(shù)據(jù)到存儲(chǔ)單元陣列中的目標(biāo)頁(yè)的編程。在一些實(shí)施例中，自交織器可以被配置為順序地將來(lái)自源頁(yè)的η比特?cái)?shù)據(jù)存儲(chǔ)在緩沖器電路的第一頁(yè)緩沖器中，傳遞源頁(yè)數(shù)據(jù)到數(shù)據(jù)緩沖器，以及將源頁(yè)數(shù)據(jù)從第一頁(yè)緩沖器即時(shí)交織和加載到η個(gè)鎖存器中。在一些實(shí)施例中，自交織器可以被配置為將來(lái)自源頁(yè)的數(shù)據(jù)存儲(chǔ)在緩沖器電路中，傳遞源頁(yè)數(shù)據(jù)到存儲(chǔ)器件的外部電路，該電路進(jìn)一步處理源頁(yè)數(shù)據(jù)，以及將源頁(yè)數(shù)據(jù)從該外部電路即時(shí)交織和加載到緩沖器電路中，以及控制交織數(shù)據(jù)到存儲(chǔ)單元陣列的目標(biāo)頁(yè)的編程。在一些實(shí)施例中，自交織器可以被配置為將來(lái)自源頁(yè)的數(shù)據(jù)和來(lái)自存儲(chǔ)器件外部的數(shù)據(jù)存儲(chǔ)在緩沖器電路中，以及將源頁(yè)數(shù)據(jù)和來(lái)自外部的數(shù)據(jù)即時(shí)交織和加載到緩沖器電路中，以及控制交織數(shù)據(jù)到存儲(chǔ)單元陣列的目標(biāo)頁(yè)的編程。在一些實(shí)施例中，存儲(chǔ)在緩沖器電路中的多個(gè)邏輯頁(yè)可以通過(guò)全狀態(tài)同時(shí)編程方案來(lái)編程。在一些實(shí)施例中，自交織器可以被配置為確定各個(gè)扇區(qū)的尺寸。在一些實(shí)施例中，交織數(shù)據(jù)可以具有等于多個(gè)扇區(qū)的平均比特錯(cuò)誤率的比特錯(cuò)誤率。在一些實(shí)施例中，每個(gè)物理頁(yè)可以被劃分為主區(qū)域和備用區(qū)域。在一些實(shí)施例中，存儲(chǔ)單元陣列可以具有三維結(jié)構(gòu)。在一些實(shí)施例中，存儲(chǔ)單元陣列可以是快閃存儲(chǔ)單元陣列。示例實(shí)施例提供存儲(chǔ)系統(tǒng)。所述存儲(chǔ)系統(tǒng)可以包括根據(jù)實(shí)施例的存儲(chǔ)器件；以及存儲(chǔ)控制器，控制該存儲(chǔ)器件的操作。在一些實(shí)施例中，存儲(chǔ)系統(tǒng)可以是片上系統(tǒng)。在一些實(shí)施例中，存儲(chǔ)系統(tǒng)可以包括糾錯(cuò)碼電路。在一些實(shí)施例中，糾錯(cuò)碼電路可以是存儲(chǔ)控制器的一部分。在一些實(shí)施例中，糾錯(cuò)碼電路可以與存儲(chǔ)控制器分離。在一些實(shí)施例中，糾錯(cuò)碼電路可以設(shè)計(jì)用于將要存儲(chǔ)在存儲(chǔ)單元陣列中的邏輯頁(yè)的平均比特錯(cuò)誤率。在一些實(shí)施例中，存儲(chǔ)系統(tǒng)可以包括主機(jī)；以及通信設(shè)備，配置為在主機(jī)與存儲(chǔ)器件之間交換數(shù)據(jù)。在一些實(shí)施例中，存儲(chǔ)系統(tǒng)可以包括多個(gè)存儲(chǔ)器件。在一些實(shí)施例中，存儲(chǔ)器件可以是存儲(chǔ)卡的一部分。在一些實(shí)施例中，存儲(chǔ)器件可以是固態(tài)驅(qū)動(dòng)器的一部分。在一些實(shí)施例中，存儲(chǔ)器件可以是快閃存儲(chǔ)器件。示例實(shí)施例提供包括根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)的電子設(shè)備。
示例實(shí)施例提供操作存儲(chǔ)器件的方法。所述方法可以包括接收數(shù)據(jù)；使用交織方案將接收的數(shù)據(jù)即時(shí)交織和加載到緩沖器電路中；以及在存儲(chǔ)器件的存儲(chǔ)單元陣列中編程交織數(shù)據(jù)。在一些實(shí)施例中，接收數(shù)據(jù)可以包括從存儲(chǔ)器件外部接收數(shù)據(jù)。在一些實(shí)施例中，接收數(shù)據(jù)可以包括從存儲(chǔ)器件內(nèi)部接收數(shù)據(jù)。在一些實(shí)施例中，接收數(shù)據(jù)可以包括從存儲(chǔ)單元陣列的源頁(yè)接收數(shù)據(jù)，而且編程可以包括將交織數(shù)據(jù)編程到存儲(chǔ)單元陣列中的目標(biāo)頁(yè)。 在一些實(shí)施例中，接收數(shù)據(jù)可以包括從存儲(chǔ)單元陣列的源頁(yè)接收數(shù)據(jù)以及從存儲(chǔ)器件外部接收數(shù)據(jù)，其中，交織和加載包括混合來(lái)自源頁(yè)的數(shù)據(jù)和來(lái)自外部的數(shù)據(jù)，其中編程包括將交織數(shù)據(jù)編程到存儲(chǔ)單元陣列中的目標(biāo)頁(yè)。在一些實(shí)施例中，交織和加載可以包括確定將要交織的扇區(qū)的數(shù)據(jù)尺寸，將將要存儲(chǔ)在存儲(chǔ)單元陣列中的邏輯頁(yè)劃分為多個(gè)扇區(qū)，并且混合不同的邏輯頁(yè)的扇區(qū)。在一些實(shí)施例中，交織數(shù)據(jù)的比特錯(cuò)誤率可以等于多個(gè)扇區(qū)的平均比特錯(cuò)誤率。在一些實(shí)施例中，所述方法可以包括，在編程之前，確定是否全部數(shù)據(jù)已經(jīng)被加載到緩沖器電路。在一些實(shí)施例中，當(dāng)全部數(shù)據(jù)已經(jīng)被加載到緩沖器電路時(shí)，編程可以包括使用全狀態(tài)同時(shí)編程方案。在一些實(shí)施例中，當(dāng)全部數(shù)據(jù)尚未被加載到緩沖器電路時(shí)，該方法可以包括重復(fù)接收、以及交織和加載步驟。在一些實(shí)施例中，該方法可以利用快閃存儲(chǔ)單元陣列來(lái)使用。


通過(guò)參考附圖詳細(xì)描述示范實(shí)施例，上述和其它特征和優(yōu)點(diǎn)將對(duì)本領(lǐng)域的普通技術(shù)人員變得更明顯，其中圖1說(shuō)明根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)的框圖；圖2說(shuō)明圖1的快閃存儲(chǔ)器的框圖；
圖3說(shuō)明圖1的存儲(chǔ)塊BLKl的電路圖；圖4到7說(shuō)明圖3的存儲(chǔ)單元的閾電壓分布；圖8說(shuō)明2比特MLC快閃存儲(chǔ)器的自交織操作的框圖；圖9說(shuō)明圖8的2比特MLC快閃存儲(chǔ)器的自交織操作；圖10和11說(shuō)明4比特MLC快閃存儲(chǔ)器的自交織操作的框圖；圖12說(shuō)明圖1的存儲(chǔ)系統(tǒng)的自交織操作的流程圖；圖13說(shuō)明圖1的快閃存儲(chǔ)器的回拷貝(copyback)自交織操作的框圖；圖14說(shuō)明圖13的快閃存儲(chǔ)器的回拷貝自交織操作的流程圖；圖15說(shuō)明執(zhí)行回拷貝自交織操作的存儲(chǔ)系統(tǒng)的框圖；圖16說(shuō)明圖15的存儲(chǔ)系統(tǒng)的回拷貝自交織操作的流程圖；圖17說(shuō)明根據(jù)實(shí)施例的當(dāng)自交織方法應(yīng)用到三維快閃存儲(chǔ)器時(shí)的框圖；圖18說(shuō)明圖17的存儲(chǔ)塊BLKl的三維結(jié)構(gòu)的透視圖；圖19說(shuō)明圖17的存儲(chǔ)塊BLKl的等價(jià)電路圖20說(shuō)明圖19的等價(jià)電路圖的平面結(jié)構(gòu)的概念圖；圖21說(shuō)明根據(jù)實(shí)施例的應(yīng)用于存儲(chǔ)卡的快閃存儲(chǔ)系統(tǒng)的圖；圖22說(shuō)明根據(jù)實(shí)施例的當(dāng)存儲(chǔ)系統(tǒng)應(yīng)用到SSD時(shí)的框圖；圖23說(shuō)明圖22的SSD控制器4210的配置的框圖；以及圖M說(shuō)明根據(jù)實(shí)施例的當(dāng)利用電子設(shè)備實(shí)現(xiàn)快閃存儲(chǔ)系統(tǒng)時(shí)的框圖。
具體實(shí)施例方式下文將參照附圖更完整地描述示例實(shí)施例，然而，它們可以以不同的形式實(shí)現(xiàn)，并且不應(yīng)被解讀為限于這里闡述的實(shí)施例。相反，提供這些實(shí)施例以使得本公開(kāi)對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)清楚完整，并全面?zhèn)鬟_(dá)本發(fā)明的范圍。I.包括自交織器的快閃存儲(chǔ)系統(tǒng)圖1說(shuō)明根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)的框圖。參考圖1，存儲(chǔ)系統(tǒng)1000可以包括快閃存儲(chǔ)器1100和存儲(chǔ)控制器1200?？扉W存儲(chǔ)器1100和存儲(chǔ)控制器1200可以包括在一個(gè)存儲(chǔ)設(shè)備中。該存儲(chǔ)設(shè)備可以包括USB存儲(chǔ)器、存儲(chǔ)卡、固態(tài)驅(qū)動(dòng)器(SSD)等。此外，該存儲(chǔ)設(shè)備可以連接到主機(jī)(未示出)，如，計(jì)算機(jī)、筆記本計(jì)算機(jī)、數(shù)字相機(jī)、移動(dòng)電話(huà)機(jī)、MP3播放器、PMP、游戲控制臺(tái)等， 然后可以被使用?？扉W存儲(chǔ)器1100可以根據(jù)存儲(chǔ)控制器1200的控制執(zhí)行擦除、寫(xiě)、或讀操作。參考圖1，快閃存儲(chǔ)器1100可以包括自交織器1141?？扉W存儲(chǔ)器1100可以使用自交織器1141 自己執(zhí)行交織操作。將參考圖2更詳細(xì)地描述快閃存儲(chǔ)器1100的內(nèi)部配置和操作。仍參考圖1，存儲(chǔ)控制器1200可以包括快閃接口 1210、主機(jī)接口 1220、糾錯(cuò)碼 (ECC)電路1230、中央處理單元(CPU) 1240、和緩沖存儲(chǔ)器1250。存儲(chǔ)控制器1200可以將從主機(jī)(未示出)輸入的數(shù)據(jù)存儲(chǔ)到快閃存儲(chǔ)器1100，并且可以將從快閃存儲(chǔ)器1100讀取的數(shù)據(jù)提供給主機(jī)。快閃接口 1210可以用于與快閃存儲(chǔ)器1100交換命令、地址、和數(shù)據(jù)。即，快閃接口 1210可以在讀操作期間提供讀命令和地址，并且可以在寫(xiě)操作期間提供寫(xiě)命令、地址、和數(shù)據(jù)。主機(jī)接口 1220可以用來(lái)從主機(jī)接收請(qǐng)求，如寫(xiě)或讀，并且響應(yīng)于主機(jī)的請(qǐng)求提供數(shù)據(jù)。ECC電路1230可以使用將要存儲(chǔ)在快閃存儲(chǔ)器1100中的數(shù)據(jù)來(lái)產(chǎn)生校驗(yàn)位。除了數(shù)據(jù)之外，校驗(yàn)位也被存儲(chǔ)在快閃存儲(chǔ)器1100中。ECC電路1230使用ECC能夠糾正的比特錯(cuò)誤的數(shù)量受限制。例如，1比特ECC引擎可以?xún)H糾正1比特錯(cuò)誤，2比特ECC引擎可以?xún)H糾正2比特錯(cuò)誤，如此類(lèi)推。一般，隨著可糾正的比特錯(cuò)誤的數(shù)量增加，ECC電路的開(kāi)銷(xiāo)增加。ECC電路1230可以使用存儲(chǔ)在快閃存儲(chǔ)器1100中的校驗(yàn)位來(lái)檢測(cè)和糾正從快閃存儲(chǔ)器1100讀取的數(shù)據(jù)錯(cuò)誤。該錯(cuò)誤檢測(cè)和糾正技術(shù)允許有效地恢復(fù)由各種因素破壞的數(shù)據(jù)。多種方法用于錯(cuò)誤檢測(cè)和糾正技術(shù)，例如，里德-所羅門(mén)(RS)碼、漢明碼、 Bose-Chaudhuri-Hocquenghem(BCH)碼、循環(huán)冗余碼(CRC)等。此外，根據(jù)存儲(chǔ)系統(tǒng)1000的結(jié)構(gòu)，ECC電路1230可以位于存儲(chǔ)控制器1200的內(nèi)部或外部。ECC電路1230可以使用ECC編碼器(未示出)產(chǎn)生校驗(yàn)位，并且使用ECC解碼器 (未示出)糾正錯(cuò)誤和恢復(fù)數(shù)據(jù)。ECC電路1230可以按照預(yù)定的數(shù)據(jù)單位(下文，稱(chēng)為碼
8字)執(zhí)行校驗(yàn)編碼或解碼操作。CPU 1240可以響應(yīng)于主機(jī)的請(qǐng)求控制快閃存儲(chǔ)器1100的讀、寫(xiě)、和擦除操作。緩沖存儲(chǔ)器1250可以臨時(shí)存儲(chǔ)從快閃存儲(chǔ)器1100讀取的數(shù)據(jù)或從主機(jī)提供的數(shù)據(jù)。另外，緩沖存儲(chǔ)器1250可以用來(lái)驅(qū)動(dòng)固件，例如，快閃轉(zhuǎn)換層(FTL)。此外，緩沖存儲(chǔ)器1250可以存儲(chǔ)用于管理讀錯(cuò)誤信息所必需的表信息。該表信息可以在CPU 1240的控制下作為元數(shù)據(jù)存儲(chǔ)在快閃存儲(chǔ)器1100的元區(qū)域中。該表信息在加電期間從該元區(qū)域復(fù)制到緩沖存儲(chǔ)器1250。雖然圖中未示出，但是存儲(chǔ)系統(tǒng)1000可以進(jìn)一步包括用于存儲(chǔ)用于與主機(jī)接口連接的代碼數(shù)據(jù)的ROM。圖2說(shuō)明圖1的快閃存儲(chǔ)器1100的框圖。參考圖2，快閃存儲(chǔ)器1100包括存儲(chǔ)單元陣列1110、數(shù)據(jù)輸入/輸出電路1120、地址譯碼器1130、和控制邏輯1140。存儲(chǔ)單元陣列1110可以包括多個(gè)存儲(chǔ)塊BLKl到BLKn。每個(gè)存儲(chǔ)塊由多個(gè)頁(yè)組成。每個(gè)頁(yè)(如，1111)由多個(gè)存儲(chǔ)單元組成?？扉W存儲(chǔ)器1100可以以存儲(chǔ)塊為單位執(zhí)行擦除操作，并可以以頁(yè)為單位執(zhí)行寫(xiě)或讀操作。數(shù)據(jù)輸入/輸出電路1120通過(guò)多條位線(xiàn)BL連接到存儲(chǔ)單元陣列1110。數(shù)據(jù)輸入 /輸出電路1120用于接收編程數(shù)據(jù)并將它們傳遞到選擇的頁(yè)，或輸出從選擇的頁(yè)1111讀取的數(shù)據(jù)。地址譯碼器1130通過(guò)多條字線(xiàn)WL連接到存儲(chǔ)單元陣列1110。地址譯碼器1130 接收地址ADDR并且選擇存儲(chǔ)塊或頁(yè)。這里，用于選擇存儲(chǔ)塊的地址被表示為塊地址，而用于選擇頁(yè)的地址被表示為頁(yè)地址?？刂七壿?140可以根據(jù)從存儲(chǔ)控制器1200提供的控制信號(hào)CTRL執(zhí)行編程、讀、 和擦除操作。參考圖2，控制邏輯1140可以包括自交織器1141。自交織器1141可以自己執(zhí)行交織操作，且與圖1的存儲(chǔ)控制器1200分離。自交織器1141可以利用例如模塊的硬件和/或例如算法的軟件來(lái)實(shí)現(xiàn)。此外，自交織器1141可以位于控制邏輯1140的外部。圖3說(shuō)明圖2的存儲(chǔ)塊BLKl的電路圖。參考圖3，存儲(chǔ)塊BLKl具有單元串結(jié)構(gòu)。 一個(gè)單元串包括串選擇晶體管、多個(gè)存儲(chǔ)單元、和地選擇晶體管。串選擇晶體管連接到串選擇線(xiàn)SSL，多個(gè)存儲(chǔ)單元連接到多條字線(xiàn)mi)到WL31，而地選擇晶體管連接到地選擇線(xiàn)GSL。串選擇晶體管連接到位線(xiàn)BLl到BLm，而地選擇晶體管連接到公共源極線(xiàn)CSL。多個(gè)存儲(chǔ)單元可以連接到一條字線(xiàn)(如，WLi)。連接到一條字線(xiàn)的存儲(chǔ)單元的集合被稱(chēng)為物理頁(yè)。一個(gè)物理頁(yè)可以被劃分為用于存儲(chǔ)主數(shù)據(jù)的主區(qū)域、和用于存儲(chǔ)諸如校驗(yàn)位的額外數(shù)據(jù)的備用區(qū)域?？梢栽谝粋€(gè)存儲(chǔ)單元中存儲(chǔ)單比特?cái)?shù)據(jù)或多比特?cái)?shù)據(jù)(即，兩個(gè)或多個(gè)比特的數(shù)據(jù))。存儲(chǔ)單比特?cái)?shù)據(jù)的存儲(chǔ)單元叫做單電平單元(SLC)，而存儲(chǔ)多比特?cái)?shù)據(jù)的存儲(chǔ)單元叫做多電平單元(MLC)或多比特單元。SLC具有依據(jù)閾電壓的擦除狀態(tài)和編程狀態(tài)。MLC具有依據(jù)閾電壓的擦除狀態(tài)和多個(gè)編程狀態(tài)。快閃存儲(chǔ)器1100可以同時(shí)具有單電平單元和多電平單元。2比特MLC快閃存儲(chǔ)器可以在一個(gè)物理頁(yè)中存儲(chǔ)兩個(gè)邏輯頁(yè)。這里，邏輯頁(yè)表示在一個(gè)物理頁(yè)中可同時(shí)編程的數(shù)據(jù)的集合。3比特MLC快閃存儲(chǔ)器件可以在一個(gè)物理頁(yè)中存儲(chǔ)三個(gè)邏輯頁(yè)，而4比特MLC快閃存儲(chǔ)器可以在一個(gè)物理頁(yè)中存儲(chǔ)四個(gè)邏輯頁(yè)。
圖4到7說(shuō)明圖3的存儲(chǔ)單元的閾電壓分布。更具體地，圖4和5示范性地說(shuō)明其中在一個(gè)存儲(chǔ)單元中存儲(chǔ)2比特?cái)?shù)據(jù)的存儲(chǔ)單元的閾電壓分布。圖4中，水平軸表示閾電壓Vth，而垂直軸表示存儲(chǔ)單元的數(shù)量。存儲(chǔ)單元根據(jù)閾電壓分布可以具有四個(gè)狀態(tài)E、 PI、P2、和P3中的一個(gè)。這里，E代表擦除狀態(tài)，而PI、P2、和P3代表編程狀態(tài)。當(dāng)存儲(chǔ)2比特?cái)?shù)據(jù)時(shí)，存儲(chǔ)單元具有四個(gè)狀態(tài)。參考圖5，第一邏輯頁(yè)(或LSB)和第二邏輯頁(yè)(或MSB)可以存儲(chǔ)在圖3的一個(gè)物理頁(yè)1111中。具有E狀態(tài)的存儲(chǔ)單元存儲(chǔ) (11)，具有Pl的存儲(chǔ)單元存儲(chǔ)(10)，具有P2的存儲(chǔ)單元存儲(chǔ)(00)，而具有P3的存儲(chǔ)單元存儲(chǔ)(01)?？扉W存儲(chǔ)器1100可以在每個(gè)邏輯頁(yè)中具有不同的比特錯(cuò)誤率(BER)。隨著邏輯頁(yè)增加，BER以二為因子增加。例如，如果每個(gè)讀電平中的失敗比特的數(shù)量相同，則第一邏輯頁(yè)LSB的BER是1，而第二邏輯頁(yè)MSB的BER是2。如果在一個(gè)存儲(chǔ)單元中存儲(chǔ)N比特?cái)?shù)據(jù)，則關(guān)于N個(gè)邏輯頁(yè)的每個(gè)的BER是1 :2:22:... 2νΛ圖6和7說(shuō)明其中在一個(gè)存儲(chǔ)單元中存儲(chǔ)4比特?cái)?shù)據(jù)的存儲(chǔ)單元的閾電壓分布。
參考圖6，存儲(chǔ)單元可以根據(jù)閾電壓分布具有十六個(gè)狀態(tài)E、P1、P2.....Ρ15中的一個(gè)。這
里，E代表擦除狀態(tài)，而Pl到Ρ15代表編程狀態(tài)。圖6中，Rl到R15是用于讀每個(gè)狀態(tài)的讀電壓電平。參考圖7，第一到第四邏輯頁(yè)可以存儲(chǔ)在圖3的一個(gè)物理頁(yè)1111中。具有E狀態(tài)的存儲(chǔ)單元可以存儲(chǔ)(1111)，具有Pi狀態(tài)的存儲(chǔ)單元可以存儲(chǔ)(1110)，具有Ρ2狀態(tài)的存儲(chǔ)單元可以存儲(chǔ)(1100)，而具有Ρ15狀態(tài)的存儲(chǔ)單元可以存儲(chǔ)(0111)。此外，如果假定每個(gè)讀電平中的失敗比特的數(shù)量相同，則第一邏輯頁(yè)的BER是1， 第二邏輯頁(yè)的BER是2，第三邏輯頁(yè)的BER是4，而第四邏輯頁(yè)的BER是8。再參考圖1，存儲(chǔ)系統(tǒng)1000可以包括用于糾正快閃存儲(chǔ)器1100的比特錯(cuò)誤的ECC 電路1230。ECC電路1230可以通過(guò)檢測(cè)和糾正比特錯(cuò)誤提高快閃存儲(chǔ)器1100的可靠性。 如果快閃存儲(chǔ)器1100在一個(gè)存儲(chǔ)單元中存儲(chǔ)N比特?cái)?shù)據(jù)，則ECC電路1230的可糾正范圍被設(shè)置為具有最差BER的第N邏輯頁(yè)。例如，如果在一個(gè)存儲(chǔ)單元中存儲(chǔ)4比特?cái)?shù)據(jù)，則ECC 電路1230的可糾正范圍被設(shè)置為第四邏輯頁(yè)。每個(gè)邏輯頁(yè)的BER不成比例可以是增加ECC電路1230的開(kāi)銷(xiāo)的因素。隨著可糾正比特的數(shù)量增加，ECC電路1230占據(jù)的面積增加。通過(guò)執(zhí)行自交織操作，根據(jù)實(shí)施例的圖2的快閃存儲(chǔ)器1100可以平均每個(gè)邏輯頁(yè)的BER，并且可以減少ECC電路1230的開(kāi)銷(xiāo)。 以下，將描述快閃存儲(chǔ)器1100的自交織方法作為示范實(shí)施例。II.自交織方法的實(shí)施例1.2比特MLC快閃存儲(chǔ)器的自交織方法圖8說(shuō)明2比特MLC快閃存儲(chǔ)器的自交織操作的框圖。參考圖8，圖2的數(shù)據(jù)輸入 /輸出電路1120包括頁(yè)緩沖電路1121、列選擇電路1122、和數(shù)據(jù)緩沖器1123。數(shù)據(jù)輸入/ 輸出電路1120可以根據(jù)自交織器1141的控制執(zhí)行自交織操作。仍參考圖8，頁(yè)緩沖電路1121可以包括多個(gè)頁(yè)緩沖器PBl到ΡΒ2048。每個(gè)頁(yè)緩沖器連接到每條位線(xiàn)，并且包括至少兩個(gè)鎖存器LATa和LATb。第一邏輯頁(yè)(頁(yè)1)存儲(chǔ)在 LATa中，而第二邏輯頁(yè)(頁(yè)2、存儲(chǔ)在LATb中。LATa和LATb分別響應(yīng)于信號(hào)ENa和ENb 而激活。
列選擇電路1122可以響應(yīng)于選擇信號(hào)SEL選擇位線(xiàn)。這里，選擇信號(hào)SEL可以是起始列地址和地址計(jì)數(shù)信號(hào)。起始列地址表示開(kāi)始存儲(chǔ)數(shù)據(jù)的頁(yè)緩沖器，而地址計(jì)數(shù)表示將要存儲(chǔ)數(shù)據(jù)的頁(yè)緩沖器的數(shù)目。例如，如果數(shù)據(jù)存儲(chǔ)在第一到第IOM個(gè)頁(yè)緩沖器PBl到 PB1024中，則起始列地址表示第一頁(yè)緩沖器PB1，而地址計(jì)數(shù)表示頁(yè)的數(shù)目，S卩，10M。數(shù)據(jù)緩沖器1123可以按字節(jié)單位或字單位接收數(shù)據(jù)。接收的數(shù)據(jù)通過(guò)列選擇電路1122存儲(chǔ)在頁(yè)緩沖電路1121中。數(shù)據(jù)緩沖器1123可以根據(jù)自交織器1141的控制接收或輸出數(shù)據(jù)DATA。此外，圖2的快閃存儲(chǔ)器1100可以裝備用于執(zhí)行自交織操作的數(shù)據(jù)緩沖器，其與用于輸入/輸出的數(shù)據(jù)緩沖器1123分離。自交織器1141可以通過(guò)控制頁(yè)緩沖電路1121、列選擇電路1122、和數(shù)據(jù)緩沖器 1123來(lái)執(zhí)行自交織操作。自交織器1141可以通過(guò)交織單元執(zhí)行交織操作。參考圖8，第一和第二邏輯頁(yè)由2048比特組成。每個(gè)邏輯頁(yè)可以劃分為多個(gè)交織單元(IU)。這里，扇區(qū)被定義為借以執(zhí)行交織操作的最小單元。扇區(qū)可以從1比特到η比特(如，8比特、512比特、 和IOM比特)多樣地調(diào)整。交織操作是指將圖3的一個(gè)物理頁(yè)1111中存儲(chǔ)的多個(gè)邏輯頁(yè)按IU來(lái)劃分并混合它們的操作。自交織器1141可以通過(guò)按IU混合多個(gè)邏輯頁(yè)來(lái)減輕邏輯頁(yè)之間的BER不均衡。即，自交織器1141可以通過(guò)平均邏輯頁(yè)之間的BER來(lái)減少圖1的ECC電路1230的開(kāi)銷(xiāo)。圖9說(shuō)明圖8的2比特MLC快閃存儲(chǔ)器的自交織操作。參考圖8和9，第一邏輯頁(yè) (頁(yè)1)可以劃分為多個(gè)IU，并且第一 IU(IUl)由兩個(gè)扇區(qū)Al和Α2組成。例如，如果第一邏輯頁(yè)是2048比特，并且第一交織單元是512比特，則每個(gè)扇區(qū)是256比特。類(lèi)似地，第二邏輯頁(yè)(頁(yè)幻可以劃分為多個(gè)IU，并且第二 IU(IU2)由兩個(gè)扇區(qū)Bl和B2組成。首先，將檢查沒(méi)有執(zhí)行交織操作時(shí)的碼字配置。第一 IU(IUl)包括扇區(qū)Al和A2， 而第二 IU(I^)包括扇區(qū)Bl和B2。此時(shí)，由于第一 IU(IUl)包括在第一邏輯頁(yè)(頁(yè)1)中， 其具有BER為1，并且由于第二 IU(IU2)包括在第二邏輯頁(yè)(頁(yè)2)中，其具有BER為2。圖 9中，BER由每個(gè)扇區(qū)的一個(gè)或多個(gè)點(diǎn)表示。該情況下，由于ECC電路1230被設(shè)計(jì)為滿(mǎn)足第二 IU(IU2)的BER，不交織時(shí)，ECC電路1230具有與BER為2對(duì)應(yīng)的靜電容量。接下來(lái)，將檢查執(zhí)行交織操作時(shí)的碼字配置。將第一邏輯頁(yè)(頁(yè)1)的扇區(qū)Al和第二邏輯頁(yè)的扇區(qū)Bl混合，從而組成第一 IU(IUl)。第一 IU(IUl)包括在第一邏輯頁(yè)中并且包括扇區(qū)Al和扇區(qū)Bi。類(lèi)似地，將扇區(qū)A2和扇區(qū)B2混合，從而最后組成第二 IU(IU2)。第二 IU(I^)包括在第二邏輯頁(yè)中并且由扇區(qū)A2和扇區(qū)B2組成。此時(shí)，第一和第二 IU(IU1、 IU2)的每個(gè)的BER是1. 5 (1和2的平均值)。該情況下，ECC電路1230具有與減少的BER (如， BER平均值，即1.幻對(duì)應(yīng)的靜電容量。如圖9所示，一旦交織操作開(kāi)始，由于ECC電路1230具有1. 5的靜電容量，ECC電路1230的靜電容量可以減少0. 5。圖8的快閃存儲(chǔ)器1100可以將第一和第二邏輯頁(yè)劃分為多個(gè)IU并且按扇區(qū)單元混合它們，從而可以執(zhí)行自交織操作。根據(jù)實(shí)施例，可以減少ECC 電路1230的開(kāi)銷(xiāo)。2.4比特MLC快閃存儲(chǔ)器的自交織方法圖10說(shuō)明4比特MLC快閃存儲(chǔ)器的自交織操作的框圖。參考圖10，圖2的數(shù)據(jù)輸入/輸出電路1120包括頁(yè)緩沖電路1121、列選擇電路1122、和數(shù)據(jù)緩沖器1123。數(shù)據(jù)輸入/輸出電路1120可以根據(jù)自交織器1141的控制執(zhí)行自交織操作。參考圖10，頁(yè)緩沖電路1121包括多個(gè)頁(yè)緩沖器PBl到PB2048。每個(gè)頁(yè)緩沖器包括至少四個(gè)鎖存器LATa到LATd。第一到第四邏輯頁(yè)分別存儲(chǔ)在LATa到LATd中。LATa到 LATd分別響應(yīng)于信號(hào)ENa到ENd而激活。列選擇電路1122可以響應(yīng)于選擇信號(hào)SEL選擇位線(xiàn)。這里，選擇信號(hào)SEL可以是起始列地址和地址計(jì)數(shù)信號(hào)。數(shù)據(jù)緩沖器1123可以按字節(jié)單位、字單位等接收數(shù)據(jù)。自交織器1141可以通過(guò)控制頁(yè)緩沖電路1121、列選擇電路1122、和數(shù)據(jù)緩沖器 1123來(lái)執(zhí)行自交織操作。自交織器1141可以通過(guò)激活信號(hào)ENa到ENd而在LATa到LATd 中存儲(chǔ)數(shù)據(jù)。此外，自交織器1141可以通過(guò)提供起始列地址和地址計(jì)數(shù)來(lái)確定IU或扇區(qū)尺寸。參考圖10和11，第一邏輯頁(yè)(頁(yè)1)可以劃分為多個(gè)IU，并且第一 IU(IUl)由四個(gè)扇區(qū)Al到A4組成。類(lèi)似地，第二 IU(IU2)由扇區(qū)Bl到B4組成，第三IU(IU3)由扇區(qū)Cl 到C4組成，而第四IU(IU4)由扇區(qū)Dl到D4組成。此時(shí)，第一到第四IU :IU1到IU4分別具有的BER是1、2、4、和8。圖11中，BER由每個(gè)扇區(qū)中的一個(gè)或多個(gè)點(diǎn)表示。該情況下，由于ECC電路1230被設(shè)計(jì)為滿(mǎn)足扇區(qū)的最高BER，即第四IU(IU4)的BER，ECC電路1230具有與BER為8對(duì)應(yīng)的靜電容量。在自交織器1141中，將扇區(qū)Al、B1、C1和Dl混合，從而組成第一 IU (IUl)。S卩，第一 IU(IUl)由扇區(qū)A1、B1、C1、和Dl組成。類(lèi)似地，將扇區(qū)A2、B2、C2、和D2混合，從而組成第二 IU(IU2);將扇區(qū)々3、83、03、和D3混合，從而組成第三IU(IU3)；并將扇區(qū)A4、B4、C4、 和D4混合，從而組成第四IU(IU4)。此時(shí)，第一到第四IUdUl到IU4)的每個(gè)BER是3. 75， 即，交織之前的原始扇區(qū)之間的平均值。該情況下，ECC電路1230需要具有與減少的BER值(這里為平均值3. 75)對(duì)應(yīng)的靜電容量。如圖11所示，一旦交織操作開(kāi)始，由于ECC電路1230要求3. 75的靜電容量，ECC 電路1230的靜電容量可以減少4. 25。圖12說(shuō)明圖1的存儲(chǔ)系統(tǒng)1000的自交織操作的流程圖。參考圖1，根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)1000可以通過(guò)執(zhí)行自交織操作來(lái)減少邏輯頁(yè)之間的BER不平衡。以下，將描述圖 1所示的存儲(chǔ)系統(tǒng)1000的自交織操作。在操作S110，圖1的存儲(chǔ)系統(tǒng)1000確定執(zhí)行交織操作的數(shù)據(jù)的尺寸。圖2的快閃存儲(chǔ)器1100中自身執(zhí)行交織操作，并且可以從圖1的存儲(chǔ)控制器1200提供IU的尺寸。在操作S120，從存儲(chǔ)控制器1200向快閃存儲(chǔ)器1100的圖8的數(shù)據(jù)緩沖器1123傳遞數(shù)據(jù)。在操作S130，通過(guò)列選擇電路1122將數(shù)據(jù)從數(shù)據(jù)緩沖器1123加載到頁(yè)緩沖電路 1121。此時(shí)，快閃存儲(chǔ)器1100使用這里所述的交織混合每個(gè)IU的數(shù)據(jù)。在操作S140，確定是否全部數(shù)據(jù)都被加載到頁(yè)緩沖器。如果尚未加載全部數(shù)據(jù)，則重復(fù)操作S120和S130。 如果已加載全部數(shù)據(jù)，則在操作S150使用全狀態(tài)同時(shí)編程方案同時(shí)地在存儲(chǔ)單元上編程加載的數(shù)據(jù)。根據(jù)圖12的自交織方法，減少邏輯頁(yè)之間的BER不平衡。一旦減輕BER不平衡，就可以減少ECC電路的靜電容量。3.在快閃存儲(chǔ)器執(zhí)行的回拷貝自交織方法圖13說(shuō)明圖1的快閃存儲(chǔ)器的回拷貝自交織操作的框圖。根據(jù)實(shí)施例的快閃存儲(chǔ)器1100可以通過(guò)自交織方法執(zhí)行回拷貝操作。回拷貝操作表示將快閃存儲(chǔ)器的源頁(yè)中
12存儲(chǔ)的數(shù)據(jù)傳遞到目標(biāo)頁(yè)的操作。參考圖13，快閃存儲(chǔ)器1100包括存儲(chǔ)單元陣列1110、頁(yè)緩沖電路1121、列選擇電路1122、數(shù)據(jù)緩沖器1123、和自交織器1141。圖3所示的快閃存儲(chǔ)器1100可以通過(guò)自交織方法執(zhí)行回拷貝操作而無(wú)需圖1的ECC電路1230的額外開(kāi)銷(xiāo)。圖13中，假定存儲(chǔ)在快閃存儲(chǔ)器1100的源頁(yè)中的第一和第二邏輯頁(yè)MSB和LSB 被拷貝回目標(biāo)頁(yè)。為了執(zhí)行拷貝操作，頁(yè)緩沖電路1121中的每個(gè)頁(yè)緩沖區(qū)(未示出)可以包括至少三個(gè)鎖存器，如LATa、LATb、和LATc。鎖存器LATa、LATb、和LATc分別響應(yīng)于信號(hào) ENa、ENb JPENc而激活。自交織器1141產(chǎn)生用于控制頁(yè)緩沖電路1121、列選擇電路1122、 和數(shù)據(jù)緩沖器1123的信號(hào)ENa、ENb、ENc、SELjP DBC。圖14說(shuō)明圖13的快閃存儲(chǔ)器的回拷貝自交織操作的流程圖。參考圖13和14，將描述快閃存儲(chǔ)器1100的回拷貝自交織操作。在操作S210，快閃存儲(chǔ)器1100讀取源頁(yè)的MSB數(shù)據(jù)并且將其存儲(chǔ)在鎖存器LATc 中。自交織器1141激活信號(hào)Enc以將MSB數(shù)據(jù)存儲(chǔ)在鎖存器LATc中。在操作S220，存儲(chǔ)在鎖存器LATc中的MSB數(shù)據(jù)被傳遞給數(shù)據(jù)緩沖器1123。此時(shí)， MSB數(shù)據(jù)可以按照扇區(qū)單元?jiǎng)澐植⑶沂褂媒豢椃桨复鎯?chǔ)在鎖存器LATa和LATb中?？梢匀鐖D8和9描述地執(zhí)行該交織。自交織器1141可以通過(guò)使用控制信號(hào)ENa、ENb、EnC、SEL、和 DBC通過(guò)列選擇電路1122和數(shù)據(jù)緩沖器1123在鎖存器LATa和LATb中存儲(chǔ)MSB數(shù)據(jù)。在操作S230，讀取源頁(yè)的LSB數(shù)據(jù)并將其存儲(chǔ)在鎖存器LATc中。在操作S240，存儲(chǔ)在鎖存器LATc中的LSB數(shù)據(jù)被傳遞到數(shù)據(jù)緩沖器1123、按照扇區(qū)單元?jiǎng)澐?、并使用交織方案存?chǔ)在鎖存器LATa和LATb中。此時(shí)，根據(jù)自交織器1141，響應(yīng)于控制信號(hào)ENa、ENb、 Enc、SEL、和DBC，存儲(chǔ)在鎖存器LATc中的LSB數(shù)據(jù)通過(guò)列選擇電路1122和數(shù)據(jù)緩沖器1123 被劃分和存儲(chǔ)在鎖存器LATa和LATb中。在操作S250，使用全狀態(tài)同時(shí)編程方案同時(shí)地在存儲(chǔ)單元中編程存儲(chǔ)在鎖存器LATa和LATb中的數(shù)據(jù)。4.使用緩沖存儲(chǔ)器的回拷貝自交織方法圖15說(shuō)明執(zhí)行回拷貝自交織操作的存儲(chǔ)系統(tǒng)的框圖。參考圖15，存儲(chǔ)系統(tǒng)1000 包括快閃存儲(chǔ)器1100、ECC電路1230、和緩沖存儲(chǔ)器1250?？扉W存儲(chǔ)器1100包括存儲(chǔ)單元陣列1110、頁(yè)緩沖電路1121、和自交織器1141?？梢允褂镁彌_存儲(chǔ)器1250執(zhí)行快閃存儲(chǔ)器 1100的回拷貝操作。在圖15，假定存儲(chǔ)在快閃存儲(chǔ)器1100的源頁(yè)中的第一和第二邏輯頁(yè)MSB和LSB被拷貝回目標(biāo)頁(yè)。為了執(zhí)行拷貝操作，頁(yè)緩沖電路1121中的每個(gè)頁(yè)緩沖區(qū)(未示出)需要至少兩個(gè)鎖存器LATa和LATb。鎖存器LATa和LATb分別響應(yīng)于信號(hào)ENa和ENb而激活。自交織器1141產(chǎn)生用于控制頁(yè)緩沖電路1121的信號(hào)ENa和ENb。圖16說(shuō)明圖15的存儲(chǔ)系統(tǒng)的回拷貝自交織操作的流程圖。參考圖15和16，將按順序描述根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)的回拷貝自交織操作。在操作S310，快閃存儲(chǔ)器1100讀取源頁(yè)的MSB和LSB數(shù)據(jù)并且將其存儲(chǔ)在鎖存器 LATa和LATb中。在操作S320，將存儲(chǔ)在鎖存器LATa和LATb中的MSB和LSB數(shù)據(jù)輸出到緩沖存儲(chǔ)器1250。在操作S330，將MSB和LSB數(shù)據(jù)按照扇區(qū)單元?jiǎng)澐植⑹褂媒豢椃桨复鎯?chǔ)在鎖存器LATa和LATb中。如上所述，可以通過(guò)按預(yù)定單元?jiǎng)澐置總€(gè)邏輯頁(yè)的IU獲得各扇區(qū)。
在操作S330，可以執(zhí)行參考圖8和9描述的操作。即，通過(guò)產(chǎn)生關(guān)于存儲(chǔ)在緩沖存儲(chǔ)器1250的數(shù)據(jù)的校驗(yàn)位和使用交織方案，將數(shù)據(jù)和校驗(yàn)位存儲(chǔ)在鎖存器LATa和LATb 中。在操作S340，可以將存儲(chǔ)在鎖存器LATa和LATb中的數(shù)據(jù)同時(shí)編程到目標(biāo)頁(yè)。III.自交織方法的應(yīng)用示例圖17說(shuō)明根據(jù)實(shí)施例的當(dāng)自交織方法應(yīng)用到三維快閃存儲(chǔ)器時(shí)的框圖。參考圖 17,快閃存儲(chǔ)器2100包括三維單元陣列2110、數(shù)據(jù)輸入/輸出電路2120、地址譯碼器2130、 和控制邏輯2140。三維單元陣列2110包括多個(gè)存儲(chǔ)塊BLKl到BLKz。每個(gè)存儲(chǔ)塊具有三維結(jié)構(gòu)(或垂直結(jié)構(gòu))。在具有三維結(jié)構(gòu)的存儲(chǔ)塊中，沿與襯底垂直的方向形成存儲(chǔ)單元。每個(gè)存儲(chǔ)塊構(gòu)成快閃存儲(chǔ)器2100的擦除單元。數(shù)據(jù)輸入/輸出電路2120通過(guò)多條位線(xiàn)BL連接到三維單元陣列。數(shù)據(jù)輸入/輸出電路2120可以從外部接收數(shù)據(jù)DATA，或可以將從三維單元陣列2110讀取的數(shù)據(jù)DATA 輸出到外部。地址譯碼器2130通過(guò)多條字線(xiàn)WL和選擇線(xiàn)GSL和SSL連接到三維單元陣列 2110。地址譯碼器2130可以接收地址ADDR并且選擇字線(xiàn)?？刂七壿?140包括自交織器2141。自交織器2141可以自身執(zhí)行交織操作，與圖 1的存儲(chǔ)控制器1200分離。圖18說(shuō)明圖17的存儲(chǔ)塊BLKl的三維結(jié)構(gòu)的透視圖。參考圖18，沿與襯底SUB垂直的方向形成存儲(chǔ)塊BLK1。在襯底SUB中形成η+摻雜區(qū)域。在襯底SUB上交替地布置柵電極層和絕緣層?？梢栽跂烹姌O層與絕緣層之間形成電荷存儲(chǔ)層。通過(guò)將柵電極層和絕緣層垂直地定模(pattern)來(lái)形成V形支柱。該支柱通過(guò)柵電極層和絕緣層連接到襯底SUB。支柱的外面部分0可以由溝道半導(dǎo)體構(gòu)成，而內(nèi)部部分I 可以由諸如二氧化硅的絕緣材料構(gòu)成。仍參考圖18，存儲(chǔ)塊BLKl的柵電極層可以連接到地選擇線(xiàn)GSL、多條字線(xiàn)WLl到 WL8、以及串選擇線(xiàn)SSL。存儲(chǔ)塊BLKl的支柱可以連接到多條位線(xiàn)BLl到BL3。圖17中，雖然示出一個(gè)存儲(chǔ)塊BLKl包括兩條選擇線(xiàn)GSL和SSL、8條字線(xiàn)到札8、以及三條位線(xiàn)BLl 到BL3，然而線(xiàn)的實(shí)際數(shù)目可以變化。圖19說(shuō)明圖17的存儲(chǔ)塊BLKl的等價(jià)電路圖。參考圖19，NAND串NSll到NS33 連接在位線(xiàn)BLl到BL3與公共源極線(xiàn)CSL之間。每個(gè)NAND串(如，NS11)包括串選擇晶體管SST、多個(gè)存儲(chǔ)單元MCl到MC8、以及地選擇晶體管GST。串選擇晶體管SST連接到串選擇線(xiàn)SSLl到SSL3。多個(gè)存儲(chǔ)單元MCl到MC8分別連接到對(duì)應(yīng)的字線(xiàn)WLl到WL8。地選擇晶體管GST連接到地選擇線(xiàn)GSLl到GSL3。串選擇晶體管SST連接到位線(xiàn)BL，而地選擇晶體管GST連接到公共源極線(xiàn)CSL。仍參考圖19，具有相同高度的字線(xiàn)(如WLl)被共同連接，并且將地選擇線(xiàn)GSLl到 GSL3和串選擇線(xiàn)SSLl到SSL3分離。如果連接到第一字線(xiàn)并包括在NAND串NS11、NS12 和NS13中的存儲(chǔ)單元(以下，稱(chēng)為頁(yè))被編程，則選擇第一字線(xiàn)WLl和第一選擇線(xiàn)SSL和 GSLl。圖20說(shuō)明圖19的等價(jià)電路圖的平面結(jié)構(gòu)的概念圖。參考圖20，圖19的存儲(chǔ)塊 BLKl由三個(gè)平面構(gòu)成。圖20中，NAND串NS11、NS12、和NS13組成平面PLANEa，NAND串 NS21、NS22、和 NS23 組成平面 PLANEb，而 NAND 串 NS31、NS32、和 NS33 組成平面 PLANEc。WLl劃分為WLal、WLbl、和WLcl，而WL2劃分為WLa2、WLb2、和WLc2。以同樣的方式，WLn劃分為 ^fLan JLbnjP Wxn。編程順序可以改變。例如，可以從PLANEa到PLANEc順序執(zhí)行編程操作。在每個(gè)平面中，編程操作可以從札1到札8順序執(zhí)行。此外，如圖20所示，可以在PLANEb與PLANEc 之間進(jìn)一步包括至少一個(gè)平面。參考圖17，快閃存儲(chǔ)器2100可以使用自交織器2141自己執(zhí)行交織操作。通過(guò)上述方法執(zhí)行交織操作。根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)可以應(yīng)用于各種產(chǎn)品。存儲(chǔ)系統(tǒng)可以利用電子設(shè)備(諸如個(gè)人計(jì)算機(jī)、數(shù)字相機(jī)、攝像機(jī)、移動(dòng)電話(huà)機(jī)、MP3、PMP、PSP、和PDA)和存儲(chǔ)設(shè)備(諸如存儲(chǔ)卡、USB存儲(chǔ)器、和固態(tài)驅(qū)動(dòng)器(SSD))來(lái)實(shí)現(xiàn)。圖21說(shuō)明根據(jù)實(shí)施例的應(yīng)用于存儲(chǔ)卡的快閃存儲(chǔ)系統(tǒng)的圖。存儲(chǔ)卡系統(tǒng)3000包括主機(jī)3100和存儲(chǔ)卡3200。主機(jī)3100包括主機(jī)控制器3110和主機(jī)連接單元3120。存儲(chǔ)卡3200包括卡連接單元3210、卡控制器3220、和快閃存儲(chǔ)器3230。主機(jī)3100可以在存儲(chǔ)卡3200中寫(xiě)數(shù)據(jù)，并且可以讀取存儲(chǔ)在存儲(chǔ)卡3200中的數(shù)據(jù)。主機(jī)控制器3110可以通過(guò)主機(jī)連接單元3120向存儲(chǔ)卡3200發(fā)送命令(如，寫(xiě)命令)、 由主機(jī)3100中的時(shí)鐘產(chǎn)生器(未示出)產(chǎn)生的時(shí)鐘信號(hào)CLK、以及數(shù)據(jù)DATA。與卡控制器3220的時(shí)鐘產(chǎn)生器(未示出)產(chǎn)生的時(shí)鐘信號(hào)同步，卡控制器3220響應(yīng)于通過(guò)卡連接單元3210接收的寫(xiě)命令在快閃存儲(chǔ)器3230中存儲(chǔ)數(shù)據(jù)?？扉W存儲(chǔ)器3230 存儲(chǔ)從主機(jī)3100發(fā)送的數(shù)據(jù)。例如，如果主機(jī)3100是數(shù)字相機(jī)，則快閃存儲(chǔ)器3230存儲(chǔ)圖像數(shù)據(jù)。圖21的存儲(chǔ)卡3200可以通過(guò)自交織方法減少快閃存儲(chǔ)器3230的邏輯頁(yè)之間的 BER不平衡。如上所述執(zhí)行該自交織方法。圖22說(shuō)明根據(jù)實(shí)施例的當(dāng)存儲(chǔ)系統(tǒng)應(yīng)用到SSD時(shí)的框圖。參考圖22，SSD系統(tǒng) 4000 包括主機(jī) 4100 和 SSD 4200。SSD 4200通過(guò)信號(hào)連接器4211與主機(jī)4100交換信號(hào)，并且通過(guò)電源連接器4211 接收電源。SSD 4200可以包括多個(gè)快閃存儲(chǔ)器4201到420n、SSD控制器4210、以及輔助電源設(shè)備4220。多個(gè)快閃存儲(chǔ)器4201到420η被用作存儲(chǔ)介質(zhì)。SSD 4200可以使用快閃存儲(chǔ)器之外的諸如PRAM、MRAM、ReRAMjP FRAM的非易失性存儲(chǔ)設(shè)備。多個(gè)快閃存儲(chǔ)器4201到420η 可以通過(guò)多個(gè)通道CHl到CHn連接到SSD控制器4210。至少一個(gè)快閃存儲(chǔ)器可以連接到一個(gè)通道。連接到一個(gè)通道的快閃存儲(chǔ)器可以連接到相同的數(shù)據(jù)總線(xiàn)。SSD控制器4210通過(guò)信號(hào)連接器4211與主機(jī)4100交換信號(hào)SGL。這里，SGL可以包括命令、地址、和數(shù)據(jù)。SSD控制器4210根據(jù)主機(jī)4100的命令在對(duì)應(yīng)的快閃存儲(chǔ)器中寫(xiě)數(shù)據(jù)，或從對(duì)應(yīng)的快閃存儲(chǔ)器讀取數(shù)據(jù)。將參考圖23更詳細(xì)地描述SSD控制器4210的內(nèi)部配置。輔助電源設(shè)備4220通過(guò)電源連接器4221連接到主機(jī)4100。輔助電源設(shè)備4220 從主機(jī)4100接收電源PWR并且進(jìn)行充電。此外，輔助電源設(shè)備4220可以置于SSD 4200中或SSD 4200外。例如，輔助電源設(shè)備4220可以置于主板中并且可以向SSD 4200提供輔助電源。
圖23說(shuō)明圖22的SSD控制器4210的配置的框圖。參考圖23，SSD控制器4210 包括NVM接口 4211、主機(jī)接口 4212、ECC電路4213、中央處理單元(CPU) 4214、和緩沖存儲(chǔ)器 4215。NVM接口 4211將從緩沖存儲(chǔ)器4215傳遞的數(shù)據(jù)分散到各個(gè)通道CHl到CHn。此外，NVM接口 4211將從快閃存儲(chǔ)器4201到420η讀取的數(shù)據(jù)傳遞到緩沖存儲(chǔ)器4215中。這里，NVM接口 4211可以使用快閃存儲(chǔ)器的接口方法。即，SSD控制器4210可以根據(jù)快閃存儲(chǔ)器接口方法執(zhí)行編程、讀、或擦除操作。主機(jī)接口 4212根據(jù)主機(jī)4100的協(xié)議提供與SSD 4200的接口。主機(jī)接口 4212可以通過(guò)通用串行總線(xiàn)(USB)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)、PCI快速、ΑΤΑ、并行ATA(PATA)、 串行ATA(SATA)、和串行附著SCSI(SAS)與主機(jī)4100通信。此外，主機(jī)接口 4212可以執(zhí)行盤(pán)仿真以支持主機(jī)4100將SSD識(shí)別為硬盤(pán)驅(qū)動(dòng)器(HDD)。ECC電路4213使用發(fā)送到快閃存儲(chǔ)器4201到420η的數(shù)據(jù)按碼字單位產(chǎn)生糾錯(cuò)碼 (ECC)的校驗(yàn)位。產(chǎn)生的校驗(yàn)位被存儲(chǔ)在快閃存儲(chǔ)器4201到420η的備用區(qū)域中。ECC電路4213檢測(cè)從快閃存儲(chǔ)器4201到420η讀取的數(shù)據(jù)的錯(cuò)誤。如果檢測(cè)的錯(cuò)誤在可糾正范圍中，則ECC電路4213糾正檢測(cè)的錯(cuò)誤。CPU 4214分析和處理來(lái)自圖2的主機(jī)4100的信號(hào)SGL。CPU 4214通過(guò)主機(jī)接口 4212或NVM接口 4211控制主機(jī)4100或快閃存儲(chǔ)器4201到420n。CPU 4214根據(jù)用于驅(qū)動(dòng) SSD 4200的固件控制快閃存儲(chǔ)器4201到420η的操作。緩沖存儲(chǔ)器4215臨時(shí)存儲(chǔ)從主機(jī)4100提供的寫(xiě)數(shù)據(jù)、或從快閃存儲(chǔ)器讀取的數(shù)據(jù)。此外，緩沖存儲(chǔ)器4215可以存儲(chǔ)將要存儲(chǔ)在快閃存儲(chǔ)器4201到420η的元數(shù)據(jù)或高速緩存數(shù)據(jù)。在突然掉電操作期間，存儲(chǔ)在緩沖存儲(chǔ)器4215中的元數(shù)據(jù)或高速緩存數(shù)據(jù)被存儲(chǔ)在快閃存儲(chǔ)器4201到420η中。緩沖存儲(chǔ)器4215可以包括DRAM或SRAM。圖21和22中所示的SSD 4000可以使用如上所述的自交織方法減輕BER不平衡。圖M說(shuō)明根據(jù)實(shí)施例的當(dāng)利用電子設(shè)備實(shí)現(xiàn)快閃存儲(chǔ)系統(tǒng)時(shí)的框圖。這里，電子設(shè)備5000可以實(shí)現(xiàn)為個(gè)人計(jì)算機(jī)(PC)或便攜電子設(shè)備，諸如筆記本計(jì)算機(jī)、移動(dòng)電話(huà)機(jī)、 個(gè)人數(shù)字助理(PDA)、和相機(jī)。參考圖24，電子設(shè)備5000包括存儲(chǔ)系統(tǒng)5100、電源設(shè)備5200、輔助電源設(shè)備 5250,CPU 5300,RAM 5400、和用戶(hù)接口 5500。存儲(chǔ)系統(tǒng)5100包括快閃存儲(chǔ)器5110和存儲(chǔ)控制器5120。存儲(chǔ)系統(tǒng)5100可以使用如上所述的自交織方法減輕BER不平衡。作為總結(jié)和回顧，根據(jù)實(shí)施例，自交織可以用來(lái)減少各扇區(qū)之間BER的差異。例如，不同扇區(qū)中的頁(yè)可以在扇區(qū)之間重新分配(即，混合)以使得每個(gè)扇區(qū)的BER是相同的，如，扇區(qū)之間BER的平均值。因此，根據(jù)實(shí)施例，可以減輕BER不平衡，可以減少ECC電路的負(fù)荷，而且可以減少緩沖存儲(chǔ)器的尺寸。如上所述，自交織可以利用例如模塊的硬件、或例如算法或固件的軟件來(lái)實(shí)現(xiàn)。算法或固件可以實(shí)現(xiàn)為計(jì)算機(jī)可讀記錄介質(zhì)中的計(jì)算機(jī)可讀代碼和/或程序。根據(jù)一些實(shí)施例的使用交織技術(shù)的非易失性存儲(chǔ)器件的編程方法可以通過(guò)執(zhí)行計(jì)算機(jī)程序來(lái)實(shí)現(xiàn)，該計(jì)算機(jī)程序用于執(zhí)行在計(jì)算機(jī)可讀記錄介質(zhì)中存儲(chǔ)的非易失性存儲(chǔ)器件的編程方法。計(jì)算機(jī)可讀記錄介質(zhì)是能夠存儲(chǔ)隨后由計(jì)算機(jī)系統(tǒng)讀取的數(shù)據(jù)的任何數(shù)據(jù)存儲(chǔ)設(shè)備。更具體地，計(jì)算機(jī)可讀記錄介質(zhì)可以是如有形的、非短暫的記錄介質(zhì)。計(jì)算機(jī)可讀記錄介質(zhì)的例子包括只讀存儲(chǔ)器(ROM)，隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器(RAM)、CD-ROM、磁帶、軟盤(pán)、和光數(shù)據(jù)存儲(chǔ)設(shè)備。RFID系統(tǒng)中用于執(zhí)行操作程序的升級(jí)的方法的程序代碼可以以載波的形式傳輸(諸如通過(guò)因特網(wǎng)的數(shù)據(jù)傳輸)。計(jì)算機(jī)可讀記錄介質(zhì)也可以分布在網(wǎng)絡(luò)耦合的計(jì)算機(jī)系統(tǒng)上以使得以分布方式存儲(chǔ)和/或執(zhí)行計(jì)算機(jī)可讀代碼。同樣，由施例所屬領(lǐng)域的程序員可以容易地得出用于實(shí)現(xiàn)實(shí)施例的功能程序、代碼、和/或代碼段。這里已經(jīng)公開(kāi)示例實(shí)施例，雖然采用特定術(shù)語(yǔ)，它們僅按照一般的和描述性的含義來(lái)使用和解釋而不是限制性的目的。在一些實(shí)例中，本領(lǐng)域普通技術(shù)人員顯然可知，在提交本申請(qǐng)時(shí)，結(jié)合特定實(shí)施例描述的特征、特點(diǎn)和/或元素可以單獨(dú)地使用或結(jié)合地與參考其他實(shí)施例描述的特征、特點(diǎn)和/或元素一起使用，除非特別指出外。因此，本領(lǐng)域的技術(shù)人員不難理解，可以在形式和細(xì)節(jié)上進(jìn)行各種改變而不背離所附權(quán)利要求書(shū)闡述的本發(fā)明的精神和范圍。對(duì)相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求于2010年9月20日提交的韓國(guó)專(zhuān)利申請(qǐng)No. 10-2010-0092583的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)參照而被合并于此。
權(quán)利要求
1.一種存儲(chǔ)器件，包括存儲(chǔ)單元陣列；自交織器，配置為使用交織方案將數(shù)據(jù)即時(shí)交織和加載到緩沖器電路中；以及控制邏輯，配置為控制存儲(chǔ)單元陣列中交織數(shù)據(jù)的編程。
2.如權(quán)利要求1所述的存儲(chǔ)器件，其中該控制邏輯包括該自交織器。
3.如權(quán)利要求1所述的存儲(chǔ)器件，其中從該存儲(chǔ)器件外部接收數(shù)據(jù)。
4.如權(quán)利要求1所述的存儲(chǔ)器件，其中該存儲(chǔ)單元陣列包括多個(gè)物理頁(yè)，每個(gè)物理頁(yè)能夠存儲(chǔ)多個(gè)邏輯頁(yè)；該自交織器被配置為將每個(gè)邏輯頁(yè)劃分為多個(gè)扇區(qū)，并且通過(guò)混合各個(gè)不同邏輯頁(yè)的扇區(qū)來(lái)執(zhí)行交織方案；以及該控制邏輯控制存儲(chǔ)單元陣列的物理頁(yè)中多個(gè)混合的邏輯頁(yè)的編程。
5.如權(quán)利要求4所述的存儲(chǔ)器件，其中該緩沖器電路按扇區(qū)存儲(chǔ)數(shù)據(jù)。
6.如權(quán)利要求5所述的存儲(chǔ)器件，其中該緩沖器電路包括多個(gè)頁(yè)緩沖器，其響應(yīng)于從自交織器輸出的使能信號(hào)和選擇信號(hào)存儲(chǔ)各扇區(qū)。
7.如權(quán)利要求6所述的存儲(chǔ)器件，其中每個(gè)頁(yè)緩沖器包括多個(gè)鎖存器，每個(gè)鎖存器響應(yīng)于從自交織器輸出的對(duì)應(yīng)的使能信號(hào)和對(duì)應(yīng)的選擇信號(hào)存儲(chǔ)一個(gè)比特。
8.如權(quán)利要求7所述的存儲(chǔ)器件，其中該自交織器被配置為以扇區(qū)為單位將數(shù)據(jù)交織和加載到緩沖器電路中。
9.如權(quán)利要求6所述的存儲(chǔ)器件，進(jìn)一步包括列選擇電路，選擇該緩沖器電路的頁(yè)緩沖器；以及數(shù)據(jù)緩沖器，向列選擇電路提供從存儲(chǔ)器件外部接收的數(shù)據(jù)。
10.如權(quán)利要求9所述的存儲(chǔ)器件，其中該自交織器被配置為控制該緩沖器電路和該列選擇電路來(lái)交織和加載數(shù)據(jù)。
11.如權(quán)利要求6所述的存儲(chǔ)器件，其中數(shù)據(jù)來(lái)自該存儲(chǔ)單元陣列的源頁(yè)，并且其中該控制邏輯被配置為使用交織控制交織數(shù)據(jù)到存儲(chǔ)單元陣列中的目標(biāo)頁(yè)的編程。
12.如權(quán)利要求11所述的存儲(chǔ)器件，其中該自交織器被配置為順序地將來(lái)自源頁(yè)的η 比特?cái)?shù)據(jù)存儲(chǔ)在緩沖器電路的第一頁(yè)緩沖器中，傳遞源頁(yè)數(shù)據(jù)到數(shù)據(jù)緩沖器，以及將源頁(yè)數(shù)據(jù)從第一頁(yè)緩沖器即時(shí)交織和加載到η個(gè)鎖存器中。
13.如權(quán)利要求11所述的存儲(chǔ)器件，其中該自交織器被配置為將來(lái)自源頁(yè)的數(shù)據(jù)存儲(chǔ)在緩沖器電路中，傳遞源頁(yè)數(shù)據(jù)到存儲(chǔ)器件的外部電路，該電路進(jìn)一步處理源頁(yè)數(shù)據(jù)，以及將源頁(yè)數(shù)據(jù)從該外部電路即時(shí)交織和加載到緩沖器電路中，以及控制交織數(shù)據(jù)到存儲(chǔ)單元陣列的目標(biāo)頁(yè)的編程。
14.如權(quán)利要求11所述的存儲(chǔ)器件，其中該自交織器被配置為將來(lái)自源頁(yè)的數(shù)據(jù)和來(lái)自存儲(chǔ)器件外部的數(shù)據(jù)存儲(chǔ)在緩沖器電路中，以及將源頁(yè)數(shù)據(jù)和來(lái)自外部的數(shù)據(jù)即時(shí)交織和加載到緩沖器電路中，以及控制交織數(shù)據(jù)到存儲(chǔ)單元陣列的目標(biāo)頁(yè)的編程。
15.如權(quán)利要求4所述的存儲(chǔ)器件，其中通過(guò)全狀態(tài)同時(shí)編程方案來(lái)編程存儲(chǔ)在該緩沖器電路中的多個(gè)邏輯頁(yè)。
16.如權(quán)利要求4所述的存儲(chǔ)器件，其中該自交織器被配置為確定各個(gè)扇區(qū)的尺寸。
17.如權(quán)利要求4所述的存儲(chǔ)器件，其中交織數(shù)據(jù)具有等于多個(gè)扇區(qū)的平均比特錯(cuò)誤率的比特錯(cuò)誤率。
18.如權(quán)利要求4所述的存儲(chǔ)器件，其中每個(gè)物理頁(yè)被劃分為主區(qū)域和備用區(qū)域。
19.如權(quán)利要求1所述的存儲(chǔ)器件，其中該存儲(chǔ)單元陣列具有三維結(jié)構(gòu)。
20.如權(quán)利要求1所述的存儲(chǔ)器件，其中該存儲(chǔ)單元陣列是快閃存儲(chǔ)單元陣列。
21.一種存儲(chǔ)系統(tǒng)，包括如權(quán)利要求1所述的存儲(chǔ)器件；以及存儲(chǔ)控制器，配置為控制該存儲(chǔ)器件的操作。
22.如權(quán)利要求21所述的存儲(chǔ)系統(tǒng)，其中該存儲(chǔ)系統(tǒng)是片上系統(tǒng)。
23.如權(quán)利要求21所述的存儲(chǔ)系統(tǒng)，進(jìn)一步包括糾錯(cuò)碼電路。
24.如權(quán)利要求23所述的存儲(chǔ)系統(tǒng)，其中該糾錯(cuò)碼電路是該存儲(chǔ)控制器的一部分。
25.如權(quán)利要求23所述的存儲(chǔ)系統(tǒng)，其中該糾錯(cuò)碼電路與該存儲(chǔ)控制器分離。
26.如權(quán)利要求23所述的存儲(chǔ)系統(tǒng)，其中該糾錯(cuò)碼電路設(shè)計(jì)用于將要存儲(chǔ)在存儲(chǔ)單元陣列中的邏輯頁(yè)的平均比特錯(cuò)誤率。
27.如權(quán)利要求21所述的存儲(chǔ)系統(tǒng)，進(jìn)一步包括 主機(jī)；以及通信設(shè)備，配置為在主機(jī)與存儲(chǔ)器件之間交換數(shù)據(jù)。
28.如權(quán)利要求21所述的存儲(chǔ)系統(tǒng)，進(jìn)一步包括多個(gè)如權(quán)利要求1所述的存儲(chǔ)器件。
29.如權(quán)利要求21所述的存儲(chǔ)系統(tǒng)，其中該存儲(chǔ)器件是存儲(chǔ)卡的一部分。
30.如權(quán)利要求21所述的存儲(chǔ)系統(tǒng)，其中該存儲(chǔ)器件是固態(tài)驅(qū)動(dòng)器的一部分。
31.如權(quán)利要求21所述的存儲(chǔ)系統(tǒng)，其中該存儲(chǔ)器件是快閃存儲(chǔ)器件。
32.—種包括如權(quán)利要求21所述的存儲(chǔ)系統(tǒng)的電子設(shè)備。
33.一種操作存儲(chǔ)器件的方法，包括 接收數(shù)據(jù)；使用交織方案將接收的數(shù)據(jù)即時(shí)交織和加載到緩沖器電路中；以及在存儲(chǔ)器件的存儲(chǔ)單元陣列中編程交織數(shù)據(jù)。
34.如權(quán)利要求33所述的方法，其中接收數(shù)據(jù)包括從該存儲(chǔ)器件外部接收數(shù)據(jù)。
35.如權(quán)利要求33所述的方法，其中接收數(shù)據(jù)進(jìn)一步包括從該存儲(chǔ)器件內(nèi)部接收數(shù)據(jù)。
36.如權(quán)利要求33所述的方法，其中接收數(shù)據(jù)包括從存儲(chǔ)單元陣列的源頁(yè)接收數(shù)據(jù)， 而且其中編程包括將交織數(shù)據(jù)編程到存儲(chǔ)單元陣列中的目標(biāo)頁(yè)。
37.如權(quán)利要求33所述的方法，其中接收數(shù)據(jù)包括從存儲(chǔ)單元陣列的源頁(yè)接收數(shù)據(jù)以及從接收來(lái)自存儲(chǔ)器件外部的數(shù)據(jù)，其中交織和加載包括混合來(lái)自源頁(yè)的數(shù)據(jù)和來(lái)自外部的數(shù)據(jù)，其中編程包括將交織數(shù)據(jù)編程到存儲(chǔ)單元陣列中的目標(biāo)頁(yè)。
38.如權(quán)利要求33所述的方法，其中交織和加載包括確定要交織的扇區(qū)的數(shù)據(jù)尺寸， 將將要存儲(chǔ)在存儲(chǔ)單元陣列中的邏輯頁(yè)劃分為多個(gè)扇區(qū)，以及混合不同的邏輯頁(yè)的扇區(qū)。
39.如權(quán)利要求33所述的方法，其中交織數(shù)據(jù)的比特錯(cuò)誤率等于多個(gè)扇區(qū)的平均比特錯(cuò)誤率。
40.如權(quán)利要求33所述的方法，進(jìn)一步包括，在編程之前，確定是否全部數(shù)據(jù)已經(jīng)被加載到緩沖器電路中。
41.如權(quán)利要求40所述的方法，其中當(dāng)全部數(shù)據(jù)已經(jīng)被加載到緩沖器電路中時(shí)，編程包括使用全狀態(tài)同時(shí)編程方案。
42.如權(quán)利要求40所述的方法，其中，當(dāng)全部數(shù)據(jù)尚未被加載到緩沖器電路中時(shí)，重復(fù)接收、以及交織和加載步驟。
43.如權(quán)利要求33所述的方法，其中該存儲(chǔ)單元陣列是快閃存儲(chǔ)單元陣列。
全文摘要
一種存儲(chǔ)器件包括存儲(chǔ)單元陣列；自交織器，配置為使用交織方案將數(shù)據(jù)即時(shí)交織和加載到緩沖器電路中；以及控制邏輯，配置為控制存儲(chǔ)單元陣列中交織數(shù)據(jù)的編程。
文檔編號(hào)G11C29/42GK102411987SQ20111028045
公開(kāi)日2012年4月11日 申請(qǐng)日期2011年9月20日 優(yōu)先權(quán)日2010年9月20日
發(fā)明者孔駿鎮(zhèn), 孫弘樂(lè), 崔城赫, 趙慶來(lái), 金宰弘, 金容俊 申請(qǐng)人:三星電子株式會(huì)社