專利名稱：存儲(chǔ)器和靈敏放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器電路，特別涉及一種存儲(chǔ)器和靈敏放大器。
背景技術(shù)：
靈敏放大器(SA，Sense Amplifier)是存儲(chǔ)器的一個(gè)重要組成部分，直接影響存儲(chǔ)器的讀取速度。靈敏放大器感應(yīng)位線(bit-line)上的小信號(hào)變化并通過放大所述小信號(hào)變化來得到存儲(chǔ)單元上儲(chǔ)存的數(shù)據(jù)。在感應(yīng)位線(bit-line)上的小信號(hào)變化前，靈敏放大器會(huì)將位線電壓調(diào)整至固定值，以使位線電壓盡快穩(wěn)定，進(jìn)而可在讀取時(shí)感應(yīng)到穩(wěn)定的位線電流。圖1是現(xiàn)有的一種存儲(chǔ)器的靈敏放大器的電路圖，包括預(yù)充電單元11、位線調(diào)整單元12、電流鏡單元13、比較單元14、輸出單元15和下拉單元16。在讀取存儲(chǔ)單元22前，預(yù)充電控制信號(hào)PRE為低電平，預(yù)充電單元11 (包括預(yù)充電晶體管mp)對(duì)數(shù)據(jù)線dl進(jìn)行預(yù)充電，位線調(diào)整單元12 (包括可變?cè)鲆娣糯笃鰽l和調(diào)整晶體管m8)對(duì)位線bl進(jìn)行預(yù)充電，即位線節(jié)點(diǎn)VD的電壓隨調(diào)整晶體管m8輸入端的電壓升高而被快速充電至高電平。當(dāng)位線節(jié)點(diǎn)VD的電壓升高至一預(yù)定值時(shí)，反饋節(jié)點(diǎn)VC的電壓從高電平轉(zhuǎn)為低電平，將調(diào)整晶體管m8關(guān)閉。 在讀取存儲(chǔ)單元22時(shí)，預(yù)充電控制信號(hào)PRE為高電平，由譯碼單元21選中的存儲(chǔ)單元22的電流被讀到位線節(jié)點(diǎn)VD上，調(diào)整晶體管m8處于不完全關(guān)斷狀態(tài)，其電流值被鉗位到與位線bl的電流(位線電流)相同的值，位線電流經(jīng)電流鏡單元13的輸入晶體管mr 和鏡像晶體管m7，獲得鏡像電流Im7，比較單元14根據(jù)對(duì)鏡像電流Im7與參考電流Iref進(jìn)行比較的結(jié)果，對(duì)數(shù)據(jù)節(jié)點(diǎn)VF進(jìn)行充電或放電，以此升高或降低數(shù)據(jù)節(jié)點(diǎn)VF的電壓(數(shù)據(jù)電壓)，輸出單元15根據(jù)數(shù)據(jù)電壓輸出數(shù)據(jù)Sout為1或0。下拉單元16 (包括下拉晶體管 md)在預(yù)充電控制信號(hào)PRE為低電平時(shí)將數(shù)據(jù)節(jié)點(diǎn)VF的電壓下拉至0。然而，如圖1所示的靈敏放大器，位線調(diào)整單元12中調(diào)整晶體管m8的導(dǎo)通或者斷開由可變?cè)鲆娣糯笃鰽l來控制，即所述可變?cè)鲆娣糯笃鰽l通過反饋位線節(jié)點(diǎn)VD的電壓來控制所述調(diào)整晶體管m8的狀態(tài)。那么，位線調(diào)整單元都必須分別包括可變?cè)鲆娣糯笃骱驼{(diào)整晶體管，并且其中的可變?cè)鲆娣糯笃髦荒軐?duì)應(yīng)控制一個(gè)調(diào)整晶體管，由此導(dǎo)致電路中的電流損耗較大，相應(yīng)地，存儲(chǔ)器的整體功耗也比較大。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種存儲(chǔ)器和靈敏放大器，以有效地減小靈敏放大器中電流損耗以及存儲(chǔ)器功耗過大的問題。為解決上述問題，本發(fā)明提供一種靈敏放大器，包括預(yù)充電單元，在位線預(yù)充電時(shí)，根據(jù)預(yù)充電控制信號(hào)對(duì)數(shù)據(jù)線節(jié)點(diǎn)進(jìn)行充電；位線調(diào)整單元，在位線預(yù)充電時(shí)，由所述數(shù)據(jù)線節(jié)點(diǎn)對(duì)位線節(jié)點(diǎn)進(jìn)行充電，在位線預(yù)充電后，輸出位線電流；
所述位線調(diào)整單元包括電子開關(guān)、偏置電壓生成單元，以及具有第一端、第二端和控制端的調(diào)整晶體管，所述電子開關(guān)，根據(jù)位線調(diào)整單元控制信號(hào)，在位線預(yù)充電時(shí)斷開，在位線預(yù)充電后導(dǎo)通，所述位線調(diào)整單元控制信號(hào)與所述預(yù)充電控制信號(hào)相位相反；所述偏置電壓生成單元，在所述電子開關(guān)斷開時(shí)產(chǎn)生第一偏置電壓信號(hào)，在所述電子開關(guān)導(dǎo)通時(shí)產(chǎn)生第二偏置電壓信號(hào)；所述調(diào)整晶體管的第一端連接所述數(shù)據(jù)線節(jié)點(diǎn)，第二端連接所述位線節(jié)點(diǎn)，控制端接收所述偏置電壓生成單元輸出的偏置電壓信號(hào)，所述調(diào)整晶體管在接收到第一偏置電壓信號(hào)時(shí)導(dǎo)通，在接收到第二偏置電壓信號(hào)時(shí)斷開?？蛇x的，所述偏置電壓生成單元包括第一 PMOS管和第二 PMOS管，所述第一 PMOS 管的柵極接地，源極接電源，漏極連接所述第二 PMOS管的源極；所述第二 PMOS管的漏極接地，柵極作為所述偏置電壓生成單元的輸入端，連接所述電子開關(guān)的輸出端?？蛇x的，所述偏置電壓生成單元還包括第三PMOS管，所述第三PMOS管的柵極接地，源極接電源，漏極連接所述第二 PMOS管的柵極。可選的，所述電子開關(guān)包括反相器、第一 NMOS管和第二 NMOS管，所述反相器接收所述位線調(diào)整單元控制信號(hào)，輸出端連接所述第二 NMOS管的柵極；所述第二 NMOS管的源極耦接于所述第一NMOS管的漏極，漏極為所述電子開關(guān)的輸出端；所述第一NMOS管的柵極與漏極相連，源極接地?？蛇x的，所述電子開關(guān)還包括第四PMOS管，所述第四PMOS管的柵極連接所述反相器的輸入端，源極連接所述第二 NMOS管的源極，漏極連接所述第一 NMOS管的漏極。本發(fā)明還提供一種包括以上任一項(xiàng)所述的靈敏放大器的存儲(chǔ)器。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn)1)控制調(diào)整晶體管導(dǎo)通或者斷開狀態(tài)的信號(hào)由偏置電壓生成單元產(chǎn)生，不再依賴于位線節(jié)點(diǎn)上的電壓，這樣，偏置電壓生成單元可以用于控制多個(gè)存儲(chǔ)單元對(duì)應(yīng)的調(diào)整晶體管，從而減小了電路中電流的損耗，進(jìn)而降低了存儲(chǔ)器的功耗；2)可以通過調(diào)整位線調(diào)整單元控制信號(hào)，使其有效地跟蹤預(yù)充電控制信號(hào)，從而保證調(diào)整晶體管的工作過程(打開或者關(guān)閉)與預(yù)充電過程更相關(guān)。


圖1是現(xiàn)有的一種存儲(chǔ)器的靈敏放大器的電路圖；圖2是本發(fā)明靈敏放大器的一種實(shí)施例電路結(jié)構(gòu)示意圖；圖3是本發(fā)明靈敏放大器的另一種實(shí)施例中位線調(diào)整單元的電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式由前述分析可知，現(xiàn)有技術(shù)的靈敏放大器中位線調(diào)整單元包括可變?cè)鲆娣糯笃骱驼{(diào)整晶體管，所述可變?cè)鲆娣糯笃鳟a(chǎn)生的反饋電壓只能控制一個(gè)調(diào)整晶體管的導(dǎo)通或者斷開，這樣的電路消耗了大量的電流，并導(dǎo)致存儲(chǔ)器的功耗過大。而本發(fā)明的靈敏放大器中， 位線調(diào)整單元增加了電子開關(guān)和偏置電壓生成單元，所述偏置電壓生成單元生成的偏置信號(hào)能同時(shí)控制多個(gè)調(diào)整晶體管的導(dǎo)通或者斷開，這樣就減小了位線調(diào)整單元的電流損耗，進(jìn)而降低了存儲(chǔ)器的功耗。為使本發(fā)明 的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。參考圖2，本發(fā)明靈敏放大器的一種實(shí)施例包括預(yù)充電單元11、位線調(diào)整單元 17、電流鏡單元13、比較單元14、輸出單元15和下拉單元16。圖2還示出了存儲(chǔ)器的譯碼單元21和存儲(chǔ)單元22。預(yù)充電單元11，包括預(yù)充電晶體管mp，在位線預(yù)充電時(shí)(即預(yù)充電控制信號(hào)PRE 為低電平時(shí))，對(duì)數(shù)據(jù)線dl進(jìn)行預(yù)充電。所述預(yù)充電晶體管mp的柵極接收所述預(yù)充電控制信號(hào)PRE ；源極連接電源VDD ；漏極連接所述數(shù)據(jù)線節(jié)點(diǎn)VE (也可以說，連接數(shù)據(jù)線dl)，并輸出數(shù)據(jù)線電壓。位線調(diào)整單元17包括電子開關(guān)171、偏置電壓生成單元172和調(diào)整晶體管m8。所述電子開關(guān)171，根據(jù)位線調(diào)整單元控制信號(hào)ENB，在位線預(yù)充電時(shí)斷開，在位線預(yù)充電后導(dǎo)通，所述位線調(diào)整單元控制信號(hào)ENB與所述預(yù)充電控制信號(hào)PRE的相位相反；所述偏置電壓生成單元172，根據(jù)所述電子開關(guān)171的導(dǎo)通或者斷開狀態(tài)，產(chǎn)生不同的偏置電壓信號(hào) SA_BIAS,具體地，在所述電子開關(guān)171斷開時(shí)(位線預(yù)充電時(shí))，所述偏置電壓生成單元 172產(chǎn)生第一偏置電壓信號(hào)(高電平信號(hào))，在所述電子開關(guān)171導(dǎo)通時(shí)(位線預(yù)充電后)， 所述偏置電壓生成單元172產(chǎn)生第二偏置電壓信號(hào)(低電平信號(hào))；所述調(diào)整晶體管m8的源極(或漏極)連接數(shù)據(jù)線節(jié)點(diǎn)VE，漏極(或源極)連接位線bl，控制端接收所述偏置電壓信號(hào)SA_BIAS。 位線調(diào)整單元17，在位線預(yù)充電時(shí)(預(yù)充電控制信號(hào)PRE為低電平，位線調(diào)整單元控制信號(hào)ENB為高電平)，所述偏置電壓生成單元172產(chǎn)生第一偏置電壓信號(hào)，在所述第一偏置電壓信號(hào)的控制下，所述調(diào)整晶體管m8導(dǎo)通，由所述預(yù)充電單元11輸出的數(shù)據(jù)線電壓調(diào)整位線bl的電壓(位線電壓)；在位線預(yù)充電后(預(yù)充電控制信號(hào)PRE為高電平，位線調(diào)整單元控制信號(hào)ENB為低電平)，所述偏置電壓生成單元172產(chǎn)生第二偏置電壓信號(hào)，在所述第二偏置電壓信號(hào)的控制下，所述調(diào)整晶體管m8處于弱導(dǎo)通狀態(tài)(或者說，不完全關(guān)斷狀態(tài))，此時(shí)，譯碼單元21選中的存儲(chǔ)單元22的電流被讀到位線節(jié)點(diǎn)VD上，所述調(diào)整晶體管m8的電流值被鉗位到與位線bl的電流(位線電流)相同的值，并將所述位線電流輸出ο電流鏡單元13，對(duì)位線調(diào)整單元17輸出的位線電流進(jìn)行鏡像，獲得鏡像電流Im7。 電流鏡單元13的輸入端連接數(shù)據(jù)線節(jié)點(diǎn)VE，輸出端連接數(shù)據(jù)節(jié)點(diǎn)VF。電流鏡單元13包括柵極相連的輸入晶體管mr和鏡像晶體管m7，所述輸入晶體管 mr和所述鏡像晶體管m7的源極連接電源VDD ；所述輸入晶體管mr的漏極連接數(shù)據(jù)線節(jié)點(diǎn) VE，所述輸入晶體管mr和鏡像晶體管m7的柵極也連接數(shù)據(jù)線節(jié)點(diǎn)VE，用于輸入位線電流； 所述鏡像晶體管m7的漏極連接數(shù)據(jù)節(jié)點(diǎn)VF，用于輸出鏡像電流Im7。其中，所述輸入晶體管 mr的漏極電壓為數(shù)據(jù)線電壓，所述鏡像晶體管m7的漏極電壓為數(shù)據(jù)電壓。在位線預(yù)充電結(jié)束后(此時(shí)，預(yù)充電控制信號(hào)PRE為高電平)，位線調(diào)整單元17的調(diào)整晶體管m8的電流被鉗位至位線電流，電流鏡單元13的輸入晶體管mr的電流與調(diào)整晶體管m2的電流相同，即等于位線電流。位線電流與鏡像電流的比值為輸入晶體管mr的溝道長寬比與鏡像晶體管ml的溝道長寬比的比值。
比較單元14，比較電流鏡單元13輸出的鏡像電流Im7與參考電流，在鏡像電流 Iffl7大于參考電流時(shí)對(duì)數(shù)據(jù)節(jié)點(diǎn)VF進(jìn)行充電，升高數(shù)據(jù)電壓；在鏡像電流Im7小于參考電流時(shí)對(duì)數(shù)據(jù)節(jié)點(diǎn)VF進(jìn)行放電，降低數(shù)據(jù)電壓。輸 出單元15，基于數(shù)據(jù)節(jié)點(diǎn)VF上的數(shù)據(jù)電壓輸出對(duì)應(yīng)的輸出數(shù)據(jù)Sout。所述輸出單元15包括反相器151和152，所述反相器151和152對(duì)接收的數(shù)據(jù)電壓信號(hào)進(jìn)行整形和放大，并最終輸出數(shù)據(jù)Sout。下拉單元16，包括下拉晶體管md，在位線預(yù)充電時(shí)，將數(shù)據(jù)電壓VF拉低至0。具體地，位線預(yù)充電時(shí)，預(yù)充電控制信號(hào)PRE為低電平，則其反相信號(hào)PRE即為高電平，此時(shí)下拉晶體管md導(dǎo)通，故而將數(shù)據(jù)電壓VF的電壓下拉至0。下面再結(jié)合附圖對(duì)本發(fā)明靈敏放大器的位線調(diào)整單元做詳細(xì)介紹。圖3示出了本發(fā)明靈敏放大器的另一種實(shí)施例中位線調(diào)整單元的電路結(jié)構(gòu)示意圖。如圖3所示，靈敏放大器的位線調(diào)整單元17包括電子開關(guān)171、偏置電壓生成單元172 和調(diào)整晶體管m8。本實(shí)施例中，所述電子開關(guān)171包括反相器INVl、第一 NMOS管m4、第二 NMO管m5 和第四PMOS管m6，所述反相器INVl的輸入端接收位線調(diào)整單元控制信號(hào)ENB，輸出端連接所述第二 NMOS管m5的柵極；所述第一 NMOS管m4的源極接地，柵極與漏極相連，并連接所述第四PMOS管m6的漏極；所述第四PMOS管m6的柵極連接所述反相器INVl的輸入端，源極連接所述第二 NMOS管m5的源極，所述第二 NMOS管m5漏極為所述電子開關(guān)171的輸出端。所述偏置生成單元172，包括第一 PMOS管ml、第二 PMOS管m2和第三PMOS管m3， 所述第一 PMOS管ml和所述第三PMOS管m3的柵極共同連接于地，源極均連接電源VDD，所述第一 PMOS管ml的漏極連接所述第二 PMOS管m2的源極；所述第二 PMOS管m2的漏極接地，柵極連接所述第三PMOS管m3的漏極。其中所述第二 PMOS管m2的柵極作為偏置電壓生成單元172的輸入端，連接所述電子開關(guān)171的輸出端；所述第二 PMOS管m2的源極作為偏置電壓生成單元172的輸出端，輸出偏置電壓信號(hào)SA_BIAS。所述調(diào)整晶體管m8包括連接數(shù)據(jù)線dl的第一端(源極或漏極)，連接位線bl的第二端(漏極或源極)，以及連接所述偏置電壓生成單元172輸出端的控制端(柵極)。上述公開的電子開關(guān)電路僅作為一種舉例說明，不能用以限制本發(fā)明的內(nèi)容。在其他實(shí)施方式中，所述電子開關(guān)171還可以包括其他電路連接方式，例如，所述電子開關(guān) 171包括反相器INVl、第一 NMOS管m4和第二 NMOS管m5，而不包括第四PMOS管m6，所述反相器INV1、第一 NMOS管m4和第二 NMOS管m5的連接方式與上述實(shí)施方式類似，只是第一 NMOS管m4的源極和漏極直接連接于第二 NMOS管m5的漏極上。再如，在其他實(shí)施例中，還可以用PMOS管來替代圖3中所示的第一 NMOS管m4和第二 NMOS管m5，當(dāng)然為保證仍然滿足所述位線調(diào)整單元中電子開關(guān)的基本功能，還需對(duì)電路進(jìn)行變形，此為本領(lǐng)域技術(shù)人員公知，本領(lǐng)域技術(shù)人員可在不違背本發(fā)明內(nèi)容和精神的情況下做類似推廣。下面結(jié)合圖3對(duì)位線調(diào)整單元的工作原理做詳細(xì)說明。位線預(yù)充電時(shí)，預(yù)充電控制信號(hào)PRE為低電平，那么與其相位相反的位線調(diào)整單元控制信號(hào)ENB則為高電平，經(jīng)過反相器INVl后變?yōu)榈?，所述電子開關(guān)171中的第二 NMOS 管m5斷開。此時(shí)，偏置電壓生成單元172中的第一 PMOS管ml和第三PMOS管m3處于導(dǎo)通狀態(tài)，第三PMOS管m3漏極的電壓為高，第二 PMOS管m2的柵極電壓也為高，所以第二 PMOS 管m2處于斷開狀態(tài)。此時(shí)，偏置電壓信號(hào)SA_BIAS為高，進(jìn)而使得調(diào)整晶體管m8導(dǎo)通，從而實(shí)現(xiàn)了數(shù)據(jù)線dl對(duì)位線bl的充電。 位線充電結(jié)束后(讀取存儲(chǔ)單元時(shí))，預(yù)充電控制信號(hào)PRE變?yōu)楦唠娖?，那么與其相位相反的位線調(diào)整單元控制信號(hào)ENB則為低電平，經(jīng)過反相器INVl后變?yōu)楦撸鲭娮娱_關(guān)171中的第二 NMOS管m5導(dǎo)通，第一 NMOS管m4和第四PMOS管m6也導(dǎo)通。此時(shí)由于第一 NMOS管m4、第二 NMOS管m5和第四PMOS管m6的下拉作用使得第三PMOS管m3漏極的電壓降低，所以第二 PMOS管m2柵極的電壓降低。當(dāng)?shù)诙?PMOS管m2的源極與柵極電壓差大于其閾值電壓時(shí)，第二 PMOS管m2導(dǎo)通。由于第二 PMOS管m2的下拉作用使得輸出的偏置電壓信號(hào)SA_BIAS變?yōu)榈?，此時(shí)的調(diào)整晶體管m8處于弱導(dǎo)通(或稱為不完全關(guān)斷)狀態(tài)，調(diào)整晶體管m8的電流被鉗位至位線電流。由上述分析可以看出，與現(xiàn)有技術(shù)的位線調(diào)整單元不同，控制調(diào)整晶體管m8導(dǎo)通或者斷開狀態(tài)的信號(hào)不再依賴于位線節(jié)點(diǎn)上的電壓，而是由偏置電壓生成單元172產(chǎn)生， 這樣所述偏置電壓生成單元172生成的偏置電壓信號(hào)SA_BIAS就可以用于控制多個(gè)存儲(chǔ)單元對(duì)應(yīng)的調(diào)整晶體管，所以能減小電路中電流的損耗，進(jìn)而降低存儲(chǔ)器的功耗。本實(shí)施例中，所述偏置電壓生成單元172還包括第三PMOS管m3，所述第三PMOS管 m3的作用在于調(diào)整第二 PMOS管m2的柵極電壓，進(jìn)而保證偏置電壓信號(hào)SA_BIAS的電壓比較穩(wěn)定。如圖3所示，偏置電壓信號(hào)SA_BIAS的電壓近似等于第二 PMOS管m2的閾值電壓和第二 PMOS管m2的柵極電壓之和。在實(shí)際應(yīng)用中，所述第二 PMOS管m2和第三PMOS管m3 的閾值電壓會(huì)受工藝或者溫度的影響而發(fā)生偏移，由于第二 PMOS管m2和第三PMOS管m3 的晶體管類型相同，所以其閾值電壓會(huì)隨著工藝和溫度的影響同時(shí)升高或者降低。這樣，當(dāng)?shù)诙?PMOS管m2和第三PMOS管m3的閾值電壓同時(shí)升高后，第三PMOS管m3的導(dǎo)通電阻增大，導(dǎo)致第三PMOS管m3的漏極電壓有所降低，即第二 PMOS管的柵極電壓有所下降，由于所述第二 PMOS管m2的閾值電壓有所上升，那么產(chǎn)生的偏置電壓信號(hào)SA_BIAS的電壓值相對(duì)穩(wěn)定。進(jìn)一步分析發(fā)現(xiàn)，通過調(diào)整晶體管ml至m6的寬長比可以使預(yù)充電結(jié)束后的位線電壓處于一預(yù)設(shè)范圍內(nèi)，例如此預(yù)設(shè)范圍為0. 55V 0. 83V。當(dāng)位線電壓處于此預(yù)設(shè)范圍，對(duì)存儲(chǔ)單元進(jìn)行操作時(shí)，位線電流的偏差不大，并且存儲(chǔ)速度快，存儲(chǔ)器的功耗也比較小。與之對(duì)應(yīng)的，如圖1所示的現(xiàn)有技術(shù)的靈敏放大器，預(yù)充電結(jié)束后，位線電壓的范圍為 0. 4V 1. 2V。當(dāng)位線電壓為0. 4V左右時(shí)，存儲(chǔ)器的速度慢；而當(dāng)位線電壓為1. 2V左右時(shí)， 存儲(chǔ)器的功耗又比較大。由此可知，本實(shí)施例的靈敏放大器使得預(yù)充電結(jié)束后，位線上的電壓更加受控，從而有效地減小了位線上的電流損耗，提高了存儲(chǔ)器的速度。此外，所述偏置電壓信號(hào)SA_BIAS受所述位線調(diào)整單元控制信號(hào)ENB的控制，而所述位線調(diào)整單元控制信號(hào)ENB與所述預(yù)充電控制信號(hào)PRE的時(shí)序相關(guān)，所以能跟蹤所述預(yù)充電控制信號(hào)PRE?？梢酝ㄟ^調(diào)整所述位線調(diào)整單元控制信號(hào)ENB的時(shí)序，以保證所述調(diào)整晶體管m8的打開或者關(guān)閉(工作過程)與預(yù)充電控制信號(hào)(預(yù)充電過程)更相關(guān)。進(jìn)一步地，也可以通過調(diào)整所述位線調(diào)整單元控制信號(hào)ENB的時(shí)序，使預(yù)充電結(jié)束后位線上的電壓處于預(yù)設(shè)的范圍內(nèi)(例如0. 55V 0. 83V)，從而減小位線上的電流損耗，提高存儲(chǔ)器的速度。
本發(fā)明實(shí)施例還提供一種存儲(chǔ)器，參照?qǐng)D2所示，包括譯碼單元21、存儲(chǔ)單元22 和上述的靈敏放大器。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所 限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種靈敏放大器，包括預(yù)充電單元，在位線預(yù)充電時(shí)，根據(jù)預(yù)充電控制信號(hào)對(duì)數(shù)據(jù)線節(jié)點(diǎn)進(jìn)行充電；位線調(diào)整單元，在位線預(yù)充電時(shí)，由所述數(shù)據(jù)線節(jié)點(diǎn)對(duì)位線節(jié)點(diǎn)進(jìn)行充電，在位線預(yù)充電后，輸出位線電流；其特征在于，所述位線調(diào)整單元包括電子開關(guān)、偏置電壓生成單元，以及具有第一端、 第二端和控制端的調(diào)整晶體管，所述電子開關(guān)，根據(jù)位線調(diào)整單元控制信號(hào)，在位線預(yù)充電時(shí)斷開，在位線預(yù)充電后導(dǎo)通，所述位線調(diào)整單元控制信號(hào)與所述預(yù)充電控制信號(hào)相位相反；所述偏置電壓生成單元，在所述電子開關(guān)斷開時(shí)產(chǎn)生第一偏置電壓信號(hào)，在所述電子開關(guān)導(dǎo)通時(shí)產(chǎn)生第二偏置電壓信號(hào)；所述調(diào)整晶體管的第一端連接所述數(shù)據(jù)線節(jié)點(diǎn)，第二端連接所述位線節(jié)點(diǎn)，控制端接收所述偏置電壓生成單元輸出的偏置電壓信號(hào)，所述調(diào)整晶體管在接收到第一偏置電壓信號(hào)時(shí)導(dǎo)通，在接收到第二偏置電壓信號(hào)時(shí)斷開。
2.如權(quán)利要求1所述的靈敏放大器，其特征在于，所述偏置電壓生成單元包括第一 PMOS管和第二 PMOS管，所述第一 PMOS管的柵極接地，源極接電源，漏極連接所述第二 PMOS 管的源極；所述第二 PMOS管的漏極接地，柵極作為所述偏置電壓生成單元的輸入端，連接所述電子開關(guān)的輸出端。
3.如權(quán)利要求2所述的靈敏放大器，其特征在于，所述偏置電壓生成單元還包括第三 PMOS管，所述第三PMOS管的柵極接地，源極接電源，漏極連接所述第二 PMOS管的柵極。
4.如權(quán)利要求1所述的靈敏放大器，其特征在于，所述電子開關(guān)包括反相器、第一NMOS 管和第二 NMOS管，所述反相器接收所述位線調(diào)整單元控制信號(hào)，輸出端連接所述第二 NMOS 管的柵極；所述第二 NMOS管的源極耦接于所述第一 NMOS管的漏極，漏極為所述電子開關(guān)的輸出端；所述第一 NMOS管的柵極與漏極相連，源極接地。
5.如權(quán)利要求4所述的靈敏放大器，其特征在于，所述電子開關(guān)還包括第四PMOS管，所述第四PMOS管的柵極連接所述反相器的輸入端，源極連接所述第二 NMOS管的源極，漏極連接所述第一 NMOS管的漏極。
6.一種存儲(chǔ)器，其特征在于，包括權(quán)利要求1至5任一項(xiàng)所述的靈敏放大器。
全文摘要
一種存儲(chǔ)器和靈敏放大器。所述靈敏放大器包括預(yù)充電單元和位線調(diào)整單元，所述位線調(diào)整單元包括電子開關(guān)、偏置電壓生成單元和調(diào)整晶體管，所述電子開關(guān)，根據(jù)位線調(diào)整單元控制信號(hào)，在位線預(yù)充電時(shí)斷開，在位線預(yù)充電后導(dǎo)通；所述偏置電壓生成單元，在所述電子開關(guān)斷開時(shí)產(chǎn)生第一偏置電壓信號(hào)，在所述電子開關(guān)導(dǎo)通時(shí)產(chǎn)生第二偏置電壓信號(hào)；所述調(diào)整晶體管在接收到第一偏置電壓信號(hào)時(shí)導(dǎo)通，由數(shù)據(jù)線節(jié)點(diǎn)對(duì)位線節(jié)點(diǎn)充電，在接收到第二偏置電壓信號(hào)時(shí)斷開，輸出位線電流。本發(fā)明可以減小電路中電流的損耗，降低存儲(chǔ)器的功耗以及提高存儲(chǔ)器的速度，并能有效地實(shí)現(xiàn)調(diào)整晶體管的工作過程與預(yù)充電過程更加相關(guān)。
文檔編號(hào)G11C7/12GK102385900SQ201110254260
公開日2012年3月21日 申請(qǐng)日期2011年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者楊光軍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司