專(zhuān)利名稱(chēng)：：半導(dǎo)體裝置和制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種半導(dǎo)體裝置，特別是涉及一種半導(dǎo)體制造方法。
背景技術(shù)：
：靜態(tài)隨機(jī)存取存儲(chǔ)器(staticrandomaccessmemory,SRAM)是一種半導(dǎo)體存儲(chǔ)器，使用雙穩(wěn)態(tài)電路(bistablecircuitry)以位元(bit)的類(lèi)型存儲(chǔ)數(shù)據(jù)，而毋需更新(refresh)。一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器單元(cell)可以被稱(chēng)為位元單元，因?yàn)槠浯鎯?chǔ)一位元的信息。包括多個(gè)位元單元的存儲(chǔ)器陣列(memoryarray)排列成列(column)和行(row)。在一個(gè)存儲(chǔ)器陣列的各位元單元通常包括了電性連接到電源供應(yīng)電位(powersupplyvoltage)和參考電位(referencevoltage)。位元線(xiàn)(bitline)用以存取位元單元，且以字元線(xiàn)(wordline)控制該位元線(xiàn)的電性連接。字元線(xiàn)可耦接至一存儲(chǔ)器陣列的一行，而不同的字元線(xiàn)耦接至不同的行。
發(fā)明內(nèi)容為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種半導(dǎo)體裝置，包括一第一互連結(jié)構(gòu)和一第二互連結(jié)構(gòu)，分別位于一陣列的一第一列和一第二列之中，上述陣列具有至少一行和至少二列，上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)位于一第一行中，而上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)分別包括一第一參考電位節(jié)點(diǎn)；以及一第一導(dǎo)體、一第二導(dǎo)體、一第三導(dǎo)體、一第四導(dǎo)體，彼此耦接，且分別位于一第一層、一第二層、一第三層、一第四層之上，也位于一基板之上，上述基板具有多個(gè)裝置以界定多個(gè)位元單元，上述第一參考電位節(jié)點(diǎn)各自提供分開(kāi)的一參考電位，給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一的上述位元單元中之一，上述第一導(dǎo)體、上述第二導(dǎo)體、上述第三導(dǎo)體和上述第四導(dǎo)體之中，無(wú)任何一個(gè)電性連接到另一個(gè)互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體；其中，上述第二層在上述第一層之上，上述第三層在上述第二層之上，上述第四層在上述第三層之上。另外，本發(fā)明提供一種半導(dǎo)體裝置，包括一第一互連結(jié)構(gòu)和一第二互連結(jié)構(gòu)，分別位于一陣列的一第一列和一第二列之中，上述陣列具有至少一行和至少二列，上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)位于一第一行中，而上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)分別包括一第一電源供應(yīng)節(jié)點(diǎn)；以及一第一導(dǎo)體、一第二導(dǎo)體，彼此耦接，且耦接到上述第一電源供應(yīng)節(jié)點(diǎn)，分別位于一第一層、一第二層、之上，也位于一基板之上，上述基板具有多個(gè)裝置以界定多個(gè)位元單元，上述第二層在上述第一層之上，上述第一電源供應(yīng)節(jié)點(diǎn)各自提供分開(kāi)的一參考電位，給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一者的上述位元單元中之一，上述第一導(dǎo)體、上述第二導(dǎo)體，兩者無(wú)任何一個(gè)電性連接到另一個(gè)互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體。另外，本發(fā)明提供一種半導(dǎo)體制造方法，包括分別電性連接一第一位元單元和一第二位元單元到一第一互連結(jié)構(gòu)和一第二互連結(jié)構(gòu)，上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)位于一陣列的一第一行，上述陣列具有至少一行和至少二列；各自提供一路徑，用以分別導(dǎo)電到上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的一參考電位節(jié)點(diǎn)，上述參考電位節(jié)點(diǎn)分別電性耦接到至少一導(dǎo)體，上述導(dǎo)體分別位于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的一第一層、一第二層、一第三層、一第四層；以及分別電性隔離上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述參考電位節(jié)點(diǎn)；其中，上述路徑用以分別電性連接上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)，用以分別提供分開(kāi)的一參考電位，給對(duì)應(yīng)于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的一位元單元。本發(fā)明一實(shí)施例能夠減少存儲(chǔ)器單元的漏電。圖IA是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)的第一層和第二層；圖IB是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)的第二層和第三層；圖IC是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)的第三層和第四層；圖ID是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)的第一層到第四層；圖IE是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)單元陣列；圖IF是顯示根據(jù)本發(fā)明一實(shí)施例所述的互連結(jié)構(gòu)的剖面圖，具有圖ID的區(qū)段線(xiàn).一入，圖2是顯示根據(jù)本發(fā)明一實(shí)施例所述的存儲(chǔ)器電路的方框圖；圖3是顯示根據(jù)本發(fā)明一實(shí)施例所述的流程圖；圖4是顯示根據(jù)本發(fā)明一實(shí)施例所述的存儲(chǔ)器電路的示意圖。主要附圖標(biāo)記說(shuō)明100互連結(jié)構(gòu)；102基板；IlOaUlOb區(qū)段；112a、112b方形；120a、120b、121a、121b、122a、122b、123a、123b、124a、124b、140、141a、141b、141-l-2-ba41-2-laU42-l-2a,142_l_2b、142_2_la、142a、142b、143a、143b、160、160-2-1、160-1-2、161a、161b、180、180-1-2、180-2-1導(dǎo)體130a、130b、131a、131b、132a、132b、133a、133b、150a、150b、151a、151b、171a、171b通路；190互連結(jié)構(gòu)單元陣列；192-1-1、192-1-2、192-2-1、192-2-2單元；1F-1F區(qū)段線(xiàn)；200、400存儲(chǔ)器電路；205、205-1、205-2、...、205-Ν、405、405-1、405-2、405-3、405_4存儲(chǔ)器單元；210、220、230、240、461、462、463、464晶體管；250、260、450、460控制電路；300流程圖；407列；451、452、453、454開(kāi)關(guān)；457、458、467、468反相器；A、B位置；BL、BLB位元線(xiàn)；VDD、VDDff電源供應(yīng)節(jié)點(diǎn)；VDDI電源供應(yīng)電位；VSS、VSS_B參考節(jié)點(diǎn)；VSSI參考電位；Ml、M2、M3、M4jf。具體實(shí)施例方式本說(shuō)明書(shū)實(shí)施例的說(shuō)明內(nèi)容必須和附圖一起閱讀，這些附圖被視為整個(gè)文字說(shuō)明的一部分。在說(shuō)明中，相對(duì)的用詞例如較低、較高、水平、垂直、其上、其下、往上、往下、頂部、底部，以及其衍生詞(例如水平地、垂直地、向下地、向上地…等等)應(yīng)該理解為在附圖中說(shuō)明其方位。這些相對(duì)的用詞是為了說(shuō)明方便，而非指裝置必須設(shè)置或指向特定的方位。圖IA是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局(layout)的示意圖，說(shuō)明互連結(jié)構(gòu)(interconnectstructure)100的第一層(Iayer)Ml和第二層M2。圖IA顯示互連結(jié)構(gòu)100的平面視圖。第一層Ml、第二層M2、第三層M3和第四層M4可以是金屬層，位于基板(substrate)102之上，如圖IF所示。名稱(chēng)“M1”、“M2”、“M3”、“M4”分別代表金屬層1、金屬層2、金屬層3和金屬層4。第一層Ml最接近基板102，而第二層M2在第一層Ml之上，第三層M3在第二層M2之上，第四層M4在第三層M3之上?；?02具有定義多個(gè)位元單元的多個(gè)裝置，可以是靜態(tài)隨機(jī)存取存儲(chǔ)器位元單元(未圖示)?；ミB結(jié)構(gòu)100可以稱(chēng)為互連單元(interconnectcell)。互連結(jié)構(gòu)100顯示布局平面圖的對(duì)稱(chēng)性，如圖IA到圖IE所示，旋轉(zhuǎn)180度后仍不變。互連結(jié)構(gòu)100包括第一區(qū)段(section)IlOa和第二區(qū)段110b，分別如圖IA的左半和右半所示。適用于第一區(qū)段IlOa的邏輯邊界(logicalboundary)如方形11所示；必須理解的是，并無(wú)實(shí)際物體標(biāo)示邏輯邊界，而邏輯邊界的標(biāo)示是為便利說(shuō)明。同樣的，適用于第二區(qū)段IlOb的邏輯邊界如方形112b所示?；ミB結(jié)構(gòu)100是一個(gè)矩陣(陣列)的互連結(jié)構(gòu)，其中一種結(jié)構(gòu)如圖IA所示。延伸到邏輯邊界之外的元件由各邏輯邊界另外一邊的鄰近單元所共用。例如在圖IA中的互連結(jié)構(gòu)100的第一層Ml導(dǎo)體122b，和圖IA中的互連結(jié)構(gòu)100的右側(cè)一個(gè)單元(未圖示)共用。這些矩陣排列和跨單元邊界的共用，參照?qǐng)DIE將更容易理解，如下詳述。在圖IA到圖IE中，采用根據(jù)以上說(shuō)明的互連結(jié)構(gòu)100的對(duì)稱(chēng)性，互連結(jié)構(gòu)100左半的元件(第一區(qū)段110a)以詞尾加上“a”來(lái)標(biāo)示，而互連結(jié)構(gòu)100右半的元件(第二區(qū)段110b)以詞尾加上“b”來(lái)標(biāo)示。如圖IA所示，第一層Ml包括導(dǎo)體120a、120b是位元線(xiàn)；第一層Ml的導(dǎo)體121a、121b是內(nèi)連(interconnect)；第一層Ml的導(dǎo)體122a、122b是字元線(xiàn)；第一層Ml的導(dǎo)體123a、12提供位元單元(例如靜態(tài)隨機(jī)存取存儲(chǔ)器位元單元)的電性耦接(electricalcoupling)到參考節(jié)點(diǎn)，其參考電位VSSI；以及第一層Ml的導(dǎo)體12如、124b提供位元單元的耦接到電源供應(yīng)節(jié)點(diǎn)，其電源供應(yīng)電位VDDI。圖IA中的導(dǎo)體，以及圖IB到圖IE中的導(dǎo)體，可以是電導(dǎo)體材料所構(gòu)成，例如銅。位元單元的元件例如晶體管在圖IA到圖IE中，為說(shuō)明方便而未圖示，但出現(xiàn)于圖2和圖4中。通路(via)130a、120b、131a、131b、132a、132b、133a和133b，如圖IA所示，用以耦接第一層Ml和第二層M2的導(dǎo)體。如圖IA所示，第二層M2包括導(dǎo)體140，耦接到電源供應(yīng)電位VDDI；第二層M2的導(dǎo)體141a、141b耦接到參考電位VSSI；第二層M2的導(dǎo)體14加、142b是位元線(xiàn)；以及第二層M2的導(dǎo)體143a、143b是字元線(xiàn)內(nèi)連(wordlineinterconnect)。第二層M2的導(dǎo)體140如圖IA所示，是一整合單元(integralunit)，跨越第一區(qū)段IlOa和第二區(qū)段IlOb共用。圖IB是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)100的第二層M2和第三層M3。通路150a、150b、151a和151b，如圖IB所示，用以耦接第二層M2和第三層M3的導(dǎo)體。如圖IB所示，第三層M3包括導(dǎo)體160，提供字元線(xiàn)延伸跨越互連結(jié)構(gòu)100的寬；以及第三層的導(dǎo)體161a、161b耦接到參考電位VSSI。圖IC是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)100的第三層M3和第四層M4。通路171a、171b，如圖IC所示，用以耦接第三層M3和第四層M4的導(dǎo)體。如圖IC所示，第四層M4的導(dǎo)體180耦接到參考電位VSSI。圖ID是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)100從第一層Ml通到第四層M4。為了方便及易于了解(亦即為了簡(jiǎn)化，因?yàn)橛卸鄠€(gè)重疊的元件在圖中)，附圖標(biāo)記未顯示于圖ID中；個(gè)別元件可以參考它們?cè)趫D1A、圖1B、或(且)圖IC中對(duì)應(yīng)的位置而辨識(shí)出來(lái)。圖ID顯示一條區(qū)段線(xiàn)(sectionline)1F-1F，對(duì)應(yīng)十字區(qū)段(crosssection)，將會(huì)在下文及圖IF中討論。圖IE是顯示根據(jù)本發(fā)明一實(shí)施例所述的布局的示意圖，說(shuō)明互連結(jié)構(gòu)單元陣列190。如之前所述，互連結(jié)構(gòu)100可以是多個(gè)互連結(jié)構(gòu)的其中之一，而多個(gè)互連結(jié)構(gòu)排列為矩陣(陣列)，具有列和行。例如，圖IE中顯示二列和二行。在互連結(jié)構(gòu)單元陣列190中的各單元已標(biāo)示說(shuō)明其列和行。例如單元192-1-2位于第1行第2列。單元192-1-2可以是互連結(jié)構(gòu)100。可以觀(guān)察到，如圖IE的平面圖所示，單元192-1-1是單元192-1-2在第一方向(亦即，分別為左版本與右版本)的“鏡像”，而單元192-2-2是單元192-1-2在第二方向(第二方向垂直于第一方向)的鏡像(亦即，單元192-2-2是單元192-1-2沿單元192-1-2的下方單元邊界為軸，翻轉(zhuǎn)過(guò)來(lái)的復(fù)制版)，單元192-2-1是單元192-1-2的復(fù)制版。因此，圖IE的平面圖，2x2的互連結(jié)構(gòu)單元陣列190在旋轉(zhuǎn)180度后仍然不變。額外的互連結(jié)構(gòu)單元陣列可以提供以形成更大的互連上層結(jié)構(gòu)，是本領(lǐng)域技術(shù)人員所熟知的。為了說(shuō)明圖IE中相關(guān)于圖IA到圖IC的元件位置，在圖IE中的一些特定元件標(biāo)示附圖標(biāo)記，和圖IA到圖IC中的附圖標(biāo)記類(lèi)似。例如，第二層M2的導(dǎo)體142-l-2a、142_l_2b，第三層M3的導(dǎo)體160-1-2，第四層M4的導(dǎo)體180-1-2可以分別對(duì)應(yīng)到第二層M2的導(dǎo)體14加、141b，第三層M3的導(dǎo)體160，以及第四層M4的導(dǎo)體180，而附圖標(biāo)記“1_2”指示位于第1行第2列。在單元192-2-1的元件對(duì)應(yīng)單元192-1-2的上述元件，如圖IE所示，附圖標(biāo)記“2-1”指示位于第2行第1列。額外的元件未標(biāo)示在圖IE中是為了方便，亦即避免視覺(jué)混舌L。如圖IE所示，分開(kāi)的參考電位VSSIl和VSSI2提供給各列，因?yàn)樵诘?列的其一單元中，沒(méi)有任何參考電位VSSI的導(dǎo)體耦接到第2列中對(duì)應(yīng)的單元的對(duì)應(yīng)參考電位VSSI的導(dǎo)體。參考電位VSSI由導(dǎo)體180給定的列(亦即，跨越多行)之中的單元所共用。提到圖IA和圖1E，參考電位VSSI(如圖IE所示，由第一層的導(dǎo)體124b和第二層的導(dǎo)體140提供)為跨越各列的單元所共用(亦即，跨越多行)。更進(jìn)一步的說(shuō)，分開(kāi)的電源供應(yīng)電位VDDI提供給各列，因?yàn)樵诘?列的其一單元中，沒(méi)有任何電源供應(yīng)電位VDDI的導(dǎo)體耦接到第2列中對(duì)應(yīng)的單元的電源供應(yīng)電位VDDI的導(dǎo)體。由這些獨(dú)立的電源供應(yīng)電位VDDI或(且)參考電位VSSI耦接到每行基礎(chǔ)(per-rowbasis)所提供的各實(shí)施例的優(yōu)點(diǎn)，將會(huì)在接下來(lái)有關(guān)實(shí)施電路的討論中說(shuō)明。圖IF是顯示根據(jù)本發(fā)明一實(shí)施例所述的互連結(jié)構(gòu)100沿著圖ID的區(qū)段線(xiàn)1F-1F的剖面圖。單元邊界在水平方向(對(duì)應(yīng)到互連結(jié)構(gòu)100的寬，并在邏輯上以圖IA中的方塊11和112b指示)，在圖IF中標(biāo)在位置A和B。在一些實(shí)施例中，在圖IF中第一層Ml的導(dǎo)體12北、第二層M2的導(dǎo)體141b、第三層M3的導(dǎo)體161b、以及第四層M4的導(dǎo)體180組成參考電位VSSI節(jié)點(diǎn)，而其中無(wú)任何一個(gè)，和在另一列(到位置A或(且)到位置B)的一個(gè)單元中對(duì)應(yīng)的元件共用(或耦接)。相似的，第一層Ml的導(dǎo)體124b和第二層M2的導(dǎo)體140組成電源供應(yīng)電位VDDI節(jié)點(diǎn)，其中無(wú)任何一個(gè)，和在另一列的一個(gè)單元中對(duì)應(yīng)的元件共用(或耦接)。更進(jìn)一步的說(shuō)，在圖IF的剖面圖中，第三層M3的導(dǎo)體161b在第二層M2的導(dǎo)體140、14沘、141b之上，可是未疊在第二層M2的導(dǎo)體14上，因此沒(méi)有延伸跨越互連結(jié)構(gòu)100的寬。位元單元的有源區(qū)域未圖示在圖IF的基板102之上，是為了方便，但仍能理解并提供位元單元數(shù)據(jù)存儲(chǔ)功能。如以上說(shuō)明的多種實(shí)施例對(duì)布局的說(shuō)明，可以套用到電路實(shí)現(xiàn)，適用于數(shù)據(jù)存儲(chǔ)，如以下在圖2到圖4的說(shuō)明。比較圖2和圖IF可以顯示圖IA到圖IF的布局元件對(duì)應(yīng)到圖2到圖4的電路元件。圖2是顯示根據(jù)本發(fā)明一實(shí)施例所述的存儲(chǔ)器電路200的方框圖。存儲(chǔ)器電路200包括多個(gè)存儲(chǔ)器單元205-1、205-2、…、205_N(統(tǒng)稱(chēng)20，它們可以是靜態(tài)隨機(jī)存取存儲(chǔ)器單元。必須理解的是，以下的說(shuō)明適用于存儲(chǔ)器電路200中的特定存儲(chǔ)器單元(位元單元)，而這些說(shuō)明可以也可以套用到其他存儲(chǔ)器單元。如圖2所示的存儲(chǔ)器單元205，位于一個(gè)陣列的不同列，但同行。存儲(chǔ)器單元205-1包括位元線(xiàn)BL<0>和BLB<0>，分別對(duì)應(yīng)到圖IF中的位元線(xiàn)BL和BLB。第一參考節(jié)點(diǎn)VSS具有第一參考電位，可以對(duì)應(yīng)到接地。第二參考節(jié)點(diǎn)￥55_8具有第二參考電位，有別于(例如高于)第一參考節(jié)點(diǎn)VSS的電位。為了方便，第一參考節(jié)點(diǎn)VSS，即指第一參考節(jié)點(diǎn)VSS和在此節(jié)點(diǎn)的電位，本領(lǐng)域技術(shù)人員可以了解；這樣的方便表示法也套用到接下來(lái)所述的其他節(jié)點(diǎn)?？刂齐娐?50控制是否讓各存儲(chǔ)器單元205耦接到第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B。換句話(huà)說(shuō)，控制電路205選擇性的讓各存儲(chǔ)器單元205耦接到第一參考節(jié)點(diǎn)VSS和第二參考節(jié)點(diǎn)VSS_B二者擇其一，可是不會(huì)同時(shí)耦接到兩者；選擇性的耦接如圖2的虛線(xiàn)所示。存儲(chǔ)器單元205(亦即，在特定列中的存儲(chǔ)器單元，如不同列中的存儲(chǔ)器單元20和第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B兩者之一的耦接，由控制電路250決定，獨(dú)立的參考耦接排列，和其他存儲(chǔ)器單元的耦接排列無(wú)關(guān)。開(kāi)關(guān)(例如圖4的開(kāi)關(guān)451和452)用以電性連接一列到第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B，如以下關(guān)于圖4的說(shuō)明內(nèi)文。例如，存儲(chǔ)器單元205-1可以耦接到第一參考節(jié)點(diǎn)VSS以提供參考軌道電位(referencerailvoltage)VSSI<0>，對(duì)應(yīng)到參考軌道(referencerail)(為了方便標(biāo)示為VSSI)，給NMOS晶體管210和240的源極(source)，而存儲(chǔ)器210-2可以耦接到第二參考節(jié)點(diǎn)VSS_B，以提供參考軌道電位VSSKD給NMOS晶體管210和240的源極，上述參考軌道電位VSSI<0>和VSSK1〉不同，因?yàn)榈谝粎⒖脊?jié)點(diǎn)VSS和第二參考節(jié)點(diǎn)VSS_B也不同。因此，參考軌道電位VSSI<0>可以由圖IF中來(lái)自一個(gè)互連結(jié)構(gòu)的參考電位VSSI的導(dǎo)體(例如導(dǎo)體180、161b、141b、123b)提供，而參考軌道電位VSSK1>可以由來(lái)自另一個(gè)互連結(jié)構(gòu)的參考電位VSSI的導(dǎo)體提供。耦接的決定(是否耦接一列到第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B)，是在每列基礎(chǔ)(per-columnbasis)上完成。存儲(chǔ)器單元205在不同列但在同行，因此參考電位VSSI分別提供給每列基礎(chǔ)的存儲(chǔ)器單元。經(jīng)由選擇性的提供第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B給存儲(chǔ)器單元205-1，寫(xiě)數(shù)據(jù)進(jìn)存儲(chǔ)器單元205-1的操作將變得更有效率及更可靠。在這里的這種技術(shù)為稱(chēng)為“寫(xiě)入?yún)f(xié)助”(writeassist)。寫(xiě)入的操作經(jīng)由耦接參考軌道電位VSSI<0>到第二參考節(jié)點(diǎn)乂55_8來(lái)協(xié)助。參考軌道電位VSSI<0>可以在平時(shí)耦接到第一參考節(jié)點(diǎn)VSS。在寫(xiě)入的過(guò)程中，經(jīng)由耦接參考軌道電位VSSI<0>到第二參考節(jié)點(diǎn)VSS_B，而非第一參考節(jié)點(diǎn)VSS，在NMOS晶體管210、240之一(根據(jù)寫(xiě)入那一個(gè)位元值而定)的電位將更容易被拉下，因?yàn)閰⒖架壍离娢籚SSI<0>被拉高了。在閑置模式(standbymode)時(shí)，參考軌道電位VSSI<0>耦接到第二參考節(jié)點(diǎn)VSS_B，以減少存儲(chǔ)器單元205-1的漏電(leakage)。在讀取操作時(shí)，參考軌道電位VSSI耦接到第一參考節(jié)點(diǎn)VSS。以每行為基礎(chǔ)(亦即，讓參考軌道電位VSSI<0>和參考軌道電位VSSK1〉相異)，經(jīng)由耦接多個(gè)存儲(chǔ)器單元205的參考軌道電位VSSI到第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B，可減少在一些實(shí)施例中于讀取操作時(shí)的漏電。在一些實(shí)施例中，第二控制電路提供有條件的耦接，耦接電源供應(yīng)軌道電位VDDI<0>和第一電源供應(yīng)節(jié)點(diǎn)VDD或第二電源供應(yīng)節(jié)點(diǎn)VDDW二者擇一，其中第二電源供應(yīng)節(jié)點(diǎn)VDDW小于第一電源供應(yīng)節(jié)點(diǎn)VDD，但大于最小存儲(chǔ)器單元數(shù)據(jù)保留電位(minimummemorycelldataretentionvoltage)。和之前一樣，第一電源供應(yīng)節(jié)點(diǎn)VDD和該處的電位都以第一電源供應(yīng)節(jié)點(diǎn)VDD來(lái)表示，為了方便起見(jiàn)。在寫(xiě)入操作中，控制電路260耦接存取存儲(chǔ)器單元(例如存儲(chǔ)器單元205-1)和電源供應(yīng)軌道節(jié)點(diǎn)(例如電源供應(yīng)軌道電位VDDK0到第二電源供應(yīng)節(jié)點(diǎn)VDDW。寫(xiě)入操作因此受到協(xié)助，NMOS晶體管210和PMOS晶體管220的柵極電位將更容易拉低，由第二電源供應(yīng)節(jié)點(diǎn)VDDW到0邏輯電平，或者更容易拉高，由0邏輯電平到第二電源供應(yīng)節(jié)點(diǎn)VDDW。在閑置模式中，一些實(shí)施例的電源供應(yīng)軌道電位VDDKD可以耦接到第二電源供應(yīng)節(jié)點(diǎn)VDDW以減少漏電。電源供應(yīng)軌道電位VDDI<0>可以由來(lái)自圖IF中的一個(gè)互連結(jié)構(gòu)的電源供應(yīng)電位VDDI的導(dǎo)體(例如導(dǎo)體140、124b)提供，而電源供應(yīng)軌道電位VDDKD可以由來(lái)自另一個(gè)互連結(jié)構(gòu)的電源供應(yīng)電位VDDI的導(dǎo)體來(lái)提供。因此，電源供應(yīng)軌道電位可以分別由每列基礎(chǔ)的存儲(chǔ)器單元提供。因此，存儲(chǔ)器電路200提供獨(dú)立的耦接，耦接各存儲(chǔ)器單元和第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B之一，因此協(xié)助寫(xiě)入操作，用以從第一參考節(jié)點(diǎn)VSS存取存儲(chǔ)器單元。經(jīng)由提高存取存儲(chǔ)器單元的參考電位VSSI，可減少最小寫(xiě)入電位v。。min_ite，其中最小寫(xiě)入電位V。。min-ite是將數(shù)據(jù)寫(xiě)進(jìn)存儲(chǔ)器單元所需的最小電位。提高本處的參考電位VSSI也減少存儲(chǔ)器單元的漏電。更進(jìn)一步的說(shuō)，存儲(chǔ)器電路200也提供從第一電源供應(yīng)節(jié)點(diǎn)VDD側(cè)的寫(xiě)入?yún)f(xié)助，也建立在每存儲(chǔ)器單元(per-memory-cell)(獨(dú)立)基礎(chǔ)上。更低的本處電源供應(yīng)電位VDDI也可幫助減少存儲(chǔ)器單元漏電電流。圖3是顯示根據(jù)本發(fā)明一實(shí)施例所述的流程圖。從流程圖300開(kāi)始，提供多個(gè)存儲(chǔ)器單元(步驟310)。提供第一參考節(jié)點(diǎn)VSS(步驟320)。第二參考節(jié)點(diǎn)VSS_B的電位和第一參考節(jié)點(diǎn)VSS的電位不同(步驟330)。一個(gè)控制電路用以耦接在一列中的各存儲(chǔ)器單元，獨(dú)立地耦接到上述參考節(jié)點(diǎn)的其中之一，和其他列的存儲(chǔ)器單元參考節(jié)點(diǎn)耦接無(wú)關(guān)(步驟340)。圖4是顯示根據(jù)本發(fā)明一實(shí)施例所述的存儲(chǔ)器電路400的示意圖。存儲(chǔ)器電路400具有多個(gè)存儲(chǔ)器單元405-1、405-2、405-3、405-4(統(tǒng)稱(chēng)40，排列在列和行之中。4個(gè)存儲(chǔ)器單元在圖4中排成二列和二行，但在實(shí)施上也可以使用不同數(shù)目的存儲(chǔ)器單元，存儲(chǔ)器單元也可以不同于二列和二行的方式排列。為了方便說(shuō)明，圖4僅標(biāo)示第一列407，而第二列未作標(biāo)示。存儲(chǔ)器單元405可以和圖2中的存儲(chǔ)器單元205相似。存儲(chǔ)器電路400具有第一控制電路450，用以選擇性的耦接在各列中(特別是參考電位VSSI)的存儲(chǔ)器單元，到第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B兩者擇一，其中第二參考節(jié)點(diǎn)VSS_B的電位有別于(例如高于)第一參考節(jié)點(diǎn)VSS的電位。適用于第一列和第二列的參考軌道電位分別標(biāo)記為參考軌道電位VSSK0>、VSSI<1>，如圖4所示。適用于各列(亦即，各列中的存儲(chǔ)器單元)的參考耦接排列(亦即，耦接到參考節(jié)點(diǎn))，是由控制電路450決定，和其他列的耦接排列無(wú)關(guān)。例如如圖4所示的二列其中之一可以耦接到第一參考節(jié)點(diǎn)VSS，而另一個(gè)耦接到第二參考節(jié)點(diǎn)VSS_B。而兩列可以同時(shí)耦接到第一參考節(jié)點(diǎn)VSS，或兩列也可以同時(shí)耦接到第二參考節(jié)點(diǎn)VSS_B。在一些實(shí)施例中，控制電路450包括適用于各列的兩個(gè)開(kāi)關(guān)，例如開(kāi)關(guān)451和開(kāi)關(guān)452是對(duì)應(yīng)于列407，且可以是NMOS晶體管。相反的控制信號(hào)(例如一高電位一低電位)可以提供給開(kāi)關(guān)451和開(kāi)關(guān)452，用以耦接列407到第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)乂55_8兩者之一；相反的邏輯電平可以由反相器457提供。根據(jù)控制信號(hào)ΕΝ<0>(這里的N代表NMOS晶體管)提供給晶體管451的柵極，因此列407耦接到第一參考節(jié)點(diǎn)VSS或第二參考節(jié)點(diǎn)VSS_B兩者擇一。相似的，開(kāi)關(guān)453和開(kāi)關(guān)454、反相器458和控制信號(hào)EN<1>用以控制參考耦接排列，適用于第二列，該第二列包括存儲(chǔ)器單元405-3、405-4。晶體管451、452、453、妨4稱(chēng)為參考寫(xiě)入?yún)f(xié)助晶體管(referencewriteassisttransistor)，因?yàn)樗鼈兺ㄟ^(guò)有條件的耦接到參考節(jié)點(diǎn)協(xié)助寫(xiě)入操作。即使如圖4所示，匪OS晶體管451、452、453,454和反相器457、458根據(jù)控制信號(hào)EN<0>、EN<1>(在一些實(shí)施例中，可以是單一多位元控制信號(hào))，提供有條件的耦接，其他種類(lèi)的電路也可以用以提供這樣有條件的耦接。因?yàn)椴煌目刂菩盘?hào)可以提供給不同的列(亦即，控制信號(hào)ΕΝ<0>和EN<1>可以不同)，這些列可以獨(dú)立的耦接而與其他列無(wú)關(guān)。在寫(xiě)入操作中，耦接一列的存儲(chǔ)器單元到第二參考節(jié)點(diǎn)VSS_B，可以提供寫(xiě)入?yún)f(xié)助，如關(guān)于圖2的內(nèi)文所述，因此，存儲(chǔ)器電路400開(kāi)啟寫(xiě)入?yún)f(xié)助，用以存取列到較高的第二參考節(jié)點(diǎn)VSS_B，此過(guò)程不會(huì)影響到非存取列(亦即，未被寫(xiě)入的列)。在一些實(shí)施例中，存儲(chǔ)器電路400耦接各列(特別是各存儲(chǔ)器單元的電源供應(yīng)軌道節(jié)點(diǎn))到第一電源供應(yīng)節(jié)點(diǎn)VDD或第二電源供應(yīng)節(jié)點(diǎn)VDDW二者擇一，該第二電源供應(yīng)節(jié)點(diǎn)VDDW的電位小于第一電源供應(yīng)節(jié)點(diǎn)VDD的電位。在寫(xiě)入操作中，通過(guò)耦接一列到第二電源供應(yīng)節(jié)點(diǎn)VDDW(而非第一電源供應(yīng)節(jié)點(diǎn)VDD)以對(duì)于圖2的內(nèi)文所述的列的存儲(chǔ)器單元的寫(xiě)入操作提供寫(xiě)入?yún)f(xié)助。第二控制電路460控制各列的電源供應(yīng)耦接排列，亦即，決定是否要耦接各列的存儲(chǔ)器單元到第一電源供應(yīng)節(jié)點(diǎn)VDD或第二電源供應(yīng)節(jié)點(diǎn)VDDW，而耦接排列是建立在每列基礎(chǔ)之上，也就是和其他列的耦接排列無(wú)關(guān)?？刂齐娐?60可以包括一對(duì)開(kāi)關(guān)，例如PM0S晶體管和適用于各列的反相器，以選擇性的耦接各列到第一電源供應(yīng)節(jié)點(diǎn)VDD或第二電源供應(yīng)節(jié)點(diǎn)VDDW。晶體管461、462、463、464稱(chēng)為電源供應(yīng)寫(xiě)入?yún)f(xié)助晶體管，因?yàn)樗鼈兺ㄟ^(guò)有條件的耦接到電源供應(yīng)節(jié)點(diǎn)以協(xié)助寫(xiě)入操作。即使如圖4所示，PMOS晶體管461、462、463、464和反相器467、468根據(jù)控制信號(hào)EP<0>、EP<1>(在一些實(shí)施例中，可以是單一多位元控制信號(hào))，提供有條件的耦接，其他種類(lèi)的電路也可以用以提供這樣有條件的耦接。一些實(shí)施例可以用^nm的CMOS制造工藝或其他制造工藝來(lái)實(shí)現(xiàn)。在一些實(shí)施例中，獨(dú)立耦接多個(gè)列到多個(gè)參考或(且)電源供應(yīng)節(jié)點(diǎn)，改良了寫(xiě)入的效果，例如通過(guò)上述的寫(xiě)入?yún)f(xié)助，經(jīng)由減少最小寫(xiě)入電位V。。min_ite降低能量損耗，并開(kāi)啟額外的高速同周期保留到存取會(huì)邑源節(jié)約法(highspeedsame-cycleretention-until-accesssavingmethodologies)，其中存儲(chǔ)器位元單元維持在保留模式(節(jié)約能源模式)，直到存儲(chǔ)器位元單元執(zhí)行正常的存取操作為止。在一些實(shí)施例中，半導(dǎo)體裝置有第一和第二互連結(jié)構(gòu)，分別在第一列和第二列，而一陣列至少有一行和至少二列。第一和第二互連結(jié)構(gòu)在第一行之中。第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)分別有參考電位節(jié)點(diǎn)，以及第一、第二、第三和第四導(dǎo)體彼此耦接。該第一、第二、第三和第四導(dǎo)體分別在第一、第二、第三和第四層上，布局在一個(gè)基板上，該基板具有多個(gè)裝置以界定多個(gè)位元單元。各互連結(jié)構(gòu)的參考電位節(jié)點(diǎn)分別提供分開(kāi)的參考電位，給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一的各位元單元。在一個(gè)互連結(jié)構(gòu)的第一、第二、第三和第四導(dǎo)體，皆未電性連接到另一互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體。第二層在第一層之上，第三層在第二層之上，第四層在第三層之上。在一些實(shí)施例中，半導(dǎo)體裝置有第一和第二互連結(jié)構(gòu)，分別在第一列和第二列，而一陣列至少有一行和至少二列。第一和第二互連結(jié)構(gòu)在第一行之中。第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)分別有電源供應(yīng)節(jié)點(diǎn)，以及第一、第二導(dǎo)體耦接彼此。該第一、第二導(dǎo)體分別在第一層、第二層上，布在一個(gè)基板上，該基板具有多個(gè)裝置以界定多個(gè)位元單元。第二層在第一層之上。各互連結(jié)構(gòu)的電源供應(yīng)節(jié)點(diǎn)分別提供分開(kāi)的電源供應(yīng)電位，給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一的各位元單元。在一個(gè)互連結(jié)構(gòu)的第一、第二導(dǎo)體，皆未電性連接到另一互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體。在一些實(shí)施例中，一種方法包括分別電性連接第一和第二位元單元到第一和第二互連結(jié)構(gòu)。該第一和第二互連結(jié)構(gòu)位于一個(gè)陣列的第一行中，該陣列具有至少一行和至少兩列。各路徑用以導(dǎo)電到各互連結(jié)構(gòu)的參考電位節(jié)點(diǎn)。各參考電位節(jié)點(diǎn)導(dǎo)體耦接到各第一、第二、第三和第四層的至少一導(dǎo)體。各互連結(jié)構(gòu)的參考電位節(jié)點(diǎn)彼此間電性隔離。電性連接各互連結(jié)構(gòu)的路徑，用以提供分開(kāi)的參考電位給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一的位元單元。本發(fā)明雖以較佳實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明的范圍，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。權(quán)利要求1.一種半導(dǎo)體裝置，包括一第一互連結(jié)構(gòu)和一第二互連結(jié)構(gòu)，分別位于一陣列的一第一列和一第二列之中，上述陣列具有至少一行和至少二列，上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)位于一第一行中，而上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)分別包括一第一參考電位節(jié)點(diǎn)；以及一第一導(dǎo)體、一第二導(dǎo)體、一第三導(dǎo)體、一第四導(dǎo)體，彼此耦接，且分別位于一第一層、一第二層、一第三層、一第四層之上，也位于一基板之上，上述基板具有多個(gè)裝置以界定多個(gè)位元單元，上述第一參考電位節(jié)點(diǎn)各自提供分開(kāi)的一參考電位，給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一的上述位元單元中之一，上述第一導(dǎo)體、上述第二導(dǎo)體、上述第三導(dǎo)體和上述第四導(dǎo)體之中，無(wú)任何一個(gè)電性連接到另一個(gè)互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體；其中，上述第二層在上述第一層之上，上述第三層在上述第二層之上，上述第四層在上述第三層之上。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)分別還包括一第一電源供應(yīng)節(jié)點(diǎn)，上述第一電源供應(yīng)節(jié)點(diǎn)包括一第五導(dǎo)體和一第六導(dǎo)體，彼此耦接，且分別位于上述第一層和上述第二層之上，上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第一電源供應(yīng)節(jié)點(diǎn)分別提供分開(kāi)的一參考電位給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一的上述位元單元中之一，且上述第五導(dǎo)體和上述第六導(dǎo)體中，無(wú)任何一個(gè)電性連接到另一個(gè)互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)分別還包括一第一位元線(xiàn)，包括一第七導(dǎo)體和一第八導(dǎo)體，彼此耦接且分別位于上述第一層和上述第二層之上；以及一第二位元線(xiàn)，包括一第九導(dǎo)體位于上述第二層之上。4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，還包括一第三互連結(jié)構(gòu)和一第四互連結(jié)構(gòu)，位于一第二行中，而上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)分別位于上述第一列和上述第二列中，位于上述第二行中的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)分別具有一第二電源供應(yīng)節(jié)點(diǎn)，上述第一行中，分別對(duì)應(yīng)于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第五導(dǎo)體和上述第六導(dǎo)體中的至少一個(gè)是電性連接到位于上述第二行的對(duì)應(yīng)的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體，其中上述第一行中的上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第一電源供應(yīng)節(jié)點(diǎn)，各自耦接到上述第二行中的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)的上述第二電源供應(yīng)節(jié)點(diǎn)。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，還包括一第三互連結(jié)構(gòu)和一第四互連結(jié)構(gòu)，位于一第二行中，而上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)分別位于上述第一列和上述第二列中，位于上述第二行中上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)分別具有一第二參考電位節(jié)點(diǎn)，上述第一行中，分別對(duì)應(yīng)于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第四導(dǎo)體，是電性連接到位于上述第二行的對(duì)應(yīng)的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)的對(duì)應(yīng)的第四導(dǎo)體，其中上述第一行中的上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第一參考電位節(jié)點(diǎn)，各自耦接到上述第二行中的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)的上述第二參考電位節(jié)點(diǎn)。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，還包括一通路，耦接上述第三導(dǎo)體和上述第四導(dǎo)體。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中上述第一互連結(jié)構(gòu)的上述第一參考電位節(jié)點(diǎn)，用以提供一不同參考電位，有別于上述第二互連結(jié)構(gòu)的上述第一參考電位節(jié)點(diǎn)的電位；以及上述第一互連結(jié)構(gòu)的一第一電源供應(yīng)節(jié)點(diǎn)，用以提供一不同電源供應(yīng)電位，有別于上述第二互連結(jié)構(gòu)的一第一電源供應(yīng)節(jié)點(diǎn)的電位。8.一種半導(dǎo)體裝置，包括一第一互連結(jié)構(gòu)和一第二互連結(jié)構(gòu)，分別位于一陣列的一第一列和一第二列之中，上述陣列具有至少一行和至少二列，上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)位于一第一行中，而上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)分別包括一第一電源供應(yīng)節(jié)點(diǎn)；以及一第一導(dǎo)體、一第二導(dǎo)體，彼此耦接，且耦接到上述第一電源供應(yīng)節(jié)點(diǎn)，分別位于一第一層、一第二層、之上，也位于一基板之上，上述基板具有多個(gè)裝置以界定多個(gè)位元單元，上述第二層在上述第一層之上，上述第一電源供應(yīng)節(jié)點(diǎn)各自提供分開(kāi)的一參考電位，給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一的上述位元單元中之一，上述第一導(dǎo)體、上述第二導(dǎo)體，兩者無(wú)任何一個(gè)電性連接到另一個(gè)互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)分別還包括一第一參考電位節(jié)點(diǎn)，上述第一參考電位節(jié)點(diǎn)包括一第三導(dǎo)體、一第四導(dǎo)體、一第五導(dǎo)體、一第六導(dǎo)體，彼此耦接，且分別位于上述第一層、上述第二層、一第三層、一第四層之上，上述第三層在上述第二層之上，上述第四層在上述第三層之上，上述第一參考電位節(jié)點(diǎn)各自提供一分開(kāi)電源供應(yīng)電位，給對(duì)應(yīng)于所屬的上述第一互連結(jié)構(gòu)或上述第二互連結(jié)構(gòu)之一的上述位元單元中之一，且上述第三導(dǎo)體、上述第四導(dǎo)體、上述第五導(dǎo)體和上述第六導(dǎo)體中，無(wú)任何一個(gè)電性連接到另一個(gè)互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，還包括一第三互連結(jié)構(gòu)和一第四互連結(jié)構(gòu)，位于一第二行中，而上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)分別位于上述第一列和上述第二列中，位于上述第二行中的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)分別具有一第二參考電位節(jié)點(diǎn)，上述第一行中，分別對(duì)應(yīng)于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第六導(dǎo)體，是電性連接到位于上述第二行的對(duì)應(yīng)的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)的對(duì)應(yīng)第六導(dǎo)體，其中上述第一行中的上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第一參考電位節(jié)點(diǎn)，各自耦接到上述第二行中的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)的上述第二參考電位節(jié)點(diǎn)。11.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，還包括一第三互連結(jié)構(gòu)和一第四互連結(jié)構(gòu)，位于一第二行中，而上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)分別位于上述第一列和上述第二列中，位于上述第二行中的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)分別具有一第二電源供應(yīng)節(jié)點(diǎn)，上述第一行中，分別對(duì)應(yīng)于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第一導(dǎo)體和上述第二導(dǎo)體中至少一個(gè)，是電性連接到位于上述第二行的對(duì)應(yīng)的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體，其中上述第一行中的上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述第一電源供應(yīng)節(jié)點(diǎn)，各自耦接到上述第二行中的上述第三互連結(jié)構(gòu)和上述第四互連結(jié)構(gòu)的上述第二電源供應(yīng)節(jié)點(diǎn)。12.—種半導(dǎo)體制造方法，包括分別電性連接一第一位元單元和一第二位元單元到一第一互連結(jié)構(gòu)和一第二互連結(jié)構(gòu)，上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)位于一陣列的一第一行，上述陣列具有至少一行和至少二列；各自提供一路徑，用以分別導(dǎo)電到上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的一參考電位節(jié)點(diǎn)，上述參考電位節(jié)點(diǎn)分別電性耦接到至少一導(dǎo)體，上述導(dǎo)體分別位于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的一第一層、一第二層、一第三層、一第四層；以及分別電性隔離上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的上述參考電位節(jié)點(diǎn)；其中，上述路徑用以分別電性連接上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)，用以分別提供分開(kāi)的一參考電位，給對(duì)應(yīng)于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的一位元單元。13.根據(jù)權(quán)利要求12所述的半導(dǎo)體制造方法，還包括各自提供一路徑，用以導(dǎo)電到上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)分別有的一電源供應(yīng)節(jié)點(diǎn)，各上述電源供應(yīng)節(jié)點(diǎn)包括至少一導(dǎo)體，上述導(dǎo)體位于各上述第一層、上述第二層；以及分別電性隔離上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的各上述電源供應(yīng)節(jié)點(diǎn)；其中，上述路徑用以分別電性連接上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)，用以各自提供一分開(kāi)電源供應(yīng)電位，給對(duì)應(yīng)于上述第一互連結(jié)構(gòu)和上述第二互連結(jié)構(gòu)的一位元單兀。全文摘要本發(fā)明公開(kāi)一種半導(dǎo)體裝置和制造方法，該半導(dǎo)體裝置具有第一和第二互連結(jié)構(gòu)，分別位于一陣列的第一列和第二列。第一和第二互連結(jié)構(gòu)分別具有一參考電位節(jié)點(diǎn)，以及第一、第二、第三和第四導(dǎo)體，彼此耦接，并分別位于第一層、第二層、第三層、第四層之上，且位于一基板之上，該基板具有多個(gè)裝置以界定多個(gè)位元單元。第一和第二互連結(jié)構(gòu)的參考電位節(jié)點(diǎn)各自提供分開(kāi)的一參考電位給對(duì)應(yīng)于所屬互連結(jié)構(gòu)的上述位元單元之一者。第一導(dǎo)體、第二導(dǎo)體、第三導(dǎo)體和第四導(dǎo)體之中，無(wú)任何一者電性連接到另一個(gè)互連結(jié)構(gòu)的對(duì)應(yīng)導(dǎo)體，而第二層在第一層之上，第三層在第二層之上，第四層在第三層之上。本發(fā)明實(shí)施例能夠減少存儲(chǔ)器單元的漏電。文檔編號(hào)G11C11/413GK102376716SQ20111025293公開(kāi)日2012年3月14日申請(qǐng)日期2011年8月24日優(yōu)先權(quán)日2010年8月24日發(fā)明者張美菁,許國(guó)原,陶昌雄申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司