專利名稱：用于片內(nèi)終結(jié)的終結(jié)電路的制作方法
用于片內(nèi)終結(jié)的終結(jié)電路相關(guān)申請的交叉引用根據(jù)美國專利法35USC§ 119(e)，本申請要求2009年2月12日提交的、發(fā)明人為 Peter B. Gillingham、序列號為61/151886的美國臨時專利申請的利益，該申請通過引用被包含于此。
背景技術(shù)：
當(dāng)信號沿阻抗不連續(xù)(或“不匹配”)的路徑傳播時，該信號被部分地反射。所反射的信號干擾原始信號并且這可能導(dǎo)致丟失信號完整性以及接收器檢測到不正確的信號電平。為了減輕信號反射的發(fā)生，在不連續(xù)的點放置具有等效阻抗的電路是有益的。這稱為“終結(jié)”。例如，可在計算機主板上放置電阻器來終止高速總線。盡管終結(jié)電阻器減少了在信號路徑的端點的反射，但它們不能防止從沿該路徑在不同點連接到其他半導(dǎo)體芯片的接頭線產(chǎn)生的反射。例如當(dāng)沿存儲器總線連接了多個存儲器模塊時可出現(xiàn)這種情形。從存儲器控制器沿存儲器總線傳播的信號遇到在每個通向特定存儲器模塊的接頭線處的阻抗不連續(xù)。沿通向特定存儲器模塊的接頭線傳播的信號將被反射回存儲器總線上，由此給該信號引入了不想要的噪聲。因此，給每個半導(dǎo)體芯片提供其自身的終結(jié)電路是很有用的。在包括總線發(fā)射器和/或接收器的同一半導(dǎo)體芯片上提供該終結(jié)電路被稱為片內(nèi)終結(jié)(ODT)。片內(nèi)終結(jié)能減少主板上復(fù)雜布線和電阻器元件的數(shù)量。因此，除了增強信號完整性(其允許組件運行在較高的頻率)，片內(nèi)終結(jié)使系統(tǒng)設(shè)計更簡單和性價比更高。然而，傳統(tǒng)的片內(nèi)終結(jié)技術(shù)往往是比較耗電的和/或不靈活的。

發(fā)明內(nèi)容
根據(jù)第一個方面，本發(fā)明旨在在具有連接到內(nèi)部區(qū)的端子的半導(dǎo)體裝置中提供用于為該半導(dǎo)體裝置的端子提供片內(nèi)終結(jié)的終結(jié)電路。該終結(jié)電路包括連接在所述端子和電源之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管； 和控制電路，所述控制電路用于以相應(yīng)的NMOS柵極電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應(yīng)的PMOS柵極電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制所述NMOS柵極電壓和PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述多個晶體管置于歐姆操作區(qū)。所述電源供應(yīng)電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。根據(jù)第二方面，本發(fā)明試圖提供帶有片內(nèi)終結(jié)的半導(dǎo)體裝置，該半導(dǎo)體裝置包括內(nèi)部區(qū)；電源；連接到該內(nèi)部區(qū)的端子；連接在所述端子和電源之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；和控制電路，所述控制電路用于以相應(yīng)的NMOS柵極電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應(yīng)的PMOS柵極電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制所述NMOS柵極電壓和PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述多個晶體管置于歐姆操作區(qū)。所述電源供應(yīng)電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。根據(jù)第三個方面，本發(fā)明旨在提供帶有片內(nèi)終結(jié)的半導(dǎo)體裝置，該半導(dǎo)體裝置包括內(nèi)部區(qū)；用于連接到片外電源的電源端子；連接到該內(nèi)部區(qū)的數(shù)據(jù)端子；連接在所述數(shù)據(jù)端子和電源端子之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；和控制電路，所述控制電路用于以相應(yīng)的NMOS柵極電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應(yīng)的PMOS柵極電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制所述NMOS柵極電壓和 PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述多個晶體管置于歐姆操作區(qū)。所述電源供應(yīng)電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。根據(jù)第四個方面，本發(fā)明試圖在半導(dǎo)體裝置中提供用于為連接到該半導(dǎo)體裝置的內(nèi)部區(qū)的該半導(dǎo)體裝置的端子提供片內(nèi)終結(jié)的終結(jié)電路，其中所述終結(jié)電路包括連接在端子和電源之間的MOS晶體管；和控制電路，其用于以柵極電壓驅(qū)動所述MOS晶體管的柵極， 所述控制電路被配置為控制所述柵極電壓以便在啟用片內(nèi)終結(jié)時將所述MOS晶體管置于歐姆操作區(qū)，所述柵極電壓可控制在電壓范圍內(nèi)以便使所述MOS晶體管在處于歐姆操作區(qū)時產(chǎn)生在對應(yīng)于所述電壓范圍的電阻范圍內(nèi)的期望的電阻。根據(jù)第五個方面，本發(fā)明試圖提供帶有片內(nèi)終結(jié)的半導(dǎo)體裝置，其包括內(nèi)部區(qū)；電源；連接到該內(nèi)部區(qū)的端子；連接在所述端子和所述電源之間的MOS晶體管；用于以柵極電壓驅(qū)動MOS晶體管的柵極的控制電路，所述控制電路被配置為控制所述柵極電壓以便在啟用片內(nèi)終結(jié)時將所述MOS晶體管置于歐姆操作區(qū)，所述柵極電壓可控制在電壓范圍內(nèi)以便使所述MOS晶體管在處于歐姆操作區(qū)時產(chǎn)生在對應(yīng)于所述電壓范圍的電阻范圍內(nèi)的期望的電阻。根據(jù)第六個方面，本發(fā)明旨在提供帶有片內(nèi)終結(jié)的半導(dǎo)體裝置，其包括內(nèi)部區(qū)；用于連接到片外電源的電源端子；連接到該內(nèi)部區(qū)的數(shù)據(jù)端子；連接在所述數(shù)據(jù)端子和電源端子之間的MOS晶體管；和以柵極電壓驅(qū)動該MOS晶體管的柵極的控制電路，所述控制電路被配置為控制所述柵極電壓以便在啟用片內(nèi)終結(jié)時將所述MOS晶體管置于歐姆操作區(qū)，所述柵極電壓可控制在電壓范圍內(nèi)以便使所述MOS晶體管在處于歐姆操作區(qū)時產(chǎn)生在對應(yīng)于所述電壓范圍的電阻范圍內(nèi)的期望的電阻。通過研讀下面結(jié)合附圖對本發(fā)明具體實施例的描述，本發(fā)明的這些和其他方面和特征對本領(lǐng)域技術(shù)人員是顯見的。


在附圖中圖1和2是根據(jù)本發(fā)明特定的非限制性實施例、用于為半導(dǎo)體裝置的端子提供片內(nèi)終結(jié)的終結(jié)電路的電路圖；圖3A是用于圖1和2的終結(jié)電路、配備有數(shù)字校準(zhǔn)功能的終結(jié)控制電路的框圖；圖;3B是用于圖1和2的終結(jié)電路、配備有模擬校準(zhǔn)功能的終結(jié)控制電路的框圖；圖3C是可在圖:3B的終結(jié)控制電路中使用的多路復(fù)用器的電路圖；圖4A和4B是用于生成可供應(yīng)給圖1和2的終結(jié)電路的電壓的電壓生成器的電路
10圖；圖5是根據(jù)本發(fā)明特定的非限制性實施例、用于為半導(dǎo)體裝置的多個端子提供片內(nèi)終結(jié)的終結(jié)電路的電路圖；圖6A和6B是根據(jù)本發(fā)明特定的非限制性實施例、顯示了可用于擴大電壓信號的配套版本的電平轉(zhuǎn)換器的電路圖；圖7和8是根據(jù)本發(fā)明其它特定非限制性實施例、用于為半導(dǎo)體裝置的端子提供片內(nèi)終結(jié)的終結(jié)電路的電路圖?？梢郧宄乩斫?，說明書和附圖僅用于描述發(fā)明的某些實施例以及幫助理解。其并不旨在限制本發(fā)明。
具體實施例方式現(xiàn)參考圖1和圖2，顯示了終結(jié)電路500，其用于端子14的片內(nèi)終結(jié)，所述端子14 連接到半導(dǎo)體裝置100、200的內(nèi)部區(qū)16。片內(nèi)終結(jié)可用于保護經(jīng)由端子14發(fā)射和/或接收的信號的完整性。因此，端子14可以是輸入端子、輸出端子或雙向的輸入/輸出端子。在某些非限制性實施例中，端子14可以被配置為發(fā)射和/或接收數(shù)據(jù)信號，所述數(shù)據(jù)信號在代表對應(yīng)邏輯值的兩個電壓電平之間變化。包括內(nèi)部區(qū)16和端子14的半導(dǎo)體裝置100、 200可以是存儲器芯片(例如動態(tài)隨機存取存儲器(DRAM)、同步DRAM (SDRAM)、雙倍數(shù)據(jù)速率(DDR) SDRAM等)或能得益于片內(nèi)終結(jié)的任何其他類型的半導(dǎo)體裝置。盡管終結(jié)電路500被顯示為在半導(dǎo)體裝置100、200內(nèi)連接到在半導(dǎo)體裝置100、 200的內(nèi)部區(qū)16和端子14之間的點(或結(jié)點)18，但應(yīng)理解終結(jié)電路500是被直接連接到端子14是在本發(fā)明實施例的范圍內(nèi)的。列舉一些非限制的可能性，內(nèi)部區(qū)16可包括輸入緩沖、輸出緩沖、組合的輸入/輸出緩沖、存儲器外圍電路、存儲器陣列(由DRAM、NAND閃存、 NOR閃存或其他類型的存儲器單元組成)。終結(jié)電路500也包括結(jié)點18和電源450(其處于電壓Vtt)的之間的路徑。如圖1所示，電源450可以在半導(dǎo)體裝置100的內(nèi)部，在這種情況下，Vtt可以說是以片內(nèi)方式生成的?；蛘?，如圖2所示，電源450可以在半導(dǎo)體裝置200的外部并且例如是通過端子210可達的。在這種情況下，Vtt可以說是以片外方式生成的。電源450也可用于向半導(dǎo)體裝置100、200的其他組件(例如被包括在內(nèi)部區(qū)16中的那些組件)供應(yīng)電壓VTT。 或者，電源450可以專用于片內(nèi)終結(jié)的任務(wù)。在端子14和電源450之間(經(jīng)過點/結(jié)點18)的路徑包括多個金屬氧化物半導(dǎo)體(MOS)晶體管。至少一個MOS晶體管是PMOS晶體管并且至少一個MOS晶體管是NMOS晶體管。在圖示的實施例中，有四(4)個MOS晶體管502、504、506、508，其中，MOS晶體管502 和504是PMOS晶體管，而MOS晶體管506和508是NMOS晶體管。然而，應(yīng)理解，對在路徑中的MOS晶體管的數(shù)量或者在路徑中的某一 MOS晶體管是PMOS晶體管還是NMOS晶體管都沒有特殊限制，但必須有至少兩個MOS晶體管，包括至少一個PMOS晶體管和至少一個NMOS 晶體管。而且，端子14和電源450之間(經(jīng)過點/結(jié)點18)的路徑可包括以并聯(lián)、串聯(lián)或并聯(lián)和串聯(lián)的組合方式放置的MOS晶體管。MOS 晶體管 502、504、506、508 的每一個包括各自的柵極 502G、540G、506G、508G，本領(lǐng)域普通技術(shù)人員應(yīng)理解柵極是控制電極。每個MOS晶體管502、504、506、508的柵極502G、540G、506G、508G由各自的柵極電壓EN_502、EN_504、EN_506、EN_508驅(qū)動，所述柵極電壓由終結(jié)控制電路528A、528B供應(yīng)。此外，每個MOS晶體管502、504、506、508包括各自的第一載流電極502S、504S、 506S、508S 和各自的第二載流電極 502D、504D、506D、508D。每個 MOS 晶體管 502、504、506、 508的其中一個載流電極連接到電源450，同時每個MOS晶體管502、504、506、508的另一個載流電極連接到端子14 (經(jīng)過點/結(jié)點18)。取決于哪個載流電極處于較高的電勢，或者第一載流電極將充當(dāng)“源極”而第二載流電極將充當(dāng)“漏極”，或者反之亦然。此外，每個MOS晶體管502、504、506、508包括各自的襯底電極502T、504T、506T、 508Τ。每個PMOS晶體管502、504的襯底電極502Τ、504Τ通過引腳110連接到電源410，而每個NMOS晶體管506、508各自相應(yīng)的襯底電極506Τ、508Τ通過引腳120連接到電源420。 電源410可以被維持在電壓VDD，而電源420可被保持在電壓Vss。可以這樣選擇電壓Vdd 和Vss，即它們提供足夠的電壓“凈空”以允許半導(dǎo)體裝置100、200的組件，尤其是終結(jié)電路 500，在端子14處信號的預(yù)期電壓擺幅之內(nèi)正常運行。因此，當(dāng)端子14處信號被預(yù)期大約在0. 45V和1. 35V之間變化時，可以設(shè)置Vdd為1. 8V且設(shè)置Vss為0V。如果端子14是輸出端子，也可以采用電壓Vdd和Vss來給輸出緩沖供電。在DDR SDRAM中，這些電壓被稱為Vddq 和^^。在本發(fā)明的某些實施例的范圍內(nèi)可仔細考慮其他的可能性，例如，Vdd可以被設(shè)置為 1. 5V。終結(jié)控制電路528A、528B接收指示啟用或禁用片內(nèi)終結(jié)的“0DT使能”信號(由 0DT_EN表示)。終結(jié)控制電路528A、528B被配置為通過使所有的或少于所有的柵極電壓 EN_502、EN_504、EN_506、EN_508發(fā)生改變，從而引起相應(yīng)一個(些)M0S晶體管502、504、 506,508的導(dǎo)電狀態(tài)的變化來響應(yīng)于0DT_EN信號的確立。更具體地，當(dāng)0DT_EN信號被撤銷時(即，當(dāng)片內(nèi)終結(jié)被禁用時)，終結(jié)控制電路 528A、528B被配置為使得柵極電壓EN_502和EN_504足夠高(例如，Vdd)以確保PMOS晶體管502和504被置為截止?fàn)顟B(tài)同時使柵極電壓EN_506和508足夠低(例如，Vss)以確保 NMOS晶體管506和508被置為截止?fàn)顟B(tài)。在截止?fàn)顟B(tài)，每個MOS晶體管502、504、506、508 可以有效地充當(dāng)各自的第一載流電極502S、504S、506S、508S和各自的第二載流電極502D、 504D、506D、508D之間的開路。相反，當(dāng)0DT_EN信號被確立時(S卩，當(dāng)片內(nèi)終結(jié)被啟用時)，終結(jié)控制電路528A、 528B使一些(或全部)柵極電壓EN_502、EN_504、EN_506、EN_508發(fā)生變化以便獲得適于將相應(yīng)的MOS晶體管置于“歐姆操作區(qū)” (ohmic region of operation)的電平。“歐姆操作區(qū)”(其也可被稱為“線性區(qū)”或“三極區(qū)”)，意味著MOS晶體管的一種導(dǎo)電狀態(tài)，其中在漏極-源極電壓降和流過載流電極(漏極和源極)的電流之間存在大體上線性的關(guān)系。本領(lǐng)域的技術(shù)人員將理解“大體上線性的關(guān)系”，其不要求絕對線性，只要求它比當(dāng)MOS晶體管處于截止?fàn)顟B(tài)或飽和時更加線性。適合于將特定的MOS晶體管置于歐姆操作區(qū)的柵極電壓的電平隨下列(可能還有其他參數(shù))而變化⑴該特定的MOS晶體管是NMOS晶體管還是PMOS晶體管；(ii)電源 450的電壓Vtt ；和(iii)該特定MOS晶體管的閾值電壓?？梢远x歐姆區(qū)中的操作發(fā)生在當(dāng)漏極-源極電壓小于柵極-源極電壓降減去閾值電壓時。然而，這僅是一種可能的定義。綜上所述，很明顯MOS晶體管502、504、506、508在給定的時間點所處的導(dǎo)電狀態(tài)可能受在端子14處瞬時電壓的影響。尤其是，對于給定的操作在歐姆操作區(qū)的MOS晶體管， 在端子14處的電壓可能在峰值或谷點期間偶爾將給定的MOS晶體管推出歐姆區(qū)從而進入到不同的操作區(qū)。這不構(gòu)成不允許的情況。總的來說，應(yīng)理解適合于將給定的MOS晶體管置于歐姆操作區(qū)的柵極電壓的電平可以是這樣的電平，其確保在端子14處的信號的預(yù)期電壓擺幅的大致范圍內(nèi)操作自始至終在歐姆操作區(qū)中，而不需要保證在端子14處的信號的整個的預(yù)期電壓擺幅內(nèi)操作被自始至終連續(xù)地保持在歐姆區(qū)中。因此，例如，但Vtt = 0. 9V并且在端子14處的電壓預(yù)期在0. 45V和1. 35V之間擺動時，將PMOS晶體管502、504中的一個置于歐姆操作區(qū)的柵極電壓的一個特定的非限制性示例是Vss = OV(其也是給襯底電極506T、508T供電的電源420的電壓)。當(dāng)所討論的晶體管是NMOS晶體管506、508的其中一個時，可以通過設(shè)置柵極電壓為Vdd = 1. 8V(其也是給襯底電極502T、504T供電的電源410的電壓)來將該晶體管置于歐姆操作區(qū)。使用這樣的安排，現(xiàn)在PMOS和NMOS晶體管在端子14處的信號的預(yù)期電壓擺幅的大致范圍內(nèi)自始至終操作在歐姆操作區(qū)。注意到Vtt (其在之前被描述為電源450的電壓電平)大于將PMOS晶體管502、504 置于歐姆操作區(qū)的柵極電壓而小于將NMOS晶體管506、508置于歐姆操作區(qū)的柵極電壓。在一個具體的非限制性實施例中，Vtt可以大體上為兩個電壓Vss和Vdd的中間值，例如，當(dāng)Vss =OV且Vdd = 1. 8V時，Vtt = 0. 9。然而，這僅是一種可能性。例如，在下面參考圖6Α和6Β 描述的實施例中，可以通過低于Vss的柵極電壓將PMOS晶體管置于歐姆操作區(qū)，而且可通過高于Vdd的柵極電壓將NMOS晶體管置于歐姆操作區(qū)。在這樣的情況下，Vtt也介于這兩個電壓的中間，盡管對此沒有要求，但可能是中間值。應(yīng)理解，通過使用連接到每個PMOS晶體管502、504和匪OS晶體管506、508的載流電極的處于Vtt的單個電源，終結(jié)電路500比在采用處于Vss和Vdd的兩個電源的分開的終結(jié)設(shè)計耗電較少。也應(yīng)理解，在被置于歐姆操作區(qū)的MOS晶體管502、504、506、508中的一個給定的晶體管有效地充當(dāng)電阻器，所述電阻器具有由漏極-源極電壓降和流過載流電極(漏極和源極)的電流的商所估計的電阻。也注意到在電源450和端子14間(經(jīng)過點/結(jié)點18) 的路徑可以沒有無源電阻器。這樣，很明顯端子14和電源450間(經(jīng)過點/結(jié)點18)的導(dǎo)電性主要歸因于被置于歐姆操作區(qū)的那些MOS晶體管(因為處于截止?fàn)顟B(tài)的MOS晶體管起開路的作用)。此外，很明顯端子14和電源450間(經(jīng)過點/結(jié)點18)的電阻主要歸因于 MOS晶體管502、504、506、508的全體，無論它們處于截止?fàn)顟B(tài)(在這種情況下它們充當(dāng)開路)還是處于歐姆操作區(qū)(在這種情況下它們充當(dāng)電阻器)。還應(yīng)理解將MOS晶體管502、504、506、508的不同子集置于歐姆操作區(qū)，這允許在端子14和電源450間的路徑上產(chǎn)生不同的電阻。特別地，終結(jié)控制電路528Α、528Β可被用于通過將一些MOS晶體管502、504、506、508置于歐姆操作區(qū)而保持剩余的MOS晶體管為截止?fàn)顟B(tài)來控制該路徑的電阻?？梢酝ㄟ^如下將要描述的校準(zhǔn)過程來具體地確定MOS晶體管 502、504、506、508的哪個子集應(yīng)該被置于歐姆操作區(qū)。具體地，參考圖3Α，在非限制性實施例中，校準(zhǔn)過程是數(shù)字的。也就是說，由終結(jié)控制電路528Α、528Β提供的每一個柵極電壓ΕΝ_502、ΕΝ_504、ΕΝ_506、ΕΝ_508在各自的第一電壓(相應(yīng)的一個MOS晶體管502、504、506、508在該電壓被置于截止?fàn)顟B(tài))和各自的第二電壓(相應(yīng)的一個MOS晶體管502、504、506、508在該電壓被置于歐姆操作區(qū))之間變化。終結(jié)控制電路528A使用校準(zhǔn)電路302A、鎖存器304和使能電路305A來提供數(shù)字的校準(zhǔn)功能。校準(zhǔn)電路302A被連接到鎖存器304，鎖存器304進而連接到使能電路305A。 參考電阻器306被顯示為是由校準(zhǔn)電路302A通過由&表示的引腳接觸的，但應(yīng)理解在一些實施例中，參考電阻器306可以在校準(zhǔn)電路302A的內(nèi)部或者甚至可以省去。參考電阻器306 代表將要由終結(jié)電路500獲得的所期望的終結(jié)電阻，其是一個設(shè)計參數(shù)。或者，參考電阻器 306可代表將要由終結(jié)電路500獲得的所期望的終結(jié)電阻的倍數(shù)或分?jǐn)?shù)，并將相應(yīng)地按比例調(diào)節(jié)所校準(zhǔn)的ODT電阻。校準(zhǔn)電路302A接收來自控制器(未示出)“校準(zhǔn)使能”(CAL_ EN)信號，該信號可被確立以指示這樣的控制器期望使用校準(zhǔn)電路302A來執(zhí)行校準(zhǔn)過程。 具體地，響應(yīng)于CAL_EN信號的確立，校準(zhǔn)電路302A試圖找到MOS晶體管502、504、506、508 的子集，當(dāng)該子集處于歐姆操作區(qū)時，產(chǎn)生(從端子14的角度)最近似參考電阻器306的電阻的電阻。為此，校準(zhǔn)電路302A可包括內(nèi)部的電阻裝置(例如，復(fù)制電阻器)，其被設(shè)計為具有與處于歐姆操作區(qū)的MOS晶體管502、504、506、508相同的電阻。校準(zhǔn)電路302A識別內(nèi)部復(fù)制電阻器的子集，該子集的集合電阻匹配參考電阻器306的電阻。這可以是以重復(fù)的方式，開始于內(nèi)部復(fù)制電阻器的初始子集并結(jié)束于最終的、所選擇的內(nèi)部復(fù)制電阻器的子集。在替代實施例中，校準(zhǔn)電路302A包括或以其他方式訪問查找表(未示出)，該查找表存儲關(guān)于各種MOS晶體管502、504、506、508——若其將被置于歐姆操作區(qū)——的電阻值的數(shù)據(jù)。在這樣的實施例中，校準(zhǔn)電路302A獲得參考電阻器306的電阻(通過接收來自外部源一個值或直接測量該參考電阻器)，然后識別電阻值的子集(即，單個MOS晶體管的子集)，該電阻值的子集產(chǎn)生對于參考電阻器306的電阻的一個滿意的數(shù)值匹配。獲取電阻匹配的其他方式對本領(lǐng)域普通技術(shù)人員是顯而易見的。應(yīng)理解最終識別的MOS晶體管的子集包括至少一個NMOS晶體管和至少一個PMOS 晶體管，而且可包括多至在結(jié)點18和電源450間所有的MOS晶體管。校準(zhǔn)電路302A提供鎖存器304，其具有分別對應(yīng)于MOS晶體管502、504、506、508 的多個數(shù)字校準(zhǔn)信號382、384、386、388。對應(yīng)于特定的MOS晶體管的數(shù)字校準(zhǔn)信號所處的電壓電平將取決于(i)該特定的MOS晶體管是NMOS還是PMOS裝置，和(ii)由校準(zhǔn)電路 302A確定該特定的MOS晶體管是否將被置于歐姆操作區(qū)。例如，對于將要被置于截止?fàn)顟B(tài)的PMOS晶體管，數(shù)字校準(zhǔn)信號可被設(shè)置為VDD，對于將要被置于歐姆操作區(qū)的PMOS晶體管， 數(shù)字校準(zhǔn)信號可被設(shè)置為Vss，對于將要被置于截止?fàn)顟B(tài)的NMOS晶體管，數(shù)字校準(zhǔn)信號可被設(shè)置為Vss，對于將要被置于歐姆操作區(qū)的NMOS晶體管，數(shù)字校準(zhǔn)信號可被設(shè)置為VDD。鎖存器304鎖存從校準(zhǔn)電路302A接收的數(shù)字校準(zhǔn)信號382、384、386、388的值并將其以鎖存的數(shù)字校準(zhǔn)信號392、394、396、398的形式傳遞到使能電路305A。可通過撤消 CAL_EN信號來觸發(fā)鎖存器304的鎖存操作。鎖存的數(shù)字校準(zhǔn)信號392、394、396、398將保持同樣的電壓電平直到CAL_EN信號被確立并再次被撤消為止，例如在校準(zhǔn)過程的下一次重復(fù)期間。因此，使用鎖存器304使校準(zhǔn)電路302A被禁用直到再次需要使用為止，因此校準(zhǔn)電路302A在其不被使用時不會不必要地浪費電。而且，由鎖存器304保持鎖存的數(shù)字校準(zhǔn)信號392、394、396、398的電平，這樣實現(xiàn)簡單而且耗電較少。在使能電路305A內(nèi)，接收每個鎖存的數(shù)字校準(zhǔn)信號392、394、396、398并且與0DT_EN信號邏輯組合(例如，使用邏輯“與”和邏輯“或”門的組合)以產(chǎn)生相應(yīng)的柵極電壓 EN_502、EN_504、EN_506、EN_508中的一個。具體地，當(dāng)0DT_EN信號變?yōu)楦唠娖揭灾甘締⒂闷瑑?nèi)終結(jié)時，鎖存的數(shù)字校準(zhǔn)信號392、394、396、398通過使能電路305A被不變地轉(zhuǎn)換為柵極電壓EN_502、EN_504、EN_506、EN_508。因此，在對應(yīng)于特定的一個MOS晶體管的鎖存的數(shù)字校準(zhǔn)信號處于適合于將該MOS晶體管置于截止?fàn)顟B(tài)的電平的情況下，指定用于該MOS 晶體管的柵極電壓將獲得該同一電平。類似地，其中對應(yīng)于特定的一個MOS晶體管的鎖存的數(shù)字校準(zhǔn)信號處于適合于將該MOS晶體管置于歐姆操作區(qū)的電平，指定用于該MOS晶體管的柵極電壓將獲得同一電平。另一方面，當(dāng)0DT_EN信號變?yōu)榈碗娖揭灾甘窘闷瑑?nèi)終結(jié)時，迫使所有的柵極電壓EN_502、EN_504、EN_506、EN_508處于適合于將相應(yīng)的MOS晶體管置于截止?fàn)顟B(tài)的電平， 即Vss (在NMOS晶體管的情況下)或Vdd(在PMOS晶體管的情況下)。換句話說，通過禁用片內(nèi)終結(jié)使從校準(zhǔn)電路302A接收的任一鎖存的數(shù)字校準(zhǔn)信號392、394、396、398的電平無效。應(yīng)理解當(dāng)終結(jié)被啟用時通過終結(jié)控制電路528A的動作而被置于歐姆區(qū)的MOS晶體管的子集包括至少一個NMOS晶體管和至少一個PMOS晶體管，并且可包括多至在結(jié)點18 和電源450之間所有的MOS晶體管?，F(xiàn)參考圖:3B，在又一個非限制性實施例中，校準(zhǔn)過程是模擬的。也就是說，由終結(jié)控制電路528B提供的柵極電壓EN_502、EN_504、EN_506、EN_508的每一個在各自的第一電壓(相應(yīng)的一個MOS晶體管502、504、506、508在該電壓被置于截止?fàn)顟B(tài))和各自的第二電壓的范圍(在該范圍中，柵極電壓EN_502、EN_504、EN_506、EN_508逐步地或連續(xù)地變化以提供微調(diào)的電阻)之間變化。具體地，當(dāng)給定的柵極電壓EN_502、EN_504、EN_506、EN_508 中一個在其對應(yīng)的第二電壓范圍中時，相應(yīng)的一個MOS晶體管502、504、506、508被置于歐姆操作區(qū)并產(chǎn)生取決于所給定的柵極電壓EN_502、EN_504、EN_506、EN_508中一個的值的可變電阻。由此，可以將每一個MOS晶體管502、504、506、508的電阻控制到一定的精確程度。終結(jié)控制電路528B使用校準(zhǔn)電路302B提供模擬的校準(zhǔn)功能。前面提到的參考電阻器306被顯示為是由校準(zhǔn)電路302B通過前面提到的由&表示的引腳接觸的，但應(yīng)理解在一些實施例中，參考電阻306可以在校準(zhǔn)電路302B的內(nèi)部或者甚至可省去。參考電阻器 306代表將要由終結(jié)電路500獲得的所期望的終結(jié)電阻，其是一個設(shè)計參數(shù)。校準(zhǔn)電路302B 接收前面提到的來自控制器(未示出)的CAL_EN信號，該信號可被確立以指示這樣的控制器期望使用校準(zhǔn)電路302B來執(zhí)行校準(zhǔn)過程。具體地，響應(yīng)于CAL_EN信號的確立，校準(zhǔn)電路 302B試圖找到MOS晶體管502、504、506、508的子集，當(dāng)該子集的晶體管處于歐姆操作區(qū)時， 可共同產(chǎn)生(從結(jié)點18的角度)最近似參考電阻器306的電阻的電阻。為此，校準(zhǔn)電路302B可包括校準(zhǔn)電路元件，與MOS晶體管502、504、506、508各自具有隨柵極電壓EN_502、EN_504、EN_506、EN_508而變化的電阻性能一樣，所述校準(zhǔn)電路元件具有隨施加電壓而變化的電阻性能。校準(zhǔn)電路302B識別哪些施加電壓在被施加于校準(zhǔn)電路元件時產(chǎn)生與參考電阻器306的電阻匹配的集合電阻。這可以重復(fù)執(zhí)行，開始于施加電壓的初始子集并結(jié)束于施加電壓的最終子集。以分別對應(yīng)于MOS晶體管502、504、506、 508的模擬校準(zhǔn)電壓372、374、376、378的形式將在最終子集中的施加電壓輸出到多路復(fù)用器 305B。在可供選擇的實施例中，校準(zhǔn)電路302B包括或以其他方式訪問查找表(未示出)， 該查找表存儲關(guān)于隨各個MOS晶體管502、504、506、508，尤其是處于歐姆操作區(qū)MOS晶體管的柵極電壓而變化的電阻性能的數(shù)據(jù)。在這樣的實施例中，校準(zhǔn)電路302B提供處理功能。 具體地，一旦校準(zhǔn)電路302B獲得參考電阻器306的電阻(通過接收來自外部源的值或直接測量該參考電阻器)，校準(zhǔn)電路302B查詢該查找表以確定應(yīng)該施加到MOS晶體管502、504、 506,508的每個的柵極電壓以便獲得對于參考電阻器306的電阻的一個滿意的匹配。以模擬校準(zhǔn)電壓372、374、376、378的形式將這樣確定的柵極電壓輸出到多路復(fù)用器305B。獲取電阻匹配的其他方式對本領(lǐng)域普通技術(shù)人員是顯而易見的。應(yīng)理解，對應(yīng)于MOS晶體管502、504、506、508中的特定的MOS晶體管的模擬校準(zhǔn)電壓所處的電壓電平將取決于(i)該特定的MOS晶體管是NMOS還是PMOS裝置，(ii)該特定的MOS晶體管是否將被置于歐姆操作區(qū)和(iii)假設(shè)該特定的MOS晶體管確實將要被置于歐姆操作區(qū)，由該特定MOS晶體管試圖產(chǎn)生的精確電阻。例如，對于將要被置于截止?fàn)顟B(tài)的PMOS晶體管，模擬校準(zhǔn)電壓可被設(shè)置為VDD，對于將要被置于歐姆操作區(qū)的PMOS晶體管， 模擬校準(zhǔn)電壓可被設(shè)置為在由Vsi和Vs2限定的范圍內(nèi)(其可以包括或不包括Vss)，對于將要被置于截止?fàn)顟B(tài)的NMOS晶體管，模擬校準(zhǔn)電壓可被設(shè)置為Vss，對于將要被置于歐姆操作區(qū)的NMOS晶體管，模擬校準(zhǔn)電壓可被設(shè)置為在由Vdi和Vd2限定的范圍內(nèi)(其可以包括或不包括Vdd)。取決于多路復(fù)用器305B內(nèi)的0DT_EN信號的狀態(tài)有選擇性地轉(zhuǎn)換模擬校準(zhǔn)電壓 372、374、376、378 以產(chǎn)生相應(yīng)的一個柵極電壓 EN_502、EN_504、EN_506、EN_508。具體地， 當(dāng)ODT EN信號變?yōu)楦唠娖揭灾甘締⒂闷瑑?nèi)終結(jié)時，模擬校準(zhǔn)電壓372、374、376、378通過多路復(fù)用器305B不變地被轉(zhuǎn)換為柵極電壓EN_502、EN_504、EN_506、EN_508。因此，其中對應(yīng)于MOS晶體管502、504、506、508中特定一個的模擬校準(zhǔn)電壓處于適合于將該MOS晶體管置于截止?fàn)顟B(tài)的電平，指定用于該MOS晶體管的柵極電壓將獲得同一電平。類似地，其中對應(yīng)于MOS晶體管502、504、506、508中特定一個的模擬校準(zhǔn)電壓處于適合于將該MOS晶體管置于歐姆操作區(qū)的電平，指定用于該MOS晶體管的柵極電壓將獲得同一電平。另一方面，當(dāng)0DT_EN信號變?yōu)榈碗娖揭灾甘窘闷瑑?nèi)終結(jié)時，迫使所有的柵極電壓EN_502、EN_504、EN_506、EN_508處于適合于將對應(yīng)的MOS晶體管置于截止?fàn)顟B(tài)的電平， 即Vss (在NMOS晶體管的情況下)或Vdd (在PMOS晶體管的情況下)。換句話說，通過禁用片內(nèi)終結(jié)使得從校準(zhǔn)電路302B接收的任一模擬校準(zhǔn)電壓372、374、376、378的電平無效。應(yīng)理解，校準(zhǔn)電路302B和多路復(fù)用器305B不一定是分開的，實際上可以組合為單個模塊。作為一個非限制性的示例，如圖3C所示，多路復(fù)用器305B可以用由多對并聯(lián)的 NMOS和PMOS晶體管組成的CMOS傳輸門來實現(xiàn)。對于模擬校準(zhǔn)電壓372、374、376、378的范圍在Vss和Vdd之間的情況，PMOS晶體管襯底(未示出)可連到Vdd，NM0S晶體管襯底(未示出)可連到Vss，以及可以由Vss和Vdd對反相器加電。當(dāng)0DT_EN信號是低電平時，反相器的輸出將是高電平，連接在模擬校準(zhǔn)電壓372、374、376、378和柵極電壓EN_502、EN_504、 EN_506、EN_508之間的傳輸門將是關(guān)閉的，這是因為在每個傳輸門中的NMOS晶體管將具有低電平的柵極電壓而每個傳輸門中的PMOS晶體管將具有高電平的柵極電壓。同時，連接在固定的Vss和Vdd電平和柵極電壓EN_502、EN_504、EN_506、EN_508之間的傳輸門將是打開的，這是因為在每個傳輸門中的NMOS晶體管將具有高電平的柵極電壓而每個傳輸門中的 PMOS晶體管將具有低電平的柵極電壓。高電平的柵極電壓EN_502、EN_504禁用PMOS終結(jié)晶體管502、504。低電平的柵極電壓EN_506、EN_508禁用NMOS終結(jié)晶體管506、508。當(dāng)0DT_EN信號是高電平時，反相器的輸出將是低電平，連接在模擬校準(zhǔn)電壓372、 374、376、378和柵極電壓EN_502、EN_504、EN_506、EN_508之間的傳輸門將被打開，這是因為在每個傳輸門中的NMOS晶體管將具有高電平的柵極電壓而每個傳輸門中的PMOS晶體管將具有低電平的柵極電壓。同時，連接在固定的Vss和Vdd電平和柵極電壓EN_502、EN_504、 EN_506、EN_508之間的傳輸門將是關(guān)閉的，這是因為在每個傳輸門中的NMOS晶體管將具有低電平的柵極電壓而每個傳輸門中的PMOS晶體管將具有高電平的柵極電壓。模擬校準(zhǔn)電壓372、374、376、378被提供給終結(jié)晶體管502、504、506、508以啟用片內(nèi)終結(jié)。應(yīng)理解，當(dāng)終結(jié)被啟用時通過終結(jié)控制電路528B的動作而被置于歐姆區(qū)的MOS晶體管的子集包括至少一個MOS晶體管(單個PMOS晶體管或單個NMOS晶體管)，并且可包括最多至在結(jié)點18和電源450之間所有的MOS晶體管。盡管可提供單一類型(NM0S或者 PM0S)的一個晶體管或多個晶體管，但仍可能提供包括至少一個NMOS晶體管和至少一個 PMOS晶體管的多個晶體管。隨著端子14上的電壓在高電壓和低電壓之間變化，在接近該范圍的一端NMOS晶體管脫離線性操作而在接近該范圍的另一端PMOS晶體管脫離線性操作。 如果提供NMOS和PMOS晶體管并且將其校準(zhǔn)到具有在端子14上的電壓范圍的中點處的相似或相等的電阻，可減小在該范圍的任何一端的非線性效應(yīng)。應(yīng)理解在一些實施例中，可以使用混合模擬/數(shù)字的方式，其結(jié)果是柵極電壓 EN_502、EN_504、EN_506、EN_508中的某一些可以是由數(shù)字校準(zhǔn)信號得到的，而柵極電壓 EN_502、EN_504、EN_506、EN_508中的另一些可以是由模擬校準(zhǔn)信號得到的。現(xiàn)在參考圖4A和4B，其顯示了用于從在Vdd和Vss的可用的電壓供應(yīng)生成電壓Vtt 的片內(nèi)電壓生成器600A、600B的示例，在該特定的非限制性示例中，Vss = OV (接地)且Vtt =72Vdd。在圖4A中，電壓生成器600A包括偏置級602和輸出級604。偏置級602包括其柵極接地的PMOS裝置606和其柵極連接到Vdd的NMOS裝置608。在這兩個裝置之間連接另一個PMOS裝置610和另一個NMOS裝置612。PMOS裝置610的柵極連線到位于其源極和 NMOS裝置608的漏極之間的接點609，而NMOS裝置612的柵極連線到位于其漏極和PMOS 裝置606的源極之間的接點611。輸出級604包括在Vdd和地線之間串聯(lián)的NMOS裝置614 和PMOS裝置616。Vtt結(jié)點620處于位于匪OS裝置614和PMOS裝置616之間的接點613 的位置，而輸出電容618使Vtt結(jié)點620分流至地線。圖示的電壓生成器600A有如下優(yōu)點通過偏置級602和輸出級604的電流相對少同時Vtt處于期望的72Vdd電平。其柵極接地的PMOS裝置606和其柵極連線到Vdd的NMOS 裝置608用作電阻器以限制偏置級602內(nèi)的電流。此外，當(dāng)Vtt處于期望的72Vdd電平時， 輸出級604引出相對很少的電流，這是因為NMOS裝置614和PMOS裝置616各自具有近似 Vt(即閾值電壓)的柵極-源極偏壓。一旦在Vtt結(jié)點620的輸出離開期望的1/2VDD電平，輸出裝置614、616的其中一個的柵極-源極偏壓增大以便提供更大的電流來將輸出電平恢復(fù)至72Vdd。輸出電容618被提供為儲能器并且可使其足夠大以便滿足Vtt結(jié)點620上的瞬時電流需求?？蛇x地，電壓生成器600A可與半導(dǎo)體裝置上的其他電壓源共享公共偏置級，對于存儲器芯片，所述其他電壓源可能包括處于Vcp (單元板電壓)處的源和/或處于V.(位線預(yù)充電電壓)處的源。在圖4B的電壓生成器600B中，偏置鏈650(實現(xiàn)為電阻分壓器)將結(jié)點652設(shè)置為處于參考電平。結(jié)點652的電壓是由單位增益配置中的運算放大器緩沖的。Vtt結(jié)點656 位于運算放大器6M的輸出端，并由輸出電容658將其分流至地線。一些實施例中，運算放大器肪4具有B類和AB類輸出級，其中當(dāng)Vtt偏離期望的參考電平時，靜態(tài)電流比流向其輸出的有效電流小得多。除了為閉環(huán)穩(wěn)定性提供主極點外，可使輸出電容658足夠大以便滿足Vtt結(jié)點656上的瞬時電流需求。換句話說，輸出電容658允許電路600B供應(yīng)足夠電流以便即使在所有端子(例如端子14)連續(xù)地收到'0'或連續(xù)地收到'Γ的最糟的情形中仍將Vtt結(jié)點656維持在合適的電平(在本實例中，Vtt = 72Vdd)。因此，不要求運算放大器654內(nèi)部的單獨的補償電容器。對于當(dāng)一些輸入端接收'Γ而另一些接收'0'的中間情形，在Vtt結(jié)點656處輸入電流實際上相互抵消，而運算放大器654的電流驅(qū)動要求將會更低。應(yīng)理解在上述的單個端子14的環(huán)境中描述的實施例也適用于多個端子的環(huán)境， 所述多個端子可為輸入端子、輸出端子、輸入/輸出端子或上述端子的組合。具體地，參考圖5，顯示了根據(jù)又一個示例性實施例的半導(dǎo)體裝置700的示意圖。圖示的半導(dǎo)體裝置 700具有8位數(shù)據(jù)總線，所述總線帶有連接到通向內(nèi)部區(qū)716的輸入緩沖的8個數(shù)據(jù)端子 7140. . . 7147。本領(lǐng)域技術(shù)人員應(yīng)理解該數(shù)據(jù)總線可以是雙向的；然而為簡單起見，在圖5中沒有顯示出輸出緩沖。半導(dǎo)體裝置700包括連接在多個數(shù)據(jù)端子71、. . . 7147和半導(dǎo)體裝置700的內(nèi)部區(qū)之間的終結(jié)電路500Μ。終結(jié)電路500Μ包括多個NOMS終結(jié)晶體管704Ν和多個POMS終結(jié)晶體管704Ρ。NMOS終結(jié)晶體管704Ν和PMOS終結(jié)晶體管704Ρ各自包括一個源極和一個漏極，所述源極和漏極的其中一個連接到在內(nèi)部區(qū)716和相應(yīng)的數(shù)據(jù)端子71知..7147中一個之間的接點。源極和漏極的另一個連接到公共引腳702，其提供前面提到的用于片內(nèi)終結(jié)的電壓VTT。在其他實施例中，例如，電壓Vtt可以是例如之前參考圖4A和4B所描述的片內(nèi)產(chǎn)生的。終結(jié)電路500M包括控制電路728，其根據(jù)0DT_EN信號禁用和啟用片內(nèi)終結(jié)功能。 可以通過半導(dǎo)體裝置700的引腳730將0DT_EN信號提供給控制電路728。在非限制性示例中，可以在半導(dǎo)體700處于接收模式時啟用片內(nèi)終結(jié)，而在半導(dǎo)體700正在驅(qū)動端子714時禁用片內(nèi)終結(jié)。根據(jù)0DT_EN信號的電平，控制電路7 設(shè)置供應(yīng)給每個NMOS終結(jié)晶體管704N的柵極的柵極電壓EN_704N的電平和供應(yīng)給每個PMOS終結(jié)晶體管704P的柵極的柵極電壓 EN_704P的電平。具體地，當(dāng)0DT_EN信號被撤消時，控制電路7 使得柵極電壓EN_704N處于確保NMOS終結(jié)晶體管704N被置于截止?fàn)顟B(tài)的電平(例如，這樣的電平是Vss)?？刂齐娐?728也使得柵極電壓EN_704P處于確保PMOS終結(jié)晶體管704P被置于截止?fàn)顟B(tài)的電平(例如，這樣的電平是Vdd)。相反，當(dāng)0DT_EN信號被確立時，控制電路7 使柵極電壓EN_704N處于確保NMOS 終結(jié)晶體管704N被置于歐姆操作區(qū)的電平。在一些實施例中，這樣的電平是固定的電壓， 例如VDD。在其他實施例中，例如，這樣的電平在由Vdi和Vd2限定的范圍內(nèi)變化，使NMOS終結(jié)晶體管704N產(chǎn)生可變的電阻?？刂齐娐? 也使柵極電壓EN_704P處于確保PMOS終結(jié)晶體管704P被置于歐姆操作區(qū)的電平。在一些實施例中，例如，這樣的電平是固定的電壓， 例如Vss。在其他實施例中，例如，這樣的電平在由Vsi和Vs2限定的范圍內(nèi)變化，使PMOS終結(jié)晶體管704P產(chǎn)生可變的電阻。應(yīng)理解在前面提到的例子中，當(dāng)啟用片內(nèi)終結(jié)時，連接到每個數(shù)據(jù)端子的兩個終結(jié)晶體管都被置于歐姆操作區(qū)。然而，應(yīng)理解在一些實施例中，可以有連接到一個或多個數(shù)據(jù)端子的多個混合的PMOS和NMOS終結(jié)晶體管，在這種情況下可能希望識別這些終結(jié)晶體管的哪個子集應(yīng)該被置于歐姆操作區(qū)以便獲得期望的終結(jié)電阻值。應(yīng)理解在每個上述的實施例中，可在減小MOS晶體管的尺寸的同時仍產(chǎn)生所期望的電阻。具體地，這就是說，當(dāng)MOS晶體管被置于歐姆操作區(qū)時，通過漏極(由Id表示)的電流通過下列公式(于1991年由Saunders College出版的、作者為Adel S. kdra和Kenneth C. Smith的第三版Microelectronic Circuits的第310頁，通過引用包含于此)近似地與漏極-源極電壓降(由Vds表示)和柵極-源極電壓降(例如柵極電壓，由Ves表示)相關(guān)， 所述公式為Id = 2K (Vgs-Vt) Vds其中Vt是所討論的MOS晶體管的閾值電壓，K是由如下公式給出的裝置參數(shù)κ = ν2μ nc0X(ff/L),其中，μ η是“電子移動性”，C。x是“氧化物電容”，L是MOS晶體管的溝道長度，以及W是MOS晶體管的溝道寬度。因此，由MOS晶體管產(chǎn)生的電阻(其被表達為Rmqs = VDS/ Id)等于Rmos = VDS/ID = (2K (Vgs-Vt) ) -1 = L/ ( μ η · C。x · W · (Vgs-Vt))。因此，Rhb與溝道寬度W和柵極電壓Ves成反比。由此可見，當(dāng)保持同一柵源極電壓Ves時，有可能通過較小的MOS晶體管獲得較大的電阻。相反，通過供應(yīng)較大的柵源極電壓Ves可使用較小的MOS晶體管獲得期望的電阻。通過“較小的”的MOS晶體管，當(dāng)出于防靜電放電的考慮而保持溝道長度L不變時，可以考慮收縮溝道寬度W。然而，這僅僅是減小 MOS晶體管尺寸的一個示例方法。因此，為在處于歐姆操作區(qū)時提供的期望的電阻而使用較小的MOS晶體管的折衷方案就是需要在柵極供應(yīng)更強的電壓。對于NMOS晶體管，這意味著供應(yīng)大于Vdd的柵極電壓(同時襯底電極處于Vss)而對于PMOS晶體管，這意味著供應(yīng)大于Vss的柵極電壓(同時襯底電極處于Vdd)。在一些實施例中，可提供專用的電源來產(chǎn)生這些較強的柵極電壓。然而，在其他實施例中，可以重復(fù)利用已處于較強電壓的現(xiàn)有電源。這種情況發(fā)生在包括通過字線和位線存取的存儲器單元的陣列的某些存儲器模塊。在這種情況下，可以重復(fù)利用的超過Vdd的電壓的例子是被以其他方式應(yīng)用于激活DRAM中位線的Vpp電源，而可以重復(fù)利用的低于電源的電壓的例子是被以其他方式應(yīng)用于DRAM中單元襯底反偏壓的電源VBB。在本發(fā)明實施例的范圍內(nèi)存在其他可能性。在某些情況下，已經(jīng)建立了供應(yīng)具有超過Vss和Vdd之間的范圍的動態(tài)范圍的柵極電壓的期望，有多種方法來實現(xiàn)它。例如，從節(jié)能的角度，它可能需要進行兩步處理，其中， 首先產(chǎn)生如之前就終結(jié)控制電路528A所描述的柵極電壓(即，具有Vss至Vdd的動態(tài)范圍的)，然后使用電平轉(zhuǎn)換器來擴大柵極電壓的動態(tài)范圍。具體地，可以在圖1和2中的終結(jié)
19控制電路528A和PMOS晶體管502、504的柵極之間的路徑中插入諸如在圖6A中在802處所示的電平轉(zhuǎn)換器。類似地，可以在終結(jié)控制電路528A和NMOS晶體管506、508的柵極之間的路徑中插入諸如在圖6B中852所示的電平轉(zhuǎn)換器。應(yīng)理解，可以在終結(jié)控制電路528A 和所有的晶體管502、504、506、508或只是晶體管502、504、506、508的子集之間的路徑中插入電平轉(zhuǎn)換器。因此，有可能給同一類型(例如，NMOS或PMOQ的晶體管提供不同的將這些晶體管置于歐姆操作區(qū)的柵極電壓。在如6A所示的示例性實施例中，電平轉(zhuǎn)換器802將輸入電壓EN_502 (其被假設(shè)為電平為Vss或Vdd的二進制信號)轉(zhuǎn)換為經(jīng)電平轉(zhuǎn)換的輸出電壓EN_502+(其將是電平為Vbb 或Vdd的二進制信號)。這里，Vbb表示低于Vss的電壓電平。在非限制性示例中，Vss可以是 OV而Vbb可以是-1. 0V。在本發(fā)明的某些實施例的范圍內(nèi)可考慮并存在其他可能性。具體地，電平轉(zhuǎn)換器802包括兩個互聯(lián)的MOS晶體管分支804、806。第一分支804 包括PMOS晶體管808，其柵極接收輸入電壓EN_502。PMOS晶體管808的源極連接到電源 Vdd,并且PMOS晶體管808的漏極連接到NMOS晶體管810的漏極。NMOS晶體管810的源極連接到處于小于Vss的電壓Vbb的電源812。第二分支806包括PMOS晶體管814，其源極也連接到Vdd并且其漏極連接到NMOS晶體管816的漏極。NMOS晶體管816的源極連接到處于電壓Vbb的電源812。PMOS晶體管814的柵極連接到反相器811的輸出端，所述反相器811 使輸入電壓EN_502反轉(zhuǎn)。并且，在第一分支804中的NMOS晶體管810的柵極連接到第二分支806中的NMOS晶體管816的漏極。此外，在第二分支806中的NMOS晶體管816的柵極連接到第一分支804中的NMOS晶體管810的漏極。最后，在PMOS晶體管814的漏極和 NMOS晶體管816的源極之間的結(jié)點820處獲得經(jīng)電平轉(zhuǎn)換的輸出電壓EN_502+。本領(lǐng)域技術(shù)人員從圖6A應(yīng)理解當(dāng)輸入電壓EN_502處于Vss時，經(jīng)電平轉(zhuǎn)換的輸出電壓EN_502+處于 Vbb，而當(dāng)輸入電壓EN_502處于Vdd時，經(jīng)電平轉(zhuǎn)換的輸出電壓EN_502+處于VDD。在如6A所示的示例性實施例中，電平轉(zhuǎn)換器852將輸入電壓EN_506 (其被假設(shè)為電平為Vss或Vdd的二進制信號)轉(zhuǎn)換為經(jīng)電平轉(zhuǎn)換的輸出電壓EN_506+(其將是電平為Vss 或Vpp的二進制信號)。這里，Vpp表示高于Vdd的電壓電平。在非限制性示例中，Vdd可以是 1. 8V而Vpp可以是2. 5V。在本發(fā)明的某些實施例的范圍內(nèi)可考慮并存在其他可能性。具體地，電平轉(zhuǎn)換器852包括兩個互聯(lián)的MOS晶體管分支854、856。第一分支邪4 包括NMOS晶體管858，其柵極接收輸入電壓EN_506。NMOS晶體管858的源極連接到電源 Vss，并且NMOS晶體管858的漏極連接到PMOS晶體管860的漏極。PMOS晶體管860的源極連接到處于大于Vdd的電壓Vpp的電源862。第二分支856包括NMOS晶體管864，其源極也連接到處于Vpp的電源862并且其漏極連接到PMOS晶體管866的漏極。PMOS晶體管866的源極連接到處于電壓Vpp的電源862。NMOS晶體管864的柵極連接到反相器861的輸出端， 所述反相器861使輸入電壓EN_506反轉(zhuǎn)。并且，在第一分支邪4中的PMOS晶體管860的柵極連接到第二分支856中的PMOS晶體管866的漏極。此外，在第二分支856中的PMOS晶體管866的柵極連接到第一分支邪4中的PMOS晶體管860的漏極。最后，在NMOS晶體管864 的源極和PMOS晶體管866的漏極之間的結(jié)點870處獲得經(jīng)電平轉(zhuǎn)換的輸出電壓EN_506+。 因此，本領(lǐng)域技術(shù)人員從圖6B應(yīng)理解當(dāng)輸入電壓EN_506處于Vss時，經(jīng)電平轉(zhuǎn)換的輸出電壓EN_506+處于Vss，而當(dāng)輸入電壓EN_506處于Vdd時，經(jīng)電平轉(zhuǎn)換的輸出電壓EN_506+處于 VPP。
應(yīng)理解，使用符號“VDD”、“VSS”、“VPP”和“VBB”(其可能對某些讀者很熟悉)僅為了說明的目的，以幫助設(shè)置在上下文彼此相關(guān)的各種電源的電壓電平。然而，由符號“VDD”、 “Vss”、“VPP”和“VBB”表示的實際的電壓電平不限于讀者通過查詢參考文獻也許會遇到的那些具體的電壓電平，它們也不禁止獲得讀者在本領(lǐng)域也許會遇到的由不同符號表示或根本不用符號表示的電壓電平。也應(yīng)該理解上文參考圖:3B所描述的模擬終結(jié)控制電路528B可以用于僅具有NMOS 晶體管或僅具有PMOS晶體管的半導(dǎo)體裝置，以及僅有一種類型或另一種類型的單個MOS晶體管的半導(dǎo)體裝置的實現(xiàn)中。而且，模擬終結(jié)控制電路528B可用于半導(dǎo)體裝置的實現(xiàn)中， 而與由Vtt終結(jié)電壓電源450提供的電壓電平無關(guān)。相應(yīng)地，參考圖7，其中顯示了用于連接到半導(dǎo)體裝置900的內(nèi)部區(qū)916的端子914的片內(nèi)終結(jié)的終結(jié)電路901。端子914可以是輸入端子、輸出端子或雙向的輸入/輸出端子。在某些非限制性實施例中，端子914可被配置為發(fā)射和/或接收在代表對應(yīng)邏輯值的兩個電壓電平之間變化的數(shù)據(jù)信號。包含內(nèi)部區(qū)916和端子914的半導(dǎo)體裝置900可以是存儲器芯片或能受益于片內(nèi)終結(jié)的任何其他類型的半導(dǎo)體裝置。盡管終結(jié)電路901被顯示為在半導(dǎo)體裝置900之內(nèi)連接到端子914和半導(dǎo)體裝置900的內(nèi)部區(qū)916之間的一個點(或結(jié)點918)，但應(yīng)理解終結(jié)電路901直接連接到端子 914是在本發(fā)明實施例的范圍內(nèi)的。終結(jié)電路901包括在端子914和電源950之間經(jīng)過點 /結(jié)點918 (其處于電壓Vm)的路徑。電壓Vm可以是諸如Vdd/2的中點終結(jié)電壓、諸如Vdd 的偽開漏終結(jié)電壓、諸如Vss的近地終結(jié)電壓或任何其他合適的終結(jié)電壓。如圖7所示，電源950可以在半導(dǎo)體裝置900的內(nèi)部，在這種情況下，Vxyz可以說是以片內(nèi)方式生成的?；蛘?，電源950可以在半導(dǎo)體裝置900的外部，例如通過數(shù)據(jù)端子可達到。在這種情況下，Vxyz 可以被認為是以片外方式生成的。電源950也可以用于為半導(dǎo)體裝置的其他組件供應(yīng)電壓 Vxyz，例如那些被包括在內(nèi)部區(qū)916中的組件。或者，電源950可以專用于片內(nèi)終結(jié)的任務(wù)。在端子914和電源950之間(經(jīng)過點/結(jié)點918)的路徑包含包括MOS晶體管902 的至少一個MOS晶體管。所述包括MOS晶體管902的至少一個MOS晶體管可以是PMOS晶體管或NMOS晶體管。在圖示的實施例中，存在一個(1個)MOS晶體管902(被顯示為NMOS晶體管)，但應(yīng)理解對該路徑中MOS晶體管的數(shù)量或者在該路徑上特定的MOS晶體管是PMOS 晶體管還是NMOS晶體管沒有特別限制。而且，在端子914和電源950之間(經(jīng)過點/結(jié)點 918)的路徑包括處于并聯(lián)、串聯(lián)或并聯(lián)和串聯(lián)的組合的MOS晶體管。MOS晶體管902包括柵極902G，本領(lǐng)域技術(shù)人員應(yīng)理解其為控制電極。柵極902G 由終結(jié)控制電路9 供應(yīng)的柵極電壓EN_902驅(qū)動。另外，MOS晶體管902包括第一載流電極902S和第二載流電極902D。其中一個載流電極被連接到電源950，而另一個載流電極被連接到端子914(經(jīng)過點/結(jié)點918)。取決于哪個載流電極處于較高的電勢，或者第一載流電極充當(dāng)“源極”且第二載流電極充當(dāng)“漏極”，或者反之亦然。而且，MOS晶體管902包括襯底電極902T。襯底電極902T通過引腳910連接到電源910。對于所示的NMOS晶體管902，電源910可以被維持在電壓Vss?？梢赃@樣選擇電壓 Vss使得其提供足夠的電壓“凈空”以允許半導(dǎo)體裝置900的組件，尤其是終結(jié)電路901，在端子914處信號的預(yù)期電壓擺幅之內(nèi)正常運行。因此，當(dāng)端子914處信號被預(yù)期在假定0. OV和0.6V之間變化時，設(shè)置Vss為OV是有可能的。在本發(fā)明的某些實施例的范圍內(nèi)可考慮并存在其他可能性。終結(jié)控制電路擬8被配置為通過使柵極電壓EN_902發(fā)生改變，從而引起MOS晶體管902的導(dǎo)電狀態(tài)的改變來響應(yīng)于0DT_EN信號的確立。更具體地，當(dāng)ODT-EN信號被撤銷時(即，當(dāng)片內(nèi)終結(jié)被禁用時)，終結(jié)控制電路 928被配置為使得柵極電壓EN_902足夠低(例如，Vss)以確保NMOS晶體管902被置為截止?fàn)顟B(tài)。在截止?fàn)顟B(tài)，MOS晶體管902可以有效地充當(dāng)?shù)谝惠d流電極902S和第二載流電極 902D之間的開路。相反，當(dāng)0DT_EN信號被確立時(即，當(dāng)片內(nèi)終結(jié)被啟用時)，終結(jié)控制電路擬8使柵極電壓EN_902發(fā)生變化以便獲得適于將MOS晶體管902置于歐姆操作區(qū)的電平。適合將MOS晶體管902置于歐姆操作區(qū)的柵極電壓的電平隨下列(可能存在其他參數(shù))變化(i)該MOS晶體管902是NMOS晶體管這一事實；(ii)電源950的電壓Vxyz ；和 (iii)該MOS晶體管902的閾值電壓。綜上所述，很明顯MOS晶體管902在給定的時間點所處的導(dǎo)電狀態(tài)可能受在端子914處瞬時電壓的影響。尤其是，在端子914處的電壓可能在峰值或谷點期間偶爾將MOS晶體管902推出歐姆區(qū)從而進入到不同的操作區(qū)。這不構(gòu)成不允許的情況?？偟膩碚f，應(yīng)理解適合將MOS晶體管902置于歐姆操作區(qū)的柵極電壓的電平可以是這樣的電平，其確保在端子914處的信號的預(yù)期電壓擺幅的大致范圍內(nèi)操作自始至終在歐姆操作區(qū)中，而不需要保證在端子914處的信號的整個的預(yù)期電壓擺幅中操作被自始至終連續(xù)地保持在歐姆區(qū)中。因此，例如，當(dāng)Vxyz = Vss = OV并且在端子914處的電壓預(yù)期在OV和0. 6V之間擺動時，將MOS晶體管902置于歐姆操作區(qū)的柵極電壓(通常的晶體管閾值電壓Vt為0. 5V) 的一個特定的非限制示例是0. 9V至1. 2V。由這樣的安排，現(xiàn)在MOS晶體管902在端子914 處的信號的預(yù)期電壓擺幅的大致范圍內(nèi)自始至終操作在歐姆操作區(qū)，同時允許對終結(jié)電阻的模擬控制。注意到Vxyz (其在之前被描述為電源950的電壓電平)小于將MOS晶體管902置于歐姆操作區(qū)的柵極電壓。如果MOS晶體管902是PMOS晶體管，那么Vxyz將大于將MOS晶體管902置于歐姆操作區(qū)的柵極電壓。在一個特定的非限制實施例中，Vxra可以大體上位于兩個電壓Vss和Vdd的中間處， 例如，當(dāng)Vss = OV且Vdd = 1. 8V時，Vxyz = 0. 9。然而，這僅是一種可能性。其他的可能性包括一個分開的終結(jié)的情景，如圖8所示，其示出了類似圖7的終結(jié)電路901的終結(jié)電路1001， 但是這里Vxyz被設(shè)置為Vss，而在結(jié)點918和Vdd之間提供了一個額外的MOS晶體管902*來與MOS晶體管902互補。MOS晶體管902*是PMOS晶體管，而MOS晶體管902還是NMOS晶體管。應(yīng)理解，當(dāng)MOS晶體管902和902*都被置于歐姆操作區(qū)時，它們有效地充當(dāng)具有由漏極-源極電壓降和流過載流電極(漏極和源極)的電流的商所估計的電阻的電阻器。也注意到電源950和結(jié)點910之間的路徑以及電源910和結(jié)點918之間的路徑可以沒有無源電阻器。這樣，很明顯結(jié)點918和電源950和910間的導(dǎo)電性主要歸因于被置于歐姆操作區(qū)的MOS晶體管902和902*。此外，很明顯結(jié)點918和電源950、910之間的電阻主要歸因于MOS晶體管902和902*，無論它們處于截止?fàn)顟B(tài)(在這種情況下它們充當(dāng)開路)還是處于歐姆操作區(qū)(在這種情況下它們充當(dāng)電阻器)。還應(yīng)理解變化柵極電壓EN_902和EN_902*使在結(jié)點918和電源950和910之間的路徑上產(chǎn)生不同的電阻。特別地，稍經(jīng)修改的終結(jié)控制電路928*可用于通過控制柵電源EN_902和EN_902*來控制該路徑的電阻。具體地，由終結(jié)控制電路928*提供的柵極電壓EN_902在將MOS晶體管902置于截止?fàn)顟B(tài)的第一電壓和在其中柵極電壓EN_902可逐步地或連續(xù)地變化的第二電壓的范圍之間變化，而由終結(jié)控制電路928*提供的柵極電壓 EN_902*在將MOS晶體管902*置于截止?fàn)顟B(tài)的第一電壓和在其中柵極電壓EN_902*可逐步地或連續(xù)地變化的第二電壓的范圍之間變化。具體地，當(dāng)柵極電壓EN_902和EN_902*在第二電壓范圍中時，MOS晶體管902和902*分別被置于歐姆操作區(qū)并產(chǎn)生取決于柵極電壓 EN_902和EN_902*的值的可變電阻。由此，可以將MOS晶體管902和902*的電阻控制到一定的精確程度。終結(jié)控制電路928*使用校準(zhǔn)電路952和多路復(fù)用器955來提供模擬校準(zhǔn)功能。參考電阻器(未顯示)可以由校準(zhǔn)電路952通過半導(dǎo)體裝置900的外部引腳接觸，但應(yīng)理解在一些實施例中，參考電阻可以在校準(zhǔn)電路952的內(nèi)部或者甚至可省去。參考電阻器代表將要由終結(jié)電路950獲得的期望的終結(jié)電阻，并且其是一個設(shè)計參數(shù)。校準(zhǔn)電路952接收來自控制器(未示出)的“校準(zhǔn)使能”(CAL_EN)信號，該信號可被確立以指示這樣的控制器希望使用校準(zhǔn)電路952來執(zhí)行校準(zhǔn)過程。在一個實施例中，校準(zhǔn)電路952可包括校準(zhǔn)電路元件(或多個校準(zhǔn)電路元件)，與 MOS晶體管902和/或902*具有隨柵極電壓EN_902和/或EN 902*變化的電阻性能一樣， 所述校準(zhǔn)電路元件具有隨施加電壓變化的電阻性能。響應(yīng)于CAL_EN信號的確立，校準(zhǔn)電路 952識別哪個施加電壓在被施加到校準(zhǔn)電路元件時，產(chǎn)生與參考電阻器的電阻匹配的電阻。 這可以用重復(fù)方式來執(zhí)行，開始于初始的施加電壓并結(jié)束于最終的施加電壓。以模擬校準(zhǔn)電壓972和/或976的形式將最終的施加電壓輸出到多路復(fù)用器955。在可供選擇的實施例中，校準(zhǔn)電路952包括或以其他方式訪問查找表(未示出)， 該查找表存儲關(guān)于隨柵極電壓變化的MOS晶體管902和902*的電阻性能的數(shù)據(jù)，尤其是處于歐姆操作區(qū)的MOS晶體管的。在這樣的實施例中，校準(zhǔn)電路952提供處理功能。具體地， 由于校準(zhǔn)電路952獲得參考電阻器的電阻(通過接收來自外部源的值或通過直接測量該參考電阻器)，校準(zhǔn)電路952查詢該查找表以確定應(yīng)該施加到MOS晶體管902和/或902*的柵極電壓以便獲得對于參考電阻器的電阻的一個滿意的匹配。以模擬校準(zhǔn)電壓972和/或 976的形式將這樣確定的柵極電壓輸出到多路復(fù)用器955。獲取電阻匹配的其他方式對本領(lǐng)域普通技術(shù)人員是顯而易見的。應(yīng)理解，模擬校準(zhǔn)電壓972所處的電壓電平考慮到了該MOS晶體管902是NMOS裝置并依賴于該MOS晶體管902是否將被置于歐姆操作區(qū)以及，如果將要被置于歐姆操作區(qū)， 由該MOS晶體管902試圖產(chǎn)生的精確電阻。例如，當(dāng)MOS晶體管902將要被置于截止?fàn)顟B(tài)時，模擬校準(zhǔn)電壓可被設(shè)置為Vss，而當(dāng)MOS晶體管902將要被置于歐姆操作區(qū)時，模擬校準(zhǔn)電壓可被設(shè)置為在由Vdi和Vd2限定的范圍內(nèi)(其可以包括或不包括Vdd)。應(yīng)理解，模擬校準(zhǔn)電壓976所處的電壓電平考慮到了該MOS晶體管902*是PMOS 裝置并依賴于該MOS晶體管902*是否將被置于歐姆操作區(qū)以及，如果將要被置于歐姆操作區(qū)，由該MOS晶體管902*試圖產(chǎn)生的精確電阻。例如，當(dāng)MOS晶體管902*將要被置于截止?fàn)顟B(tài)時，模擬校準(zhǔn)電壓可被設(shè)置為VDD，而當(dāng)MOS晶體管902*將要被置于歐姆操作區(qū)時，模擬校準(zhǔn)電壓可被設(shè)置為在由Vsi和Vs2限定的范圍內(nèi)(其可以包括或不包括Vss)。對于一個分開的終結(jié)實現(xiàn)，通常一起啟用或一起禁用NMOS和PMOS裝置。當(dāng)啟用時，將NMOS和PMOS裝置的電阻校準(zhǔn)為相等的結(jié)果是產(chǎn)生處于Vdd和Vss的中點的有效的終結(jié)電壓以及等于所校準(zhǔn)的NMOS或PMOS裝置的電阻值的一半的有效的終結(jié)電阻。由多路復(fù)用器955的0DT_EN信號選擇模擬校準(zhǔn)電壓以產(chǎn)生柵極電壓EN_902和 EN_902*o具體地，當(dāng)0DT_EN信號變成高電平以指示啟用片內(nèi)終結(jié)時，模擬校準(zhǔn)電壓通過多路復(fù)用器955被不變地轉(zhuǎn)換為柵極電壓EN_902和EN_902*。因此，其中模擬校準(zhǔn)電壓處于適合于將該MOS晶體管902和902*置為截止?fàn)顟B(tài)的電平，柵極電壓EN_902和EN_902*將獲得這些電平。類似地，其中模擬校準(zhǔn)電壓處于適合于將MOS晶體管902和902*置為歐姆操作區(qū)以產(chǎn)生特定的期望的電阻的電平，柵極電壓EN_902和EN_902*將獲得這些電平。另一方面，當(dāng)0DT_EN信號變?yōu)榈碗娖揭灾甘窘闷瑑?nèi)終結(jié)時，迫使柵極電壓 EN_902和EN_902*處于適合于將MOS晶體管902和902*置為截止?fàn)顟B(tài)的電平，即分別為Vss 和Vdd。換句話說，通過禁用片內(nèi)終結(jié)使得從校準(zhǔn)電路952接收的模擬校準(zhǔn)電壓的電平無效。 應(yīng)理解，校準(zhǔn)電路952和多路復(fù)用器955不一定是分開的，實際上可以組合為單個模塊。在上文所描述的示例的上下文中，為簡單起見，各種元件和電路被顯示為互相連接。在本發(fā)明的實際應(yīng)用中，元件、電路等彼此可以直接地連接。同樣，如果對于裝置、系統(tǒng)或裝置和系統(tǒng)為其組成部分的設(shè)備的操作有必要，則元件、電路等彼此可以通過其它元件、 電路等間接地連接。這樣，在實際配置中，除非另有說明，否則設(shè)備、元件和電路彼此直接或者間接地耦合或者連接?？梢詫λ枋龅膶嵤├龀瞿撤N改變和變型。因此，上面所討論的實施例應(yīng)被認為是說明性的而非限制性的。也應(yīng)理解，因為被認為是對本領(lǐng)域普通技術(shù)人員是顯而易見的，因此對本發(fā)明的某些實施例的操作可能是必須的額外的元件沒有被描述或圖示。而且， 本發(fā)明的實施例可以沒有、可以缺少沒有在此處具體公開的任一組件和/或不需要沒有在此處具體公開的任一組件而運行。
權(quán)利要求
1.在具有連接到內(nèi)部區(qū)的端子的半導(dǎo)體裝置中，一種用于為所述半導(dǎo)體裝置的端子提供片內(nèi)終結(jié)的終結(jié)電路，所述終結(jié)電路包括-連接在所述端子和電源之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；-控制電路，其用于以相應(yīng)的NMOS柵極電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應(yīng)的PMOS柵極電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制NMOS柵極電壓和PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述多個晶體管置于歐姆操作區(qū)；-其中所述電源供應(yīng)電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。
2.如權(quán)利要求1所述的終結(jié)電路，其中為了將所述多個晶體管置于歐姆操作區(qū)，由第一電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極并且由第二電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極。
3.如權(quán)利要求2所述的終結(jié)電路，其中第一電壓大約為1.8V,以及第二電壓大約為0V。
4.如權(quán)利要求2所述的終結(jié)電路，其中由所述電源供應(yīng)的電壓大體上介于第一電壓和第二電壓的中間。
5.如權(quán)利要求4所述的終結(jié)電路，其中由所述電源供應(yīng)的電壓介于第一電壓和第二電壓的中間。
6.如權(quán)利要求1所述的終結(jié)電路，其中所述至少一個NMOS晶體管包括至少兩個NMOS 晶體管，所述至少兩個NMOS晶體管通過將相應(yīng)的NMOS柵極電壓設(shè)置為不同電平而被置于歐姆操作區(qū)。
7.如權(quán)利要求6所述的終結(jié)電路，其中所述至少一個PMOS晶體管包括至少兩個PMOS 晶體管，所述至少兩個PMOS晶體管通過將相應(yīng)的PMOS柵極電壓設(shè)置為不同電平而被置于歐姆操作區(qū)。
8.如權(quán)利要求1所述的終結(jié)電路，其中在第一半導(dǎo)體芯片上實現(xiàn)所述終結(jié)電路，以及其中在不同于第一半導(dǎo)體芯片的第二半導(dǎo)體芯片上實現(xiàn)所述電源。
9.如權(quán)利要求1所述的終結(jié)電路，其中在同一半導(dǎo)體芯片上實現(xiàn)所述終結(jié)電路和所述電源。
10.如權(quán)利要求1所述的終結(jié)電路，還包括所述電源，所述電源包括偏置級、輸出級和電容器，所述輸出級包括互補的MOS晶體管對，其中從互補的MOS晶體管對之間的接點獲得由所述電源供應(yīng)的電壓，所述電容器被電連接在所述接點和參考電位之間。
11.如權(quán)利要求1所述的終結(jié)電路，還包括所述電源，所述電源包括(i)偏置鏈；(ii) 單位增益配置的運算放大器，其具有連接到所述偏置鏈的輸入端并具有輸出端；和(iii) 連接在所述運算放大器的輸出端和參考電位之間的電容器，其中從在所述運算放大器和所述電容器之間的接點獲得由所述電源供應(yīng)的電壓。
12.如權(quán)利要求1所述的終結(jié)電路，其中所述至少一個NMOS晶體管的每一個晶體管包括柵極和一對載流電極，其中一個載流電極連接到所述端子，其中另一載流電極連接到所述電源，并且其中所述柵極是由來自所述控制電路的相應(yīng)的NMOS柵極電壓驅(qū)動的；以及其中所述至少一個PMOS晶體管的每一個晶體管包括柵極和一對載流電極，其中一個載流電極連接到所述端子，其中另一個載流電極連接到電源，所述柵極是由來自所述控制電路的相應(yīng)的PMOS柵極電壓驅(qū)動的。
13.如權(quán)利要求12所述終結(jié)電路，其中所述至少一個NMOS晶體管的每一個晶體管還包括連接到供應(yīng)第一襯底電壓的電源的襯底電極，以及所述至少一個PMOS晶體管的每一個晶體管還包括連接到供應(yīng)大于所述第一襯底電壓的第二襯底電壓的電源的襯底電極。
14.如權(quán)利要求13所述的終結(jié)電路，其中為了將所述多個晶體管置于歐姆操作區(qū)，所述NMOS柵極電壓被設(shè)置為公共第一電壓，而PMOS柵極電壓被設(shè)置為公共第二電壓，其中所述第二襯底電壓等于該第一電壓，而第一襯底電壓等于該第二電壓。
15.如權(quán)利要求13所述的終結(jié)電路，其中第二襯底電壓和第一電壓大約為1.8V，而第一襯底電壓和第二電壓大約為OV。
16.如權(quán)利要求13所述的終結(jié)電路，其中所述第二電壓小于所述第一襯底電壓。
17.如權(quán)利要求13所述的終結(jié)電路，其中從單元襯底反偏壓電源獲得所述第二電壓。
18.如權(quán)利要求13所述的終結(jié)電路，其中所述第一電壓大于所述第二襯底電壓。
19.如權(quán)利要求13所述的終結(jié)電路，其中從字線電源獲得所述第一電壓。
20.如權(quán)利要求1所述的終結(jié)電路，其中所述至少一個NMOS晶體管的每一個晶體管具有大體上相同的溝道寬度。
21.如權(quán)利要求20所述的終結(jié)電路，其中所述至少一個PMOS晶體管的每一個晶體管具有大體上相同的溝道寬度。
22.如權(quán)利要求1所述的終結(jié)電路，其中所述至少一個NMOS晶體管包括至少兩個具有不同溝道寬度的NMOS晶體管。
23.如權(quán)利要求22所述的終結(jié)電路，其中所述至少一個PMOS晶體管包括至少兩個具有不同溝道寬度的PMOS晶體管。
24.如權(quán)利要求1所述的終結(jié)電路，其中控制電路還被配置為當(dāng)禁用片內(nèi)終結(jié)時將所述多個晶體管置于截止?fàn)顟B(tài)。
25.如權(quán)利要求M所述的終結(jié)電路，其中控制電路包括用于接收使能信號的輸入端， 所述使能信號指示片內(nèi)終結(jié)被啟用還是被禁用。
26.如權(quán)利要求1所述的終結(jié)電路，還包括在所述控制電路和所述至少一個NMOS晶體管的相應(yīng)一個晶體管的柵極之間的電平轉(zhuǎn)換器，所述電平轉(zhuǎn)換器被配置為基于由所述控制電路提供的輸入電壓輸出相應(yīng)的NMOS柵極電壓，所述輸入電壓具有比相應(yīng)的NMOS柵極電壓更小的動態(tài)范圍。
27.如權(quán)利要求沈所述的終結(jié)電路，還包括在所述控制電路和所述至少一個PMOS晶體管的相應(yīng)一個晶體管的柵極之間的第二電平轉(zhuǎn)換器，所述第二電平轉(zhuǎn)換器被配置為基于由所述控制電路提供的第二輸入電壓輸出相應(yīng)的PMOS柵極電壓，所述第二輸入電壓具有比相應(yīng)的PMOS柵極電壓更小的動態(tài)范圍。
28.如權(quán)利要求1所述的終結(jié)電路，所述多個晶體管是被選擇的MOS晶體管，所述終結(jié)電路還包括連接在所述端子和所述電源之間的至少一個未被選擇的MOS晶體管，所述至少一個未被選擇的MOS晶體管的每一個晶體管具有柵極，所述柵極由在啟用片內(nèi)終結(jié)時以及當(dāng)禁用片內(nèi)終結(jié)時將所述至少一個未被選擇的MOS晶體管置于截止?fàn)顟B(tài)的相應(yīng)的柵極電壓驅(qū)動。
29.如權(quán)利要求觀所述的終結(jié)電路，其中所選擇的MOS晶體管和所述至少一個未被選擇的MOS晶體管構(gòu)成MOS晶體管的總集，其中所述控制電路包括被配置為執(zhí)行校準(zhǔn)過程的校準(zhǔn)器電路，所述校準(zhǔn)過程用于從所述MOS晶體管的總集內(nèi)識別多個所選擇的MOS晶體管。
30.如權(quán)利要求四所述的終結(jié)電路，其中校準(zhǔn)器電路包括多個內(nèi)部電阻裝置，所述多個內(nèi)部電阻裝置各自匹配于所述MOS晶體管的總集中相應(yīng)的MOS晶體管在被置于歐姆操作區(qū)時所產(chǎn)生的電阻，其中所述校準(zhǔn)器電路通向參考電阻，其中所述校準(zhǔn)過程包括確定其集合電阻大體上等于所述參考電阻的內(nèi)部電阻裝置的特定組合，其中對于該特定組合中的每個內(nèi)部電阻裝置，在MOS晶體管的總集中相應(yīng)的MOS晶體管被識別為所選擇的MOS晶體管中的一個。
31.如權(quán)利要求四所述的終結(jié)電路，其中所述校準(zhǔn)器電路訪問查找表，所述查找表指定由在所述MOS晶體管的總集中每個MOS晶體管在被置于歐姆操作區(qū)時產(chǎn)生的電阻，其中所述校準(zhǔn)過程包括查詢所述查找表以識別在所述MOS晶體管的總集中其集合電阻大體上等于所述參考電阻的MOS晶體管的特定組合，其中在該特定組合中的MOS晶體管被識別為所選擇的MOS晶體管。
32.如權(quán)利要求四所述的終結(jié)電路，其中響應(yīng)于檢測到所接收的校準(zhǔn)使能信號已經(jīng)被確立，所述校準(zhǔn)器電路執(zhí)行所述校準(zhǔn)過程。
33.如權(quán)利要求觀所述的終結(jié)電路，其中在所述電源和所述端子之間的電阻主要歸因于多個所選擇的MOS晶體管和所述至少一個未被選擇的晶體管。
34.如權(quán)利要求1所述的終結(jié)電路，其中所述控制電路包括通向參考電阻的校準(zhǔn)器電路，所述校準(zhǔn)器電路被配置為執(zhí)行校準(zhǔn)過程，所述校準(zhǔn)過程用于識別多個模擬校準(zhǔn)電壓，所述多個模擬校準(zhǔn)電壓如果分別地作為相應(yīng)的NMOS柵極電壓和PMOS柵極電壓供應(yīng)給MOS晶體管，將會使所述至少一個NMOS晶體管和所述至少一個PMOS晶體管產(chǎn)生大體上等于所述參考電阻的電阻。
35.如權(quán)利要求34所述的終結(jié)電路，其中響應(yīng)于檢測到所接收的校準(zhǔn)使能信號已經(jīng)被確立，所述校準(zhǔn)電路執(zhí)行所述校準(zhǔn)過程。
36.如權(quán)利要求34所述的終結(jié)電路，其中所述控制電路還包括多路復(fù)用器，所述多用復(fù)用器用于當(dāng)啟用片內(nèi)終結(jié)時，使模擬校準(zhǔn)電壓分別被轉(zhuǎn)換為相應(yīng)的NMOS柵極電壓和 PMOS柵極電壓。
37.如權(quán)利要求34所述的終結(jié)電路，其中所述校準(zhǔn)器電路包括內(nèi)部電路元件，所述內(nèi)部電路元件各自表現(xiàn)出隨施加電壓而變化的行為，其對應(yīng)于所述至少一個NMOS晶體管和所述至少一個PMOS晶體管的其中一個隨相應(yīng)的NMOS柵極電壓或PMOS柵極電壓而變化的行為，其中所述校準(zhǔn)過程包括將模擬校準(zhǔn)電壓確定為致使所述內(nèi)部電路元件集體表現(xiàn)出大體上匹配所述參考電阻的電阻的施加電壓的電平。
38.如權(quán)利要求34所述的終結(jié)電路，其中所述校準(zhǔn)器電路訪問查找表，所述查找表指定所述至少一個NMOS晶體管和所述至少一個PMOS晶體管的隨相應(yīng)的NMOS柵極電壓或 PMOS柵極電壓而變化的電阻性能，其中所述校準(zhǔn)過程包括基于所述參考電阻查詢所述查找表以確定特定電壓，所述特定電壓為模擬校準(zhǔn)電壓。
39.如權(quán)利要求1所述的終結(jié)電路，所述半導(dǎo)體裝置具有連接到所述內(nèi)部區(qū)的第二端子，所述終結(jié)電路還包括-連接在所述第二端子和所述電源之間的多個第二晶體管，所述多個第二晶體管包括至少一個第二 NMOS晶體管和至少一個第二 PMOS晶體管；-其中所述控制電路還用于以相應(yīng)的第二 NMOS柵極電壓驅(qū)動所述至少一個第二 NMOS 晶體管的每一個晶體管的柵極和用于以相應(yīng)的第二 PMOS柵極電壓驅(qū)動所述至少一個第二 PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制所述第二 NMOS柵極電壓和PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述多個第二晶體管置于歐姆操作區(qū)；-其中由所述電源供應(yīng)的電壓小于每一個所述的第二 NMOS柵極電壓而大于每個所述的第二 PMOS柵極電壓。
40.如權(quán)利要求1所述的終結(jié)電路，其中在所述電源和所述端子之間的電阻主要歸因于多個晶體管。
41.如權(quán)利要求1所述的終結(jié)電路，其中當(dāng)所述多個晶體管被置于歐姆操作區(qū)時，在所述電源和所述端子之間的導(dǎo)電性主要歸因于所述多個晶體管。
42.如權(quán)利要求1所述的終結(jié)電路，其中由所述電源供應(yīng)的電壓大約是0.9V。
43.一種帶有片內(nèi)終結(jié)的半導(dǎo)體裝置，包括 -內(nèi)部區(qū)；-電源；-連接到所述內(nèi)部區(qū)的端子；-連接在所述端子和所述電源之間的多個晶體管，所述多個晶體管包括至少一個NMOS 晶體管和至少一個PMOS晶體管；-控制電路，其用于以相應(yīng)的NMOS柵極電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應(yīng)的PMOS柵極電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制所述NMOS柵極電壓和PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述多個晶體管置于歐姆操作區(qū)；-其中所述電源供應(yīng)電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。
44.一種帶有片內(nèi)終結(jié)的半導(dǎo)體裝置，包括 -內(nèi)部區(qū)；-用于連接到片外電源的電源端子； -連接到所述內(nèi)部區(qū)的數(shù)據(jù)端子；-連接在所述數(shù)據(jù)端子和所述電源端子之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；-控制電路，其用于以相應(yīng)的NMOS柵極電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應(yīng)的PMOS柵極電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制NMOS柵極電壓和PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述多個晶體管置于歐姆操作區(qū)；-其中所述電源端子供應(yīng)電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。
45.在半導(dǎo)體裝置中，一種用于為連接到所述半導(dǎo)體裝置的內(nèi)部區(qū)的該半導(dǎo)體裝置的端子提供片內(nèi)終結(jié)的終結(jié)電路，所述終結(jié)電路包括-連接在所述端子和電源之間的MOS晶體管；-控制電路，其用于以柵極電壓驅(qū)動所述MOS晶體管的柵極，所述控制電路被配置為控制所述柵極電壓以便在啟用片內(nèi)終結(jié)時將所述MOS晶體管置于歐姆操作區(qū)，所述柵極電壓可控制在電壓范圍內(nèi)以便使所述MOS晶體管在處于歐姆操作區(qū)時產(chǎn)生在對應(yīng)于所述電壓范圍的電阻范圍內(nèi)的期望的電阻。
46.如權(quán)利要求45所述的終結(jié)電路，其中所述MOS晶體管是NMOS晶體管，以及其中所述電源供應(yīng)電壓，所述電壓小于在所述的電壓范圍內(nèi)的最低電壓。
47.如權(quán)利要求45所述的終結(jié)電路，其中所述MOS晶體管是PMOS晶體管，以及其中所述電源供應(yīng)電壓，所述電壓大于在所述的電壓范圍內(nèi)的最大電壓。
48.如權(quán)利要求45所述的終結(jié)電路，其中所述電源供應(yīng)第一電壓，所述終結(jié)電路還包括在所述端子和第二電源之間的至少一個電路元件，所述第二電源供應(yīng)不同于第一電壓的第二電壓。
49.如權(quán)利要求48所述的終結(jié)電路，其中所述至少一個電路元件包括電阻裝置。
50.如權(quán)利要求49所述的終結(jié)電路，其中所述MOS晶體管是第一MOS晶體管，其中所述至少一個電路元件包括與所述第一 MOS晶體管互補的第二 MOS晶體管。
51.如權(quán)利要求45所述的終結(jié)電路，其中所述MOS晶體管是第一MOS晶體管，所述終結(jié)電路還包括連接在所述端子和所述電源之間的多個MOS晶體管，其中所述多個MOS晶體管包括所述第一 MOS晶體管。
52.如權(quán)利要求45所述的終結(jié)電路，其中在第一半導(dǎo)體芯片上實現(xiàn)所述終結(jié)電路，以及其中在不同于第一半導(dǎo)體芯片的第二半導(dǎo)體芯片上實現(xiàn)所述電源。
53.如權(quán)利要求45所述的終結(jié)電路，其中在同一半導(dǎo)體芯片上實現(xiàn)所述終結(jié)電路和所述電源。
54.如權(quán)利要求45所述的終結(jié)電路，還包括所述電源，所述電源包括偏置級、輸出級和電容器，所述輸出級包括互補的晶體管對，其中從在互補的MOS晶體管對之間的接點獲得由所述電源供應(yīng)的電壓，所述電容器被電連接在所述接點和參考電位之間。
55.如權(quán)利要求45所述的終結(jié)電路，還包括所述電源，所述電源包括(i)偏置鏈；(ii) 單位增益配置的運算放大器，其具有連接到所述偏置鏈的輸入端并具有輸出端；和(iii) 連接在所述運算放大器的輸出端和參考電位之間的電容器，其中從所述運算放大器和電容器之間的接點獲得由所述電源供應(yīng)的電壓。
56.如權(quán)利要求45所述的終結(jié)電路，其中所述MOS晶體管包括柵極和一對載流電極，其中一個載流電極連接到所述端子，其中另一個載流電極連接到所述電源，以及所述柵極由來自所述控制電路的柵極電壓驅(qū)動。
57.如權(quán)利要求56所述的終結(jié)電路，其中所述MOS晶體管還包括連接到供應(yīng)襯底電壓的電源的襯底電極。
58.如權(quán)利要求57所述的終結(jié)電路，其中為了將所述MOS晶體管置于歐姆操作區(qū)，所述柵極電壓被設(shè)置為第一電壓，其中所述襯底電壓不同于所述第一電壓。
59.如權(quán)利要求57所述的終結(jié)電路，其中所述MOS晶體管是NMOS晶體管，其中，所述第一電壓大約為1. 8V，以及所述襯底電壓大約為0V。
60.如權(quán)利要求57所述的終結(jié)電路，其中所述MOS晶體管是PMOS晶體管，其中，所述第一電壓大約為0V，以及所述襯底電壓大約為1. 8V。
61.如權(quán)利要求57所述的終結(jié)電路，其中從單元襯底反偏壓電源獲得所述第一電壓。
62.如權(quán)利要求57所述的終結(jié)電路，其中從字線電源獲得所述第一電壓。
63.如權(quán)利要求45所述的終結(jié)電路，其中所述控制電路還被配置為當(dāng)禁用片內(nèi)終結(jié)時將所述多個晶體管置于截止?fàn)顟B(tài)。
64.如權(quán)利要求63所述的終結(jié)電路，其中所述控制電路包括用于接收使能信號的輸入端，所述使能信號指示片內(nèi)終結(jié)啟用還是被禁用。
65.如權(quán)利要求45所述的終結(jié)電路，其中所述控制電路包括被配置為執(zhí)行校準(zhǔn)過程的校準(zhǔn)器電路，所述校準(zhǔn)過程用于識別模擬校準(zhǔn)電壓，所述模擬校準(zhǔn)電壓如果作為所述柵極電壓被供應(yīng)給所述MOS晶體管，將會使所述MOS晶體管產(chǎn)生所述期望的電阻。
66.如權(quán)利要求65所述的終結(jié)電路，其中響應(yīng)于檢測到所接收的校準(zhǔn)使能信號已經(jīng)被確立，所述校準(zhǔn)電路執(zhí)行所述校準(zhǔn)過程。
67.如權(quán)利要求65所述的終結(jié)電路，其中所述控制電路還包括多路復(fù)用器，所述多用復(fù)用器用于當(dāng)啟用片內(nèi)終結(jié)時，使模擬校準(zhǔn)電壓被轉(zhuǎn)換為所述柵極電壓。
68.如權(quán)利要求65所述的終結(jié)電路，其中所述校準(zhǔn)器電路包括內(nèi)部電路元件，所述內(nèi)部電路元件表現(xiàn)出隨施加電壓而變化的行為，其對應(yīng)于所述MOS晶體管隨所述柵極電壓而變化的行為，其中所述校準(zhǔn)過程包括將所述模擬校準(zhǔn)電壓確定為致使所述內(nèi)部電路元件表現(xiàn)出大體上等于期望的電阻的電阻的施加電壓的電平。
69.如權(quán)利要求65所述的終結(jié)電路，其中所述校準(zhǔn)器電路訪問查找表，所述查找表指定隨所述柵極電壓而變化的所述MOS晶體管的電阻性能，其中所述校準(zhǔn)過程包括基于所述期望的電阻查詢所述查找表以確定所述模擬校準(zhǔn)電壓。
70.如權(quán)利要求45所述的終結(jié)電路，其中在所述電源和所述端子之間的電阻主要歸因于所述MOS晶體管。
71.如權(quán)利要求45所述的終結(jié)電路，所述半導(dǎo)體裝置具有連接到所述內(nèi)部區(qū)的第二端子，所述終結(jié)電路還包括-連接在所述第二端子和所述電源之間的第二 MOS晶體管；-其中控制電路還用于以第二柵極電壓驅(qū)動所述第二 MOS晶體管的柵極，所述控制電路還被配置為控制所述第二柵極電壓以便在啟用片內(nèi)終結(jié)時將所述第二 MOS晶體管置于歐姆操作區(qū)，所述第二柵極電壓可控制在第二電壓范圍內(nèi)以便使第二 MOS晶體管在處于歐姆操作區(qū)時產(chǎn)生在對應(yīng)于所述第二電壓范圍的第二電阻范圍內(nèi)的第二期望的電阻。
72.如權(quán)利要求71所述的終結(jié)電路，其中所述MOS晶體管和所述第二MOS晶體管都是 NMOS晶體管或者都是PMOS晶體管，以及所述電壓范圍是所述第二電壓范圍。
73.如權(quán)利要求71所述的終結(jié)電路，其中所述MOS晶體管和所述第二MOS晶體管是互補的MOS晶體管，以及其中所述電壓范圍不同于所述第二電壓范圍。
74.一種帶有片內(nèi)終結(jié)的半導(dǎo)體裝置，包括-內(nèi)部區(qū)；-電源；-連接到所述內(nèi)部區(qū)的端子；-連接在所述端子和所述電源之間的MOS晶體管；-控制電路，其用于以柵極電壓驅(qū)動所述MOS晶體管的柵極，所述控制電路被配置為控制所述柵極電壓以便在啟用片內(nèi)終結(jié)時將所述MOS晶體管置于歐姆操作區(qū)，所述柵極電壓可控制在電壓范圍內(nèi)以便使所述MOS晶體管在處于歐姆操作區(qū)時產(chǎn)生在對應(yīng)于所述電壓范圍的電阻范圍內(nèi)的期望的電阻。
75. 一種帶有片內(nèi)終結(jié)的半導(dǎo)體裝置，包括-內(nèi)部區(qū)；-用于連接到片外電源的電源端子；-連接到所述內(nèi)部區(qū)的數(shù)據(jù)端子；-連接在所述數(shù)據(jù)端子和所述電源端子之間的MOS晶體管；-控制電路，其用于以柵極電壓驅(qū)動所述MOS晶體管的柵極，所述控制電路被配置為控制所述柵極電壓以便在啟用片內(nèi)終結(jié)時將所述MOS晶體管置于歐姆操作區(qū)，所述柵極電壓可控制在電壓范圍內(nèi)以便使所述MOS晶體管在處于歐姆操作區(qū)時產(chǎn)生在對應(yīng)于所述電壓范圍的電阻范圍內(nèi)的期望的電阻。
全文摘要
在具有連接到內(nèi)部區(qū)的端子的半導(dǎo)體裝置中，用于為該裝置的端子提供片內(nèi)終結(jié)的終結(jié)電路。該終結(jié)電路包括連接在端子和電源之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；和控制電路，該控制電路用于以相應(yīng)的NMOS柵極電壓驅(qū)動每個NMOS晶體管的柵極以及用于以相應(yīng)的PMOS柵極電壓驅(qū)動每個PMOS晶體管的柵極，該控制電路被配置為控制NMOS柵極電壓和PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述晶體管置于歐姆操作區(qū)。所述電源供應(yīng)電壓，該電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。
文檔編號G11C5/06GK102396156SQ201080016363
公開日2012年3月28日 申請日期2010年1月11日 優(yōu)先權(quán)日2009年2月12日
發(fā)明者P·B·吉靈厄姆 申請人:莫塞德技術(shù)公司