專利名稱：抗輻射eeprom存儲(chǔ)陣列結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種抗輻射EEPROM存儲(chǔ)陣列的設(shè)計(jì)方法。屬于集成電路技術(shù)領(lǐng) 域。
背景技術(shù)：
EEPROM作為非揮發(fā)存儲(chǔ)設(shè)備，大量用于航空與航天領(lǐng)域。但是由于空間應(yīng)用環(huán)境 的復(fù)雜性，存儲(chǔ)陣列常常會(huì)受到輻射的影響而使關(guān)鍵數(shù)據(jù)丟失或器件失效。如何滿足空間 應(yīng)用的需要，提高EEPROM的抗輻射性能，是多年來研究的熱點(diǎn)。現(xiàn)有技術(shù)中由NMOS管形成的存儲(chǔ)單元之間不增加額外的隔離結(jié)構(gòu)，單元與單元 之間由工藝過程中的場氧隔離。如圖1所示，2為有源區(qū)，3為柵氧化層，4為柵，1為左右兩 個(gè)NMOS管之間的場氧區(qū)。在常規(guī)環(huán)境中，場氧中沒有導(dǎo)電溝道，不存在漏電流。在輻射環(huán) 境中，在場氧區(qū)1會(huì)產(chǎn)生電離電子-空穴對(duì)；由于陷阱的俘獲作用，在Si/Si02系統(tǒng)的S^2 一側(cè)堆積正電荷，形成界面態(tài)，有可能形成場氧下反型的漏電溝道。場氧漏電溝道能延伸到 鄰近的晶體管的源/漏區(qū)2，這將在相鄰的NMOS管之間產(chǎn)生漏電流Id。所以標(biāo)準(zhǔn)EEPROM 存儲(chǔ)單元陣列結(jié)構(gòu)不具備在輻射環(huán)境中應(yīng)用的價(jià)值。
發(fā)明內(nèi)容本實(shí)用新型目的在于解決上述問題，在現(xiàn)有的工藝基礎(chǔ)上，研究了輻射對(duì)EEPROM 存儲(chǔ)陣列的影響，提出了一種新的抗輻射EEPROM存儲(chǔ)陣列結(jié)構(gòu)，使EEPROM存儲(chǔ)陣列具有抗 輻射能力。按照本實(shí)用新型提供的技術(shù)方案，抗輻射EEPROM存儲(chǔ)陣列結(jié)構(gòu)，利用多晶硅將 EEPROM存儲(chǔ)單元包圍在中間，所述多晶硅與相鄰各個(gè)存儲(chǔ)單元的有源區(qū)形成HVNMOS管 的隔離結(jié)構(gòu)，使存儲(chǔ)陣列中的每個(gè)存儲(chǔ)單元與其上下左右四個(gè)存儲(chǔ)單元隔開；用于隔離的 HVNMOS隔離管柵端接-IV到-3V的電壓。存儲(chǔ)陣列的位線采用二鋁縱向走線，字線采用三 鋁橫向走線。存儲(chǔ)陣列中每個(gè)字節(jié)的HVNMOS隔離管柵通過接觸孔連接至一鋁上，形成網(wǎng)格 布線。本實(shí)用新型的優(yōu)點(diǎn)是保證器件性能的條件下，在單元與單元之間使用隔離結(jié)構(gòu)， 以防止單元之間的漏電。此發(fā)明解決了由輻射所產(chǎn)生的總劑量效應(yīng)(TID)對(duì)EEPROM存儲(chǔ)陣 列中相鄰存儲(chǔ)單元之間場區(qū)漏電的影響，提高了 EEPROM器件存儲(chǔ)單元陣列的抗輻射能力， 采用300KRad(Si)以上抗輻射存儲(chǔ)單元組成的存儲(chǔ)陣列抗總劑量能力可達(dá)到300KRad(Si) 以上。

圖1為已有技術(shù)中EEPROM存儲(chǔ)陣列內(nèi)單元之間漏電原理圖圖2為本實(shí)用新型隔離結(jié)構(gòu)平面示意圖圖3為本實(shí)用新型隔離原理剖面圖[0010]圖4為本實(shí)用新型存儲(chǔ)陣列結(jié)構(gòu)平面示意圖具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說明根據(jù)場氧隔離的漏電原理，采用了如圖2所示的結(jié)構(gòu)，在每個(gè)存儲(chǔ)單元外圍加多 晶環(huán)，該多晶環(huán)與相鄰單元的N型有源區(qū)形成HVNMOS隔離管。圖2所示的結(jié)構(gòu)在單元與單元之間即形成一個(gè)HVNMOS管的隔離結(jié)構(gòu)。該結(jié)構(gòu)的 工作過程及工作原理剖面圖如圖3所示，2為兩個(gè)相鄰的存儲(chǔ)單元各自的N型有源區(qū)，3為 柵氧化層，4為多晶硅柵(即HVNMOS隔離管的柵)。與圖1相比，單元與單元之間不存在場 氧區(qū)域，單元與單元之間的有源區(qū)形成了用于隔離的HVNMOS隔離管的有源區(qū)。在該HVNMOS 隔離管的柵端接-1 -3V電壓(本實(shí)施例采用-2V)，使得在柵下方堆積很多正電荷，管子 處于關(guān)斷狀態(tài)。由于界面態(tài)存在而產(chǎn)生電子漏電流時(shí)，會(huì)被柵下方堆積的正電荷所復(fù)合，不 會(huì)在存儲(chǔ)單元與存儲(chǔ)單元之間產(chǎn)生漏電流。圖4是采用HVNMOS管隔離結(jié)構(gòu)的陣列示意圖。在該陣列結(jié)構(gòu)中，位線BLl 4由 二鋁5縱向走線，存儲(chǔ)單元的字線選擇柵SGl 4和控制柵CGl 4由三鋁6橫向走線；每 一個(gè)EEPROM存儲(chǔ)單元都由HVNMOS隔離管將其包圍在中間，使其與上下左右四個(gè)存儲(chǔ)單元 完全由HVNMOS管隔開。每個(gè)字節(jié)的HVNMOS隔離管柵4通過接觸孔7與電位為-2V的一鋁 相連，形成網(wǎng)格布線，即使在輻照環(huán)境中NMOS閾值電壓有所偏移，該隔離管也不會(huì)開啟，從 而不會(huì)在相鄰單元之間產(chǎn)生漏電流。
權(quán)利要求1.一種抗輻射EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于利用多晶硅將EEPROM存儲(chǔ)單元 包圍在中間，所述多晶硅與相鄰各個(gè)存儲(chǔ)單元的有源區(qū)形成HVNMOS管的隔離結(jié)構(gòu)，使存儲(chǔ) 陣列中的每個(gè)存儲(chǔ)單元與其上下左右四個(gè)存儲(chǔ)單元隔開；用于隔離的HVNMOS隔離管柵端 接-IV到-3V的電壓。
2.如權(quán)利要求1所述抗輻射EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于存儲(chǔ)陣列的位線采用二 鋁縱向走線，字線采用三鋁橫向走線。
3.如權(quán)利要求1所述抗輻射EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于存儲(chǔ)陣列中每個(gè)字節(jié)的 HVNMOS隔離管柵通過接觸孔連接至一鋁上，形成網(wǎng)格布線。
專利摘要本實(shí)用新型公布了一種抗輻射EEPROM存儲(chǔ)單元陣列結(jié)構(gòu)。特征是其利用多晶硅將EEPROM存儲(chǔ)單元包圍在中間，所述多晶硅與相鄰各個(gè)存儲(chǔ)單元的有源區(qū)形成HVNMOS管的隔離結(jié)構(gòu)，使存儲(chǔ)陣列中的每個(gè)存儲(chǔ)單元與其上下左右四個(gè)存儲(chǔ)單元隔開；用于隔離的HVNMOS隔離管柵端接-1V到-3V的電壓。本實(shí)用新型在保證器件性能的條件下，在單元與單元之間使用隔離結(jié)構(gòu)，以防止單元之間的漏電；解決了由輻射所產(chǎn)生的總劑量效應(yīng)(TID)對(duì)EEPROM存儲(chǔ)陣列中相鄰存儲(chǔ)單元之間場區(qū)漏電的影響，提高了EEPROM器件存儲(chǔ)單元陣列的抗輻射能力。
文檔編號(hào)G11C16/08GK201853706SQ20102054598
公開日2011年6月1日 申請(qǐng)日期2010年9月29日 優(yōu)先權(quán)日2010年9月29日
發(fā)明者封晴, 李珂, 王曉玲, 田海燕, 肖培磊, 趙桂林 申請(qǐng)人:中國電子科技集團(tuán)公司第五十八研究所