專利名稱：一種用fpga實(shí)現(xiàn)的sdram刷新的新方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)存控制器設(shè)計(jì)，具體涉及一種用FPGA實(shí)現(xiàn)的、降低SDRAM刷新功耗 的新方法。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器件有動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)兩 種。SRAM內(nèi)部采用雙穩(wěn)態(tài)電路的形式存儲(chǔ)數(shù)據(jù)，不需要刷新電路即能保存內(nèi)部存儲(chǔ)的數(shù)據(jù)。 DRAM的存儲(chǔ)單元是由晶體管和電容構(gòu)成，數(shù)據(jù)被存儲(chǔ)在電容中，由于電容會(huì)漏電，隨著時(shí)間 推移，會(huì)導(dǎo)致存儲(chǔ)在電容中的數(shù)據(jù)被破壞，因此需要對(duì)存儲(chǔ)在電容中的數(shù)據(jù)周期性地重復(fù) 充電。可以與CPU時(shí)鐘同步工作的DRAM稱為SDRAM。
SDRAM 的刷新分為自動(dòng)刷新(auto refresh, AR)和自刷新(self refresh, SR) 兩種模式。無(wú)論是何種刷新方式，都不需要外部提供行地址信息，行地址選擇由內(nèi)部操作 提供。SR主要用于休眠模式低功耗狀態(tài)下的數(shù)據(jù)保存。本發(fā)明內(nèi)容涉及AR操作。按照 DDR2JTAG規(guī)范，大約需要每隔6%is，要求刷新完所有的8192行，這樣每行刷新的時(shí)間間隔 大約為7. Sus0刷新時(shí)停止其他操作，刷新操作具有最高優(yōu)先級(jí)，刷新時(shí)SDRAM響應(yīng)外部輸 入的一個(gè)命令信號(hào)，然后進(jìn)入自動(dòng)刷新模式，容量大小不同的SDRAM顆粒刷新命令維持的 時(shí)間不同，比如256Mb的SDRAM時(shí)間為75ns, 512Mb的為105ns, IGb的為127. 5ns, 2Gb的為 197.5ns。SDRAM的刷新電流較大，由此帶來(lái)較大的功耗。在大容量、多內(nèi)存系統(tǒng)中，內(nèi)存刷 新帶來(lái)的功耗不容小視，為此需要盡量減小在大容量、多內(nèi)存系統(tǒng)中由于SDRAM刷新操作 帶來(lái)的功耗，提高系統(tǒng)運(yùn)行效率，較少系統(tǒng)設(shè)計(jì)成本。
在00102790. 5號(hào)專利“能選擇執(zhí)行存儲(chǔ)體的自刷新操作的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器” 中提到了一種降低動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器功耗的方法，該方法在刷新時(shí)只針對(duì)那些存儲(chǔ)數(shù)據(jù) 的存儲(chǔ)體進(jìn)行刷新，而不像傳統(tǒng)的刷新是針對(duì)所有存儲(chǔ)體，這樣通過(guò)有針對(duì)性的選擇刷新 來(lái)降低系統(tǒng)功耗，但是該方法在應(yīng)用到大容量、多內(nèi)存系統(tǒng)中時(shí)需要增加電路設(shè)計(jì)，額外又 增加了系統(tǒng)的電路功耗，而且該專利只是針對(duì)自刷新操作進(jìn)行的功耗降低。
在200510071912. 9號(hào)專利“半導(dǎo)體存儲(chǔ)裝置中基于存儲(chǔ)體的自刷新控制裝置及 其方法”中提到的降低存儲(chǔ)體刷新功耗的方法，該方法也是通過(guò)在自刷新操作時(shí)選擇性的 進(jìn)行刷新，可以有效降低自刷新電流及功耗，該方法未提及如何降低由于自動(dòng)刷新操作帶 來(lái)的巨大功耗，而且在大容量、多內(nèi)存領(lǐng)域，也需要額外增加電路來(lái)維持，由此也帶來(lái)了額 外的功耗開(kāi)銷。發(fā)明內(nèi)容
為解決上述問(wèn)題，本發(fā)明用FPGA實(shí)現(xiàn)SDRAM的刷新，在刷新時(shí)間到來(lái)時(shí)，由FPGA 向SDRAM發(fā)送刷新指令，在SDRAM自動(dòng)刷新AR期間采用錯(cuò)峰疊加的方法降低SDRAM顆粒刷 新帶來(lái)的功耗，進(jìn)而降低大容量、多內(nèi)存系統(tǒng)的功耗。
一種用FPGA實(shí)現(xiàn)的SDRAM內(nèi)存顆粒刷新的新方法，步驟如下3
A、內(nèi)存控制器中有片選CS需要刷新；
B、在規(guī)定刷新時(shí)間到來(lái)時(shí)，發(fā)出刷新命令，選通第一個(gè)片選CSO進(jìn)行刷新；
C、在CSO刷新周期未完時(shí)，CSO接收刷新指令M個(gè)周期后，F(xiàn)PGA發(fā)送再次刷新命 令，選通第二個(gè)片選CSl ；
D、以此類推刷新全部?jī)?nèi)存。
本發(fā)明的一種優(yōu)選技術(shù)方案在于M的取值可變。
本發(fā)明的另一優(yōu)選技術(shù)方案在于在內(nèi)存型號(hào)不一樣的情況下，利用FPGA可編程 特性，CSn的刷新周期可隨時(shí)進(jìn)行調(diào)整。
通過(guò)采用該方案，可有效降低SDRAM顆粒的刷新電流及刷新功耗。在大容量、多內(nèi) 存系統(tǒng)(N >4)中，對(duì)功耗的降低尤為顯著，可有效降低系統(tǒng)整機(jī)功耗。


圖1是本發(fā)明刷新示意圖具體實(shí)施方式
如附圖1所示。若在當(dāng)前內(nèi)存控制器中有三個(gè)片選CS需要刷新，在規(guī)定的刷新時(shí) 間到來(lái)時(shí)，如圖中第1個(gè)時(shí)鐘周期所示，F(xiàn)PGA發(fā)出刷新命令，選通第一個(gè)片選CS0，在CSO刷 新周期未完，CSO啟動(dòng)刷新5個(gè)周期后，發(fā)出第二個(gè)刷新命令，選通第二個(gè)片選CS1，同樣在 CSl選通刷新5個(gè)周期后，發(fā)出第三個(gè)刷新命令，同時(shí)選通第三個(gè)片選CS2，由于內(nèi)存型號(hào)相 同，在CS2的刷新周期滿足的前提下，CSO和CSl的刷新周期也必定滿足。正常情況下，在 啟動(dòng)CSO刷新后，若刷新周期為T，必須等待刷新周期T結(jié)束后才能啟動(dòng)CSl的刷新，依次類 推刷新這三個(gè)片選需要的時(shí)間為3T，而在該刷新模式下，在啟動(dòng)CSO刷新后到刷新完CS2， 總共不要2T的時(shí)間(如附圖為T+10個(gè)周期)，刷新時(shí)間大大減小，可有效降低刷新電流及 刷新帶來(lái)的功耗。
權(quán)利要求
1.一種用FPGA實(shí)現(xiàn)的SDRAM內(nèi)存顆粒刷新的新方法，其特征在于步驟如下A、內(nèi)存控制器中有片選CS需要刷新；B、在規(guī)定刷新時(shí)間到來(lái)時(shí)，發(fā)出刷新命令，選通第一個(gè)片選CSO；C、在CSO刷新周期未完，CSO啟動(dòng)M個(gè)周期后，啟動(dòng)刷新命令，選通第二個(gè)片選CSl；D、以此類推刷新全部?jī)?nèi)存。
2.如權(quán)利要求1所述一種用FPGA實(shí)現(xiàn)的SDRAM內(nèi)存顆粒刷新的新方法，其特征在于 M的取值可變。
3.如權(quán)利要求1所述一種用FPGA實(shí)現(xiàn)的SDRAM內(nèi)存顆粒刷新的新方法，其特征在于 在內(nèi)存型號(hào)不一樣的情況下，利用FPGA可編程特性，CSn的刷新周期可隨時(shí)進(jìn)行調(diào)整。
全文摘要
本發(fā)明提供了一種用FPGA實(shí)現(xiàn)的SDRAM內(nèi)存顆粒刷新的新方法，內(nèi)存控制器中有N個(gè)片選CS需要刷新；在規(guī)定刷新時(shí)間到來(lái)時(shí)，發(fā)出刷新命令，選通第一個(gè)片選CS0；在CS0刷新周期未完，CS0啟動(dòng)M個(gè)周期后，啟動(dòng)刷新命令，選通第二個(gè)片選CS1；以此類推刷新全部?jī)?nèi)存。通過(guò)采用該方案，可有效降低SDRAM顆粒的刷新電流及刷新功耗。在大容量、多內(nèi)存系統(tǒng)中，對(duì)功耗的降低尤為顯著，可有效降低系統(tǒng)整機(jī)功耗。
文檔編號(hào)G11C11/406GK102034526SQ20101059844
公開(kāi)日2011年4月27日 申請(qǐng)日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者張磊, 張英文, 李靜, 白宗元, 紀(jì)奎 申請(qǐng)人:天津曙光計(jì)算機(jī)產(chǎn)業(yè)有限公司