專利名稱：一種臨界電壓調(diào)降方法及程序化方法
技術領域：
本發(fā)明涉及多階儲存單元(multi-level cell, MLC)的非易失性快閃存儲單元 (non-volatile flash memory cell)，尤指一種多階儲存單元場效晶體管式(fieldeffect transistor,FET)非易失性存儲單元(non-volatile memory cell,NVM cell)的臨界電壓 (threshold voltage)調(diào)降方法。
背景技術：
電子可抹除可編程只讀存儲器(electrical-erasable-programmable read-onlymemory, EEPR0M)是一種具有非易失性存儲器特性的半導體元件，可以被電性程 序化(programmed)及電性抹除(erased)。EEPROM NVM單元包含一個具有電荷儲存材料 (charge storing material)的FET，該電荷儲存材料用以改變FET的臨界電壓。一旦電力 切斷時，上述非易失性存儲器特性使得該裝置可以繼續(xù)保留儲存信息，而該信息是以電荷 (charge)的形式儲存于該儲存材料中，如圖IA及圖2A所示。此外，目前業(yè)界采用許多種 EEPROM儲存技術，如圖IB 圖IE及圖2B 圖2E所示?？扉WEEI3ROM是一種NVM元件，在 一次程序化或抹除操作(program/erase operation)時，可以程序化或抹除大量的存儲單兀。通過設定該NVM單元為一寫入狀態(tài)(programmed state)及重置(reset)該NVM 單元為一抹除狀態(tài)(erased state)的方式，來將數(shù)據(jù)以二位格式(binaryformat)儲存于 NVM單元。通常利用穿隧效應(tunneling)或熱載子注入(hotcarrier injection)將電荷 儲存于該儲存材料的方式來完成程序化NVM單元的操作，而通常利用穿隧效應將電荷從該 儲存材料中移除的方式來完成抹除NVM單元的操作。對于單階(single-bit)儲存的NVM單元，抹除狀態(tài)及寫入狀態(tài)分別被指定為二位 碼(binary code) “ 1”及“0”，反之亦可。NVM單元所儲存的位信息以寫入狀態(tài)及抹除狀態(tài) 的臨界電壓位階(level)來表示。對于N階儲存的NVM單元，需要2N階的臨界電壓位階來 表示N位二位碼的狀態(tài)。例如，二位儲存的存儲單元需要四階的臨界電壓位階來表示一個 抹除狀態(tài)及三個寫入狀態(tài)；四位儲存的存儲單元需要十六階的臨界電壓位階來表示一個抹 除狀態(tài)及十五個寫入狀態(tài)，以下以此類推。MLC儲存技術的目標是在單一 EEPROM單元(single EEPROM cell)中可以進行多 階(multiple)臨界電壓的操作。取決于該儲存材料中電荷的儲存數(shù)量，來改變NVM單元的 臨界電壓。就多位儲存(multi-bit storage)技術而言，正確電荷配置(charge placement) 與感應(sensing)的基本技術面對下列三項挑戰(zhàn)?！ぞ_的電荷配置若要正確地控制快閃存儲器單元的程序化過程，需要詳細了解 程序化的物理意義及施加于存儲器單元的電壓的掌控與時序?！ぞ_的電荷感應MLC存儲器的讀取動作基本上相當于將儲存于存儲體單元的 模擬電荷轉(zhuǎn)換為數(shù)字數(shù)據(jù)的一個模擬至數(shù)字轉(zhuǎn)換動作，對存儲器元件而言，是一種新概念。·穩(wěn)定的電荷儲存要達到數(shù)據(jù)保存的目標，儲存電荷及泄漏率(Ieakagerate)(每天少于一個電子(electron))之間需維持穩(wěn)定。通常通過注入某定量的熱載子至該儲存材料或?qū)㈦姾纱┧碇猎搩Υ娌牧戏绞剑?將MLC程序化至一預期(desired)臨界電壓位階。一存儲器陣列(memoryarray)的 多個NVM單元在進行程序化的過程中，注入電荷的總數(shù)隨著一特定目標臨界電壓位階 (specific targeted threshold)的分布(distribution)范圍而改變。而上述特定目標 臨界電壓位階的分布由不同的物理機制(physical mechanism)所造成，例如程序化偏壓 (programming voltage bias)的施壓顫動(fluctuation)，及NVM單元在制造過程中的不 一致性(non-uniformity)。就一特定電壓位階而言，NVM單元的臨界電壓分布，對臨界電壓 位階之間的可解析性(resolvability)產(chǎn)生一定程度的限制。為縮小臨界電壓分布范圍， 在現(xiàn)有程序化MLC操作過程中，業(yè)界已提出一種下限(lower bound)臨界電壓的寫入驗證 (programming-verification)方法重復地寫入及驗證(verify)多個NVM單元的臨界電 壓，直到所有目標NVM單元的電壓位階都大于一特定臨界電壓位階的下限臨界電壓。然而， 因為該特定臨界電壓位階沒有上限(high bound)臨界電壓限制的緣故，對該特定臨界電壓 位階過度程序化的存儲單元，其電壓可能會超過鄰近較高臨界電壓位階的下限臨界電壓， 而導致儲存位信息的讀取錯誤(misreading)。為避免MLC操作過程中的讀取錯誤，臨界電 壓位階之間的間距(s印aration)必須增加，然而，當間距增加到一定程度后會導致在一有 效臨界電壓范圍中臨界電壓位階階數(shù)的減少。為了劃分為更多臨界電壓位階且達到讀取可解析性以在單一存儲單元中儲存更 多位，設定一上限臨界電壓以限制過度程序化(over-programmed)的NVM單元的臨界電壓。 圖3顯示的是4位多階儲存單元操作G-bit MLCoperation)的一個例子，對一特定臨界電 壓位階，將NVM單元的臨界電壓均調(diào)整在其上限臨界電壓及下限臨界電壓的電壓帶(band) 范圍內(nèi)。圖3中，LpHi分別表示下限臨界電壓及上限臨界電壓，而Si (i = 0，...，14)表示 施加于NVM柵極的電壓，用以探測(probing)十六個臨界電壓位階。該發(fā)明所屬技術領域 中具有通常知識者已知的是，當施加于一 NVM單元柵極(gate)的電壓超過其臨界電壓時， 該NVM單元會導通(on)。如圖3所示，該NVM單元的臨界電壓位在電壓位階i的電壓帶范 圍內(nèi)，當施加于柵極的電壓從S"變成Si時，該NVM單元將從截止(off)狀態(tài)轉(zhuǎn)變?yōu)閷?(on)狀態(tài)。因此，NVM單元截止至導通的過渡時期(transition)可作為以四個數(shù)字位表示 的儲存數(shù)據(jù)的數(shù)字特征(digital signature) (24 = 16個可區(qū)分的臨界電壓帶)。一般是利用對NVM單元進行一些現(xiàn)有的程序化及調(diào)降方法，來達到程序化NVM單 元及調(diào)降NVM臨界電壓至位階i的臨界電壓帶的目的。一般現(xiàn)有的程序化方法，無論是穿 隧效應或熱載子注入，皆傾向于通過增加程序化脈沖(programming pulse shots)的數(shù)目 來增加NVM單元的臨界電壓。臨界電壓的增加量會隨著脈沖數(shù)目的增加而越來越小。對下 限臨界電壓調(diào)整而言，現(xiàn)有的程序化方法已足夠。然而，因為過度程序化的NVM單元需要被 調(diào)降至特定位階i的臨界電壓帶范圍內(nèi)，臨界電壓每次的減少量必須小于位階i的臨界電 壓帶寬度，避免過度調(diào)降NVM的臨界電壓而導致NVM的臨界電壓低于該臨界電壓帶的下界 限。從儲存材料中移除儲存電荷可達到降低已程序化(Programmed)NVM單元的臨界 電壓的目的，現(xiàn)有移除儲存電荷的方法為穿隧釋放儲存電荷或注入相反電荷的熱載子。但 是，上述現(xiàn)有方法會降低已程序化NVM單元的臨界電壓，而過度遠離寫入狀態(tài)。通常，在進行數(shù)次現(xiàn)有抹除操作后，臨界電壓會回到抹除狀態(tài)。現(xiàn)有移除電荷的方法無法利用足夠小 的臨界電壓減少量來調(diào)降已程序化NVM單元的臨界電壓。在以下說明書中，將介紹本發(fā)明 臨界電壓調(diào)降方法，利用極少的臨界電壓減少量來降低已程序化NVM單元的臨界電壓。臨 界電壓減少量可以調(diào)整至非常小，保證已程序化MLC NVM單元的臨界電壓一定會落在一特 定位階所預期的臨界電壓帶范圍內(nèi)。

發(fā)明內(nèi)容
本發(fā)明的目的之一是提出一種臨界電壓調(diào)降方法，應用于多階儲存單元場效晶體 管式非易失性存儲單元。利用本發(fā)明的臨界電壓調(diào)降方法將臨界電壓調(diào)降至上限臨界電 壓以下、及利用現(xiàn)有程序化方法將臨界電壓調(diào)升至下限臨界電壓以上，NVM單元的儲存材料 中的電荷配置可以精確地控制在一特定電荷狀態(tài)的小范圍內(nèi)，進而達到較高數(shù)字儲存密度 (單位位/存儲器單元(multi-bits/cell))?，F(xiàn)有FET NVM單元包含第一導電型(conductivity type)的一基體(body)端、 第二導電型(該第二導電型相反于該第一導電型)的一源極(source)端及一漏極(drain) 端、具電性隔離(isolated)及電荷保存(retention)特性的一電荷儲存材料、及一控制柵 極(control gate)端，該控制柵極端被電性隔離開該電荷儲存材料，同時被構建為電性耦 合至該電荷儲存材料。本發(fā)明臨界電壓調(diào)降方法，應用于以N型場效晶體管(NFET)為主的EEPR0M，上述 EEPROM的電荷儲存材料中儲存電子，該方法包含以下步驟1.對該控制柵極端及該基體端，分別施加二個負偏壓(negative voltagebias) Vgneg 及 Vbneg02.在一段時間區(qū)間Tpuls內(nèi)，對該漏極端施加一具正電壓振幅的電壓脈沖Vdp。s(請 參考圖5A)?；蛘撸?.對該漏極端及該基體端，分別施加一正偏壓Vdp。s及一負偏壓VbMg。2.在一段時間區(qū)間Tpuls內(nèi)，對該控制柵極端施加一具負電壓振幅的電壓脈沖 Vgneg (請參考圖5B)。本發(fā)明臨界電壓調(diào)降方法，應用于以P型場效晶體管(PFET)為主的EEPR0M，上述 EEPROM的電荷儲存材料中儲存電洞(hole)，該方法包含以下步驟1.對該控制柵極端及該基體端，分別施加二個正偏壓Vgp。s及Vbp。s。2.在一段時間區(qū)間Tpuls內(nèi)，對該漏極端施加一具負電壓振幅的電壓脈沖Vdmg (請 參考圖6A)。或者，1.對該漏極端及該基體端，分別施加一負偏壓Vdneg及一正偏壓Vbp。s。2.在一段時間區(qū)間Tpuls內(nèi)，對該控制柵極端施加一具正電壓振幅的電壓脈沖 Vdp。s (請參考圖6B)。根據(jù)以下三個步驟，決定控制柵極電壓量Vg、漏極電壓量Vd及基體電壓量Vb 1.將NVM單元程序化至最高臨界電壓位階。亦即，對NFET而言，多數(shù)的電子存于 儲存材料中；而對PFET而言，多數(shù)的電洞存于儲存材料中。
2.對于一已知漏極電壓的極性相反于控制柵極電壓及基體電壓，基體電壓大小隨 著一選定的控制柵極電壓大小而調(diào)整，致使基體與漏極接面的反向偏壓(reversed bias) 產(chǎn)生能帶穿隧效應(band to band tunneling)(如圖7及圖8)，以消滅(annihilate)儲存 電荷或從儲存材料釋放出(release)儲存電荷，并進而導致NVM單元的臨界電壓在最短電 壓脈沖持續(xù)時間(shortest available pulseduration)內(nèi)下降，從最高臨界電壓位階下降 到一預設的臨界電壓減少量。3.在相同偏壓及電壓脈沖振幅條件下，當NVM單元的臨界電壓在較低的臨界電壓 位階時，若要達到相同的預設臨界電壓減少量，則需增加電壓脈沖持續(xù)時間。


圖IA IE顯示不同架構的NFET EEPROM的剖面圖；圖2A 2E顯示不同架構的PFET EEPROM的剖面圖；圖3為例示四位儲存單元NVM的多階儲存單元窗口圖。本發(fā)明臨界電壓調(diào)降方法 用來將目標臨界電壓降低至各位階的上界限臨界電壓以下；圖4A及圖4B為顯示N通道EEI3ROM與P通道EEI3ROM,及NFET與PFET的等效電路 端；圖5顯示利用下列方式的其一以調(diào)降NFET EPROM的臨界電壓(a)對控制柵極端 及基體端，分別施加二個負偏壓，以及對漏極端施加一正電壓脈沖；或者(b)對控制柵極端 施加一負電壓脈沖、對基體端施加一負偏壓及對漏極端施加一正偏壓；圖6顯示利用下列方式的其一以調(diào)降PFET EPROM的臨界電壓(a)對控制柵極端 及基體端，分別施加二個正偏壓，以及對漏極端施加一負電壓脈沖；或者(b)對控制柵極端 施加一正電壓脈沖、對基體端施加一正偏壓及對漏極端施加一負偏壓；圖7顯示調(diào)降NFET EPROM的過度程序化臨界電壓的電氣過程的剖面圖；圖8顯示調(diào)降PFET EPROM的過度程序化臨界電壓的電氣過程的剖面圖；圖9為根據(jù)0. 13 μ m制造工藝的N型浮動柵極FET NVM元件，顯示量測臨界電壓及 調(diào)降電壓脈沖數(shù)目的關系圖。其中，對所有臨界電壓位階，各電壓脈沖持續(xù)時間約在0.2μ s 至100 μ s范圍內(nèi)，而臨界電壓減少量大約是每次電壓脈沖減少10mV。附圖標號Vd漏極電壓Vg柵極電壓Vb基體電壓Vs源極電壓
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，下面結合附圖對本發(fā)明實施 例做進一步詳細說明。在此，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，但并不作為 對本發(fā)明的限定。本發(fā)明提供臨界電壓調(diào)降方法，以調(diào)降多階儲存單元場效晶體管式非易失性存儲 單元的過度程序化的臨界電壓。以下的說明將舉出本發(fā)明的數(shù)個較佳的示范實施例，本領域技術人員應可理解，本發(fā)明可采用各種可能的方式實施，并不限于下列示范的實施例或 實施例中的特征。以下以0. 13μπι制造工藝的多浮動柵極(poly floating gate) NVM單元(如圖 4A及圖4B)為例，詳細說明本發(fā)明。請注意，本發(fā)明不受限于NVM單元的型態(tài)(type)、制造 工藝世代、或電荷儲存材料，如氮化物薄膜(nitride film)或納米晶體層(nano-crystal layer)。首先，利用一程序化方法將N型NVM單元程序化至最高臨界電壓位階，約9V。接 著，對N型NVM單元的設定如圖5A所示漏極電壓振幅與控制柵極偏壓分別設定為2. 7V 與-6V、電壓脈沖持續(xù)時間設定為0. 2 μ S。實驗顯示，當基體偏壓設定為-4V時，NVM的臨 界電壓減少量約每次電壓脈沖降低10mV(10mV per pulse shot)，如圖9所示。在相同偏壓 及電壓脈沖振幅條件下，當NVM的臨界電壓在較低的臨界電壓位階時，調(diào)整電壓脈沖持續(xù) 時間以達到每次電壓脈沖均降低NVM的臨界電壓約IOmV的目標，直到電壓脈沖持續(xù)時間增 加到100 μ s為止，接近NVM單元的內(nèi)在(intrinsic)臨界電壓位階，亦即，浮動柵極沒有儲 存電荷(電洞或電子)時的NVM臨界電壓。在另一實施例中，利用程序化方法將N型NVM單元程序化至最高臨界電壓位階， 約9V。接著，對N型NVM單元的設定如圖5B所示漏極偏壓與基體偏壓分別設定為2. 7V 與-4V、電壓脈沖持續(xù)時間設定為0. 2 μ S。實驗顯示，當控制柵極脈沖振幅設定為-6V時， NVM的臨界電壓減少量約每次電壓脈沖降低10mV，如圖9所示。在相同偏壓及電壓脈沖振 幅條件下，當NVM的臨界電壓在較低的臨界電壓位階時，調(diào)整電壓脈沖持續(xù)時間以達到每 次電壓脈沖均降低NVM的臨界電壓約IOmV的目標，直到電壓脈沖持續(xù)時間增加到100 μ s 為止，接近NVM單元內(nèi)在(intrinsic)臨界電壓位階，亦即，浮動柵極沒有儲存電荷(電洞 或電子)時的NVM臨界電壓。以上雖以實施例說明本發(fā)明，但并不因此限定本發(fā)明的范圍，只要不脫離本發(fā)明 的要旨，本領域技術人員可進行各種變形或變更。以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳 細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限定本發(fā)明的保 護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本 發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種臨界電壓調(diào)降方法，其特征在于，應用于一過度程序化的場效晶體管非易失性 存儲單元上，所述方法包含以下步驟分別施加一第一電壓及一第二電壓至所述過度程序化FET NVM單元的控制柵極及基 體；以及在一預設時間內(nèi)，施加一信號至所述過度程序化FET NVM單元的漏極，以產(chǎn)生一有限臨 界電壓減少量；其中，所述第一電壓及所述第二電壓的極性相反于所述信號的極性。
2.如權利要求1所述的調(diào)降方法，其特征在于，所述信號是一電壓脈沖。
3.如權利要求1所述的調(diào)降方法，其特征在于，所述第二電壓為一接地電壓、或者和所 述第一電壓具相同極性的一電壓。
4.如權利要求1所述的調(diào)降方法，其特征在于，所述FETNVM單元具有多個存儲器狀 態(tài)，且各所述存儲器狀態(tài)對應一臨界電壓位階；以及，其中各所述臨界電壓位階具有一第一 界限及一第二界限，而且，所述有限臨界電壓減少量小于一臨界電壓位階的所述第一界限 及所述第二界限間的電壓差，而所述臨界電壓位階對應于一選定的存儲器狀態(tài)。
5.如權利要求1所述的調(diào)降方法，其特征在于，當所述過度程序化FETNVM單元為以N 型場效晶體管為主的NVM單元時，所述第一電壓及所述第二電壓為負極性。
6.如權利要求1所述的調(diào)降方法，其特征在于，當所述過度程序化FETNVM單元為以P 型場效晶體管為主的NVM單元時，所述第一電壓及所述第二電壓為正極性。
7.如權利要求1所述的調(diào)降方法，其特征在于，所述有限臨界電壓減少量根據(jù)所述預 設時間長度或所述第一電壓、所述第二電壓及所述信號的振幅來調(diào)整。
8.如權利要求1所述的調(diào)降方法，其特征在于，當所述有限臨界電壓減少量與所述第 一電壓、所述第二電壓及所述信號的振幅都固定時，所述預設時間長度與所述過度程序化 FET NVM單元的臨界電壓大小有關。
9.一種臨界電壓調(diào)降方法，其特征在于，應用于一過度程序化的場效晶體管非易失性 存儲單元上，所述方法包含以下步驟分別施加一第一電壓及一第二電壓至所述過度程序化FET NVM單元的漏極及基體；以及在一預設時間內(nèi)，施加一信號至所述過度程序化FET NVM單元的控制柵極，以產(chǎn)生一有 限臨界電壓減少量；其中，所述信號及所述第二電壓的極性相反于所述第一電壓的極性。
10.如權利要求9所述的調(diào)降方法，其特征在于，所述信號是一電壓脈沖。
11.如權利要求9所述的調(diào)降方法，其特征在于，所述第二電壓為一接地電壓、或者和 所述第一電壓具相同極性的一電壓。
12.如權利要求9所述的調(diào)降方法，其特征在于，所述FETNVM單元具有多個存儲體狀 態(tài)，且各所述存儲器狀態(tài)對應一臨界電壓位階；以及，其中各臨界電壓位階具有一第一界限 及一第二界限，而且，所述有限臨界電壓減少量小于一臨界電壓位階的所述第一界限及所 述第二界限間的電壓差，而所述臨界電壓位階對應于一選定的存儲器狀態(tài)。
13.如權利要求9所述的調(diào)降方法，其特征在于，當所述過度程序化FETNVM單元為以N 型場效晶體管為主的NVM單元時，所述第一電壓為正極性。
14.如權利要求9所述的調(diào)降方法，其特征在于，當所述過度程序化FETNVM單元為以P 型場效晶體管為主的NVM單元時，所述第一電壓為負極性。
15.如權利要求9所述的調(diào)降方法，其特征在于，所述有限臨界電壓減少量根據(jù)所述預 設時間長度或所述第一電壓、所述第二電壓及所述信號的振幅來調(diào)整。
16.如權利要求9所述的調(diào)降方法，其特征在于，當所述有限臨界電壓減少量與所述第 一電壓、所述第二電壓及所述信號的振幅都固定時，所述預設時間長度與所述過度程序化 FET NVM單元的臨界電壓大小有關。
17.一種程序化方法，其特征在于，應用于一場效晶體管非易失性存儲單元上，所述FET NVM單元具有多個存儲器狀態(tài)，各所述存儲體狀態(tài)對應一臨界電壓位階，所述方法包含以下 步驟施加至少一第一信號以增加所述 Τ NVM單元的臨界電壓；比較所述FET NVM單元的臨界電壓與一預設電壓位階；以及當所述FET NVM單元的臨界電壓大于所述預設電壓位階時，施加一第一電壓、一第二電 壓及一第二信號至所述FET NVM單元，以產(chǎn)生一有限臨界電壓減少量；其中，所述第一電壓、所述第二電壓及所述第二信號的極性不是全部相同。
18.如權利要求17所述的程序化方法，其特征在于，各所述臨界電壓位階具有一第一 界限及一第二界限，且所述第二界限的電壓大于所述第一界限的電壓；其中，所述有限臨界 電壓減少量小于所述第一界限及所述第二界限間的電壓差。
19.如權利要求18所述的程序化方法，其特征在于，所述預設電壓位階為對應于一選 定的存儲器狀態(tài)的臨界電壓位階的第二界限。
20.如權利要求17所述的程序化方法，其特征在于，所述施加所述第一電壓、所述第二 電壓及所述第二信號的步驟包含分別施加所述第一電壓及所述第二電壓至所述FET NVM單元的控制柵極及基體；以及在一預設時間內(nèi)，施加所述第二信號至所述過度程序化FET NVM單元的漏極，以產(chǎn)生所 述有限臨界電壓減少量；其中，所述第一電壓及所述第二電壓的極性相反于所述第二信號的極性。
21.如權利要求20所述的程序化方法，其特征在于，所述第二信號是一電壓脈沖。
22.如權利要求20所述的程序化方法，其特征在于，所述第二電壓為一接地電壓、或者 和所述第一電壓具相同極性的一電壓。
23.如權利要求20所述的程序化方法，其特征在于，當所述過度程序化FETNVM單元為 以N型場效晶體管為主的NVM單元時，所述第一電壓及所述第二電壓為負極性。
24.如權利要求20所述的程序化方法，其特征在于，當所述過度程序化FETNVM單元為 以P型場效晶體管為主的NVM單元時，所述第一電壓及所述第二電壓為正極性。
25.如權利要求20所述的程序化方法，其特征在于，所述有限臨界電壓減少量根據(jù)所 述預設時間長度或所述第一電壓、所述第二電壓及所述第二信號的振幅來調(diào)整。
26.如權利要求20所述的程序化方法，其特征在于，當所述有限臨界電壓減少量與所 述第一電壓、所述第二電壓及所述第二信號的振幅都固定時，所述預設時間長度與所述過 度程序化FET NVM單元的臨界電壓大小有關。
27.如權利要求17所述的程序化方法，其特征在于，所述施加所述第一電壓、所述第二電壓及所述第二信號的步驟包含分別施加所述第一電壓及所述第二電壓至所述FET NVM單元的漏極及基體；以及在一預設時間內(nèi)，施加所述第二信號至所述過度程序化FET NVM單元的控制柵極，以產(chǎn) 生一有限臨界電壓減少量；其中，所述第二信號及所述第二電壓的極性相反于所述第一電壓的極性。
28.如權利要求27所述的程序化方法，其特征在于，所述第二信號是一電壓脈沖。
29.如權利要求27所述的程序化方法，其特征在于，所述第二電壓為一接地電壓、或者 和所述第一電壓具相同極性的一電壓。
30.如權利要求27所述的程序化方法，其特征在于，當所述FETNVM單元為NFT NVM單 元時，所述第一電壓為正極性。
31.如權利要求27所述的程序化方法，其特征在于，當所述FETNVM單元為以PFET NVM 單元時，所述第一電壓為負極性。
32.如權利要求27所述的程序化方法，其特征在于，所述有限臨界電壓減少量根據(jù)所 述預設時間長度或所述第一電壓、所述第二電壓及所述第二信號的振幅來調(diào)整。
33.如權利要求27所述的程序化方法，其特征在于，當所述有限臨界電壓減少量與所 述第一電壓、所述第二電壓及所述第二信號的振幅都固定時，所述預設時間長度與所述過 度程序化FET NVM單元的臨界電壓大小有關。
全文摘要
本發(fā)明實施例公開了一種臨界電壓調(diào)降方法及程序化方法，應用于一過度程序化場效晶體管式非易失性存儲單元，該方法包含以下步驟(a)分別施加一第一電壓及一第二電壓至該過度程序化場效晶體管式非易失性存儲單元的控制柵極及基體；(b)在一預設時間內(nèi)，施加一信號至該過度程序化場效晶體管式非易失性存儲單元的漏極，以產(chǎn)生一有限臨界電壓減少量；其中，該第一電壓及該第二電壓的極性相反于該信號的極性。因此，儲存材料中的電荷配置可以精確地控制在一特定電荷狀態(tài)的小范圍內(nèi)，進而達到較高數(shù)字儲存密度。
文檔編號G11C16/10GK102054535SQ20101050643
公開日2011年5月11日 申請日期2010年10月12日 優(yōu)先權日2009年11月5日
發(fā)明者王立中, 黃瑞鴻 申請人:閃晶半導體股份有限公司