專(zhuān)利名稱(chēng)：非易失性可編程存儲(chǔ)單元和存儲(chǔ)陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及存儲(chǔ)單元和存儲(chǔ)陣列，特別是涉及一種非易失性可編程存儲(chǔ)單 元和相關(guān)存儲(chǔ)陣列。
背景技術(shù)：
集成電路存儲(chǔ)單元是一種能夠存儲(chǔ)預(yù)定數(shù)量邏輯狀態(tài)的電路，最常見(jiàn)是兩個(gè)邏輯 狀態(tài)?；谠跊](méi)有電源的條件下能夠保持或者不能夠保持存儲(chǔ)狀態(tài)，存儲(chǔ)單元可以被分類(lèi) 為非易失性的或者易失性的。特別地，非易失性(NV)存儲(chǔ)單元能夠在斷電時(shí)保持其存儲(chǔ)狀 態(tài)。相反地，易失性存儲(chǔ)器在斷電時(shí)丟失其存儲(chǔ)狀態(tài)。所有集成電路非易失性可編程存儲(chǔ)單元包括一個(gè)可變?cè)摽勺冊(cè)軌驈牡?一條件(condition)變?yōu)榈诙l件，且甚至在電源被切斷時(shí)仍保持其第二條件。上述可變?cè)牡谝粭l件到第二條件的變化通常被稱(chēng)為對(duì)存儲(chǔ)單元進(jìn)行編程。在 某些配置中，當(dāng)可變?cè)揽扛郊又С蛛娐?即，驅(qū)動(dòng)器)而受到特定電壓、電流、或者其它 電壓-電流(電源)條件時(shí)，實(shí)現(xiàn)編程。一次可編程非易失性存儲(chǔ)單元(OTP NV)是非易失 性可編程存儲(chǔ)單元的一種類(lèi)型，對(duì)它的編程是不可逆的。在傳統(tǒng)的具有多個(gè)非易失性可編程存儲(chǔ)單元的非易失性可編程存儲(chǔ)陣列中，每個(gè) 存儲(chǔ)單元具有特定的地址位置，因此為了唯一編程(即，寫(xiě))或者讀取各個(gè)存儲(chǔ)單元，需要 地址譯碼電路以及寫(xiě)驅(qū)動(dòng)電路還有讀感測(cè)電路。在某些配置中，地址譯碼電路和讀感測(cè)電路可以在存儲(chǔ)單元間共享。然而，寫(xiě)驅(qū)動(dòng) 電路通常不在存儲(chǔ)單元間共享，因此，存儲(chǔ)陣列中的每個(gè)存儲(chǔ)單元具有自己的寫(xiě)驅(qū)動(dòng)電路。 眾所周知，寫(xiě)驅(qū)動(dòng)電路物理上是很大的，因?yàn)樗鼈冃枰诟唠娏麟娖骄哂械碗娫措娮?。因?yàn)?物理上很大，寫(xiě)驅(qū)動(dòng)電路趨向于限制能夠制備到集成電路中的存儲(chǔ)陣列中的非易失性可編 程存儲(chǔ)單元的數(shù)量。在某些傳統(tǒng)的具有多個(gè)非易失性可編程存儲(chǔ)單元的非易失性可編程存儲(chǔ)陣列中， 由各個(gè)讀感測(cè)電路感測(cè)每個(gè)存儲(chǔ)單元的狀態(tài)，編程或未編程。狀態(tài)檢測(cè)邊緣誤差、功耗、存取時(shí)間和硅區(qū)域約束是影響了讀感測(cè)電路的設(shè)計(jì)的 所有權(quán)衡。對(duì)于讀感測(cè)電路的要求也趨向于限制能夠制備于集成電路中的非易失性可編程 存儲(chǔ)單元的數(shù)量。另外，許多類(lèi)型的非易失性可編程存儲(chǔ)單元根據(jù)它們的邏輯狀態(tài)，獲得不同的電 流量。因此，傳統(tǒng)的具有多個(gè)非易失性可編程存儲(chǔ)單元的非易失性可編程存儲(chǔ)陣列可以根 據(jù)存儲(chǔ)陣列中的存儲(chǔ)單元的狀態(tài)以及它如何被存取或讀取，獲得不同的電流量。對(duì)于某些 電子系統(tǒng)，這個(gè)變化是不希望有的。人們希望能有一種非易失性可編程存儲(chǔ)單元和相關(guān)非易失性可編程存儲(chǔ)陣列，它 們能夠通過(guò)傳統(tǒng)的集成電路工藝制備，且能夠?qū)崿F(xiàn)高密度的非易失性可編程存儲(chǔ)單元，但 卻具有低操作功耗和高噪聲容限狀態(tài)檢測(cè)。

發(fā)明內(nèi)容
本發(fā)明提供一種非易失性可編程存儲(chǔ)單元，其耦合了兩端熔絲和三端反熔絲。當(dāng) 非易失性可編程存儲(chǔ)單元與非易失性可編程存儲(chǔ)陣列中的其它非易失性可編程存儲(chǔ)單元 組合時(shí)，非易失性可編程存儲(chǔ)單元能夠共享電軌的公共對(duì)。因此，非易失性可編程存儲(chǔ)陣列 僅僅需要單獨(dú)一個(gè)公共寫(xiě)驅(qū)動(dòng)電路和單獨(dú)一個(gè)公共讀驅(qū)動(dòng)電路。此外，在某些實(shí)施例中，非易失性可編程存儲(chǔ)單元能夠利用傳統(tǒng)CMOS或者BiCMOS 技術(shù)使用的普通器件或者結(jié)構(gòu)，它們能提供兼容普通CMOS邏輯電平的存儲(chǔ)單元輸出信號(hào)。 高密度的非易失性可編程存儲(chǔ)單元能夠制備在集成電路中的非易失性可編程存儲(chǔ)陣列中。根據(jù)本發(fā)明的一個(gè)方面，存儲(chǔ)單元包括存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)(write enable node)和存儲(chǔ)單元輸出節(jié)點(diǎn)。存儲(chǔ)單元還包括具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的熔絲，以及具有觸 發(fā)節(jié)點(diǎn)、第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的反熔絲。觸發(fā)節(jié)點(diǎn)被耦合到存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)。反熔絲 的第一節(jié)點(diǎn)和熔絲的第二節(jié)點(diǎn)被耦合到存儲(chǔ)單元輸出節(jié)點(diǎn)。在存儲(chǔ)單元輸出節(jié)點(diǎn)出現(xiàn)的第 一電壓和第二電壓表示存儲(chǔ)單元的第一二元狀態(tài)和第二二元狀態(tài)。根據(jù)本發(fā)明的另一方面，存儲(chǔ)陣列具有多個(gè)存儲(chǔ)單元。多個(gè)存儲(chǔ)單元包括對(duì)應(yīng)的 多個(gè)存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)和對(duì)應(yīng)的多個(gè)存儲(chǔ)單元輸出節(jié)點(diǎn)。多個(gè)存儲(chǔ)單元還包括對(duì)應(yīng)的多 個(gè)熔絲，每個(gè)熔絲具有相應(yīng)的第一節(jié)點(diǎn)和相應(yīng)的第二節(jié)點(diǎn)。多個(gè)存儲(chǔ)單元還包括對(duì)應(yīng)的多 個(gè)反熔絲。每個(gè)反熔絲具有相應(yīng)的觸發(fā)節(jié)點(diǎn)、相應(yīng)的第一節(jié)點(diǎn)和相應(yīng)的第二節(jié)點(diǎn)。每個(gè)熔 絲的觸發(fā)節(jié)點(diǎn)被耦合到多個(gè)存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)中的相應(yīng)的一個(gè)。每個(gè)熔絲的第二節(jié)點(diǎn)和 每個(gè)反熔絲的第一節(jié)點(diǎn)被耦合到多個(gè)存儲(chǔ)單元輸出節(jié)點(diǎn)中的相應(yīng)的一個(gè)。在多個(gè)存儲(chǔ)單元 輸出節(jié)點(diǎn)中的每一個(gè)節(jié)點(diǎn)出現(xiàn)的相應(yīng)的第一電壓和第二電壓表示多個(gè)存儲(chǔ)單元中的每一 個(gè)相應(yīng)節(jié)點(diǎn)的相應(yīng)的第一二元狀態(tài)和第二二元狀態(tài)。根據(jù)本發(fā)明的另一個(gè)方面，存儲(chǔ)單元包括第一和第二存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)和存儲(chǔ) 單元輸出節(jié)點(diǎn)。存儲(chǔ)單元還包括具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的第一熔絲。存儲(chǔ)單元還包括具 有觸發(fā)節(jié)點(diǎn)、第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的第一反熔絲。第一反熔絲的第一節(jié)點(diǎn)被耦合到第一熔 絲的第二節(jié)點(diǎn)。第一反熔絲的觸發(fā)節(jié)點(diǎn)被耦合到第一存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)。存儲(chǔ)單元還包 括具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的第二熔絲。第二熔絲的第一節(jié)點(diǎn)被耦合到第一熔絲的第二節(jié) 點(diǎn)。存儲(chǔ)單元還包括具有觸發(fā)節(jié)點(diǎn)、第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的第二反熔絲。第二反熔絲的觸 發(fā)節(jié)點(diǎn)被耦合到第二存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)。第二反熔絲的第一節(jié)點(diǎn)和第二熔絲的第二節(jié)點(diǎn) 被耦合到存儲(chǔ)單元輸出節(jié)點(diǎn)。第二反熔絲的第二節(jié)點(diǎn)被耦合到第一熔絲的第一節(jié)點(diǎn)。利用 這樣配置，存儲(chǔ)單元可以被編程不止一次。


本發(fā)明的上述特征，以及本發(fā)明自身，從以下附圖的詳細(xì)說(shuō)明中可以被更全面地
理解，其中圖1是示出了一種類(lèi)型的非易失性可編程存儲(chǔ)單元的框圖；圖IA是示出了另一種類(lèi)型的非易失性可編程存儲(chǔ)單元的框圖；圖2是示出了非易失性可編程存儲(chǔ)陣列的框圖，該非易失性可編程存儲(chǔ)陣列具有 多個(gè)圖1中所示的類(lèi)型的非易失性可編程存儲(chǔ)單元，且具有單獨(dú)一個(gè)讀驅(qū)動(dòng)電路和單獨(dú)一 個(gè)寫(xiě)驅(qū)動(dòng)電路；
圖3是示出了另一個(gè)非易失性可編程存儲(chǔ)器的框圖，該非易失性可編程存儲(chǔ)器具 有多個(gè)圖2中所示的類(lèi)型的非易失性可編程存儲(chǔ)單元，且具有單獨(dú)一個(gè)讀驅(qū)動(dòng)電路和單獨(dú) 一個(gè)寫(xiě)驅(qū)動(dòng)電路； 圖4是示出了另一個(gè)非易失性可編程存儲(chǔ)器的框圖，該非易失性可編程存儲(chǔ)器具 有多個(gè)圖2中所示的類(lèi)型的非易失性可編程存儲(chǔ)單元，且具有單獨(dú)一個(gè)讀驅(qū)動(dòng)電路和單獨(dú) 一個(gè)寫(xiě)驅(qū)動(dòng)電路；圖5是示出了另一個(gè)非易失性可編程存儲(chǔ)器的框圖，該非易失性可編程存儲(chǔ)器具 有多個(gè)圖1中所示的類(lèi)型的非易失性可編程存儲(chǔ)單元，且具有單獨(dú)一個(gè)讀驅(qū)動(dòng)電路和單獨(dú) 一個(gè)寫(xiě)驅(qū)動(dòng)電路；圖6是表示對(duì)非易失性可編程存儲(chǔ)單元，例如圖1的非易失性可編程存儲(chǔ)單元進(jìn) 行編程的圖表；以及圖7是示出了典型的非易失性可再編程存儲(chǔ)單元的框圖，該非易失性可再編程存 儲(chǔ)單元可以被編程接著再編程兩次。
具體實(shí)施例方式在描述本發(fā)明之前，解釋一些介紹性的概念和術(shù)語(yǔ)。如這里使用的，術(shù)語(yǔ)“反熔絲” 被用來(lái)描述一種器件，該器件通常具有相對(duì)高的電阻，例如大于一兆歐姆，且該器件可以被 編程為具有相對(duì)低的電阻，例如100歐姆。反熔絲以各種形式存在，包括但不限于基于反熔 絲的匪OS和PMOS場(chǎng)效應(yīng)晶體管(FET)。傳統(tǒng)的反熔絲是兩端器件，且通過(guò)在兩端上施加特定電壓-電流條件而從高電阻 條件變?yōu)榈碗娮钘l件。例如，齊納擊穿反熔絲(zener zapping antifuse)和氧化層擊穿反 熔絲就是兩端反熔絲的兩種傳統(tǒng)的類(lèi)型。應(yīng)該理解，對(duì)于這種兩端器件，如果并行放置多 個(gè)，就沒(méi)有辦法編程特定的反熔絲，而不編程其他的反熔絲。與傳統(tǒng)的反熔絲相反的是，這里所述的反熔絲是三端器件，采用以下結(jié)合圖6所 描述的方式，通過(guò)在兩端之間施加電壓并向“觸發(fā)節(jié)點(diǎn)”施加“寫(xiě)信號(hào)”，將其從高電阻條件 變?yōu)榈碗娮钘l件。觸發(fā)節(jié)點(diǎn)實(shí)質(zhì)上耦合到雙極晶體管的基極。雙極晶體管具有作為基極電 位的函數(shù)的集電極-發(fā)射極擊穿電壓。如這里所使用的，術(shù)語(yǔ)“熔絲”被用來(lái)描述一種器件，該器件通常具有相對(duì)低的電 阻，例如0. 1歐姆，并且該器件可以被編程為具有相對(duì)高的電阻，例如，大于一兆歐姆。熔絲 以各種形式存在，包括但不限于，金屬或者多晶硅熔絲。參考圖1，典型的非易失性可編程存儲(chǔ)單元12包括存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)12-2和存 儲(chǔ)單元輸出節(jié)點(diǎn)12-1。存儲(chǔ)單元還包括具有第一節(jié)點(diǎn)Ha和第二節(jié)點(diǎn)14b的熔絲14。存 儲(chǔ)單元12還包括具有觸發(fā)節(jié)點(diǎn)16c、第一節(jié)點(diǎn)16a和第二節(jié)點(diǎn)16b的反熔絲16。觸發(fā)節(jié)點(diǎn) 16c被耦合到存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)12-2。反熔絲16的第一節(jié)點(diǎn)16a和熔絲14的第二節(jié)點(diǎn) 14b被耦合到存儲(chǔ)單元輸出節(jié)點(diǎn)12-1。在操作中，具有第一電壓和第二電壓的信號(hào)20出現(xiàn) 在存儲(chǔ)單元輸出節(jié)點(diǎn)12-1，特別當(dāng)在熔絲14的第一節(jié)點(diǎn)1 和反熔絲16的第二節(jié)點(diǎn)16b 之間施加電壓差時(shí)。第一電壓和第二電壓表示存儲(chǔ)單元12的第一二元狀態(tài)和第二二元狀 態(tài)。最初，在編程存儲(chǔ)單元12之前，與反熔絲16的第一節(jié)點(diǎn)16a和第二節(jié)點(diǎn)16b之間的反熔絲16的較高初始電阻相比，在熔絲14的第一節(jié)點(diǎn)1 和第二節(jié)點(diǎn)14b之間，熔絲14 具有較低的初始電阻。在編程存儲(chǔ)單元12之后，與熔絲14的較低初始電阻相比，在熔絲14的第一節(jié)點(diǎn) 1 和第二節(jié)點(diǎn)14b之間，熔絲14具有較高的編程電阻，并且與反熔絲16的較高初始電阻 和熔絲14的較高編程電阻相比，在反熔絲16的第一節(jié)點(diǎn)16a和第二節(jié)點(diǎn)16b之間，反熔絲 16具有較低的編程電阻。在某些實(shí)施例中，最初，在對(duì)存儲(chǔ)單元12進(jìn)行編程之前，在熔絲14的第一節(jié)點(diǎn)1 和反熔絲16的第二節(jié)點(diǎn)16b之間的電阻大于大約一兆歐姆，并且，在對(duì)存儲(chǔ)單元12進(jìn)行編 程之后，在熔絲14的第一節(jié)點(diǎn)1 和反熔絲16的第二節(jié)點(diǎn)16b之間的電阻也大于大約一兆 歐姆。在某些實(shí)施例中，在對(duì)存儲(chǔ)單元12進(jìn)行編程之前和之后，在熔絲14的第一節(jié)點(diǎn) Ha和反熔絲16的第二節(jié)點(diǎn)16b之間，存儲(chǔ)單元12具有基本相同的電阻。因此，在某些實(shí) 施例中，在對(duì)存儲(chǔ)單元12進(jìn)行編程之前和之后，存儲(chǔ)單元12具有基本相同的功耗。在編程操作中，熔絲14的第一節(jié)點(diǎn)1 和反熔絲16的第二節(jié)點(diǎn)16b被耦合，以接 收VDD電壓總線(xiàn)10和VSS電壓總線(xiàn)18之間的寫(xiě)電壓差。在讀操作中，熔絲14的第一節(jié)點(diǎn) Ha和反熔絲16的第二節(jié)點(diǎn)16b被耦合，以接收讀電壓差。在某些實(shí)施例中，讀電壓差與寫(xiě) 電壓差不同。應(yīng)該理解，當(dāng)這里描述寫(xiě)電壓或者讀電壓時(shí)，假定寫(xiě)電壓或者讀電壓屬于VDD電 壓總線(xiàn)10和VSS電壓總線(xiàn)18之間的電壓差。在某些實(shí)施例中，VSS電壓總線(xiàn)18被接地或 者接零伏特。存儲(chǔ)單元12的節(jié)點(diǎn)12-3被耦合到VDD電壓總線(xiàn)10以及熔絲的第一節(jié)點(diǎn)14a。存 儲(chǔ)單元12的節(jié)點(diǎn)12-4被耦合到VSS電壓總線(xiàn)18和反熔絲16的第二節(jié)點(diǎn)16b。在VDD電 壓總線(xiàn)10上出現(xiàn)的電壓比VSS電壓總線(xiàn)18上出現(xiàn)的電壓要高。根據(jù)以下結(jié)合圖2-6的討論，對(duì)存儲(chǔ)單元12的編程和讀取將會(huì)更好理解。然而， 在將存儲(chǔ)單元12從第一二元狀態(tài)編程到第二二元狀態(tài)期間，反熔絲16被配置成接收寫(xiě)允 許節(jié)點(diǎn)12-2的預(yù)定電壓-電流信號(hào)22，該節(jié)點(diǎn)被耦合到觸發(fā)節(jié)點(diǎn)16c，并且，響應(yīng)于預(yù)定電 壓-電流信號(hào)22以及VDD電壓總線(xiàn)10上(S卩，在節(jié)點(diǎn)12-3和12_4之間)出現(xiàn)的寫(xiě)電壓， 反熔絲16被配置成不可逆地改變電阻，以使得與反熔絲16的較高初始電阻相比，在反熔絲 16的第一節(jié)點(diǎn)16a和第二節(jié)點(diǎn)16b之間具有較低的編程電阻。此后，響應(yīng)于反熔絲16改變 電阻，熔絲14被配置成不可逆地改變電阻，即熔固(blow)，以使得與熔絲14的較低初始電 阻和反熔絲16的較低編程電阻相比，在熔絲14的第一節(jié)點(diǎn)1 和第二節(jié)點(diǎn)14b之間，具有 較高的編程電阻，結(jié)果使存儲(chǔ)單元輸出節(jié)點(diǎn)12-1上出現(xiàn)的電壓20從第一電壓變化為第二 電壓(當(dāng)讀電壓被施加到節(jié)點(diǎn)12-3和12-4上時(shí))。為了編程，預(yù)定電壓-電流信號(hào)22高 于在VSS電壓總線(xiàn)18上出現(xiàn)的電壓。在某些配置中，對(duì)應(yīng)于第一二元狀態(tài)的第一電壓在2到5伏特范圍中，對(duì)應(yīng)于第 二二元狀態(tài)的第二電壓在O到0. 5伏特范圍中。現(xiàn)在參考圖1A，另一個(gè)典型的非易失性可編程存儲(chǔ)單元32包括存儲(chǔ)單元寫(xiě)允許 節(jié)點(diǎn)32-2和存儲(chǔ)單元輸出節(jié)點(diǎn)32-1。存儲(chǔ)單元32還包括具有第一節(jié)點(diǎn)36a和第二節(jié)點(diǎn) 36b的熔絲36。存儲(chǔ)單元32還包括具有觸發(fā)節(jié)點(diǎn)34c、第一節(jié)點(diǎn)3 和第二節(jié)點(diǎn)34b的反熔絲34。觸發(fā)節(jié)點(diǎn);Mc被耦合到存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)32-2。反熔絲34的第一節(jié)點(diǎn)3 和 熔絲36的第二節(jié)點(diǎn)36b被耦合到存儲(chǔ)單元輸出節(jié)點(diǎn)32-1。在操作中，具有第一電壓和第二 電壓的信號(hào)40出現(xiàn)在存儲(chǔ)單元輸出節(jié)點(diǎn)32-1，尤其是當(dāng)在熔絲36的第一節(jié)點(diǎn)36a和反熔 絲34的第二節(jié)點(diǎn)34b之間施加電壓差時(shí)。第一電壓和第二電壓表示存儲(chǔ)單元32的第一二 元狀態(tài)和第二二元狀態(tài)。最初，在對(duì)存儲(chǔ)單元32進(jìn)行編程之前，與反熔絲34的第一節(jié)點(diǎn)3 和第二節(jié)點(diǎn) 34b之間的反熔絲34的較高初始電阻相比，在熔絲36的第一節(jié)點(diǎn)36a和第二節(jié)點(diǎn)36b之 間，熔絲36具有較低的初始電阻。在對(duì)存儲(chǔ)單元32進(jìn)行編程之后，與熔絲36的較低初始電阻相比，熔絲36在熔絲 36的第一節(jié)點(diǎn)36a和第二節(jié)點(diǎn)36b之間具有較高的編程電阻，并且與反熔絲34的較高初始 電阻和熔絲36的較高編程電阻相比，在反熔絲34的第一節(jié)點(diǎn)3 和第二節(jié)點(diǎn)34b之間，反 熔絲34具有較低的編程電阻。在某些實(shí)施例中，最初，在對(duì)存儲(chǔ)單元32進(jìn)行編程之前，熔絲36的第一節(jié)點(diǎn)36a 和反熔絲34的第二節(jié)點(diǎn)34b之間的電阻大于大約一兆歐姆，并且，在對(duì)存儲(chǔ)單元32進(jìn)行編 程之后，熔絲36的第一節(jié)點(diǎn)36a和反熔絲34的第二節(jié)點(diǎn)34b之間的電阻也大于大約一兆 歐姆。在某些實(shí)施例中，在對(duì)存儲(chǔ)單元32進(jìn)行編程之前和之后，存儲(chǔ)單元32在熔絲36 的第一節(jié)點(diǎn)36a和反熔絲34的第二節(jié)點(diǎn)34b之間具有基本相同的電阻。因此，在某些實(shí)施 例中，在對(duì)存儲(chǔ)單元32進(jìn)行編程之前和之后，存儲(chǔ)單元32具有基本相同的功耗。在編程操作中，熔絲36的第一節(jié)點(diǎn)36a和反熔絲34的第二節(jié)點(diǎn)34b被耦合以接 收VDD電壓總線(xiàn)30和VSS電壓總線(xiàn)38之間的寫(xiě)電壓差。在讀操作中，熔絲36的第一節(jié)點(diǎn) 36a和反熔絲34的第二節(jié)點(diǎn)34b被耦合以接收讀電壓差。在某些實(shí)施例中，讀電壓與寫(xiě)電 壓不同。應(yīng)該理解，當(dāng)這里描述寫(xiě)電壓或者讀電壓時(shí)，假定寫(xiě)電壓或者讀電壓與VDD電壓 總線(xiàn)30和VSS電壓總線(xiàn)38之間的電壓差有關(guān)。在某些實(shí)施例中，VSS電壓總線(xiàn)38被接地 或者接零伏特。存儲(chǔ)單元32的節(jié)點(diǎn)32-3被耦合到VDD電壓總線(xiàn)30以及反熔絲34的第二節(jié)點(diǎn) 34b0存儲(chǔ)單元32的節(jié)點(diǎn)32-4被耦合到VSS電壓總線(xiàn)38和熔絲36的第一節(jié)點(diǎn)36a。在 VDD電壓總線(xiàn)30上出現(xiàn)的電壓比VSS電壓總線(xiàn)38上出現(xiàn)的電壓要高。根據(jù)以下結(jié)合圖2-6的討論，對(duì)存儲(chǔ)單元32的編程和讀取將會(huì)更好理解。然而， 在將存儲(chǔ)單元32從第一二元狀態(tài)編程到第二二元狀態(tài)期間，反熔絲34被配置成在寫(xiě)允許 節(jié)點(diǎn)32-2接收預(yù)定電壓-電流信號(hào)42，該寫(xiě)允許節(jié)點(diǎn)32-2被耦合到觸發(fā)節(jié)點(diǎn)34c，并且， 響應(yīng)于預(yù)定電壓-電流信號(hào)42以及VDD電壓總線(xiàn)30上(S卩，在節(jié)點(diǎn)32-3和32_4之間) 出現(xiàn)的寫(xiě)電壓，反熔絲34被配置成不可逆地改變電阻，以使得與反熔絲34的較高初始電阻 相比，在反熔絲34的第一節(jié)點(diǎn)3 和第二節(jié)點(diǎn)34b之間具有較低的編程電阻。此后，響應(yīng) 于反熔絲34改變電阻，熔絲36被配置成不可逆地改變電阻(即，熔固)，以使得與熔絲36 的較低初始電阻和反熔絲34的較低編程電阻相比，在熔絲36的第一節(jié)點(diǎn)36a和第二節(jié)點(diǎn) 36b之間，具有較高的編程電阻，結(jié)果使存儲(chǔ)單元輸出節(jié)點(diǎn)32-1上出現(xiàn)的電壓40從第一電 壓變化為第二電壓(當(dāng)讀電壓被施加到節(jié)點(diǎn)32-3和32-4上時(shí))。為了編程，預(yù)定電壓-電流信號(hào)42低于VDD電壓總線(xiàn)30上出現(xiàn)的電壓。在某些配置中，對(duì)應(yīng)于第一二元狀態(tài)的第一電壓在0到0. 5伏特范圍中，對(duì)應(yīng)于第 二二元狀態(tài)的第二電壓在2到5伏特范圍中。應(yīng)該認(rèn)識(shí)到，存儲(chǔ)單元32的第一二元狀態(tài)和 第二二元狀態(tài)的電壓與圖1的存儲(chǔ)單元12的第一二元狀態(tài)和第二二元狀態(tài)的電壓相反。現(xiàn)在參考圖2，非易失性可編程存儲(chǔ)陣列50包括多個(gè)存儲(chǔ)單元12a_12N，每個(gè)存儲(chǔ) 單元都具有以上結(jié)合圖1所描述的存儲(chǔ)單元12的類(lèi)型，但是具有附加的標(biāo)記字母a到N，其 表示存儲(chǔ)單元12的例子。例如，存儲(chǔ)單元1 是圖1的存儲(chǔ)單元12的第a個(gè)例子，它具有 節(jié)點(diǎn)12aa、12ab、12ac和12ad，它們是圖1的節(jié)點(diǎn)12a、12b、12c和12d的第a個(gè)例子。存儲(chǔ)單元Ua-12N被耦合在VDD電壓總線(xiàn)10 (也見(jiàn)圖1)和VSS電壓總線(xiàn)18 (也 見(jiàn)圖1)之間。VDD電壓總線(xiàn)10和VSS電壓總線(xiàn)18對(duì)于所有存儲(chǔ)單元是共用的。 如上所述，VDD電壓總線(xiàn)10上出現(xiàn)的電壓高于VSS電壓總線(xiàn)18上出現(xiàn)的電壓。存儲(chǔ)單元12a_12N的反熔絲16a_16N在圖1中有更詳細(xì)的顯示。對(duì)于某些半導(dǎo)體 制備工藝，反熔絲16a-16N可以被分別實(shí)施為存在于任何N型MOS (NMOS)器件70a_70N中 的寄生側(cè)向NPN晶體管68a-68N。然而對(duì)于其他半導(dǎo)體制備工藝，反熔絲16a_16N可以被分 別實(shí)施為雙極NPN晶體管68a-68N。寫(xiě)允許信號(hào)，例如，出現(xiàn)在寫(xiě)允許節(jié)點(diǎn)12ab、從而在觸發(fā)節(jié)點(diǎn)16ac上的寫(xiě)允許信 號(hào)72a(其電壓比VSS電壓總線(xiàn)18上出現(xiàn)的電壓要高)，趨向于使反熔絲16a首先接通，然 后如果VDD電壓總線(xiàn)10和VSS電壓總線(xiàn)18之間的電壓差處于編程電壓窗口內(nèi)，使反熔絲 16a擊穿，最后，使反熔絲16a熱散逸(thermally runaway)，不可逆地變成比施加觸發(fā)信號(hào) 之前更低的電阻。該操作和編程電壓窗口將結(jié)合圖6進(jìn)行更加詳細(xì)的描述。VDD電壓總線(xiàn)10被耦合以從VDD寫(xiě)驅(qū)動(dòng)電路56接收寫(xiě)電壓60。VDD電壓總線(xiàn)10 還被耦合以從VDD讀驅(qū)動(dòng)電路62接收讀電壓66。在某些實(shí)施例中，讀電壓66和寫(xiě)電壓60 是不同的電壓。在某些實(shí)施例中，讀電壓66比寫(xiě)電壓60要低。在某些實(shí)施例中，讀和寫(xiě)電 壓66、60是相同的。在某些實(shí)施例中，VSS電壓總線(xiàn)18被耦合到地或0伏特。在某些實(shí)施例中，寫(xiě)電壓60超過(guò)VSS電壓總線(xiàn)18大約10伏特，且讀電壓66超過(guò) VSS電壓總線(xiàn)18大約3伏特。在某些實(shí)施例中，通過(guò)寄生NPN晶體管68a的基極-發(fā)射極 二極管，將寫(xiě)允許信號(hào)7 鉗位在超過(guò)VSS電壓總線(xiàn)180. 7伏特。在任意特定時(shí)間，VDD電壓總線(xiàn)10僅僅接收電壓60、66之一。特別地，在對(duì)存儲(chǔ)器 50進(jìn)行編程期間，VDD電壓總線(xiàn)10接收寫(xiě)電壓60，而在讀取存儲(chǔ)器50期間，VDD電壓總線(xiàn) 10接收讀電壓66。分別根據(jù)在寫(xiě)(Wr)節(jié)點(diǎn)58和讀(Rd)節(jié)點(diǎn)64上接收的寫(xiě)和讀信號(hào)，確 定VDD電壓總線(xiàn)上出現(xiàn)的電壓。VDD寫(xiě)驅(qū)動(dòng)電路56被耦合以接收電壓52，該電壓52可以與寫(xiě)電壓60相同或相近， 但是該電壓52可以是連續(xù)的，而不受在寫(xiě)節(jié)點(diǎn)58上接收的寫(xiě)信號(hào)的控制。類(lèi)似地，VDD讀 驅(qū)動(dòng)電路62被耦合以接收電壓M，該電壓M可以與讀電壓66相同或相近，但是該電壓M 可以是連續(xù)的，而不受在讀節(jié)點(diǎn)64上接收的讀信號(hào)的控制。如結(jié)合圖1所述，在從第一二元狀態(tài)到第二二元狀態(tài)對(duì)存儲(chǔ)單元，例如存儲(chǔ)單元 12a進(jìn)行編程期間，反熔絲16a被配置成接收寫(xiě)允許信號(hào)，該寫(xiě)允許信號(hào)的形式為在寫(xiě)允許 節(jié)點(diǎn)12ab上、從而在觸發(fā)節(jié)點(diǎn)16ac上的預(yù)定電壓-電流信號(hào)72a，響應(yīng)于預(yù)定電壓7 或 者預(yù)定電流7 結(jié)合在VDD電壓總線(xiàn)10上出現(xiàn)的寫(xiě)電壓60，反熔絲16a被配置成不可逆地
11改變電阻，以使得與反熔絲16a的較高初始電阻相比，在反熔絲16a的第一節(jié)點(diǎn)16aa和第 二節(jié)點(diǎn)16ab之間具有較低編程電阻。此后，響應(yīng)于反熔絲16a改變電阻，熔絲1 被配置 成不可逆地改變電阻，即熔固，以使得與熔絲Ha的較低初始電阻和反熔絲16a的較低編程 電阻相比，在熔絲Ha的第一節(jié)點(diǎn)14aa和第二節(jié)點(diǎn)14ab之間具有較高編程電阻，從而使得 在存儲(chǔ)單元輸出節(jié)點(diǎn)12aa上出現(xiàn)的電壓20a從第一電壓變?yōu)榈诙妷骸５谝浑妷汉偷诙妷嚎梢允钱?dāng)讀電壓66出現(xiàn)在VDD電壓總線(xiàn)10上時(shí)的電壓。例 如，如果讀電壓66是5伏特，出現(xiàn)在VSS電壓總線(xiàn)18上的電壓是大約0伏特，即接地，那么 出現(xiàn)在輸出節(jié)點(diǎn)7 上的第一電壓，在編程之前，是大約5伏特，且在編程之后出現(xiàn)在輸出 節(jié)點(diǎn)7 上的第二電壓是大約0伏特。根據(jù)施加到各個(gè)觸發(fā)輸入節(jié)點(diǎn)16ac-16Nc的信號(hào)， 存儲(chǔ)單元12a-12N中的每一個(gè)以同樣的方式被編程且以同樣的方式工作。在某些實(shí)施例中，輸出驅(qū)動(dòng)電路76a_76N被耦合以分別接收存儲(chǔ)單元輸出信號(hào) 74a-74N和提供緩沖的輸出信號(hào)78a_78N。在某些備選配置中，寫(xiě)驅(qū)動(dòng)電路56和讀驅(qū)動(dòng)電路62不被使用。相應(yīng)地，電壓52 和電壓M從存儲(chǔ)陣列50外部接收，一次一個(gè)，且電壓52和電壓M被直接耦合到VDD電壓 總線(xiàn)10，這依賴(lài)于是否發(fā)生對(duì)存儲(chǔ)陣列50的編程，或者是否發(fā)生對(duì)存儲(chǔ)陣列50的讀取。也 可能存在與以下圖3-5中所示的存儲(chǔ)陣列相似的備選配置，但是不再贅述了?，F(xiàn)在參考圖3，非易失性可編程存儲(chǔ)陣列120包括多個(gè)存儲(chǔ)單元32a_32N，每個(gè)存 儲(chǔ)單元都具有上述結(jié)合圖IA所描述的存儲(chǔ)單元32的類(lèi)型，但是具有附加的標(biāo)記字母a到 N，其表示存儲(chǔ)單元32的例子。例如，存儲(chǔ)單元3 是圖IA的存儲(chǔ)單元32的第a個(gè)例子， 它具有節(jié)點(diǎn)32aa、32ab、32ac和32ad，它們是圖IA的節(jié)點(diǎn)32a、32b、32c和32d的第a個(gè)例 子。存儲(chǔ)單元3M-32N被耦合在VDD電壓總線(xiàn)30 (也見(jiàn)圖1A)和VSS電壓總線(xiàn)38 (也 見(jiàn)圖1A)之間。VDD電壓總線(xiàn)30和VSS電壓總線(xiàn)38對(duì)于所有存儲(chǔ)單元32a_32N是共用的。 如上所述，VDD電壓總線(xiàn)30上出現(xiàn)的電壓高于VSS電壓總線(xiàn)38上出現(xiàn)的電壓。存儲(chǔ)單元32a_32N的反熔絲34a_34N在圖IA中有更詳細(xì)的顯示。對(duì)于某些半導(dǎo) 體制備工藝，反熔絲34a-34N可以被分別實(shí)施為存在于任何P型MOS (PMOS)器件lMa_124N 中的寄生側(cè)向晶體管12M-122N。然而對(duì)于其他半導(dǎo)體制備工藝，反熔絲34a-34N可以被分 別實(shí)施為雙極PNP晶體管12h-122N。寫(xiě)允許信號(hào)，例如，出現(xiàn)在寫(xiě)允許節(jié)點(diǎn)32ab、從而在觸發(fā)節(jié)點(diǎn)34ac上的寫(xiě)允許信 號(hào)126a (其電壓比VDD電壓總線(xiàn)30上出現(xiàn)的電壓要高)，趨向于使反熔絲3 首先接通，然 后如果VDD電壓總線(xiàn)30和VSS電壓總線(xiàn)38之間的電壓差處于編程電壓窗口內(nèi)，使反熔絲 3 擊穿，最后，使反熔絲3 熱散逸，不可逆地變成比施加觸發(fā)信號(hào)之前更低的電阻。該操 作和編程電壓窗口將結(jié)合圖6進(jìn)行更加詳細(xì)的描述。VSS電壓總線(xiàn)30被耦合成從VSS寫(xiě)驅(qū)動(dòng)電路134接收寫(xiě)電壓136。VSS電壓總線(xiàn) 38還被耦合成從VSS讀驅(qū)動(dòng)電路140接收讀電壓142。在某些實(shí)施例中，讀電壓142和寫(xiě) 電壓136是不同的電壓。在某些實(shí)施例中，讀電壓142比寫(xiě)電壓136要低(即，負(fù)向取值更 小(less negative)).在某些實(shí)施例中，讀和寫(xiě)電壓142、136是相同的。在某些實(shí)施例中， VDD電壓總線(xiàn)30被耦合到地或0伏特。在某些實(shí)施例中，寫(xiě)電壓136低于VDD電壓總線(xiàn)30大約10伏特，且讀電壓142低于VDD電壓總線(xiàn)30大約3伏特。在某些實(shí)施例中，通過(guò)寄生PNP晶體管12 的基極-發(fā) 射極二極管，將寫(xiě)允許信號(hào)126a鉗位在低于VDD電壓總線(xiàn)300. 7伏特。在任意特定時(shí)間，VSS電壓總線(xiàn)30僅僅接收電壓136、142之一。特別地，在對(duì)存 儲(chǔ)器120進(jìn)行編程期間，VSS電壓總線(xiàn)38接收寫(xiě)電壓136，以及在讀取存儲(chǔ)器120期間，VSS 電壓總線(xiàn)38接收讀電壓142。分別根據(jù)在寫(xiě)(Wr)節(jié)點(diǎn)138和讀(Rd)節(jié)點(diǎn)144上接收的寫(xiě) 或讀信號(hào)，確定VSS電壓總線(xiàn)38上出現(xiàn)的電壓。VSS寫(xiě)驅(qū)動(dòng)電路134被耦合成接收電壓148，該電壓可以與寫(xiě)電壓136相同或相 近，但是該電壓可以是連續(xù)的，而不受寫(xiě)節(jié)點(diǎn)138上接收的寫(xiě)信號(hào)的控制。類(lèi)似地，VSS讀 驅(qū)動(dòng)電路40被耦合成接收電壓146，該電壓可以與讀電壓142相同或相近，但是該電壓可以 是連續(xù)的，而不受讀節(jié)點(diǎn)144上接收的讀信號(hào)的控制。如結(jié)合圖IA所述，在從第一二元狀態(tài)到第二二元狀態(tài)對(duì)存儲(chǔ)單元，例如存儲(chǔ)單元 32a進(jìn)行編程期間，反熔絲3 被配置成接收寫(xiě)允許信號(hào)，該寫(xiě)允許信號(hào)的形式為在寫(xiě)允許 節(jié)點(diǎn)32ab上、從而在觸發(fā)節(jié)點(diǎn)34ac上的預(yù)定電壓-電流信號(hào)U6a，響應(yīng)于預(yù)定電壓126a 或者預(yù)定電流126a結(jié)合在VSS電壓總線(xiàn)38上出現(xiàn)的寫(xiě)電壓136，反熔絲3 被配置成不可 逆地改變電阻，以使得與反熔絲34a的較高初始電阻相比，在反熔絲34a的第一節(jié)點(diǎn)34aa 和第二節(jié)點(diǎn)34ab之間具有較低編程電阻。此后，響應(yīng)于反熔絲3 改變電阻，熔絲36a被配 置成不可逆地改變電阻，即熔固，以使得與熔絲36a的較低初始電阻相比，在熔絲36a的第 一節(jié)點(diǎn)36aa和第二節(jié)點(diǎn)36ab之間具有較高編程電阻，從而使得在存儲(chǔ)單元輸出節(jié)點(diǎn)32aa 上出現(xiàn)的電壓128a從第一電壓變?yōu)榈诙妷骸５谝浑妷汉偷诙妷嚎梢允钱?dāng)讀電壓142出現(xiàn)在VSS電壓總線(xiàn)38上時(shí)產(chǎn)生的電 壓。例如，如果讀電壓142是負(fù)5伏特，即，出現(xiàn)在VDD電壓總線(xiàn)32上的電壓是大約0伏特， 那么出現(xiàn)在輸出節(jié)點(diǎn)128a上的第一電壓，在編程之前，是大約0伏特，且在編程之后出現(xiàn)在 輸出節(jié)點(diǎn)126a上的第二電壓是大約負(fù)5伏特。根據(jù)施加到各個(gè)觸發(fā)輸入節(jié)點(diǎn)3^c-34Nc 的信號(hào)，存儲(chǔ)單元32a-32N中的每一個(gè)以同樣的方式被編程且以同樣的方式工作。在某些實(shí)施例中，輸出驅(qū)動(dòng)電路130a_130N被耦合成分別在節(jié)點(diǎn)U8a_128N上接 收存儲(chǔ)單元輸出信號(hào)和提供緩沖的輸出信號(hào)13M-132N?，F(xiàn)在參考圖4，非易失性可編程存儲(chǔ)陣列200與圖2的非易失性可編程存儲(chǔ)陣列 50相似。然而，存儲(chǔ)陣列200包括圖3的存儲(chǔ)單元32a-32N，而不是圖2的存儲(chǔ)單元12a_12N。VDD電壓總線(xiàn)30被耦合成從VDD寫(xiě)驅(qū)動(dòng)電路206接收寫(xiě)電壓208。VDD電壓總線(xiàn) 30還被耦合成從VDD讀驅(qū)動(dòng)電路212接收讀電壓214。寫(xiě)電壓208可以與圖2的寫(xiě)電壓60 相同或者相近，且讀電壓214可以與圖2的讀電壓66相同或相近。在某些實(shí)施例中，VSS電 壓總線(xiàn)38被耦合到地或者0伏特。在任意特定時(shí)間，VDD電壓總線(xiàn)30僅僅接收電壓208、214之一。特別地，在對(duì)存儲(chǔ) 器200進(jìn)行編程期間，VDD電壓總線(xiàn)30接收寫(xiě)電壓208，而在讀取存儲(chǔ)器200期間，VDD電 壓總線(xiàn)30接收讀電壓214。分別根據(jù)在寫(xiě)(Wr)節(jié)點(diǎn)210和讀(Rd)節(jié)點(diǎn)218上接收的寫(xiě)和 讀信號(hào)，確定VDD電壓總線(xiàn)10上出現(xiàn)的電壓。寫(xiě)允許信號(hào)，例如寫(xiě)允許信號(hào)218a(其電壓低于VDD電壓總線(xiàn)30上出現(xiàn)的電壓) 趨向于使得反熔絲16a熔合，成為比施加觸發(fā)信號(hào)218a之前更低的電阻。VDD寫(xiě)驅(qū)動(dòng)電路210被耦合成接收電壓202，其可以與寫(xiě)電壓208相同或相近，但是它可以是連續(xù)的，而不受在寫(xiě)節(jié)點(diǎn)210接收的寫(xiě)信號(hào)的控制。類(lèi)似地，VDD讀驅(qū)動(dòng)電路212 被耦合成接收電壓204，其可以與讀電壓214相同或相近，但是它可以是連續(xù)的，而不受在 讀節(jié)點(diǎn)216接收的讀信號(hào)的控制。在某些實(shí)施例中，輸出驅(qū)動(dòng)電路22M-222N被耦合成分別接收存儲(chǔ)單元輸出信號(hào) 220a-220N和提供緩沖的輸出信號(hào)22^_2MN?，F(xiàn)在參考圖5，非易失性可編程存儲(chǔ)陣列270與圖3的非易失性可編程存儲(chǔ)陣 列120相似。然而，存儲(chǔ)陣列270包括圖2的存儲(chǔ)單元12a-12N，而不是圖3的存儲(chǔ)單元 32a-32N0VSS電壓總線(xiàn)18被耦合成從VSS寫(xiě)驅(qū)動(dòng)電路282接收寫(xiě)電壓觀4。VSS電壓總線(xiàn) 18還被耦合成從VSS讀驅(qū)動(dòng)電路288接收讀電壓四0。寫(xiě)電壓284可以與圖3的寫(xiě)電壓 136相同或者相近，且讀電壓290可以與圖3的讀電壓142相同或相近。在某些實(shí)施例中， VDD電壓總線(xiàn)10被耦合到地或者0伏特。在任意特定時(shí)間，VSS電壓總線(xiàn)18僅僅接收電壓觀4、290之一。特別地，在對(duì)存儲(chǔ) 器270進(jìn)行編程期間，VSS電壓總線(xiàn)18接收寫(xiě)電壓觀4，而在讀取存儲(chǔ)器270期間，VSS電 壓總線(xiàn)18接收讀電壓四0。分別根據(jù)在寫(xiě)(Wr)節(jié)點(diǎn)286和讀(Rd)節(jié)點(diǎn)292上接收的寫(xiě)和 讀信號(hào)，確定VSS電壓總線(xiàn)18上出現(xiàn)的電壓。寫(xiě)允許信號(hào)，例如，寫(xiě)允許信號(hào)272a(其電壓高于VSS電壓總線(xiàn)18上出現(xiàn)的電壓) 趨向于使得反熔絲16a熔合，成為比施加觸發(fā)信號(hào)之前更低的電阻。VSS寫(xiě)驅(qū)動(dòng)電路282被耦合成接收電壓四6，該電壓296可以與寫(xiě)電壓282相同或 相近，但是它可以是連續(xù)的，而不受在寫(xiě)節(jié)點(diǎn)286接收的寫(xiě)信號(hào)的控制。類(lèi)似地，VSS讀驅(qū) 動(dòng)電路288被耦合成接收電壓四4，該電壓294可以與讀電壓290相同或相近，但是它可以 是連續(xù)的，而不受在讀節(jié)點(diǎn)292接收的讀信號(hào)的控制。在某些實(shí)施例中，輸出驅(qū)動(dòng)電路276a_276N被耦合成分別接收存儲(chǔ)單元輸出信號(hào) 274a-274N和提供緩沖的輸出信號(hào)^0a_280N?，F(xiàn)在參考圖6，圖表340具有橫軸和豎軸，該橫軸具有以存儲(chǔ)單元輸出節(jié)點(diǎn)電壓為 單位的刻度，該豎軸具有以存儲(chǔ)單元電流為單位的刻度。以圖2的存儲(chǔ)單元12a為例，存 儲(chǔ)單元輸出節(jié)點(diǎn)電壓對(duì)應(yīng)于節(jié)點(diǎn)12aa上出現(xiàn)的電壓，在某些實(shí)施例中，該電壓與NMOS FET 70a的第一和第二節(jié)點(diǎn)16aa、16ab之間的電壓，即漏極-源極電壓相同。存儲(chǔ)單元電流對(duì)應(yīng) 于從第一節(jié)點(diǎn)12ac流到第二節(jié)點(diǎn)12ad的電流，在某些實(shí)施例中，該電流實(shí)質(zhì)上與流經(jīng)NMOS FET 70a的漏極電流相同。點(diǎn)350對(duì)應(yīng)于最大的漏極-源極擊穿電壓，此時(shí)對(duì)應(yīng)于點(diǎn)350的寫(xiě)電壓60(圖 2)被施加到存儲(chǔ)單元12a，并且此時(shí)寫(xiě)允許信號(hào)7 是低的，S卩，0伏特。點(diǎn)350被公認(rèn) 為BVdssS，其對(duì)應(yīng)于柵極短接地和主體短接地時(shí)的漏極源極擊穿電壓(Drain Source Breakdown Voltage with (s) horted to ground gate and (S) horted to gound bulk)。在 這種條件下，由于漏極-主體節(jié)雪崩擊穿，在節(jié)點(diǎn)16aa和16ab之間形成低阻抗路徑，且漏 極電流將開(kāi)始流經(jīng)NMOS FET 70a。因此，當(dāng)處于或高于漏極-源極擊穿電壓350的電壓被 施加到存儲(chǔ)單元，例如圖2的12a時(shí)，存儲(chǔ)單元1 被觸發(fā)，而不考慮寫(xiě)允許信號(hào)72a，導(dǎo)致 反熔絲16a(圖2)作為兩端器件工作。換句話(huà)說(shuō)，如果圖2的寫(xiě)電壓60(或者更具體而言， 如果在寫(xiě)電壓60和VSS電壓總線(xiàn)18之間的差值)遠(yuǎn)遠(yuǎn)大于漏極-源極擊穿電壓350，將發(fā)生對(duì)存儲(chǔ)單元12a的不期望的編程。點(diǎn)346對(duì)應(yīng)于最小漏極-源極擊穿電壓，當(dāng)對(duì)應(yīng)于點(diǎn)346的寫(xiě)電壓60 (圖幻被施 加到存儲(chǔ)單元1 上時(shí)，以及當(dāng)寫(xiě)允許信號(hào)7 是高的，即在節(jié)點(diǎn)16aa和16ab之間前向 偏置基極時(shí)，獲得該最小漏極-源極擊穿電壓。在這種條件下，由于漏極-主體結(jié)雪崩擊 穿以及寄生漏極-基極-源極側(cè)向NPN雙極晶體管的動(dòng)作所提供的倍增因子，在節(jié)點(diǎn)16aa 和16ab之間形成低阻抗路徑，且漏極電流將開(kāi)始流經(jīng)NMOS FET 70a。因此，應(yīng)用比點(diǎn)346 上的電壓更低的電壓，對(duì)于存儲(chǔ)單元將不產(chǎn)生編程效果。這個(gè)點(diǎn)346被公認(rèn)為BVdssO，其 對(duì)應(yīng)于柵極短接地且主體開(kāi)路時(shí)的漏極源極擊穿電壓(Drain Source Breakdown Voltage with(s)horted to ground gate and (0) pen bulk)。以上兩個(gè)所述的擊穿電壓電平 350 和 346對(duì)應(yīng)于編程窗口 352的邊界線(xiàn)。在編程窗口 352內(nèi)施加漏極-源極電壓，例如對(duì)應(yīng)于點(diǎn) 348的電壓，使反熔絲作為三端器件工作，它僅僅響應(yīng)于寫(xiě)允許信號(hào)7 來(lái)熔合。點(diǎn)348也在寫(xiě)信號(hào)72a (圖2)為低(即0伏特)時(shí)對(duì)應(yīng)于低于漏極_源極擊穿電 壓350的漏極-源極電壓。在這種條件下，沒(méi)有電流流經(jīng)反熔絲16a，且存儲(chǔ)單元1 保持 未編程。為了描述這里所述的存儲(chǔ)單元的編程機(jī)制，以下將描述熔絲和反熔絲分路電流及 其與輸出單元節(jié)點(diǎn)上的電壓的關(guān)系。由于熔絲和反熔絲的電流是相同的，因此通過(guò)兩個(gè)部 件的相交特征曲線(xiàn)可以獲得圖解法。具有部分370a、370b、370c和370e的曲線(xiàn)370對(duì)應(yīng)于反熔絲16a (圖幻在編程前 的特征曲線(xiàn)，此時(shí)寫(xiě)允許信號(hào)72a為低，即節(jié)點(diǎn)16ac和16ab之間存在短路。具有部分35^、3Mb、35k的曲線(xiàn)3M對(duì)應(yīng)于反熔絲16a(圖2)在編程前的特征 曲線(xiàn)，此時(shí)寫(xiě)允許信號(hào)72a為高，其以不為零的電流前向偏置FET 16a的主體-源極結(jié)。曲線(xiàn)358對(duì)應(yīng)于反熔絲16a (圖2)在已經(jīng)被編程之后，在反熔絲16a的漏極16aa 和源極16ab之間產(chǎn)生低電阻(接近短路)時(shí)的特征曲線(xiàn)。曲線(xiàn)364對(duì)應(yīng)于熔絲14a(圖2)在編程前的特征曲線(xiàn)，即，非常低的阻抗。曲線(xiàn)367對(duì)應(yīng)于熔絲14a(圖2)在編程之后、產(chǎn)生非常高的阻抗時(shí)的特征曲線(xiàn)。在普通的編程操作中，在點(diǎn)348開(kāi)始，寫(xiě)電壓60(圖2)首先被施加到存儲(chǔ)單元 12a (圖2)(即，施加到VDD電壓總線(xiàn)10，圖2)，同時(shí)寫(xiě)允許信號(hào)7 保持低。在這種條件下， 存儲(chǔ)單元電流，即，流經(jīng)熔絲Ha和反熔絲16a的電流，等于0，并且出現(xiàn)在輸出節(jié)點(diǎn)12aa上 的電壓等于寫(xiě)電壓60 (圖2)，對(duì)應(yīng)于曲線(xiàn)部分370a和曲線(xiàn)364的交叉點(diǎn)。當(dāng)寫(xiě)允許信號(hào)72a(圖2)被施加時(shí)，編程動(dòng)作開(kāi)始，并且反熔絲特征曲線(xiàn)從曲線(xiàn) 370變?yōu)榍€(xiàn)354，同時(shí)熔絲14a的特征曲線(xiàn)保持等于曲線(xiàn)364。反熔絲16a的這種變化產(chǎn) 生了對(duì)應(yīng)于點(diǎn)362的新的平衡點(diǎn)。在點(diǎn)362，反熔絲16a以及晶體管62a(圖2)中的功耗使得反熔絲16a的溫度升 高，其中反熔絲16a開(kāi)始經(jīng)歷熱散逸，使得反熔絲16a的特征曲線(xiàn)從特征曲線(xiàn)3M變?yōu)樘卣?曲線(xiàn)358。特征曲線(xiàn)的變化使存儲(chǔ)單元1 到達(dá)新的平衡點(diǎn)366，在該平衡點(diǎn)達(dá)到高的存儲(chǔ) 單元電流值372。一旦在點(diǎn)366達(dá)到高電流值372，熔絲1 就被迫消耗超過(guò)其接受能力的功率，從 而使其失效，即，被斷開(kāi)，并且使它的特征曲線(xiàn)從低阻抗未編程特征曲線(xiàn)364變?yōu)榉浅８叩?阻抗編程特征曲線(xiàn)367。因此，在曲線(xiàn)367和358的交叉點(diǎn)達(dá)到新的平衡點(diǎn)342，該點(diǎn)實(shí)質(zhì)上表示零電流和零電壓。結(jié)果，存儲(chǔ)單元電流停止熔固熔絲Ha和反熔絲16a，以及將完成 的編程動(dòng)作。在一個(gè)特定實(shí)施例中，高漏極電流值372大約是200mA。如果相關(guān)源極電阻，即VDD寫(xiě)驅(qū)動(dòng)電路56(圖2)的源極電阻加上熔絲Ha的電阻 以及全部電阻性互連都保持足夠低，那么對(duì)于在VDD編程窗口 352中的任何寫(xiě)電壓60(圖 2)，都可以完成上述操作。應(yīng)該理解，點(diǎn)348對(duì)應(yīng)于未編程存儲(chǔ)單元12a。在點(diǎn)348，流經(jīng)存儲(chǔ)單元的電流基 本上為零。因此，在編程前，存儲(chǔ)單元1 具有非常高的電阻，并且消耗非常少的功率。還 應(yīng)該理解，一旦完成了存儲(chǔ)單元1 的編程，達(dá)到點(diǎn)342，流經(jīng)存儲(chǔ)單元1 的電流基本上也 為零。因此，在編程后，存儲(chǔ)單元1 也具有非常高的電阻，并且消耗非常少的功率。還應(yīng)該理解，除了首先施加寫(xiě)電壓348 (60，圖幻，接著施加寫(xiě)允許信號(hào)72a (圖2)， 反向配置也可以被用來(lái)對(duì)存儲(chǔ)單元進(jìn)行編程。特別地，寫(xiě)允許信號(hào)7 可以被首先施加，從 而首先獲得特征曲線(xiàn)354，并且使初始平衡點(diǎn)等于如點(diǎn)342所示的平衡點(diǎn)。此后，寫(xiě)電壓60 可以被施加到圖2的VDD寫(xiě)總線(xiàn)10，使得FET 16a跟隨特征曲線(xiàn)354，直到它達(dá)到點(diǎn)362。 接著以上述方式進(jìn)行編程。在某些配置中，從點(diǎn)348轉(zhuǎn)化為點(diǎn)366大約是在十分之一微秒內(nèi)完成的，并且從施 加寫(xiě)允許信號(hào)72a的大約1微秒中到達(dá)最后的點(diǎn)342。在某些實(shí)施例中，點(diǎn)350是在大約12到15伏特的范圍內(nèi)，點(diǎn)346是在大約7到9 伏特的范圍內(nèi)，小量低于圖2的寫(xiě)電壓60的點(diǎn)348是在大約10伏特。在某些實(shí)施例中，點(diǎn) 366大約是在200mA。在某些實(shí)施例中，反熔絲，例如圖2的反熔絲16a是由CMOS或者BiCMOS半導(dǎo)體工 藝制造的，具有大約1微米的柵極寬度，大約1微米的柵極長(zhǎng)度。在某些實(shí)施例中，熔絲，例如圖2的熔絲1 是由鋁金屬化層制成的，具有大約0.5 歐姆的未編程電阻，大約1微米的厚度，大約1微米的寬度，以及大約5微米的長(zhǎng)度。在某 些配置中，寫(xiě)驅(qū)動(dòng)電路，例如圖2的寫(xiě)驅(qū)動(dòng)電路56具有大約20歐姆的輸出電阻。點(diǎn)344對(duì)應(yīng)于讀電壓，例如，圖2的讀電壓66，低于編程窗口 3M的電壓。當(dāng)圖表340的電壓表示與圖2的存儲(chǔ)陣列50相關(guān)的電壓時(shí)，應(yīng)該理解，相似的電 壓和操作與圖4的存儲(chǔ)器200相關(guān)。還應(yīng)該理解，由于圖3和圖5的存儲(chǔ)器120和270分 別以施加在VSS電壓總線(xiàn)38和18上的寫(xiě)電壓操作，因此低于VDD電壓總線(xiàn)30、10的電壓 必須被施加給那些存儲(chǔ)器。然而，本領(lǐng)域普通技術(shù)人員能夠根據(jù)圖表340識(shí)別合適的電壓?，F(xiàn)在參考圖7，非易失性可再編程存儲(chǔ)單元400包括具有第一節(jié)點(diǎn)40 和第二節(jié) 點(diǎn)404b的第一熔絲404。存儲(chǔ)單元400還包括具有觸發(fā)節(jié)點(diǎn)406c、第一節(jié)點(diǎn)406a和第二 節(jié)點(diǎn)406b的第一反熔絲406。第一反熔絲406的第一節(jié)點(diǎn)406a被耦合到第一熔絲404的 第二節(jié)點(diǎn)404b。存儲(chǔ)單元400還包括具有第一節(jié)點(diǎn)41 和第二節(jié)點(diǎn)414b的第二熔絲414。 第二熔絲414的第一節(jié)點(diǎn)41 被耦合到第一熔絲404的第二節(jié)點(diǎn)404b。存儲(chǔ)單元400還 包括具有觸發(fā)節(jié)點(diǎn)416c、第一節(jié)點(diǎn)416a和第二節(jié)點(diǎn)416b的第二反熔絲416。第二反熔絲 416的第一節(jié)點(diǎn)416a被耦合到第二熔絲414的第二節(jié)點(diǎn)414b。第二反熔絲416的第二節(jié) 點(diǎn)416b被耦合到第一熔絲404的第一節(jié)點(diǎn)4(Ma。在一次可再編程配置中，第二反熔絲416的第一節(jié)點(diǎn)416a和第二熔絲414的第二
16節(jié)點(diǎn)414b被耦合到可選存儲(chǔ)單元輸出節(jié)點(diǎn)40&。利用這種配置，當(dāng)首次編程時(shí)，通過(guò)在施 加寫(xiě)電壓到VDD電壓總線(xiàn)412的同時(shí)施加第一寫(xiě)信號(hào)410到第一寫(xiě)允許節(jié)點(diǎn)402b，第一反 熔絲406被熔合(fused)到低電阻條件，并且第一熔絲404被熔固到高電阻條件。當(dāng)首次 再編程時(shí)，通過(guò)在施加寫(xiě)電壓到VDD電壓總線(xiàn)412的同時(shí)施加寫(xiě)信號(hào)420到第二寫(xiě)允許節(jié) 點(diǎn)40 ，第二反熔絲416被熔合到低電阻條件，并且第二熔絲414被熔固到高電阻條件。應(yīng)該理解，在上述一次可再編程配置中，沒(méi)有使用第三熔絲422和第三反熔絲 424。對(duì)于這些配置，在操作中，當(dāng)在VDD電壓總線(xiàn)412和VSS電壓總線(xiàn)414之間施加寫(xiě)電 壓時(shí)，具有第一或者第二電壓的信號(hào)432出現(xiàn)在存儲(chǔ)單元輸出節(jié)點(diǎn)40&。第一電壓和第二 電壓表示當(dāng)經(jīng)編程以及當(dāng)經(jīng)再編程時(shí)存儲(chǔ)單元400的第一二元狀態(tài)和第二二元狀態(tài)。然而，在兩次可再編程配置中，非易失性可再編程存儲(chǔ)單元400還包括具有第一 節(jié)點(diǎn)42 和第二節(jié)點(diǎn)42 的第三熔絲422。在這些配置中，存儲(chǔ)單元400還可以包括具 有觸發(fā)節(jié)點(diǎn)4Mc、第一節(jié)點(diǎn)42 和第二節(jié)點(diǎn)424b的第三反熔絲424。第三反熔絲424的 第一節(jié)點(diǎn)42 被耦合到第三熔絲422的第二節(jié)點(diǎn)422b。第三反熔絲424的第一節(jié)點(diǎn)42 和第三熔絲422的第二節(jié)點(diǎn)422b被耦合到存儲(chǔ)單元輸出節(jié)點(diǎn)40加。以上論述了第一次再編程。為了實(shí)現(xiàn)第二次再編程，通過(guò)在施加寫(xiě)電壓到VDD電 壓總線(xiàn)412的同時(shí)施加第三寫(xiě)信號(hào)428到第三寫(xiě)允許節(jié)點(diǎn)402f，第三反熔絲似4被熔合到 低電阻條件，并且第三熔絲422被熔固到高電阻條件。對(duì)于具有所示的全部熔絲和反熔絲的實(shí)施例，在操作中，具有第一或者第二電壓 的信號(hào)430出現(xiàn)在存儲(chǔ)單元輸出節(jié)點(diǎn)40加，并且未使用存儲(chǔ)單元輸出節(jié)點(diǎn)4(^x。當(dāng)在VDD 電壓總線(xiàn)412和VSS電壓總線(xiàn)414之間施加讀電壓時(shí)，出現(xiàn)第一或第二電壓。第一電壓和 第二電壓表示在編程前、編程時(shí)、第一次再編程時(shí)，以及在第二次再編程時(shí)的存儲(chǔ)單元400 的第一二元狀態(tài)和第二二元狀態(tài)。當(dāng)存儲(chǔ)單元400被配置成允許一次編程和兩次再編程時(shí)，應(yīng)該理解具有更多熔絲 和更多反熔絲的其他存儲(chǔ)單元可以提供不止三次編程。這里所引用的所有參考文獻(xiàn)都將整體并入本文作為參考。已經(jīng)描述了本發(fā)明的優(yōu)選實(shí)施例，現(xiàn)在對(duì)于本領(lǐng)域普通技術(shù)人員而言，也可以采 用結(jié)合其概念的其他實(shí)施例。因此，這些實(shí)施例不應(yīng)被限制為所公開(kāi)的實(shí)施例，而應(yīng)僅由所 附權(quán)利要求的精神和范圍限制。
權(quán)利要求
1.一種存儲(chǔ)單元，包括存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)和存儲(chǔ)單元輸出節(jié)點(diǎn)；具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的熔絲；以及具有觸發(fā)節(jié)點(diǎn)、第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的反熔絲，其中所述觸發(fā)節(jié)點(diǎn)被耦合到所述存儲(chǔ) 單元寫(xiě)允許節(jié)點(diǎn)，其中所述反熔絲的第一節(jié)點(diǎn)和所述熔絲的第二節(jié)點(diǎn)被耦合到所述存儲(chǔ)單 元輸出節(jié)點(diǎn)，其中在所述存儲(chǔ)單元輸出節(jié)點(diǎn)上出現(xiàn)的第一電壓和第二電壓表示所述存儲(chǔ)單 元的第一二元狀態(tài)和第二二元狀態(tài)。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其中最初，在對(duì)所述存儲(chǔ)單元進(jìn)了編程之前，與所 述反熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的所述反熔絲的較高初始電阻相比，所述熔絲在所述 熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較低的初始電阻。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)單元，其中，在對(duì)所述存儲(chǔ)單元進(jìn)行編程之后，與所述熔 絲的較低初始電阻相比，所述熔絲在所述熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較高的編程 電阻，并且與所述反熔絲的較高初始電阻和所述熔絲的較高編程電阻相比，所述反熔絲在 所述反熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較低的編程電阻。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)單元，其中最初，在對(duì)所述存儲(chǔ)單元進(jìn)行編程之前，所述 熔絲的第一節(jié)點(diǎn)和所述反熔絲的第二節(jié)點(diǎn)之間的電阻大于大約一兆歐姆，并且其中，在對(duì) 所述存儲(chǔ)單元進(jìn)行編程之后，所述熔絲的第一節(jié)點(diǎn)和所述反熔絲的第二節(jié)點(diǎn)之間的電阻也 大于大約一兆歐姆。
5.根據(jù)權(quán)利要求3所述的存儲(chǔ)單元，其中在讀取所述存儲(chǔ)單元期間，在對(duì)所述存儲(chǔ)單 元進(jìn)行編程之前和之后，所述存儲(chǔ)單元具有基本相同的功耗。
6.根據(jù)權(quán)利要求3所述的存儲(chǔ)單元，其中，在對(duì)所述存儲(chǔ)單元進(jìn)行編程之前和之后，所 述存儲(chǔ)單元在所述熔絲的第一節(jié)點(diǎn)和所述反熔絲的第二節(jié)點(diǎn)之間具有基本相同的電阻。
7.根據(jù)權(quán)利要求3所述的存儲(chǔ)單元，其中在對(duì)所述存儲(chǔ)單元進(jìn)行編程期間，所述熔絲 的第一節(jié)點(diǎn)和所述反熔絲的第二節(jié)點(diǎn)被耦合成接收寫(xiě)電壓差。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)單元，其中在讀取所述存儲(chǔ)單元期間，所述熔絲的第一 節(jié)點(diǎn)和所述反熔絲的第二節(jié)點(diǎn)被耦合成接收讀電壓差。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)單元，其中所述讀電壓差與所述寫(xiě)電壓差不同。
10.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其中在將所述存儲(chǔ)單元從所述第一二元狀態(tài)編 程為所述第二二元狀態(tài)期間，預(yù)定的寫(xiě)電壓被施加在所述熔絲的第一節(jié)點(diǎn)和所述反熔絲的 第二節(jié)點(diǎn)之間，所述反熔絲被配置成在所述觸發(fā)節(jié)點(diǎn)接收預(yù)定的電壓-電流信號(hào)，響應(yīng)于 所述預(yù)定的電壓-電流信號(hào)，所述反熔絲被配置成不可逆地改變電阻，以使得與所述反熔 絲的較高初始電阻相比，在所述反熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較低的編程電阻， 并且，響應(yīng)于所述反熔絲改變電阻，所述熔絲被配置成不可逆地改變電阻，以使得與所述熔 絲的較低初始電阻和所述反熔絲的較低編程電阻相比，在所述熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn) 之間具有較高的編程電阻，從而使得當(dāng)讀電壓被施加到所述熔絲的第一節(jié)點(diǎn)和所述反熔絲 的第二節(jié)點(diǎn)之間時(shí)，所述存儲(chǔ)單元輸出節(jié)點(diǎn)上出現(xiàn)的電壓從所述第一電壓變化為所述第二 電壓。
11.一種包括多個(gè)存儲(chǔ)單元的存儲(chǔ)陣列，所述多個(gè)存儲(chǔ)單元包括對(duì)應(yīng)的多個(gè)存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)和對(duì)應(yīng)的多個(gè)存儲(chǔ)單元輸出節(jié)點(diǎn)；對(duì)應(yīng)的多個(gè)熔絲，每個(gè)熔絲具有相應(yīng)的第一節(jié)點(diǎn)和相應(yīng)的第二節(jié)點(diǎn)；以及對(duì)應(yīng)的多個(gè)反熔絲，每個(gè)反熔絲具有相應(yīng)的觸發(fā)節(jié)點(diǎn)、相應(yīng)的第一節(jié)點(diǎn)和相應(yīng)的第二 節(jié)點(diǎn)，其中每個(gè)熔絲的所述觸發(fā)節(jié)點(diǎn)被耦合到所述多個(gè)存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)中的相應(yīng)的一 個(gè)存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)，其中每個(gè)熔絲的第二節(jié)點(diǎn)和每個(gè)反熔絲的第一節(jié)點(diǎn)被耦合到多個(gè) 存儲(chǔ)單元輸出節(jié)點(diǎn)中的相應(yīng)的一個(gè)存儲(chǔ)單元輸出節(jié)點(diǎn)，其中在所述多個(gè)存儲(chǔ)單元輸出節(jié)點(diǎn) 中的每一個(gè)存儲(chǔ)單元輸出節(jié)點(diǎn)上出現(xiàn)的相應(yīng)的第一電壓和第二電壓表示所述多個(gè)存儲(chǔ)單 元中的每個(gè)相應(yīng)的存儲(chǔ)單元的相應(yīng)的第一二元狀態(tài)和第二二元狀態(tài)。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)陣列，其中最初，在對(duì)所述多個(gè)存儲(chǔ)單元中的所選擇 的具有相應(yīng)的熔絲和相應(yīng)的反熔絲的存儲(chǔ)單元進(jìn)行編程之前，與所述相應(yīng)的反熔絲的第一 節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的所述相應(yīng)的反熔絲的較高初始電阻相比，所述相應(yīng)的熔絲在所述相 應(yīng)的熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較低的初始電阻。
13.根據(jù)權(quán)利要求12所述的存儲(chǔ)陣列，其中，在對(duì)所述多個(gè)存儲(chǔ)單元中的所選擇的存 儲(chǔ)單元進(jìn)行編程之后，與所述相應(yīng)的熔絲的較低初始電阻相比，所述相應(yīng)的熔絲在所述相 應(yīng)的熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較高的編程電阻，并且與所述相應(yīng)的反熔絲的較 高初始電阻和所述熔絲的較高編程電阻相比，所述相應(yīng)的反熔絲在所述相應(yīng)的反熔絲的第 一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較低的編程電阻。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)陣列，其中最初，在對(duì)所述多個(gè)存儲(chǔ)單元中的所選擇 的存儲(chǔ)單元進(jìn)行編程之前，在所述相應(yīng)的熔絲的第一節(jié)點(diǎn)和所述相應(yīng)的反熔絲的第二節(jié)點(diǎn) 之間的電阻大于大約一兆歐姆，并且其中，在對(duì)所選擇的存儲(chǔ)單元進(jìn)行編程之后，在所述相 應(yīng)的熔絲的第一節(jié)點(diǎn)和所述相應(yīng)的反熔絲的第二節(jié)點(diǎn)之間的電阻也大于大約一兆歐姆。
15.根據(jù)權(quán)利要求13所述的存儲(chǔ)陣列，其中在對(duì)所述多個(gè)存儲(chǔ)單元中的所選擇的存儲(chǔ) 單元進(jìn)行編程之前和之后，所選擇的存儲(chǔ)單元具有基本相同的功耗。
16.根據(jù)權(quán)利要求13所述的存儲(chǔ)陣列，其中，在對(duì)所述多個(gè)存儲(chǔ)單元中的所選擇的存 儲(chǔ)單元進(jìn)行編程之前和之后，所選擇的存儲(chǔ)單元在所述相應(yīng)的熔絲的第一節(jié)點(diǎn)和所述相應(yīng) 的反熔絲的第二節(jié)點(diǎn)之間具有基本相同的電阻。
17.根據(jù)權(quán)利要求11所述的存儲(chǔ)陣列，還包括寫(xiě)驅(qū)動(dòng)電路，該寫(xiě)驅(qū)動(dòng)電路被配置為在 對(duì)所述存儲(chǔ)陣列進(jìn)行編程期間，在所述多個(gè)熔絲中的每一個(gè)熔絲的第一節(jié)點(diǎn)和所述多個(gè)反 熔絲中的每一個(gè)反熔絲的第二節(jié)點(diǎn)之間生成寫(xiě)電壓差。
18.根據(jù)權(quán)利要求17所述的存儲(chǔ)陣列，還包括讀驅(qū)動(dòng)電路，該讀驅(qū)動(dòng)電路被配置為在 讀取所述存儲(chǔ)陣列期間，在所述多個(gè)熔絲中的每一個(gè)熔絲的第一節(jié)點(diǎn)和所述多個(gè)反熔絲中 的每一個(gè)反熔絲的第二節(jié)點(diǎn)之間生成讀電壓差。
19.根據(jù)權(quán)利要求18所述的存儲(chǔ)陣列，其中所述讀電壓差與所述寫(xiě)電壓差不同。
20.根據(jù)權(quán)利要求11所述的存儲(chǔ)陣列，其中在將所述多個(gè)存儲(chǔ)單元中的所選擇的存 儲(chǔ)單元從所述第一二元狀態(tài)編程為所述第二二元狀態(tài)期間，在所述多個(gè)熔絲中的每一個(gè)熔 絲的第一節(jié)點(diǎn)和所述多個(gè)反熔絲中的每一個(gè)反熔絲的第二節(jié)點(diǎn)之間施加寫(xiě)電壓，其中所述 多個(gè)存儲(chǔ)單元中的所選擇的存儲(chǔ)單元具有相應(yīng)的熔絲和相應(yīng)的反熔絲，所述相應(yīng)的反熔絲 被配置成在所述相應(yīng)的觸發(fā)節(jié)點(diǎn)接收預(yù)定的電壓-電流信號(hào)，并且，響應(yīng)于所述預(yù)定的電 壓-電流信號(hào)，所述相應(yīng)的反熔絲被配置成不可逆地改變電阻，以使得與所述相應(yīng)的反熔 絲的較高初始電阻相比，在所述相應(yīng)的反熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較低的編程電阻，并且，響應(yīng)于所述相應(yīng)的反熔絲改變電阻，所述相應(yīng)的熔絲被配置成不可逆地改變電 阻，以使得與所述相應(yīng)的熔絲的較低初始電阻和所述反熔絲的較低編程電阻相比，在所述 相應(yīng)的熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較高的編程電阻，從而使得當(dāng)讀電壓被施加到 所述熔絲的第一節(jié)點(diǎn)和所述反熔絲的第二節(jié)點(diǎn)之間時(shí)，所述多個(gè)存儲(chǔ)單元中的所選擇的存 儲(chǔ)單元的存儲(chǔ)單元輸出節(jié)點(diǎn)上出現(xiàn)的電壓從所述第一電壓變化為所述第二電壓。
21.一種存儲(chǔ)單元，包括第一存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)和第二存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)、和存儲(chǔ)單元輸出節(jié)點(diǎn)；具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的第一熔絲；具有觸發(fā)節(jié)點(diǎn)、第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的第一反熔絲，其中所述第一反熔絲的第一節(jié)點(diǎn) 被耦合到所述第一熔絲的第二節(jié)點(diǎn)，其中所述第一反熔絲的觸發(fā)節(jié)點(diǎn)被耦合到所述第一存 儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)；具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的第二熔絲，所述第二熔絲的第一節(jié)點(diǎn)被耦合到所述第一熔 絲的第二節(jié)點(diǎn)；以及具有觸發(fā)節(jié)點(diǎn)、第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的第二反熔絲，其中所述第二反熔絲的觸發(fā)節(jié)點(diǎn) 被耦合到所述第二存儲(chǔ)單元寫(xiě)允許節(jié)點(diǎn)，其中所述第二反熔絲的第一節(jié)點(diǎn)和所述第二熔絲 的第二節(jié)點(diǎn)被耦合到所述存儲(chǔ)單元輸出節(jié)點(diǎn)，并且其中所述第二反熔絲的第二節(jié)點(diǎn)被耦合 到所述第一熔絲的第一節(jié)點(diǎn)。
22.根據(jù)權(quán)利要求21所述的存儲(chǔ)單元，其中最初在編程之前，所述第一熔絲在所述第 一熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有相對(duì)低的初始電阻，最初在編程之前，所述第一反 熔絲在所述第一反熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有相對(duì)高的初始電阻，最初在編程之 前，所述第二熔絲在所述第二熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有相對(duì)低的初始電阻，并 且最初在編程之前，所述第二反熔絲在所述第二反熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有相 對(duì)高的初始電阻。
23.根據(jù)權(quán)利要求22所述的存儲(chǔ)單元，其中最初在對(duì)所述存儲(chǔ)單元進(jìn)行編程之前，在 所述第一熔絲的第一節(jié)點(diǎn)和所述第一反熔絲的第二節(jié)點(diǎn)之間的電阻大于大約一兆歐姆，并 且其中，在對(duì)所述存儲(chǔ)單元進(jìn)行編程之后，在所述第一熔絲的第一節(jié)點(diǎn)和所述第一反熔絲 的第二節(jié)點(diǎn)之間的電阻也大于大約一兆歐姆。
24.根據(jù)權(quán)利要求22所述的存儲(chǔ)單元，其中在對(duì)所述存儲(chǔ)單元進(jìn)行編程期間，所述第 一熔絲的第一節(jié)點(diǎn)和所述第一反熔絲的第二節(jié)點(diǎn)被耦合成接收寫(xiě)電壓差。
25.根據(jù)權(quán)利要求M所述的存儲(chǔ)單元，其中在讀取所述存儲(chǔ)單元期間，所述第一熔絲 的第一節(jié)點(diǎn)和所述第一反熔絲的第二節(jié)點(diǎn)被耦合成接收讀電壓差。
26.根據(jù)權(quán)利要求25所述的存儲(chǔ)單元，其中所述讀電壓差與所述寫(xiě)電壓差不同。
27.根據(jù)權(quán)利要求21所述的存儲(chǔ)單元，其中在將所述存儲(chǔ)單元從第一二元狀態(tài)編程 為第二二元狀態(tài)期間，在所述第一熔絲的第一節(jié)點(diǎn)和所述第一反熔絲的第二節(jié)點(diǎn)之間施加 預(yù)定的寫(xiě)電壓，所述第一反熔絲被配置成在所述第一反熔絲的觸發(fā)節(jié)點(diǎn)接收第一預(yù)定的電 壓-電流信號(hào)，并且，響應(yīng)于所述第一預(yù)定的電壓-電流信號(hào)，所述第一反熔絲被配置成不 可逆地改變電阻，以使得與較高初始電阻相比，在所述第一反熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn) 之間具有較低的編程電阻，并且，響應(yīng)于所述第一反熔絲改變電阻，所述第一熔絲被配置成 不可逆地改變電阻，以使得與所述第一熔絲的較低初始電阻和所述第一反熔絲的較低編程電阻相比，在所述第一熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較高的編程電阻，從而使得當(dāng) 讀電壓被施加到所述第一熔絲的第一節(jié)點(diǎn)和所述第一反熔絲的第二節(jié)點(diǎn)之間時(shí)，所述第二 熔絲的第二節(jié)點(diǎn)上出現(xiàn)的電壓從第一電壓變化為第二電壓，并且其中，在將所述存儲(chǔ)單元 從所述第二二元狀態(tài)再次編程為所述第一二元狀態(tài)期間，所述第二反熔絲被配置成在所述 第二反熔絲的觸發(fā)節(jié)點(diǎn)接收第二預(yù)定的電壓-電流信號(hào)，并且，響應(yīng)于所述第二預(yù)定的電 壓-電流信號(hào)，所述第二反熔絲被配置成不可逆地改變電阻，以使得與較高初始電阻相比， 在所述第二反熔絲的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間具有較低的重新編程電阻，并且，響應(yīng)于所 述第二反熔絲改變電阻，所述第二熔絲被配置成不可逆地改變電阻，以使得與所述第二熔 絲的較低初始電阻和所述第二反熔絲的較低編程電阻相比，在所述第二熔絲的第一節(jié)點(diǎn)和 第二節(jié)點(diǎn)之間具有較高的重新編程電阻，從而使得當(dāng)讀電壓被施加到所述第一熔絲的第一 節(jié)點(diǎn)和所述第一反熔絲的第二節(jié)點(diǎn)之間時(shí)，所述第二熔絲的第二節(jié)點(diǎn)上出現(xiàn)的電壓從所述 第二電壓變化為所述第一電壓。
全文摘要
一種非易失性一次可編程存儲(chǔ)單元，其串聯(lián)耦合兩端熔絲和三端反熔絲。在非易失性可編程存儲(chǔ)陣列中可以包括多個(gè)這樣的存儲(chǔ)單元。還描述了一種能夠再編程的非易失性可編程存儲(chǔ)單元。
文檔編號(hào)G11C17/16GK102077299SQ200980125268
公開(kāi)日2011年5月25日 申請(qǐng)日期2009年6月17日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者G·蒙雷亞爾 申請(qǐng)人:阿萊戈微系統(tǒng)公司