專利名稱：相變存儲器的寫優(yōu)化電路及其寫優(yōu)化方法
技術領域：
本發(fā)明屬于微電子技術領域，涉及一種相變存儲器，尤其涉及一種相變存儲器的 寫優(yōu)化電路；另外，本發(fā)明還涉及上述寫優(yōu)化電路的寫優(yōu)化方法。
背景技術：
相變存儲器利用相變材料的晶態(tài)和非晶態(tài)的特性來存儲數據。這種相變材料，如 Ge-Sb-Tb (GST)，是硫系化物的半導體。相變存儲器使用電流加熱，使相變材料GST從非晶 態(tài)轉化為結晶態(tài)，也就是GST從高阻狀態(tài)變?yōu)榈妥锠顟B(tài)，稱之為set ;或者GST從結晶態(tài)轉 換為非結晶態(tài)，也就是GST從低阻狀態(tài)變?yōu)楦咦锠顟B(tài)，稱之為reset。這種狀態(tài)的變化就可 以表示一個bit的數據，"O"或"l"。 當給相變材料GST充入一個高速、短時間的大電流脈沖時，相變材料GST就轉化為 高阻的非結晶態(tài)。這個高阻的非結晶狀態(tài)認為是reset狀態(tài)，對應數據"l"。
當給相變材料GST充入一個比reset電流小，脈沖寬度更寬的電流脈沖時，相變材 料GST就轉化為低阻的結晶態(tài)。這個低阻的結晶狀態(tài)認為是set狀態(tài)，對應數據"0"。
圖1給出了 PCRAM —個單元的等效電路圖。相變存儲器GST等效為一個可變電阻 R。晶體管TR作開關用。我們稱這種單元為"1T1R"。字線WL連到晶體管TR的柵極，控制 TR的開啟和關閉。相變存儲器GST的一端接晶體管TR的漏極，另一端接位線BL。在字線 選通，TR開啟后，驅動電流通過位線注入到相變存儲器GST。使相變存儲器發(fā)生相變。
每個PCRAM單元寫"l"的電流都比較大，目前的水平是1mA 2mA。如果8個bit 同時寫，電流源提供的電流為8mA 16mA。如果是多個PCRAM存儲器塊同時寫"1 "操作，電 流將非常大。 由于工藝水平的限制，一塊Wafer上的PCRAM存儲器單元之間有很大的差異，同時 一塊存儲器不同位置的PCRAM單元之間也有一定的差異。這些差異大都反應在寫"l"所需 要的電流大小的不同。因此，優(yōu)化寫Reset電流，可以在很大程度上減小系統的功耗。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種相變存儲器的寫優(yōu)化電路，可減小系統 的功耗。 此外，本發(fā)明還提供上述寫優(yōu)化電路的寫優(yōu)化方法。
為解決上述技術問題，本發(fā)明采用如下技術方案 11、一種相變存儲器的寫優(yōu)化電路，所述寫優(yōu)化電路包括寫優(yōu)化控制電路、脈沖 控制電路、可變電流源電路、數據讀出電路、修調電路、振蕩器電路以及相變存儲器電路；所 述寫優(yōu)化控制電路與脈沖控制電路、修調電路連接，修調電路與脈沖控制電路、可變電流源 電路連接，脈沖控制電路與振蕩器電路、可變電流源電路連接，可變電流源電路與相變存儲 器電路連接，數據讀出電路與相變存儲器電路、修調電路連接；在存儲器上電初始化階段， 存儲器的譯碼控制電路選擇一個存儲器塊，對其中一個存儲單元在脈沖控制電路和修調電路的控制下，控制可變電流源電路進行寫Reset操作，操作的結果由數據讀出電路讀出； 數據讀出電路的讀出結果一方面控制寫優(yōu)化控制電路的狀態(tài)，控制脈沖控制電路是否還 要發(fā)寫脈沖；另一方面是控制修調電路是否要對電流源進行修調，修調后該存儲器塊的寫 Reset電流則固定下來。 作為本發(fā)明的一種優(yōu)選方案，所述可變電流源電路的電流由脈沖控制電路發(fā)出的 脈沖、修調電路的輸出控制；所述可變電流源電路的電流是逐次增加的。
作為本發(fā)明的一種優(yōu)選方案，所述修調電路包括邏輯修調電路、電荷泵電路；所述 修調電路的主要控制信號是數據讀出電路的讀出結果；所述邏輯修調電路由數據讀出電路 的輸出結果和讀出脈沖延遲共同控制電荷泵電路進行修調；如果相變存儲器電路寫Reset 成功，數據讀出電路發(fā)出 一個高電平，控制電荷泵發(fā)出 一個高壓脈沖使修調電路發(fā)生修調。
作為本發(fā)明的一種優(yōu)選方案，所述脈沖控制電路包括計數器電路和編碼電路；所 述修調電路發(fā)生修調后輸出信號控制編碼電路，編碼電路的輸出控制可變電流源電路。
作為本發(fā)明的一種優(yōu)選方案，所述寫優(yōu)化控制電路控制所述計數器電路；在修調 電路沒有修調前，寫優(yōu)化控制電路使脈沖控制電路和振蕩器電路工作，脈沖控制電路發(fā)出 脈沖控制電流源電路；修調發(fā)生后，寫優(yōu)化控制電路發(fā)出的信號使脈沖控制電路和振蕩器 電路不再工作，系統的優(yōu)化已經完成。作為本發(fā)明的一種優(yōu)選方案，所述寫優(yōu)化控制電路包 括開關Sl、開關S2、反相器，開關SI與開關S2串聯，反相器的輸入端接入開關SI與開關S2 之間。 12、上述寫優(yōu)化電路的寫優(yōu)化方法，所述方法包括如下步驟在存儲器上電初始化
階段，存儲器的譯碼控制電路選擇一個存儲器塊，對其中一個存儲單元在脈沖控制電路和 修調電路的控制下，控制可變電流源電路進行寫Reset操作，操作的結果由數據讀出電路
讀出；數據讀出電路的讀出結果一方面控制寫優(yōu)化控制電路的狀態(tài)，控制脈沖控制電路是 否還要發(fā)寫脈沖；另一方面是控制修調電路是否要對電流源進行修調，修調后該存儲器塊 的寫Reset電流則固定下來。 作為本發(fā)明的一種優(yōu)選方案，所述寫優(yōu)化控制電路包括開關S1、開關S2、反相器， 開關SI與開關S2串聯，反相器的輸入端接入開關SI與開關S2之間；在相變存儲器初次 上電時，修調電路中的編碼器輸出高電平S控制寫優(yōu)化控制電路；開關S1打開，開關S2閉 合；反相器的輸出Reset為高電平，使脈沖控制電路和振蕩器電路開始工作；修調電路的輸 出Ki全部是低電平"O"，其中i為1至n的整數，n為修調電路的輸出信號數量；所述脈沖 控制電路包括計數器電路和編碼電路；計數器電路發(fā)出的第一個脈沖和修調電路的第一個 輸出Kl的緩沖"或非"運算；脈沖控制電路的輸出Bl為低電平"O"脈沖，其余輸出為高電 平"l";脈沖控制電路的輸出信號Bl使電流源的第一個電流源接通，其余電流源斷開；一個 電流脈沖Isl通過相變存儲器，進行寫Reset ;然后，數據讀出電路讀出該相變存儲器寫入 的數據；如果寫Reset成功，則數據讀出電路的輸出信號Dr為高電平"l";該信號Dr是修 調電路的使能信號，信號Dr和信號PI聯合使電荷泵電路發(fā)出一個高壓脈沖，熔絲Tl被燒 斷，Kl由低電平"0"變?yōu)楦唠娖?1";其中信號P1為修調電路的第一輸入信號；脈沖控制 電路的輸出信號Bl—直為低電平"O"，寫Reset則一直用電流源Isl，其它電流源依然是在 斷開狀態(tài)；此時，數據讀出電路輸出的高電平信號Dr，將使寫優(yōu)化控制電路的開關S2打開， 而S1閉合；反相器的輸出為低電平"O"，脈沖控制電路和振蕩器電路都停止工作；計數器電
5路輸出全部是低電平"O"，修調電路的輸出除去已經修調的輸出Kl ="1"外，其余輸出都是 "0";那么脈沖控制電路的編碼輸出除去Bl = "0"外，其余輸出都是高電平"1"。
作為本發(fā)明的一種優(yōu)選方案，在下次上電時，由于熔絲T1已經修調，修調電路的 輸出邏輯S = "0"，使寫優(yōu)化控制電路的開關S2斷開，而SI接通；反相器的輸出Set為低 電平；脈沖控制電路和振蕩器電路都不工作；可變電流源的控制開關除B ="0"外，其余都 是高電平"l";這一過程選中了電流源Isl作為相變存儲器寫Reset的電流；如果第一次寫 Reset沒有成功，那么寫優(yōu)化控制電路的狀態(tài)不會發(fā)生變化；計數器電路發(fā)出第二個脈沖， 使編碼輸出B2 = "0"，其余為"1";那么選中電流源Is2作為相變存儲器寫Reset的電流； 如果該次寫Reset成功，修調電路的熔絲T2支路發(fā)生修調，K2 = " 1 "，修調電路的其余輸 出都是"O"，同時信號Dr ="1"，寫優(yōu)化控制電路的狀態(tài)發(fā)生變化，脈沖控制電路和振蕩器 電路都停止工作；計數器電路的輸出都是低電平，與修調電路的輸出運算后，除去B2 ="0" 外，其余輸出都是高電平"1 ";這一過程選中了電流源Is2作為相變存儲器寫Reset的電流。 上述過程一直持續(xù)到尋找到一個合適的電流源。 本發(fā)明的有益效果在于本發(fā)明提出的相變存儲器的寫優(yōu)化電路及其寫優(yōu)化方 法，通過可變電流源電路調節(jié)相變存儲器的電流，優(yōu)化寫Reset電流，可以在很大程度上減 小系統的功耗。


圖1為現有技術中一個PCRAM單元的等效電路圖。 圖2為PCRAM相變存儲器功耗的優(yōu)化電路圖。 圖3為修調電路圖。 圖4為脈沖控制電路圖。 圖5為可變電流源及其控制的PC-RAM單元電路圖。 圖6為讀出脈沖以及對應電荷泵控制波形示意圖。
具體實施例方式
下面結合附圖詳細說明本發(fā)明的優(yōu)選實施例。
實施例一 請參閱圖2，本發(fā)明揭示了一種相變存儲器的寫優(yōu)化電路，所述寫優(yōu)化電路包括 寫優(yōu)化控制電路100、脈沖控制電路200、可變電流源電路300、數據讀出電路500、修調電路 600、振蕩器電路700以及相變存儲器電路(PC-RAM)400。所述寫優(yōu)化控制電路100與脈沖 控制電路200、修調電路600連接，修調電路600與脈沖控制電路200、可變電流源電路300 連接，脈沖控制電路200與振蕩器電路700、可變電流源電路300連接，可變電流源電路300 與相變存儲器電路400連接，數據讀出電路500與相變存儲器電路400、修調電路600連接。
在存儲器上電初始化階段，存儲器譯碼控制電路選擇一個存儲器塊，對其中一個 存儲單元(cell)在脈沖控制電路200和修調電路600的控制下，控制可變電流源電路300 進行寫Reset操作，操作的結果由讀(Read)電路500讀出。讀出電路的讀出結果一方面控 制寫Reset優(yōu)化控制電路100的狀態(tài)，控制脈沖控制電路200電路是否還要發(fā)寫脈沖；另一 方面是控制修調電路是否要對電流源進行修調。修調后該存儲器塊的寫Reset電流就固定了下來。相變存儲器中其它存儲器塊也按同樣的方法操作，使整個存儲器的寫Reset電流 得到優(yōu)化。 其中，所述寫優(yōu)化控制電路100控制所述計數器電路；在修調電路沒有修調前，
寫優(yōu)化控制電路使脈沖控制電路和振蕩器電路工作，脈沖控制電路發(fā)出脈沖控制電流源電
路；修調發(fā)生后，寫優(yōu)化控制電路發(fā)出的信號使脈沖控制電路和振蕩器電路不再工作，系統
的優(yōu)化已經完成。本實施例中，如圖2所示，所述寫優(yōu)化控制電路100包括開關S1、開關S2、
反相器，開關Sl與開關S2串聯，反相器的輸入端接入開關Sl與開關S2之間。 所述脈沖控制電路200包括計數器電路201和編碼電路；所述修調電路發(fā)生修調
后輸出信號控制編碼電路，編碼電路的輸出控制可變電流源電路。本實施例中，如圖3所
示，編碼電路包括若干或非門。 所述可變電流源電路300的電流由脈沖控制電路發(fā)出的脈沖、修調電路的輸出控 制；所述可變電流源電路的電流是逐次增加的?？勺冸娏髟措娐?00的組成可參閱圖5。
所述修調電路600包括邏輯修調電路、電荷泵電路；所述修調電路600的主要控制 信號是數據讀出電路500的讀出結果；所述邏輯修調電路由數據讀出電路500的輸出結果 和讀出脈沖延遲共同控制電荷泵電路進行修調；如果相變存儲器電路寫Reset成功，數據 讀出電路發(fā)出一個高電平，控制電荷泵發(fā)出一個高壓脈沖使修調電路發(fā)生修調。本實施例
中，修調電路600如圖3所示，修調電路600包括n個并聯的P溝道M0S管(MP1、MP2、......、
MPn) 、n個并聯的N溝道MOS管(MN1、MN2、......、MNn)，N溝道MOS管還連有熔絲Ti (i為
1至n的整數)。 以上介紹了本發(fā)明相變存儲器的寫優(yōu)化電路，本發(fā)明在揭示上述相變存儲器的寫 優(yōu)化電路的組成，本發(fā)明在揭示上述寫優(yōu)化電路的同時還揭示了上述寫優(yōu)化電路的寫優(yōu)化方法。 上述寫優(yōu)化電路的寫優(yōu)化方法包括如下步驟在存儲器上電初始化階段，存儲器 的譯碼控制電路選擇一個存儲器塊，對其中一個存儲單元在脈沖控制電路和修調電路的控 制下，控制可變電流源電路進行寫Reset操作，操作的結果由數據讀出電路讀出；數據讀 出電路的讀出結果一方面控制寫優(yōu)化控制電路的狀態(tài)，控制脈沖控制電路是否還要發(fā)寫脈 沖；另一方面是控制修調電路是否要對電流源進行修調，修調后該存儲器塊的寫Reset電 流則固定下來。 所述寫優(yōu)化控制電路包括開關S1、開關S2、反相器，開關S1與開關S2串聯，反相 器的輸入端接入開關S1與開關S2之間；在相變存儲器初次上電時，修調電路中的編碼器 輸出高電平S控制寫優(yōu)化控制電路；開關Sl打開，開關S2閉合；反相器的輸出Reset為高 電平，使脈沖控制電路和振蕩器電路開始工作；修調電路的輸出Ki全部是低電平"O"，其中 i為1至n的整數，n為修調電路的輸出信號數量；所述脈沖控制電路包括計數器電路和編 碼電路；計數器電路發(fā)出的第一個脈沖和修調電路的第一個輸出Kl的緩沖"或非"運算；脈 沖控制電路的輸出Bl為低電平"0"脈沖，其余輸出為高電平"1";脈沖控制電路的輸出信 號Bl使電流源的第一個電流源接通，其余電流源斷開；一個電流脈沖Isl通過相變存儲器， 進行寫Reset ;然后，數據讀出電路讀出該相變存儲器寫入的數據；如果寫Reset成功，則數 據讀出電路的輸出信號Dr為高電平"l";該信號Dr是修調電路的使能信號，信號Dr和信 號P1聯合使電荷泵電路發(fā)出一個高壓脈沖，熔絲T1被燒斷，Kl由低電平"O"變?yōu)楦唠娖?1";其中信號PI為修調電路的第一輸入信號；脈沖控制電路的輸出信號Bl —直為低電平 "O"，寫Reset則一直用電流源Isl，其它電流源依然是在斷開狀態(tài)；此時，數據讀出電路輸 出的高電平信號Dr，將使寫優(yōu)化控制電路的開關S2打開，而Sl閉合；反相器的輸出為低電 平"O"，脈沖控制電路和振蕩器電路都停止工作；計數器電路輸出全部是低電平"O"，修調 電路的輸出除去已經修調的輸出Kl ="1"外，其余輸出都是"0";那么脈沖控制電路的編 碼輸出除去B1 = " 0 "外，其余輸出都是高電平"1 "。 在下次上電時，由于熔絲Tl已經修調，修調電路的輸出邏輯S = "0"，使寫優(yōu)化控 制電路的開關S2斷開，而SI接通；反相器的輸出Set為低電平；脈沖控制電路和振蕩器電 路都不工作；可變電流源的控制開關除B ="0"外，其余都是高電平"1";這一過程選中了電 流源Isl作為相變存儲器寫Reset的電流；如果第一次寫Reset沒有成功，那么寫優(yōu)化控制 電路的狀態(tài)不會發(fā)生變化；計數器電路發(fā)出第二個脈沖，使編碼輸出B2 ="0"，其余為"1"; 那么選中電流源Is2作為相變存儲器寫Reset的電流；如果該次寫Reset成功，修調電路的 熔絲T2支路發(fā)生修調，K2 二"l"，修調電路的其余輸出都是"O"，同時信號Dr ="1"，寫優(yōu) 化控制電路的狀態(tài)發(fā)生變化，脈沖控制電路和振蕩器電路都停止工作；計數器電路的輸出 都是低電平，與修調電路的輸出運算后，除去B2 ="0"外，其余輸出都是高電平"1";這一 過程選中了電流源Is2作為相變存儲器寫Reset的電流。上述過程一直持續(xù)到尋找到一個 合適的電流源。 由于電流源是從小到大尋找的，即Isl < Is2 < . . . < Isn，所以該技術可以根據 工藝的變化為同一片PC-RAM存儲器的不同分塊，選擇不同的寫Reset電流，優(yōu)化了電流的 配置。同樣不同存儲器片之間以及不同wafer之間所需要的寫Reset電流也有不同的寫 Reset電流配置。優(yōu)化了寫電流，使PC-RAM的功耗得到了優(yōu)化。 綜上所述，本發(fā)明提出的相變存儲器的寫優(yōu)化電路及其寫優(yōu)化方法，通過可變電 流源電路調節(jié)相變存儲器的電流，優(yōu)化寫Reset電流，可以在很大程度上減小系統的功耗。
實施例二 本實施例中，如圖2所示，本實施例揭示了一種PCRAM寫優(yōu)化Reset電路。在PCRAM 初次上電時，修調電路600 (如圖3所示)中的編碼器輸出高電平S控制寫Reset優(yōu)化控制 電路100。開關SI打開，S2閉合。反相器101的輸出Reset為高電平，使脈沖控制電路和 振蕩器電路開始工作。修調電路輸出Ki全部是低電平"0"，如圖3所示。計數器201發(fā)出 的第一個脈沖和修調電路的第一個輸出Kl的緩沖"或非"運算，如圖4所示。輸出Bl為低 電平"O"脈沖。其余輸出為高電平"1"，如圖4所示。Bl使電流源的第一個電流源接通， 其余電流源斷開。 一個電流脈沖Isl通過PC-RAM單元，進行寫Reset。然后，數據讀出電 路500讀出該PC-RAM單元寫入的數據。如果寫Reset成功，則讀出電路500的輸出為高電 平"1"。也就是Dr 二"l"，該信號是修調電路的使能信號，該信號和Pl信號聯合使電荷泵 電路發(fā)出一個高壓脈沖，熔絲Tl被燒斷，Kl由低電平"0"變?yōu)楦唠娖?1"。讀數據脈沖和 電荷泵控制脈沖的波形如圖6所示。那么Bl就一直是低電平"O"，寫Reset就一直用電流 源Isl。其它電流源依然是在斷開狀態(tài)。此時，數據讀出電路500輸出的高電平Dr，將使寫 Reset優(yōu)化控制電路100的開關S2打開，而S1閉合。反相器101的輸出為低電平"O"，脈 沖控制電路和振蕩器電路都停止工作。計數器201輸出全部是低電平"0"，修調電路600的 輸出除去已經修調的輸出K1 ="1"外，其余輸出都是"0"。那么脈沖控制電路的編碼輸出
8出都是高電平"1"。 在下次上電時，由于Tl已經修調，修調電路的輸出邏輯S = "0"，使寫Reset優(yōu)化 控制電路100的開關S2斷開，而S1接通。101的輸出Set為低電平。脈沖控制電路和振蕩 器電路都不工作。可變電流源的控制開關除B二"0"外，其余都是高電平"1"。這一過程選 中了電流源Isl作為PC-RAM寫Reset的電流。 如果第一次寫Reset沒有成功，那么寫Reset優(yōu)化控制電路100的狀態(tài)不會發(fā)生 變化。計數器電路201發(fā)出第二個脈沖，使編碼輸出B2二"0"，其余為"1"。那么選中電流 源Is2作為PC-RAM寫Reset的電流。如果該次寫Reset成功，修調電路的T2支路發(fā)生修 調，K2 ="1"，修調電路的其余輸出都是"0"。同時Dr ="1"，寫Reset優(yōu)化控制電路100 的狀態(tài)發(fā)生變化，脈沖控制電路和振蕩器電路都停止工作。計數器201的輸出都是低電平， 與修調電路的輸出運算后，除去B2 ="0"外，其余輸出都是高電平"1"。這一過程選中了電 流源Is2作為PC-RAM寫Reset的電流。 這一過程一直持續(xù)到尋找到一個合適的電流源。由于電流源是從小到大尋找的， 即Isl < Is2 < . . . < Isn，所以該技術可以根據工藝的變化為同一片PC-RAM存儲器的不 同分塊，選擇不同的寫Reset電流，優(yōu)化了電流的配置。同樣不同存儲器片之間以及不同 wafer之間所需要的寫Reset電流也有不同的寫Reset電流配置。優(yōu)化了寫電流，使PC-RAM 的功耗得到了優(yōu)化。 這里本發(fā)明的描述和應用是說明性的，并非想將本發(fā)明的范圍限制在上述實施例 中。這里所披露的實施例的變形和改變是可能的，對于那些本領域的普通技術人員來說實 施例的替換和等效的各種部件是公知的。本領域技術人員應該清楚的是，在不脫離本發(fā)明 的精神或本質特征的情況下，本發(fā)明可以以其它形式、結構、布置、比例，以及用其它組件、 材料和部件來實現。在不脫離本發(fā)明范圍和精神的情況下，可以對這里所披露的實施例進 行其它變形和改變。
9
權利要求
一種相變存儲器的寫優(yōu)化電路，其特征在于，所述寫優(yōu)化電路包括寫優(yōu)化控制電路、脈沖控制電路、可變電流源電路、數據讀出電路、修調電路、振蕩器電路以及相變存儲器電路；所述寫優(yōu)化控制電路與脈沖控制電路、修調電路連接，修調電路與脈沖控制電路、可變電流源電路連接，脈沖控制電路與振蕩器電路、可變電流源電路連接，可變電流源電路與相變存儲器電路連接，數據讀出電路與相變存儲器電路、修調電路連接；在存儲器上電初始化階段，存儲器的譯碼控制電路選擇一個存儲器塊，對其中一個存儲單元在脈沖控制電路和修調電路的控制下，控制可變電流源電路進行寫Reset操作，操作的結果由數據讀出電路讀出；數據讀出電路的讀出結果控制寫優(yōu)化控制電路的狀態(tài)，控制脈沖控制電路是否還要發(fā)寫脈沖；數據讀出電路的讀出結果同時控制修調電路是否要對電流源進行修調，修調后該存儲器塊的寫Reset電流則固定下來。
2. 根據權利要求1所述的相變存儲器的寫優(yōu)化電路，其特征在于 所述可變電流源電路的電流由脈沖控制電路發(fā)出的脈沖、修調電路的輸出控制；所述可變電流源電路的電流是逐次增加的。
3. 根據權利要求1所述的相變存儲器的寫優(yōu)化電路，其特征在于所述修調電路包括邏輯修調電路、電荷泵電路；所述修調電路的主要控制信號是數據 讀出電路的讀出結果；所述邏輯修調電路由數據讀出電路的輸出結果和讀出脈沖延遲共同控制電荷泵電路 進行修調；如果相變存儲器電路寫Reset成功，數據讀出電路發(fā)出一個高電平，控制電荷泵發(fā)出 一個高壓脈沖使修調電路發(fā)生修調。
4. 根據權利要求1所述的相變存儲器的寫優(yōu)化電路，其特征在于 所述脈沖控制電路包括計數器電路和編碼電路；所述修調電路發(fā)生修調后輸出信號控制編碼電路，編碼電路的輸出控制可變電流源電路。
5. 根據權利要求4所述的相變存儲器的寫優(yōu)化電路，其特征在于 所述寫優(yōu)化控制電路控制所述計數器電路；在修調電路沒有修調前，寫優(yōu)化控制電路使脈沖控制電路和振蕩器電路工作，脈沖控 制電路發(fā)出脈沖控制電流源電路；修調發(fā)生后，寫優(yōu)化控制電路發(fā)出的信號使脈沖控制電路和振蕩器電路不再工作，系 統的優(yōu)化已經完成。
6. 根據權利要求1所述的相變存儲器的寫優(yōu)化電路，其特征在于 所述寫優(yōu)化控制電路包括開關Sl、開關S2、反相器，開關Sl與開關S2串聯，反相器的輸入端接入開關Sl與開關S2之間。
7. 權利要求1至6之一所述寫優(yōu)化電路的寫優(yōu)化方法，其特征在于，所述方法包括如下 步驟在存儲器上電初始化階段，存儲器的譯碼控制電路選擇一個存儲器塊，對其中一個存 儲單元在脈沖控制電路和修調電路的控制下，控制可變電流源電路進行寫Reset操作，操作的結果由數據讀出電路讀出；數據讀出電路的讀出結果控制寫優(yōu)化控制電路的狀態(tài)，控制脈沖控制電路是否還要發(fā) 寫脈沖；數據讀出電路的讀出結果同時控制修調電路是否要對電流源進行修調，修調后該 存儲器塊的寫Reset電流則固定下來。
8. 根據權利要求7所述的寫優(yōu)化方法，其特征在于所述寫優(yōu)化控制電路包括開關Sl、開關S2、反相器，開關Sl與開關S2串聯，反相器的輸入端接入開關Sl與開關S2之間；在相變存儲器初次上電時，修調電路中的編碼器輸出高電平S控制寫優(yōu)化控制電路； 開關Sl打開，開關S2閉合；反相器的輸出Reset為高電平，使脈沖控制電路和振蕩器電路開始工作；修調電路的輸出Ki全部是低電平"O"，其中i為1至n的整數，n為修調電路的輸出信號數量；所述脈沖控制電路包括計數器電路和編碼電路；計數器電路發(fā)出的第一個脈沖和修調 電路的第一個輸出Kl的緩沖"或非"運算；脈沖控制電路的輸出Bl為低電平"0"脈沖，其 余輸出為高電平"l";脈沖控制電路的輸出信號B1使電流源的第一個電流源接通，其余電流源斷開；一個電 流脈沖Isl通過相變存儲器，進行寫Reset ;然后，數據讀出電路讀出該相變存儲器寫入的 數據；如果寫Reset成功，則數據讀出電路的輸出信號Dr為高電平"l";該信號Dr是修調 電路的使能信號，信號Dr和信號Pl聯合使電荷泵電路發(fā)出一個高壓脈沖，熔絲Tl被燒斷， Kl由低電平"0"變?yōu)楦唠娖?1";其中信號P1為修調電路的第一輸入信號；脈沖控制電路的輸出信號B1—直為低電平"0"，寫Reset則一直用電流源Isl，其它電 流源依然是在斷開狀態(tài)；此時，數據讀出電路輸出的高電平信號Dr，將使寫優(yōu)化控制電路的開關S2打開，而Sl 閉合；反相器的輸出為低電平"O"，脈沖控制電路和振蕩器電路都停止工作；計數器電路輸 出全部是低電平"O"，修調電路的輸出除去已經修調的輸出Kl ="1"外，其余輸出都是"0"; 那么脈沖控制電路的編碼輸出除去B1 ="0"外，其余輸出都是高電平"1"。
9. 根據權利要求8所述的寫優(yōu)化方法，其特征在于在下次上電時，由于熔絲T1已經修調，修調電路的輸出邏輯S ="0"，使寫優(yōu)化控制電 路的開關S2斷開，而Sl接通；反相器的輸出Set為低電平；脈沖控制電路和振蕩器電路都 不工作河變電流源的控制開關除B一'0"外，其余都是高電平"1";這一過程選中了電流 源Isl作為相變存儲器寫Reset的電流。
10. 根據權利要求8或9所述的寫優(yōu)化方法，其特征在于如果第一次寫Reset沒有成功，那么寫優(yōu)化控制電路的狀態(tài)不會發(fā)生變化；計數器電 路發(fā)出第二個脈沖，使編碼輸出B2 ="0"，其余為"1";那么選中電流源Is2作為相變存儲器寫Reset的電流；如果該次寫Reset成功，修調電 路的熔絲T2支路發(fā)生修調，K2 = "1"，修調電路的其余輸出都是"0"，同時信號Dr = "1"， 寫優(yōu)化控制電路的狀態(tài)發(fā)生變化，脈沖控制電路和振蕩器電路都停止工作；計數器電路的 輸出都是低電平，與修調電路的輸出運算后，除去B2 ="0"外，其余輸出都是高電平"1"; 這一過程選中了電流源Is2作為相變存儲器寫Reset的電流；上述過程一直持續(xù)到尋找到一個合適的電流源。
全文摘要
本發(fā)明揭示了一種相變存儲器的寫優(yōu)化電路及其寫優(yōu)化方法，寫優(yōu)化電路包括寫優(yōu)化控制電路、脈沖控制電路、可變電流源電路、數據讀出電路、修調電路、振蕩器電路、相變存儲器電路；在存儲器上電初始化階段，存儲器的譯碼控制電路選擇一個存儲器塊，對其中一個存儲單元在脈沖控制電路和修調電路的控制下，控制可變電流源電路進行寫Reset操作，操作結果由數據讀出電路讀出；數據讀出電路的讀出結果一方面控制寫優(yōu)化控制電路的狀態(tài)，控制脈沖控制電路是否還要發(fā)寫脈沖；另一方面控制修調電路是否要對電流源進行修調，修調后該存儲器塊的寫Reset電流則固定下來。本發(fā)明通過可變電流源電路調節(jié)存儲器的電流，優(yōu)化寫Reset電流，在很大程度上減小系統的功耗。
文檔編號G11C16/10GK101770807SQ20091024748
公開日2010年7月7日 申請日期2009年12月29日 優(yōu)先權日2009年12月29日
發(fā)明者宋志棠, 蔡道林, 陳后鵬, 陳小剛 申請人:中國科學院上海微系統與信息技術研究所