專利名稱：Nmos一次可編程器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體存儲器件，特別涉及一種NMOS —次可編程器件。
背景技術(shù)：
OTP (—次可編程器件)作為一種存儲器件由于其工藝簡單、成本低廉而廣泛應用 于各種半導體產(chǎn)品。當前的OTP主要采用NMOS結(jié)構(gòu)，利用一個MOS電容將編程電壓耦合到浮柵 (Floating Gate)，進而利用熱載流子注入(hot-carrierinjection，HCI)效應使 NMOS 的 Vt (閾值電壓)發(fā)生明顯偏移以控制NMOS的開關(guān)來區(qū)別狀態(tài)，即所謂的“1”和“0”。當前的NMOS —次可編程器件的工作原理如圖1、圖2、圖3所示，一次可編程器件 由左邊一個5VNM0S以及右邊的一個MOS電容組成。初始狀態(tài)，在讀取狀態(tài)下，讀取狀態(tài)各管腳電壓如表1所示，字線Word Line上的 電壓通過右邊的MOS電容耦合到左邊5VNM0S的柵極上，由于正常5VNM0S的Vt (閾值電壓) 通常只有0. 7V，因此耦合過來的電壓足以讓該5VNM0S開啟，從而得到一個較大的電流，此 為 “1”。當進行編程時，編程狀態(tài)各管腳電壓如表1所示，由于位線(Bit line)和字線 (Word line)上的電壓都比較大，因此該5VNM0S將發(fā)生較強的HCI效應，如圖3所示，即有 很多熱電子注入到浮柵多晶硅(Floatingpoly)，由于是浮柵多晶硅(Floating poly)，這些 注入的熱電子不會消失而是駐留(trap)在多晶硅層里面，從而引起Vt發(fā)生高達3 4V的 偏移，此時重新讀取該5VNM0S則處于關(guān)閉狀態(tài)，此為“0”?？偠灾ㄟ^一次電壓的編程，我們可以使5VNM0S的Vt (閾值電壓)偏移，從而 區(qū)分管子的狀態(tài)，這就實現(xiàn)了一次可編程，如圖4所示。表 1 但這里要注意的是，由于這種OTP結(jié)構(gòu)需要通過電容耦合電壓，而MOS電容的耦合 效率較低，因此需要占用較大的芯片面積；另外，在字線端(即控制柵，Control gate)需要 在CMOS工藝中在柵極形成之前或以后增加一次離子注入，即多了一次額外的光刻步驟，增 加了成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種NMOS —次可編程器件，不僅大大節(jié)省芯片面積，而且制造工藝過程中無需增加光刻步驟。為解決上述技術(shù)問題，本發(fā)明的NMOS —次可編程器件，包括左右兩NM0S，左邊的 NMOS的漏區(qū)即為右邊的NMOS的源區(qū)，右邊的NMOS柵為浮柵，左邊的NMOS柵極接字線，右邊 的NMOS漏極接位線。所述匪OS為耗盡匪OS或本征匪OS。本發(fā)明的NMOS —次可編程器件，僅僅需要左右兩個耗盡/本征NMOS來實現(xiàn)OTP結(jié)構(gòu)，通過在襯底上直接加一個低的電壓，同時在位線上(右邊的NMOS漏極)加一個正的高 電壓，在右邊的NMOS漏極附近形成熱電子效應，熱電子效應在右邊的NMOS浮柵(Floating gate)上注入熱電子進行編程，不需要通過另一大面積的電容進行電壓耦合，從而大大節(jié)省 了芯片面積，而且只需利用 CMOS (Complementary Metal Oxide Semiconductor，互補金屬 氧化物半導體)制作的基本工藝而無需增加任何光刻步驟，降低了成本。


圖1是現(xiàn)有的NMOS —次可編程器件的電路原理圖；圖2是現(xiàn)有的NMOS —次可編程器件的平面示意圖；圖3是現(xiàn)有的NMOS —次可編程器件的編程原理示意圖；圖4是現(xiàn)有的NMOS —次可編程器件編程前后柵壓_漏電流曲線圖；圖5是本發(fā)明的NMOS —次可編程器件一實施方式的平面示意圖；圖6是本發(fā)明的NMOS —次可編程器件一實施方式的剖面示意圖；圖7是本發(fā)明的NMOS —次可編程器件一實施方式在編程前的狀態(tài)示意圖；圖8是本發(fā)明的NMOS —次可編程器件一實施方式在編程后的狀態(tài)示意圖。
具體實施例方式本發(fā)明的NMOS—次可編程器件一實施方式的平面示意圖如圖5所示，包括左右兩 個耗盡/本征NM0S，左邊的NMOS的漏區(qū)即為右邊的NMOS的源區(qū)，右邊的NMOS柵為浮柵，左 邊的NMOS柵極接字線(Word Line)，右邊的NMOS漏極接位線(Bit Line)，其剖面示意圖如 圖6所示。在初始讀取狀態(tài)下，如圖7所示，尚未進行熱電子注入，讀取時各管腳電壓如表 2示，兩個耗盡/本征NMOS都處于導通狀態(tài)。表2
字線 位線 源襯底 編程 WW ~> 4V OV OV 讀取 ^ OV 2 4V OV OV當進行編程時，編程狀態(tài)各管腳電壓如表2所示，由于源極和P襯底上都接低電 壓，此時左邊的NMOS仍然導通，右邊的NMOS由于漏極即位線對襯底相當于一個正的高電 壓，該高電壓將導致右邊NMOS在導通時發(fā)生較強的熱電子效應，從而大量電子注入到右邊 的NMOS的浮柵中，經(jīng)編程進行熱電子注入后如圖8所示，最終導致右邊NMOS的閾值電壓發(fā)生偏移，使右邊NMOS的溝道從導通變成截止，從而再次讀取時，OTP器件處于截止狀態(tài)。所 以，通過一次電壓的編程，我們可以使右邊NMOS的閾值電壓偏移，從而區(qū)分器件的狀態(tài)，這 就實現(xiàn)了一次可編程。 本發(fā)明的NMOS —次可編程器件，僅僅需要左右兩個耗盡/本征NMOS來實現(xiàn)OTP結(jié) 構(gòu)，通過在襯底上直接加一個低的電壓，同時在位線上(右邊的NMOS漏極)加一個正的高 電壓，在右邊的NMOS漏極附近形成熱電子效應，熱電子效應在右邊的NMOS浮柵(Floating gate)上注入熱電子進行編程，不需要通過另一大面積的電容進行電壓耦合，從而大大節(jié)省 了芯片面積，而且只需利用 CMOS (Complementary Metal Oxide Semiconductor，互補金屬 氧化物半導體)制作的基本工藝而無需增加任何光刻步驟，降低了成本。
權(quán)利要求
一種NMOS一次可編程器件，其特征在于，包括左右兩NMOS，左邊的NMOS的漏區(qū)即為右邊的NMOS的源區(qū)，右邊的NMOS柵為浮柵，左邊的NMOS柵極接字線，右邊的NMOS漏極接位線。
2.根據(jù)權(quán)利要求1所述的NM0S—次可編程器件，其特征在于，所述NM0S為耗盡NM0S 或本征NM0S。
3.根據(jù)權(quán)利要求2所述的NM0S—次可編程器件，其特征在于，當進行編程時，在左邊的 NM0S的源極和P襯底上都接0V，字線電壓大于等于0V，位線電壓大于4V。
全文摘要
本發(fā)明公開了一種NMOS一次可編程器件，包括左右兩NMOS，左邊的NMOS的漏區(qū)即為右邊的NMOS的源區(qū)，右邊的NMOS柵為浮柵，左邊的NMOS柵極接字線，右邊的NMOS漏極接位線。本發(fā)明的NMOS一次可編程器件，不僅大大節(jié)省芯片面積，而且制造工藝過程中無需增加光刻步驟。
文檔編號G11C17/12GK101872646SQ20091005711
公開日2010年10月27日 申請日期2009年4月23日 優(yōu)先權(quán)日2009年4月23日
發(fā)明者熊濤, 羅嘯, 陳華倫, 陳瑜, 陳雄斌 申請人:上海華虹Nec電子有限公司