專利名稱：現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及到空間儀器工程領(lǐng)域，特指一種用于現(xiàn)場可編程邏輯門陣列中單粒子翻 轉(zhuǎn)的修復(fù)方法及裝置。
背景技術(shù)：
宇宙空間中充滿了來自浩瀚宇宙的各種粒子質(zhì)子、電子、a粒子、重離子、Y射線等，
這些粒子引起的輻射效應(yīng)，尤其是單粒子效應(yīng)影響著空間電子儀器的可靠性。
近年來，隨著超大規(guī)模集成電路(VLSI， Very Large Scale Integrated circuits)技術(shù)的發(fā)展 和應(yīng)用，現(xiàn)場可編程邏輯門陣列(FPGA， Field Programmable Gate Array)依靠其優(yōu)越的接口 性能逐漸取代傳統(tǒng)邏輯電路，成為星載處理平臺的重要組成部分，開始在航天工程中得到應(yīng) 用。
隨著制造工藝的提高，VLSI的工作頻率越來越高，工作電壓越來越低，這使星載處理 平臺中FPGA對單粒子效應(yīng)表現(xiàn)出了更強(qiáng)的敏感性，容易出現(xiàn)單粒子翻轉(zhuǎn)等故障。FPGA依 靠其復(fù)雜的邏輯關(guān)系完成各種各樣的功能，各個晶體管之間除了物理上的連接關(guān)系之外，通 過后期邏輯功能設(shè)計(jì)，如FPGA的硬件功能描述，還在相互之間產(chǎn)生了基于邏輯功能的空間 邏輯連接和時序關(guān)系。從應(yīng)用角度來看，單粒子效應(yīng)對FPGA的影響已經(jīng)從短暫的、小面積 的、單個晶體管的區(qū)域通過時序電路的邏輯功能，傳遞或耦合到更大的區(qū)域。
當(dāng)前，星載處理平臺中應(yīng)用的FPGA是基于CMOS (Complementary Metal Oxide Semiconductor)工藝的器件，其邏輯功能取決于配置存儲器或者程序存儲區(qū)內(nèi)的二進(jìn)制代碼， 極易受到單粒子效應(yīng)影響，發(fā)生單粒子翻轉(zhuǎn)或者單粒子功能中斷，其中，配置存儲器的單粒
子翻轉(zhuǎn)在FPGA整個單粒子翻轉(zhuǎn)事件中占據(jù)卯免以上的比重，并且配置存儲器的單粒子翻轉(zhuǎn) 會引起布線資源的錯誤。然而這些故障是可以通過復(fù)位或者重寫操作進(jìn)行修復(fù)的，因此這類 單粒子效應(yīng)引起的故障為可恢復(fù)型軟故障。基于CMOS工藝的FPGA對單粒子效應(yīng)的敏感性 限制了其在空間儀器工程中的應(yīng)用，F(xiàn)PGA的單粒子效應(yīng)檢測是進(jìn)行其加固設(shè)計(jì)的前提和基礎(chǔ)。
目前，在星載信號處理平臺中， 一方面是高性能、大規(guī)模、高等級的FPGA器件價格異 常昂貴；另一方面，限于制造工藝和技術(shù)等方面的原因，普通工業(yè)級甚至是軍品級等低價格 FPGA器件由于大量采用片上SRAM (Static Random Access Memory),受空間高能粒子影響 發(fā)生單粒子效應(yīng)的概率大大提高，嚴(yán)重影響FPGA器件在空間環(huán)境中的正常工作。 發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題就在于針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種結(jié)構(gòu) 原理簡單、操作簡便、可靠性高、穩(wěn)定性好的現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方 法及裝置。
為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案。
一種現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法，其特征在于首先設(shè)置一個與現(xiàn) 場可編程邏輯門陣列相連的用于實(shí)現(xiàn)單粒子翻轉(zhuǎn)檢測和修復(fù)流程的高可靠監(jiān)控單元；由高可 靠監(jiān)控單元執(zhí)行現(xiàn)場可編程邏輯門陣列的配置存儲器回讀流程，讀取現(xiàn)場可編程邏輯門陣列 的配置幀，然后由高可靠監(jiān)控單元執(zhí)行通過標(biāo)準(zhǔn)NVRAM接口從非易失性存儲器讀取的原始 配置幀；高可靠監(jiān)控單元將現(xiàn)場可編程邏輯門陣列的回讀配置幀與原始配置幀進(jìn)行字節(jié)比對， 當(dāng)配置幀出現(xiàn)比對錯誤時，即判斷現(xiàn)場可編程邏輯門陣列的配置存儲器發(fā)生了單粒子翻轉(zhuǎn)， 高可靠監(jiān)控單元即執(zhí)行現(xiàn)場可編程邏輯門陣列配置存儲器的修復(fù)流程，修復(fù)錯誤現(xiàn)場可編程 邏輯門陣列配置幀。
作為本發(fā)明的進(jìn)一步改進(jìn)。
所述高可靠監(jiān)控單元所執(zhí)行現(xiàn)場可編程邏輯門陣列配置存儲器的修復(fù)流程為-
① 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送同步命令
字；
② 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送循環(huán)校驗(yàn) 邏輯復(fù)位命令字；
③ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送器件ID命 令字；
通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送配置幀長 度命令字；
通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送準(zhǔn)備寫數(shù) 據(jù)命令字；
通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送配置幀地 址命令字；
⑦ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送一個配置 幀數(shù)據(jù)；
⑧ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送取消同步 狀態(tài)命令字。
所述高可靠監(jiān)控單元所執(zhí)行現(xiàn)場可編程邏輯門陣列的配置存儲器回讀流程為① 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送同步命令
字；
② 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送器件ID命 令字；
③ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送循環(huán)校驗(yàn) 復(fù)位命令字；
④ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送起始幀地 址命令字；
◎通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送回讀配置 存儲器命令字；
⑥ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送配置幀長 度命令字；
⑦ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口從現(xiàn)場可編程邏輯門陣列回讀一個配置 幀數(shù)據(jù)；
⑧ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送取消同步 狀態(tài)命令字。
一種現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)裝置，其特征在于它包括通過總線互 連的高可靠監(jiān)控單元和非易失性存儲器，所述高可靠監(jiān)控單元與現(xiàn)場可編程邏輯門陣列相連 并用于實(shí)現(xiàn)單粒子翻轉(zhuǎn)檢測和修復(fù)流程；所述高可靠監(jiān)控單元包括現(xiàn)場可編程邏輯門陣列回 讀控制器、比對檢測器、NVRAM回讀控制器、現(xiàn)場可編程邏輯門陣列監(jiān)控接口、 NVRAM 接口以及現(xiàn)場可編程邏輯門陣列修復(fù)控制器，所述現(xiàn)場可編程邏輯門陣列回讀控制器用于按 照回讀流程向現(xiàn)場可編程邏輯門陣列發(fā)送命令字序列，實(shí)現(xiàn)現(xiàn)場可編程邏輯門陣列內(nèi)部配置 存儲器數(shù)據(jù)的回讀，NVRAM回讀控制器用于通過標(biāo)準(zhǔn)NVRAM接口總線訪問非易失性存儲
器并獲取存儲在非易失性存儲器中的原始配置數(shù)據(jù)，所述比對檢測器用于完成現(xiàn)場可編程邏 輯門陣列中內(nèi)部配置存儲器數(shù)據(jù)與存儲在非易失性存儲器中原始配置數(shù)據(jù)的實(shí)時比對檢測，
所述現(xiàn)場可編程邏輯門陣列修復(fù)控制器按照修復(fù)流程向現(xiàn)場可編程邏輯門陣列發(fā)送命令字序 列以及現(xiàn)場可編程邏輯門陣列配置數(shù)據(jù)，實(shí)現(xiàn)現(xiàn)場可編程邏輯門陣列內(nèi)部配置存儲器錯誤配 置幀的動態(tài)修復(fù)。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)就在于
1、本發(fā)明現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法及裝置中設(shè)置高可靠監(jiān)控單 元，實(shí)現(xiàn)對低等級FPGA器件單粒子翻轉(zhuǎn)檢測，突破低等級低價格FPGA器件用于空間儀器工程以及星載處理平臺的限制，大大降低了成本；
2、 本發(fā)明現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法及裝置中，F(xiàn)PGA配置存儲器 回讀流程采用特定時序并以獨(dú)立配置幀為單位進(jìn)行FPGA配置存儲器回讀，不干擾FPGA正 常邏輯功能的運(yùn)行，從而大大提高了其穩(wěn)定性和可靠性；
3、 本發(fā)明現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法及裝置中，F(xiàn)PGA配置存儲器 修復(fù)流程采用特定時序并以獨(dú)立配置幀為單位對FPGA配置存儲器錯誤配置幀進(jìn)行修復(fù)，不 干擾FPGA其他邏輯功能的正常運(yùn)行；
4、 本發(fā)明現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)裝置，可以采用一個集成電路的設(shè) 計(jì)，在單片F(xiàn)PGA上實(shí)現(xiàn)，結(jié)構(gòu)簡單，成本低廉、模塊化程度高。


圖1是現(xiàn)場可編程邏輯門陣列的內(nèi)部組成結(jié)構(gòu)示意圖； 圖2是本發(fā)明檢測裝置的框架結(jié)構(gòu)示意圖； 圖3是本發(fā)明中高可靠監(jiān)控單元的框架結(jié)構(gòu)示意圖； 圖4是本發(fā)明中FPGA配置存儲器回讀流程的示意圖； 圖5是本發(fā)明中FPGA配置存儲器修復(fù)流程圖。
具體實(shí)施例方式
以下將結(jié)合具體實(shí)施例和說明書附圖對本發(fā)明做進(jìn)一步詳細(xì)說明。
如圖1所示，以SRAM型FPGA為例，典型SRAM型FPGA內(nèi)部是一個由可配置邏輯 塊(CLB， Configurable Logic Block)和開關(guān)矩陣(Switch Matrix)交錯布局組成的陣列。其 中，基于査找表(LUT， Look Up Table)的CLB能夠?qū)崿F(xiàn)任意的多輸入/多輸出組合或時序 邏輯電路?？删幊袒ミB接點(diǎn)確定開關(guān)矩陣內(nèi)部連接線的連接關(guān)系，通過輸入/輸出多路切換器 (IOMux)將多個CLB連接在一起，就可以形成一個用戶所需要的電路。在SRAM型FPGA 中，用來配置電路組件的可編程位組成了一個配置位流，并以配置幀為單位存放在一個SRAM 存儲器中。存放配置位流的SRAM存儲器對SEU非常敏感，是FPGA中最主要的單粒子翻 轉(zhuǎn)敏感單元。
如圖2所示，本發(fā)明的SRAM型FPGA單粒子翻轉(zhuǎn)檢測裝置，它包括通過總線互連的高 可靠監(jiān)控單元和非易失性存儲器；高可靠監(jiān)控單元與非易失性存儲器通過標(biāo)準(zhǔn)NVRAM接口 連接，高可靠監(jiān)控單元與FPGA通過標(biāo)準(zhǔn)FPGA監(jiān)控接口 (如SelectMAP或JTAG接口 )連接。
如圖3所示，本實(shí)施例中高可靠監(jiān)控單元是一個由高等級抗輻照器件(如ActelFPGA) 設(shè)計(jì)實(shí)現(xiàn)的集成電路，由FPGA回讀控制器、比對檢測器、NVRAM回讀控制器、FPGA修復(fù)控制器、FPGA監(jiān)控接口和NVRAM接口組成，各個模塊以及接口之間通過內(nèi)部數(shù)據(jù)總線 互聯(lián)；FPGA回讀控制器是高可靠監(jiān)控單元內(nèi)部的一個邏輯處理器，按照回讀流程向FPGA 發(fā)送命令字序列，在不干擾FPGA正常邏輯功能情況下實(shí)現(xiàn)FPGA內(nèi)部配置存儲器數(shù)據(jù)的回 讀；比對檢測器是高可靠監(jiān)控單元內(nèi)部的一個邏輯處理器，完成FPGA內(nèi)部配置存儲器數(shù)據(jù) 與存儲在非易失性存儲器中的原始配置數(shù)據(jù)進(jìn)行實(shí)時比對檢測，判斷單粒子翻轉(zhuǎn)，并自動分 析配置數(shù)據(jù)中的出錯位；NVRAM回讀控制器是高可靠監(jiān)控單元內(nèi)部的一個邏輯處理器，通 過標(biāo)準(zhǔn)NVRAM接口總線訪問非易失性存儲器，回讀FPGA原始配置數(shù)據(jù)以用于實(shí)時比對檢 測FPGA修復(fù)控制器是高可靠監(jiān)控單元中的一個邏輯處理器，按照修復(fù)流程向FPGA發(fā)送 命令字序列以及FPGA配置數(shù)據(jù)，在不干擾FPGA其他邏輯功能情況下實(shí)現(xiàn)FPGA內(nèi)部配置 存儲器錯誤配置幀的動態(tài)修復(fù)；FPGA監(jiān)控接口是FPGA回讀控制器與FPGA器件互聯(lián)的一 個標(biāo)準(zhǔn)邏輯接口電路，實(shí)現(xiàn)與FPGA器件之間信息傳輸；NVRAM接口是NVRAM回讀控制 器與非易失性存儲器互聯(lián)的一個標(biāo)準(zhǔn)邏輯接口電路，實(shí)現(xiàn)與非易失性存儲器之間數(shù)據(jù)傳輸。 NVRAM接口是高可靠監(jiān)控單元中與非易失性存儲器互聯(lián)的一個標(biāo)準(zhǔn)邏輯接口電路，實(shí)現(xiàn)高 可靠監(jiān)控單元內(nèi)部的NVRAM回讀控制器與非易失性存儲器之間數(shù)據(jù)傳輸；非易失性存儲器 是一個能夠抗單粒子翻轉(zhuǎn)的高可靠存儲數(shù)據(jù)的集成電路模塊，用于可靠存儲處理平臺配置信 息、FPGA配置數(shù)據(jù)和DSP程序數(shù)據(jù)；FPGA器件是一個超大規(guī)模集成電路模塊，用于實(shí)現(xiàn) 星載處理平臺數(shù)據(jù)處理所需的邏輯功能設(shè)計(jì)、構(gòu)建空間邏輯連接和時序關(guān)系。 本發(fā)明的SRAM型FPGA單粒子翻轉(zhuǎn)修復(fù)方法，其步驟為-
① 設(shè)置一個高可靠監(jiān)控單元，用于實(shí)現(xiàn)FPGA單粒子翻轉(zhuǎn)檢測和修復(fù)流程；
② 高可靠監(jiān)控單元執(zhí)行FPGA配置存儲器回讀流程，讀取FPGA配置幀；
③ 高可靠監(jiān)控單元執(zhí)行通過標(biāo)準(zhǔn)NVRAM接口從非易失性存儲器讀取FPGA原始配置
幀；
④ 高可靠監(jiān)控單元將FPGA回讀配置幀和FPGA原始配置幀進(jìn)行字節(jié)比對，配置幀比對 錯誤時，即發(fā)生了單粒子翻轉(zhuǎn)，執(zhí)行步驟⑤，否則執(zhí)行步驟②；
高可靠監(jiān)控單元執(zhí)行FPGA配置存儲器修復(fù)流程，修復(fù)錯誤FPGA配置幀。 如圖4所示，在本實(shí)施例中，本發(fā)明方法步驟②中高可靠監(jiān)控單元執(zhí)行FPGA配置存儲 器回讀流程，其步驟及命令字與功能在于
① 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送同步命令字(AA-99-55-66)，啟動FPGA配置 存儲器回讀；
② 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送器件ID命令字(30-00-CO-01),向FPGA的 IDCODE寄存器寫器件ID號；
8③ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送循環(huán)校驗(yàn)復(fù)位命令字(00-00-00-07)， FPGA 的復(fù)位循環(huán)校驗(yàn)CRC計(jì)算邏輯；
④ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送起始幀地址命令字(30-00-20-01)，設(shè)置回讀 配置幀的起始地址；
◎通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送回讀配置存儲器命令字(00-00-00-04)，標(biāo)志 準(zhǔn)備回讀FPGA的配置存儲器數(shù)據(jù)；
⑥ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送配置幀長度命令字(28-00-60-00)，設(shè)置回讀 配置幀的長度；
⑦ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口從FPGA回讀一個配置幀數(shù)據(jù)，從FPGA返回FPGA配置 幀數(shù)據(jù)；
⑧ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送取消同步狀態(tài)命令字(OO-OO-OO-OD)，結(jié)束 FPGA配置存儲器回讀。
如圖5所示，在本實(shí)施例中，本發(fā)明采用的FPGA配置存儲器修復(fù)流程具體實(shí)施例的步 驟為
① 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送同步命令字(AA-99-55-66)，啟動FPGA配置 存儲器寫入；
② 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送循環(huán)校驗(yàn)邏輯復(fù)位命令字(00-00-00-07)，復(fù) 位FPGA的循環(huán)校驗(yàn)CRC計(jì)算邏輯；
③ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送器件ID命令字(30-01-C0-01),向FPGA的 IDCODE寄存器寫器件ID號；
通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送配置幀長度命令字(30-01-60-01)，設(shè)置寫入 配置幀的長度；
⑤ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送準(zhǔn)備寫數(shù)據(jù)命令字(00-00-00-01)，標(biāo)志準(zhǔn)備 寫入FPGA的配置存儲器數(shù)據(jù)；
通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送配置幀地址命令字(30-00-20-01)，設(shè)置寫入 配置幀的起始地址；
⑦ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送一個配置幀數(shù)據(jù)，向FPGA寫入一個配置幀 數(shù)據(jù)，共52個字；
⑧ 通過標(biāo)準(zhǔn)FPGA監(jiān)控接口向FPGA發(fā)送取消同步狀態(tài)命令字(OO-OO-OO-OD)，結(jié)束 FPGA配置存儲器寫入。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明的保護(hù)范圍并不僅局限于上述實(shí)施例，凡
9屬于本發(fā)明思路下的技術(shù)方案均屬于本發(fā)明的保護(hù)范圍。應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通 技術(shù)人員來說，在不脫離本發(fā)明原理前提下的若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本 發(fā)明的保護(hù)范圍。
權(quán)利要求
1、一種現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法，其特征在于首先設(shè)置一個與現(xiàn)場可編程邏輯門陣列相連的用于實(shí)現(xiàn)單粒子翻轉(zhuǎn)檢測和修復(fù)流程的高可靠監(jiān)控單元；由高可靠監(jiān)控單元執(zhí)行現(xiàn)場可編程邏輯門陣列的配置存儲器回讀流程，讀取現(xiàn)場可編程邏輯門陣列的配置幀，然后由高可靠監(jiān)控單元執(zhí)行通過標(biāo)準(zhǔn)NVRAM接口從非易失性存儲器讀取的原始配置幀；高可靠監(jiān)控單元將現(xiàn)場可編程邏輯門陣列的回讀配置幀與原始配置幀進(jìn)行字節(jié)比對，當(dāng)配置幀出現(xiàn)比對錯誤時，即判斷現(xiàn)場可編程邏輯門陣列的配置存儲器發(fā)生了單粒子翻轉(zhuǎn)，高可靠監(jiān)控單元即執(zhí)行現(xiàn)場可編程邏輯門陣列配置存儲器的修復(fù)流程，修復(fù)錯誤現(xiàn)場可編程邏輯門陣列配置幀。
2、 根據(jù)權(quán)利要求1所述的現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法，其特征在于， 所述高可靠監(jiān)控單元所執(zhí)行現(xiàn)場可編程邏輯門陣列配置存儲器的修復(fù)流程為① 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送同步命令字；② 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送循環(huán)校驗(yàn) 邏輯復(fù)位命令字；③ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送器件ID命 令字；④ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送配置幀長 度命令字； 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送準(zhǔn)備寫數(shù) 據(jù)命令字；⑥ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送配置幀地 址命令字；⑦ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送一個配置 幀數(shù)據(jù)；⑧ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送取消同步 狀態(tài)命令字。
3、 根據(jù)權(quán)利要求1或2所述的現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法，其特征 在于，所述高可靠監(jiān)控單元所執(zhí)行現(xiàn)場可編程邏輯門陣列的配置存儲器回讀流程為-① 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送同步命令字；② 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送器件ID命令字；③通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送循環(huán)校驗(yàn) 復(fù)位命令字； 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送起始幀地 址命令字；⑤通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送回讀配置 存儲器命令字；◎通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送配置幀長 度命令字；⑦ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口從現(xiàn)場可編程邏輯門陣列回讀一個配置 幀數(shù)據(jù)；⑧ 通過標(biāo)準(zhǔn)現(xiàn)場可編程邏輯門陣列的監(jiān)控接口向現(xiàn)場可編程邏輯門陣列發(fā)送取消同步 狀態(tài)命令字。
4、 一種現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)裝置，其特征在于它包括通過總線 互連的高可靠監(jiān)控單元和非易失性存儲器，所述高可靠監(jiān)控單元與現(xiàn)場可編程邏輯門陣列相 連并用于實(shí)現(xiàn)單粒子翻轉(zhuǎn)檢測和修復(fù)流程；所述高可靠監(jiān)控單元包括現(xiàn)場可編程邏輯門陣列 回讀控制器、比對檢測器、NVRAM回讀控制器、現(xiàn)場可編程邏輯門陣列監(jiān)控接口、 NVRAM 接口以及現(xiàn)場可編程邏輯門陣列修復(fù)控制器，所述現(xiàn)場可編程邏輯門陣列回讀控制器用于按 照回讀流程向現(xiàn)場可編程邏輯門陣列發(fā)送命令字序列，實(shí)現(xiàn)現(xiàn)場可編程邏輯門陣列內(nèi)部配置 存儲器數(shù)據(jù)的回讀，NVRAM回讀控制器用于通過標(biāo)準(zhǔn)NVRAM接口總線訪問非易失性存儲 器并獲取存儲在非易失性存儲器中的原始配置數(shù)據(jù)，所述比對檢測器用于完成現(xiàn)場可編程邏 輯門陣列中內(nèi)部配置存儲器數(shù)據(jù)與存儲在非易失性存儲器中原始配置數(shù)據(jù)的實(shí)時比對檢測， 所述現(xiàn)場可編程邏輯門陣列修復(fù)控制器按照修復(fù)流程向現(xiàn)場可編程邏輯門陣列發(fā)送命令字序 列以及現(xiàn)場可編程邏輯門陣列配置數(shù)據(jù)，實(shí)現(xiàn)現(xiàn)場可編程邏輯門陣列內(nèi)部配置存儲器錯誤配 置幀的動態(tài)修復(fù)。
全文摘要
一種現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的修復(fù)方法及裝置，設(shè)置一個與現(xiàn)場可編程邏輯門陣列相連的用于實(shí)現(xiàn)單粒子翻轉(zhuǎn)檢測和修復(fù)流程的高可靠監(jiān)控單元；由高可靠監(jiān)控單元執(zhí)行現(xiàn)場可編程邏輯門陣列的配置存儲器回讀流程，讀取現(xiàn)場可編程邏輯門陣列的配置幀，然后由高可靠監(jiān)控單元執(zhí)行通過標(biāo)準(zhǔn)NVRAM接口從非易失性存儲器讀取的原始配置幀；高可靠監(jiān)控單元將回讀配置幀與原始配置幀進(jìn)行字節(jié)比對，當(dāng)配置幀出現(xiàn)比對錯誤時，即判斷現(xiàn)場可編程邏輯門陣列的配置存儲器發(fā)生了單粒子翻轉(zhuǎn)，高可靠監(jiān)控單元即執(zhí)行修復(fù)流程，修復(fù)錯誤現(xiàn)場可編程邏輯門陣列配置幀。本發(fā)明具有結(jié)構(gòu)原理簡單、操作簡便、可靠性高、穩(wěn)定性好等優(yōu)點(diǎn)。
文檔編號G11C16/06GK101551763SQ20091004342
公開日2009年10月7日 申請日期2009年5月15日 優(yōu)先權(quán)日2009年5月15日
發(fā)明者周永彬, 張傳勝, 明德祥, 俊 楊, 楊建偉, 王躍科, 胡助理, 邢克飛, 鐘小鵬, 陳建云 申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)