專利名稱：包含二極管存儲器單元的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及- -種集成電路，具體地涉及一種包含二極管存儲器單元的 集成電路。
背景技術(shù)：
有一種類型的存儲器是電阻性存儲器(resistive memory)。電阻性存 儲器利用存儲器元件的電阻值來存儲一個或一個以上數(shù)據(jù)位。舉例來說， 經(jīng)編程以具有較高電阻值的存儲器元件可表示邏輯'T'數(shù)據(jù)位值，且經(jīng)編 程以具有較低電阻值的存儲器元件可表示邏輯"O"數(shù)據(jù)位值。通常，通過 將電壓脈沖或電流脈沖施加到存儲器元件來電切換存儲器元件的電阻值。
有一種類型的電阻性存儲器是相變存儲器(phase change memory)。 相變存儲器在電阻性存儲器元件中使用相變材料。相變材料展現(xiàn)至少兩種 不同狀態(tài)。相變材料的狀態(tài)可被稱為非晶狀態(tài)(amorphous state)和結(jié)晶 狀態(tài)(crystalline state),其中非晶狀態(tài)涉及較混亂的原子結(jié)構(gòu)，且結(jié)晶狀 態(tài)涉及較有序的晶格(lattice)。非晶狀態(tài)通常比結(jié)晶狀態(tài)展現(xiàn)更高的電阻 率。而且， 一些相變材料展現(xiàn)多種結(jié)晶狀態(tài)，例如面心立方(face-centered cubic, FCC)狀態(tài)和六方密堆積(hexagonal closest packing, HCP)狀態(tài)， 其具有不同的電阻率，且可用于存儲數(shù)據(jù)位。在以下描述內(nèi)容中，非晶狀 態(tài)通常指代具有較高電阻率的狀態(tài)，且結(jié)晶狀態(tài)通常指代具有較低電阻率 的狀態(tài)。
可以可逆地引誘相變材料中的相變。以此方式，存儲器可響應(yīng)于溫度 變化而從非晶狀態(tài)變化為結(jié)晶狀態(tài)，且從結(jié)晶狀態(tài)變化為非晶狀態(tài)。可通 過驅(qū)動電流通過相變材料本身或通過驅(qū)動電流通過鄰近于相變材料的電 阻性加熱器(resistive heater),來實現(xiàn)相變材料的溫度變化。通過這兩種 方法，相變材料的可控制的加熱導(dǎo)致相變材料內(nèi)的可控制的相變。
可對包含具有由相變材料制成的多個存儲器單元的存儲器陣列的相變存儲器進行編程，以利用相變材料的存儲器狀態(tài)來存儲數(shù)據(jù)。讀取此相 變存儲器裝置中的數(shù)據(jù)和將數(shù)據(jù)寫入此相變存儲器裝置中的一種方式是 控制施加到相變材料的電流和/或電壓脈沖。每個存儲器單元中的相變材料 中的溫度通常對應(yīng)于所施加的電流和/或電壓的電平，以實現(xiàn)加熱。
為了實現(xiàn)較高密度的相變存儲器，相變存儲器單元可存儲多個數(shù)據(jù) 位?？赏ㄟ^對相變材料進行編程以使其具有中間電阻值或狀態(tài)，來實現(xiàn)相 變存儲器單元中的多位存儲，其中可將多位或多電平相變存儲器單元寫到
兩個以上狀態(tài)。如果將相變存儲器單元編程為三個不同電阻電平中的一
者，那么每單元可存儲1.5個數(shù)據(jù)位。如果將相變存儲器單元編程為四個 不同電阻電平中的一者，那么每單元可存儲兩個數(shù)據(jù)位，依此類推。為了 將相變存儲器單元編程到中間電阻值，經(jīng)由合適的寫策略(write strategy) 來控制與非晶材料共存的結(jié)晶材料的量，且因此控制單元電阻。
還可通過減小每個存儲器單元的物理大小來實現(xiàn)較高密度的相變存 儲器。增加相變存儲器的密度增加了可存儲在存儲器內(nèi)的數(shù)據(jù)的量，同時 通常降低了存儲器的成本。

發(fā)明內(nèi)容
出于上述和其它原.因，本發(fā)明提供一種包含二極管存儲器單元的集成 電路。
為實現(xiàn)上述目的，本發(fā)明的一個實施例提供一種集成電路。所述集成 電路包含第一金屬線和耦合到所述第一金屬線的第一二極管。所述集成電 路包含耦合到第一二極管的第一電阻率改變材料，以及耦合到第一電阻率 改變材料的第二金屬線。


包含附圖是為了提供對實施例的進一步理解，且附圖并入本說明書中 并構(gòu)成本說明書的一部分。

實施例，且連同描述內(nèi)容一起用以闡 釋實施例的原理。隨著參考以下詳細(xì)描述內(nèi)容而更好地理解其它實施例和 實施例的許多預(yù)期優(yōu)點，將容易了解所述其它實施例和實施例的許多預(yù)期 優(yōu)點。附圖的元件不一定相對于彼此而按比例繪制。相同參考標(biāo)號表示對應(yīng)的類似部分。
圖1是說明系統(tǒng)的一個實施例的方塊圖。
圖2是說明存儲器裝置的一個實施例的圖。
圖3說明二極管存儲器單元的三維陣列的一個實施例的橫截面圖。 圖4說明陣列邏輯和第一字線的一個實施例的橫截面圖。 圖5說明第一字線、硅插塞(siliconplug)、第一介電材料層和第二介
電材料層的一個實施例的橫截面圖。
圖6說明第一字線、凹進的硅插塞(recessed silicon plug)、第一介電
材料層和第二介電材料層的一個實施例的橫截面圖。
圖7說明第一字線、二極管、硅化物觸點(silidde contact)、第一介
電材料層和第二介電材料層的一個實施例的橫截面圖。
圖8說明在對第一介電材料層進行底切蝕刻(undercut etching)之后， 第一字線、二極管、硅化物觸點、第一介電材料層和第二介電材料層的一 個實施例的橫截面圖。
圖9說明第一字線、二極管、硅化物觸點、第一介電材料層和第三介 電材料層的一個實施例的橫截面圖。
圖10說明第一字線、二極管、硅化物觸點、第一介電材料層、第三 介電材料層和形成于共形層(conformal layer)中的鎖眼(keyhole)的一 個實施例的橫截面圖。
圖11說明第一字線、二極管、硅化物觸點、第一介電材料層、第三 介電材料層和對共形層進行蝕刻之后的層的一個實施例的橫截面圖。
圖12說明第一字線、二極管、硅化物觸點、第一介電材料層、介電 材料和對第三介電材料層進行蝕刻之后的層的一個實施例的橫截面圖。
圖13說明第一字線、二極管、硅化物觸點、第一介電材料層和移除 所述層之后的介電材料的一個實施例的橫截面圖。
圖14說明第一字線、二極管、硅化物觸點、第一介電材料層、介電 材料、相變材料存儲位置和頂部電極的一個實施例的橫截面圖。
圖15說明第一字線、二極管、硅化物觸點、第一介電材料層、介電 材料、相變材料存儲位置、頂部電極和蓋材料層的一個實施例的橫截面圖。
圖16說明在制造通孔之后，二極管相變存儲器單元陣列的一個實施例的橫截面圖。
圖17說明在制造位線和觸點之后，二極管相變存儲器單元陣列的一 個實施例的橫截面圖。
圖18說明二極管相變存儲器單元陣列的另一實施例的橫截面圖。
具體實施例方式
在以下詳細(xì)描述中，參看形成本發(fā)明的一部分的附圖，且在附圖中 以圖解方式展示可實踐本發(fā)明的具體實施例。在這點上，參看所描述的圖 的定向而使用方向術(shù)語，例如"頂部"、"底部"、"前部"、"后部"、"頭部"、 "尾部"等。因為實施例的組件可在許多不同定向上定位，所以出于說明而 非限制的目的而使用所述方向術(shù)語。將理解，可使用其它實施例，且可在 不脫離本發(fā)明的范圍的情況下，作出結(jié)構(gòu)或邏輯改變。因此，不應(yīng)在限制 意義上理解以下詳細(xì)描述，且本發(fā)明的范圍由所附權(quán)利要求書界定。
將理解，本文所述的各種示范性實施例的特征可彼此組合，除非另 有明確注解。
圖1是說明系統(tǒng)90的一個實施例的方塊圖。系統(tǒng)90包含主機92和 存儲器裝置100。主機92通過通信鏈接94而通信地耦合到存儲器裝置100。 主機92包含計算機(例如，桌上型計算機、膝上型計算機、手持式計算 機)、便攜式電子裝置(例如，蜂窩式電話、個人數(shù)字助理(personal digital assistant, PDA)、 MP3播放器、視頻播放器、數(shù)碼相機)，或任何其它使 用存儲器的合適裝置。存儲器裝置100為主機92提供存儲器。在一個實 施例中，存儲器裝置IOO包含相變存儲器裝置或其它合適的電阻性或電阻 率改變材料存儲器裝置。
圖2是說明存儲器裝置100的--個實施例的圖。在一個實施例中， 存儲器裝置100是集成電路或集成電路的一部分。存儲器裝置100包含寫 入電路124、控制器120、存儲器陣列102和感測電路126。存儲器陣列 102包含多個二極管電阻性存儲器單元104a^到104d(M (統(tǒng)稱為二極管電 阻性存儲器單元104)、多個位線(bit line, BL) 112a到112b (統(tǒng)稱為位 線12)以及多個字線"舊(11^& WL)110a?！猨到110b(M(總稱為字線110)。 在一個實施例中，二極管電阻性存儲器單元104是二極管相變存儲器單元。在其它實施例中，二極管電阻性存儲器單元i04是另一種合適類型的二極管電阻性存儲器單元或電阻率改變材料存儲器單元。
存儲器陣列102包含二極管相變存儲器單元104的三維陣列。在一個實施例中，存儲器陣列102包含兩層二極管相變存儲器單元104。在其它實施例中，存儲器陣列102包含任何合適數(shù)目(例如3， 4或更多)層的二極管相變存儲器單元104。字線110和位線112由金屬制成，這降低了所述線的電阻率。
如本文所使用，術(shù)語"電耦合"并不意味著表示元件必需直接耦合在一起，而是可在"電耦合"的元件之間提供介入元件。
存儲器陣列102通過信號路徑125電耦合到寫入電路124通過信號路徑121電耦合到控制器120，且通過信號路徑127電耦合到感測電路(sense circuit) 126?？刂破?20通過信號路徑128電耦合到寫入電路124，且通過信號路徑130電耦合到感測電路126。
每個二極管相變存儲器單元104電耦合到字線110和位線112o 二極管相變存儲器單元104a。電耦合到位線112a和字線110a。，且二極管相變存儲器單元104a,電耦合到位線112a和字線110*。 二極管相變存儲器單元104b。電耦合到位線112a和字線110W且二極管相變存儲器單元1041^電耦合到位線112a和字線110b,。 二極管相變存儲器單元104c。電耦合到位線112b和字線110a。且二極管相變存儲器單元104c,電耦合到位線112b和字線110a,。 二極管相變存儲器單元104dQ電耦合到位線112b和字線110b0，且二極管相變存儲器單元闊電耦合到位線112b和字線110b,。
每個二極管相變存儲器單元104都包含相變元件106和二極管108。在一個實施例中，二極管108的極性是顛倒的。舉例來說，二極管相變存儲器單元104ao包含相變元件106a。和二極管108aQ。相變元件106a。的一側(cè)電耦合到位線112a，且相變元件106ao的另一側(cè)電耦合到二極管108a0的一側(cè)。二極管108ao的另一側(cè)電耦合到字線110aQ。 二極管相變存儲器單元104ai包含相變元件106a,和二極管108a,。相變元件106a,的一側(cè)電耦合到字線110ap且相變元件106&1的另一側(cè)電耦合到二極管108ai的一側(cè)。二極管108ai的另一側(cè)電耦合到位線112a。
在另一實施例中，每個相變元件106和每個二極管108的位置顛倒。舉例來說，對于二極管相變存儲器單元104a。，相變元件106ao的一側(cè)電耦合到字線110ao。相變元件106a。的另一側(cè)電耦合到二極管108ao的一側(cè)。二極管108aQ的另一側(cè)電耦合到位線112a。對于二極管相變存儲器單元104a,，相變元件106a,的一側(cè)電耦合到位線112a。相變元件106a,的另一側(cè)電耦合到二極管108a,的一側(cè)。二極管108*的另一側(cè)電耦合到字線
在一個實施例中，每個相變元件106都包含相變材料，根據(jù)本發(fā)明所述相變材料可由多種材料組成。 一般來說，含有來自周期表VI族的一個或一個以上元素的硫族化物合金可用作這些材料。在一個實施例中，相變材料由硫族化物化合材料組成，例如GeSbTe、 SbTe、 GeTe或AglnSbTe。在另一實施例中，相變材料無硫族元素，例如GeSb、 GaSb、 InSb或GeGalnSb。在其它實施例中，相變材料由包含元素Ge、 Sb、 Te、 Ga、 As、In、 Se和S中的一者或一者以上的任何合適材料組成。
每個相變元件106可在溫度變化的影響下從非晶狀態(tài)變化為結(jié)晶狀態(tài)，或從結(jié)晶狀態(tài)變化為非晶狀態(tài)。在相變元件106中的一者的相變材料中，與非晶材料共存的結(jié)晶材料的量進而界定用于將數(shù)據(jù)存儲在存儲器裝置100內(nèi)的兩個或兩個以上狀態(tài)。與在結(jié)晶狀態(tài)下相比，在非晶狀態(tài)下，
相變材料展現(xiàn)顯著較高的電阻率。因此，相變元件的兩個或兩個以上狀態(tài)在其電阻率方面有所不同。在一個實施例中，所述兩個或兩個以上狀態(tài)是
兩個狀態(tài)，且使用二進制系統(tǒng)，其中向所述兩個狀態(tài)指配位值"0"和"1"。在另一實施例中，所述兩個或兩個以上狀態(tài)是三個狀態(tài)，且使用三進制系統(tǒng)，其中向所述三個狀態(tài)指配位值"O"、 "1"和"2"。在另一實施例中，所述
兩個或兩個以上狀態(tài)是四個狀態(tài)，其被指配有多位值，例如"oo"、"or、"io"和"n"。在其它實施例中，所述兩個或兩個以上狀態(tài)可以是相變元件的相變材料中的任何合適數(shù)目個狀態(tài)。
控制器120包含微處理器、微控制器或用于控制存儲器裝置100的操作的其它合適的邏輯電路?？刂破?20控制存儲器裝置100的讀取和寫入操作，包含通過寫入電路124和感測電路126將控制和數(shù)據(jù)信號施加到存儲器陣列102。在一個實施例中，寫入電路124通過信號路徑125和位線112而將電壓脈沖提供到存儲器單元104以對所述存儲器單元進行編程。在其它實施例中，寫入電路124通過信號路徑125和位線112而將電流脈沖提供到存儲器單元104，以對所述存儲器單元進行編程。
感測電路126通過位線112和信號路徑127讀取存儲器單元104的兩個或兩個以上狀態(tài)中的每一者。在一個實施例中，為了讀取存儲器單元104中的一者的電阻，感測電路126提供流過存儲器單元104中的一者的電流。感測電路126接著讀取存儲器單元104中的所述一者上的電壓。在另一實施例中，感測電路126提供存儲器單元104中的一者上的電壓，且讀取流過存儲器單元104中的所述一者的電流。在另一實施例中，寫入電路124提供存儲器單元104中的一者上的電壓，且感測電路126讀取流過存儲器單元104中的所述一者的電流。在另一實施例中，寫入電路124提供流過存儲器單元104中的一者的電流，且感測電路126讀取存儲器單元104中的所述-一者上的電壓。
在一個實施例中，在二極管相變存儲器單元104ao的"設(shè)定"操作期間，選擇字線110ao。在選擇字線110ao的情況下，由寫入電路124選擇性地啟用設(shè)定電流或電壓脈沖，且通過位線U2a發(fā)送到相變元件106aQ，從而將相變元件106a。加熱到高于其結(jié)晶溫度(但通常低于其熔化溫度)。以此方式，相變元件106ac在此設(shè)定操作期間達(dá)到結(jié)晶狀態(tài)或部分結(jié)晶且部分非晶狀態(tài)。
在二極管相變存儲器單元104ao的"復(fù)位"操作期間，選擇字線110ao。在選擇字線110ao的情況下，由寫入電路124選擇性地啟用復(fù)位電流或電壓脈沖，且通過位線112a發(fā)送到相變元件106aQ。復(fù)位電流或電壓將相變元件106a?？焖偌訜岬礁哂谄淙刍瘻囟?。在電流或電壓脈沖斷開之后，相變元件106ao快速淬火冷卻為非晶狀態(tài)或部分非晶且部分結(jié)晶狀態(tài)。
類似于二極管相變存儲器單元104a。，使用通過適當(dāng)?shù)奈痪€112和字
線110施加的類似電流或電壓脈沖，來設(shè)定和復(fù)位存儲器陣列102中的二
極管相變存儲器單元104a!、 104b(M到104d(n以及其它二極管相變存儲器
單元104。在其它實施例中，對于其它類型的電阻性存儲器單元，寫入電
路124提供合適的編程脈沖，以將電阻性存儲器單元104編程到所需的狀太
心、o
圖3說明二極管存儲器單元的三維陣列200a的一個實施例的橫截面圖。在一個實施例中，三維陣列200a提供存儲器陣列102。三維陣列200a包含襯底202;淺溝槽隔離(shallow trench isolation, STI) 206或其它合適的隔離；晶體管204a和204b;觸點208a到208d、 212a到212c、 216a和216b;通孔214a、 214b和218;以及介電材料236、 220a和220b。三維陣列200a還包含第一字線210a、第一二極管相變存儲器單元(例如201a處所指示)、位線(例如234處所指示)、第二二極管相變存儲器單元(例如201b處所指示)以及第二字線210b。
每個第一二極管相變存儲器單元201a都包含N+/N-區(qū)域222a、 P+區(qū)域224a、硅化物觸點226a、介電材料228a、相變材料存儲位置.230a和頂部電極232a。 N+/N-區(qū)域222a和P+區(qū)域224a形成二極管108。在另一實施例中，二極管108的極性和相關(guān)聯(lián)的摻雜是顛倒的。每個第二二極管相變存儲器單元201b包含N+/N-區(qū)域222b、P+區(qū)域224b、硅化物觸點226b、介電材料228b、相變材料存儲位置230b和頂部電極232b。 N+/N-區(qū)域222b和P+區(qū)域224b形成二極管108。在另一實施例中，二極管108的極
性和相關(guān)聯(lián)的摻雜是顛倒的。
晶體管204a和204b形成于襯底202中。襯底202包含硅襯底或另一合適襯底。STI206使鄰近的晶體管彼此電隔離。晶體管204a的源極/漏極路徑的一側(cè)接觸觸點208a的底部。晶體管204a的源極/漏極路徑的另一側(cè)接觸觸點208b的底部。觸點208a的頂部接觸第一字線210a的底部。觸點208b的頂部接觸觸點212a的底部。觸點212a的頂部接觸通孔214a的底部。通孔214a的頂部接觸觸點216a的底部。觸點216a電耦合到主字線(未圖示)，主字線通過激活晶體管204a而電耦合到第一字線210a。
晶體管204b的源極/漏極路徑的一側(cè)接觸觸點208c的底部。晶體管204b的源極/漏極路徑的另一側(cè)接觸觸點208d的底部。觸點208c的頂部接觸觸點212b的底瓿觸點212b的頂部接觸通孔214b的底瓿通孔214b的頂部接觸觸點216b的底部。觸點216b的頂部接觸通孔218的底部。通孔218的頂部接觸第二字線210b的底部。觸點208d的頂部接觸觸點212c的底音Po觸點212c電耦合到主字線(未圖示)，主字線通過激活晶體管204b而電耦合到第二字線210b。、
觸點208a到208d、 212a到212c、 216a和216b;通孔214a、 214b禾口218;字線^0a和210b;以及位線234包含W、 Al、 Cu或另一合適材料。 觸點208a到208d、 212a到2i2c、 216a和216b;通孔214a、 214b和218; 字線210a和210b;以及位線234由介電材料236橫向環(huán)繞。介電材料236 包含Si。2、 Si(X、 SiN、氟化硅玻璃(fluorinated silica glass， FSG)、硼磷 硅玻璃(boro-phosphorous silicate glass, BPSG)、硼硅玻璃(boro陽silicate glass, BSG)或另一合適介電材料。
第一字線210a的頂部的一部分接觸每個N+ZN-區(qū)域222a的底部。在 一個實施例中，每個N+/N-區(qū)域222a包含摻雜的多晶硅或摻雜的單晶硅。 每個N+/N-區(qū)域222a的頂部接觸P+區(qū)域224a的底部。在一個實施例中， 每個j^區(qū)域224a包含摻雜的多晶硅或摻雜的單晶硅。每個P+區(qū)域224a 的頂部接觸硅化物觸點226a的底部。每個硅化物觸點226a包含CoSi、TiSi、 NiSi、 TaSi或另一合適硅化物。
每個硅化物觸點226a的頂部都接觸介電材料228a的底部，以及相變 材料存儲位置230a的底部的一部分。介電材料228a包含SiN、 Si02、 SiOxN、 TaOx、八1203或另一合適介電材料。介電材料228a橫向圍繞每個 相變材料存儲位置230a。每個相變材料存儲位置230a提供用于存儲一個 或一個以上數(shù)據(jù)位的存儲位置。每個相變材料存儲位置230a的有效或相 變區(qū)域位于-或靠近相變材料存儲位置230a與硅化物觸點226a之間的界 面。在-一個實施例中，相變材料存儲位置230a與硅化物觸點226a之間的 界面具有亞光刻(subl池ographic)橫截面。
每個相變材料存儲位置230a都接觸頂部電極232a的底部和側(cè)壁。每 個頂部電極232a都包含TiN、 TaN、 W、 WN、 Al、 C、 Ti、 Ta、 TiSiN、 TaSiN、 TiAlN、 TaAlN、 Cu或另一合適電極材料。每個第一二極管相變存 儲器單元201 a由介電材料236橫向環(huán)繞。
每個頂部電極232a的頂部都接觸位線234的底部。每個位線234的 頂部都接觸第二二極管相變存儲器單元201b的底部。每個第二二極管相 變存儲器單元20lb的元件(包含222b、 224b、 226b、 228b、 230b和232b) 都類似于先前針對每個第一二極管相變存儲器單元201a而描述的對應(yīng)元 件，且類似于所述對應(yīng)元件而配置。每個第二二極管相變存儲器單元201b 的頂部都接觸第二字線210b的底部。可在字線210b上方提供任何合適數(shù)目的額外字線和二極管相變存儲器單元。
穿過每個第一二極管相變存儲器單元201a的電流路徑是從位線234 穿過頂部電極232a和相變材料存儲位置230a到達(dá)硅化物觸點226a。從硅 化物觸點226a，電流流過由P+區(qū)域224a和N+ZN-區(qū)域222a形成的二極管。 從N+ZN-區(qū)域222a，電流流過第一字線210a和晶體管204a到達(dá)觸點216a。 每個相變材料存儲位置230a與硅化物觸點226a之間的界面區(qū)的橫截面寬 度界定穿過所述界面的電流密度，且因此界定用于對每個存儲器單元201a 進行編程的功率。通過減小所述界面區(qū)的橫截面寬度，增加了電流密度， 因此減小了用于對每個存儲器單元201a進行編程的功率。
在存儲器單元201a的操作期間，在位線234與第一字線210a之間施 加電流或電壓脈沖，以對選定存儲器單元201a進行編程。在選定存儲器 單元201a的設(shè)定操作期間，由寫入電路124選擇性地啟用設(shè)定電流或電 壓脈沖，且通過位線234發(fā)送到頂部電極232a.。從頂部電極232a，設(shè)定 電流或電壓脈沖經(jīng)過相變材料存儲位置230a，從而將相變材料加熱到高于 其結(jié)晶溫度(但通常低于其熔化溫度)。以此方式，相變材料在所述設(shè)定 操作期間達(dá)到結(jié)晶狀態(tài)或部分結(jié)晶且部分非晶狀態(tài)。
在選定存儲器單元201a的復(fù)位操作期間，由寫入電路124選擇性地 啟用復(fù)位電流或電壓脈沖，且通過位線234發(fā)送到頂部電極232a。從頂部 電極232a，復(fù)位電流或電壓脈沖經(jīng)過相變材料存儲位置230a。復(fù)位電流 或電壓將相變材料快速加熱到高于其熔化溫度。在電流或電壓脈沖斷開之 后，相變材料快速淬火冷卻為非晶狀態(tài)或部分非晶且部分結(jié)晶狀態(tài)。
穿過每個第二二極管相變存儲器單元201b的電流路徑是從第二位線 210b穿過頂部電極232b和相變材料存儲位置230b到達(dá)硅化物觸點226b。 從硅化物觸點226b，電流流過由P+區(qū)域224b和N+ZN-區(qū)域222b形成的 二極管。從N十/N-區(qū)域222b,電流流到位線234。以類似于每個第一二極 管相變存儲器單元201a的方式對每個第二二極管相變存儲器單元201b進 行編程。
以下圖4到圖n說明用于制造二極管相變存儲器單元的三維陣列(例
如先前參看圖3而描述并說明的三維陣列200a)的實施例。
圖4說明陣列邏輯238和第-一字線210a的一個實施例的橫截面圖。陣列邏輯238包含晶體管204a和204b。晶體管204a和204b形成于襯底 202中。襯底202包含硅襯底或另一合適襯底。STI206提供于鄰近的晶體 管之間，以使所述晶體管彼此電隔離。晶體管204a和204b的柵極電耦合 到用于激活晶體管204a和204b的控制線。觸點208a到208d每一者接觸 晶體管204a和204b的源極/漏極區(qū)域。觸點208a到208d包含W、 Al、 Cu或另--合適金屬。介電材料橫向圍繞觸點208a到208d。介電材料包含 Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG或另一合適介電材料。
金屬(例如W、 Al、 Cu或另一合適金屬)沉積在介電材料和觸點208a 到208d匕以提供金屬層。使用化學(xué)氣相沉積(chemical vapor deposition, CVD)、高密度等離子體-化學(xué)氣相沉積(high density plasma-chemical vapor deposition, HDP-CVD)、 L臭子層、沉禾只(atomic layer deposition, ALD)、金 屬有機化學(xué)氣木目沉禾只(metal organic chemical vapor deposition, MOCVD)、 物理氣相沉積(physical vapor deposition, PVD)、噴射氣相沉積(jet vapor deposition, JVD)或其它合適沉積技術(shù)來沉積金屬層。接著對所述金屬進 行蝕刻，以暴露介電材料的部分，以便提供第一字線210a和觸點212a到 212c。
介電材料(例如SiCb—、 SiOx、 SiN、 FSG、 BPSG、 BSG或另一合適介 電材料)沉積在第一字線210a和觸點212a到212c上。使用CVD、 HDP-CVD、 ALD、 MOCVD、 PVD、 JVD或其它合適沉積技術(shù)來沉積介電 材料。接著使用CMP或另一合適的平坦化技術(shù)來平坦化介電材料，以暴 露第一字線210a和觸點212a到212c，且提供介電材料236a。
圖5說明第一字線210a、硅插塞240a、第一介電材料層23,6a和第二 介電材料層221a的一個實施例的橫截面圖。第一介電材料(例如Si02、 Si(X、 SiN、 FSG、 BPSG、 BSG或另一合適介電材料)沉積在第一字線210a 上以提供第一介電材料層。使用CVD、 HDP-CVD、 ALD、 MOCVD、 PVD、 JVD、旋涂或其它合適沉積技術(shù)來沉積所述第一介電材料層。
第二介電材料(例如SiN或另一合適介電材料)沉積在第一介電材料 層上，以提供第二介電材料層。使用CVD、 HDP-CVD、 ALD、 MOCVD、 PVD、 JVD或其它合適沉積技術(shù)來沉積第二介電材料層。接著對第二介電 材料層和第一介電材料層進行蝕刻，以提供暴露第一字線210a的一部分的開口，且提供第一介電材料層236b和第二介電材料層221a。在一個實 施例中，所述開口的形狀是圓柱形的。在其它實施例中，所述開口具有另
一合適形狀。
接著，將硅沉積到所述開口中，或使用外延工藝來提供硅插塞240a。 在-一個實施例中，硅插塞240a包括多晶硅。在一個實施例中，在600°C 到800°C范圍內(nèi)的沉積溫度和在100 sccm到500 sccm范圍內(nèi)的硅烷氣體 流動速率，在小于500毫托的壓力下，通過化學(xué)氣相沉積工藝而獲得硅插 塞240a。在另一實施例中，硅插塞包括通過固態(tài)外延工藝獲得的結(jié)晶硅。
圖6說明第一字線210a、凹進的硅插塞240b、第一介電材料層236b 和第二介電材料層221a的一個實施例的橫截面圖。對硅插塞240a進行回 蝕以提供凹進的硅插塞240b。
圖7說明第-一字線210a、 二極管108、硅化物觸點226a、第一介電材 料層236b和第二介電材料層221a的一個實施例的橫截面圖。在一個實施 例中，保護性介電材料(未圖示)(例如Si02或另一合適的介電材料)沉 積在第二介電材料層221a、第一介電材料層236b和凹進的硅插塞240b的 暴露部分上，以提供保護性介電材料層。接著使用合適的摻雜劑植入凹進 的硅插塞240b,以提供N+ZN-區(qū)域222a和P+區(qū)域224a。在其它實施例中， 使用其它合適的工藝來提供N+ZN-區(qū)域222a和P+區(qū)域224a，例如摻雜的 多晶硅的沉積。在任何情況下，對N+ZN-區(qū)域222a和P+區(qū)域2S化進行退 火以形成硅化物觸點226a。 N+ZN-區(qū)域222a和P+區(qū)域224a提供二極管 108。在一個實施例中，所述二極管的極性是顛倒的。在一個實施例中， 接著移除保護性介電材料層。
圖8說明在對第一介電材料層236b進行底切蝕刻之后，第一字線 210a、 二極管108、硅化物觸點226a、第一介電材料層236c和第二介電材 料層221a的一個實施例的橫截面圖。使用選擇性濕式蝕刻或另一合適蝕 刻來對第一介電材料層236b進行選擇性凹進蝕刻，以形成第二介電材料 層221a的懸垂物(如242處所指示)，且提供第一介電材料層236c。
圖9說明第一字線210a、 二極管108、硅化物觸點226a、第一介電材 料層236c和第三介電材料層221b的一個實施例的橫截面圖。介電材料(例 如SiN或另一合適介電材料)沉積在第二介電材料層221a、第一介電材料層236c和硅化物觸點226a的暴露部分上，以提供第三介電材料層221b。 第三介電材料層221b包含第二介電材料層221a。使用CVD、 HDP-CVD、 ALD、 MOCVD、 PVD、 JVD或其它合適沉積技術(shù)來沉積介電材料層。
圖10說明第一字線210a、 二極管108、硅化物觸點226a、第一介電 材料層236c、第三介電材料層221b和形成于共形層244a中的鎖眼246的 一個實施例的橫截面圖。多晶硅或另一合適材料共形地沉積在第三介電材 料層221b的暴露部分上，以提供共形層244a。在其它實施例中，共形層 244a是介電材料(例如Si02)或半導(dǎo)體材料(例如非晶硅)。由于懸垂物 242的緣故，共形層244a自身夾斷，從而形成孔隙(void)或鎖眼246。 鎖眼246實質(zhì)上位于硅化物觸點226a上方中心處。使用CVD、HDP-CVD、 ALD、 MOCVD、 PVD、 JVD或其它合適沉積技術(shù)來沉積共形層244a。
圖11說明第一字線210a、 二極管108、硅化物觸點226a、第一介電 材料層236c、第三介電材料層221b和對共形層244a進行蝕刻之后的層 244b的一個實施例的橫截面圖。共形層244a是經(jīng)蝕刻以提供暴露第三介 電材料層221b的一部分的層244b的間隔物。在硅化物觸點226a上的第 三介電材料層221b的暴露部分的亞光刻橫截面實質(zhì)上等于鎖眼246的橫 截面。
圖12說明第一字線210a、 二極管108、硅化物觸點226a、第一介電 材料層236c、介電材料228a和對第三介電材料層221b進行蝕刻之后的層 244b的一個實施例的橫截面圖。第三介電材料層221b經(jīng)蝕刻以暴露第一 介電材料層236c和硅化物觸點226a的一部分，以提供介電材料228a。
圖13說明第一字線210a、 二極管108、硅化物觸點226a、第一介電 材料層236c和移除層244b之后的介電材料228a的一個實施例的橫截面 圖。層244b經(jīng)蝕刻以暴露介電材料228a。
圖14說明第一字線210a、 二極管108、硅化物觸點226a、第一介電 材料層236c、介電材料228a、相變材料存儲位置230a和頂部電極232a 的一個實施例的橫截面圖。相變材料(例如硫族化物化合材料或另一合適 相變材料)沉積在第一介電材料層236c、介電材料228a和硅化物觸點226a 的暴露部分上，以提供相變材料層。使用CVD、HDP-CVD、ALD、MOCVD、 PVD、 JTVD或其它合適沉積技術(shù)來沉積相變材料層。'電極材料(例如TiN、 TaN、 W、 WN、 Al、 C、 Ti、 Ta、 TiSiN、 TaSiN、TiAlN、 TaAlN、 Cu或另一合適電極材料)沉積在相變材料層上，以提供電極材料層。使用CVD、 HDP-CVD、 ALD、 MOCVD、 PVD、 JVD或其它合適沉積技術(shù)來沉積電極材料層。接著平坦化電極材料層和相變材料層，以暴露第一介電材料層236c，且提供頂部電極232a和相變材料存儲位置230a。使用CMP或另一合適平坦化技術(shù)來平坦化電極材料層和相變材料層。在其它實施例中，使用其它合適工藝來制造具有其它合適配置的相變材料存儲位置230a和頂部電極232a。
圖15說明第一字線210a、 二極管108、硅化物觸點226a、第一介電材料層236c、介電材料228a、相變材料存儲位置230a、頂部電極232a和蓋材料層221c的一個實施例的橫截面圖。介電材料(例如SiN或另一合適介電材料)沉積在第一介電材料層236c、介電材料228a、相變材料存儲位置230a和頂部電極232a的暴露部分上，以提供蓋材料層221c。使用CVD、 HDP-CVD、 ALD、 MOCVD、 PVD、 JVD或其它合適沉積技術(shù)來沉積蓋材料層221c。
圖16說明在制造通孔214a和214b之后，二極管相變存儲器單元陣列的一個實施例的橫截面圖。蓋材料層221c和第一介電材料層236c經(jīng)蝕刻以提供暴露觸點212a和212b的部分的開口 ，且提供蓋材料層221d和第一介電材料層236d。金屬(例如W、 Al、 Cu或另一合適材料)沉積在蓋材料層221d、第一介電材料層236d以及觸點212a和212d的暴露部分上，以提供金屬層。使用CVD、 HDP-CVD、 ALD、 MOCVD、 PVD、 JVD或其它合適沉積技術(shù)來沉積所述金屬層。接著，使用CMP或另一合適平坦化技術(shù)來平坦化所述金屬層，以暴露蓋材料層221d且提供通孔214a和214b。
圖17說明在制造位線234以及觸點216a和216b之后，二極管相變存儲器單元陣列的一個實施例的橫截面圖。蓋材料層221d經(jīng)蝕刻以暴露頂部電極232a、相變材料存儲位置230a和介電材料228a，且提供介電材料層220a。金屬(例如W、 Al、 Cu或另一合適金屬)沉積在介電材料層220a、通孔214a和214b、頂部電極232a、相變材料存儲位置230a和介電材料228a的暴露部分上，以提供金屬層。使用CVD、 HDP-CVD、 ALD、MOCVD、 PVD、 JVD或其它合適沉積技術(shù)來沉積所述金屬層。接著，對所述金屬層進行蝕刻以提供位線234以及觸點216a和216b。
介電材料(例如Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG或另一合適介電材料)沉積在位線234、觸點216a和216b以及介電材料層220a的暴露部分上，以提供介電材料層。使用CVD、 HDP-CVD、 ALD、 MOCVD、PVD、 JVD或其它合適沉積技術(shù)來沉積介電材料層。接著，平坦化介電材料層，以暴露位線234和觸點216a和216b，且提供介電材料236e。
接著重復(fù)與先前參看圖5到圖16而描述和說明的工藝類似的工藝，以制造如先前參看圖3而描述和說明的三維陣列200a的第二二極管相變存儲器單元201b。
圖18說明二極管相變存儲器單元陣列200b的另一實施例的橫截面圖。陣列200b類似于先前參看圖3而描述和說明的三維陣列200a，但陣列200b只包含二極管相變存儲器單元的單個二維陣列。在陣列200b中，不包含二極管相變存儲器單元201b。以類似于三維陣列200a的方式制造陣列200b。
實施例提供二極管相變存儲器單元的二維和三維陣列。通過金屬字線和金屬位線來存取二極管相變存儲器單元。與典型二極管存儲器單元相比，所述二極管相變存儲器單元陣列提供增加的存儲器密度和較小的存儲器單元大小。
雖然本文所述的具體實施例實質(zhì)上集中于使用相變存儲器元件，但本本發(fā)明可應(yīng)用于任何合適類型的電阻性或電阻率改變存儲器元件。
盡管本文已說明并描述了具體實施例，但所屬領(lǐng)域的技術(shù)人員將了解，在不脫離本發(fā)明的范圍的情況下，多種替代和/或均等實施方案可代替所展示和描述的具體實施例。本申請意在涵蓋本文所論述的具體實施例的任何改編或變化。因此，希望本發(fā)明僅受權(quán)利要求書及其均等物限制。
權(quán)利要求
1、一種集成電路，其包括第一金屬線；第一二極管，其耦合到所述第一金屬線；第一電阻率改變材料，其耦合到所述第一二極管；以及第二金屬線，其耦合到所述第一電阻率改變材料。
2、 根據(jù)權(quán)利要求1所述的集成電路，其進一步包括 第二二極管，其耦合到所述第二金屬線； 第二電阻率改變材料，其耦合到所述第二二極管；以及 第三金屬線，其耦合到所述第二電阻率改變材料，其中所述第二二極管和所述第二電阻率改變材料位于所述第一二極 管和所述第一電阻率改變材料上方。
3、 根據(jù)權(quán)利要求2所述的集成電路，其進一步包括 至少一個額外存儲器單元層，其包括 第四金屬線，其位于所述第三金屬線上方； 第三二極管，其耦合到所述第四金屬線； 第三電阻率改變材料，其耦合到所述第三二極管；以及 第五金屬線，其耦合到所述第三電阻率改變材料。 '
4、 根據(jù)權(quán)利要求l所述的集成電路，其進一步包括 硅化物觸點，其耦合于所述第一二極管與所述第一電阻率改變材料之間；以及電極，其耦合于所述第一電阻率改變材料與所述第二金屬線之間。
5、 根據(jù)權(quán)利要求4所述的集成電路，其進一步包括介電材料，其接觸所述第一電阻率改變材料和所述硅化物觸點，所述 介電材料界定所述第一電阻率改變材料與所述硅化物觸點之間的界面。
6、 一種系統(tǒng)，其包括 主機；以及存儲器裝置，其通信地耦合到所述主機，所述存儲器裝置包括 第-一金屬字線； ..第一垂直二極管，其耦合到所述第一金屬字線； 第一電阻性存儲器元件，其耦合到所述第一垂直二極管；以及 金屬位線，其耦合到所述第一電阻性存儲器元件。
7、 根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述存儲器裝置進-一 步包括第二垂直二極管，其耦合到所述金屬位線；第二電阻性存儲器元件，其耦合到所述第二垂直二極管；以及 第二金屬字線，其耦合到所述第二電阻性存儲器元件， 其中所述第二金屬字線在所述第一金屬字線上方對準(zhǔn)。
8、 根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述第一字線和所述第二字線垂直于所述位線。
9、 根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述存儲器裝置進一步包括寫入電路，其經(jīng)配置以將所述第一電阻性存儲器元件和所述第二電阻性存儲器元件編程到選定電阻狀態(tài)；感測電路，其經(jīng)配置以讀取所述第一電阻性存儲器元件和所述第二電阻性存儲器元件的電阻狀態(tài)；以及控制器，其經(jīng)配置以控制所述寫入電路和所述感測電路。
10、 一種存儲器，其包括-第--二極管相變存儲器單元，其耦合到所述第一字線； 位線，其耦合到所述第一二極管相變存儲器單元； 第二二極管相變存儲器單元，其耦合到所述位線；以及 第二字線，其耦合到所述第二二極管相變存儲器單元， 其中所述第二二極管相變存儲器單元位于所述第-一二極管相變存儲 器單元上方。
11、 根據(jù)權(quán)利要求10所述的存儲器，其特征在于，所述第一二極管 相變存儲器單元包括耦合到所述第一字線的第一二極管，和耦合于所述第 --二極管與所述位線之間的第一相變元件，以及其中所述第二二極管相變存儲器單元包括耦合到所述位線的第二二極管，和耦合于所述第二二極管與所述第二字線之間的第二相變元件。
12、 一種用于制造集成電路的方法，所述方法包括 制造第一金屬線；制造第一垂直二極管，其耦合到所述第一金屬線； 制造第一電阻率改變材料元件，其耦合到所述第一垂直二極管；以及 制造第二金屬線，其耦合到所述第一電阻率改變材料元件。
13、 根據(jù)權(quán)利要求12所述的方法，其進一步包括.-制造第二垂直二極管，其耦合到所述第二金屬線； 制造第二電阻率改變材料元件，其耦合到所述第二垂直二極管；以及 制造第三金屬線，其耦合到所述第二電阻率改變材料元件。
14、 根據(jù)權(quán)利要求12所述的方法，其特征在于，制造所述第一垂直 二極管包括將第一介電材料層沉積在所述第一金屬線上； 將第二介電材料層沉積在所述第一介電材料層上-， 在所述第一介電材料層和所述第二介電材料層中蝕刻開口，以暴露所 述第一金屬線的一部分； 用硅填充所述開口；對所述硅進行回蝕，以暴露所述開口的側(cè)壁的一部分；以及 植入所述硅以形成摻雜的區(qū)域，從而提供所述第一垂直二極管。
15、 根據(jù)權(quán)利要求14所述的方法，其特征在于，制造所述第一電阻 率改變材料元件包括在所述第一垂直二極管上形成硅化物觸點；選擇性地蝕刻所述第一介電材料層，以提供所述第二介電材料層的懸 垂物；將第三介電材料層沉積在所述硅化物觸點以及所述第一介電材料層和所述第二介電材料層的暴露部分上；將共形層共形地沉積在所述第三介電材料層上，以在所述開口中形成 鎖眼；對所述共形層進行間隔物蝕刻，以暴露所述硅化物觸點上方的所述第 三介電材料層的一部分；對所述第三介電材料層的所述暴露部分進行蝕刻，以暴露所述硅化物 觸點的一部分；移除所述經(jīng)蝕刻的共形層；將電阻率改變材料沉積在所述硅化物觸點的所述暴露部分上；以及 將電極材料沉積在所述電阻率改變材料上。
16、 一種用于制造存儲器的方法，所述方法包括-制造第一字線；制造第一垂直二極管，其耦合到所述第一字線； 制造第一相變元件，其耦合到所述第一垂直二極管； 制造第一位線，其耦合到所述第一相變元件； 制造第二垂直二極管，其耦合到所述第一位線； 制造第二相變元件，其耦合到所述第二垂直二極管；以及 制造第二字線，其耦合到所述第二相變元件。
17、 根據(jù)權(quán)利要求16所述的方法，其進一步包括 制造至少一個額外存儲器單元層，其包括 在所述第二字線上方制造第三字線； 制造第三垂直二極管，其耦合到所述第三字線； 制造第三相變元件，其耦合到所述第三垂直二極管；以及 制造第二位線，其耦合到所述第三相變元件。
全文摘要
集成電路包含第一金屬線和耦合到所述第一金屬線的第一二極管。所述集成電路包含耦合到所述第一二極管的第一電阻率改變材料，以及耦合到所述第一電阻率改變材料的第二金屬線。
文檔編號G11C11/56GK101685825SQ20091000549
公開日2010年3月31日 申請日期2009年1月22日 優(yōu)先權(quán)日2008年1月22日
發(fā)明者明 楊, 林仲漢, 拉詹德南 畢平, D.漢普 湯瑪斯, 龍翔瀾 申請人:奇夢達(dá)股份公司;國際商用機器公司;旺宏電子股份有限公司