專(zhuān)利名稱(chēng)：：利用電流感應(yīng)磁化反轉(zhuǎn)mtj的非易失性sram/鎖存電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種存儲(chǔ)電路、鎖存電路和觸發(fā)電路，特別涉及一種包括雙穩(wěn)電路(bistablecircuit)和鐵磁性隧道結(jié)器件的存儲(chǔ)電路、鎖存電路和觸發(fā)電路。
背景技術(shù)：
：作為用于電子裝置的易失性存儲(chǔ)電路，SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)是公知的。圖1是例示了利用了MOS(金屬氧化物半導(dǎo)體)場(chǎng)效應(yīng)晶體管(FET)的SRAM的存儲(chǔ)單元的電路圖。存儲(chǔ)單元具有雙穩(wěn)電路30、兩個(gè)輸入/輸出晶體管m5和m6。CMOS反相器10(第一反相電路)和CMOS反相器20(第二反相電路)在雙穩(wěn)電路30中以環(huán)狀連接。反相器10包括p型MOSFETm1和n型MOSFETm2。在FETm1和FETm2中，源極分別連接到電源Vsupply和地，柵極共同連接到節(jié)點(diǎn)Q，并且漏極共同連接到節(jié)點(diǎn)QB。反相器20包括p型MOSFETm3和n型MOSFETm4。在FETm3和FETm4中，源極分別連接到電源Vsupply和地，柵極共同連接到節(jié)點(diǎn)QB，并且漏極共同連接到節(jié)點(diǎn)Q。如上所述，反相器10以環(huán)狀連接到反相器20。節(jié)點(diǎn)Q通過(guò)n型FETm5連接到數(shù)據(jù)輸入/輸出線(xiàn)DIN，而節(jié)點(diǎn)QB通過(guò)n型FETm6連接到數(shù)據(jù)輸入/輸出線(xiàn)DINB。FETm5和m6的柵極連接到字線(xiàn)WL。根據(jù)上述構(gòu)成，可以在雙穩(wěn)電路30中寫(xiě)入并保持?jǐn)?shù)據(jù)，并且可以從該雙穩(wěn)電路30讀取數(shù)據(jù)。然而，SRAM在保持?jǐn)?shù)據(jù)時(shí)要耗電。此外，當(dāng)斷開(kāi)電源時(shí)，該雙穩(wěn)電路30中存儲(chǔ)的數(shù)據(jù)丟失。因?yàn)殡p穩(wěn)電路30具有對(duì)稱(chēng)結(jié)構(gòu)，并且對(duì)稱(chēng)地工作，一旦節(jié)點(diǎn)Q和QB在關(guān)斷電源之后具有同一電勢(shì)時(shí)，則即使恢復(fù)電源也不可能恢復(fù)數(shù)據(jù)。這是因?yàn)楫?dāng)恢復(fù)電源時(shí)節(jié)點(diǎn)Q和QB的電勢(shì)保持在同一電勢(shì)并且在特定時(shí)刻由外部噪聲等決定數(shù)據(jù)而與關(guān)斷電源之前存儲(chǔ)的數(shù)據(jù)無(wú)關(guān)。用于電子裝置的易失性鎖存電路是公知的。圖2是例示了作為鎖存電路的一個(gè)示例的利用了MOS(金屬氧化物半導(dǎo)體)場(chǎng)效應(yīng)晶體管(FET)的D鎖存電路的電路圖。D鎖存電路包括雙穩(wěn)電路30及通門(mén)(passgate)80和90。雙穩(wěn)電路30中的CMOS反相器10(第一反相電路)和CMOS反相器20(第二反相電路)通過(guò)通門(mén)90以環(huán)狀連接。反相器10包括p型MOSFETm1和n型MOSFETm2。在FETm1和FETm2中，源極分別連接到電源Vsupply和地，柵極共同連接到節(jié)點(diǎn)Q，并且漏極共同連接到節(jié)點(diǎn)QB。反相器20包括p型MOSFETm3和n型MOSFETm4。在FETm3和FETm4中，源極分別連接到電源Vsupply和地，柵極共同連接到節(jié)點(diǎn)QB，而漏極經(jīng)由通門(mén)90共同連接到節(jié)點(diǎn)Q。如上所述，反相器10以環(huán)狀連接到反相器20。通門(mén)80(第一輸入開(kāi)關(guān))連接在輸入線(xiàn)DIN和節(jié)點(diǎn)Q之間。通門(mén)80包括p型MOSFETm5和n型MOSFETm6。FETm5的源極和漏極分別連接到FETm6的源極和漏極。反相時(shí)鐘信號(hào)CLKB輸入到FETm5的柵極，而時(shí)鐘信號(hào)CLK輸入到FETm6的柵極。當(dāng)輸入高電平的時(shí)鐘信號(hào)CLK時(shí)，F(xiàn)ETm5和m6都變成導(dǎo)通，并且通門(mén)80變成導(dǎo)通。通門(mén)90(第二輸入開(kāi)關(guān))連接在節(jié)點(diǎn)Q和反相器20之間。通門(mén)90包括p型MOSFETm7和n型MOSFETm8。時(shí)鐘信號(hào)CLKB輸入到FETm7的柵極，而反相時(shí)鐘信號(hào)CLKB輸入到FETm8的柵極。當(dāng)輸入低電平的時(shí)鐘信號(hào)CLK時(shí)，F(xiàn)ETm7和m8都變成導(dǎo)通，并且通門(mén)90變成導(dǎo)通。其他連接和動(dòng)作與通門(mén)80相同。根據(jù)上述構(gòu)成，當(dāng)時(shí)鐘信號(hào)CLK處于高電平時(shí)，通門(mén)80變成導(dǎo)通，而通門(mén)90變成非導(dǎo)通。這使得輸入線(xiàn)DIN的數(shù)據(jù)能夠?qū)懭腚p穩(wěn)電路30中。當(dāng)時(shí)鐘信號(hào)CLK處于低電平時(shí)，通門(mén)80變成非導(dǎo)通，而通門(mén)90變成導(dǎo)通。這使得雙穩(wěn)電路30能夠保持?jǐn)?shù)據(jù)。雙穩(wěn)電路30中存儲(chǔ)的數(shù)據(jù)能夠從節(jié)點(diǎn)Q或QB輸出。易失性D鎖存電路在保持?jǐn)?shù)據(jù)時(shí)耗電。此外，如果斷開(kāi)電源，則該雙穩(wěn)電路30中存儲(chǔ)的數(shù)據(jù)丟失。當(dāng)通門(mén)90為非導(dǎo)通時(shí)，雙穩(wěn)電路30不能起雙穩(wěn)電路的作用，但是另一方面，由于通門(mén)80為導(dǎo)通，在節(jié)點(diǎn)Q中寫(xiě)入輸入線(xiàn)DIN的數(shù)據(jù)而在節(jié)點(diǎn)QB中寫(xiě)入節(jié)點(diǎn)Q的邏輯逆數(shù)據(jù)。因此，與關(guān)斷電源之前存儲(chǔ)的數(shù)據(jù)無(wú)關(guān)地決定節(jié)點(diǎn)Q和QB的數(shù)據(jù)。因?yàn)殡p穩(wěn)電路30具有對(duì)稱(chēng)結(jié)構(gòu)，其中，反相器10和反相器20的輸入端和輸出端彼此連接，并且在通門(mén)90為導(dǎo)通的條件下對(duì)稱(chēng)地工作，一旦節(jié)點(diǎn)Q和QB在關(guān)斷電源之后具有同一電勢(shì)時(shí)，則即使恢復(fù)電源也不可能恢復(fù)數(shù)據(jù)。這是因?yàn)楫?dāng)恢復(fù)電源時(shí)節(jié)點(diǎn)Q和QB的電勢(shì)保持在同一電勢(shì)并且在特定時(shí)刻由外部噪聲等決定數(shù)據(jù)而與關(guān)斷電源之前存儲(chǔ)的數(shù)據(jù)無(wú)關(guān)。作為即使關(guān)斷電源也不會(huì)丟失數(shù)據(jù)的非易失性存儲(chǔ)器電路，閃存、MRAM(磁隨機(jī)存取存儲(chǔ)器(MagneticRandomAccessMemory))、FeRAM(鐵電隨機(jī)存取存儲(chǔ)器(FerroelectricRandomAccessMemory))、PRAM(相變隨機(jī)存取存儲(chǔ)器(Phase-changeRandomAccessMemory))等是公知的。由于在這些存儲(chǔ)器中，即使關(guān)斷電源也不會(huì)丟失數(shù)據(jù)，因此，當(dāng)此后恢復(fù)電源時(shí)可以讀出該數(shù)據(jù)。專(zhuān)利參考文獻(xiàn)1公開(kāi)了一種MRAM，其中鐵磁性隧道結(jié)器件連接到鎖存電路的各互補(bǔ)節(jié)點(diǎn)。[專(zhuān)利參考文獻(xiàn)1]日本特開(kāi)2006-19008號(hào)公報(bào)
發(fā)明內(nèi)容本發(fā)明要解決的問(wèn)題SRAM可以高速寫(xiě)入和讀取數(shù)據(jù)。另一方面，閃存、MRAM、FeRAM、PRAM等的寫(xiě)入和讀取數(shù)據(jù)的速度較慢。如上所述，SRAM高速工作，但是當(dāng)關(guān)斷電源時(shí)會(huì)丟失數(shù)據(jù)。另一方面，即使關(guān)斷電源常規(guī)的非易失性存儲(chǔ)器也會(huì)保持?jǐn)?shù)據(jù)，但是難以進(jìn)行高速度操作。SRAM由于在數(shù)據(jù)保持狀態(tài)(待機(jī)狀態(tài)，其為處于未進(jìn)行數(shù)據(jù)訪(fǎng)問(wèn)的狀態(tài))期間的漏電流而消耗電力。如果能夠制造非易失性SRAM，則既可以實(shí)現(xiàn)待機(jī)狀態(tài)期間的電力消耗的減小，也可以實(shí)現(xiàn)高速數(shù)據(jù)讀出/寫(xiě)入操作。此外，如圖2所示，利用了CMOS的鎖存電路能夠高速寫(xiě)入數(shù)據(jù)，并且能夠在任何時(shí)間通過(guò)驅(qū)動(dòng)輸出線(xiàn)輸出數(shù)據(jù)。另一方面，諸如閃存、MRAM、FeRAM、PRAM的非易失性存儲(chǔ)器寫(xiě)入和讀出數(shù)據(jù)速度較低。此外，從存儲(chǔ)元件向外部輸出線(xiàn)提取數(shù)據(jù)的操作(讀出操作)是必須的。如上所述，利用了CMOS的鎖存電路的優(yōu)點(diǎn)是能夠高速工作，并且能夠在提供電源時(shí)驅(qū)動(dòng)輸出線(xiàn)，但是當(dāng)關(guān)斷電源時(shí)會(huì)丟失數(shù)據(jù)。另一方面，即使關(guān)斷電源，常規(guī)的非易失性存儲(chǔ)器也會(huì)保持?jǐn)?shù)據(jù)，但是難以進(jìn)行高速度操作。此外，從存儲(chǔ)元件向外部輸出線(xiàn)提取數(shù)據(jù)的操作(讀出操作)是必須的。鎖存電路由于在數(shù)據(jù)保持狀態(tài)(待機(jī)狀態(tài))期間的漏電流而消耗電力，該數(shù)據(jù)保持狀態(tài)為作為數(shù)據(jù)輸入門(mén)的通門(mén)80為非導(dǎo)通的狀態(tài)。如果能夠制造非易失性鎖存電路，則可以實(shí)現(xiàn)所有優(yōu)點(diǎn)，即，減小在待機(jī)狀態(tài)期間的電力消耗、高速的數(shù)據(jù)寫(xiě)入/讀出操作，并且能夠在提供電源時(shí)通過(guò)驅(qū)動(dòng)輸出線(xiàn)來(lái)輸出數(shù)據(jù)。鑒于上述問(wèn)題作出本發(fā)明，并且本發(fā)明的目的是提供一種能夠高速工作并且能夠在關(guān)斷電源之后恢復(fù)電源時(shí)讀出關(guān)斷電源之前存儲(chǔ)的數(shù)據(jù)的存儲(chǔ)電路、鎖存電路和觸發(fā)電路。解決問(wèn)題的手段本發(fā)明提供了一種存儲(chǔ)電路，該存儲(chǔ)電路包括雙穩(wěn)電路，其用于存儲(chǔ)數(shù)據(jù)；以及鐵磁隧道結(jié)器件，其根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)所述雙穩(wěn)電路中存儲(chǔ)的數(shù)據(jù)，非易失性地存諸在所述鐵磁隧道結(jié)器件中的所述數(shù)據(jù)能夠恢復(fù)到所述雙穩(wěn)電路中。根據(jù)本發(fā)明，可以高速執(zhí)行對(duì)雙穩(wěn)電路的數(shù)據(jù)寫(xiě)入和數(shù)據(jù)讀出。此外，即使關(guān)斷電源，非易失性地存諸在鐵磁隧道結(jié)器件中的數(shù)據(jù)也能夠恢復(fù)到雙穩(wěn)電路中。即使在關(guān)斷電源之后恢復(fù)電源，也可以讀出關(guān)斷電源之前存儲(chǔ)的數(shù)據(jù)。因此，通過(guò)在待機(jī)狀態(tài)下關(guān)斷電源能夠減小存儲(chǔ)電路的功耗。在上述構(gòu)成中，所述鐵磁隧道結(jié)器件可以通過(guò)電流感應(yīng)磁化反轉(zhuǎn)法來(lái)改變所述鐵磁電極自由層的磁化方向。在上述構(gòu)成中，在所述雙穩(wěn)電路中可以以環(huán)狀連接第一反相電路和第二反相電路，并且所述鐵磁隧道結(jié)器件可以連接到所述第一反相電路和所述第二反相電路連接的節(jié)點(diǎn)上。在上述構(gòu)成中，所述鐵磁隧道結(jié)器件可以連接在所述節(jié)點(diǎn)和控制線(xiàn)之間，并且可以隨著電流在所述節(jié)點(diǎn)和所述控制線(xiàn)之間流動(dòng)而變成高阻抗，而隨著電流向該電流的反方向流動(dòng)而變成低阻抗。根據(jù)該構(gòu)成，可以將數(shù)據(jù)存儲(chǔ)在所述鐵磁隧道結(jié)器件中。在上述構(gòu)成中，當(dāng)將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件時(shí)，所述控制線(xiàn)可以施加高電平電壓到所述鐵磁隧道結(jié)器件上，并且進(jìn)一步可以施加低電平電壓到所述鐵磁隧道結(jié)器件上。根據(jù)該構(gòu)成，可以將數(shù)據(jù)存儲(chǔ)在所述鐵磁隧道結(jié)器件中。在上述構(gòu)成中，當(dāng)將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路上時(shí)，所述控制線(xiàn)可以施加低電平電壓或高電平電壓到所述鐵磁隧道結(jié)器件上。根據(jù)該構(gòu)成，可以將所述數(shù)據(jù)恢復(fù)到所述雙穩(wěn)電路中。在上述構(gòu)成中，所述存儲(chǔ)電路可以包括連接在所述節(jié)點(diǎn)和所述鐵磁隧道結(jié)器件之間的開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該開(kāi)關(guān)變成導(dǎo)通。根據(jù)該構(gòu)成，可以利用該開(kāi)關(guān)減小功耗。在上述構(gòu)成中，所述開(kāi)關(guān)包括MOSFET。根據(jù)該構(gòu)成，可以容易地構(gòu)成該開(kāi)關(guān)。在上述構(gòu)成中，所述節(jié)點(diǎn)可以包括彼此作為互補(bǔ)節(jié)點(diǎn)的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，并且所述鐵磁隧道結(jié)器件可以包括連接在所述第一節(jié)點(diǎn)和所述控制線(xiàn)之間的第一鐵磁隧道結(jié)器件和連接在所述第二節(jié)點(diǎn)和所述控制線(xiàn)之間的第二鐵磁隧道結(jié)器件。在上述構(gòu)成中，所述存儲(chǔ)電路可以包括設(shè)置在所述第一節(jié)點(diǎn)和所述第一鐵磁隧道結(jié)器件之間的第一開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述第一鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)從所述第一鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第一開(kāi)關(guān)變成導(dǎo)通；以及設(shè)置在所述第二節(jié)點(diǎn)和所述第二鐵磁隧道結(jié)器件之間的第二開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述第二鐵磁隧道結(jié)器件存儲(chǔ)到所述雙穩(wěn)電路中時(shí)或者在將所述數(shù)據(jù)從所述第二鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第二開(kāi)關(guān)變成導(dǎo)通。根據(jù)該構(gòu)成，可以利用所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)減小功耗。在上述構(gòu)成中，所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)可以分別包括MOSFET。根據(jù)該構(gòu)成，可以容易地構(gòu)成所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)。在上述構(gòu)成中，所述存儲(chǔ)電路可以包括連接在所述控制線(xiàn)和處于低電平或處于高電平的電源線(xiàn)之間的第三開(kāi)關(guān)，在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件中時(shí)該第三開(kāi)關(guān)變成非導(dǎo)通，而在將所述數(shù)據(jù)從所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第三開(kāi)關(guān)變成導(dǎo)通。根據(jù)該構(gòu)成，可以進(jìn)行高速操作。在上述構(gòu)成中，所述存儲(chǔ)電路可以包括用于向所述節(jié)點(diǎn)輸入和輸出數(shù)據(jù)的輸入/輸出開(kāi)關(guān)。在上述構(gòu)成中，所述輸入/輸出開(kāi)關(guān)可以根據(jù)字線(xiàn)的電平向所述節(jié)點(diǎn)輸入和輸出數(shù)據(jù)。在上述構(gòu)成中，所述輸入/輸出開(kāi)關(guān)可以包括用于向所述第一節(jié)點(diǎn)輸入和輸出數(shù)據(jù)的第一輸入/輸出開(kāi)關(guān)和用于向所述第二節(jié)點(diǎn)輸入和輸出數(shù)據(jù)的第二輸入/輸出開(kāi)關(guān)。在上述構(gòu)成中，所述第一反相電路和所述第二反相電路可以是反相電路。在上述構(gòu)成中，所述鐵磁隧道結(jié)器件可以包括鐵磁電極自由層、鐵磁電極固定層和所述鐵磁電極自由層與所述鐵磁電極固定層之間設(shè)置的隧道絕緣膜。本發(fā)明提供了一種鎖存電路，該鎖存電路包括雙穩(wěn)電路，其用于存儲(chǔ)數(shù)據(jù)，并且該雙穩(wěn)電路包括具有一個(gè)或更多個(gè)輸入端和一個(gè)或更多個(gè)輸出端的第一邏輯電路以及具有一個(gè)或更多個(gè)輸入端和一個(gè)或更多個(gè)輸出端的第二邏輯電路；第一節(jié)點(diǎn)，所述第一邏輯電路的一個(gè)輸出端和所述第二邏輯電路的一個(gè)輸入端連接到該第一節(jié)點(diǎn)上；第二節(jié)點(diǎn)，所述第二邏輯電路的一個(gè)輸出端和所述第一邏輯電路的一個(gè)輸入端連接到該第二節(jié)點(diǎn)上；以及鐵磁隧道結(jié)器件，其連接到所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)中的至少一個(gè)上，并且根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)所述雙穩(wěn)電路中存儲(chǔ)的數(shù)據(jù)，在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件時(shí)，要存儲(chǔ)的互補(bǔ)數(shù)據(jù)從所述第一邏輯電路和所述第二邏輯電路分別輸出到所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，當(dāng)將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)，使得所述第一邏輯電路向所述第一節(jié)點(diǎn)輸出所述第二節(jié)點(diǎn)的邏輯反的信號(hào)被輸出到所述第一邏輯電路的除連接到所述第二節(jié)點(diǎn)的輸入端之外的輸入端，并且使得所述第二邏輯電路向所述第二節(jié)點(diǎn)輸出所述第一節(jié)點(diǎn)的邏輯反的信號(hào)被輸出到所述第二邏輯電路的除連接到所述第一節(jié)點(diǎn)的輸入端之外的輸出端。根據(jù)本發(fā)明，可以高速執(zhí)行對(duì)雙穩(wěn)電路的數(shù)據(jù)寫(xiě)入和數(shù)據(jù)讀出，并且，在提供電源時(shí)可以一直驅(qū)動(dòng)輸出線(xiàn)。此外，即使關(guān)斷電源，非易失性地存諸在鐵磁隧道結(jié)器件中的數(shù)據(jù)也能夠恢復(fù)到雙穩(wěn)電路中。因此，即使在關(guān)斷電源之后恢復(fù)電源，也可以輸出關(guān)斷電源之前的數(shù)據(jù)。因此，在待機(jī)狀態(tài)下通過(guò)關(guān)斷電源能夠減小鎖存電路的功耗。本發(fā)明提供了一種鎖存電路，該鎖存電路包括雙穩(wěn)電路，其用于存儲(chǔ)數(shù)據(jù)，并且其中以環(huán)狀連接第一反相電路和第二反相電路；第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，所述第一反相電路和所述第二反相電路連接的所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)上，并且所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)彼此互為互補(bǔ)節(jié)點(diǎn)；第一輸入開(kāi)關(guān)，其用于將所述數(shù)據(jù)從輸入線(xiàn)寫(xiě)入所述雙穩(wěn)電路；第二輸入開(kāi)關(guān)，其以與所述第一開(kāi)關(guān)以互補(bǔ)形式工作并保持所述雙穩(wěn)電路的數(shù)據(jù)；以及鐵磁隧道結(jié)器件，其根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)所述雙穩(wěn)電路中存儲(chǔ)的數(shù)據(jù)，非易失性地存諸在所述鐵磁隧道結(jié)器件中的數(shù)據(jù)能夠恢復(fù)到所述雙穩(wěn)電路中。根據(jù)本發(fā)明，可以高速執(zhí)行對(duì)雙穩(wěn)電路的數(shù)據(jù)寫(xiě)入和數(shù)據(jù)讀出。此外，即使關(guān)斷電源，非易失性地存諸在鐵磁隧道結(jié)器件中的數(shù)據(jù)也能夠恢復(fù)到雙穩(wěn)電路中。因此，即使在關(guān)斷電源之后恢復(fù)電源，也可以輸出關(guān)斷電源之前的數(shù)據(jù)。因此，在待機(jī)狀態(tài)下通過(guò)關(guān)斷電源能夠減小鎖存電路的功耗。在上述構(gòu)成中，所述鐵磁隧道結(jié)器件可以通過(guò)電流感應(yīng)磁化反轉(zhuǎn)法來(lái)改變所述鐵磁電極自由層的磁化方向。在上述構(gòu)成中，所述鐵磁隧道結(jié)器件可以連接到所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)中的至少一個(gè)節(jié)點(diǎn)上。在上述構(gòu)成中，所述鐵磁隧道結(jié)器件可以連接在所述至少一個(gè)節(jié)點(diǎn)和控制線(xiàn)之間，并且可以隨著電流在所述至少一個(gè)節(jié)點(diǎn)和所述控制線(xiàn)之間流動(dòng)而變成高阻抗，而隨著電流向該電流的反方向流動(dòng)而變成低阻抗。根據(jù)該構(gòu)成，可以將數(shù)據(jù)存儲(chǔ)到所述鐵磁隧道結(jié)器件中。在上述構(gòu)成中，當(dāng)將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件時(shí)，所述控制線(xiàn)可以施加高電平電壓到所述鐵磁隧道結(jié)器件上，并且進(jìn)一步可以施加低電平電壓到所述鐵磁隧道結(jié)器件上。根據(jù)該構(gòu)成，可以將數(shù)據(jù)存儲(chǔ)到所述鐵磁隧道結(jié)器件中。在上述構(gòu)成中，當(dāng)將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路上時(shí)，所述控制線(xiàn)可以施加低電平電壓或高電平電壓到所述鐵磁隧道結(jié)器件上。根據(jù)該構(gòu)成，可以將數(shù)據(jù)恢復(fù)到所述雙穩(wěn)電路中。在上述構(gòu)成中，所述鎖存電路可以包括連接在所述至少一個(gè)節(jié)點(diǎn)和所述鐵磁隧道結(jié)器件之間的開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該開(kāi)關(guān)變成導(dǎo)通。根據(jù)該構(gòu)成，可以利用該開(kāi)關(guān)減小功耗。在上述構(gòu)成中，所述開(kāi)關(guān)包括MOSFET。根據(jù)該構(gòu)成，容易地構(gòu)成了該開(kāi)關(guān)。在上述構(gòu)成中，所述鐵磁隧道結(jié)器件可以包括連接在所述第一節(jié)點(diǎn)和所述控制線(xiàn)之間的第一鐵磁隧道結(jié)器件和連接在所述第二節(jié)點(diǎn)和所述控制線(xiàn)之間的第二鐵磁隧道結(jié)器件。根據(jù)該構(gòu)成，利用所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件實(shí)現(xiàn)了更穩(wěn)定的操作。在上述構(gòu)成中，所述鎖存電路可以包括設(shè)置在所述第一節(jié)點(diǎn)和所述第一鐵磁隧道結(jié)器件之間的第一開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述第一鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)從所述第一鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第一開(kāi)關(guān)變成導(dǎo)通；以及設(shè)置在所述第二節(jié)點(diǎn)和所述第二鐵磁隧道結(jié)器件之間的第二開(kāi)關(guān)，并且在將所述數(shù)據(jù)存儲(chǔ)到所述第二鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)恢復(fù)到所述雙穩(wěn)電路中時(shí)該第二開(kāi)關(guān)變成導(dǎo)通。根據(jù)該構(gòu)成，通過(guò)所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)減小了功耗。在上述構(gòu)成中，所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)可以分別包括MOSFET。根據(jù)該構(gòu)成，容易地構(gòu)成了所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)。在上述構(gòu)成中，所述鎖存電路可以包括連接在所述控制線(xiàn)和處于低電平或處于高電平的電源線(xiàn)之間的第三開(kāi)關(guān)，在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件中時(shí)該第三開(kāi)關(guān)變成非導(dǎo)通，而在將所述數(shù)據(jù)從所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第三開(kāi)關(guān)變成導(dǎo)通。根據(jù)該構(gòu)成，可以實(shí)現(xiàn)高速操作。在上述構(gòu)成中，所述鐵磁隧道結(jié)器件可以包括鐵磁電極自由層、鐵磁電極固定層和所述鐵磁電極自由層與所述鐵磁電極固定層之間設(shè)置的隧道絕緣膜。發(fā)明效果根據(jù)本發(fā)明，可以對(duì)雙穩(wěn)電路進(jìn)行高速數(shù)據(jù)寫(xiě)入和數(shù)據(jù)讀出。此外，即使關(guān)斷電源，也可以將非易失性地存諸在鐵磁隧道結(jié)器件中的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路中。因此，即使在關(guān)斷電源之后恢復(fù)電源也可以讀出關(guān)斷電源之前存儲(chǔ)的數(shù)據(jù)。圖1是用于SRAM的存儲(chǔ)電路的電路圖；圖2是用于集成電路的鎖存電路的電路圖；圖3是根據(jù)第一實(shí)施方式的存儲(chǔ)電路的框圖；圖4A到圖4C是描述鐵磁隧道結(jié)器件的圖；圖5是根據(jù)第二實(shí)施方式的存儲(chǔ)電路的電路圖；圖6A和圖6B是描述數(shù)據(jù)存儲(chǔ)的圖(1號(hào)圖)；圖7A和圖7B是描述數(shù)據(jù)存儲(chǔ)的圖(2號(hào)圖)；圖8是描述數(shù)據(jù)恢復(fù)的圖(1號(hào)圖)；圖9A到圖9C是描述數(shù)據(jù)恢復(fù)的圖(2號(hào)圖)；圖10是描述數(shù)據(jù)恢復(fù)的圖(3號(hào)圖)；圖11A到圖11C是描述數(shù)據(jù)恢復(fù)的圖(4號(hào)圖)；圖12是例示INV1和INV2的圖；圖13A和圖13B是例示反相器的輸入/輸出特性的圖；圖14A到圖14D是描述數(shù)據(jù)恢復(fù)的圖(5號(hào)圖)；圖15是第二實(shí)施方式的時(shí)序圖；圖16是例示了用于模擬的鐵磁隧道結(jié)器件的電流-電壓特性的圖；圖17A到圖17D是例示了第二實(shí)施方式的模擬結(jié)果的圖；圖18是根據(jù)第三實(shí)施方式的存儲(chǔ)電路的電路圖；圖19A到圖19D是例示了第三實(shí)施方式的模擬結(jié)果的圖(1號(hào)圖)；圖20A和圖20B是例示了第三實(shí)施方式的模擬結(jié)果的圖(2號(hào)圖)；圖21A和圖21B是根據(jù)第四實(shí)施方式的存儲(chǔ)電路的電路圖；圖22A和圖22B是根據(jù)第五實(shí)施方式的存儲(chǔ)電路的電路圖；圖23A和圖23B是根據(jù)第六實(shí)施方式的存儲(chǔ)電路的電路圖；圖24是根據(jù)第七實(shí)施方式的存儲(chǔ)電路的電路圖；圖25是根據(jù)第八實(shí)施方式的存儲(chǔ)電路的電路圖；圖26是第八實(shí)施方式的時(shí)序圖；圖27A到圖27D是例示了第八實(shí)施方式的模擬結(jié)果的圖；圖28是根據(jù)第九實(shí)施方式的存儲(chǔ)電路的電路圖；圖29A到圖29D是例示了第九實(shí)施方式的模擬結(jié)果的圖；圖30是根據(jù)第十實(shí)施方式的存儲(chǔ)電路的電路圖；圖31是根據(jù)第十一實(shí)施方式的存儲(chǔ)電路的電路圖；圖32是根據(jù)第十二實(shí)施方式的存儲(chǔ)電路的電路圖；圖33是第十二實(shí)施方式的時(shí)序圖；圖34是根據(jù)第十三實(shí)施方式的鎖存電路的電路圖；圖35A和圖35B是描述數(shù)據(jù)存儲(chǔ)的圖(1號(hào)圖)；圖36A和圖36B是描述數(shù)據(jù)存儲(chǔ)的圖(2號(hào)圖)；圖37是描述數(shù)據(jù)恢復(fù)的圖(1號(hào)圖)；圖38A到圖38C是描述數(shù)據(jù)恢復(fù)的圖(2號(hào)圖)；圖39是例示INV1和INV2的圖；圖40A和圖40B是例示反相器的輸入/輸出特性的圖；圖41A到圖41D是描述數(shù)據(jù)恢復(fù)的圖(3號(hào)圖)；圖42是第十三實(shí)施方式的時(shí)序圖；圖43是例示了用于模擬的鐵磁隧道結(jié)器件的電流-電壓特性的圖；圖44A到圖44D是例示了第十三實(shí)施方式的模擬結(jié)果的圖；圖45是根據(jù)第十四實(shí)施方式的鎖存電路的電路圖；圖46A到圖46D是例示了第十四實(shí)施方式的模擬結(jié)果的圖(1號(hào)圖)；圖47A和圖47B是例示了第十四實(shí)施方式的模擬結(jié)果的圖(2號(hào)圖)；圖48A和圖48B是根據(jù)第十五實(shí)施方式的鎖存電路的電路圖；圖49A和圖49B是根據(jù)第十六實(shí)施方式的鎖存電路的電路圖；圖50A和圖50B是根據(jù)第十七實(shí)施方式的鎖存電路的電路圖；圖51是根據(jù)第十八實(shí)施方式的鎖存電路的電路圖；圖52是根據(jù)第十九實(shí)施方式的鎖存電路的電路圖；圖53是第十九實(shí)施方式的時(shí)序圖；圖54A到圖54D是例示了第十九實(shí)施方式的模擬結(jié)果的圖；圖55是根據(jù)第二十實(shí)施方式的鎖存電路的電路圖；圖56A到圖56D是例示了第二十實(shí)施方式的模擬結(jié)果的圖；圖57是根據(jù)第二十一實(shí)施方式的鎖存電路的電路圖；圖58是根據(jù)第二十二實(shí)施方式的鎖存電路的電路圖；圖59是根據(jù)第二十三實(shí)施方式的觸發(fā)電路的電路圖；圖60是根據(jù)第二十四實(shí)施方式的鎖存電路的電路圖；圖61A和圖61B是例示第一邏輯電路和第二邏輯電路的示例的電路圖；圖62是根據(jù)第二十五實(shí)施方式的鎖存電路的電路圖；以及圖63是第二十五實(shí)施方式的時(shí)序圖。具體實(shí)施例方式現(xiàn)在來(lái)參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行描述。[第一實(shí)施方式]圖3是根據(jù)第一實(shí)施方式的存儲(chǔ)電路的框圖，用于解釋本發(fā)明的原理。根據(jù)第一實(shí)施方式的存儲(chǔ)電路包括第一反相電路15、第二反相電路25、鐵磁隧道結(jié)(TMJ)器件50和輸入/輸出開(kāi)關(guān)60。第一反相電路15和第二反相電路25以環(huán)狀連接，并且構(gòu)成雙穩(wěn)電路30。例如，第一反相電路15和第二反相電路25為圖1中的反相器10和20。第一反相電路15和第二反相電路25連接的節(jié)點(diǎn)分別為節(jié)點(diǎn)Q和QB。節(jié)點(diǎn)Q和節(jié)點(diǎn)QB彼此互相為互補(bǔ)節(jié)點(diǎn)，并且當(dāng)節(jié)點(diǎn)Q和節(jié)點(diǎn)QB分別處于高電平和低電平時(shí)或者在節(jié)點(diǎn)Q和節(jié)點(diǎn)QB分別處于低電平和高電壓時(shí)，雙穩(wěn)電路30的狀態(tài)變得穩(wěn)定。當(dāng)雙穩(wěn)電路30的狀態(tài)變穩(wěn)定時(shí)，該雙穩(wěn)電路30可以存儲(chǔ)數(shù)據(jù)。鐵磁隧道結(jié)器件50根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)雙穩(wěn)電路30中存儲(chǔ)的數(shù)據(jù)。非易失性地存儲(chǔ)在鐵磁隧道結(jié)器件50中的數(shù)據(jù)可以恢復(fù)到雙穩(wěn)電路30中。輸入/輸出開(kāi)關(guān)60連接或斷開(kāi)輸入/輸出線(xiàn)和節(jié)點(diǎn)Q。利用輸入/輸出開(kāi)關(guān)60的連接，輸入/輸出線(xiàn)的數(shù)據(jù)可以存儲(chǔ)在雙穩(wěn)電路30。此外，雙穩(wěn)電路30的數(shù)據(jù)可以讀出到輸入/輸出線(xiàn)。根據(jù)第一實(shí)施方式，雙穩(wěn)電路30能夠以與不包括鐵磁隧道結(jié)器件50的電路幾乎同樣的高速度寫(xiě)入和讀出數(shù)據(jù)。鐵磁隧道結(jié)器件50非易失性地存儲(chǔ)雙穩(wěn)電路30中存儲(chǔ)的數(shù)據(jù)。這使得即使關(guān)斷電源也能夠?qū)㈣F磁隧道結(jié)器件50中非易失性地存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。因此，當(dāng)關(guān)斷電源之后恢復(fù)電源時(shí)，可以讀出在關(guān)斷電源之前存儲(chǔ)的數(shù)據(jù)。圖4A是例示了鐵磁隧道結(jié)器件的一個(gè)示例的圖。鐵磁隧道結(jié)器件40包括鐵磁電極自由層42、鐵磁電極固定層(pinnedlayer)46和位于該鐵磁電極自由層42與鐵磁電極固定層46之間的隧道絕緣膜44。鐵磁電極自由層42和鐵磁電極固定層46由鐵磁金屬、半金屬鐵磁材料或鐵磁半導(dǎo)體構(gòu)成。鐵磁電極自由層42的磁化方向是可變的。另一方面，鐵磁電極固定層46的磁化方向是固定的。鐵磁電極自由層42和鐵磁電極固定層46的磁化方向平行的狀態(tài)稱(chēng)為平行磁化，反平行的狀態(tài)稱(chēng)為反平行磁化。圖4B是例示了鐵磁隧道結(jié)器件40的電流-電壓特性的圖。如圖4A所示，相對(duì)于鐵磁電極固定層46施加到鐵磁電極自由層42的電壓被定義為V，而從鐵磁電極自由層42流到鐵磁電極固定層46的電流被定義為I。如圖4C所示，定義了此時(shí)鐵磁隧道結(jié)器件40的符號(hào)。參照?qǐng)D4B，平行磁化狀態(tài)下的鐵磁隧道結(jié)器件40的阻抗Rp變得小于反平行磁化狀態(tài)下的鐵磁隧道結(jié)器件40的阻抗Rap。通常，Rp和Rap是施加到鐵磁隧道結(jié)上的電壓的函數(shù)，但此后當(dāng)作是近似恒定的阻抗值。即使當(dāng)Rp和Rap不是恒定的阻抗，后面的討論也同樣適用。在反平行磁化狀態(tài)下，當(dāng)施加到鐵磁隧道結(jié)器件40的電壓V變大時(shí)，電流I以阻抗Rap的倒數(shù)的斜度變大(圖4B中的A)。當(dāng)電流I超過(guò)閾值電流ITF時(shí)，通過(guò)從鐵磁電極固定層46向鐵磁電極自由層42注入鐵磁電極固定層46的多數(shù)自旋(majority-spin)電子來(lái)反轉(zhuǎn)鐵磁電極自由層42的磁化，并實(shí)現(xiàn)平行磁化狀態(tài)(圖4B中的B)。這使得鐵磁隧道結(jié)器件40的阻抗為Rp。另一方面，在平行磁化狀態(tài)下流動(dòng)的負(fù)電流I(圖4B中的C)超過(guò)負(fù)側(cè)閾值電流ITR時(shí)，鐵磁電極固定層46反射鐵磁電極自由層42的從鐵磁電極自由層42向鐵磁電極固定層46注入的電子的少數(shù)自旋(minority-spin)電子。這使得鐵磁電極自由層42的磁化反轉(zhuǎn)，并且實(shí)現(xiàn)了反平行磁化狀態(tài)(圖4B中的D)。如上所述，通過(guò)注入自旋極化電子改變鐵磁電極自由層的磁化方向的改變反轉(zhuǎn)鐵磁電極自由層的磁化方向的方法稱(chēng)為電流感應(yīng)磁化反轉(zhuǎn)法。與通過(guò)產(chǎn)生磁場(chǎng)來(lái)改變磁化方向的方法相比，該電流感應(yīng)磁化反轉(zhuǎn)法能夠減小改變磁化方向需要的功耗。此外，與通過(guò)產(chǎn)生磁場(chǎng)來(lái)改變磁化方向的方法相比，由于不存在泄漏磁場(chǎng)的問(wèn)題，該電流感應(yīng)磁化反轉(zhuǎn)法不容易受到干擾影響而對(duì)選擇的單元以外的單元進(jìn)行意外寫(xiě)入和意外擦除，從而適于高密度集成。[第二實(shí)施方式]圖5是根據(jù)第二實(shí)施方式的存儲(chǔ)電路的電路圖。參照?qǐng)D5，除圖1中的SRAM單元之外，根據(jù)第一實(shí)施方式的存儲(chǔ)電路還包括n型FETm7和m8以及鐵磁隧道結(jié)器件MTJ1和MTJ2。FETm7和鐵磁隧道結(jié)器件MTJ1連接在節(jié)點(diǎn)Q和控制線(xiàn)CTRL之間，而FETm8和鐵磁隧道結(jié)器件MTJ2連接在節(jié)點(diǎn)QB和控制線(xiàn)CTRL之間。FETm7和m8的柵極連接到開(kāi)關(guān)線(xiàn)ST。現(xiàn)在來(lái)對(duì)根據(jù)第二實(shí)施方式的存儲(chǔ)電路的動(dòng)作進(jìn)行描述。以與常規(guī)SRAM相同的方式執(zhí)行向雙穩(wěn)電路30寫(xiě)入數(shù)據(jù)和從雙穩(wěn)電路30讀出數(shù)據(jù)。即，通過(guò)設(shè)定字線(xiàn)WL為高電平，并且使得FETm5和m6導(dǎo)電，將輸入/輸出線(xiàn)DIN和DINB的數(shù)據(jù)寫(xiě)入雙穩(wěn)電路30。此外，通過(guò)使得輸入/輸出線(xiàn)DIN和DINB處于等電位浮游狀態(tài)、設(shè)定字線(xiàn)WL為高電平，并且使FETm5和m6導(dǎo)通，雙穩(wěn)電路30中的數(shù)據(jù)可以讀出到輸入/輸出線(xiàn)DIN和DINB。通過(guò)使FETm5和m6非導(dǎo)通來(lái)保持雙穩(wěn)電路30中的數(shù)據(jù)。當(dāng)對(duì)雙穩(wěn)電路30進(jìn)行數(shù)據(jù)寫(xiě)入、讀取和保持時(shí)，優(yōu)選的是，開(kāi)關(guān)線(xiàn)ST處于低電平，而FETm7和m8為非導(dǎo)通。這可以抑制節(jié)點(diǎn)Q和QB與控制線(xiàn)CTRL之間的電流，并能夠降低功耗?，F(xiàn)在對(duì)將雙穩(wěn)電路中存儲(chǔ)的數(shù)據(jù)非易失性地存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1和MTJ2中的方法進(jìn)行說(shuō)明。首先對(duì)保持在節(jié)點(diǎn)Q為高電平“H”并且節(jié)點(diǎn)QB為低電平“L”時(shí)的數(shù)據(jù)的情況進(jìn)行說(shuō)明。此后，在圖6、圖7、圖9和圖11的電路圖中，導(dǎo)通的FET等以實(shí)線(xiàn)表示，而非導(dǎo)通的FET等用虛線(xiàn)表示。參照?qǐng)D6A和圖6B，字線(xiàn)WL處于低電平。這使得FETm5和m6處于非導(dǎo)通，并將數(shù)據(jù)保持在雙穩(wěn)電路30中。參照?qǐng)D6A，開(kāi)關(guān)線(xiàn)ST處于高電平，而控制線(xiàn)CTRL處于低電平。電流IMTJ1從節(jié)點(diǎn)Q經(jīng)由FETm7流到控制線(xiàn)CTRL。如果電流IMTJ1被設(shè)定為超過(guò)閾值電流ITR，則使得鐵磁隧道結(jié)器件MTJ1的阻抗為高阻抗Rap。由于節(jié)點(diǎn)QB處于低電平，電流不流過(guò)鐵磁隧道結(jié)器件MTJ2。參照?qǐng)D6B，開(kāi)關(guān)線(xiàn)ST處于高電平，并且控制線(xiàn)CTRL也處于高電平。電流IMTJ2從控制線(xiàn)CTRL流到節(jié)點(diǎn)QB。如果電流IMTJ2被設(shè)定為超過(guò)閾值電流ITF，則使得鐵磁隧道結(jié)器件MTJ2的阻抗為低阻抗Rp。由于節(jié)點(diǎn)Q處于高電平，電流不流過(guò)鐵磁隧道結(jié)器件MTJ1。當(dāng)完成上述序列操作時(shí)，使得鐵磁隧道結(jié)器件MTJ1的阻抗為高阻抗Rap，而使得鐵磁隧道結(jié)器件MTJ2的阻抗為低阻抗Rp?？梢韵葓?zhí)行圖6A中的步驟，也可以先執(zhí)行圖6B的步驟。參照?qǐng)D7A和圖7B，對(duì)節(jié)點(diǎn)Q保持在低電平并且節(jié)點(diǎn)QB為高電平時(shí)的數(shù)據(jù)的情況進(jìn)行說(shuō)明。參照?qǐng)D7A，當(dāng)開(kāi)關(guān)線(xiàn)ST處于高電平，而控制線(xiàn)CTRL處于低電平時(shí)，使得鐵磁隧道結(jié)器件MTJ1為高阻抗Rap，這是因?yàn)殡娏鱅MTJ2從節(jié)點(diǎn)QB流到了控制線(xiàn)CTRL。由于節(jié)點(diǎn)Q處于低電平，電流不流過(guò)鐵磁隧道結(jié)器件MTJ1。參照?qǐng)D7B，當(dāng)開(kāi)關(guān)線(xiàn)ST處于高電平，并且控制線(xiàn)CTRL也處于高電平時(shí)，使得鐵磁隧道結(jié)器件MTJ1為低阻抗Rp，這是因?yàn)殡娏鱅MTJ1從控制線(xiàn)CTRL流到節(jié)點(diǎn)Q。由于節(jié)點(diǎn)QB處于高電平，電流不流過(guò)鐵磁隧道結(jié)器件MTJ2。當(dāng)完成上述序列操作時(shí)，使得鐵磁隧道結(jié)器件MTJ1的阻抗為低阻抗Rp，而使得鐵磁隧道結(jié)器件MTJ2的阻抗為高阻抗Rap。如上所述，可以將雙穩(wěn)電路30中的數(shù)據(jù)非易失性地存儲(chǔ)在鐵磁隧道結(jié)器件MTJ1和MTJ2中。即使當(dāng)關(guān)斷電源Vsupply并且丟失了雙穩(wěn)電路30中的數(shù)據(jù)時(shí)，也可以非易失性地保持鐵磁隧道結(jié)器件MTJ1和MTJ2的阻抗。現(xiàn)在來(lái)對(duì)之后將數(shù)據(jù)從鐵磁隧道結(jié)器件MTJ1和MTJ2恢復(fù)到雙穩(wěn)電路30中的方法進(jìn)行說(shuō)明。圖8是例示了對(duì)雙穩(wěn)電路30進(jìn)行數(shù)據(jù)恢復(fù)時(shí)節(jié)點(diǎn)Q和QB在時(shí)間上的電壓的圖。圖9A到9C分別為解釋圖8中存儲(chǔ)電路在時(shí)刻t1到t3的狀態(tài)的圖。在圖9A到圖9C中，電容器CQ和CQB分別連接到節(jié)點(diǎn)Q和QB。電容器CQ和CQB例如為引線(xiàn)電容器或者寄生電容器。參照?qǐng)D9A，鐵磁隧道結(jié)器件MTJ1和MTJ2分別為高阻抗Rap和低阻抗Rp。開(kāi)關(guān)線(xiàn)ST在時(shí)刻t1時(shí)處于高電平。電源電壓從低電平升到高電平。由于節(jié)點(diǎn)Q和QB處于低電平，電流Im1和Im3分別經(jīng)由反相器10和20中的FETm1和m3從電源Vsupply流到節(jié)點(diǎn)Q和QB。由于鐵磁隧道結(jié)器件MTJ1為高阻抗Rap，因此從節(jié)點(diǎn)Q流到處于低電平的控制線(xiàn)CTRL的電流IMTJ1較小。由于鐵磁隧道結(jié)器件MTJ2為低阻抗Rap，因此從節(jié)點(diǎn)QB流到處于低電平的控制線(xiàn)CTRL的電流IMTJ2較大。通過(guò)下式表述節(jié)點(diǎn)Q和QB的電壓VQ和VQB。VQ＝∫(Im3-Im4-IMJTJ1)dt/CQ[式1]VQB＝∫(Im1-Im2-IMJTJ2)dt/CQB[式2]此外，各電流的幅度關(guān)系表述如下。Im1＝Im3＞＞Im2＝Im4[式3]IMJTJ1＜IMJTJ2[式4]此外，電容器CQ和CQB的電容CQ和CQB表述如下。CQ＝CQB[式5]因此，來(lái)自節(jié)點(diǎn)Q的對(duì)電容器CQ進(jìn)行充電的電流為Im3-IMTJ1，而來(lái)自節(jié)點(diǎn)QB的對(duì)電容器CQB進(jìn)行充電的電流為Im1-IMTJ2。因此，得到VQ＞VQB。因此，在圖8中的時(shí)刻t1和時(shí)刻t2之間兩個(gè)電壓VQ和VQB都增大，但VQ比VQB大。參照?qǐng)D9B，當(dāng)在圖8的時(shí)刻t2處VQ變得比構(gòu)成反相器10的FETm2的閾值電壓高時(shí)，F(xiàn)ETm2變成導(dǎo)通，并且電流Im2流過(guò)FETm2。對(duì)電容器CQB充電的電流變成Im1-IMTJ2-Im2。如果電流Im2變大，則電容器CQB放電，并且節(jié)點(diǎn)QB的電壓變成零。參照?qǐng)D9C，當(dāng)在圖8中的時(shí)刻t3處達(dá)到穩(wěn)定狀態(tài)時(shí)，Im3等于IMTJ1，電容器CQ進(jìn)入充電狀態(tài)，并且電容器CQB進(jìn)入放電狀態(tài)。這使得節(jié)點(diǎn)Q處于高電平，而節(jié)點(diǎn)QB處于低電平，并且完成了從鐵磁隧道結(jié)器件MTJ1和MTJ2到雙穩(wěn)電路30的數(shù)據(jù)恢復(fù)。圖10是例示了在與圖8相反，鐵磁隧道結(jié)器件MTJ1和MTJ2分別處于低阻抗Rp和高阻抗Rap的情況下對(duì)雙穩(wěn)電路30進(jìn)行數(shù)據(jù)恢復(fù)的圖。圖11A到11C分別為解釋圖10中存儲(chǔ)電路在時(shí)刻t1到t3的狀態(tài)的圖。參照?qǐng)D11A，當(dāng)使電源電壓從低電平上升到高電平時(shí)，電壓VQ和VQB都增大，但VQB大于VQ。參照?qǐng)D11B，當(dāng)VQB變得比構(gòu)成反相器20的FETm4的閾值電壓高時(shí)，F(xiàn)ETm4變成導(dǎo)通，并且有電流Im4流過(guò)。節(jié)點(diǎn)Q的電壓VQ下降。參照?qǐng)D11C，當(dāng)達(dá)到穩(wěn)定狀態(tài)時(shí)，節(jié)點(diǎn)Q變成處于低電平，并且節(jié)點(diǎn)QB變成處于高電平。根據(jù)上述操作，完成了從鐵磁隧道結(jié)器件MTJ1和MTJ2到雙穩(wěn)電路30的數(shù)據(jù)恢復(fù)。現(xiàn)在集中于反相器對(duì)從鐵磁隧道結(jié)器件MTJ1和MTJ2到雙穩(wěn)電路30的數(shù)據(jù)恢復(fù)進(jìn)行說(shuō)明。如圖12所示，設(shè)置有反相器10和鐵磁隧道結(jié)器件MTJ1的電路將稱(chēng)為反相器INV1，設(shè)置有反相器20和鐵磁隧道結(jié)器件MTJ1的電路將稱(chēng)為反相器INV2，并且不具有鐵磁隧道結(jié)器件的反相器10或20將稱(chēng)為反相器INV0。圖13A是例示了在鐵磁隧道結(jié)器件MTJ1為高阻抗Rap而鐵磁隧道結(jié)器件MTJ2為低阻抗Rp的情況下反相器的輸入/輸出特性的概念圖。與不帶有鐵磁隧道結(jié)器件的反相器INV0相比，附加了鐵磁隧道結(jié)器件的反相器INV1和INV2的邏輯閾值低。與帶有高阻抗Rap的鐵磁隧道結(jié)器件MTJ1的反相器INV2相比，帶有低阻抗Rp的鐵磁隧道結(jié)器件MTJ2的反相器INV1的邏輯閾值更低。參照?qǐng)D13B，當(dāng)鐵磁隧道結(jié)器件MTJ1為低阻抗Rp而鐵磁隧道結(jié)器件MTJ2為高阻抗Rap時(shí)，與反相器INV1相比，反相器INV2的邏輯閾值低。圖14A是由沒(méi)有連接鐵磁隧道結(jié)器件的反相器INV0或INV0′構(gòu)成的雙穩(wěn)電路的特性曲線(xiàn)的概念圖。由于反相器INV0和INV0′的特性相同，雙穩(wěn)電路30的切換點(diǎn)C″在線(xiàn)VQ＝VQB上。VQB等于電源電壓Vsp3時(shí)的點(diǎn)A″與切換點(diǎn)C″之間的特性曲線(xiàn)環(huán)和VQ等于電源電壓Vsp3′時(shí)的點(diǎn)B″和點(diǎn)C″之間的特性曲線(xiàn)環(huán)是對(duì)稱(chēng)的。圖14B是在鐵磁隧道結(jié)器件MTJ1為高阻抗Rap而鐵磁隧道結(jié)器件MTJ2為低阻抗Rp的情況下雙穩(wěn)電路30的特性曲線(xiàn)的概念圖。由于反相器INV1和INV2的輸入/輸出特性不對(duì)稱(chēng)，雙穩(wěn)電路30的切換點(diǎn)C在線(xiàn)VQ＝VQB的上方。VQB等于電源電壓Vsp1時(shí)的點(diǎn)A與切換點(diǎn)C之間的特性曲線(xiàn)環(huán)變得小于VQ等于電源電壓Vsp1′時(shí)的點(diǎn)B與點(diǎn)C之間的特性曲線(xiàn)環(huán)?？紤]使電源電壓Vsupply從接地電壓0V上升到電壓Vsp1或Vsp1′的過(guò)程。此時(shí)，鐵磁隧道結(jié)器件MTJ2中流過(guò)的電流IMTJ2被設(shè)定為不超過(guò)閾值電流ITR。當(dāng)電源電壓Vsupply等于稍微超過(guò)反相器中使用的p型MOSFET的閾值電壓的絕對(duì)值的電壓Vsp5或Vsp5′時(shí)，反相器INV1和反相器INV2的特性曲線(xiàn)變?yōu)镮NV1′和INV2′。反相器INV2的閾值電壓小于反相器INV1的閾值電壓。這意味著當(dāng)反相器INV1和INV2的輸入電壓(在反相器INV1的條件下為節(jié)點(diǎn)Q的電壓，和在反相器INV1的情況下為節(jié)點(diǎn)QB的電壓)相等時(shí)，在反相器INV2中有更多的電流從輸出節(jié)點(diǎn)(在反相器INV1的條件下為節(jié)點(diǎn)QB，在反相器INV1的情況下為節(jié)點(diǎn)QB)流到地。因此，反相器INV2的輸出電壓在輸入電壓為0V時(shí)也低于反相器INV1的輸出電壓。因此，盡管雙穩(wěn)電路的動(dòng)態(tài)工作點(diǎn)取決于提升電源電壓Vsupply的速度等，但是由于靜態(tài)工作點(diǎn)總是在線(xiàn)VQ＝VQB的下方，因此該動(dòng)態(tài)工作點(diǎn)沿著虛線(xiàn)箭頭表示的軌跡并且在點(diǎn)B上收斂。圖14C是在鐵磁隧道結(jié)器件MTJ1為低阻抗Rp而鐵磁隧道結(jié)器件MTJ2為高阻抗Rap的情況下雙穩(wěn)電路30的特性曲線(xiàn)的概念圖。雙穩(wěn)電路30的切換點(diǎn)C′位于線(xiàn)VQ＝VQB的下方。VQB等于電源電壓Vsp2時(shí)的點(diǎn)A′與切換點(diǎn)C′之間的特性曲線(xiàn)環(huán)變得大于VQ等于電源電壓Vsp2′時(shí)的點(diǎn)B′與點(diǎn)C′之間的特性曲線(xiàn)環(huán)。此時(shí)，電源電壓Vsupply從0V提升到Vsp2和Vsp2′，從而鐵磁隧道結(jié)器件MTJ1中流過(guò)的電流IMTJ1不超過(guò)閾值電流ITR。由于靜態(tài)工作點(diǎn)總是在線(xiàn)VQ＝VQB的上方，因此雙穩(wěn)電路30的動(dòng)態(tài)工作點(diǎn)沿著虛線(xiàn)箭頭表示的軌跡并且在點(diǎn)A′上收斂。在圖14B和14C中，即使動(dòng)態(tài)工作點(diǎn)在提升電源電壓時(shí)變成VQ＝VQB，由于在此之前該工作點(diǎn)位于線(xiàn)VQ＝VQB的上方或下方的特性環(huán)內(nèi)，該工作點(diǎn)收斂的方向不會(huì)改變，并且該工作點(diǎn)收斂于點(diǎn)B或點(diǎn)A′上。在圖14B或14C中，一旦鐵磁隧道結(jié)器件MTJ1或MTJ2的電流IMTJ1或IMTJ2超過(guò)閾值電流ITR，則鐵磁隧道結(jié)器件MTJ1和MTJ2變成高阻抗Rap。因此，如圖14D所示，反相器INV1和INV2的邏輯閾值變成相同，并且，切換點(diǎn)C″′變?yōu)樵诰€(xiàn)VQ＝VQB上。因此，當(dāng)電源電壓Vsupply從0V提升到電壓Vsp4或Vsp4′時(shí)，不能確定靜態(tài)穩(wěn)定點(diǎn)收斂在點(diǎn)A″′上還是點(diǎn)B″′上。如上所述，當(dāng)恢復(fù)數(shù)據(jù)時(shí)，優(yōu)選設(shè)定電流IMTJ1和IMTJ2不超過(guò)閾值電流ITR。圖15是例示了根據(jù)第二實(shí)施方式的存儲(chǔ)電路的控制的時(shí)序圖。陰影線(xiàn)區(qū)表示不確切地知道是處于高電平還是低電平。參照?qǐng)D15，提供電源電壓Vsupply，并且控制線(xiàn)CTRL和開(kāi)關(guān)線(xiàn)ST處于低電平。通過(guò)設(shè)定字線(xiàn)WL為高電平并且設(shè)定輸入/輸出線(xiàn)DIN和DINB為高電平或低電平來(lái)執(zhí)行對(duì)雙穩(wěn)電路30的數(shù)據(jù)寫(xiě)入。通過(guò)在時(shí)段T1期間設(shè)定開(kāi)關(guān)線(xiàn)ST和控制線(xiàn)CTRL為高電平(對(duì)應(yīng)于圖6B和圖7B)，并在時(shí)段T2期間設(shè)定開(kāi)關(guān)線(xiàn)ST為高電平而設(shè)定控制線(xiàn)CTRL為低電平(對(duì)應(yīng)于圖6A和圖7A)來(lái)將數(shù)據(jù)從雙穩(wěn)電路30存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1和MTJ2。然后，通過(guò)設(shè)定電源電壓Vsupply為0V，存儲(chǔ)電路進(jìn)入睡眠狀態(tài)。由于此時(shí)存儲(chǔ)電路中不流過(guò)電流，因此能夠減小功耗。通過(guò)在時(shí)段T3期間在控制線(xiàn)CTRL為低電平而開(kāi)關(guān)線(xiàn)ST為高電平的狀態(tài)下使電源電壓Vsupply從0V提升(對(duì)應(yīng)于圖8到圖11C)來(lái)執(zhí)行從鐵磁隧道結(jié)器件MTJ1和MTJ2到雙穩(wěn)電路30的數(shù)據(jù)恢復(fù)。通過(guò)設(shè)定字線(xiàn)WL為高電平來(lái)執(zhí)行雙穩(wěn)電路30的數(shù)據(jù)讀出。對(duì)根據(jù)第二實(shí)施方式的存儲(chǔ)電路進(jìn)行模擬。圖16是用于模擬的鐵磁隧道結(jié)器件的電流-電壓特性的圖。閾值電流ITF和ITR分別為30μA和-30μA，并且阻抗Rap和Rp分別為16.7kΩ和8.33kΩ。各FET的溝道長(zhǎng)度為0.07μm，n型FET的溝道寬度Wn為1.0μm，而p型FET的溝道寬度Wp為1.5μm。圖17A到圖17D是例示了模擬結(jié)果的時(shí)序圖。圖17A是當(dāng)節(jié)點(diǎn)Q處于高電平時(shí)的存儲(chǔ)操作的時(shí)序圖，而圖17B為圖17A之后的恢復(fù)操作的時(shí)序圖。圖17C是當(dāng)節(jié)點(diǎn)Q處于低電平時(shí)的存儲(chǔ)操作的時(shí)序圖，而圖17D為圖17C之后的恢復(fù)操作的時(shí)序圖。通過(guò)向節(jié)點(diǎn)Q的電平增加1.5V、向開(kāi)關(guān)線(xiàn)ST的電平增加3V、向控制線(xiàn)CTRL的電平增加4.5V、向電源電壓Vsupply增加6V并向字線(xiàn)WL的電平增加7.5V例示了各圖。存儲(chǔ)方法和恢復(fù)方法與前述相同。在圖17A中，將節(jié)點(diǎn)Q處于高電平而節(jié)點(diǎn)QB處于低電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖17B中，使節(jié)點(diǎn)Q恢復(fù)到高電平，并且使節(jié)點(diǎn)QB恢復(fù)到低電平。同樣，在圖17C中，將節(jié)點(diǎn)Q處于低電平而節(jié)點(diǎn)QB處于高電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖17D中，使節(jié)點(diǎn)Q恢復(fù)到低電平，并且使節(jié)點(diǎn)QB恢復(fù)到高電平。如上所述，在根據(jù)第二實(shí)施方式的存儲(chǔ)電路中，可以確認(rèn)在恢復(fù)電源之后能夠?qū)㈣F磁隧道結(jié)器件MTJ1和MTJ2中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。[第三實(shí)施方式]圖18是根據(jù)第三實(shí)施方式的存儲(chǔ)電路的電路圖。與第二實(shí)施方式的圖相比，第三實(shí)施方式中沒(méi)有提供FETm7和FETm8。如所描述的，提供FETm7(第一開(kāi)關(guān))和FETm8(第二開(kāi)關(guān))不是必需的。然而，為了抑制從雙穩(wěn)電路30流向控制線(xiàn)CTRL的電流，優(yōu)選提供FETm7和FETm8。圖19A到圖19D是例示了對(duì)根據(jù)第三實(shí)施方式的存儲(chǔ)電路以與第二實(shí)施方式的圖17A到圖17D相同的方式執(zhí)行的模擬的結(jié)果的圖。通過(guò)向節(jié)點(diǎn)Q的電平增加1.5V、向控制線(xiàn)CTRL的電平增加3V、向電源電壓Vsupply增加4.5V并向字線(xiàn)WL的電平增加6V例示了各圖。在圖19A中，將節(jié)點(diǎn)Q處于高電平而節(jié)點(diǎn)QB處于低電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖19B中，使節(jié)點(diǎn)Q恢復(fù)到高電平，并且使節(jié)點(diǎn)QB恢復(fù)到低電平。同樣，在圖19C中，將節(jié)點(diǎn)Q處于低電平而節(jié)點(diǎn)QB處于高電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖19D中，使節(jié)點(diǎn)Q恢復(fù)到低電平，并且使節(jié)點(diǎn)QB恢復(fù)到高電平。如上所述，在根據(jù)第三實(shí)施方式的存儲(chǔ)電路中，可以確認(rèn)在恢復(fù)電源之后能夠?qū)㈣F磁隧道結(jié)器件MTJ1和MTJ2中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。圖20A例示了在模擬開(kāi)始時(shí)鐵磁隧道結(jié)器件MTJ1為高阻抗Rap而鐵磁隧道結(jié)器件MTJ2為低阻抗Rp的情況下雙穩(wěn)電路30的模擬特性曲線(xiàn)。圖20B例示了在模擬開(kāi)始時(shí)鐵磁隧道結(jié)器件MTJ1為低阻抗Rp而鐵磁隧道結(jié)器件MTJ2為高阻抗Rap的情況下雙穩(wěn)電路30的模擬特性曲線(xiàn)。實(shí)線(xiàn)為與反相器INV1相應(yīng)的曲線(xiàn)，虛線(xiàn)為與反相器INV2相應(yīng)的曲線(xiàn)，并且利用斷開(kāi)了輸入/輸出的單個(gè)反相器執(zhí)行模擬。箭頭表示掃過(guò)方向。例示了電源電壓Vsupply為1.0V、0.5V和0.3V時(shí)的曲線(xiàn)。帶有虛線(xiàn)的箭頭表示在通過(guò)彼此連接反相器INV1和INV2的輸入/輸入端(當(dāng)在圖19B和圖19D中執(zhí)行恢復(fù)時(shí))構(gòu)成雙穩(wěn)電路30之后使電源電壓從0V提升到1.0V時(shí)動(dòng)態(tài)工作點(diǎn)的軌跡。參照?qǐng)D20A和圖20B，當(dāng)電源電壓Vsupply為0.3V或0.5V時(shí)，特性曲線(xiàn)是不對(duì)稱(chēng)的。因此，如果電源電壓Vsupply變高，節(jié)點(diǎn)Q的動(dòng)態(tài)工作點(diǎn)收斂于低電平，而節(jié)點(diǎn)QB的動(dòng)態(tài)工作點(diǎn)收斂于高電平。在圖20B中，節(jié)點(diǎn)Q的動(dòng)態(tài)工作點(diǎn)收斂于高電平，而節(jié)點(diǎn)QB的動(dòng)態(tài)工作點(diǎn)收斂于低電平。當(dāng)電源電壓Vsupply固定為1.0V時(shí)，如果圖20A中反相器INV2的輸入電壓從0V掃到1V，而圖20B中反相器INV1的輸入電壓從1V掃到0V，因?yàn)殍F磁隧道結(jié)器件MTJ1或MTJ2中流過(guò)的電流IMTJ1或IMTJ2超過(guò)閾值電流ITR，因此特性曲線(xiàn)變成對(duì)稱(chēng)。如所述的，優(yōu)選地將電源電壓Vsupply和鐵磁隧道結(jié)器件MTJ1和MTJ2的阻抗值Rp和Rap設(shè)定成使得電流IMTJ1或IMTJ2在恢復(fù)操作期間不超過(guò)閾值電流ITR。[第四實(shí)施方式]如第二和第三實(shí)施方式中所述，能夠?qū)㈣F磁隧道結(jié)器件中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中，是因?yàn)閳D12中反相器INV1和INV2的邏輯閾值根據(jù)存儲(chǔ)的數(shù)據(jù)對(duì)換角色(見(jiàn)圖13A和圖13B)。因此，如果根據(jù)存儲(chǔ)的數(shù)據(jù)使得構(gòu)成雙穩(wěn)電路30的反相器10和通過(guò)將鐵磁隧道結(jié)器件MTJ1添加到反相器20中構(gòu)成的反相器INV2的邏輯閾值不同，則即使提供單個(gè)鐵磁隧道結(jié)器件也能夠恢復(fù)數(shù)據(jù)。此后，來(lái)對(duì)提供了單個(gè)鐵磁隧道結(jié)器件的構(gòu)成進(jìn)行說(shuō)明。圖21A和圖21B是根據(jù)第四實(shí)施方式的存儲(chǔ)電路的電路圖。在第四實(shí)施方式中，與第二和第三實(shí)施方式相比較，反相器20的FETm4′的溝道寬度比反相器10的FETm3的溝道寬度窄。此外，沒(méi)有提供鐵磁隧道結(jié)器件MTJ2和FETm8。因此，在鐵磁隧道結(jié)器件MTJ1的阻抗為高阻抗Rap的情況與鐵磁隧道結(jié)器件MTJ1的阻抗為低阻抗Rp的情況之間，反相器10的輸入/輸出特性和反相器INV2的輸入/輸出特性中邏輯閾值對(duì)換角色。以與第二和第三實(shí)施方式相同的方式，可以將鐵磁隧道結(jié)器件MTJ1中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。如圖21A所示可以提供FETm7，或者如圖21B所示不一定要提供FETm7。[第五實(shí)施方式]圖22A和圖22B是根據(jù)第五實(shí)施方式的存儲(chǔ)電路的電路圖。在第五實(shí)施方式中，與第二和第三實(shí)施方式相比較，用電阻R1替換鐵磁隧道結(jié)器件MTJ2。電阻R1設(shè)定為在鐵磁隧道結(jié)器件MTJ1的高阻抗Rap和低阻抗Rp之間。因此，在鐵磁隧道結(jié)器件MTJ1的阻抗為高阻抗Rap的情況與鐵磁隧道結(jié)器件MTJ1的阻抗為低阻抗Rp的情況之間，增加了電阻R1的反相器INV1的輸入/輸出特性和反相器INV2的輸入/輸出特性中邏輯閾值對(duì)換角色。因此，以與第二和第三實(shí)施方式相同的方式，可以將鐵磁隧道結(jié)器件MTJ1中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。如圖22A所示可以提供FETm7和FETm8，或者如圖22B所示不一定要提供FETm7和FETm8。[第六實(shí)施方式]圖23A和圖23B是根據(jù)第六實(shí)施方式的存儲(chǔ)電路的電路圖。在第六實(shí)施方式中，與第五實(shí)施方式相比較，電阻R1與地相接。由于雙穩(wěn)電路30中的數(shù)據(jù)被存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1中，因此在控制線(xiàn)CTRL處于高電平時(shí)不需要電流在電阻R1中流過(guò)。因此，電阻R1可以與地相接。如第五實(shí)施方式相同，電阻R1設(shè)置在高阻抗Rap與低阻抗Rp之間。此外，如圖23A所示可以提供FETm7和FETm8，或者如圖23B所示不一定要提供FETm7和FETm8。[第七實(shí)施方式]圖24是根據(jù)第七實(shí)施方式的存儲(chǔ)電路的電路圖。在第七實(shí)施方式中，包括由FETm9到m12構(gòu)成的兩級(jí)反相器的放大電路70的輸出端連接到第二實(shí)施方式的圖5中的控制線(xiàn)CTRL。外部控制線(xiàn)EXT-CTRL連接到放大電路70的輸入端。如果用控制線(xiàn)CTRL同時(shí)控制多個(gè)存儲(chǔ)電路，則操作會(huì)變慢。根據(jù)第七實(shí)施方式，因?yàn)榉糯箅娐?0放大了外部控制線(xiàn)EXT-CTRL的信號(hào)，因此能夠高速執(zhí)行存儲(chǔ)電路中的存儲(chǔ)與恢復(fù)。[第八實(shí)施方式]圖25是根據(jù)第八實(shí)施方式的存儲(chǔ)電路的電路圖。在第八實(shí)施方式中，n型MOSFETm13連接在控制線(xiàn)CTRL與地之間，并且FETm13的柵極連接到第二控制線(xiàn)RCL。圖26是根據(jù)第八實(shí)施方式的存儲(chǔ)電路的時(shí)序圖。當(dāng)存儲(chǔ)時(shí)，第二控制線(xiàn)RCL的電平處于低電平。FETm13變成非導(dǎo)通。因此，由于節(jié)點(diǎn)Q和QB其中一方具有高電平電勢(shì)，而另一方具有低電平電勢(shì)，因此電流在鐵磁隧道結(jié)器件MTJ1和鐵磁隧道結(jié)器件MTJ2之間流動(dòng)，并且雙穩(wěn)電路30中的數(shù)據(jù)被存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1和MTJ2中。此時(shí)，控制線(xiàn)CTRL的電壓變成高電平和低電平之間的中間電平。當(dāng)恢復(fù)時(shí)，使得第二控制線(xiàn)RCL導(dǎo)通。由于控制線(xiàn)CTRL變?yōu)榈碗娖?，因此能夠以與第二實(shí)施方式相同的方式執(zhí)行恢復(fù)。因此，與控制線(xiàn)CTRL的驅(qū)動(dòng)性能無(wú)關(guān)，可以高速執(zhí)行存儲(chǔ)電路中的存儲(chǔ)和恢復(fù)。圖27A到圖27D例示了對(duì)根據(jù)第八實(shí)施方式的存儲(chǔ)電路以與第二實(shí)施方式的圖17A到圖17D相同的方式執(zhí)行的模擬的模擬結(jié)果。對(duì)于該模擬使用的參數(shù)，鐵磁隧道結(jié)器件的閾值電流ITF和ITR分別為15μA和-15μA，而其他參數(shù)與第二實(shí)施方式相同。通過(guò)向節(jié)點(diǎn)Q的電平增加1.5V、向控制線(xiàn)CTRL的電平增加3V、向第二控制線(xiàn)RCL的電平增加4.5V、向開(kāi)關(guān)線(xiàn)ST的電平增加6V、向電源電壓Vsupply增加7.5V并向字線(xiàn)WL的電平增加7.5V例示了各圖。在圖27A中，將節(jié)點(diǎn)Q處于高電平而節(jié)點(diǎn)QB處于低電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖27B中，使節(jié)點(diǎn)Q恢復(fù)到高電平，并且使節(jié)點(diǎn)QB恢復(fù)到低電平。同樣，在圖27C中，將節(jié)點(diǎn)Q處于低電平而節(jié)點(diǎn)QB處于高電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖27D中，使節(jié)點(diǎn)Q恢復(fù)到低電平，并且使節(jié)點(diǎn)QB恢復(fù)到高電平。如上所述，在根據(jù)第八實(shí)施方式的存儲(chǔ)電路中，證實(shí)了在恢復(fù)電源之后能夠?qū)㈣F磁隧道結(jié)器件MTJ1和MTJ2中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。[第九實(shí)施方式]圖28是根據(jù)第九實(shí)施方式的存儲(chǔ)電路的電路圖。在第九實(shí)施方式中，與第八實(shí)施方式相比較，沒(méi)有提供FETm7和m8。其他組件與第八實(shí)施方式相同。圖29A到圖29D是例示了對(duì)根據(jù)第九實(shí)施方式的存儲(chǔ)電路以與第八實(shí)施方式的圖27A到圖27D相同的方式執(zhí)行的模擬的模擬結(jié)果的圖。對(duì)于該模擬使用的參數(shù)，鐵磁隧道結(jié)器件的閾值電流ITF和ITR分別為6μA和-6μA，高阻抗值Rap和低阻抗值Rp分別為50kΩ和25kΩ，而其他參數(shù)與第二實(shí)施方式相同。在圖29A中，將節(jié)點(diǎn)Q處于高電平而節(jié)點(diǎn)QB處于低電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖29B中，使節(jié)點(diǎn)Q恢復(fù)到高電平，并且使節(jié)點(diǎn)QB恢復(fù)到低電平。同樣，在圖29C中，將節(jié)點(diǎn)Q處于低電平而節(jié)點(diǎn)QB處于高電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖29D中，使節(jié)點(diǎn)Q恢復(fù)到低電平，并且使節(jié)點(diǎn)QB恢復(fù)到高電平。如上所述，在根據(jù)第九實(shí)施方式的沒(méi)有提供FETm7和m8的存儲(chǔ)電路中，證實(shí)了在恢復(fù)電源之后也能夠?qū)㈣F磁隧道結(jié)器件MTJ1和MTJ2中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。[第十實(shí)施方式]圖30是根據(jù)第十實(shí)施方式的存儲(chǔ)電路的電路圖。在第十實(shí)施方式中，與第二實(shí)施方式的圖5相比，提供了互補(bǔ)字線(xiàn)WL和WLB。通門(mén)m5′連接在節(jié)點(diǎn)Q和輸入/輸出線(xiàn)DIN之間，并且通門(mén)m6’連接在節(jié)點(diǎn)QB和輸入/輸出線(xiàn)DINB之間。通門(mén)m5′和通門(mén)m6′具有n型FET和p型FET的源極彼此連接并且n型FET和p型FET的漏極彼此連接的構(gòu)成。[第十一實(shí)施方式]圖31是根據(jù)第十一實(shí)施方式的存儲(chǔ)電路的電路圖。在第十一實(shí)施方式中，與第二實(shí)施方式的圖5相比，用自旋FET1替換鐵磁隧道結(jié)器件MTJ1和FETm7，并用自旋FET2替換鐵磁隧道結(jié)器件MTJ2和FETm8。如所述，自旋FET可以用于鐵磁隧道結(jié)器件。自旋FET為可以利用磁化方向非易失性地改變電導(dǎo)率并且具有通過(guò)諸如柵極的控制端子實(shí)現(xiàn)的開(kāi)關(guān)功能的晶體管。例如，可以使用國(guó)際公開(kāi)第2004-079827號(hào)或者電子信息通信工程學(xué)會(huì)期刊(JournaloftheInstituteofElectronics，InformationandCommunicationEngineers)Vol.88.No.7.2005PP.541-550公開(kāi)的自旋FET。[第十二實(shí)施方式]圖32是根據(jù)第十二實(shí)施方式的存儲(chǔ)電路的電路圖。與第二實(shí)施方式相比較，在第十二實(shí)施方式中，反相器10和20連接在電源線(xiàn)VDD和VSS之間。此外，鐵磁隧道結(jié)器件MTJ1和MTJ2的極性與第二實(shí)施方式的相反。因此，隨著電流從節(jié)點(diǎn)Q或QB流到控制線(xiàn)CTRL，鐵磁隧道結(jié)器件MTJ1或MTJ2變成低阻抗Rp，而隨著電流從控制線(xiàn)CTRL流到節(jié)點(diǎn)Q或QB，鐵磁隧道結(jié)器件MTJ1或MTJ2變成高阻抗。此外，F(xiàn)ETm7和m8為p型MOSFET。其他組件與第二實(shí)施方式的圖5相同。圖33是第十二實(shí)施方式的時(shí)序圖。在第十二實(shí)施方式中，通過(guò)設(shè)定VSS為高電平(VDD電平)來(lái)執(zhí)行關(guān)斷電源。在寫(xiě)入模式、睡眠模式和讀取模式中，控制線(xiàn)CTRL的電平和開(kāi)關(guān)線(xiàn)ST的電平處于高電平。開(kāi)關(guān)線(xiàn)ST和控制線(xiàn)CTRL在存儲(chǔ)的時(shí)段T1期間變?yōu)榈碗娖?，而在時(shí)段T2期間開(kāi)關(guān)線(xiàn)ST變成低電平并且控制線(xiàn)CTRL變成高電平。因此，雙穩(wěn)電路30中的數(shù)據(jù)被恢復(fù)到鐵磁隧道結(jié)器件MTJ1和MTJ2中。通過(guò)在恢復(fù)的時(shí)段T3期間將開(kāi)關(guān)線(xiàn)設(shè)定為低電平，鐵磁隧道結(jié)器件MTJ1和MTJ2中的數(shù)據(jù)被恢復(fù)到雙穩(wěn)電路30中。在第十二實(shí)施方式中，鐵磁隧道結(jié)器件MTJ1和MTJ2的極性與第二實(shí)施方式的相反的原因如下。例如，當(dāng)將節(jié)點(diǎn)Q設(shè)定為高電平時(shí)，為了從控制線(xiàn)CTRL對(duì)節(jié)點(diǎn)Q進(jìn)行充電以抵消FETm2和m4的放電電流，優(yōu)選的是鐵磁隧道結(jié)器件MTJ1為低阻抗Rp。因此，如果鐵磁隧道結(jié)器件MTJ1的極性與第二實(shí)施方式相同，則鐵磁隧道結(jié)器件MTJ1變成高阻抗Rap。此外，F(xiàn)ETm7和m8為pMOSFET的原因如下。在恢復(fù)的初期階段，F(xiàn)ETm7和m8的源極和漏極接近高電平。如果FETm7和m8為pMOSFET，則通過(guò)設(shè)定開(kāi)關(guān)線(xiàn)ST為低電平，使得FETm7和m8可靠地導(dǎo)通。在第三到第十一實(shí)施方式中，也可以將反相器10和20連接在電源線(xiàn)VDD和VSS之間，并且將鐵磁隧道結(jié)器件MTJ1或MTJ2的極性設(shè)定為與第十二實(shí)施方式相同。根據(jù)第二到第十二實(shí)施方式，鐵磁隧道結(jié)器件MTJ1或MTJ2連接在節(jié)點(diǎn)Q或QB與控制線(xiàn)CTRL之間。隨著電流在節(jié)點(diǎn)Q或QB與控制線(xiàn)CTRL之間流動(dòng)，鐵磁隧道結(jié)器件MTJ1或MTJ2變成高阻抗，并且隨著電流向反方向流動(dòng)，它變成低阻抗。因此，根據(jù)節(jié)點(diǎn)Q或QB的電平來(lái)使電流在控制線(xiàn)CTRL和節(jié)點(diǎn)Q或QB之間流過(guò)，雙穩(wěn)電路30中的數(shù)據(jù)能夠存儲(chǔ)到鐵磁隧道結(jié)器件中。此外，如圖15和圖33中所示，當(dāng)將數(shù)據(jù)存儲(chǔ)到雙穩(wěn)電路30時(shí)，控制線(xiàn)CTRL交替施加高電平電壓和低電平電壓到鐵磁隧道結(jié)器件MTJ1或MTJ2上。因此，存諸在雙穩(wěn)電路30中的數(shù)據(jù)可以存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1或MTJ2中。當(dāng)數(shù)據(jù)從鐵磁隧道結(jié)器件MTJ1或MTJ2恢復(fù)到雙穩(wěn)電路30時(shí)，控制線(xiàn)CTRL根據(jù)關(guān)斷電源及其相應(yīng)電路的方法向鐵磁隧道結(jié)器件MTJ1或MTJ2施加低電平或高電平。也就是說(shuō)，在第一到第十一實(shí)施方式中，控制線(xiàn)CTRL向鐵磁隧道結(jié)器件MTJ1或MTJ2施加低電平電壓，而在第十二實(shí)施方式中，施加高電平電壓。因此，存諸在鐵磁隧道結(jié)器件MTJ1或MTJ2中的數(shù)據(jù)可以恢復(fù)到雙穩(wěn)電路30中。如第二實(shí)施方式、第四實(shí)施方式的圖21A、第五實(shí)施方式的圖22A、第六實(shí)施方式的圖23A、第七、八、十和十二實(shí)施方式中所述，存儲(chǔ)電路可以包括連接在節(jié)點(diǎn)Q或QB和鐵磁隧道結(jié)器件MTJ1或MTJ2之間的開(kāi)關(guān)(對(duì)應(yīng)于FETm7或m8)。該開(kāi)關(guān)在存儲(chǔ)和恢復(fù)期間變成導(dǎo)通，而在存儲(chǔ)和恢復(fù)期間之外變成非導(dǎo)通。因此，減小了存儲(chǔ)電路的功耗。如第二實(shí)施方式、第三實(shí)施方式、第七到第十實(shí)施方式、第十二實(shí)施方式中所述，可能情況是，節(jié)點(diǎn)Q是第一節(jié)點(diǎn)Q，節(jié)點(diǎn)QB是第二節(jié)點(diǎn)QB，第一節(jié)點(diǎn)Q與控制線(xiàn)CTRL之間連接的鐵磁隧道結(jié)器件MTJ1是第一鐵磁隧道結(jié)器件，而第二節(jié)點(diǎn)QB和控制線(xiàn)CTRL之間連接的鐵磁隧道結(jié)器件MTJ2是第二鐵磁隧道結(jié)器件。如上所述，通過(guò)利用兩個(gè)鐵磁隧道結(jié)器件，與將鐵磁隧道結(jié)器件連接到節(jié)點(diǎn)Q和QB其中之一的情況相比，可以使得由反相器10和第二鐵磁隧道結(jié)器件MTJ2構(gòu)成的反相器INV1的邏輯閾值與由反相器20和第一鐵磁隧道結(jié)器件MTJ1構(gòu)成的反相器INV2的邏輯閾值之間的差異變大。因此，從操作速度和噪聲余量來(lái)看存在優(yōu)點(diǎn)，并且操作可以更加穩(wěn)定。如第二、七、八、十和十二實(shí)施方式中所述，存儲(chǔ)電路包括作為開(kāi)關(guān)的連接在第一節(jié)點(diǎn)Q和第一鐵磁隧道結(jié)器件MTJ1之間并且在存儲(chǔ)和恢復(fù)數(shù)據(jù)時(shí)變成導(dǎo)通的第一開(kāi)關(guān)(對(duì)應(yīng)于FETm7)和連接在第二節(jié)點(diǎn)QB和第二鐵磁隧道結(jié)器件MTJ2之間的第二開(kāi)關(guān)(對(duì)應(yīng)于FETm8)。第一開(kāi)關(guān)和第二開(kāi)關(guān)在存儲(chǔ)和恢復(fù)數(shù)據(jù)時(shí)變成導(dǎo)通，而在存儲(chǔ)和恢復(fù)數(shù)據(jù)時(shí)之外變成非導(dǎo)通。如上所述，通過(guò)將第一開(kāi)關(guān)和第二開(kāi)關(guān)兩者連接在第一鐵磁隧道結(jié)器件MTJ1與第二鐵磁隧道結(jié)器件MTJ2以及節(jié)點(diǎn)Q和QB之間，可以減小功耗。因此，由于在存儲(chǔ)時(shí)電流在兩個(gè)鐵磁隧道結(jié)器件MTJ1和MTJ2之間流動(dòng)，因此即使不提供第七實(shí)施方式中所述的放大電路70也能夠高速執(zhí)行該存儲(chǔ)。當(dāng)反相器10和20連接在電源線(xiàn)VDD和VSS之間并且鐵磁隧道結(jié)器件MTJ1或MTJ2的極性與第十二實(shí)施方式相同時(shí)，優(yōu)選的是，第三開(kāi)關(guān)連接的電源線(xiàn)處于高電平，并且當(dāng)MOSFET用于第三開(kāi)關(guān)時(shí)，優(yōu)選使用p型MOSFET。如第二到第十二實(shí)施方式中所述，存儲(chǔ)電路包括向節(jié)點(diǎn)Q或QB輸入/輸出數(shù)據(jù)的輸入/輸出開(kāi)關(guān)(對(duì)應(yīng)于FETm5或m6，或者通門(mén)m5′或通門(mén)m6′)。此外，輸入/輸出開(kāi)關(guān)根據(jù)字線(xiàn)WL的電平向節(jié)點(diǎn)Q或QB輸入/輸出數(shù)據(jù)。因此，存儲(chǔ)電路可以用作SRAM存儲(chǔ)器的存儲(chǔ)單元。輸入/輸出開(kāi)關(guān)包括向第一節(jié)點(diǎn)Q輸入/輸出數(shù)據(jù)的第一輸入/輸出開(kāi)關(guān)(相當(dāng)于FETm5或者通門(mén)m5′)，以及向第二節(jié)點(diǎn)QB輸入/輸出數(shù)據(jù)的第二輸入/輸出開(kāi)關(guān)(相當(dāng)于FETm6或者通門(mén)m6′)。如上所述，優(yōu)選的是將輸入/輸出開(kāi)關(guān)連接到第一節(jié)點(diǎn)Q和第二節(jié)點(diǎn)QB兩者上。如上所述，向節(jié)點(diǎn)Q和節(jié)點(diǎn)QB輸入/輸出數(shù)據(jù)的輸入/輸出開(kāi)關(guān)可以構(gòu)成為包括用于向第一節(jié)點(diǎn)Q輸入/輸出數(shù)據(jù)的一個(gè)或更多個(gè)開(kāi)關(guān)和用于向第二節(jié)點(diǎn)QB輸入/輸出數(shù)據(jù)的一個(gè)或更多個(gè)開(kāi)關(guān)。當(dāng)通過(guò)連接多個(gè)開(kāi)關(guān)來(lái)構(gòu)成輸入/輸出開(kāi)關(guān)時(shí)，可以提高電路進(jìn)行外部讀取和寫(xiě)入的速度。[第十三實(shí)施方式]圖34是根據(jù)第十三實(shí)施方式的鎖存電路的電路圖。參照?qǐng)D34，除圖2中的D鎖存電路之外，根據(jù)第十三實(shí)施方式的鎖存電路包括n型FETm9和m10以及鐵磁隧道結(jié)器件MTJ1和MTJ2。FETm9和鐵磁隧道結(jié)器件MTJ1連接在節(jié)點(diǎn)Q和控制線(xiàn)CTRL之間，而FETm10和鐵磁隧道結(jié)器件MTJ2連接在節(jié)點(diǎn)QB和控制線(xiàn)CTRL之間。FETm9和m10的柵極連接到開(kāi)關(guān)線(xiàn)ST。將對(duì)根據(jù)第十三實(shí)施方式的鎖存電路的動(dòng)作進(jìn)行描述。以與常規(guī)D鎖存電路相同的方式執(zhí)行向雙穩(wěn)電路30寫(xiě)入數(shù)據(jù)和在雙穩(wěn)電路30保持?jǐn)?shù)據(jù)。通過(guò)將時(shí)鐘信號(hào)CLK設(shè)定為高電平并使得通門(mén)80導(dǎo)通來(lái)將輸入線(xiàn)DIN的數(shù)據(jù)寫(xiě)入雙穩(wěn)電路30中。雙穩(wěn)電路30通過(guò)將時(shí)鐘信號(hào)CLK設(shè)定為低電平并使得通門(mén)90導(dǎo)通來(lái)保持?jǐn)?shù)據(jù)。除從雙穩(wěn)電路30到鐵磁隧道結(jié)器件MTJ1和MTJ2的數(shù)據(jù)存儲(chǔ)操作以及從鐵磁隧道結(jié)器件MTJ1和MTJ2到雙穩(wěn)電路30的數(shù)據(jù)恢復(fù)操作(數(shù)據(jù)寫(xiě)入、輸出和保持)之外，優(yōu)選的是開(kāi)關(guān)線(xiàn)ST處于低電平并且FETm9和m10非導(dǎo)通。因此，抑制了節(jié)點(diǎn)Q和QB與控制線(xiàn)CTRL之間的電流，并且能夠減小功耗。下面對(duì)將雙穩(wěn)電路30中存儲(chǔ)的數(shù)據(jù)非易失性地存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1和MTJ2中的方法進(jìn)行說(shuō)明。首先對(duì)保持在節(jié)點(diǎn)Q為高電平“H”并且節(jié)點(diǎn)QB為低電平“L”時(shí)的數(shù)據(jù)的情況進(jìn)行說(shuō)明。此后，在圖35、圖36和圖38的電路圖中，導(dǎo)通的FET等以實(shí)線(xiàn)表示，而非導(dǎo)通的FET等用虛線(xiàn)表示。參照?qǐng)D35A和圖35B，由于時(shí)鐘信號(hào)CLK變成低電平，數(shù)據(jù)保持在雙穩(wěn)電路30中。參照?qǐng)D35A，開(kāi)關(guān)線(xiàn)ST處于高電平，而控制線(xiàn)CTRL處于低電平。電流IMTJ1從節(jié)點(diǎn)Q經(jīng)由FETm9流到控制線(xiàn)CTRL。當(dāng)電流IMTJ設(shè)定為超過(guò)閾值電流ITR時(shí)，使得鐵磁隧道結(jié)器件MTJ1的阻抗為高阻抗Rap。由于節(jié)點(diǎn)QB處于低電平，電流不流過(guò)鐵磁隧道結(jié)器件MTJ2。參照?qǐng)D35B，開(kāi)關(guān)線(xiàn)ST處于高電平，并且控制線(xiàn)CTRL處于高電平。電流IMTJ2從控制線(xiàn)CTRL流到節(jié)點(diǎn)QB。當(dāng)電流IMTJ2設(shè)定為超過(guò)閾值電流ITF，使得鐵磁隧道結(jié)器件MTJ2的阻抗為低阻抗Rp。由于節(jié)點(diǎn)Q處于高電平，電流不流過(guò)鐵磁隧道結(jié)器件MTJ1。當(dāng)完成上述序列操作時(shí)，使得鐵磁隧道結(jié)器件MTJ1的阻抗為高阻抗Rap，而使得鐵磁隧道結(jié)器件MTJ2的阻抗為低阻抗Rp?？梢韵葓?zhí)行圖35A的步驟，也可以先執(zhí)行圖35B中的步驟。參照?qǐng)D36A和圖36B，對(duì)保持在節(jié)點(diǎn)Q為低電平并且節(jié)點(diǎn)QB為高電平時(shí)的數(shù)據(jù)的情況進(jìn)行說(shuō)明。參照?qǐng)D36A，當(dāng)開(kāi)關(guān)線(xiàn)ST處于高電平，而控制線(xiàn)CTRL處于低電平時(shí)，使得鐵磁隧道結(jié)器件MTJ2為高阻抗Rap，因?yàn)殡娏鱅MTJ2從節(jié)點(diǎn)QB流到控制線(xiàn)CTRL。由于節(jié)點(diǎn)Q處于低電平，電流不流過(guò)鐵磁隧道結(jié)器件MTJ1。參照?qǐng)D36B，當(dāng)開(kāi)關(guān)線(xiàn)ST處于高電平，而控制線(xiàn)CTRL處于高電平時(shí)，使得鐵磁隧道結(jié)器件MTJ1為低阻抗Rp，這是因?yàn)殡娏鱅MTJ1從控制線(xiàn)CTRL流到節(jié)點(diǎn)Q。由于節(jié)點(diǎn)QB處于高電平，電流不流過(guò)鐵磁隧道結(jié)器件MTJ2。當(dāng)完成上述序列操作時(shí)，使得鐵磁隧道結(jié)器件MTJ1的阻抗為低阻抗Rp，而使得鐵磁隧道結(jié)器件MTJ2的阻抗為高阻抗Rap。如上所述，可以將雙穩(wěn)電路30中的數(shù)據(jù)非易失性地存儲(chǔ)在鐵磁隧道結(jié)器件MTJ1和MTJ2中。即使當(dāng)關(guān)斷電源Vsupply并且丟失雙穩(wěn)電路30中的數(shù)據(jù)時(shí)，也可以非易失性地保持鐵磁隧道結(jié)器件MTJ1和MTJ2的阻抗。來(lái)對(duì)之后將數(shù)據(jù)從鐵磁隧道結(jié)器件MTJ1和MTJ2恢復(fù)到雙穩(wěn)電路30中的方法進(jìn)行說(shuō)明。圖37是例示了對(duì)雙穩(wěn)電路30進(jìn)行數(shù)據(jù)恢復(fù)時(shí)節(jié)點(diǎn)Q和QB在時(shí)間上的電壓的圖。圖38A到圖38C分別為解釋圖37中鎖存電路在時(shí)刻t1到t3的狀態(tài)的圖。在圖38A到圖38C中，電容器CQ和CQB分別連接到節(jié)點(diǎn)Q和QB。電容器CQ和CQB例如為引線(xiàn)電容器和晶體管的寄生電容器。參照?qǐng)D38A，鐵磁隧道結(jié)器件MTJ1和MTJ2分別為高阻抗Rap和低阻抗Rp。時(shí)鐘信號(hào)CLK處于低電平，通門(mén)80為非導(dǎo)通，而通門(mén)90為導(dǎo)通。在時(shí)刻t1時(shí)，開(kāi)關(guān)線(xiàn)ST處于高電平。電源電壓從低電平升到高電平。由于節(jié)點(diǎn)Q和QB處于低電平，電流Im1和Im3分別經(jīng)由反相器10和20中的FETm1和m3從電源Vsupply流到節(jié)點(diǎn)Q和QB。由于鐵磁隧道結(jié)器件MTJ1為高阻抗Rap，因此從節(jié)點(diǎn)Q流到處于低電平的控制線(xiàn)CTRL的電流IMTJ1較小。由于鐵磁隧道結(jié)器件MTJ2為低阻抗Rp，因此從節(jié)點(diǎn)QB流到處于低電平的控制線(xiàn)CTRL的電流IMTJ2較大。通過(guò)下式表述節(jié)點(diǎn)Q和QB的電壓VQ和VQB。VQ＝∫(Im3-Im4-IMJTJ1)dt/CQ[式6]VQB＝∫(Im1-Im2-IMJTJ2)dt/CQB[式7]此外，各電流的幅度關(guān)系表述如下。Im1＝Im3＞＞Im2＝Im4[式8]IMJTJ1＜IMJTJ2[式9]此外，電容器CQ和CQB的電容CQ和CQB表述如下。CQ＝CQB[式10]如上所述，來(lái)自節(jié)點(diǎn)Q的對(duì)電容器CQ進(jìn)行充電的電流為Im3-IMTJ1，而來(lái)自節(jié)點(diǎn)QB的對(duì)電容器CQB進(jìn)行充電的電流為Im1-IMTJ2。因此，得到VQ＞VQB。因此，在圖37中的時(shí)刻t1和時(shí)刻t2之間兩個(gè)電壓VQ和VQB都增大，但VQ比VQB大。參照?qǐng)D38B，在圖37的時(shí)刻t2處，當(dāng)VQ變得比構(gòu)成反相器10的FETm2的閾值電壓高時(shí)，F(xiàn)ETm2變成導(dǎo)通，并且電流Im2流過(guò)FETm2。對(duì)電容器CQB充電的電流變成Im1-IMTJ2-Im2。當(dāng)該電流Im2變大時(shí)，電容器CQB放電，并且節(jié)點(diǎn)QB的電壓變成零。參照?qǐng)D38C，當(dāng)在圖37中的時(shí)刻t3處達(dá)到穩(wěn)定狀態(tài)時(shí)，Im3等于IMTJ1，電容器CQ進(jìn)入充電狀態(tài)，并且電容器CQB進(jìn)入放電狀態(tài)。由此，節(jié)點(diǎn)Q變成高電平，而節(jié)點(diǎn)QB變成低電平，并且完成了從鐵磁隧道結(jié)器件MTJ1和MTJ2到雙穩(wěn)電路30的數(shù)據(jù)恢復(fù)。當(dāng)鐵磁隧道結(jié)器件MTJ1和MTJ2分別處于低阻抗Rp和高阻抗Rap時(shí)，除圖37到38B中節(jié)點(diǎn)Q和QB對(duì)換角色外可以以同樣的方式執(zhí)行對(duì)雙穩(wěn)電路30的數(shù)據(jù)恢復(fù)。然后，集中于反相器對(duì)將數(shù)據(jù)從鐵磁隧道結(jié)器件MTJ1和MTJ2恢復(fù)到雙穩(wěn)電路30進(jìn)行說(shuō)明。如圖39所示，設(shè)置有反相器10和鐵磁隧道結(jié)器件MTJ2的電路將稱(chēng)為反相器INV1，設(shè)置有反相器20和鐵磁隧道結(jié)器件MTJ1的電路將稱(chēng)為反相器INV2，并且沒(méi)有添加鐵磁隧道結(jié)器件的反相器10或20稱(chēng)為反相器INV0。圖40A是例示了在鐵磁隧道結(jié)器件MTJ1為高阻抗Rap而鐵磁隧道結(jié)器件MTJ2為低阻抗Rp時(shí)反相器的輸入/輸出特性的概念圖。與沒(méi)有添加鐵磁隧道結(jié)器件的反相器INV0相比，添加了鐵磁隧道結(jié)器件的反相器INV1和INV2具有較低的邏輯閾值。與帶有高阻抗Rap的鐵磁隧道結(jié)器件MTJ1的反相器INV2相比，帶有低阻抗Rp的鐵磁隧道結(jié)器件MTJ2的反相器INV1的邏輯閾值更低。參照?qǐng)D40B，當(dāng)鐵磁隧道結(jié)器件MTJ1為低阻抗Rp而鐵磁隧道結(jié)器件MTJ2為高阻抗時(shí)，與反相器INV1相比，反相器INV2的邏輯閾值變低。圖41A是例示了由沒(méi)有連接鐵磁隧道結(jié)器件的反相器INV0或INV0′構(gòu)成的雙穩(wěn)電路的特性曲線(xiàn)的概念圖。由于反相器INV0和INV0′的特性相同，雙穩(wěn)電路30的切換點(diǎn)C″在線(xiàn)VQ＝VQB上。VQB等于電源電壓Vsp3時(shí)的點(diǎn)A″與切換點(diǎn)C″之間的特性曲線(xiàn)環(huán)和VQ等于電源電壓Vsp3′時(shí)的點(diǎn)B″與點(diǎn)C″之間的特性曲線(xiàn)環(huán)是對(duì)稱(chēng)的。圖41B是例示了在鐵磁隧道結(jié)器件MTJ1為高阻抗Rap而鐵磁隧道結(jié)器件MTJ2為低阻抗Rp時(shí)雙穩(wěn)電路30的特性曲線(xiàn)的概念圖。由于反相器INV1和INV2的輸入/輸出特性不對(duì)稱(chēng)，雙穩(wěn)電路30的切換點(diǎn)C在線(xiàn)VQ＝VQB的上方。VQB等于電源電壓Vsp1時(shí)的點(diǎn)A與切換點(diǎn)C之間的特性曲線(xiàn)環(huán)變得小于VQ等于電源電壓Vsp1′時(shí)的點(diǎn)B與點(diǎn)C之間的特性曲線(xiàn)環(huán)。考慮使電源電壓Vsupply從接地電壓0V上升到電壓Vsp1或Vsp1′的過(guò)程。此時(shí)，鐵磁隧道結(jié)器件MTJ2中流過(guò)的電流IMTJ2設(shè)定為不超過(guò)閾值電流ITR。當(dāng)電源電壓Vsupply為稍微超過(guò)反相器中使用的p型MOSFET的閾值電壓的絕對(duì)值的電壓Vsp5或Vsp5’時(shí)，反相器INV1和反相器INV2的特性曲線(xiàn)變?yōu)镮NV1′和INV2′。反相器INV2的閾值電壓小于反相器INV1的閾值電壓。這就是說(shuō)當(dāng)反相器INV1和INV2的輸入電壓(在反相器INV1的條件下為節(jié)點(diǎn)Q的電壓，在反相器INV1的情況下為節(jié)點(diǎn)QB的電壓)相等時(shí)，在反相器INV2中有更多的電流從輸入節(jié)點(diǎn)(在反相器INV1的條件下為節(jié)點(diǎn)QB，在反相器INV1的情況下為節(jié)點(diǎn)QB)流到地。因此，反相器INV2的輸出電壓在輸入電壓為0V時(shí)變成低于反相器INV1的輸出電壓。因此，盡管雙穩(wěn)電路的動(dòng)態(tài)工作點(diǎn)取決于提升電源電壓Vsupply的速度等，但是由于靜態(tài)工作點(diǎn)總是在線(xiàn)VQ＝VQB的下方，因此該動(dòng)態(tài)工作點(diǎn)遵循虛線(xiàn)箭頭表示的軌跡并且在點(diǎn)B上收斂。圖41C是在鐵磁隧道結(jié)器件MTJ1為低阻抗Rp而鐵磁隧道結(jié)器件MTJ2為高阻抗Rap時(shí)雙穩(wěn)電路30的特性曲線(xiàn)的概念圖。雙穩(wěn)電路30的切換點(diǎn)C′位于線(xiàn)VQ＝VQB下方。VQB等于電源電壓Vsp2時(shí)的點(diǎn)A′與切換點(diǎn)C′之間的特性曲線(xiàn)環(huán)變得大于VQ等于電源電壓Vsp2′時(shí)的點(diǎn)B′與點(diǎn)C′之間的特性曲線(xiàn)環(huán)。此時(shí)，電源電壓Vsupply從0V提升到Vsp2和Vsp2′，從而鐵磁隧道結(jié)器件MTJ1中流過(guò)的電流IMTJ1不超過(guò)閾值電流ITR。由于靜態(tài)工作點(diǎn)總是在線(xiàn)VQ＝VQB的上方，因此雙穩(wěn)電路30的動(dòng)態(tài)工作點(diǎn)遵循虛線(xiàn)箭頭表示的軌跡并且在點(diǎn)A′上收斂。在圖41B和41C中，即使動(dòng)態(tài)工作點(diǎn)在電源電壓提升時(shí)變成VQ＝VQB，由于在此之前該動(dòng)態(tài)工作點(diǎn)位于線(xiàn)VQ＝VQB上方或下方的特性環(huán)內(nèi)，該動(dòng)態(tài)工作點(diǎn)收斂的穩(wěn)定點(diǎn)的方向不會(huì)改變，并且該動(dòng)態(tài)工作點(diǎn)收斂于點(diǎn)B或點(diǎn)A′上。在圖41B或圖41C中，一旦鐵磁隧道結(jié)器件MTJ1或MTJ2的電流IMTJ1或IMTJ2超過(guò)閾值電流ITR，則鐵磁隧道結(jié)器件MTJ1和MTJ2變成高阻抗Rap。因此，如圖41D所示，反相器INV1和INV2的邏輯閾值變成相同，并且，切換點(diǎn)C″′變?yōu)樵诰€(xiàn)VQ＝VQB上。因此，當(dāng)電源電壓Vsupply從0V提升到電壓Vsp4或VSP4′時(shí)，不能確定靜態(tài)穩(wěn)定點(diǎn)收斂在點(diǎn)A″′上還是點(diǎn)B″′上。如上所述，當(dāng)恢復(fù)數(shù)據(jù)時(shí)，優(yōu)選的是設(shè)定電流IMTJ1和IMTJ2不超過(guò)閾值電流ITR。圖42是例示了根據(jù)第十三實(shí)施方式的鎖存電路的控制的時(shí)序圖。陰影線(xiàn)區(qū)表示不確切地知道是處于高電平還是低電平。參照?qǐng)D42，提供電源電壓Vsupply，并且控制線(xiàn)CTRL和開(kāi)關(guān)線(xiàn)ST處于低電平。通過(guò)設(shè)定時(shí)鐘信號(hào)CLK為高電平并且設(shè)定輸入線(xiàn)DIN為高電平或低電平來(lái)執(zhí)行對(duì)雙穩(wěn)電路30的數(shù)據(jù)寫(xiě)入。通過(guò)在時(shí)段T1期間設(shè)定開(kāi)關(guān)線(xiàn)ST和控制線(xiàn)CTRL為高電平(對(duì)應(yīng)于圖35B和圖36B)，并在時(shí)段T2期間設(shè)定開(kāi)關(guān)線(xiàn)ST為高電平而設(shè)定控制線(xiàn)CTRL為低電平(對(duì)應(yīng)于圖35A和圖36A)來(lái)將數(shù)據(jù)從雙穩(wěn)電路30存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1和MTJ2。然后，通過(guò)設(shè)定電源電壓Vsupply為0V，鎖存電路進(jìn)入睡眠狀態(tài)。由于鎖存電路中不流過(guò)電流，因此能夠減小功耗。通過(guò)在時(shí)段T3期間將控制線(xiàn)CTRL設(shè)定為低電平，并且在開(kāi)關(guān)線(xiàn)ST處于高電平而反相時(shí)鐘信號(hào)CLK處于高電平的狀態(tài)下使電源電壓Vsupply從0V提升(對(duì)應(yīng)于圖37到圖38C)來(lái)執(zhí)行從鐵磁隧道結(jié)器件MTJ1和MTJ2到雙穩(wěn)電路30的數(shù)據(jù)恢復(fù)。進(jìn)行了根據(jù)第十三實(shí)施方式的鎖存電路的模擬。圖43是例示了用于模擬的鐵磁隧道結(jié)器件的電流電壓特性的圖；閾值電流ITF和ITR分別為30μA和-30μA，并且阻抗Rap和Rp分別為16.7kΩ和8.33kΩ。各FET的溝道長(zhǎng)度為0.07μm，n型FET的溝道寬度Wn為1.0μm，而p型FET的溝道寬度Wp為1.5μm。圖44A和圖44D是例示了模擬結(jié)果的時(shí)序圖。圖44A是當(dāng)節(jié)點(diǎn)Q處于高電平時(shí)的存儲(chǔ)操作的時(shí)序圖，而圖44B為圖44A之后的恢復(fù)操作的時(shí)序圖。圖44C是當(dāng)節(jié)點(diǎn)Q處于低電平時(shí)的存儲(chǔ)操作的時(shí)序圖，而圖44D為圖44C之后的恢復(fù)操作的時(shí)序圖。通過(guò)向節(jié)點(diǎn)Q的電平增加1.5V、向開(kāi)關(guān)線(xiàn)ST的電平增加3V、向控制線(xiàn)CTRL的電平增加4.5V、向電源電壓Vsupply增加6V、向反相時(shí)鐘信號(hào)CLKB的電平增加7.5V和向時(shí)鐘信號(hào)CLK的電平增加9.0V例示了各圖。存儲(chǔ)方法和恢復(fù)方法與前述相同。在圖44A中，將節(jié)點(diǎn)Q處于高電平而節(jié)點(diǎn)QB處于低電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖44B中，使節(jié)點(diǎn)Q恢復(fù)到高電平，并且使節(jié)點(diǎn)QB恢復(fù)到低電平。同樣，將節(jié)點(diǎn)Q處于低電平而節(jié)點(diǎn)QB處于高電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖44D中，使節(jié)點(diǎn)Q恢復(fù)到低電平，并且使節(jié)點(diǎn)QB恢復(fù)到高電平。如上所述，在根據(jù)第十三實(shí)施方式的鎖存電路中，證實(shí)了在恢復(fù)電源之后能夠?qū)㈣F磁隧道結(jié)器件MTJ1和MTJ2中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。[第十四實(shí)施方式]圖45是根據(jù)第十四實(shí)施方式的鎖存電路的電路圖。與第十三實(shí)施方式的圖3相比較，沒(méi)有提供FETm9和FETm10。如所述，F(xiàn)ETm9(第一開(kāi)關(guān))和FETm10(第二開(kāi)關(guān))不是必需的。然而，優(yōu)選的是，提供FETm9和FETm10，以便抑制從雙穩(wěn)電路30流向控制線(xiàn)CTRL的電流。圖46A到圖46D是例示了對(duì)根據(jù)第十四實(shí)施方式的鎖存電路執(zhí)行的與第十三實(shí)施方式的圖44A到圖44D相同的模擬的結(jié)果的圖。通過(guò)向節(jié)點(diǎn)Q的電平增加1.5V、向控制線(xiàn)CTRL的電平增加3V、向電源電壓Vsupply增加4.5V、向反相時(shí)鐘信號(hào)CLKB的電平增加6V和向時(shí)鐘信號(hào)CLK的電平增加7.5V例示了各圖。在圖46A中，將節(jié)點(diǎn)Q處于高電平而節(jié)點(diǎn)QB處于低電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖46B中，使節(jié)點(diǎn)Q恢復(fù)到高電平，并且使節(jié)點(diǎn)QB恢復(fù)到低電平。同樣，將節(jié)點(diǎn)Q處于低電平而節(jié)點(diǎn)QB處于高電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖46D中，使節(jié)點(diǎn)Q恢復(fù)到低電平，并且使節(jié)點(diǎn)QB恢復(fù)到高電平。如上所述，在根據(jù)第十四實(shí)施方式的鎖存電路中，證實(shí)了在恢復(fù)電源之后能夠?qū)㈣F磁隧道結(jié)器件MTJ1和MTJ2中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。圖47A例示了在模擬開(kāi)始時(shí)鐵磁隧道結(jié)器件MTJ1為高阻抗Rap而鐵磁隧道結(jié)器件MTJ2為低阻抗Rp的情況下雙穩(wěn)電路30的模擬特性曲線(xiàn)。圖47B例示了在模擬開(kāi)始時(shí)鐵磁隧道結(jié)器件MTJ1為高阻抗Rp并且鐵磁隧道結(jié)器件MTJ2為高阻抗Rap的情況下雙穩(wěn)電路30的模擬特性曲線(xiàn)。實(shí)線(xiàn)為與反相器INV1相應(yīng)的曲線(xiàn)，虛線(xiàn)為與反相器INV2相應(yīng)的曲線(xiàn)，并且利用斷開(kāi)了輸入/輸出的單個(gè)反相器執(zhí)行模擬。箭頭表示掃過(guò)方向。例示了電源電壓Vsupply為1.0V、0.5V和0.3V時(shí)的曲線(xiàn)。虛線(xiàn)箭頭表示在通過(guò)連接反相器INV1和INV2彼此的輸入/輸入端(當(dāng)在圖46B和圖46D中執(zhí)行恢復(fù)時(shí))構(gòu)成雙穩(wěn)電路30之后使電源電壓從0V提升到1.0V時(shí)動(dòng)態(tài)工作點(diǎn)的軌跡。參照?qǐng)D47A和圖47B，當(dāng)電源電壓Vsupply為0.3V或0.5V時(shí)，特性曲線(xiàn)是不對(duì)稱(chēng)的。因此，在圖47A中，隨著電源電壓Vsupply變高，在節(jié)點(diǎn)Q中動(dòng)態(tài)工作點(diǎn)收斂于低電平，而節(jié)點(diǎn)QB中動(dòng)態(tài)工作點(diǎn)收斂于高電平。在圖47A中，在節(jié)點(diǎn)Q中動(dòng)態(tài)工作點(diǎn)收斂于高電平，而在節(jié)點(diǎn)QB中動(dòng)態(tài)工作點(diǎn)收斂于低電平。當(dāng)電源電壓Vsupply固定為1.0V時(shí)，如果圖47A中反相器INV2的輸入電壓和圖47B中反相器INV1的輸入電壓分別從0V掃到1V和從1V掃到0V，由于鐵磁隧道結(jié)器件MTJ1或MTJ2中流過(guò)的電流IMTJ1或IMTJ2超過(guò)閾值電流ITR，因此特性曲線(xiàn)變成對(duì)稱(chēng)。如所述，優(yōu)選地將電源電壓Vsupply和鐵磁隧道結(jié)器件MTJ1和MTJ2的阻抗值Rp和Rap設(shè)定成使得電流IMTJ1或IMTJ2在恢復(fù)操作期間不超過(guò)閾值電流ITR。[第十五實(shí)施方式]如第十三和第十四實(shí)施方式中所述，能夠?qū)㈣F磁隧道結(jié)器件中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中，是因?yàn)閳D39中反相器INV1和INV2的邏輯閾值根據(jù)存儲(chǔ)的數(shù)據(jù)對(duì)換角色(見(jiàn)圖40A和圖40B)。因此，如果根據(jù)存儲(chǔ)的數(shù)據(jù)使得構(gòu)成雙穩(wěn)電路30的反相器10的邏輯閾值和通過(guò)將鐵磁隧道結(jié)器件MTJ1添加到反相器20中構(gòu)成的反相器INV2的邏輯閾值不同，則即使提供單個(gè)鐵磁隧道結(jié)器件也能夠恢復(fù)數(shù)據(jù)。此后，來(lái)對(duì)提供了單個(gè)鐵磁隧道結(jié)器件的構(gòu)成進(jìn)行說(shuō)明。圖48A和圖48B是根據(jù)第十五實(shí)施方式的鎖存電路的電路圖。在第十五實(shí)施方式中，與第十三和第十四實(shí)施方式相比較，反相器20的FETm4′的溝道寬度比反相器10的FETm3的溝道寬度窄。此外，沒(méi)有提供鐵磁隧道結(jié)器件MTJ2和FETm10。因此，在鐵磁隧道結(jié)器件MTJ1的阻抗為高阻抗Rap的情況與鐵磁隧道結(jié)器件MTJ1的阻抗為低阻抗Rp的情況之間，反相器10的輸入/輸出特性和反相器INV2的輸入/輸出特性中邏輯閾值對(duì)換角色。以與第十三和第十四實(shí)施方式相同的方式，可以將鐵磁隧道結(jié)器件MTJ1中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。如圖48A所示可以提供FETm9，或者如圖48B所示不一定要提供FETm9。[第十六實(shí)施方式]圖49A和圖49B是根據(jù)第十六實(shí)施方式的鎖存電路的電路圖。在第十六實(shí)施方式中，與第十三和第十四實(shí)施方式相比較，用電阻R1替換鐵磁隧道結(jié)器件MTJ2。電阻R1設(shè)定為在鐵磁隧道結(jié)器件MTJ1的高阻抗Rap和低阻抗Rp之間。因此，在鐵磁隧道結(jié)器件MTJ1的阻抗為高阻抗Rap的情況與鐵磁隧道結(jié)器件MTJ1的阻抗為低阻抗Rp的情況之間，通過(guò)將電阻R1添加到反相器10構(gòu)成的反相器INV1的輸入/輸出特性中的邏輯閾值和反相器INV2的輸入/輸出特性中的邏輯閾值對(duì)換角色。因此，以與第十三和第十四實(shí)施方式相同的方式，可以將鐵磁隧道結(jié)器件MTJ1中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。如圖49A所示可以提供FETm9和FETm10，或者如圖49B所示不一定要提供FETm9和FETm10。[第十七實(shí)施方式]圖50A和圖50B是根據(jù)第十七實(shí)施方式的鎖存電路的電路圖。在第十七實(shí)施方式中，與第十六實(shí)施方式相比較，電阻R1與地相接。由于雙穩(wěn)電路30中的數(shù)據(jù)被存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1中，因此在控制線(xiàn)CTRL處于高電平時(shí)電流不是必須在電阻R1中流過(guò)。因此，電阻R1可以與地連接。以與第十六實(shí)施方式相同的方式，將電阻R1設(shè)定為在鐵磁隧道結(jié)器件MTJ1的高阻抗Rap和低阻抗Rp之間。此外，如圖50A所示可以提供FETm9和FETm10，或者如圖50B所示不一定要提供FETm9和FETm10。[第十八實(shí)施方式]圖51是根據(jù)第十八實(shí)施方式的鎖存電路的電路圖。在第十八實(shí)施方式中，包括由FETm11到m14構(gòu)成的兩級(jí)反相器的放大電路的輸出端連接到第十三實(shí)施方式的圖3中的控制線(xiàn)CTRL。外部控制線(xiàn)EXT-CTRL連接到放大電路70的輸入端。如果用控制線(xiàn)CTRL同時(shí)控制多個(gè)鎖存電路，則操作會(huì)變慢。根據(jù)第十八實(shí)施方式，因?yàn)榉糯箅娐?0放大了外部控制線(xiàn)EXT-CTRL的信號(hào)，因此能夠高速執(zhí)行鎖存電路中的存儲(chǔ)與恢復(fù)。[第十九實(shí)施方式]圖52是根據(jù)第十九實(shí)施方式的鎖存電路的電路圖。在第十九實(shí)施方式中，n型MOSFETm15連接在控制線(xiàn)CTRL與地之間，并且FETm15的柵極連接到第二控制線(xiàn)RCL。圖53是根據(jù)第十九實(shí)施方式的鎖存電路的時(shí)序圖。當(dāng)存儲(chǔ)時(shí)，第二控制線(xiàn)RCL的電平處于低電平。FETm15變成非導(dǎo)通。由于節(jié)點(diǎn)Q和QB其中一方具有高電平電勢(shì)，而另一方具有低電平電勢(shì)，因此電流在鐵磁隧道結(jié)器件MTJ1和鐵磁隧道結(jié)器件MTJ2之間流動(dòng)，并且雙穩(wěn)電路30中的數(shù)據(jù)被存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1和MTJ2中?？刂凭€(xiàn)CTRL的電平變成在高電平與低電平之間。當(dāng)恢復(fù)時(shí)，使得第二控制線(xiàn)RCL導(dǎo)通。控制線(xiàn)CTRL變?yōu)榈碗娖?，并且能夠以與第十三實(shí)施方式相同的方式執(zhí)行恢復(fù)。因此，與控制線(xiàn)CTRL的驅(qū)動(dòng)能力無(wú)關(guān)，可以高速執(zhí)行存儲(chǔ)和恢復(fù)。圖54A到圖54D是例示了對(duì)根據(jù)第十九實(shí)施方式的鎖存電路執(zhí)行的與圖44A到圖44D相同的模擬的結(jié)果的圖。對(duì)于該模擬使用的參數(shù)，鐵磁隧道結(jié)器件的高阻抗值Rap和低阻抗值Rp分別為6.67kΩ和3.33kΩ，而其他參數(shù)與第十三實(shí)施方式相同。通過(guò)向節(jié)點(diǎn)Q的電平增加1.5V、向控制線(xiàn)RCL的電平增加3.0V、向開(kāi)關(guān)線(xiàn)ST的電平增加4.5V、向電源電壓Vsupply增加6.0V、向反相時(shí)鐘信號(hào)CLKB的電平增加7.5V和向時(shí)鐘信號(hào)CLK的電平增加9.0V例示了各圖。在圖54A中，將節(jié)點(diǎn)Q處于高電平而節(jié)點(diǎn)QB處于低電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖54B中，使節(jié)點(diǎn)Q恢復(fù)到高電平，并且使節(jié)點(diǎn)QB恢復(fù)到低電平。同樣，在圖54C中，將節(jié)點(diǎn)Q處于低電平而節(jié)點(diǎn)QB處于高電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖54D中，使節(jié)點(diǎn)Q恢復(fù)到低電平，并且使節(jié)點(diǎn)QB恢復(fù)到高電平。如上所述，在根據(jù)第二十實(shí)施方式的鎖存電路中，在恢復(fù)電源之后能夠?qū)㈣F磁隧道結(jié)器件MTJ1和MTJ2中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。[第二十實(shí)施方式]圖55是根據(jù)第二十實(shí)施方式的鎖存電路的電路圖。在第二十實(shí)施方式中，與第十九實(shí)施方式相比較，沒(méi)有提供FETm0和m10。其他組件與第十九實(shí)施方式相同。圖56A到圖56D是例示了對(duì)根據(jù)第二十實(shí)施方式的鎖存電路執(zhí)行的與第十九實(shí)施方式的圖54A到圖54D相同的模擬的結(jié)果的圖。對(duì)于該模擬使用的參數(shù)，鐵磁隧道結(jié)器件的高阻抗值Rap和低阻抗值Rp分別設(shè)定為10.67kΩ和5.33kΩ，而其他參數(shù)與第十三實(shí)施方式相同。在圖56A中，將節(jié)點(diǎn)Q處于高電平而節(jié)點(diǎn)QB處于低電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖56B中，使節(jié)點(diǎn)Q恢復(fù)到高電平，并且使節(jié)點(diǎn)QB恢復(fù)到低電平。同樣，在圖56C中，將節(jié)點(diǎn)Q處于低電平而節(jié)點(diǎn)QB處于高電平的狀態(tài)存儲(chǔ)在鐵磁隧道結(jié)器件中。在圖56D中，使節(jié)點(diǎn)Q恢復(fù)到低電平，并且使節(jié)點(diǎn)QB恢復(fù)到高電平。如上所述，在根據(jù)第二十實(shí)施方式的沒(méi)有提供FETm9和m10的鎖存電路中，證實(shí)了在恢復(fù)電源之后能夠?qū)㈣F磁隧道結(jié)器件MTJ1和MTJ2中存儲(chǔ)的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路30中。[第二十一實(shí)施方式]圖56是根據(jù)第二十一實(shí)施方式的鎖存電路的電路圖。在第二十一實(shí)施方式中，與第十三實(shí)施方式的圖3相比，三態(tài)反相器21包括p型MOSFETm3和m7以及n型MOSFETm4和m8。p型MOSFETm7連接在p型MOSFETm3的漏極與節(jié)點(diǎn)Q之間。n型MOSFETm8連接在n型MOSFETm4的漏極與節(jié)點(diǎn)Q之間。FETm7和m8的柵極分別連接到時(shí)鐘信號(hào)CLK和反相時(shí)鐘信號(hào)CLKB。第二十一實(shí)施方式具有與第十三實(shí)施方式相同的功能。[第二十二實(shí)施方式]圖58是根據(jù)第二十二實(shí)施方式的鎖存電路的電路圖。在第二十二實(shí)施方式中，與第十三實(shí)施方式的圖3相比，用自旋FET1替換鐵磁隧道結(jié)器件MTJ1和FETm9，并用自旋FET2替換鐵磁隧道結(jié)器件MTJ2和FETm10。因此，自旋FET可以用于鐵磁隧道結(jié)器件。自旋FET是可以利用磁化方向非易失性地改變電導(dǎo)率并且具有通過(guò)諸如柵極的控制端子實(shí)現(xiàn)的開(kāi)關(guān)功能的晶體管。例如，可以使用國(guó)際公開(kāi)第2004-079827號(hào)或者電子信息通信工程學(xué)會(huì)期刊(JournaloftheInstituteofElectronics，InformationandCommunicationEngineers)Vol.88.No.7.2005PP.541-550公開(kāi)的自旋FET。[第二十三實(shí)施方式]第二十三實(shí)施方式是連接了多個(gè)D鎖存電路的主從型觸發(fā)電路的一個(gè)示例。圖59是根據(jù)第二十三實(shí)施方式的鎖存電路的電路圖。D鎖存電路100b連接到第十三實(shí)施方式的D鎖存電路100a。D鎖存電路100b的節(jié)點(diǎn)QB′輸入到D鎖存電路100a的通門(mén)80a。輸入到該通門(mén)的時(shí)鐘信號(hào)CLK和反相時(shí)鐘信號(hào)CLKB在D鎖存電路100a和100b中是相反的。如所述，通過(guò)向D鎖存電路100a(其為主從型觸發(fā)的后一部分)提供鐵磁隧道結(jié)器件MTJ1和MTJ2，可以非易失性地存儲(chǔ)數(shù)據(jù)。此外，能夠恢復(fù)數(shù)據(jù)。當(dāng)對(duì)鐵磁隧道結(jié)器件MTJ1和MTJ2進(jìn)行數(shù)據(jù)存儲(chǔ)和恢復(fù)時(shí)，與第十三實(shí)施方式相同的方式，D鎖存電路100a的通門(mén)80a是非導(dǎo)通的。因此，D鎖存電路100b的操作不影響D鎖存電路100a中的數(shù)據(jù)存儲(chǔ)和恢復(fù)。[第二十四實(shí)施方式]第二十四實(shí)施方式是包括具有邏輯電路的雙穩(wěn)電路的實(shí)施方式。參照?qǐng)D60，雙穩(wěn)電路30包括第一邏輯電路100和第二邏輯電路110。第一邏輯電路100包含一個(gè)或更多個(gè)輸入端A1到An和一個(gè)或更多個(gè)輸出端C1到Cj。第二邏輯電路110包含一個(gè)或更多個(gè)輸入端B1到Bm和一個(gè)或更多個(gè)輸出端D1到Dk。第一邏輯電路100的輸出端C1和第二邏輯電路110的輸入端B1連接到第一節(jié)點(diǎn)Q。第二邏輯電路110的輸出端D1和第一邏輯電路100的輸入端A1連接到第二節(jié)點(diǎn)QB。第一鐵磁隧道結(jié)MTJ1通過(guò)FETm9連接到第一節(jié)點(diǎn)Q，而第二鐵磁隧道結(jié)器件MTJ2通過(guò)FETm10連接到第一節(jié)點(diǎn)QB。當(dāng)將雙穩(wěn)電路30的數(shù)據(jù)存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1或MTJ2中時(shí)，從第一邏輯電路100和第二邏輯電路110分別向第一節(jié)點(diǎn)Q和第二節(jié)點(diǎn)QB輸出要被存儲(chǔ)的互補(bǔ)數(shù)據(jù)。當(dāng)將數(shù)據(jù)從鐵磁隧道結(jié)器件MTJ1或MTJ2恢復(fù)到雙穩(wěn)電路30中時(shí)，向第一邏輯電路100的輸入端A2到An(即，除連接到第二節(jié)點(diǎn)QB的輸入端A1之外的輸入端)輸入使得第一邏輯電路100向第一節(jié)點(diǎn)Q輸出第二節(jié)點(diǎn)QB的邏輯反(logicinversion)的信號(hào)。向第二邏輯電路110的輸入端B2到Bm(即，除連接到第一節(jié)點(diǎn)Q的輸入端B1之外的輸入端)輸入使得第二邏輯電路110向第二節(jié)點(diǎn)QB輸出第一節(jié)點(diǎn)Q1的邏輯反的信號(hào)。利用上述構(gòu)成，可以實(shí)現(xiàn)與第十三實(shí)施方式相同的優(yōu)點(diǎn)。例如，在第二十一實(shí)施方式中，第一邏輯電路100相當(dāng)于圖61A的電路，而第二邏輯電路110相當(dāng)于圖61B的電路。當(dāng)存儲(chǔ)和恢復(fù)數(shù)據(jù)時(shí)，向第一邏輯電路100中的輸入端A2到A4施加信號(hào)，使得圖61A中輸入端A2的邏輯逆輸出到輸出端C1。如圖61A所示，輸入端B1的邏輯逆輸出到第二邏輯電路110中的輸出端D1。如上所述，根據(jù)第二十一實(shí)施方式的鎖存電路包括在根據(jù)第二十四實(shí)施方式的鎖存電路中。根據(jù)第二十四實(shí)施方式，雙穩(wěn)電路可以由邏輯電路構(gòu)成。因此，可以通過(guò)將鐵磁隧道結(jié)器件用于鎖存電路和具有除D鎖存電路之外的設(shè)定與復(fù)位功能的觸發(fā)電路來(lái)構(gòu)造非易失性鎖存電路和非易失性觸發(fā)電路。盡管利用CMOS作為第一邏輯電路100和第二邏輯電路110進(jìn)行了說(shuō)明，但也可以使用電阻負(fù)荷和D型負(fù)荷。第十三到二十三實(shí)施方式的雙穩(wěn)電路30可以是利用了如第二十四實(shí)施方式中所述的第一邏輯電路100和第二邏輯電路110的雙穩(wěn)電路。[第二十五實(shí)施方式]圖62是根據(jù)第二十五實(shí)施方式的鎖存電路的電路圖。在第二十五實(shí)施方式中，與第十三實(shí)施方式相比較，反相器10和20連接在電源線(xiàn)VDD和VSS之間。此外，鐵磁隧道結(jié)器件MTJ1和MTJ2的極性與第十三實(shí)施方式的相反。因此，隨著電流從節(jié)點(diǎn)Q或QB流到控制線(xiàn)CTRL，鐵磁隧道結(jié)器件MTJ1或MTJ2變成低阻抗Rp，而隨著電流從控制線(xiàn)CTRL流到節(jié)點(diǎn)Q或QB，鐵磁隧道結(jié)器件MTJ1或MTJ2變成高阻抗Rap。此外，F(xiàn)ETm9和m10是p型MOSFET。其他組件與第十三實(shí)施方式的圖3相同。圖63是第二十五實(shí)施方式的時(shí)序圖。在第二十五實(shí)施方式中，通過(guò)設(shè)定VSS為高電平(VDD電平)來(lái)執(zhí)行關(guān)斷電源。在寫(xiě)入模式和睡眠模式中，控制線(xiàn)CTRL的電平和開(kāi)關(guān)線(xiàn)ST的電平都處于高電平。開(kāi)關(guān)線(xiàn)ST和控制線(xiàn)CTRL在存儲(chǔ)的時(shí)段T1期間變?yōu)榈碗娖?，而在時(shí)段T2期間開(kāi)關(guān)線(xiàn)ST變成低電平并且控制線(xiàn)CTRL變成高電平。因此，雙穩(wěn)電路30的數(shù)據(jù)被存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1和MTJ2中。在恢復(fù)時(shí)段T3期間，通過(guò)將開(kāi)關(guān)線(xiàn)ST設(shè)定為低電平，鐵磁隧道結(jié)器件MTJ1和MTJ2中的數(shù)據(jù)被恢復(fù)到雙穩(wěn)電路30中。在第二十五實(shí)施方式中，鐵磁隧道結(jié)器件MTJ1和MTJ2的極性與第十三實(shí)施方式的相反的原因如下。例如，當(dāng)將節(jié)點(diǎn)Q設(shè)定為高電平時(shí)，為了從控制線(xiàn)CTRL對(duì)節(jié)點(diǎn)Q進(jìn)行充電以抵消FETm2和m4的放電電流，優(yōu)選的是，鐵磁隧道結(jié)器件MTJ1為低阻抗Rp。這是因?yàn)槿绻F磁隧道結(jié)器件MTJ1的極性與第十四實(shí)施方式相同，則鐵磁隧道結(jié)器件MTJ1變成高阻抗Rap。此外，F(xiàn)ETm9和m10為pMOSFET的原因如下。在恢復(fù)的初期階段，F(xiàn)ETm9和m10的源極和漏極都接近高電平。此時(shí)，如果FETm9和m10為p型FET，則通過(guò)設(shè)定開(kāi)關(guān)線(xiàn)ST為低電平，使得FETm9和m10可靠地導(dǎo)通。而且在第十四到第二十四實(shí)施方式中，可以將反相器10和20連接在電源線(xiàn)VDD和VSS之間，并且鐵磁隧道結(jié)器件MTJ1或MTJ2的極性與第二十五實(shí)施方式的相同。根據(jù)第十三到第二十實(shí)施方式、第二十二、二十三實(shí)施方式和二十五實(shí)施方式，鎖存電路包含用于從輸入線(xiàn)DIN向雙穩(wěn)電路30寫(xiě)入數(shù)據(jù)的通門(mén)80(第一輸入開(kāi)關(guān))和以與通門(mén)80互補(bǔ)形式工作并保持雙穩(wěn)電路30的數(shù)據(jù)的通門(mén)90(第二輸入開(kāi)關(guān))。此外，鎖存電路包括根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)雙穩(wěn)電路30中存儲(chǔ)的數(shù)據(jù)的鐵磁隧道結(jié)器件MTJ1或MTJ2，并且非易失性地存儲(chǔ)在鐵磁隧道結(jié)器件MTJ1或MTJ2中的數(shù)據(jù)可以恢復(fù)到雙穩(wěn)電路30中。因此，可以高速執(zhí)行對(duì)雙穩(wěn)電路30的數(shù)據(jù)寫(xiě)入和輸出。即使關(guān)斷電源，非易失性地存諸在鐵磁隧道結(jié)器件MTJ1或MTJ2中的數(shù)據(jù)也可以恢復(fù)到雙穩(wěn)電路30中。因此，即使在關(guān)斷電源之后恢復(fù)電源也可以輸出關(guān)斷電源之前的數(shù)據(jù)。鐵磁隧道結(jié)器件MTJ1或MTJ2連接在節(jié)點(diǎn)Q或QB和控制線(xiàn)CTRL之間。鐵磁隧道結(jié)器件MTJ1或MTJ2隨著電流在節(jié)點(diǎn)Q或QB和控制線(xiàn)CTRL之間流動(dòng)而變成高阻抗，并且隨著電流向反方向流動(dòng)而變成低阻抗。因此，根據(jù)節(jié)點(diǎn)Q或QB的電平來(lái)施加控制線(xiàn)CTRL和節(jié)點(diǎn)Q或QB之間的電流，雙穩(wěn)電路30中的數(shù)據(jù)能夠存儲(chǔ)到鐵磁隧道結(jié)器件中。此外，如圖42和圖63中所示，當(dāng)將數(shù)據(jù)存儲(chǔ)到雙穩(wěn)電路30時(shí)，控制線(xiàn)CTRL施加高電平電壓到鐵磁隧道結(jié)器件MTJ1或MTJ2上，并且還施加低電平電壓。因此，存諸在雙穩(wěn)電路30中的數(shù)據(jù)可以存儲(chǔ)到鐵磁隧道結(jié)器件MTJ1或MTJ2中。當(dāng)將數(shù)據(jù)從鐵磁隧道結(jié)器件MTJ1或MTJ2恢復(fù)到雙穩(wěn)電路30中時(shí)，控制線(xiàn)CTRL根據(jù)關(guān)斷電源及其相應(yīng)電路的方法向鐵磁隧道結(jié)器件MTJ1或MTJ2施加低電平或高電平。也就是說(shuō)，在第十三到第二十四實(shí)施方式中，控制線(xiàn)CTRL向鐵磁隧道結(jié)器件MTJ1或MTJ2施加低電平電壓，而在第二十五實(shí)施方式中，施加高電平電壓。因此，存諸在鐵磁隧道結(jié)器件MTJ1或MTJ2中的數(shù)據(jù)可以恢復(fù)到雙穩(wěn)電路30中。如第十三實(shí)施方式、第十四實(shí)施方式的圖48A、第十六實(shí)施方式的圖49A、第十七實(shí)施方式的圖50A、第十八、十九和二十一和二十三到二十五實(shí)施方式中所述，鎖存電路可以包括連接在節(jié)點(diǎn)Q或QB和鐵磁隧道結(jié)器件MTJ1或MTJ2之間的開(kāi)關(guān)(對(duì)應(yīng)于FETm9或m10)。該開(kāi)關(guān)在存儲(chǔ)和恢復(fù)時(shí)變成導(dǎo)通，而在存儲(chǔ)和恢復(fù)時(shí)之外變成非導(dǎo)通。因此，可以減小鎖存電路的功耗。如第十三、十四、十八到二十一和二十三到二十五實(shí)施方式中所述，節(jié)點(diǎn)Q可以是第一節(jié)點(diǎn)Q，節(jié)點(diǎn)QB可以是第二節(jié)點(diǎn)QB，連接在第一節(jié)點(diǎn)Q和控制線(xiàn)CTRL之間的鐵磁隧道結(jié)器件MTJ1可以是第一鐵磁隧道結(jié)器件，而連接在第二節(jié)點(diǎn)QB和控制線(xiàn)CTRL之間的鐵磁隧道結(jié)器件MTJ2可以是第二鐵磁隧道結(jié)器件。通過(guò)如上所述地利用兩個(gè)鐵磁隧道結(jié)器件，與將鐵磁隧道結(jié)器件連接到節(jié)點(diǎn)Q和QB其中之一的情況相比，可以使得由反相器10和第二鐵磁隧道結(jié)器件MTJ2構(gòu)成的反相器INV1的邏輯閾值與由反相器20和第一鐵磁隧道結(jié)器件MTJ1構(gòu)成的反相器INV2的邏輯閾值之間的差異變大。因此，從操作速度和噪聲余量來(lái)看存在優(yōu)點(diǎn)，并且操作可以更加穩(wěn)定。如第十三、十八、十九、二十五和二十三到二十五實(shí)施方式中所述，鎖存電路包括作為開(kāi)關(guān)的連接在第一節(jié)點(diǎn)Q和第一鐵磁隧道結(jié)器件MTJ1之間并且在存儲(chǔ)和恢復(fù)數(shù)據(jù)時(shí)變成導(dǎo)通的第一開(kāi)關(guān)(對(duì)應(yīng)于FETm9)和連接在第二節(jié)點(diǎn)QB和第二鐵磁隧道結(jié)器件MTJ2之間的第二開(kāi)關(guān)(對(duì)應(yīng)于FETm10)。第一開(kāi)關(guān)和第二開(kāi)關(guān)在存儲(chǔ)和恢復(fù)數(shù)據(jù)時(shí)變成導(dǎo)通，而在存儲(chǔ)和恢復(fù)數(shù)據(jù)時(shí)之外變成非導(dǎo)通。如上所述，通過(guò)將第一開(kāi)關(guān)和第二開(kāi)關(guān)都連接在第一鐵磁隧道結(jié)器件MTJ1與第二鐵磁隧道結(jié)器件MTJ2和節(jié)點(diǎn)Q與QB之間，可以減小功耗。如第十九和第二十實(shí)施方式中所述，鎖存電路包括連接在控制線(xiàn)CTRL和作為低電平電源線(xiàn)的地之間的第三開(kāi)關(guān)(對(duì)應(yīng)于FETm15)。如圖53所示，第三開(kāi)關(guān)發(fā)存儲(chǔ)數(shù)據(jù)時(shí)變成非導(dǎo)通，而在恢復(fù)數(shù)據(jù)時(shí)變成導(dǎo)通。因此，由于在存儲(chǔ)時(shí)電流在兩個(gè)鐵磁隧道結(jié)器件MTJ1和MTJ2之間流動(dòng)，因此即使不提供第十八實(shí)施方式中所述的放大電路70也能夠高速執(zhí)行該存儲(chǔ)操作。當(dāng)反相器10和20連接在電源線(xiàn)VDD和VSS之間并且鐵磁隧道結(jié)器件MTJ1或MTJ2的極性與第二十五實(shí)施方式相同時(shí)，優(yōu)選的是，第三開(kāi)關(guān)連接的電源線(xiàn)處于高電平，并且當(dāng)MOSFET用于第三開(kāi)關(guān)時(shí)，優(yōu)選使用p型MOSFET。如第二十三實(shí)施方式中所述，可以利用根據(jù)第十三到二十二、第二十四和二十五實(shí)施方式的鎖存電路來(lái)構(gòu)成觸發(fā)電路。盡管對(duì)利用CMOS的反相器作為反相器10和20和利用CMOS的三態(tài)反相器作為三態(tài)反相器21的示例作出了說(shuō)明，但是也可以使用利用電阻負(fù)荷和D型負(fù)荷的反相器。盡管利用通門(mén)作為第一輸入開(kāi)關(guān)和第二輸入開(kāi)關(guān)作出了說(shuō)明，但也可以使用能夠切換導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)的任何器件。此外，盡管利用FET作為第一開(kāi)關(guān)和第二開(kāi)關(guān)作出了說(shuō)明，但也可以使用能夠切換導(dǎo)通狀態(tài)和非導(dǎo)通狀態(tài)的任何器件。盡管對(duì)本發(fā)明的優(yōu)先實(shí)施方式作出了詳細(xì)說(shuō)明，但是本發(fā)明不限于具體描述的實(shí)施方式和變型，而是在不脫離本發(fā)明的范圍的情況下可以作出其他實(shí)施方式和變型。權(quán)利要求1.一種存儲(chǔ)電路，其特征在于，該存儲(chǔ)電路包括雙穩(wěn)電路，其存儲(chǔ)數(shù)據(jù)；以及鐵磁隧道結(jié)器件，其根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)所述雙穩(wěn)電路中存儲(chǔ)的數(shù)據(jù)，非易失性地存諸在所述鐵磁隧道結(jié)器件中的所述數(shù)據(jù)能夠恢復(fù)到所述雙穩(wěn)電路中。2.根據(jù)權(quán)利要求1所述的存儲(chǔ)電路，其特征在于，所述鐵磁隧道結(jié)器件通過(guò)電流感應(yīng)磁化反轉(zhuǎn)法來(lái)改變所述鐵磁電極自由層的所述磁化方向。3.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)電路，其特征在于，在所述雙穩(wěn)電路中以環(huán)狀連接第一反相電路和第二反相電路，并且所述鐵磁隧道結(jié)器件連接到所述第一反相電路和所述第二反相電路連接的節(jié)點(diǎn)上。4.根據(jù)權(quán)利要求3所述的存儲(chǔ)電路，其特征在于，所述鐵磁隧道結(jié)器件連接在控制線(xiàn)和所述節(jié)點(diǎn)之間，并且隨著電流在所述節(jié)點(diǎn)和所述控制線(xiàn)之間流動(dòng)而變成高阻抗，而隨著電流向前述電流的反方向流動(dòng)而變成低阻抗。5.根據(jù)權(quán)利要求4所述的存儲(chǔ)電路，其特征在于，當(dāng)將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件時(shí)，所述控制線(xiàn)施加高電平電壓到所述鐵磁隧道結(jié)器件上，并且進(jìn)一步施加低電平電壓到所述鐵磁隧道結(jié)器件上。6.根據(jù)權(quán)利要求4或5所述的存儲(chǔ)電路，其特征在于，當(dāng)將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路上時(shí)，所述控制線(xiàn)施加低電平電壓或高電平電壓到所述鐵磁隧道結(jié)器件上。7.根據(jù)權(quán)利要求3到6中任何一項(xiàng)所述的存儲(chǔ)電路，其特征在于，該存儲(chǔ)電路包括連接在所述節(jié)點(diǎn)和所述鐵磁隧道結(jié)器件之間的開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該開(kāi)關(guān)變成導(dǎo)通。8.根據(jù)權(quán)利要求7所述的存儲(chǔ)電路，其特征在于，所述開(kāi)關(guān)包括MOSFET。9.根據(jù)權(quán)利要求3到8中任何一項(xiàng)所述的存儲(chǔ)電路，其特征在于，所述節(jié)點(diǎn)包括彼此作為互補(bǔ)節(jié)點(diǎn)的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，并且所述鐵磁隧道結(jié)器件包括連接在所述第一節(jié)點(diǎn)和所述控制線(xiàn)之間的第一鐵磁隧道結(jié)器件和連接在所述第二節(jié)點(diǎn)和所述控制線(xiàn)之間的第二鐵磁隧道結(jié)器件。10.根據(jù)權(quán)利要求9所述的存儲(chǔ)電路，其特征在于，該存儲(chǔ)電路包括設(shè)置在所述第一節(jié)點(diǎn)和所述第一鐵磁隧道結(jié)器件之間的第一開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述第一鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)從所述第一鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第一開(kāi)關(guān)變成導(dǎo)通；以及設(shè)置在所述第二節(jié)點(diǎn)和所述第二鐵磁隧道結(jié)器件之間的第二開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述第二鐵磁隧道結(jié)器件存儲(chǔ)到所述雙穩(wěn)電路中時(shí)或者在將所述數(shù)據(jù)從所述第二鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第二開(kāi)關(guān)變成導(dǎo)通。11.根據(jù)權(quán)利要求10所述的存儲(chǔ)電路，其特征在于，所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)分別包括MOSFET。12.根據(jù)權(quán)利要求9或10所述的存儲(chǔ)電路，其特征在于，該存儲(chǔ)電路包括連接在所述控制線(xiàn)和處于低電平或處于高電平的電源線(xiàn)之間的第三開(kāi)關(guān)，在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件中時(shí)，該第三開(kāi)關(guān)變成非導(dǎo)通，而在將所述數(shù)據(jù)從所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第三開(kāi)關(guān)變成導(dǎo)通。13.根據(jù)權(quán)利要求3到12中任何一項(xiàng)所述的存儲(chǔ)電路，其特征在于，該存儲(chǔ)電路包括用于向所述節(jié)點(diǎn)輸入和輸出數(shù)據(jù)的輸入/輸出開(kāi)關(guān)。14.根據(jù)權(quán)利要求13所述的存儲(chǔ)電路，其特征在于，所述輸入/輸出開(kāi)關(guān)根據(jù)字線(xiàn)的電平向所述節(jié)點(diǎn)輸入和輸出數(shù)據(jù)。15.根據(jù)權(quán)利要求9到12中任何一項(xiàng)所述的存儲(chǔ)電路，其特征在于，所述輸入/輸出開(kāi)關(guān)包括用于向所述第一節(jié)點(diǎn)輸入和輸出數(shù)據(jù)的第一輸入/輸出開(kāi)關(guān)和用于向所述第二節(jié)點(diǎn)輸入和輸出數(shù)據(jù)的第二輸入/輸出開(kāi)關(guān)。16.根據(jù)權(quán)利要求1到15中任何一項(xiàng)所述的存儲(chǔ)電路，其特征在于，所述鐵磁隧道結(jié)器件包括鐵磁電極自由層、鐵磁電極固定層和所述鐵磁電極自由層與所述鐵磁電極固定層之間設(shè)置的隧道絕緣膜。17.一種鎖存電路，其特征在于，該鎖存電路包括雙穩(wěn)電路，其用于存儲(chǔ)數(shù)據(jù)，并且該雙穩(wěn)電路包括具有一個(gè)或更多個(gè)輸入端和一個(gè)或更多個(gè)輸出端的第一邏輯電路以及具有一個(gè)或更多個(gè)輸入端和一個(gè)或更多個(gè)輸出端的第二邏輯電路；第一節(jié)點(diǎn)，所述第一邏輯電路的一個(gè)輸出端和所述第二邏輯電路的一個(gè)輸入端連接到該第一節(jié)點(diǎn)上；第二節(jié)點(diǎn)，所述第二邏輯電路的一個(gè)輸出端和所述第一邏輯電路的一個(gè)輸入端連接到該第二節(jié)點(diǎn)上；以及鐵磁隧道結(jié)器件，其連接到所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)中的至少一個(gè)上，并且根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)所述雙穩(wěn)電路中存儲(chǔ)的數(shù)據(jù)，在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件時(shí)，要存儲(chǔ)的互補(bǔ)數(shù)據(jù)從所述第一邏輯電路和所述第二邏輯電路分別輸出到所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，當(dāng)將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)，使得所述第一邏輯電路向所述第一節(jié)點(diǎn)輸出所述第二節(jié)點(diǎn)的邏輯反的信號(hào)被輸出到所述第一邏輯電路的除連接到所述第二節(jié)點(diǎn)的輸入端之外的輸入端，并且使得所述第二邏輯電路向所述第二節(jié)點(diǎn)輸出所述第一節(jié)點(diǎn)的邏輯反的信號(hào)被輸出到所述第二邏輯電路的除連接到所述第一節(jié)點(diǎn)的輸入端之外的輸出端。18.一種鎖存電路，其特征在于，該鎖存電路包括雙穩(wěn)電路，其存儲(chǔ)數(shù)據(jù)，并且該雙穩(wěn)電路中，第一反相電路和第二反相電路連接成環(huán)狀；第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，所述第一反相電路和所述第二反相電路連接到所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)上，并且所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)彼此互為互補(bǔ)節(jié)點(diǎn)；第一輸入開(kāi)關(guān)，其用于將所述數(shù)據(jù)從輸入線(xiàn)寫(xiě)入所述雙穩(wěn)電路；第二輸入開(kāi)關(guān)，其以與所述第一開(kāi)關(guān)互補(bǔ)的形式工作并保持所述雙穩(wěn)電路的數(shù)據(jù)；以及鐵磁隧道結(jié)器件，其根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)所述雙穩(wěn)電路中存儲(chǔ)的數(shù)據(jù)，非易失性地存諸在所述鐵磁隧道結(jié)器件中的數(shù)據(jù)能夠恢復(fù)到所述雙穩(wěn)電路中。19.根據(jù)權(quán)利要求17或18所述的鎖存電路，其特征在于，所述鐵磁隧道結(jié)器件通過(guò)電流感應(yīng)磁化反轉(zhuǎn)法來(lái)改變所述鐵磁電極自由層的所述磁化方向。20.根據(jù)權(quán)利要求17到19中任何一項(xiàng)所述的鎖存電路，其特征在于，所述鐵磁隧道結(jié)器件連接到所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)中的至少一個(gè)節(jié)點(diǎn)上。21.根據(jù)權(quán)利要求20所述的鎖存電路，其特征在于，所述鐵磁隧道結(jié)器件連接在所述至少一個(gè)節(jié)點(diǎn)和控制線(xiàn)之間，并且隨著電流在所述至少一個(gè)節(jié)點(diǎn)和所述控制線(xiàn)之間流動(dòng)而變成高阻抗，而隨著電流向前述電流的反方向流動(dòng)而變成低阻抗。22.根據(jù)權(quán)利要求21所述的鎖存電路，其特征在于，當(dāng)將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件時(shí)，所述控制線(xiàn)施加高電平電壓到所述鐵磁隧道結(jié)器件上，并且進(jìn)一步施加低電平電壓到所述鐵磁隧道結(jié)器件上。23.根據(jù)權(quán)利要求21或22所述的鎖存電路，其特征在于，當(dāng)將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路上時(shí)，所述控制線(xiàn)施加低電平電壓或高電平電壓到所述鐵磁隧道結(jié)器件上。24.根據(jù)權(quán)利要求20到23中任何一項(xiàng)所述的鎖存電路，其特征在于，該鎖存電路包括連接在所述至少一個(gè)節(jié)點(diǎn)和所述鐵磁隧道結(jié)器件之間的開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)從所述鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該開(kāi)關(guān)變成導(dǎo)通。25.根據(jù)權(quán)利要求24所述的存儲(chǔ)電路，其特征在于，所述開(kāi)關(guān)包括MOSFET。26.根據(jù)權(quán)利要求20到25中任何一項(xiàng)所述的鎖存電路，其特征在于，所述鐵磁隧道結(jié)器件包括連接在所述第一節(jié)點(diǎn)和所述控制線(xiàn)之間的第一鐵磁隧道結(jié)器件和連接在所述第二節(jié)點(diǎn)和所述控制線(xiàn)之間的第二鐵磁隧道結(jié)器件。27.根據(jù)權(quán)利要求26所述的鎖存電路，其特征在于，該鎖存電路包括設(shè)置在所述第一節(jié)點(diǎn)和所述第一鐵磁隧道結(jié)器件之間的第一開(kāi)關(guān)，并且在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述第一鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)從所述第一鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第一開(kāi)關(guān)變成導(dǎo)通；以及設(shè)置在所述第二節(jié)點(diǎn)和所述第二鐵磁隧道結(jié)器件之間的第二開(kāi)關(guān)，并且在將所述數(shù)據(jù)存儲(chǔ)到所述第二鐵磁隧道結(jié)器件中時(shí)或者在將所述數(shù)據(jù)恢復(fù)到所述雙穩(wěn)電路中時(shí)該第二開(kāi)關(guān)變成導(dǎo)通。28.根據(jù)權(quán)利要求26所述的存儲(chǔ)電路，其特征在于，所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)分別包括MOSFET。29.根據(jù)權(quán)利要求26到28中任何一項(xiàng)所述的鎖存電路，其特征在于，該鎖存電路包括連接在所述控制線(xiàn)和處于低電平或處于高電平的電源線(xiàn)之間的第三開(kāi)關(guān)，在將所述數(shù)據(jù)從所述雙穩(wěn)電路存儲(chǔ)到所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件中時(shí)該第三開(kāi)關(guān)變成非導(dǎo)通，而在將所述數(shù)據(jù)從所述第一鐵磁隧道結(jié)器件和所述第二鐵磁隧道結(jié)器件恢復(fù)到所述雙穩(wěn)電路中時(shí)該第三開(kāi)關(guān)變成導(dǎo)通。30.根據(jù)權(quán)利要求17到29中任何一項(xiàng)所述的鎖存電路，其特征在于，所述鐵磁隧道結(jié)器件包括鐵磁電極自由層、鐵磁電極固定層和所述鐵磁電極自由層與所述鐵磁電極固定層之間設(shè)置的隧道絕緣膜。31.一種觸發(fā)電路，該觸發(fā)電路包括根據(jù)權(quán)利要求17到30中任何一項(xiàng)所述的鎖存電路。全文摘要本發(fā)明提供了一種存儲(chǔ)電路，該存儲(chǔ)電路包括雙穩(wěn)電路，其用于存儲(chǔ)數(shù)據(jù)；以及鐵磁隧道結(jié)器件，其根據(jù)鐵磁電極自由層的磁化方向非易失性地存儲(chǔ)所述雙穩(wěn)電路中存儲(chǔ)的數(shù)據(jù)，非易失性地存諸在所述鐵磁隧道結(jié)器件中的所述數(shù)據(jù)能夠恢復(fù)到所述雙穩(wěn)電路中。根據(jù)本發(fā)明，可以高速執(zhí)行對(duì)雙穩(wěn)電路30的數(shù)據(jù)寫(xiě)入和數(shù)據(jù)讀出。此外，即使關(guān)斷電源，也可以將非易失性地存諸在鐵磁隧道結(jié)器件MTJ1和MTJ2中的數(shù)據(jù)恢復(fù)到雙穩(wěn)電路(30)中。文檔編號(hào)G11C11/41GK101821810SQ20088011130公開(kāi)日2010年9月1日申請(qǐng)日期2008年7月31日優(yōu)先權(quán)日2007年8月31日發(fā)明者山本修一郎,菅原聰申請(qǐng)人:國(guó)立大學(xué)法人東京工業(yè)大學(xué)