專利名稱：控制門線架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于非易失性存儲(chǔ)的技術(shù)。
背景技術(shù)：
對(duì)于在各種電子設(shè)備中的使用而言，半導(dǎo)體存儲(chǔ)器已經(jīng)變得更流行。例如，非易失 性半導(dǎo)體存儲(chǔ)器被用于蜂窩電話、數(shù)碼相機(jī)、個(gè)人數(shù)字助理、移動(dòng)計(jì)算設(shè)備、非移動(dòng)計(jì)算設(shè) 備和其它設(shè)備中。電可擦除只讀存儲(chǔ)器(EEPROM)和閃速存儲(chǔ)器是其中最流行的非易失性 半導(dǎo)體存儲(chǔ)器。EEPROM和閃速存儲(chǔ)器二者皆利用了位于半導(dǎo)體襯底中溝道區(qū)域之上并且與之隔 離的浮置門。浮置門位于源極區(qū)域與漏極區(qū)域之間?？刂崎T設(shè)在浮置門之上，并且與之隔 離。晶體管的閾值電壓受浮置門上保留的電荷量的控制。也就是說，在晶體管導(dǎo)通以允許 其源極與漏極之間的傳導(dǎo)之前必須施加到控制門的電壓的最小量受浮置門上的電荷級(jí)別 控制。因此，可以通過改變浮置門上的電荷級(jí)別從而改變閾值電壓來對(duì)存儲(chǔ)器單元(其可 以包括一個(gè)或多個(gè)晶體管)進(jìn)行編程和/或擦除。當(dāng)對(duì)EEPROM或閃速存儲(chǔ)器設(shè)備(例如NAND閃速存儲(chǔ)器設(shè)備)進(jìn)行編程時(shí)，通常 將編程電壓施加到控制門，并且比特線接地。來自溝道的電子得以被注入浮置門。當(dāng)電子 在浮置門中累積時(shí)，浮置門變?yōu)樨?fù)向充電，并且存儲(chǔ)器單元的閾值電壓升高，從而存儲(chǔ)器 單元處于被編程狀態(tài)。關(guān)于編程的更多信息可以見諸題為“Source Side Self Boosting Technique For Non-Volatile Memory，，的美國專利6，859，397，以及題為"Detecting Over Programmed Memory”的美國專利申請(qǐng)公布2005/0024939，二者通過其完整引用而并入本 文。在很多設(shè)備中，在編程操作期間施加到控制門的編程電壓被施加作為一系列脈沖，其 中，對(duì)于每一后續(xù)脈沖，脈沖幅度按預(yù)定步長(zhǎng)大小而增加。每一存儲(chǔ)器單元可以存儲(chǔ)數(shù)據(jù)(模擬或數(shù)字)。當(dāng)存儲(chǔ)一比特?cái)?shù)字?jǐn)?shù)據(jù)(稱為二 進(jìn)制存儲(chǔ)器單元)時(shí)，存儲(chǔ)器單元的可能閾值電壓劃分為兩個(gè)范圍，這兩個(gè)范圍被分配給 邏輯數(shù)據(jù)“ 1，，和“0”。在一個(gè)示例中，閾值電壓在存儲(chǔ)器單元被擦除之后是負(fù)值，并且定義 為邏輯“1”。在編程之后，閾值電壓是正值，并且定義為邏輯“0”。當(dāng)閾值電壓是負(fù)值并且 通過將0伏特施加到控制門來嘗試讀取時(shí)，存儲(chǔ)器單元將打開(turn on)，以指示邏輯1被 存儲(chǔ)。當(dāng)閾值電壓是正值并且通過將0伏特施加到控制門嘗試讀取操作時(shí)，存儲(chǔ)器單元不 會(huì)打開，這指示邏輯零被存儲(chǔ)。存儲(chǔ)器單元也可以存儲(chǔ)多個(gè)級(jí)別的信息(稱為多狀態(tài)存儲(chǔ)器單元)。在存儲(chǔ)多級(jí) 別數(shù)據(jù)的情況下，可能閾值電壓的范圍被劃分為數(shù)據(jù)級(jí)別的數(shù)量。例如，如果存儲(chǔ)四個(gè)級(jí) 別的信息，則會(huì)存在分配給數(shù)據(jù)值“11”、“10”、“01”和“00”的四個(gè)閾值電壓。在一個(gè)示例 中，閾值電壓在擦除操作之后是負(fù)值，并且定義為“11”。正值閾值電壓用于狀態(tài)“10”、“01” 和“00”。如果每一存儲(chǔ)器單元中存儲(chǔ)八個(gè)級(jí)別的信息(或狀態(tài))(例如對(duì)于三比特?cái)?shù)據(jù))， 則會(huì)存在分配給數(shù)據(jù)值“000”、“001”、“010”、“011”、“100”、“101”、“110”、和 “111” 的八 個(gè)閾值電壓。被編程到存儲(chǔ)器單元中的數(shù)據(jù)與存儲(chǔ)器單元的閾值電壓級(jí)別之間的具體關(guān)系取決于存儲(chǔ)器單元采用的數(shù)據(jù)編碼方案。美國專利No. 6，222，762和美國專利申請(qǐng)公布 No. 2004/0255090描述了用于多狀態(tài)閃速存儲(chǔ)器單元的各種數(shù)據(jù)編碼方案，二者皆通過完 整引用并入本文。在一個(gè)實(shí)施例中，使用格雷碼分配方式來將數(shù)據(jù)值分配給閾值電壓范圍， 從而如果浮置門的閾值電壓錯(cuò)誤地改變?yōu)槠溧徑奈锢頎顟B(tài)，則僅一個(gè)比特會(huì)受影響。在 某些實(shí)施例中，針對(duì)不同的字線可以改變數(shù)據(jù)編碼方案，數(shù)據(jù)編碼方案可以隨時(shí)間而改變， 或者隨機(jī)字線的數(shù)據(jù)比特可以反轉(zhuǎn)，以降低數(shù)據(jù)模式敏感性甚至使存儲(chǔ)器單元不變?？梢?使用不同編碼方案。在很多非易失性存儲(chǔ)器系統(tǒng)中，字線和比特線用于存取單獨(dú)的存儲(chǔ)器單元。典型 地，在字線與電壓驅(qū)動(dòng)器之間存在一對(duì)一的對(duì)應(yīng)。例如，在一個(gè)塊中具有三十二條字線的系 統(tǒng)將具有三十二個(gè)電壓驅(qū)動(dòng)器，每一個(gè)電壓驅(qū)動(dòng)器用于一個(gè)字線。為了滿足對(duì)更高容量存 儲(chǔ)設(shè)備的需求，系統(tǒng)被設(shè)計(jì)有更多的存儲(chǔ)器單元，因此每個(gè)塊有更多字線。增加字線需要增 加電壓驅(qū)動(dòng)器的數(shù)量。然而，空間是有限的。

發(fā)明內(nèi)容
對(duì)于編程和讀取操作，需要對(duì)于所選字線以及相鄰字線集合進(jìn)行 逐個(gè)字線的控 制。其余字線將處于未被選字線的級(jí)別，并且無需逐個(gè)字線的控制。通過具有用于多個(gè)未 被選字線的公共源、以及需要逐字線控制的用于字線的有限數(shù)量的單獨(dú)可控源，在此描述 的技術(shù)提供數(shù)量減少了的驅(qū)動(dòng)器。一個(gè)實(shí)施例包括第一多個(gè)非易失性存儲(chǔ)元件；第一控制線集合，其與所述第一 組非易失性存儲(chǔ)元件通信；第一信號(hào)源；單獨(dú)受控信號(hào)源集合；第一橋電路，其與所述第一 控制線集合、所述單獨(dú)受控信號(hào)源集合以及所述第一信號(hào)源通信；以及控制電路，其與所述 第一橋電路通信。所述第一橋電路單獨(dú)且有選擇地將所述第一控制線集合中的每一控制線 連接到所述第一信號(hào)源或者所述單獨(dú)受控信號(hào)源集合中的信號(hào)源之一，一個(gè)實(shí)施例包括第一多個(gè)非易失性存儲(chǔ)元件；第一控制線集合，其與所述第一 多個(gè)非易失性存儲(chǔ)元件通信；公共信號(hào)源；單獨(dú)受控信號(hào)源集合；以及管理電路，其與所述 控制線集合通信。所述管理電路基于與用于數(shù)據(jù)存取操作的所選控制線的接近性而將所述 第一控制線集合的每一控制線連接到公共信號(hào)源或者所述單獨(dú)受控信號(hào)源之一。在基于與 用于所述數(shù)據(jù)存取操作的所述所選控制線的接近性而將所述集合中的每一控制線連接到 所述公共信號(hào)源或所述分離的信號(hào)源的同時(shí)，所述管理電路執(zhí)行數(shù)據(jù)存取操作。一個(gè)實(shí)施例包括基于與用于數(shù)據(jù)存取操作的所選控制線的接近性而將第一控制 線集合的每一控制線連接到第一公共信號(hào)源或者多個(gè)分離的信號(hào)源的分離的信號(hào)源；以及 在基于與用于所述數(shù)據(jù)存取操作的所選控制線的接近性而將所述第一控制線集合的每一 控制線連接到所述第一公共信號(hào)源或所述分離的信號(hào)源的同時(shí)，執(zhí)行所述數(shù)據(jù)存取操作。 所述第一控制線集合，其與所述非易失性存儲(chǔ)進(jìn)行通信。在一個(gè)示例實(shí)現(xiàn)方式中，所述第一控制線集合是字線集合，并且所述字線經(jīng)由解 碼器、信號(hào)線和橋電路連接到所述第一公共信號(hào)源或者所述多個(gè)分離的信號(hào)源的分離的信 號(hào)源。在其它實(shí)現(xiàn)方式中，所述控制線可以是除了字線之外的各類型的控制線。一個(gè)實(shí)施例包括接收數(shù)據(jù)存取操作請(qǐng)求；確定所選字線；確定待對(duì)于所述數(shù)據(jù) 存取操作而單獨(dú)受控的第一字線集合，確定將對(duì)于所述數(shù)據(jù)存取操作不單獨(dú)受控的字線的第二集合；以及執(zhí)行所述數(shù)據(jù)存取操作，包括單獨(dú)控制所述第一字線集合，并且將公共信 號(hào)提供給字線的第二集合。一個(gè)實(shí)施例包括接收數(shù)據(jù)存取操作請(qǐng)求；確定所選字線；確定待對(duì)于所述數(shù)據(jù)存取操作單獨(dú)受控的第一字線集合，確定將對(duì)于所述數(shù)據(jù)存取操作不單獨(dú)受控的字線的第 二集合；將每一所述第一字線集合連接到分離的可控電壓信號(hào)；將字線的第二集合中的每 一個(gè)連接到單個(gè)電壓源；以及在第一字線集合連接到分離可控電壓信號(hào)并且字線的第二集 合連接到所述單個(gè)電壓源的同時(shí)，執(zhí)行所述數(shù)據(jù)存取操作。


圖1是NAND串的俯視圖。圖2是NAND串的等效電路圖。圖3是非易失性存儲(chǔ)器系統(tǒng)的框圖。圖4是描述存儲(chǔ)器陣列的一個(gè)實(shí)施例的框圖。圖5是描述感測(cè)塊的一個(gè)實(shí)施例的框圖。圖6描述閾值電壓分布的示例集合，并且描述用于對(duì)非易失性存儲(chǔ)器進(jìn)行編程的 過程。圖7A-I示出各個(gè)閾值電壓分布，并且描述用于對(duì)非易失性存儲(chǔ)器進(jìn)行編程的過程。圖8是描述對(duì)非易失性存儲(chǔ)器進(jìn)行編程的順序的一個(gè)示例的表。圖9A-C示出各個(gè)閥值電壓分布，并且描述用于對(duì)非易失性存儲(chǔ)器進(jìn)行編程的過程。圖10示出說明用于對(duì)非易失性存儲(chǔ)器進(jìn)行編程的過程的一個(gè)實(shí)施例的流程圖。圖11示出說明用于對(duì)非易失性存儲(chǔ)器元件進(jìn)行編程的過程的一個(gè)實(shí)施例的流程 圖。圖 I2A-C 描述 NAND 串。圖13描述字線可以被如何分組并且有選擇地連接到單獨(dú)可控信號(hào)源。圖14是非易失性存儲(chǔ)系統(tǒng)的一部分的框圖。圖15是橋電路的框圖。圖16是橋電路的真值表。圖17是橋電路的示意圖。圖18是描述用于操作非易失性存儲(chǔ)系統(tǒng)的處理的一個(gè)實(shí)施例的流程圖。圖19是非易失性存儲(chǔ)系統(tǒng)的一部分的框圖。圖20描述字線可以被如何分組并且有選擇地連接到單獨(dú)可控信號(hào)源。圖21描述字線可以被如何分組并且有選擇地連接到單獨(dú)可控信號(hào)源。圖22描述字線可以被如何分組并且有選擇地連接到單獨(dú)可控信號(hào)源。圖23描述字線可以被如何分組并且有選擇地連接到單獨(dú)可控信號(hào)源。
具體實(shí)施例方式閃速存儲(chǔ)器系統(tǒng)的一個(gè)示例使用NAND結(jié)構(gòu)，該結(jié)構(gòu)包括串聯(lián)布置多個(gè)晶體管，夾在兩個(gè)選擇門之間。串聯(lián)的晶體管以及選擇門被稱為NAND串。圖1是示出一個(gè)NAND串的俯視圖。圖2是其等效電路。圖1和圖2中描述的NAND串包括四個(gè)串聯(lián)的晶體管100、 102、104和106，夾在第一(或漏極側(cè))選擇門120與第二(或源極側(cè))選擇門122之間。 選擇門120將NAND串經(jīng)由比特線接觸126連接到比特線。選擇門122將NAND串連接到源 極線128。選擇門120是通過將適當(dāng)電壓施加到選擇線S⑶而受控的。選擇門122是通過 將適當(dāng)電壓施加到選擇線SGS而受控的。每一晶體管100、102、104和106具有控制門和浮 置門。例如，晶體管100具有控制門100CG和浮置門IOOFG0晶體管102包括控制門102CG 和浮置門102FG.晶體管104包括控制門104CG和浮置門104FG.晶體管106包括控制門 106CG和浮置門106TO?？刂崎T100CG連接到字線WL3，控制門102CG連接到字線WL2，控制 門104CG連接到字線WL1，控制門106CG連接到字線WL0。注意，雖然圖1和圖2示出NAND串中的四個(gè)存儲(chǔ)器單元，但使用四個(gè)存儲(chǔ)器單元 僅提供作為示例。NAND串可以具有少于四個(gè)的存儲(chǔ)器單元或多于四個(gè)的存儲(chǔ)器單元。例 如，某些NAND串將包括八個(gè)存儲(chǔ)器單元、16個(gè)存儲(chǔ)器單元、32個(gè)存儲(chǔ)器單元、64個(gè)存儲(chǔ)器單 元、128個(gè)存儲(chǔ)器單元等。本文的討論并不限于NAND串中任何特定數(shù)量的存儲(chǔ)器單元。使用NAND結(jié)構(gòu)的閃速存儲(chǔ)器系統(tǒng)的典型架構(gòu)將包括若干NAND串。每一 NAND串 通過其受選擇線SGS控制的源極選擇門而連接到源極線，并且通過其受選擇線SGD控制的 漏極選擇門而連接到其關(guān)聯(lián)比特線。每一比特線以及經(jīng)由比特線接觸而連接到該比特線的 相應(yīng)NAND串包括多列存儲(chǔ)器單元陣列。比特線為多個(gè)NAND串所共享。典型地，比特線在 垂直于字線的方向上在NAND串的頂部走線，并且連接到一個(gè)或多個(gè)感測(cè)放大器。NAND類型閃速存儲(chǔ)器及其操作的有關(guān)示例在以下美國專利/專利申請(qǐng)中提供， 這些專利/專利申請(qǐng)為美國專利No. 5，570，315 ；美國專利No. 5，774，397 ；美國專利 No. 6，046, 935 ；美國專利No. 6，456，528 ；以及美國專利公布No. US2003/002348，全部這些 專利/專利申請(qǐng)通過弓I用并入本文。除了 NAND閃速存儲(chǔ)器之外，也可以使用其它類型的非易失性存儲(chǔ)設(shè)備。例如，也 可以由使用電介質(zhì)層來存儲(chǔ)電荷的存儲(chǔ)器單元來制造非易失性存儲(chǔ)器設(shè)備。不使用上述 導(dǎo)電浮置門元件，而是使用電介質(zhì)層。利用電介質(zhì)存儲(chǔ)元件的這種存儲(chǔ)器設(shè)備已由Eitan 等人在“NR0M:A Novel Localized Trapping,2-BitNonvolatile Memory Cell” (IEEE Electron Device Letters，vol. 21，no. 11，2000 年 11 月，第 543-545 頁)中予以描述。ΟΝΟ 電介質(zhì)層延伸穿過源極和漏極擴(kuò)散區(qū)之間的溝道。用于一個(gè)數(shù)據(jù)比特的電荷局限在鄰近漏 極的電介質(zhì)層中，而用于另一數(shù)據(jù)比特的電荷局限在鄰近源極的電介質(zhì)層中。例如，美國專 利No. 5，768，192和No. 6，011，725公開了將捕獲電介質(zhì)夾在兩個(gè)二氧化硅層之間的非易失 性存儲(chǔ)器單元。多狀態(tài)數(shù)據(jù)存儲(chǔ)是通過單獨(dú)讀取電介質(zhì)內(nèi)的空間分離的電荷存儲(chǔ)區(qū)域的二 進(jìn)制狀態(tài)而得以實(shí)現(xiàn)的。也可以使用其它類型的非易失性存儲(chǔ)。圖3示出存儲(chǔ)器設(shè)備210，其具有讀取/寫入電路，用于并行讀取存儲(chǔ)器單元(例 如NAND多狀態(tài)閃速存儲(chǔ)器)的頁面(或另一單位)以及對(duì)其進(jìn)行編程。存儲(chǔ)器設(shè)備210 可以包括一個(gè)或多個(gè)存儲(chǔ)器內(nèi)芯(die)或芯片212。存儲(chǔ)器內(nèi)芯212包括存儲(chǔ)器單元陣列 (二維或三維)200、控制電路220以及讀取/寫入電路230A和230B。在一個(gè)實(shí)施例中，各 種外圍電路對(duì)存儲(chǔ)器陣列200的存取是在陣列的相對(duì)兩側(cè)以對(duì)稱方式實(shí)現(xiàn)的，從而每一側(cè) 上的存取線和電路的密度降低一半。讀取/寫入電路230A和230B包括多個(gè)感測(cè)塊300，其允許并行讀取存儲(chǔ)器單元的頁面或者對(duì)其進(jìn)行編程。存儲(chǔ)器陣列200可通過行解碼器240A 和240B由字線尋址以及通過列解碼器242A和242B由比特線來尋址。字線和比特線是控 制線的示例。在典型實(shí)施例中，控制器244包括在同一存儲(chǔ)器設(shè)備210(例如可拆卸存儲(chǔ)卡 或封裝)中，作為一個(gè)或多個(gè)存儲(chǔ)器內(nèi)芯212。命令和數(shù)據(jù)經(jīng)由線232在主機(jī)與控制器244 之間以及經(jīng)由線234在控制器與一個(gè)或多個(gè)存儲(chǔ)器內(nèi)芯212之間傳遞?？刂齐娐?20與讀取/寫入電路230A和230B協(xié)作，以對(duì)存儲(chǔ)器陣列200執(zhí)行存儲(chǔ)器操作。控制電路220包括狀態(tài)機(jī)222、片上地址解碼器224和功率控制模塊226。狀態(tài) 機(jī)222提供存儲(chǔ)器操作的芯片級(jí)控制。片上地址解碼器224提供主機(jī)或存儲(chǔ)器控制器所使 用的地址與解碼器240A、240B、242A和242B所使用的硬件地址之間的地址接口。功率控制 模塊226在存儲(chǔ)器操作期間控制供應(yīng)給字線和比特線的功率和電壓。在一個(gè)實(shí)施例中，功 率控制模塊226包括一個(gè)或多個(gè)電荷泵，其能夠生成大于電源電壓的電壓。在一個(gè)實(shí)施例中，以下之一或任何組合可以稱為一個(gè)或多個(gè)管理或控制電路控 制電路220、功率控制電路226、解碼器電路224、狀態(tài)機(jī)電路222、解碼器電路242A、解碼器 電路242B、解碼器電路240A、解碼器電路240B、讀取/寫入電路230A、讀取/寫入電路230B、 和/或控制器244。一個(gè)或多個(gè)管理或控制電路執(zhí)行本文所述的各處理。圖4描述存儲(chǔ)器單元陣列200的示例性結(jié)構(gòu)。在一個(gè)實(shí)施例中，存儲(chǔ)器單元陣列 劃分為大量的存儲(chǔ)器單元塊(例如塊0-1023，或者為其它數(shù)量)。對(duì)于閃速EEPROM系統(tǒng)共 同的是，塊是擦除的單位。也就是說，每一塊包含被一起擦除的最小數(shù)量的存儲(chǔ)器單元。也 可以使用其它單位的擦除。塊包含經(jīng)由比特線(例如比特線BL0-BL69，623)和字線(WL0、WLl、WL2、WL3)存 取的NAND串集合。圖4示出串聯(lián)連接以形成NAND串的四個(gè)存儲(chǔ)器單元。雖然示出在每個(gè) NAND串中包括四個(gè)單元，但可以使用多于或少于四個(gè)單元(例如在NAND串上可以有16、 32、64、128個(gè)或另一數(shù)量的存儲(chǔ)器單元)。NAND串的一個(gè)端子經(jīng)由漏極選擇門(其連接到 選擇門漏極線SGD)連接到對(duì)應(yīng)的比特線，另一端子經(jīng)由源極選擇門(其連接到選擇門源極 線SGS)連接到源極線。每個(gè)塊典型地劃分為數(shù)個(gè)頁面。在一個(gè)實(shí)施例中，頁面是編程的單位。也可以使 用其它的編程單位。一個(gè)或多個(gè)頁面的數(shù)據(jù)典型地存儲(chǔ)于一行存儲(chǔ)器單元中。例如，一個(gè) 或多個(gè)頁面的數(shù)據(jù)可以存儲(chǔ)于連接到公共字線的存儲(chǔ)器單元中。頁面可以存儲(chǔ)一個(gè)或多個(gè) 扇區(qū)。扇區(qū)包括用戶數(shù)據(jù)和開銷數(shù)據(jù)(也稱為系統(tǒng)數(shù)據(jù))。開銷數(shù)據(jù)典型地包括頭部信息 和已根據(jù)扇區(qū)的用戶數(shù)據(jù)計(jì)算出的糾錯(cuò)碼(ECC)。當(dāng)將數(shù)據(jù)編程到陣列中時(shí)控制器(或其 它組件)計(jì)算ECC，并且當(dāng)從陣列讀取數(shù)據(jù)時(shí)對(duì)其進(jìn)行檢查?；蛘?，ECC和/或其它開銷數(shù) 據(jù)而非它們所屬的用戶數(shù)據(jù)被存儲(chǔ)于不同頁面中，或甚至存儲(chǔ)于不同的塊中。用戶數(shù)據(jù)的 扇區(qū)典型地是512字節(jié)，對(duì)應(yīng)于磁盤驅(qū)動(dòng)器中扇區(qū)的大小。大量頁面形成塊，例如從8個(gè)頁 面直至32、64、128或更多個(gè)頁面不等。也可以使用不同大小的塊、頁面和扇區(qū)。圖5是分為核心部分(稱為感測(cè)模塊480)和公共部分490的單獨(dú)感測(cè)塊300的 框圖。在一個(gè)實(shí)施例中，對(duì)于每一比特線將存在分離感測(cè)模塊480，而對(duì)于多個(gè)感測(cè)模塊集 合480將存在一個(gè)公共部分490。在一個(gè)示例中，感測(cè)塊將包括一個(gè)公共部分490和八個(gè)感 測(cè)模塊480。一組中的每一感測(cè)模塊將經(jīng)由數(shù)據(jù)總線472與關(guān)聯(lián)的公共部分進(jìn)行通信。在 美國專利申請(qǐng)公布2006/0140007中具有一個(gè)示例，該專利申請(qǐng)公布通過完整引用而并入本文。感測(cè)模塊480包括感測(cè)電路470，其確定所連接的比特線上的傳導(dǎo)電流是大于還是小于預(yù)定級(jí)別。在某些實(shí)施例中，感測(cè)模塊480包括通常稱為感測(cè)放大器的電路。感測(cè) 模塊480還包括比特線鎖存器482，其用于設(shè)置所連接的比特線上的電壓條件。例如，比特 線鎖存器482中鎖存的預(yù)定狀態(tài)將導(dǎo)致所連接的比特線被拉到指定編程禁用的狀態(tài)(例如 Vdd)。公共部分490包括處理器492、數(shù)據(jù)鎖存器集合494以及耦合在數(shù)據(jù)鎖存器集合 494與數(shù)據(jù)總線420之間的I/O接口 496。處理器492執(zhí)行計(jì)算。例如，其功能之一是確定 所感測(cè)的存儲(chǔ)器單元中存儲(chǔ)的數(shù)據(jù)并且將所確定的數(shù)據(jù)存儲(chǔ)在數(shù)據(jù)鎖存器集合中。數(shù)據(jù)鎖 存器集合494用于在讀取操作期間存儲(chǔ)由處理器492確定的數(shù)據(jù)比特。其還用于在編程操 作期間存儲(chǔ)從數(shù)據(jù)總線420導(dǎo)出的數(shù)據(jù)比特。導(dǎo)出的數(shù)據(jù)比特代表要被編程到存儲(chǔ)器中的 寫入數(shù)據(jù)。I/O接口 496在數(shù)據(jù)鎖存器494與數(shù)據(jù)總線420之間提供接口。在讀取或感測(cè)期間，系統(tǒng)的操作受狀態(tài)機(jī)222控制，狀態(tài)機(jī)222 (通過使用功率控 制226)控制向?qū)ぶ返降拇鎯?chǔ)器單元提供不同的控制門電壓。隨著逐步經(jīng)過與存儲(chǔ)器所支 持的各種存儲(chǔ)器狀態(tài)對(duì)應(yīng)的各種預(yù)定控制門電壓，感測(cè)模塊480可以在這些電壓之一之處 跳變，并且將經(jīng)由總線472從感測(cè)模塊480向處理器492提供輸出。此時(shí)，處理器492通過 考慮感測(cè)模塊的跳變事件以及關(guān)于經(jīng)由輸入線493從狀態(tài)機(jī)所施加的控制門電壓的信息 來確定所得存儲(chǔ)器狀態(tài)。然后計(jì)算關(guān)于存儲(chǔ)器狀態(tài)的二進(jìn)制編碼，并且將所得數(shù)據(jù)比特存 儲(chǔ)在數(shù)據(jù)鎖存器494中。在核心部分的另一實(shí)施例中，比特線鎖存器482服務(wù)于雙重用途， 既作為用于對(duì)感測(cè)模塊480的輸出進(jìn)行鎖存的鎖存器，又作為如上所述的比特線鎖存器?？梢韵氲?，某些實(shí)現(xiàn)方式將包括多個(gè)處理器492。在一個(gè)實(shí)施例中，每一處理器 492將包括輸出線(圖5中未示出)，從而每一輸出線是引線OR在一起的。在某些實(shí)施例 中，輸出線在被連接到引線OR線之前被反轉(zhuǎn)。這種配置使得能夠在編程處理何時(shí)已完成的 編程驗(yàn)證處理期間進(jìn)行快速確定操作，因?yàn)榻邮找€OR線的狀態(tài)機(jī)能夠確定所有被編程 的比特何時(shí)已達(dá)到所期望的級(jí)別。例如，當(dāng)每一比特已經(jīng)到達(dá)其期望的級(jí)別時(shí)，將把用于該 比特的邏輯零發(fā)送到引線OR線(或數(shù)據(jù)1反轉(zhuǎn))。當(dāng)所有比特輸出數(shù)據(jù)0 (或數(shù)據(jù)1反轉(zhuǎn)) 時(shí)，于是狀態(tài)機(jī)知道終止編程處理。在每一處理器與八個(gè)感測(cè)模塊進(jìn)行通信的實(shí)施例中，狀 態(tài)機(jī)可能(在某些實(shí)施例中)需要讀取引線OR線八次，或者向處理器492添加邏輯以累計(jì) 關(guān)聯(lián)比特線的結(jié)果，從而狀態(tài)機(jī)僅需讀取引線OR線一次。數(shù)據(jù)鎖存器棧494包含與感測(cè)模塊對(duì)應(yīng)的數(shù)據(jù)鎖存器的棧。在一個(gè)實(shí)施例中，每 感測(cè)模塊480存在三個(gè)(或四個(gè)、或另一數(shù)量)的數(shù)據(jù)鎖存器。在一個(gè)實(shí)施例中，鎖存器為 每比特一個(gè)。在編程或驗(yàn)證期間，待編程的數(shù)據(jù)從數(shù)據(jù)總線420存儲(chǔ)于數(shù)據(jù)鎖存器集合494中。 在驗(yàn)證處理期間，處理器492檢測(cè)與期望的存儲(chǔ)器狀態(tài)有關(guān)的驗(yàn)證過的存儲(chǔ)器狀態(tài)。當(dāng)二 者吻合時(shí)，處理器492設(shè)置比特線鎖存器482，從而使得比特線被拉到指定編程禁止的狀 態(tài)。這樣，即使耦合到比特線的存儲(chǔ)器單元在其控制門上受到編程脈沖作用，也禁止耦合到 比特線的存儲(chǔ)器單元被進(jìn)一步進(jìn)行編程。在其它實(shí)施例中，處理器初始時(shí)加載比特線鎖存 器482，并且感測(cè)電路在驗(yàn)證處理期間將其設(shè)置為禁用值。在某些實(shí)現(xiàn)方式中(但不要求)，數(shù)據(jù)鎖存器被實(shí)現(xiàn)為移位寄存器，從而其中存儲(chǔ)的并行數(shù)據(jù)得以轉(zhuǎn)換為用于數(shù)據(jù)總線420的串行數(shù)據(jù)，反之亦然。在一個(gè)優(yōu)選實(shí)施例中，與 m個(gè)存儲(chǔ)器單元的讀取/寫入塊對(duì)應(yīng)的所有數(shù)據(jù)鎖存器可以鏈接在一起以形成塊移位寄存 器，從而數(shù)據(jù)塊可以通過串行傳送而輸入或者輸出。具體地說，采用讀取/寫入模塊組，從 而其數(shù)據(jù)鎖存器集合中的每一個(gè)將把數(shù)據(jù)依次移入或者移出數(shù)據(jù)總線，如同它們是用于整 個(gè)讀取/寫入塊的移位寄存器的一部分。關(guān)于感測(cè)操作和感測(cè)放大器的其它信息可見之于(1)美國專利申請(qǐng)公 No.2004/0057287, "Non-Volatile Memory And Method With Reduced Source
LineBias Errors”，于 2004 年 3 月 25 日公布；(2)美國專利申請(qǐng)公布 No. 2004/0109357， "Non-Volatile Memory And Method with Improved Sensing", T 2004 $ 6 月 10 日 公布；(3)美國專利申請(qǐng)公布No. 20050169082 ； (4)美國專利公布2006/0221692，題為 “Compensating for Coupling During Read Operations of Non-VolatileMemory發(fā) 明人Jian Chen，于2005年4月5日提交；以及(5)美國專利申請(qǐng)No. 11/321，953，題為 “Reference Sense Amplifier For Non-Volatile Memory，，，發(fā)明人 Siu Lung Chan 禾口 RauI-Adrian Cernea，于2005年12月28日提交。所有五個(gè)以上剛列出的專利文獻(xiàn)通過其 完整引用而并入本文。在適當(dāng)情況下，在成功編程處理(帶驗(yàn)證)結(jié)束時(shí)，存儲(chǔ)器單元的閾值電壓應(yīng)在編 程后存儲(chǔ)器單元的閾值電壓的一個(gè)或多個(gè)分布內(nèi)，或在擦除后存儲(chǔ)器單元的閾值電壓的分 布內(nèi)。圖6示出當(dāng)每一存儲(chǔ)器單元存儲(chǔ)三比特?cái)?shù)據(jù)時(shí)關(guān)于存儲(chǔ)器單元陣列的示例閾值電壓 分布(或數(shù)據(jù)狀態(tài))。然而，在另一實(shí)施例中，可以使用每存儲(chǔ)器單元多于或少于三比特?cái)?shù) 據(jù)(例如，比如每存儲(chǔ)器單元為四個(gè)或更多比特?cái)?shù)據(jù))。在圖6的示例中，每一存儲(chǔ)器單元存儲(chǔ)三比特?cái)?shù)據(jù)；因此，存在八個(gè)有效數(shù)據(jù)狀態(tài) S0-S7。在一個(gè)實(shí)施例中，數(shù)據(jù)狀態(tài)SO小于0伏特，而數(shù)據(jù)狀態(tài)S1-S7大于0伏特。在其它 實(shí)施例中，所有八個(gè)數(shù)據(jù)狀態(tài)大于0伏特，或者可以實(shí)施其它方案。在一個(gè)實(shí)施例中，閾值 電壓分布SO寬于分布S1-S7。每一數(shù)據(jù)狀態(tài)與關(guān)于存儲(chǔ)器單元中存儲(chǔ)的三個(gè)比特的唯一值對(duì)應(yīng)。在一個(gè)實(shí)施例 中，SO = 111，Sl = 110，S2 = 101，S3 = 100，S4 = 011，S5 = 010，S6 = 001，S7 = 000。 也可以使用數(shù)據(jù)到狀態(tài)S0-S7的其它映射。在一個(gè)實(shí)施例中，存儲(chǔ)器單元中所存儲(chǔ)的所有 比特?cái)?shù)據(jù)存儲(chǔ)于同一邏輯頁面中。在其它實(shí)施例中，存儲(chǔ)器單元中所存儲(chǔ)的每一比特?cái)?shù)據(jù) 對(duì)應(yīng)于不同邏輯頁面。因此，存儲(chǔ)三比特?cái)?shù)據(jù)的存儲(chǔ)器單元將包括第一頁面、第二頁面以及 第三頁面中的數(shù)據(jù)。在某些實(shí)施例中，連接到同一字線的所有存儲(chǔ)器單元將數(shù)據(jù)存儲(chǔ)在相 同的三個(gè)數(shù)據(jù)頁面中。在某些實(shí)施例中，連接到字線的存儲(chǔ)器單元可以分組為不同的頁面 集合(例如，按奇數(shù)和偶數(shù)比特線，或者按其它方案)。在某些現(xiàn)有技術(shù)設(shè)備中，存儲(chǔ)器單元將被擦除為狀態(tài)S0。從狀態(tài)SO開始，存儲(chǔ)器單元可以被編程為狀態(tài)S1-S7中的任一個(gè)狀態(tài)。在一個(gè)實(shí)施例(稱為全序列編程)中，存儲(chǔ) 器單元可以從擦除狀態(tài)SO被直接編程為編程狀態(tài)S1-S7中的任一狀態(tài)。例如，待編程的存 儲(chǔ)器單元的群體可以首先被擦除，從而該群體中所有存儲(chǔ)器單元處于擦除狀態(tài)S0。盡管某 些存儲(chǔ)器單元從狀態(tài)SO被編程為狀態(tài)Si，但其它存儲(chǔ)器單元被編程為從狀態(tài)SO到狀態(tài) S2，從狀態(tài)SO到狀態(tài)S3，從狀態(tài)SO到狀態(tài)S4，從狀態(tài)SO到狀態(tài)S5，從狀態(tài)SO到狀態(tài)S6， 以及從狀態(tài)SO到狀態(tài)S7。圖6的七個(gè)曲線箭頭圖示了全序列編程。
圖7A-7I公開了用于對(duì)非易失性存儲(chǔ)器進(jìn)行編程的三個(gè)步驟處理。在第一步驟之 前，存儲(chǔ)器單元將被擦除，從而它們處于擦除閾值分布，即狀態(tài)so。圖7A-7I的處理假設(shè)每 一存儲(chǔ)器單元存儲(chǔ)三比特的數(shù)據(jù)，其中，每一比特在不同頁面中。第一比特?cái)?shù)據(jù)(最左側(cè)的 比特)與第一頁面關(guān)聯(lián)。中間比特與第二頁面關(guān)聯(lián)。最右側(cè)的比特與第三頁面關(guān)聯(lián)。數(shù)據(jù) 狀態(tài)與數(shù)據(jù)的相關(guān)性如下:S0 = 111，Sl = 110，S2 = 101，S3 = 100，S4 = 011，S5 = 010， S6 = 001和S7 = 000。然而，其它實(shí)施例可以使用其它數(shù)據(jù)編碼方案。當(dāng)對(duì)第一頁面進(jìn)行編程(如圖7A所示)時(shí)，如果比特將為數(shù)據(jù)“1”，則存儲(chǔ)器單元 會(huì)保留在狀態(tài)SO (閾值電壓分布502)。如果該比特將為數(shù)據(jù)“0”，則存儲(chǔ)器單元被編程為 狀態(tài)S4(閾值電壓分布504)。在對(duì)鄰近存儲(chǔ)器單元進(jìn)行編程之后，各鄰近浮置門之間的容 性耦合可以使得狀態(tài)S4變寬，如圖7B所描述的那樣。狀態(tài)SO也可以變寬，但在SO與Sl 之間有足夠的裕量，以忽略該效果。更多關(guān)于各鄰近浮置門之間的容性耦合的信息可見于 美國專利5，867，429和美國專利6，657，891，這二者通過其完整引用而并入本文。當(dāng)對(duì)第二頁面進(jìn)行編程時(shí)(見圖7C)，如果存儲(chǔ)器單元處于狀態(tài)SO并且第二頁面 比特是數(shù)據(jù)“ 1 ”，則存儲(chǔ)器單元停留在狀態(tài)SO。在某些實(shí)施例中，用于第二頁面的編程處理 將把閾值電壓分布501收緊到新的SO。如果存儲(chǔ)器單元處于狀態(tài)S0，并且待寫入到第二頁 面的數(shù)據(jù)是“0”，則存儲(chǔ)器單元變?yōu)闋顟B(tài)S2(閾值電壓分布506)。狀態(tài)S2具有驗(yàn)證點(diǎn)(最 低電壓)C*。如果存儲(chǔ)器單元處于狀態(tài)S4并且待寫入存儲(chǔ)器單元的數(shù)據(jù)是“1”，則存儲(chǔ)器 單元保持在S4。然而，通過將存儲(chǔ)器單元從關(guān)于狀態(tài)S4的閾值電壓分布504移動(dòng)到閾值 電壓分布508，狀態(tài)S4被收緊，如圖IC所示。閾值電壓分布508具有驗(yàn)證點(diǎn)E*(與閾值電 壓分布504的E**相比)。如果存儲(chǔ)器單元處于狀態(tài)S4并且待寫入到第二頁面的數(shù)據(jù)是 “0”，則存儲(chǔ)器單元使其閾值電壓變?yōu)闋顟B(tài)S6(閾值電壓分布510)，具有驗(yàn)證點(diǎn)G*。在對(duì)鄰近存儲(chǔ)器單元進(jìn)行編程之后，狀態(tài)S2、S4和S6因浮置門到浮置門的耦合而 被加寬，如圖7D的閾值電壓分布506、508和510所描述的那樣。在某些情況下，狀態(tài)SO也 可以加寬。圖7E、7F、7G和7H描述了第三頁面的編程。由于清晰原因，盡管一條圖線可以用 于示出編程，但該處理是通過四個(gè)圖線來描述的。在已經(jīng)對(duì)第二頁面進(jìn)行編程之后，存儲(chǔ)器 單元處于狀態(tài)S0、S2、S4或S6。圖7E示出關(guān)于第三頁面對(duì)處于狀態(tài)SO的存儲(chǔ)器單元進(jìn)行 的編程。圖7F示出關(guān)于第三頁面對(duì)處于狀態(tài)S2的存儲(chǔ)器單元進(jìn)行的編程。圖7G示出關(guān) 于第三頁面對(duì)處于狀態(tài)S4的存儲(chǔ)器單元進(jìn)行的編程。圖7H示出關(guān)于第三頁面對(duì)處于狀態(tài) S6的存儲(chǔ)器單元進(jìn)行的編程。圖71示出在已經(jīng)對(duì)存儲(chǔ)器單元的群體(同時(shí)或者串行)執(zhí) 行了圖7E、7F、7G和7H的處理之后的閾值電壓分布。如果存儲(chǔ)器單元處于狀態(tài)SO并且第三頁面數(shù)據(jù)是“1”，則存儲(chǔ)器單元停留在狀態(tài)SO。如果用于第三頁面的數(shù)據(jù)是“0”，則存儲(chǔ)器單元的閾值電壓被提升到狀態(tài)Si，具有驗(yàn)證 點(diǎn)B(見圖7E)。如果存儲(chǔ)器單元處于狀態(tài)S2并且待寫入第三頁面的數(shù)據(jù)是“1”，則存儲(chǔ)器單元將 停留在狀態(tài)S2(見圖7F)。然而，將執(zhí)行某種編程，以將閾值分布506收緊到具有C伏特的 驗(yàn)證點(diǎn)的新狀態(tài)S2。如果待寫入第三頁面的數(shù)據(jù)是“0”，則存儲(chǔ)器單元將被編程為狀態(tài)S3， 具有D伏特的驗(yàn)證點(diǎn)。如果存儲(chǔ)器單元處于狀態(tài)S4并且待寫入第三頁面的數(shù)據(jù)是“1”，則存儲(chǔ)器單元將停留在狀態(tài)S4 (圖7G)。然而，將執(zhí)行某種編程，從而閾值電壓分布508將收緊到新狀態(tài)S4， 具有驗(yàn)證點(diǎn)E。如果存儲(chǔ)器單元處于狀態(tài)S4并且待寫入第三頁面的數(shù)據(jù)是“0”，則存儲(chǔ)器 單元將使其閾值電壓提升為處于狀態(tài)S5，具有驗(yàn)證點(diǎn)F。如果存儲(chǔ)器單元處于狀態(tài)S6并且待寫入第三頁面的數(shù)據(jù)是“1”，則存儲(chǔ)器單元將 停留在狀態(tài)S6(圖7H)。然而，將進(jìn)行某種編程，從而閾值電壓分布510被收緊為處于新狀 態(tài)S6，具有在G處的驗(yàn)證點(diǎn)。如果第三頁面數(shù)據(jù)是“0”，則存儲(chǔ)器單元將使其閾值電壓被編 程為狀態(tài)S7，具有在H處的驗(yàn)證點(diǎn)。在第三頁面的編程結(jié)束時(shí)，存儲(chǔ)器單元將處于圖71所 述的八個(gè)狀態(tài)之一。 圖8描述了用于對(duì)存儲(chǔ)器單元集合的頁面進(jìn)行編程的順序的一個(gè)示例。該表提供 了用于關(guān)于四條字線(WLO、WL1、WL2和WL3)進(jìn)行編程的順序；然而，該表可以適用于容納 多于或少于四條的字線。對(duì)連接到WLO的存儲(chǔ)器單元的第一頁面進(jìn)行編程，隨后對(duì)連接到 WLl的存儲(chǔ)器單元的第一頁面進(jìn)行編程，隨后對(duì)連接到WLO的存儲(chǔ)器單元的第二頁面進(jìn)行 編程，隨后對(duì)連接到WL2的存儲(chǔ)器單元的第一頁面進(jìn)行編程，隨后對(duì)連接到WLl的存儲(chǔ)器單 元的第二頁面進(jìn)行編程，以此類推。圖9A-C公開了用于使用四個(gè)數(shù)據(jù)狀態(tài)對(duì)每存儲(chǔ)器單元存儲(chǔ)兩比特?cái)?shù)據(jù)的非易失 性存儲(chǔ)器單元的非易失性存儲(chǔ)器進(jìn)行編程的另一處理。例如，假設(shè)狀態(tài)E是擦除狀態(tài)，并且 狀態(tài)A、B和C是編程狀態(tài)。狀態(tài)E存儲(chǔ)數(shù)據(jù)11。狀態(tài)A存儲(chǔ)數(shù)據(jù)01。狀態(tài)B存儲(chǔ)數(shù)據(jù)10。 狀態(tài)C存儲(chǔ)數(shù)據(jù)00。這是非格雷碼編碼的示例，因?yàn)樵谙噜彔顟B(tài)A與B之間兩個(gè)比特都改 變。也可以使用物理數(shù)據(jù)的其它數(shù)據(jù)編碼方案。每一存儲(chǔ)器單元存儲(chǔ)兩個(gè)數(shù)據(jù)頁面。為了 參考目的，這些數(shù)據(jù)頁面將稱為上頁面和下頁面；然而，可以對(duì)它們給出其它標(biāo)記。關(guān)于圖 9A-C的處理，參照狀態(tài)A，上頁面存儲(chǔ)比特0，下頁面存儲(chǔ)比特1。參照狀態(tài)B，上頁面存儲(chǔ)比 特1，下頁面存儲(chǔ)比特0。參照狀態(tài)C，兩個(gè)頁面皆存儲(chǔ)比特?cái)?shù)據(jù)0。圖9A-C的編程處理是兩步處理。在第一步驟中，對(duì)下頁面進(jìn)行編程。如果下頁面 是保留數(shù)據(jù)1，則存儲(chǔ)器單元狀態(tài)停留在狀態(tài)E。如果該數(shù)據(jù)被編程為0，則存儲(chǔ)器單元的 閾值電壓提升，從而存儲(chǔ)器單元被編程為狀態(tài)B'。因而圖9A示出將存儲(chǔ)器單元從狀態(tài)E 編程為狀態(tài)B'。圖9A所描述的狀態(tài)B'是中間狀態(tài)B;因此，驗(yàn)證點(diǎn)被示為Vvb'，其低于 Vvb。在一個(gè)實(shí)施例中，在將存儲(chǔ)器單元從狀態(tài)E編程為狀態(tài)B'之后，NAND串中其鄰 近存儲(chǔ)器單元(WLn+Ι)于是將關(guān)于其下頁面而被編程。這樣將具有的效果是將用于狀態(tài) B'的閾值電壓分布加寬到圖9B的閾值電壓分布560所描述的閾值電壓分布。當(dāng)對(duì)上頁面 進(jìn)行編程時(shí)，閾值電壓分布的這種明顯加寬將得到補(bǔ)償。 圖9C描述對(duì)上頁面進(jìn)行編程的處理。如果存儲(chǔ)器單元處于擦除狀態(tài)E并且上頁 面停留在1，則存儲(chǔ)器單元將停留在狀態(tài)E。如果存儲(chǔ)器單元處于狀態(tài)E并且其上頁面數(shù)據(jù) 將要被編程為0，則存儲(chǔ)器單元的閾值電壓將升高，從而存儲(chǔ)器單元處于狀態(tài)A。如果存儲(chǔ) 器單元處于中間閾值電壓分布550，并且上頁面數(shù)據(jù)將要停留在1，則存儲(chǔ)器單元將被編程 為最終狀態(tài)B。如果存儲(chǔ)器單元處于中間閾值電壓分布560，并且其上頁面數(shù)據(jù)將要變?yōu)閿?shù) 據(jù)0，則存儲(chǔ)器單元的閾值電壓將升高，從而存儲(chǔ)器單元處于狀態(tài)C。雖然圖9A-C提供了關(guān) 于四個(gè)數(shù)據(jù)狀態(tài)和兩個(gè)數(shù)據(jù)頁面的示例，但圖9A-C所教導(dǎo)的各種構(gòu)思可以應(yīng)用于具有多 于或少于四個(gè)狀態(tài)以及不同于兩個(gè)頁面的其它實(shí)現(xiàn)方式。
圖10是描述用于對(duì)連接到所選字線的存儲(chǔ)器單元進(jìn)行編程的編程處理的流程 圖。在一個(gè)實(shí)施例中，圖10的處理用于對(duì)存儲(chǔ)器單元的塊進(jìn)行編程。在圖10的處理的一種 實(shí)現(xiàn)方式中，存儲(chǔ)器單元被預(yù)編程以保持存儲(chǔ)器單元，甚至使存儲(chǔ)器單元不變(步驟550)。 在一個(gè)實(shí)施例中，將存儲(chǔ)器單元編程為狀態(tài)S7、隨機(jī)模式或任何其它模式。在某些實(shí)現(xiàn)方式 中，無需執(zhí)行編程。在步驟552中，在進(jìn)行編程之前先擦除存儲(chǔ)器單元(按塊或其它單位)。在一個(gè)實(shí)施例中，通過將P阱提升到擦除電壓(例如20伏特)達(dá)到足夠的時(shí)間段并且在源極和比特 線浮置的同時(shí)將所選塊的字線接地，擦除存儲(chǔ)器單元。由于電容耦合的原因，未被選字線、 比特線、選擇線和公共源極線也提升到擦除電壓的明顯的一部分。強(qiáng)電場(chǎng)因此被施加到所 選存儲(chǔ)器單元的溝道氧化物層，并且所選存儲(chǔ)器單元隨著浮置門的電子發(fā)射到襯底側(cè)而被 擦除，典型方式是Fowler-Nordheim隧穿機(jī)制。隨著電子從浮置門傳送到ρ阱區(qū)域，所選單 元的閾值電壓降低?？梢詫?duì)整個(gè)存儲(chǔ)器陣列、單獨(dú)的塊或另一單位的單元來執(zhí)行擦除。在 一個(gè)實(shí)施例中，在擦除存儲(chǔ)器單元之后，所有被擦除的存儲(chǔ)器單元將處于狀態(tài)SO(見圖6)。在步驟554，執(zhí)行軟編程，以使被擦除的存儲(chǔ)器單元的擦除后閾值電壓的分布變 窄。作為擦除處理的結(jié)果，某些存儲(chǔ)器單元可以處于比所需更深的擦除狀態(tài)。軟編程可以 施加編程脈沖，以將校深擦除的存儲(chǔ)器單元的閾值電壓變?yōu)楦咏诓脸?yàn)證級(jí)別。例如， 見圖6，步驟554可以包括收緊與狀態(tài)SO關(guān)聯(lián)的閾值電壓分布。在步驟556中，如本文所 述對(duì)塊的存儲(chǔ)器單元進(jìn)行編程?？梢允褂蒙鲜龈鞣N電路在狀態(tài)機(jī)的指導(dǎo)下執(zhí)行圖10的處 理。在其它實(shí)施例中，可以使用上述各種電路在控制器的指導(dǎo)下執(zhí)行圖10的處理。在執(zhí)行 圖10的處理之后，可以讀取塊的存儲(chǔ)器單元。圖11是描述用于對(duì)連接到公共字線的存儲(chǔ)器單元執(zhí)行編程的處理的一個(gè)實(shí)施例 的流程圖。圖10的處理可以在圖10的步驟556期間執(zhí)行一次或多次。例如，圖11的處理 可以用于執(zhí)行圖6的全序列編程，在此情況下，對(duì)于每一字線執(zhí)行一次圖11的處理。在一 個(gè)實(shí)施例中，按從最接近源極線的字線開始朝向比特線的順序來執(zhí)行編程處理。圖11的處 理也可以用于關(guān)于圖7Α-Ι的編程處理而執(zhí)行對(duì)字線的數(shù)據(jù)頁面的編程，在此情況下，將針 對(duì)每一字線執(zhí)行三次圖11的處理。圖11的處理也可以用于關(guān)于圖9A-C的編程處理而執(zhí) 行對(duì)字線的數(shù)據(jù)頁面的編程，在此情況下，將針對(duì)每一字線執(zhí)行兩次圖11的處理。也可以 使用其它方案。在狀態(tài)機(jī)222的指導(dǎo)下執(zhí)行圖11的處理。典型地，在編程操作期間施加到控制門的編程電壓被施加作為編程脈沖串。在各 編程脈沖之間是驗(yàn)證脈沖集合，用于啟用驗(yàn)證。在很多實(shí)現(xiàn)方式中，編程脈沖的量值增加， 其中，每一后續(xù)脈沖增加預(yù)定步長(zhǎng)大小。在圖11的步驟608中，編程電壓(Vpgm)被初始化 為開始量值(例如 12-16V或另一合適的級(jí)別)，狀態(tài)機(jī)222所保持的編程計(jì)數(shù)器PC被初 始化為1。在步驟610中，編程信號(hào)Vpgm的編程脈沖被施加到所選字線(被選擇用于編程 的字線)。未被選字線接收一個(gè)或多個(gè)引導(dǎo)電壓(例如 9伏特)，以執(zhí)行本領(lǐng)域已知的引 導(dǎo)方案。如果應(yīng)對(duì)存儲(chǔ)器單元進(jìn)行編程，則將相應(yīng)比特線接地。另一方面，如果存儲(chǔ)器單元 應(yīng)保持在其當(dāng)前閾值電壓，則相應(yīng)比特線連接到VDD，以禁止編程。更多關(guān)于引導(dǎo)方案的信 息可見于美國專利6，859，397和美國專利申請(qǐng)11/555，850，二者通過引用而并入本文。在步驟610中，編程脈沖被并發(fā)施加到連接到所選字線的所有存儲(chǔ)器單元，從而 連接到所選字線的所有存儲(chǔ)器單元被一起編程。也就是說，它們被同時(shí)(或在重疊的時(shí)間期間)編程。通過這種方式，連接到所選字線的所有存儲(chǔ)器單元將并發(fā)地改變它們的閾值 電壓，除非它們已經(jīng)被鎖定而無法編程。在步驟612中，使用適當(dāng)?shù)哪繕?biāo)級(jí)別集合來驗(yàn)證所選存儲(chǔ)器單元。圖10的步驟 612包括執(zhí)行一個(gè)或多個(gè)驗(yàn)證操作。通常，在驗(yàn)證操作和讀取操作期間，所選字線連接到 電壓，針對(duì)每一讀取和驗(yàn)證操作而指定該電壓的級(jí)別(例如，見圖71的驗(yàn)證級(jí)別B、C、D、E、 F、G和H)，以確定所關(guān)注的存儲(chǔ)器單元的閾值電壓是否已經(jīng)到達(dá)所述級(jí)別。在施加字線電 壓之后，測(cè)量存儲(chǔ)器單元的傳導(dǎo)電流，以確定是否響應(yīng)于施加到字線的電壓而打開存儲(chǔ)器 單元。如果測(cè)量到傳導(dǎo)電流大于特定值，則假設(shè)存儲(chǔ)器單元打開，并且施加到字線的電壓大 于存儲(chǔ)器單元的閾值電壓。如果未測(cè)量到傳遞電流大于特定值，則假設(shè)存儲(chǔ)器單元不打開， 并且施加到字線的電壓不大于存儲(chǔ)器單元的閾值電壓。存在很多用于在讀取或驗(yàn)證操作期間測(cè)量存儲(chǔ)器單元的傳導(dǎo)電流的方式。在一個(gè)示例中，以存儲(chǔ)器單元對(duì)感測(cè)放大器中的專用電容器進(jìn)行放電或者充電的速率測(cè)量 存儲(chǔ)器單元的傳導(dǎo)電流。在另一示例中，所選存儲(chǔ)器單元的傳導(dǎo)電流允許(或者無法允 許)包括存儲(chǔ)器單元的NAND串來對(duì)相應(yīng)比特線進(jìn)行放電。在一段時(shí)間之后測(cè)量比特線 上的電壓，以獲知其是否已放電。注意，在此描述的技術(shù)可以與本領(lǐng)域已知的不同方法使 用，以進(jìn)行驗(yàn)證/讀取。更多關(guān)于驗(yàn)證/讀取的信息可見于以下專利文獻(xiàn)(1)美國專利 E^it^^J No. 2004/0057287, "Non-Volatile Memory And Method With Reduced Source Line Bias Errors”，于 2004 年 3 月 25 日公布；(2)美國專利申請(qǐng)公布 No. 2004/0109357， "Non-VolatileMemory And Method with Improved Sensing", T 2004 ￥ 6 月 10 日 & 布；(3)美國專利申請(qǐng)公布No. 20050169082 ；以及(4)美國專利公布2006/0221692，題為 “Compensating for Coupling During Read Operations of Non-Volatile Memory，，,發(fā)明 人為Jian Chen，于2005年4月5日提交，所有這些文獻(xiàn)通過完整引用而并入本文。如果檢測(cè)到所選存儲(chǔ)器單元的閾值電壓已經(jīng)達(dá)到適當(dāng)?shù)哪繕?biāo)級(jí)別，則通過例如在 后續(xù)編程脈沖期間將存儲(chǔ)器單元的比特線電壓提升到Vdd來使得存儲(chǔ)器單元鎖定而無法 進(jìn)一步被編程?；仡檲D10，在步驟614中，檢查所有存儲(chǔ)器單元是否已經(jīng)到達(dá)它們的目標(biāo)閾值電 壓。如果已到達(dá)，則編程處理完成并且成功，因?yàn)樗兴x存儲(chǔ)器單元被編程和驗(yàn)證為它們 的目標(biāo)狀態(tài)。在步驟616中報(bào)告“PASS”(“通過”)的狀態(tài)。注意，在某些實(shí)現(xiàn)方式中，在 步驟614中，檢查至少預(yù)定數(shù)量的存儲(chǔ)器單元是否已經(jīng)被正確地編程。所述預(yù)定數(shù)量可以 小于全部存儲(chǔ)器單元的數(shù)量，由此允許編程處理在所有存儲(chǔ)器單元已經(jīng)到達(dá)其適當(dāng)?shù)尿?yàn)證 級(jí)別之前停止。可以在讀取處理期間使用糾錯(cuò)操作來糾正未被成功編程的存儲(chǔ)器單元。在步驟614中，如果確定并非所有存儲(chǔ)器單元都已經(jīng)到達(dá)它們的目標(biāo)閾值電壓， 則編程處理繼續(xù)進(jìn)行。在步驟618中，針對(duì)編程限制值(PL)來檢查編程計(jì)數(shù)器PC。編程限 制值的一個(gè)示例是20;然而，可以使用其它值。如果編程計(jì)數(shù)器PC不大于編程限制值，則在 步驟630中確定尚未成功編程的存儲(chǔ)器單元的數(shù)量是否等于或小于預(yù)定數(shù)量。如果未成功 編程的存儲(chǔ)器單元的數(shù)量等于或小于預(yù)定數(shù)量，則將編程處理標(biāo)記為通過，并且在步驟632 中報(bào)告PASS狀態(tài)。在很多情況下，可以在讀取處理期間使用糾錯(cuò)操作來糾正未被成功編程 的存儲(chǔ)器單元。然而，如果未成功編程的存儲(chǔ)器單元的數(shù)量大于預(yù)定數(shù)量，則將編程處理標(biāo) 記為失敗，并且在步驟634中報(bào)告FAIL狀態(tài)。
在步驟618中，如果確定編程計(jì)數(shù)器PC小于編程限制值PL，則處理在步驟620繼 續(xù)進(jìn)行，在此期間，編程計(jì)數(shù)器PC增加1，編程電壓Vpgm步進(jìn)到下一量值。例如，下一脈沖 將具有大于前一脈沖一個(gè)步長(zhǎng)大小(例如0.1-0. 4伏特的步長(zhǎng)大小)的量值。在步驟620 之后，處理環(huán)回到步驟610，并且另一編程脈沖被施加到所選字線。 當(dāng)對(duì)閃速存儲(chǔ)器單元進(jìn)行編程時(shí)(例如在圖11的步驟610期間)，編程電壓被施 加到控制門，并且比特線接地。來自P阱的電子被注入浮置門。當(dāng)電子在浮置門中累積時(shí)， 浮置門變?yōu)樨?fù)向充電，并且存儲(chǔ)器單元的閾值電壓提升。為了將編程電壓施加到被編程的 存儲(chǔ)器單元的控制門，該編程電壓被施加在適當(dāng)?shù)淖志€上。如上所述，該字線還連接到使用 同一字線的其它NAND串中的每一個(gè)中的一個(gè)存儲(chǔ)器單元。當(dāng)期望對(duì)字線上某些存儲(chǔ)器單 元進(jìn)行編程而不對(duì)連接到同一字線的所有存儲(chǔ)器單元進(jìn)行編程時(shí)，會(huì)出現(xiàn)問題。因?yàn)榫幊?電壓被施加到連接到該字線的所有存儲(chǔ)器單元，所以字線上未被選存儲(chǔ)器單元(不被編程 的單元)可能無意間被編程。所選字線上的未被選存儲(chǔ)器單元的這種無意的編程稱為編程 干擾?？梢圆捎萌舾杉夹g(shù)來防止編程干擾。在一種稱為自引導(dǎo)(self boosting)的技術(shù) 中，未被選比特線是電隔離的，并且通過電壓Vpass (例如八-十伏特)在編程期間施加到 未被選字線。未被選字線耦合到未被選比特線，使得電壓存在于未被選比特線的溝道中，這 易于減少編程干擾。用于減少編程干擾的另一技術(shù)稱為本地自引導(dǎo)(Local Self Boosting，LSB)。 LSB技術(shù)往往將先前編程的存儲(chǔ)器單元的溝道與被禁止的存儲(chǔ)器單元的溝道隔離。用于正 被編程的存儲(chǔ)器單元的比特線被設(shè)置在零伏特，用于被禁止的存儲(chǔ)器單元的比特線被設(shè)置 在Vdd(電源電壓)。編程電壓在所選字線上受驅(qū)動(dòng)。鄰近于所選字線的字線處于零伏特 AN隔離電壓)，其余未被選字線處于Vpass。圖12A提供受LSB作用的NAND串的示例。該 NAND串包括存儲(chǔ)器單元804、806、808、810、812、814、816和818。每一存儲(chǔ)器單元具有控制 門(CG)、浮置門(TO)、以及源極/漏極區(qū)域830。在NAND串的一端是源極側(cè)選擇門822，在 NAND串的另一端是漏極側(cè)選擇門824。NAND串經(jīng)由比特線接觸834連接到比特線，并且經(jīng) 由源極線接觸832連接到源極線。可見，所選存儲(chǔ)器單元812接收編程電壓Vpgm，兩個(gè)鄰居 (810和814)接收零伏特，并且其它未被選字線接收Vpass。用于減少編程干擾的另一處理稱為擦除區(qū)域自引導(dǎo)(“EASB”)，其中，僅鄰 近于所選字線的源極側(cè)處于零伏特，并且所有其它未被選字線接收Vpass。美國專利 No. 6，859，397描述了編程干擾、LSB、EASB和在編程期間使用以減少干擾的其它技術(shù)。 用于減少編程干擾的另一處理被稱為修正的擦除區(qū)域自引導(dǎo)(“REASB”)。REASB 與EASB相似，例外之處是接收零伏特(或另一隔離電壓)的字線與所選字線之間是接收 中間電壓(在Vpass與零伏特之間)的字線。例如，圖12B描述了受REASB作用的NAND串。 注意，存儲(chǔ)器單元812被選擇用于編程，并且接收編程電壓Vpgm。所選存儲(chǔ)器單元之后的存 儲(chǔ)器單元接收中間電壓Vint。存儲(chǔ)器單元808接收隔離電壓(例如0伏特)。所有其它未被 選存儲(chǔ)器單元接收Vpass。于2006年9月27日提交的、Gerrit Jan Hemink和Shih-Chung Lee 的題為"Apparatus with Reduced Program Disturb in Nonvolatile Storage，，的美 國專利申請(qǐng)11，535，634還描述了為了被執(zhí)行用于減少編程干擾的各種技術(shù)。注意，上述各 技術(shù)用于減少在圖11的步驟610期間執(zhí)行的編程干擾。
在傳統(tǒng)讀取處理期間，所選字線(即，連接到正被讀取的存儲(chǔ)器單元的字線)將 接收比較電壓，該比較電壓稱為Vcgr (在驗(yàn)證處理期間為Vcgv)。其余字線將接收Vread， Vread是一足夠高的電壓，足以確保未被選存儲(chǔ)器單元全部打開并且傳遞電流。然而，存在 將其它電壓施加到未被選字線的各種其它讀取技術(shù)。例如，于2007年9月6日公布的美國 專利公布2007/0206426描述了一種用于讀取將補(bǔ)償電壓施加到鄰近所選字線的字線的數(shù) 據(jù)的系統(tǒng)。圖12C以圖線方式描述了施加到NAND串的這種處理。從圖12C可見，所選存儲(chǔ) 器單元812正接收Vcgr，相鄰存儲(chǔ)器單元814接收Vreadx，并且所有其它未被選字線接收 Vread0電壓Vreadx取決于對(duì)浮置門到浮置門的耦合進(jìn)行補(bǔ)償需要多少補(bǔ)償量。其它技術(shù) 利用了用于其它不相關(guān)的字線的其它電壓。如上所述，在編程期間，多數(shù)字線將接收Vpass。然而，將需要單獨(dú)控制字線子集， 以施加零伏特、除了零伏特之外的其它隔離電壓以及一個(gè)或多個(gè)中間電壓等。相似地，在讀 取處理期間，多數(shù)字線將接收Vread ；然而，某些字線需要單獨(dú)受控。因此，對(duì)于編程和讀取 操作，系統(tǒng)需要單獨(dú)(逐個(gè)字線的方式)控制所選字線和少數(shù)其它字線。然而，其余未被選 字線可以處于多數(shù)未被選字線共同的級(jí)別，并且無需單獨(dú)的(逐個(gè)字線的)控制。一個(gè)實(shí)施例包括將所有字線劃分為鄰近字線組。假設(shè)其中的NAND串包括64個(gè) 存儲(chǔ)器單元的示例。這種系統(tǒng)將需要64條字線。在一個(gè)示例中，字線分為八個(gè)相鄰八條 字線的組。組0包括字線WL0-WL7，組1包括字線WL8-WL15，組2包括字線WL16-WL23，組 3包括字線WL24-WL31，組4包括字線WL32-WL39，組5包括字線WL40-WL47，組6包括字線 WL48-WL55,組 7 包括字線 WL56-WL63。在一個(gè)實(shí)施例中，在接收到數(shù)據(jù)存取操作請(qǐng)求時(shí)，系統(tǒng)將確定哪條字線是所選字線以及哪個(gè)組包括該所選字線。包括所選字線的組與鄰近所述包含所選字線的組的各組將 單獨(dú)可控。因此，選取哪些字線來單獨(dú)控制是基于與所選字線的接近程度。其它組字線將 全部接收公共信號(hào)(例如Vread或Vpass)。在此所描述的技術(shù)的一個(gè)優(yōu)點(diǎn)在于減少了可能用于驅(qū)動(dòng)字線的驅(qū)動(dòng)器的數(shù)量。 非易失性存儲(chǔ)器系統(tǒng)可以被設(shè)計(jì)成具有數(shù)量減少的驅(qū)動(dòng)器和電壓發(fā)生器(或其它類型的 源)，而非具有64個(gè)字線驅(qū)動(dòng)器。在一個(gè)示例中，可以是25個(gè)字線驅(qū)動(dòng)器。所述字線驅(qū)動(dòng)器 中的24個(gè)將用于單獨(dú)控制上述三個(gè)八條字線的組，而第25個(gè)字線驅(qū)動(dòng)器可以用于將Vread 或Vpass驅(qū)動(dòng)到這三組之外的字線。在單獨(dú)可控的24個(gè)字線驅(qū)動(dòng)器中，這些字線驅(qū)動(dòng)器被 分組為三個(gè)集合。第一集合包括八個(gè)驅(qū)動(dòng)器，稱為CGA0-CGA7。第二集合包括八個(gè)字線驅(qū)動(dòng) 器CGB0-CGB7。第三組包括驅(qū)動(dòng)器CGC0-CGC7。圖13是描述字線如何連接到各個(gè)驅(qū)動(dòng)器(和電壓發(fā)生器)的圖線。豎軸列出每一 字線，并且用于指示字線如何連接。橫軸列出所有字線，并且表示被選擇用于進(jìn)行編程或讀 取的字線。在確定哪一字線被選擇用于進(jìn)行編程/讀取之后，在橫軸上找到該字線。然后在 垂直方向上往上橫穿圖線，可以發(fā)現(xiàn)關(guān)于如何連接每一字線的分配。在圖13的實(shí)施例中， 組0、3和6將連接到CGU和CGA之一；組1、4和7將連接到CGB和CGU之一，組2和5將連 接到CGC和CGU之一。例如，如果字線WL0-WL15中任一字線被選擇用于進(jìn)行編程/讀取， 則 WL0-WL7 連接到 CGA0-CGA7，WL8-WL15 連接到 CGB0-CGB7，WL16-WL23 連接到 CGC0-CGC7， WL24-WL63連接到C⑶。注意，C⑶是提供給未被選字線的公共電壓，并且可以是Vread、 Vpass或類似電壓。如果被選擇用于進(jìn)行編程的字線包括WL32-WL39中的任一字線，則字線WL0-WL23 連接到 CGU，WL24-WL31 連接到 CGA0-CGA7，字線 WL32-WL39 連接到 CGB0-CGB7，字 線 WL40-WL47 連接到 CGC0-CGC7，且字線 WL48-WL63 連接到 CGU。圖14描述了可以實(shí)現(xiàn)圖13所示圖線中的所述切換的系統(tǒng)/芯片212的部件的一個(gè)實(shí)施例。圖14示出電壓發(fā)生器702、驅(qū)動(dòng)器704和橋電路706，它們?nèi)吭诠β士刂齐娐?內(nèi)；然而，這些部件可以是系統(tǒng)中其它電路的一部分。電壓發(fā)生器702從狀態(tài)機(jī)222接收指 示改變何種電壓的信號(hào)，因此，它們單獨(dú)可控。電壓發(fā)生器702將至少包括25個(gè)電壓發(fā)生 器，用于至少創(chuàng)建25個(gè)電壓。在其它實(shí)施例中，可以使用多于或少于25個(gè)的電壓發(fā)生器。 每一電壓發(fā)生器被提供給驅(qū)動(dòng)器704。因此，在一個(gè)實(shí)施例中，存在提供可控電壓的25個(gè)驅(qū) 動(dòng)器。然而，在其它實(shí)施例中，可以使用多于或少于25個(gè)的驅(qū)動(dòng)器。驅(qū)動(dòng)器用于連接并且 驅(qū)動(dòng)由電壓發(fā)生器702創(chuàng)建的各個(gè)電壓。在一個(gè)實(shí)施例中，結(jié)合電壓發(fā)生器的驅(qū)動(dòng)器被看 作電壓源。在其它實(shí)施例上，驅(qū)動(dòng)器被看作電壓源，或者電壓發(fā)生器被看作電壓源。信號(hào)源 不限于首先生成信號(hào)的設(shè)備。電壓從這25個(gè)驅(qū)動(dòng)器被提供給橋電路706。橋電路706經(jīng)由CGI線和解碼器連接到所有字線。在以上示例中，存在64條字線和25個(gè)驅(qū)動(dòng)器。因此，進(jìn)入橋電路706的輸入 將包括25個(gè)信號(hào)，24個(gè)用于每一單獨(dú)可控字線，一個(gè)用于公共字線信號(hào)。橋電路706的輸 出將包括64個(gè)信號(hào)線，其被稱為CGI線。橋電路706將適當(dāng)?shù)尿?qū)動(dòng)器連接到CGI信號(hào)線。 CGI線經(jīng)由解碼器連接到字線。如上所述，字線連接到存儲(chǔ)器單元。在一個(gè)實(shí)施例中，32條 CGI線經(jīng)由解碼器240A連接到在陣列200 —側(cè)的字線，32條CGI線經(jīng)由解碼器240B連接 到在陣列200另一側(cè)的字線。在一個(gè)實(shí)施例中，橋電路706包括多個(gè)開關(guān)。圖15描述橋電路706的部件的一個(gè)示例。開關(guān)706包括開關(guān)控制電路708，該開關(guān)控制電路從狀態(tài)機(jī)222接收區(qū)域地址。回顧 圖13的圖線，橫軸分為六個(gè)區(qū)域或字線(區(qū)域0、區(qū)域1、區(qū)域2、區(qū)域3、區(qū)域4和區(qū)域5)。 區(qū)域0對(duì)應(yīng)于WL0-WL15，區(qū)域1對(duì)應(yīng)于WL16-WL23，區(qū)域2對(duì)應(yīng)于WL24-WL31，區(qū)域3對(duì)應(yīng)于 WL32-WL39,區(qū)域4對(duì)應(yīng)于40-WL47，區(qū)域5對(duì)應(yīng)于WL48-WL63。適當(dāng)區(qū)域的指示將從狀態(tài)機(jī) 發(fā)送到控制電路708。在另一實(shí)施例中，狀態(tài)機(jī)會(huì)把存儲(chǔ)器地址或字線地址發(fā)送到開關(guān)控制 電路708。開關(guān)控制電路708從狀態(tài)機(jī)接收到的信息用于確定是將字線連接到公共電壓還 是單獨(dú)可控電壓。圖16是描述開關(guān)控制電路708的操作的真值表。第一列(WL0-15)對(duì)應(yīng)于區(qū)域0，第二列(WL16-23)對(duì)應(yīng)于區(qū)域1，第三列(WL24-31)對(duì)應(yīng)于區(qū)域2，第四列(WL32-39)對(duì) 應(yīng)區(qū)域3，第五列(WL40-47)對(duì)應(yīng)于區(qū)域4，第六列(WL48-63)對(duì)應(yīng)于區(qū)域5。開關(guān)控制電 路708的輸出包括八個(gè)輸出信號(hào)(“連接0到7”、“連接8到15”、“連接16到23”，“連接 24到31”，“連接32到39”，“連接40到47”，“連接48到55”，“連接56到63”)。圖16的 表指示關(guān)于狀態(tài)機(jī)222進(jìn)行區(qū)域選擇所基于的輸出信號(hào)中的每一個(gè)輸出信號(hào)的值。這八個(gè) 輸出信號(hào)用于控制開關(guān)集合。例如，如圖15所描述的那樣，輸出信號(hào)“連接0到7”連接到 用于信號(hào)線CGI0、CGI1……CGI7的開關(guān)。這些信號(hào)線連接到字線。例如，CGIO連接到字線 WLO，CGIl連接到字線WLl，……CGI7連接到字線WL7。CGIO的開關(guān)在輸入CGAO與CGU之 間進(jìn)行選取，用于CGIl的開關(guān)在輸入CGAl與CGU之間進(jìn)行開關(guān)，……，用于CGI7的開關(guān) 在CGA7與CGU之間進(jìn)行開關(guān)。從圖13可見，每一字線在CGU與CGA、CGB或CGC中的預(yù)選 的一個(gè)之間進(jìn)行開關(guān)。
圖17是描述用于實(shí)現(xiàn)圖15的開關(guān)的一個(gè)實(shí)施例的示意圖。例如，圖17描述圖15 的框716內(nèi)的部件的一種實(shí)現(xiàn)。圖17的部件也可以用于實(shí)現(xiàn)其它輸出信號(hào)的其它開關(guān)集 合。圖17示出輸出“連接0到7”被發(fā)送到晶體管722的基極，并且輸入到反相器720。反 相器720的輸出被提供給晶體管724的基極。晶體管722還連接到地、晶體管726和晶體 管728。晶體管726和728連接到電源。晶體管730的基極從晶體管726、728和724接收 其輸入。晶體管730連接到信號(hào)CGIO和CGA0，并且用于有選擇地將CGIO連接到CGA0。晶 體管734……738按與晶體管730相同方式受控。晶體管732基極的輸入是從晶體管722 和726接收的。晶體管736……740按與晶體管732相同方式受控。晶體管732用于有選 擇地將CGIO連接到CGU，晶體管734用于有選擇地將CGIl連接到CGA1，晶體管736用于有 選擇地將CGIl連接到CGU，……晶體管738用于有選擇地將CGI7連接到CGA7，晶體管740 用于將CGI7連接到CGU。圖18是描述用于操作圖14所示系統(tǒng)的處理的一個(gè)實(shí)施例的流程圖。在步驟760中，控制電路220接收數(shù)據(jù)存取操作請(qǐng)求。數(shù)據(jù)存取操作可以包括編程操作或讀取操作。在 其它實(shí)施例中，也可以利用其它類型的數(shù)據(jù)存取操作。在某些實(shí)現(xiàn)方式中，控制器244可以 接收數(shù)據(jù)存取操作請(qǐng)求。在步驟762中，確定被選擇的字線，用于數(shù)據(jù)存取操作。被選字線 可以由控制器244或狀態(tài)機(jī)222確定。確定哪條字線是被選字線取決于哪些存儲(chǔ)器單元被 尋址用于編程或讀取操作。該處理是現(xiàn)有技術(shù)中公知的。在步驟764中，控制器244或狀 態(tài)機(jī)222將確定哪個(gè)字線集合需要被單獨(dú)受控以用于數(shù)據(jù)存取操作，因而應(yīng)連接到分離的 單獨(dú)可控電壓(或其它類型)源。在某些實(shí)施例中，步驟764的處理基于編程方案(包括 引導(dǎo)方案)或讀取方案(包括提供補(bǔ)償)。在步驟766中，控制器244或狀態(tài)機(jī)222將確 定哪個(gè)字線將不需要單獨(dú)受控以用于數(shù)據(jù)存取操作，因而可以連接到公共電壓(或其它類 型)源。例如，步驟766可以包括確定哪些字線可以連接到Vread和/或哪些字線可以連 接到Vpass。在一個(gè)實(shí)施例中，基于與關(guān)于數(shù)據(jù)存取操作的所選字線的接近性，確定將每一 字線連接到第一公共信號(hào)源還是連接到單獨(dú)可控的分離的信號(hào)源。在步驟768中，根據(jù)圖13的圖線，需要單獨(dú)受控的這些字線將由橋電路(經(jīng)由CGI 線和解碼器)(直接或間接)連接到關(guān)于分離的單獨(dú)可控電壓發(fā)生器(例如對(duì)應(yīng)于CGA、 CGB、CGC)的驅(qū)動(dòng)器。在步驟770中，可以連接到公共電壓(例如CGU)的字線將在步驟770 中由橋電路(經(jīng)由CGI線和解碼器)(直接或間接)連接到適當(dāng)?shù)尿?qū)動(dòng)器。在一個(gè)實(shí)施例 中，所有要連接到CGU的字線連接到單個(gè)驅(qū)動(dòng)器。在另一實(shí)施例中，可以基于功率、光阻抗 等使用多于一個(gè)的驅(qū)動(dòng)器來驅(qū)動(dòng)CGU。在步驟772中，在繼續(xù)保持上述連接的同時(shí)，執(zhí)行數(shù) 據(jù)存取操作。如果執(zhí)行讀取操作，則在適當(dāng)時(shí)候，被讀取的數(shù)據(jù)可以被報(bào)告給主機(jī)232的控 制器244。注意，在可替換實(shí)施例中，可以執(zhí)行步驟762-772的處理，而不從外部實(shí)體接收數(shù) 據(jù)存取操作請(qǐng)求。例如，系統(tǒng)可能正進(jìn)行垃圾收集、清理或者其它維護(hù)操作。圖19是單個(gè)芯片上具有兩個(gè)存儲(chǔ)器陣列902和904的可替換實(shí)施例。每一存儲(chǔ) 器陣列具有其自身的解碼器集合(例如解碼器906和908)、其自身的CGI線集合以及其自 身的字線集合(例如用于陣列902的字線、以及用于陣列904的字線)。雖然圖19示出在 每一存儲(chǔ)器陣列的一側(cè)的解碼器，但在其它實(shí)施例中，解碼器可以存在于兩個(gè)存儲(chǔ)器陣列 的兩側(cè)。圖19還示出電壓發(fā)生器916、驅(qū)動(dòng)器914、橋電路910以及橋電路912。電壓發(fā)生 器916從狀態(tài)機(jī)222接收區(qū)域地址，并且將一個(gè)或多個(gè)適當(dāng)電壓發(fā)送到驅(qū)動(dòng)器914。驅(qū)動(dòng)器914將單獨(dú)可控電壓和公共的一個(gè)或多個(gè)電壓發(fā)送到橋電路910和橋電路912。橋電路 910包括開關(guān)集合，如上所述，用于提供從驅(qū)動(dòng)器914到存儲(chǔ)器陣列902的適當(dāng)字線的連接。 橋電路912包括開關(guān)，如上所述，用于提供從驅(qū)動(dòng)器914到存儲(chǔ)器陣列904的適當(dāng)字線的連接。圖20是用于基于關(guān)于存儲(chǔ)器存取操作的所選字線將字線分配給適當(dāng)驅(qū)動(dòng)器的圖 線的另一示例。圖20與圖13相似，然而，每一區(qū)域的邊界是不同的。例如，在圖20中，區(qū) 域0針對(duì)WL0-WL23，區(qū)域1針對(duì)WL24-WL31，區(qū)域2針對(duì)WL32-WL39，區(qū)域3針對(duì)WL40-WL47， 區(qū)域4針對(duì)WL48-WL55,區(qū)域5針對(duì)WL56-WL63。圖21描述用于將字線連接到另一實(shí)施例的驅(qū)動(dòng)器的圖線。于2007年3月21日提 交的美國專利申請(qǐng) No. 11/688，874"Adjusting Resistance of NonvolatileMemory Using Dummy Memory Cells”提供了具有存儲(chǔ)器單元和連接到啞元(dummy)存儲(chǔ)器單元的啞元字 線的非易失性存儲(chǔ)器系統(tǒng)的示例。圖21的圖線提供用于存儲(chǔ)器系統(tǒng)的連接信息，所述存 儲(chǔ)器系統(tǒng)包括啞元字線(WL DO和WLD1)。可見，WL DO和WL Dl分別被指定為與提供電壓 CGDD和CGDS的兩個(gè)或更多驅(qū)動(dòng)器永久連接，基于特定應(yīng)用，電壓CGDD和CGDS是用于啞元 字線的適當(dāng)電壓。注意，在某些實(shí)施例中，可以有多于或少于兩個(gè)啞元字線。對(duì)于其它字線 的其它分配方式與圖13相似。圖22提供了提供多于一個(gè)公共信號(hào)的另一實(shí)施例的圖線。在一種示例實(shí)現(xiàn)方式 中，源極側(cè)的這些未被選存儲(chǔ)器單元被提供一個(gè)公共信號(hào)CGUS，而漏極側(cè)的這些存儲(chǔ)器單 元被提供另一公共信號(hào)CGUD。CGA、CGB和CGC的分配與圖13相同。不接收CGA、CGB或CGC 的字線WL0-WL31將被分配給CGUS。未被分配給CGA、CGB或CGC的字線WL32-WL63將被分 配給CGUD。這種布置允許每一開關(guān)仍為2轉(zhuǎn)1開關(guān)。注意，在其它實(shí)施例中，可以使用多于 兩個(gè)公共信號(hào)。圖23提供另一實(shí)施例的圖線，其僅提供兩組單獨(dú)可控信號(hào)。所述組中的一組將包 括被選字線。在圖23的實(shí)施例中，組0、2、4和6將在CGA與CGU之間選擇，而組1、3、5和 7將從CGB與CGU選擇。組0包括WL0-WL7。組1包括WL9-WL15。組2包括WL16-WL23。 組 3 包括 WL24-WL31。組 4 包括 WL32-WL39。組 5 包括 WL40-WL47。組 6 包括 WL48-WL55。 組7包括WL56-WL63。區(qū)域0對(duì)應(yīng)于WLO-WLl 1。區(qū)域1對(duì)應(yīng)于WL12-WL19。區(qū)域2對(duì)應(yīng)于 WL20-WL27。區(qū)域3對(duì)應(yīng)于WL28-WL35。區(qū)域4對(duì)應(yīng)于WL36-WL43。區(qū)域5對(duì)應(yīng)于WL44-WL51。 區(qū)域6對(duì)應(yīng)于WL52-WL63。例如，如果所選字線在區(qū)域3中，則CGB連接到WL24-WL31，CGA 連接到WL32-39，并且CGU連接到其它字線。為了進(jìn)行說明和描述，已經(jīng)提出了對(duì)本發(fā)明優(yōu)選實(shí)施例的前面詳細(xì)描述。并非旨 在將本發(fā)明囊括或者限制為所公開的特定形式。根據(jù)以上教導(dǎo)，可進(jìn)行很多修改和變化。選 取所描述的實(shí)施例，以最佳地解釋本發(fā)明的原理及其實(shí)際應(yīng)用，由此使得本領(lǐng)域技術(shù)人員 能夠以各個(gè)實(shí)施例以及適用于特定使用的各個(gè)修改來最佳地利用本發(fā)明。本發(fā)明的范圍意 圖由所附權(quán)利要求所限定。
權(quán)利要求
一種非易失性存儲(chǔ)裝置，包括第一多個(gè)非易失性存儲(chǔ)元件；第一控制線集合，其與所述第一組非易失性存儲(chǔ)元件通信；第一信號(hào)源；單獨(dú)受控信號(hào)源集合；第一橋電路，其與所述第一控制線集合、所述單獨(dú)受控信號(hào)源集合以及所述第一信號(hào)源通信，所述第一橋電路單獨(dú)且有選擇地將所述第一控制線集合中的每一控制線連接到所述第一信號(hào)源或者所述單獨(dú)受控信號(hào)源集合中的一個(gè)信號(hào)源；以及控制電路，其與所述第一橋電路通信。
2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中 所述第一控制線集合是字線；所述單獨(dú)受控信號(hào)源集合包括與電壓發(fā)生器通信的驅(qū)動(dòng)器集合；以及 所述控制電路控制所述單獨(dú)受控信號(hào)源來提供用于讀取或編程操作的適當(dāng)電壓。
3.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)裝置，其中所述第一橋電路包括多個(gè)開關(guān)，其將每一字線有選擇地連接到所述第一信號(hào)源或者所 述驅(qū)動(dòng)器中適合的一個(gè)驅(qū)動(dòng)器。
4.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中 所述第一控制線集合是字線；所述字線劃分為相鄰字線組；以及所述第一橋電路將第一相鄰字線組連接到所述單獨(dú)受控信號(hào)源的第一子集，所述第一 相鄰字線組包括用于數(shù)據(jù)存取操作的被選字線，所述第一橋電路將鄰近所述第一組的附加 相鄰字線組連接到所述單獨(dú)受控信號(hào)源的其它子集。
5.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中所述第一橋電路基于與用于數(shù)據(jù)存取操作的被選控制線的接近性來將所述第一控制 線集合的每一控制線連接到所述第一信號(hào)源或者所述單獨(dú)受控信號(hào)源之一；以及在所述第一控制線集合的每一控制線基于與用于所述數(shù)據(jù)存取操作的所述被選控制 線的接近性而連接到所述第一信號(hào)源或所述單獨(dú)受控信號(hào)源之一時(shí)，所述控制電路執(zhí)行所 述數(shù)據(jù)存取操作。
6.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中 所述第一控制線集合是字線；所述字線劃分為相鄰字線組；以及所述第一橋電路將第一相鄰字線組連接到所述單獨(dú)受控信號(hào)源的第一子集，所述第一 相鄰字線組包括用于數(shù)據(jù)存取操作的被選字線，所述第一橋電路將鄰近于所述第一組的附 加相鄰字線組連接到所述單獨(dú)受控信號(hào)源的第二子集。
7.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中 所述第一控制線集合包括數(shù)據(jù)字線和啞元字線；所述單獨(dú)受控信號(hào)源集合包括與電壓發(fā)生器通信的驅(qū)動(dòng)器集合； 所述電壓發(fā)生器包括用于所述啞元字線的一個(gè)或多個(gè)電壓發(fā)生器；以及 所述橋電路將所述啞元字線連接到用于所述啞元字線的一個(gè)或多個(gè)電壓發(fā)生器。
8.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括 第二多個(gè)非易失性存儲(chǔ)元件；第二控制線集合，其與所述第二組非易失性存儲(chǔ)元件通信；以及 第二橋電路，其與所述第二控制線集合、所述單獨(dú)受控信號(hào)源集合以及所述第一信號(hào) 源通信，所述第二橋電路單獨(dú)且有選擇地將所述第二控制線集合中的每一控制線連接到所 述第一信號(hào)源或者所述單獨(dú)受控信號(hào)源集合中的一個(gè)信號(hào)源。
9.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括 第二多個(gè)非易失性存儲(chǔ)元件；第二控制線集合，其與所述第二組非易失性存儲(chǔ)元件通信；以及 第二信號(hào)源，所述第一橋電路單獨(dú)且有選擇地將所述第二控制線集合中的控制線連接 到第二信號(hào)源或者所述單獨(dú)受控信號(hào)源集合中的一個(gè)信號(hào)源。
10.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中所述控制電路將信息提供給所述第一橋電路，指示所述第一控制線集合中的哪一個(gè)應(yīng) 連接到所述第一信號(hào)源，以及所述第一控制線集合中的哪一個(gè)應(yīng)連接到所述單獨(dú)受控信號(hào) 源集合。
11.根據(jù)權(quán)利要求10所述的非易失性存儲(chǔ)裝置，其中 所述第一控制線集合是字線；以及所述第一橋電路單獨(dú)且有選擇地經(jīng)由信號(hào)線和所述字線與所述橋電路之間的解碼器 將每一所述字線連接到所述第一信號(hào)源或者所述單獨(dú)受控信號(hào)源集合之一。
12.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中 所述第一多個(gè)非易失性存儲(chǔ)元件是閃速存儲(chǔ)器設(shè)備。
13.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中 所述第一多個(gè)非易失性存儲(chǔ)元件是NAND閃速存儲(chǔ)器設(shè)備。
14.一種操作非易失性存儲(chǔ)的方法，包括基于與用于數(shù)據(jù)存取操作的被選控制線的接近性而將第一控制線集合的每一控制線 連接到第一公共信號(hào)源或者多個(gè)分離的信號(hào)源的分離的信號(hào)源，所述第一控制線集合與所 述非易失性存儲(chǔ)通信；以及在基于與用于所述數(shù)據(jù)存取操作的所述被選控制線的接近性而連接到所述第一公共 信號(hào)源或所述分離的信號(hào)源時(shí)，執(zhí)行所述數(shù)據(jù)存取操作。
15.根據(jù)權(quán)利要求14的方法，其中 所述第一控制線集合是字線集合； 所述字線集合劃分為相鄰字線組；所述方法包括標(biāo)識(shí)包括所述被選控制線的第一相鄰字線組中的字線，并且標(biāo)識(shí)鄰近 于所述第一組的第二相鄰字線組中的字線；以及所述連接每一控制線包括將所述第一組和所述第二組中的字線連接到分離的信號(hào)源。
16.根據(jù)權(quán)利要求14所述的方法，還包括確定用于所述數(shù)據(jù)存取操作的被選字線，所述第一控制線集合是字線集合； 基于與所述被選字線的接近性來確定用于所述數(shù)據(jù)存取操作的待單獨(dú)受控的所述字線的第一子集；以及基于與所述被選字線的接近性來確定對(duì)于所述數(shù)據(jù)存取操作并不單獨(dú)受控的字線的 第二子集，所述連接包括將字線的所述第一子集連接到分離的信號(hào)源，并且將字線的所述 第二子集連接到所述公共信號(hào)源。
17.根據(jù)權(quán)利要求16的方法，其中 所述字線集合劃分為相鄰字線組；以及所述確定所述字線的第一子集包括標(biāo)識(shí)包括所述被選字線的第一相鄰字線組中的字 線，并且標(biāo)識(shí)鄰近所述第一組的附加相鄰字線組中的字線。
18.根據(jù)權(quán)利要求16所述的方法，其中 所述字線集合劃分為相鄰字線組；以及所述確定所述字線的第一子集包括標(biāo)識(shí)包括所述被選字線的第一相鄰字線組中的字 線，并且標(biāo)識(shí)鄰近所述第一組的第二相鄰字線組中的字線。
19.根據(jù)權(quán)利要求16所述的方法，其中 所述數(shù)據(jù)存取操作是讀取操作；所述公共信號(hào)源提供電壓，以打開未被選非易失性存儲(chǔ)元件；以及 所述分離的信號(hào)源提供讀取比較電壓、一個(gè)或多個(gè)補(bǔ)償電壓、以及用于打開未被選非 易失性存儲(chǔ)元件的所述電壓。
20.根據(jù)權(quán)利要求16所述的方法，其中 所述數(shù)據(jù)存取操作是編程操作；所述公共信號(hào)源提供通過電壓；以及所述分離的信號(hào)源提供編程電壓、隔離電壓、中間電壓、以及所述通過電壓。
21.根據(jù)權(quán)利要求14所述的方法，還包括將不同電壓提供給啞元字線，所述公共信號(hào)源和所述分離的信號(hào)源是電壓源。
22.根據(jù)權(quán)利要求14所述的方法，還包括基于與用于所述數(shù)據(jù)存取操作的所述被選控制線的接近性而將第二控制線集合的每 一控制線連接到第二公共信號(hào)源或者所述多個(gè)分離的信號(hào)源之一，在基于與用于所述數(shù)據(jù) 存取操作的所述被選控制線的接近性而將所述第二集合的每一控制線連接到所述第二公 共信號(hào)源或所述多個(gè)分離的信號(hào)源之一時(shí)，執(zhí)行所述數(shù)據(jù)存取操作。
23.根據(jù)權(quán)利要求14所述的方法，其中 所述控制線集合是字線。
24.根據(jù)權(quán)利要求14所述的方法，其中 所述非易失性存儲(chǔ)是閃速存儲(chǔ)器。
25.根據(jù)權(quán)利要求14所述的方法，其中 所述第一控制線集合是字線集合；所述連接第一控制線集合的每一控制線包括經(jīng)由解碼器、信號(hào)線和橋電路將所述字 線連接到所述第一公共信號(hào)源或者連接到所述多個(gè)分離的信號(hào)源的分離的信號(hào)源。
全文摘要
一種非易失性存儲(chǔ)系統(tǒng)，通過具有用于憑借字線控制而需要字線的未被選字線的子集的單獨(dú)可控驅(qū)動(dòng)器的有限集合，該非易失性存儲(chǔ)系統(tǒng)包括比字線更少的字線驅(qū)動(dòng)器，并且使其余字線連接到公共源。
文檔編號(hào)G11C16/08GK101802925SQ200880106793
公開日2010年8月11日 申請(qǐng)日期2008年8月28日 優(yōu)先權(quán)日2007年9月14日
發(fā)明者美輪取 申請(qǐng)人:桑迪士克股份有限公司