專利名稱：多級閃存的系統(tǒng)性糾錯的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器電路，以及更具體地涉及閃存裝置中的糾錯。
技術(shù)背景 例如USB-端口大容量閃存裝置、SD卡、XD卡以及緊湊型閃存卡的高密度閃存通常 使用先進(jìn)的錯誤保護(hù)/校正數(shù)據(jù)處理，例如BCH(Bose，Ray-Chaudhuri，Hocquenhem)以及 Reed-Soloman糾錯碼，用于校正從閃存內(nèi)讀取的缺陷或錯誤的位。高密度閃存通常被限制 在大約8千兆的最大容量。高密度閃存技術(shù)的發(fā)展導(dǎo)致每個芯片有更多的存儲單元、存儲 大于2個二進(jìn)制位信息的存儲單元，以及更加復(fù)雜的糾錯技術(shù)。單級存儲器存儲單元(SLC)包括被表示為兩個存儲電荷電平之一的單個二進(jìn)制 位信息。當(dāng)從閃存中讀取數(shù)據(jù)時，讀出放大器檢測存儲在閃存單元中的電荷數(shù)量。讀出放 大器通常基于所檢測到的電荷電平來產(chǎn)生數(shù)字輸出值，但是某些讀出放大器可能產(chǎn)生模擬 輸出值。圖IA示出了現(xiàn)有技術(shù)的SLC閃存100，其具有存儲陣列101以及讀出放大器單元 102。SLC閃存100在被尋址并被讀取時產(chǎn)生數(shù)字輸出值。存儲陣列101包括被特定行驅(qū) 動器(圖中未示出)尋址的SLC閃存單元103。讀出放大器單元102包括i)讀出放大器 104，其感測存儲在特定SLC中的電荷，以及ii)列解碼器105 (或數(shù)字多路復(fù)用器)，基于讀 出放大器104中相應(yīng)的一個的輸出和唯一列地址來提供特定二進(jìn)制位值。閃存已經(jīng)從包括單個二進(jìn)制位(兩級電荷存儲)的SLC演變成包括多個信息位的 多級單元(MLC)。目前，MLC的通用實施方式包括2個二進(jìn)制位信息，每個位對被表示為存 儲在該單元中的四個可用離散電荷電平之一。存在多種技術(shù)來檢測MLC的數(shù)據(jù)狀態(tài)。對于能夠以四個離散電平之一來存儲兩位 數(shù)據(jù)的MLC來說，一種技術(shù)是使用多個讀出放大器，每個讀出放大器能夠在該單元中的四 個可能的電荷電平中的兩個電平之間進(jìn)行區(qū)分。與圖IA中示出的SLC閃存具有與每列相 關(guān)聯(lián)的一個讀出放大器相反，如圖IB的現(xiàn)有技術(shù)的MLC閃存110中所示的，多個讀出放大 器與MLC閃存的每列相關(guān)聯(lián)。MLC閃存110包括MLC存儲陣列111的MLC閃存單元113，以及具有多個讀出放大 器(MSA) 114的讀出放大器單元112，以及列解碼器115。表1示出了使用MSA的三個讀出 放大器的兩種示例性方法，在由列解碼器115解碼時，其根據(jù)MSA中的讀出放大器輸出電平 的邏輯組合產(chǎn)生輸出2-位數(shù)據(jù)碼(00，01，10，11)。表 1 MLC閃存的另一技術(shù)是使用一個讀出放大器，其在時間順序上在三個不同電平對 之間進(jìn)行區(qū)分(順序讀出放大器)。與多級讀出放大器方法相比，使用順序讀出放大器通常 導(dǎo)致例如在集成電路(IC)實施方式中的更小的面積。然而，因為讀出是反復(fù)的，所以使用 順序讀出放大器花費(fèi)更長的時間段來進(jìn)行電平檢測。圖IC中示出了現(xiàn)有技術(shù)的順序讀出 放大器MLC閃存120。順序讀出放大器MLC閃存120包括具有MLC 123的MLC存儲單元陣 列121，以及具有順序讀出放大器(SSA) 124的讀出放大器單元122，以及控制邏輯126。SSA 124被設(shè)計用于MLC 123中的不同電荷電平的順序區(qū)分，以及控制邏輯126控制讀出放大器 的時間順序。閃存單元通過在閃存單元中如下存儲電荷來存儲數(shù)據(jù)。在寫操作期間，電子被注 入單元中的電荷存儲結(jié)構(gòu)或從電荷存儲結(jié)構(gòu)中被抽取出。主要使用具有與所存儲的電荷成 比例的閾值電壓的MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)晶體管實現(xiàn)該單元。如果 MOSFET是N-溝道晶體管，則所存儲的負(fù)電荷的數(shù)量越大，閾值電壓越高。如果MOSFET是 P-溝道晶體管，則所存儲的負(fù)電荷的數(shù)量越大，閾值電壓越低。在MLC單元中，存在2N個電 荷存儲電平(CLS)，其中N是存儲在單元中的位的數(shù)量(例如，如果N = 2，則CSL = 4，以及 如果N = 4，則CSL= 16)。閃存單元中的兩種常用類型的電荷存儲結(jié)構(gòu)現(xiàn)已商業(yè)生產(chǎn)。最 常用的是浮置多晶硅柵結(jié)構(gòu)。電荷存儲在完全被電介質(zhì)材料圍繞的導(dǎo)電多晶硅柵上。稍不 常用的電荷存儲結(jié)構(gòu)是氧化物-氮化物-氧化物(ONO)柵電介質(zhì)結(jié)構(gòu)，其中，電荷被保留在 非導(dǎo)電電介質(zhì)結(jié)構(gòu)中。 在任一情況下，圍繞電荷存儲結(jié)構(gòu)的電介質(zhì)材料理想情況下可以防止電荷在任何 情況下泄漏出或泄漏至電荷存儲結(jié)構(gòu)。然而，在實踐中，電荷以取決于結(jié)構(gòu)的物理和電特性 的速度泄漏。為了具有高質(zhì)量的閃存單元，電荷損失或增益的速度應(yīng)該非常低(例如以年 來測量)。在此使用術(shù)語“電荷漂移”來表示電荷泄漏出或泄漏至單元的電荷存儲結(jié)構(gòu)。單 元閾值電壓隨著電荷泄漏出或泄漏至電荷存儲結(jié)構(gòu)而緩慢地上移或下移，并且在此使用術(shù) 語“閾值漂移”來表示與電荷漂移相關(guān)聯(lián)的閾值電壓的變化。

發(fā)明內(nèi)容
在一個實施例中，本發(fā)明通過從MLC存儲器中讀取校準(zhǔn)數(shù)據(jù)并將所讀取的校正數(shù) 據(jù)與正確的校正數(shù)據(jù)進(jìn)行比較來對從多級單元(MLC)存儲器中讀取的數(shù)據(jù)中的系統(tǒng)性錯 誤進(jìn)行糾錯。基于比較結(jié)果在所讀取的校正數(shù)據(jù)中檢測系統(tǒng)性錯誤，以及檢測系統(tǒng)性錯誤的漂移?；谒_定的漂移產(chǎn)生一個或多個反饋信號以校正該漂移。


本發(fā)明的其他方面、特征以及優(yōu)點(diǎn)將由下面的具體描述、所附權(quán)利要求以及附圖 而更加完全顯而易見，附圖中相同的參考標(biāo)號表示類似或相同的元件。圖IA示出了現(xiàn)有技術(shù)的單級存儲器存儲單元(SLC)閃存；圖IB示出了現(xiàn)有技術(shù)的多級存儲器存儲單元(MLC)閃存； 圖IC示出了現(xiàn)有技術(shù)的順序讀出放大器MLC閃存；圖2示出了使用本發(fā)明的示例性實施例的多級閃存核心；以及圖3示出了由圖2的多級閃存核心使用的錯誤保護(hù)的示例性方法。
具體實施例方式根據(jù)本發(fā)明的示例性實施例，在讀取多級閃存時，多級閃存使用系統(tǒng)性錯誤的糾 錯，其中糾錯包括i)檢測每個系統(tǒng)性錯誤， )反饋系統(tǒng)性錯誤至存儲器中的電路，以及 iii)在該該電路中隨后調(diào)節(jié)以使得在多級閃存的輸出信號中進(jìn)行系統(tǒng)性錯誤的校正。圖2 示出了使用本發(fā)明的示例性實施例的多級閃存200。對于所描述的圖2的實施例，示出了具 有模擬輸出的閃存結(jié)構(gòu)(例如，模擬多路復(fù)用器輸出)，但是本發(fā)明不局限于此，并且可以 被應(yīng)用于各種閃存結(jié)構(gòu)，例如，參考圖IB和圖IC所描述那些閃存結(jié)構(gòu)(例如數(shù)字多路復(fù)用 器輸出)。多級閃存200包括存儲器陣列201的多級單元(MLC) 203，以及具有單個讀出放大 器(SSA) 204的讀出放大器單元202，其中每個SSA 204與MLC閃存單元的列相關(guān)聯(lián)。每個 SSA 204產(chǎn)生與被讀取的相關(guān)聯(lián)其中一個MLC 203內(nèi)的電荷電平成比例的模擬輸出值。模 擬輸出形成在時間順序上被模擬多路復(fù)用器205組合的系列讀出放大器輸出值，以產(chǎn)生表 示被寫入一組MLC閃存單元203的多級數(shù)據(jù)的連續(xù)模擬波形。行驅(qū)動塊206包括用于存儲 陣列201的行驅(qū)動器，其被用于在寫數(shù)據(jù)或讀數(shù)據(jù)時電驅(qū)動MLC 203的行。根據(jù)本發(fā)明的示例性實施例，多級閃存200還包括糾錯控制電路(ECCC) 207，以及 錯誤處理器208。ECCC 207和錯誤處理器208的操作在下面進(jìn)行描述。在MLC單元中，在具有數(shù)字輸出的存儲器(例如圖IB和IC中示出的存儲器)中， 相對小的電荷泄漏以及相關(guān)聯(lián)的閾值改變，使得讀出放大器的輸出從一個二進(jìn)制數(shù)漂移至 相鄰或相近的二進(jìn)制數(shù)。在具有模擬輸出的存儲器(例如圖ID中示出的存儲器)中，相對 小的電荷泄漏以及相關(guān)聯(lián)的閾值改變導(dǎo)致模擬輸出電壓的漂移。在此使用術(shù)語“讀出放大 器輸出漂移”表示，由于相關(guān)聯(lián)的電荷/閾值漂移導(dǎo)致的來自讀出放大器的數(shù)字或模擬輸出 值的改變。讀出放大器輸出漂移被反映在數(shù)字列多路復(fù)用器(圖IB和1C)的數(shù)字輸出值 和/或模擬多路復(fù)用器(圖1D)的模擬輸出信號中。如在此所使用的，術(shù)語“輸出信號漂 移”包括來自相應(yīng)的數(shù)字或模擬多路復(fù)用器的數(shù)字或模擬輸出信號漂移。對于大容量存儲器類型的裝置，相對長的數(shù)據(jù)流或扇區(qū)同時被存儲。忽略單元之 間的差別，存儲一個扇區(qū)數(shù)據(jù)的單元可能表現(xiàn)出幾乎相同速度的電荷泄漏或衰減。電荷泄 漏導(dǎo)致整個扇區(qū)的數(shù)字或模擬輸出信號中的系統(tǒng)性輸出信號漂移。每個單元可能基本上呈 現(xiàn)出在相同方向上且數(shù)量相同的電荷漂移，但是可能根據(jù)存儲在單元中的數(shù)據(jù)而存在電荷漂移中的微小的差別。根據(jù)本發(fā)明的示例性實施例，檢測系統(tǒng)性錯誤。系統(tǒng)性錯誤發(fā)生在來自單元的包 含連續(xù)數(shù)據(jù)流(例如一個或多個數(shù)據(jù)扇區(qū))的長串讀取數(shù)據(jù)中。在該數(shù)據(jù)流中的值通常作 為連續(xù)數(shù)據(jù)流在幾乎同一時間被寫入。當(dāng)被寫入時，其他數(shù)據(jù)值可以被附加或插入該數(shù)據(jù) 流中，其可以被用來校準(zhǔn)信號。其他數(shù)據(jù)值在此被定義為術(shù)語校準(zhǔn)數(shù)據(jù)或校準(zhǔn)位。
轉(zhuǎn)到圖2，當(dāng)從多級閃存200讀取該數(shù)據(jù)流時，錯誤處理器208注意到從存儲器讀 取的數(shù)據(jù)中存在校準(zhǔn)數(shù)據(jù)。因此，錯誤處理器208可以檢測從多級閃存200讀取的校準(zhǔn)數(shù) 據(jù)并將其與期望(正確的)校準(zhǔn)數(shù)據(jù)進(jìn)行比較。錯誤處理器208通過讀取的校準(zhǔn)數(shù)據(jù)與原 始寫入的正確校準(zhǔn)數(shù)據(jù)的偏離來檢測系統(tǒng)性輸出信號漂移。錯誤處理器208將表示系統(tǒng)性 輸出信號漂移的信號發(fā)送至ECCC 207。ECCC 207產(chǎn)生通常應(yīng)用于多級閃存200中的一個或多個可調(diào)節(jié)電路以校正系統(tǒng) 性錯誤的信號。例如，反饋信號可以被應(yīng)用于模擬多路復(fù)用器205，使得模擬多路復(fù)用器 205增加偏置電壓至其輸出信號以抵消系統(tǒng)性模擬輸出信號漂移?？蛇x地，反饋信號可以被 應(yīng)用于SSA 204以抵消系統(tǒng)性模擬讀出放大器輸出漂移?？蛇x地，當(dāng)讀取每個MLC 203以 補(bǔ)償讀出放大器輸出漂移和/或輸出信號漂移時，反饋信號可以被應(yīng)用于行驅(qū)動器塊206 以調(diào)節(jié)(例如，提高)來自行驅(qū)動電路的行電壓，以引起列電壓上的系統(tǒng)性改變。一個或多 個這些反饋信號選擇可以被單獨(dú)或組合使用。校正調(diào)節(jié)來自模擬多路復(fù)用器205的輸出信 號，以正確地反映原始被寫入單元組中包括順序數(shù)據(jù)的數(shù)據(jù)。當(dāng)本發(fā)明的實施例被用于具有多個讀出放大器、具有順序讀出的讀出放大器和/ 或提供輸出信號的數(shù)字多路復(fù)用器的系統(tǒng)時，可以產(chǎn)生類似類型的反饋信號。例如，應(yīng)用于 數(shù)字多路復(fù)用器的反饋信號可以簡單地調(diào)節(jié)其輸出信號以抵消系統(tǒng)性輸出信號漂移，以及 提供應(yīng)用于多個讀出放大器(MSA)(或具有順序讀取的讀出放大器)的反饋信號，從而抵消 每個MSA的系統(tǒng)性模擬讀出放大器輸出漂移。圖3示出了由圖2的多級閃存核心使用的錯誤保護(hù)的示例性方法。在步驟301， 從存儲器讀取校準(zhǔn)數(shù)據(jù)，在步驟302，讀取的校準(zhǔn)數(shù)據(jù)與正確的校準(zhǔn)數(shù)據(jù)進(jìn)行比較。在步驟 303，該方法檢測讀取的校準(zhǔn)數(shù)據(jù)中的系統(tǒng)性錯誤，以及在步驟304，確定系統(tǒng)性錯誤的漂 移。在步驟305，基于所確定的漂移產(chǎn)生一個或多個反饋信號，以及在步驟306，多級閃存中 的電路的操作被調(diào)節(jié)以校正該漂移。因為期望在開始讀取任何特定順序數(shù)據(jù)組之后很快校正漂移，所以校準(zhǔn)數(shù)據(jù)可能 通常為第一個被讀取的數(shù)據(jù)。本領(lǐng)域已知的其他糾錯技術(shù)可以與此處的教導(dǎo)一起使用來 在進(jìn)行調(diào)節(jié)之前進(jìn)行糾錯。可能存在其他類型的錯誤，以及可以使用方法與本發(fā)明的糾錯 技術(shù)的組合來校正這些其他類型的錯誤。例如，Hamming或塊糾錯碼技術(shù)(ECC)可以被用 來校正較小(扇區(qū)片段)數(shù)據(jù)(字)組中的單個位錯誤。在該種情況下，除了使用用于 系統(tǒng)性或漂移類型錯誤的本發(fā)明的實施例之外，使用ECC校正非系統(tǒng)性錯誤，或運(yùn)動類型 (sporttype)的錯誤。取決于存儲在單元中的數(shù)據(jù)，可能會發(fā)生電荷漂移中的微小錯誤。如果MLC單元 存儲4位數(shù)據(jù)，16個離散的電荷電平是可能的。電荷衰減或電荷漂移的速度可以由存儲在 單元中的電荷量來調(diào)節(jié)。例如，對應(yīng)于存儲的最大負(fù)電荷(電荷電平16)的所存儲的負(fù)電 荷可能最快地泄漏出電荷存儲節(jié)點(diǎn)；對應(yīng)于存儲的最小負(fù)電荷(電荷電平1)的所存儲的負(fù)電荷可能最快地泄漏至電荷存儲節(jié)點(diǎn)；對應(yīng)于所存儲的僅高于中間負(fù)電荷(電荷電平9)的 所存儲的負(fù)電荷可能最慢地泄露出電荷節(jié)點(diǎn)；以及對應(yīng)于存儲的僅低于中間負(fù)電荷(電荷 電平8)的所存儲的負(fù)電荷可能最慢地泄漏至電荷節(jié)點(diǎn)。錯誤處理器208和ECCC 207可以 被設(shè)計為補(bǔ)償該調(diào)節(jié)。 圖2的示例性實施例示出了作為位于多級閃存核心之外的電路的錯誤處理器208 和ECCC 207，但是本發(fā)明不限于此。實踐中，糾錯控制電路可以分布在多級閃存核心上，或 可以位于多級閃存核心之外的獨(dú)立的集成電路(IC)上。在此引用的“一個實施例”或“一實施例”表示結(jié)合該實施例描述的特定特征、結(jié)構(gòu) 或特性可以被包括在本發(fā)明的至少一個實施例中。在說明書中的不同位置出現(xiàn)的詞組“在 一個實施例中”不必要都引用相同的實施例，也不是必然相互排除其他實施例的單獨(dú)或可 替換實施例。對于術(shù)語“實施方式”也是一樣的。此外，除了明確闡述，否則每個數(shù)值和范 圍都應(yīng)該被解釋為近似的，如同詞語“大約”或“接近”高于值或范圍的值。盡管已經(jīng)關(guān)于電路的處理描述了本發(fā)明的示例性實施例，包括作為單一集成電 路、多芯片模塊、單個卡或多個卡電路封裝的可能的實施方式，但是本發(fā)明不局限于此。如 本領(lǐng)域技術(shù)人員顯而易見的，電路元件的各種功能也可以被實施為軟件程序中的處理塊。 這樣的軟件可以被用于例如數(shù)字信號處理器、微控制器或通用目的計算機(jī)中。應(yīng)該理解在此闡述的示例性方法的步驟不必要求以所述的順序被執(zhí)行，以及這樣 的方法的步驟的順序應(yīng)該被理解為僅是生理學(xué)的。同樣，其他步驟也可以被包括在這樣的 方法中，以及在與本發(fā)明的各種實施例一致的方法中，某些步驟可以被省略或組合。同樣為了說明的目的，術(shù)語“耦合”、“耦合”、“被耦合”、“連接”、“連接著”或“被連 接”指的是本領(lǐng)域中已知的或后續(xù)被開發(fā)的任何方式，其中允許能量在兩個或多個元件之 間傳遞，以及可以插入一個或多個其他元件，盡管不要求。因此，術(shù)語“直接耦合”、“直接連 接”等意味著這樣的其他元件的存在。還應(yīng)該理解本領(lǐng)域的技術(shù)人員在不背離在下面權(quán)利要求中表達(dá)的本發(fā)明的范圍 的情況下，可以對已經(jīng)被描述和示出以便理解本發(fā)明的本性的部件的細(xì)節(jié)、材料和布置進(jìn) 行各種改變。
權(quán)利要求
一種對從多級單元MLC存儲器讀取的數(shù)據(jù)中的系統(tǒng)性錯誤進(jìn)行糾錯的方法，所述方法包括以下步驟從所述MLC存儲器讀取校準(zhǔn)數(shù)據(jù)；將所讀取的校準(zhǔn)數(shù)據(jù)與正確的校準(zhǔn)數(shù)據(jù)進(jìn)行比較；基于所述比較在所讀取的校準(zhǔn)數(shù)據(jù)中檢測系統(tǒng)性錯誤；確定所述系統(tǒng)性錯誤的漂移；基于所確定的漂移產(chǎn)生一個或多個反饋信號；以及基于所述一個或多個反饋信號校正所述漂移。
2.根據(jù)權(quán)利要求1所述的發(fā)明，其中所述檢測所述系統(tǒng)性錯誤的漂移的步驟檢測讀出 放大器輸出漂移和輸出信號漂移中的至少一個。
3.根據(jù)權(quán)利要求2所述的發(fā)明，其中所述產(chǎn)生一個或多個反饋信號的步驟產(chǎn)生多路復(fù) 用器反饋信號，以及所述校正所述漂移的步驟包括應(yīng)用所述多路復(fù)用器反饋信號至多路復(fù) 用器以及校正所述多路復(fù)用器的輸出信號漂移。
4.根據(jù)權(quán)利要求2所述的發(fā)明，其中所述產(chǎn)生一個或多個反饋信號的步驟產(chǎn)生讀出放 大器反饋信號，以及所述校正所述漂移的步驟包括應(yīng)用所述讀出放大器反饋信號至多個讀 出放大器中的至少一個以及校正所述讀出放大器的讀出放大器輸出漂移。
5.根據(jù)權(quán)利要求2所述的發(fā)明，其中所述產(chǎn)生一個或多個反饋信號的步驟產(chǎn)生MLC驅(qū) 動器反饋信號，以及所述校正所述漂移的步驟包括應(yīng)用所述MLC驅(qū)動器反饋信號至MLC的 行驅(qū)動器。
6.根據(jù)權(quán)利要求1所述的發(fā)明，其中所述方法還包括讀取所述MLC存儲器中一個扇區(qū) 的存儲數(shù)據(jù)的步驟。
7.根據(jù)權(quán)利要求6所述的發(fā)明，其中所述方法還包括對所述所存儲數(shù)據(jù)的扇區(qū)的位的 子串應(yīng)用糾錯的步驟。
8.—種對從多級單元MLC存儲器讀取的數(shù)據(jù)中的系統(tǒng)性錯誤進(jìn)行糾錯的裝置，所述裝 置包括錯誤處理器，適于i)從所述MLC存儲器讀取校準(zhǔn)數(shù)據(jù)； )將所讀取的校準(zhǔn)數(shù)據(jù)與正確校準(zhǔn)數(shù)據(jù)進(jìn)行比較；iii)基于所述比較在所讀取的校準(zhǔn)數(shù)據(jù)中檢測系統(tǒng)性錯誤；以及iv)確定所述系統(tǒng)性錯誤的漂移；以及糾錯控制電路ECCC，連接到所述錯誤處理器，其中所述ECCC適于基于所確定的漂移產(chǎn) 生一個或多個反饋信號，以用于基于所述一個或多個反饋信號校正所述漂移。
9.根據(jù)權(quán)利要求8所述的發(fā)明，其中所述多級單元MLC存儲器包括具有多個MLC的存儲器陣列、多路復(fù)用器、以及連接在所 述存儲器陣列和所述多路復(fù)用器之間的多個讀出放大器；所述錯誤處理器連接到所述多路復(fù)用器以讀取所述校準(zhǔn)數(shù)據(jù)， 所述ECCC連接到所述存儲器陣列、所述多個讀出放大器、以及所述多路復(fù)用器中的至 少一個。
10.根據(jù)權(quán)利要求9所述的發(fā)明，其中所述錯誤處理器適于檢測讀出放大器輸出漂移和輸出信號漂移中的至少一個。
11.根據(jù)權(quán)利要求10所述的發(fā)明，其中所述一個或多個反饋信號包括多路復(fù)用器反饋 信號，以及所述ECCC適于應(yīng)用所述多路復(fù)用器反饋信號至所述多路復(fù)用器以校正所述多 路復(fù)用器的輸出信號漂移。
12.根據(jù)權(quán)利要求10所述的發(fā)明，其中所述一個或多個反饋信號包括讀出放大器反饋 信號，以及所述ECCC適于應(yīng)用所述讀出放大器反饋信號至所述多個讀出放大器中的至少 一個以校正所述讀出放大器的讀出放大器輸出漂移。
13.根據(jù)權(quán)利要求10所述的發(fā)明，其中所述一個或多個反饋信號包括MLC驅(qū)動器反饋 信號，以及所述ECCC適于應(yīng)用所述MLC驅(qū)動器反饋信號至所述MLC存儲器的行驅(qū)動器。
14.根據(jù)權(quán)利要求9所述的發(fā)明，其中所述多個MLC中的一個或多個被實施為具有ONO 柵存儲結(jié)構(gòu)或多晶硅柵存儲結(jié)構(gòu)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，即，MOSFET晶體管。
15.根據(jù)權(quán)利要求9所述的發(fā)明，其中所述多路復(fù)用器是模擬多路復(fù)用器以及所述多 個讀出放大器中的每一個都產(chǎn)生如下的模擬輸出值，所述模擬輸出值表示與所述多個MLC 中相應(yīng)一個的位值相對應(yīng)的電荷電平。
16.根據(jù)權(quán)利要求9所述的發(fā)明，其中所述多路復(fù)用器是數(shù)字多路復(fù)用器，以及所述多 個讀出放大器中的每一個都產(chǎn)生如下的數(shù)字輸出值，所述數(shù)字輸出值表示與所述多個MLC 中相應(yīng)一個的N位值相對應(yīng)的電荷電平，N是大于1的整數(shù)。
17.根據(jù)權(quán)利要求8所述的發(fā)明，其中所述裝置以集成電路實現(xiàn)。
18.根據(jù)權(quán)利要求17所述的發(fā)明，其中所述裝置集成有MLC存儲器。
全文摘要
根據(jù)本發(fā)明的示例性實施例，在讀取多級閃存時，多級閃存使用系統(tǒng)性錯誤的糾錯。糾錯包括i)檢測每個系統(tǒng)性錯誤，ii)反饋系統(tǒng)性錯誤至存儲器內(nèi)的電路，以及iii)隨后在電路內(nèi)調(diào)節(jié)以校正在多級閃存的輸出信號中的系統(tǒng)性錯誤。
文檔編號G11C11/56GK101842850SQ200780101351
公開日2010年9月22日 申請日期2007年10月31日 優(yōu)先權(quán)日2007年10月31日
發(fā)明者R·A·柯勒, R·J·麥克帕特蘭德, W·E·沃納 申請人:艾格瑞系統(tǒng)有限公司