專利名稱：存儲設(shè)備中的失真估計(jì)和消除的制作方法
技術(shù)領(lǐng)域：
本申請主要涉及存儲設(shè)備，具體涉及用于對存儲設(shè)備中的失真進(jìn) -f亍估計(jì)和補(bǔ)償?shù)姆椒ê拖到y(tǒng)。
背景技術(shù)：
多種存儲設(shè)備，例如閃存和動態(tài)隨機(jī)存取存儲器(DRAM)，使用模 擬存儲單元陣列來存儲數(shù)據(jù)。例如，在2003年4月在IEEE學(xué)報(bào)91巻 第4期第489-502頁由Bez等人發(fā)表的"Introduction to Flash Memory"中，描述了閃存設(shè)備，該文獻(xiàn)在此處以援引方式全部納入本 文。
在此類存儲設(shè)備中，每個模擬存儲單元通常包括一個晶體管，該 晶體管保持了一定數(shù)量的電荷，所述電荷表示存儲在所述存儲單元中 的信息。寫入一特定存儲單元的電荷影響所述存儲單元的"門限電壓"， 也即，需要施加電壓到存儲單元以使得所述存儲單元傳導(dǎo)一定數(shù)量的 電流。
一些存儲設(shè)備，通常稱為"單層單元"(SLC)設(shè)備，在每個存儲單 元中存儲單比特信息。通常，所述存儲單元的可能的門限電壓的范圍 被分為兩個區(qū)域。落入這兩個區(qū)域中的一個區(qū)域的電壓值代表比特值 "0",而屬于另一個區(qū)域的電壓值代表"1"。更高密度的設(shè)備，通常
21稱為"多層單元"(MLC)設(shè)備，每個存儲單元存儲兩個或更多個比特。 在多層單元中，門限電壓的范圍被分為多于兩個區(qū)域，其中每個區(qū)域 代表多于一個比特。
例如，在紐約州紐約市舉辦的1996年IEEE國際電子器件大會 (IEDM)的學(xué)報(bào)上的第169-172頁上由Eitan等人發(fā)表的"Multilevel Flash Cells and their Trade—Offs"，描述了多層閃存單元和i殳備， 該文獻(xiàn)在此以援引方式全部納入本文。該文獻(xiàn)對數(shù)種多層閃存單元進(jìn) 行比較，例如共地型、DIN0R型、AND型、NOR型和NAND型存儲單元。
Eitan等人在1999年9月21至24日在日本東京舉行的固態(tài)器件 與材料國際會議(SSDM)的學(xué)報(bào)的第522至524頁發(fā)表的"Can NROM， a 2-bit, Trapping Storage NVM Cell, Give a Real Challenge to Floating Gate Cells "描述了另 一種模擬存儲單元，稱為氮化物只讀 存儲器(NR0M)，該文獻(xiàn)在此以援引方式納入本文。在2002年2月3 日~7日在美國加州舊金山市舉辦的IEEE國際固態(tài)電子器件學(xué)會 (ISSCC 2002 )的學(xué)報(bào)的第100-101頁由Maayan等人發(fā)表的"A 512 Mb N謹(jǐn)Flash Data Storage Memory with 8 MB/s Data Rate"中，描 述了 NR0M存儲單元，其在此處以援引方式納入本文。
模擬存儲單元的其他示例性類型為，鐵電RAM(FRAM)單元、磁 RAM(MRAM)單元、電荷捕獲閃存(CTF )和相變RAM (PRAM,也稱為相變 存儲器PCM)單元。例如，在2004年5月16日至19日在塞爾維亞和 黑山的Nis舉辦的第24屆微電子國際學(xué)會(MIEL)學(xué)報(bào)第一巻第 377-384頁上由Kim和Koh發(fā)表的"Future Memory Technology including Emerging New Memories" 中，描述了 FRAM、 MRAM和PRAM 單元，其在此處以援引方式全部納入本文。
讀取自模擬存儲單元的門限電壓值有時會失真。這種失真有各種 不同的原因，例如耦合自相鄰存儲單元的電場、由陣列中其他存儲單 元上的存儲存取操作而導(dǎo)致的干擾噪聲、以及由于設(shè)備老化導(dǎo)致的門 限電壓漂移。 一些常見的失真機(jī)制已由Bez等人在上文所引用的文章 中進(jìn)行了描述。在2002年5月的IEEE電子器件快報(bào)(23: 5)第264-266 頁上發(fā)表的"Effects of Floating Gate Interference on MND Flash Memory Cell Operation"中，Lee等人還描述了在失真效應(yīng)，其在此處以援引方式全部納入本文。
美國專利5, 867, 429，描述了 一種用于對在高密度閃速可電擦除 可編程只讀存儲(EEPR0M)單元陣列中的浮置柵極之間耦合的電場進(jìn)行 補(bǔ)償?shù)姆椒?，其公開內(nèi)容在此以援引方式全部納入本文。根據(jù)所公開 的方法，對一個存儲單元的讀取是通過首先讀取所有與正被讀取的存 儲單元場耦合的存儲單元的狀態(tài)來補(bǔ)償。然后將與每個耦合的存儲單 元的狀態(tài)或浮置柵極電壓相關(guān)的數(shù)目，乘以存儲單元之間的耦合比。 在每個存儲單元的各狀態(tài)之間的斷點(diǎn)電平是由一個補(bǔ)償了耦合自相鄰 存儲單元的電壓的量來調(diào)整的。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方案提供了一種用于操作存儲器的方法，包括
將數(shù)據(jù)作為相應(yīng)的第 一電壓電平存儲在所迷存儲器的一組模擬存 儲單元中，所述第一電壓電平選自可能的值的集合；
在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦合千擾導(dǎo) 致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；
處理所述第二電壓電平以獲得相應(yīng)的硬判決，每個硬判決均對應(yīng) 于所述第一電壓電平的可能的值中的相應(yīng)值；
基于所述第二電壓電平和所迷相應(yīng)的硬判決估計(jì)交叉耦合系數(shù)， 該交叉耦合系數(shù)量化所述模擬存儲單元之間的交叉耦合千擾；以及
使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第二電壓電平重構(gòu)存儲 在該組模擬存儲單元中的數(shù)據(jù)。
在一些實(shí)施方案中，估計(jì)交叉耦合系數(shù)包括使用塊估計(jì)過程處理 所述第二電壓電平和所述相應(yīng)的硬判決。替代地，估計(jì)交叉耦合系數(shù)
包括使用收斂到所述交叉耦合系數(shù)的序列估計(jì)過程以循序掃描所述第 二電壓電平以及所述相應(yīng)的硬判決。估計(jì)交叉耦合系數(shù)可以包括采用 一個減少在所述所讀取的第二電壓電平和所述相應(yīng)的硬判決之間的距 離度量的估計(jì)過程。
在一個實(shí)施方案中，所述方法包括既基于讀取自第一模擬存儲單 元的第二電壓電平又基于讀取自第二模擬存儲單元的第二電壓電平，
23估算在所述存儲器中由所述第一模擬存儲單元導(dǎo)致的針對所述第二模 擬存儲單元的交叉耦合干擾。
在另一個實(shí)施方案中，重構(gòu)數(shù)據(jù)包括使用如下過程之一將所述交
叉耦合干擾從所述第二電壓電平中除去，所述過程為線性均衡過程、 判決反饋均衡(DFE)過程、最大后驗(yàn)(MAP)估計(jì)過程以及最大似然序 列估計(jì)(MLSE)過程。在又一個實(shí)施方案中，估計(jì)交叉耦合系數(shù)與重構(gòu) 數(shù)據(jù)包括在第一處理階段中估計(jì)所述交叉耦合系數(shù)，并且在后繼于所 述第一處理階段的第二處理階段中消除所估計(jì)的交叉耦合干擾。在又 一個實(shí)施方案中，估計(jì)交叉耦合系數(shù)與重構(gòu)數(shù)據(jù)包括將所估計(jì)的交叉 耦合系數(shù)用于所述第二處理階段的后繼情況，并且僅當(dāng)未能重構(gòu)所述 數(shù)據(jù)時才重復(fù)所述第一處理階段。
在一個公開的實(shí)施方案中，存儲數(shù)據(jù)包括使用糾錯碼(ECC)編碼所 述數(shù)據(jù)，重構(gòu)數(shù)據(jù)包括基于所估計(jì)的交叉耦合系數(shù)計(jì)算糾錯度量并且 使用所述糾錯度量解碼所述ECC。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種用于操作存儲器的方 法，包括
將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的模擬存儲單 元中，其中所述模擬存儲單元的子集具有相關(guān)失真；
在存儲所述數(shù)據(jù)之后，從所述子集中的一個或多個模擬存儲單元 讀取相應(yīng)的第二電壓電平，該第二電壓電平由于所述相關(guān)失真而不同 于所述第一電壓電平；
處理讀取自所述一個或多個模擬存儲單元的第二電壓電平，以便 估計(jì)在所述第二電壓電平中的相應(yīng)失真度(distortion level);
從所述子集中的其他模擬存儲單元讀取一個第二電壓電平；
基于所估計(jì)的所述子集中的一個或多個模擬存儲單元的相應(yīng)失真 度，預(yù)測讀取自所述其他模擬存儲單元的第二電壓電平中的失真度；
使用預(yù)測的失真度，校正讀取自所述其他模擬存儲單元的第二電 壓電平；以及
基于所校正的第二電壓電平，重構(gòu)在所述其他模擬存儲單元中存 儲的數(shù)據(jù)。
在一些實(shí)施方案中，存儲單元的子集包括選自下列一組子集類型中的至少一個子集類型位于公共位線上的存儲單元、位于公共字線 上的存儲單元、具有公共電路的存儲單元和彼此位置接近的存儲單元。 在一個實(shí)施方案中，處理第二電壓電平包括僅緩存單個值，該值 指示從所述子集中的一個或多個模擬存儲單元中讀取的第二電壓電平 的失真度，且其中預(yù)測失真度包括基于緩存的所述單個值計(jì)算預(yù)測的 失真度。在另一個實(shí)施方案中，預(yù)測失真包括追蹤對于所述模擬存儲 單元的子集為共有的失真參數(shù)，并且將所述失真參數(shù)存儲在數(shù)據(jù)結(jié)構(gòu) 中。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種用于操作存儲器的方 法，包括
將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存 儲單元中；
在所述存儲器中的第 一模擬存儲單元上執(zhí)行存儲器存取操作； 響應(yīng)于執(zhí)行的存儲器存取操作，從所述存儲器中的第二模擬存儲
單元讀取第二電壓電平；
處理所述第二電壓電平，從而估計(jì)在所述第二電壓電平中的擾動
電平(level of disturbance),該擾動電平是由在所述第一模擬存儲
單元上執(zhí)行的存儲器存取操作所導(dǎo)致；
使用所估計(jì)的擾動電平，校正所述第二電壓電平；以及 基于所校正的笫二電壓電平，重構(gòu)在所述第二模擬存儲單元中存
儲的數(shù)據(jù)。
在一些實(shí)施方案中，存儲器存取操作包括選自下列一組操作中的 至少一種操作編程操作、讀操作和擦除操作。處理和校正第二電壓 電平可以包括將所估計(jì)的擾動電平與預(yù)定義電平作比較，且僅當(dāng)所估 計(jì)的擾動電平超過所述預(yù)定義電平時才校正所述第二電壓電平。在一 個實(shí)施方案中，校正第二電壓電平包括對所述第二模擬存儲單元中存 儲的數(shù)據(jù)重新編程。在另一個實(shí)施方案中，校正第二電壓電平包括將 存儲在所述第二模擬存儲單元中的數(shù)據(jù)復(fù)制到不同于所述第二模擬存 儲單元的其他模擬存儲單元中。替代地，校正第二電壓電平可包括增 大用于將數(shù)據(jù)存儲在所述第二模擬存儲單元中的第一電壓電平?？梢?在不對所述數(shù)據(jù)作存儲和讀取的空閑時段期間執(zhí)行對第二電壓電平的處理。
在一個公開的實(shí)施方案中，讀取第二電壓電平包括從相應(yīng)的多個 第二模擬存儲單元讀取多個第二電壓電平，且處理第二電壓電平包括 對多個由于存儲器存取操作而從已擦除電平轉(zhuǎn)換到已編程電平的第二 模擬存儲單元進(jìn)行評估。在另一個實(shí)施方案中，存儲數(shù)據(jù)包括將所述 數(shù)據(jù)循序存儲在所述模擬存儲單元的多個組中，讀取第二電壓電平包 括以逆序讀取所述模擬存儲單元的多個組，且處理第二電壓電平包括 估計(jì)響應(yīng)于在所述第一模擬存儲單元之前讀取的所述組中的模擬存儲 單元的第二電壓對所述第一模擬存儲單元導(dǎo)致的擾動電平。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種用于操作存儲器的方
法，包括
將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存 儲單元中；
在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電 平；
識別潛在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的 失真的模擬存儲單元的子集；
基于數(shù)據(jù)被存儲在所述模擬存儲單元中的相應(yīng)時間和數(shù)據(jù)被存儲 在所述目標(biāo)模擬存儲單元中的時間之間的關(guān)系，將所述子集中的模擬 存儲單元分成多個類；
為所述類的每一個估計(jì)由該類中的模擬存儲單元針對所述目標(biāo)模 擬存儲單元中的第二電壓電平所導(dǎo)致的相應(yīng)失真；
使用為所述類中的一個或多個類中的每一個所估計(jì)的相應(yīng)失真，
校正讀取自所述目標(biāo)模擬存儲單元的第二電壓電平；以及
基于所校正的第二電壓電平，重構(gòu)在所述目標(biāo)模擬存儲單元中存 儲的數(shù)據(jù)。
在一些實(shí)施方案中，存儲數(shù)據(jù)和讀取第二電壓電平包括應(yīng)用編程
與驗(yàn)證(P&V)過程。在一個實(shí)施方案中，分類模擬存儲單元包括識別
所述子集中的比所述目標(biāo)模擬存儲單元更為新近地將數(shù)據(jù)存儲在其中 的模擬存儲單元，且其中校正第二電壓電平包括基于僅在所識別的模
26擬存儲單元中的失真來校正讀取自所述目標(biāo)模擬存儲單元的第二電壓
電平。在一個替代性的實(shí)施方案中，分類模擬存儲單元包括定義第一
類，其包括在所述子集中的比所述目標(biāo)模擬存儲單元更為新近地將數(shù)
據(jù)存儲在其中的模擬存儲單元；第二類，其包括在所述子集中的比所 述目標(biāo)模擬存儲單元更早地將數(shù)據(jù)存儲在其中的模擬存儲單元；和第
三類，其包括在所述子集中的與所述目標(biāo)模擬存儲單元并發(fā)地將數(shù)據(jù) 存儲在其中的模擬存儲單元。
在另一個實(shí)施方案中，讀取第二電壓電平、估計(jì)失真和校正第二 電壓電平包括，以第 一分辨率處理讀取自所述目標(biāo)模擬存儲單元的第 二電壓電平，并且以比所述第一分辨率更不精確的第二分辨率處理讀 取自所述子集中的模擬存儲單元的第二電壓電平。在又一個實(shí)施方案 中，存儲數(shù)據(jù)包括存儲所述數(shù)據(jù)被存儲在所述模擬存儲單元時的時間 標(biāo)記，且分類模擬存儲單元包括查詢所存儲的標(biāo)記。在另一個實(shí)施方 案中，估計(jì)失真包括響應(yīng)于選自下列一組參數(shù)中的至少一個參數(shù)來估 計(jì)失真度，所述參數(shù)包括所述模擬存儲單元的編程次數(shù)、存儲在所 述模擬存儲單元中的數(shù)據(jù)、所述模擬存儲單元相對于所述目標(biāo)模擬存 儲單元的位置以及所述目標(biāo)存儲單元最近已經(jīng)經(jīng)歷的編程-擦除循環(huán) 的次數(shù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種用于操作存儲器的方 法，包括
接受用于存儲在所述存儲器中的數(shù)據(jù)；
確定相應(yīng)的第一電壓電平，用于對所述存儲器的一組模擬存儲單 元編程，從而使得所述模擬存儲單元存儲表示所述數(shù)據(jù)的物理量的相 應(yīng)值；
使用確定的第一電壓電平對所述組中的模擬存儲單元編程； 在對所述模擬存儲單元編程之后，從相應(yīng)的模擬存儲單元讀取第 二電壓電平并且從所述第二電壓電平重構(gòu)數(shù)據(jù)。
在一些實(shí)施方案中，確定第一電壓電平包括當(dāng)將所述數(shù)據(jù)存儲在 目標(biāo)模擬存儲單元中時，對由存儲在一個或多個其他模擬存儲單元中 的物理量的值所導(dǎo)致的針對存儲在所述目標(biāo)模擬存儲單元中的物理量 的值的失真進(jìn)行估計(jì)，并且響應(yīng)于所估計(jì)的失真預(yù)先校正用于所述目標(biāo)模擬存儲單元編程的第一電壓電平。在另一個實(shí)施方案中，重構(gòu)數(shù)
據(jù)包括當(dāng)讀取所述第二電壓電平時，基于所讀取的第二電壓電平對 由存儲在一個或多個其他模擬存儲單元中的物理量的值所導(dǎo)致的針對 存儲在目標(biāo)模擬存儲單元中的物理量的值的失真進(jìn)行估計(jì)；使用所估 計(jì)的失真校正讀取自所述目標(biāo)模擬存儲單元的第二電壓電平；并且基 于所校正的第二電壓電平重構(gòu)存儲在所述目標(biāo)模擬存儲單元中的數(shù) 據(jù)。
編程模擬存儲單元可以包括驗(yàn)證已編程的第一電壓電平。在一些 實(shí)施方案中，物理量包括電荷。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種用于操作存儲器的方 法，包括
將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存 儲單元中；
在存儲所述數(shù)據(jù)之后，從所述組中的模擬存儲單元讀取第二電壓 電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電 平；
估計(jì)讀取自所述模擬存儲單元中的第二電壓電平中的失真度；以
及
當(dāng)所估計(jì)的失真度違反了預(yù)定的失真判據(jù)時，將所述數(shù)據(jù)重新編 程到所述存儲器的模擬存儲單元中。
在一些實(shí)施方案中，預(yù)定的失真判據(jù)包括一個定義最大可容忍的 失真度的門限。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種用于操作存儲器的方 法，包括
將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存 儲單元中；
在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電 平；
識別潛在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的 失真的模擬存儲單元的子集；估計(jì)在所述目標(biāo)模擬存儲單元被編程的第一瞬時由在所述子集中
的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第一失真度與所 述目標(biāo)模擬存儲單元被讀取的第二瞬時由在所述子集中的模擬存儲單
元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第二失真度之間的差；以及
使用所估計(jì)的差，校正讀取自所述目標(biāo)模擬存儲單元的第二電壓 電平。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種用于操作存儲器的方 法，包括
將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的 一組模擬存 儲單元中；
在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦合干擾導(dǎo) 致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；
估計(jì)交叉耦合系數(shù)，其通過處理所述第二電壓電平而將所迷模擬 存儲單元之間的交叉耦合干擾量化；以及
使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第二電壓電平重構(gòu)存儲 在該組模擬存儲單元中的數(shù)據(jù)。
在一些實(shí)施方案中，既基于讀取自第一模擬存儲單元的第二電壓 電平又基于讀取自第二模擬存儲單元的第二電壓電平，評估由第一模 擬存儲單元針對存儲器中第二模擬存儲單元導(dǎo)致的交叉耦合干擾。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括
接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及
存儲器信號處理器(MSP),其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為選自可能的值的集合的相應(yīng)的第一電壓電平存儲在一組模擬 存儲單元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的 第二電壓電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦 合干擾導(dǎo)致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；處理 所述第二電壓電平以獲得相應(yīng)的硬判決，每個硬判決均對應(yīng)于所述第 一電壓電平的可能的值中的相應(yīng)值；基于所述第二電壓電平和所述相 應(yīng)的硬判決估計(jì)交叉耦合系數(shù)，該交叉耦合系數(shù)量化所述模擬存儲單 元之間的交叉耦合干擾；以及使用所估計(jì)的交叉耦合系數(shù)，從所述第
29二電壓電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 接口，其操作性地與包含多個模擬存儲單元的存儲器通信，所述
存儲器的模擬存儲單元的子集具有相關(guān)失真；以及
存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第 一 電壓電平存儲在所述模擬存儲單元中；在存儲所 述數(shù)據(jù)之后，從所述子集中的 一個或多個模擬存儲單元讀取相應(yīng)的第 二電壓電平，該第二電壓電平由于所述相關(guān)失真而不同于所述第一電 壓電平；處理讀取自所述一個或多個模擬存^ft單元的第二電壓電平， 以便估計(jì)在所述第二電壓電平中的相應(yīng)失真度；從所述子集中的其他 模擬存儲單元讀取一個第二電壓電平；基于所估計(jì)的所述子集中的一 個或多個模擬存儲單元的相應(yīng)失真度，預(yù)測讀取自所述其他模擬存儲 單元的第二電壓電平中的失真度；使用預(yù)測的失真度，校正讀取自所 述其他模擬存儲單元的第二電壓電平；以及基于所校正的第二電壓電 平，重構(gòu)在所述其他模擬存儲單元中存儲的數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及
存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在所述存 儲器中的第 一模擬存儲單元上執(zhí)行存儲器存取操作；響應(yīng)于執(zhí)行的存 儲器存取操作，從所述存儲器中的第二模擬存儲單元讀取第二電壓電 平；處理所述第二電壓電平，從而估計(jì)在所述第二電壓電平中的擾動 電平，該擾動電平是由在所述第一模擬存儲單元上執(zhí)行的存儲器存取 操作所導(dǎo)致；使用所估計(jì)的擾動電平，校正所述第二電壓電平；以及 基于所校正的第二電壓電平，重構(gòu)在所述第二模擬存儲單元中存儲的 數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及
存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在存儲所 述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；識別潛在 地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的失真的模擬存 儲單元的子集；基于數(shù)據(jù)被存儲在所述模擬存儲單元中的相應(yīng)時間和
數(shù)據(jù)被存儲在所述目標(biāo)模擬存儲單元中的時間之間的關(guān)系，將所述子
集中的模擬存儲單元分成多個類；為所述類的每一個估計(jì)由該類中的 模擬存儲單元針對所述目標(biāo)模擬存儲單元中的第二電壓電平所導(dǎo)致的 相應(yīng)失真；使用為所述類中的一個或多個類中的每一個所估計(jì)的相應(yīng) 失真，校正讀取自所述目標(biāo)模擬存儲單元的第二電壓電平；以及基于 所校正的第二電壓電平，重構(gòu)在所述目標(biāo)模擬存儲單元中存儲的數(shù)據(jù)。 根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP),其被耦合到所述接口并且被布置為接 受用于存儲在所述存儲器中的數(shù)據(jù)；確定相應(yīng)的第一電壓電平，用于 對一組模擬存儲單元編程，從而使得所述模擬存儲單元存儲表示所述 數(shù)據(jù)的物理量的相應(yīng)值；使用所述第一電壓電平對所述組中的模擬存 儲單元編程；在對所述模擬存儲單元編程之后，從相應(yīng)的模擬存儲單 元讀取第二電壓電平；并且從所述第二電壓電平重構(gòu)數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP),其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第 一電壓電平存儲在一組模擬存儲單元中；在存儲所 述數(shù)據(jù)之后，從所述組中的模擬存儲單元讀取第二電壓電平，所述第 二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；估計(jì)讀取 自所述模擬存儲單元中的第二電壓電平中的失真度；以及當(dāng)所估計(jì)的 失真度違反了預(yù)定的失真判據(jù)時，將所述數(shù)據(jù)重新編程到所述組中的 模擬存儲單元中。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及
存儲器信號處理器(MSP),其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的 一組模擬存儲單元 中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電
平；識別潛在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的 失真的模擬存儲單元的子集；估計(jì)在所述目標(biāo)模擬存儲單元被編程的 第一瞬時由在所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存 儲單元的第一失真度與所述目標(biāo)模擬存儲單元被讀取的第二瞬時由在 所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第二
失真度之間的差；以及使用所估計(jì)的差，校正讀取自所述目標(biāo)模擬存
儲單元的第二電壓電平。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP),其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存儲單元 中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦合干擾導(dǎo) 致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；估計(jì)交叉耦合 系數(shù)，其通過處理所述第二電壓電平而將所述模擬存儲單元之間的交 叉耦合干擾量化；以及使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第二 電壓電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 存儲器，其包含多個模擬存儲單元；以及
存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為選自可能的值的集合的相應(yīng)的第一電壓電平存儲在一組模 擬存儲單元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng) 的第二電壓電平，該第二電壓電平受到交叉耦合千擾的影響，該交叉 耦合千擾導(dǎo)致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；處 理所述第二電壓電平以獲得相應(yīng)的硬判決，每個硬判決都對應(yīng)于所述 第一電壓電平的可能的值中的相應(yīng)值；估計(jì)交叉耦合系數(shù)，其基于所 述第二電壓電平和所述相應(yīng)的硬判決，對所述模擬存儲單元之間的交 叉耦合千擾進(jìn)行量化；以及使用所述交叉耦合系數(shù)，從所述第二電壓 電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括
32存儲器，其包含多個模擬存儲單元，其中所述存儲單元的子集具
有相關(guān)失真；以及
存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在存儲 所述數(shù)據(jù)之后，從陣列的一列中的一個或多個模擬存儲單元讀取相應(yīng) 的第二電壓電平，該第二電壓電平由于失真而不同于所述第一電壓電 平；處理讀取自所述一個或多個模擬存儲單元的第二電壓電平，以便 估計(jì)在所述第二電壓電平中的相應(yīng)失真度；從所述列中的其他模擬存 儲單元讀取一個第二電壓電平；基于所估計(jì)的所述列中的一個或多個
模擬存儲單元的相應(yīng)失真度，預(yù)測讀取自所述其他模擬存儲單元的第 二電壓電平中的失真度；使用所預(yù)測的失真度，校正讀取自所述其他 模擬存儲單元的第二電壓電平；以及基于所校正的第二電壓電平，重 構(gòu)在所述其他模擬存儲單元中存儲的數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 存儲器，其包含多個模擬存儲單元；以及
存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在所述 存儲器中的第 一模擬存儲單元上執(zhí)行存儲器存取操作；響應(yīng)于執(zhí)行的 存儲器存取操作，從所述存儲器中的第二模擬存儲單元讀取第二電壓 電平；處理所述第二電壓電平，從而估計(jì)在所述第二電壓電平中的擾 動電平，該擾動電平是由在所述第一模擬存儲單元上執(zhí)行的存儲器存 取操作所導(dǎo)致；使用所估計(jì)的擾動電平，校正所述第二電壓電平；以 及基于所校正的第二電壓電平，重構(gòu)在所述第二模擬存儲單元中存儲 的數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 存儲器，其包含多個模擬存儲單元；以及
存儲器信號處理器(MSP),其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在存儲 所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓電平，所述 第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；識別潛 在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的失真的模擬
33存儲單元的子集；基于數(shù)據(jù)被存儲在所述模擬存儲單元中的相對時間 和數(shù)據(jù)被存儲在所述目標(biāo)模擬存儲單元中的時間之間的關(guān)系，將所述 子集中的模擬存儲單元分成多個類；為所述類的每一個估計(jì)由該類中 的模擬存儲單元針對所述目標(biāo)模擬存儲單元中的第二電壓電平所導(dǎo)致 的相應(yīng)失真；使用為所述類中的一個或多個類中的每一個所估計(jì)的相 應(yīng)失真，校正讀取自所述目標(biāo)模擬存儲單元的第二電壓電平；以及基 于所校正的第二電壓電平，重構(gòu)在所述目標(biāo)模擬存儲單元中存儲的數(shù) 據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括 存儲器，其包含多個模擬存儲單元；以及
存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 接受用于存儲在所述存儲器中的數(shù)據(jù)；確定相應(yīng)的第一電壓電平，用 于對一組模擬存儲單元編程，從而使得所述模擬存儲單元存儲表示所 述數(shù)據(jù)的物理量的相應(yīng)值；使用所述第一電壓電平對所述組中的模擬 存儲單元編程；在對所述模擬存儲單元編程之后，從相應(yīng)的模擬存儲 單元讀取第二電壓電平；并且從所述第二電壓電平重構(gòu)數(shù)據(jù)。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括
存儲器，其包含多個模擬存儲單元；以及
存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第 一電壓電平存儲在一組模擬存儲單元中；在存儲 所述數(shù)據(jù)之后，從所述組中的模擬存儲單元讀取第二電壓電平，所述 第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；估計(jì)讀 取自所述模擬存儲單元中的第二電壓電平中的失真度；以及當(dāng)所估計(jì) 的失真度違反了預(yù)定的失真判據(jù)時，將所述數(shù)據(jù)重新編程到所述組的 模擬存儲單元中。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括
存儲器，其包含多個模擬存儲單元；以及
存儲器信號處理器(MSP),其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存儲單 元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電 壓電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；識別潛在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平 的失真的模擬存儲單元的子集；估計(jì)在所述目標(biāo)模擬存儲單元被編程
的第一瞬時由在所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬 存儲單元的第 一失真度與所述目標(biāo)模擬存儲單元被讀取的第二瞬時由 在所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第
二失真度之間的差；以及使用所估計(jì)的差，校正讀取自所述目標(biāo)模擬 存儲單元的第二電壓電平。
根據(jù)本發(fā)明的一個實(shí)施方案，還提供了一種數(shù)據(jù)存儲裝置，包括
存儲器，其包含多個模擬存儲單元；以及
存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存儲單 元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電 壓電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦合干擾 導(dǎo)致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；估計(jì)交叉耦 合系數(shù)，其通過處理所述第二電壓電平而將所述模擬存儲單元之間的 交叉耦合干擾量化；以及使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第 二電壓電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
從下文對本發(fā)明的實(shí)施方案的詳述，結(jié)合如下附圖，將可更完整地
理解本發(fā)明。


圖1是示意性地示出了根據(jù)本發(fā)明的一個實(shí)施方案的用于存儲器 信號處理的系統(tǒng)的框圖2是示意性地示出了根據(jù)本發(fā)明的一個實(shí)施方案的存儲單元陣 列的示意圖3至圖8是示意性地示出了根據(jù)本發(fā)明的實(shí)施方案的用于估計(jì) 和消除存儲單元陣列中的失真的方法的流程圖，以及
圖9是示意性地示出了根據(jù)本發(fā)明的實(shí)施方案的用于在存儲單元 陣列中刷新數(shù)據(jù)的方法的流程圖。
具體實(shí)施方式
概述
本發(fā)明的實(shí)施方案提供了用于估計(jì)和補(bǔ)償在模擬存儲單元中的失 真的方法和系統(tǒng)。在下文描述的實(shí)施方案中，數(shù)據(jù)被存儲為電荷電平， 其被寫入模擬存儲單元陣列。電荷電平確定存儲單元的相應(yīng)的門限電
壓。存儲器信號處理器(MSP)從存儲單元讀取電壓電平，并且自適應(yīng)地 估計(jì)包含在其中的失真度。MSP通常產(chǎn)生所校正的電壓，以此校正、 消除抑或補(bǔ)償失真。使用所校正的電壓重構(gòu)存儲在存儲單元中的數(shù)據(jù)。 本文描述了幾種示例性的失真估計(jì)和消除方法。 一些方法是判決 導(dǎo)向的，也即，使用硬判決分割過程的輸出。在一些情況下，失真估 計(jì)過程考慮的是，相對于被干擾存儲單元被編程的時刻，潛在干擾存 儲單元被編程的時刻。其他方法是基于位于存儲單元陣列中的同 一列 (位線)中的其他存儲單元的失真，來預(yù)測在某個存儲單元中的失真。
所導(dǎo)致的擾動噪聲。
在一些實(shí)施方案中，使用編程和驗(yàn)證(P&V)過程對存儲單元進(jìn)行編 程，且MSP對在編程時的失真做補(bǔ)償，或者既對在編程時也對在讀存 儲單元時的失真做補(bǔ)償。
作為對失真進(jìn)行補(bǔ)償?shù)难a(bǔ)充或替代，MSP可以響應(yīng)于所估計(jì)的失 真而執(zhí)行其他種類的動作。例如，當(dāng)所估計(jì)的失真超過最大的可容忍 的失真度時，MSP可以刷新(即，重新編程)數(shù)據(jù)。
本文所描述的失真估計(jì)和補(bǔ)償方法可被用于以幾種途徑改進(jìn)存儲 設(shè)備的數(shù)據(jù)存儲性能。例如，可以降低當(dāng)重構(gòu)數(shù)據(jù)時達(dá)到的誤差概率， 可以增大可達(dá)到的存儲容量，和/或可以延長可達(dá)到的數(shù)據(jù)保持期。改 進(jìn)的性能可以接著用于降低存儲設(shè)備的成本和復(fù)雜度和/或增大它們 的編程速度。這些改進(jìn)在對失真特別敏感的MLC設(shè)備中尤其重要。
系統(tǒng)描述
圖l是示意性地示出了根據(jù)本發(fā)明的一個實(shí)施方案的用于存儲器 信號處理的系統(tǒng)20的框圖。系統(tǒng)20可用于不同的主機(jī)系統(tǒng)和設(shè)備中， 例如用于計(jì)算設(shè)備、蜂窩電話或其他通信終端、可移除存儲器模塊("U 盤"設(shè)備)、數(shù)碼相機(jī)、音樂和其他媒體播放器、和/或任何其他存儲和取出數(shù)據(jù)的系統(tǒng)或設(shè)備。
系統(tǒng)20包括存儲設(shè)備24，其將數(shù)據(jù)存儲在存儲單元陣列28中。 存儲陣列28包括多個模擬存儲單元32。在本專利申請的上下文中以 及在權(quán)利要求書中，術(shù)語"模擬存儲單元"用于描述保持諸如電壓或 電荷之類的物理參數(shù)的連續(xù)模擬值的任意的存儲單元。陣列28可以包 括任何種類的模擬存儲單元，舉例而言，例如，NAND、 N0R和CTF閃 存單元、PCM、 NR0M、 FRAM、 MRAM和DRAM單元。存儲在存儲單元中的 電荷電平和/或?qū)懭肱c讀出存儲單元的模擬電壓在本文中統(tǒng)稱為模擬 值。
用于存儲在存儲設(shè)備24中的數(shù)據(jù)被提供給所述設(shè)備并且緩存在 數(shù)據(jù)緩沖器36中。然后所述數(shù)據(jù)被轉(zhuǎn)換成模擬電壓并且使用讀/寫 (R/W)單元40寫入存儲單元32中，該讀/寫單元40的功能將在下文中 進(jìn)一步詳述。當(dāng)從陣列28讀出數(shù)據(jù)時，讀/寫單元40將電荷以及由此 的存儲單元32的模擬電壓轉(zhuǎn)換成數(shù)字樣本。每個數(shù)字樣本具有一個或 多個比特的分辨率。這些樣本被緩存在緩沖器36中。存儲設(shè)備24的 操作和時序均由控制邏輯48所管理。
數(shù)據(jù)進(jìn)出存儲設(shè)備24的存儲和取出，由存儲器信號處理器 (MSP)52執(zhí)行。如下文將詳示，MSP 52使用新穎的方法，以用于估計(jì) 和降低在存儲單元陣列28中的各種不同的失真效應(yīng)。
在一些實(shí)施方案中，MSP 52包括編碼器/解碼器64，該編碼器/ 解碼器64使用ECC對將要寫到設(shè)備24的數(shù)據(jù)進(jìn)行編碼，而當(dāng)把數(shù)據(jù) 從設(shè)備24讀出時對所述ECC進(jìn)行解碼。信號處理單元60處理被寫入 設(shè)備24和從設(shè)備24取出的數(shù)據(jù)。具體地，信號處理單元60估計(jì)對從 存儲單元32讀出的電壓有影響的失真。信號處理單元60可以補(bǔ)償抑 或減少所估計(jì)的失真的效應(yīng)。替代地，信號處理單元60可以基于所估 計(jì)的失真而采取其他種類的行動，在下文將詳述。
MSP 52包括數(shù)據(jù)緩沖器72,該數(shù)據(jù)緩沖器72由信號處理單元60 用于存儲數(shù)據(jù)以及用于與存儲設(shè)備24交互。MSP 52還包括輸入/輸出 (1/0)緩沖器56，該輸入/輸出(1/0)緩沖器56在所述MSP和所述主機(jī) 之間形成接口。控制器76管理MSP 52的操作和定時。信號處理單元 60和控制器76可以用硬件實(shí)現(xiàn)。替代地，信號處理單元60和/或控制器76可以包括運(yùn)行合適的軟件的微處理器，或者硬件和軟件元素的 組合。
圖1中的配置是示例性的系統(tǒng)配置，其純粹是為概念清楚而示出 的。也可以使用任意其他合適的配置。為清楚起見，對于理解本發(fā)明 的原理并非必要的元件，例如各種接口、尋址電路、定時和定序電路、 數(shù)據(jù)置亂電路和調(diào)試電路，均從附圖中省略。
在圖1中所示的示例性系統(tǒng)配置中，存儲設(shè)備24和MSP 52被實(shí) 現(xiàn)為兩個單獨(dú)的集成電路(IC)。然而，在替代的實(shí)施方案中，所述存 儲設(shè)備和MSP可被集成在單一 IC中或片上系統(tǒng)(SoC)中。在一些實(shí)施 方式中，單個MSP 52可被連接到多個存儲設(shè)備24。進(jìn)一步作為替代， MSP 52的某些或全部功能可以用軟件實(shí)現(xiàn)，并且由主機(jī)系統(tǒng)的處理器 或其他元件來執(zhí)行。實(shí)現(xiàn)系統(tǒng)20的某些實(shí)施方案的另外的架構(gòu)性的方 面，在上文所引用的美國臨時專利申請60/867， 399中，并且在以援引 方式全部納入本文中的提交于2007年5月IO日的題為"Combined Distortion Estimation and Error Correction Coding for Memory Devices"的PCT專利申請中，得以更詳細(xì)地描述。
在典型的寫操作中，從主機(jī)接收待要寫入存儲設(shè)備24的數(shù)據(jù)，并 將所述數(shù)據(jù)緩存在1/0緩沖器56中。編碼器/解碼器64編碼所述數(shù)據(jù)， 且所編碼的數(shù)據(jù)通過數(shù)據(jù)緩沖器72傳送到存儲設(shè)備24。在將數(shù)據(jù)傳 送到存儲設(shè)備用于編程之前，MSP 52可以預(yù)處理該數(shù)據(jù)。在設(shè)備24 中，數(shù)據(jù)臨時存儲在緩沖器36中。讀/寫單元40將數(shù)據(jù)轉(zhuǎn)換成模擬電 壓值，并且將數(shù)據(jù)寫入陣列28的適當(dāng)?shù)拇鎯卧?2中。
在典型的讀操作中，讀/寫單元40從適當(dāng)?shù)拇鎯卧?2讀出模擬 電壓值并且將所述電壓轉(zhuǎn)換為軟數(shù)字樣本。所述樣本被緩存在緩沖器 36中，并且傳送到MSP 52的緩沖器72。在一些實(shí)施方案中，MSP 52 的信號處理單元60將電壓樣本轉(zhuǎn)換為數(shù)據(jù)位。如上所述，可能的門限 電壓的范圍被分為兩個或更多個區(qū)域，其中每個區(qū)域表示一個或多個 數(shù)據(jù)位的某一組合。當(dāng)讀取存儲單元時，信號處理單元60典型地將讀 取的電壓樣本的幅度與一組判決門限相比較，以便確定讀取的電壓所 落入的區(qū)域，且從而確定存儲在存儲單元中的數(shù)據(jù)位。數(shù)據(jù)塊從緩沖 器72傳送到信號處理單元60，而編碼器/解碼器64對這些塊的ECC進(jìn)行解碼。已解碼的數(shù)據(jù)通過1/0緩沖器56傳送到主機(jī)。在一些實(shí)施 方案中，ECC解碼器包括軟解碼器，而信號處理單元60將電壓樣本轉(zhuǎn) 換成用于解碼ECC的軟解碼度量。
另外，信號處理單元60使用下文描述的方法估計(jì)在所讀取的樣本 中存在的失真。在一些實(shí)施方案中，MSP 52在數(shù)據(jù)被寫入存儲單元之 前將其置亂，并且將從存儲單元讀取的數(shù)據(jù)反置亂，以便改進(jìn)失真估 計(jì)的性能。
存儲陣列結(jié)構(gòu)和失真機(jī)制
圖2是示意性地示出了根據(jù)本發(fā)明的一個實(shí)施方案的存儲單元陣 列28的示意圖。雖然圖2涉及連接在特定陣列配置中的閃存單元，但 本發(fā)明的原理也可應(yīng)用于其他類型的存儲單元和其他陣列配置。在上 文背景技術(shù)部分中所引用的參考文獻(xiàn)中，描述了一些示例性的存儲單 元類型和陣列配置。
陣列28的存儲單元32被布置在具有多個行和多個列的柵格中。 每個存儲單元32包括浮置柵極金屬氧化物半導(dǎo)體(MOS)晶體管。通過 向晶體管的柵極、源極和漏極施加適當(dāng)?shù)碾妷弘娖?，可以將一定?shù)量 的電荷(電子或空穴)存儲在一特定的存儲單元中。存儲在所述存儲 單元中的值可通過測量所述存儲單元的門限電壓來讀取，所述門限電 壓被定義為使所述晶體管導(dǎo)通而需要向所述晶體管的柵極施加的最小 電壓。所讀取的門限電壓與存儲在所述存儲單元中的電荷成比例。
在圖2的示例性配置中，每一行中的晶體管的柵極由字線80連接。 每一列中的晶體管的源極由位線84連接。在一些實(shí)施方案中，例如在 一些NOR單元設(shè)備中，源極直接連接到位線。在替代的實(shí)施方案中， 例如在一些NAND單元設(shè)備中，位線被連接到多串浮置柵極單元。
通常，讀/寫單元40,通過將變化的電壓電平施加到特定的存儲 單元32的柵極(也即，施加到所述存儲單元所連接到的字線)，并且 檢查所述存儲單元的漏極電流是否超過了某一門限(也即，所述晶體 管是否導(dǎo)通)，來讀取該特定的存儲單元32的門限電壓。讀/寫單元 4 0通常向所述存儲單元所連接到的字線施加一 系列的不同的電壓值， 并且確定為使漏極電流超過所述門限的最低柵極電壓值。通常，讀/
39寫單元40同時讀取一整行的存儲單元，這一整行的存儲單元也被稱為 頁。
在一些實(shí)施方案中，讀/寫單元40通過將所述存儲單元的位線預(yù) 充電到某一電壓電平來測量漏極電流。 一旦柵極電壓被設(shè)定到期望值， 漏極電流就使得位線電壓經(jīng)存儲單元放電。在施加?xùn)艠O電壓之后的幾 毫秒，讀/寫單元40測量位線電壓，并且將位線電壓與門限進(jìn)行比較。 在一些實(shí)施方案中，每個位線84被連接到相應(yīng)的讀出放大器，該讀出 放大器將位線電流放大并且將該電流轉(zhuǎn)換為電壓。使用比較器將被放 大的電壓與門限進(jìn)行比較。
上文所描述的電壓讀取方法是一種示例性方法。作為替代，讀/ 寫單元40可以使用任何其他適合的方法來用于讀取存儲單元32的門 限電壓。例如，讀/寫單元40可以包括一個或多個模數(shù)轉(zhuǎn)換器(ADC)， 該模數(shù)轉(zhuǎn)換器將位線電壓轉(zhuǎn)換成數(shù)字樣本。
存儲單元陣列通常被分為多個頁，也即，多組同時編程和讀取的 存儲單元。在一些實(shí)施方案中，每個頁包括陣列的一整行。在替代性 的實(shí)施方案中，每個行可被分為兩個或更多個頁。對存儲單元的擦除 通常在包含多個頁的塊中執(zhí)行。典型的存儲設(shè)備可以包括數(shù)千個擦除 塊。盡管也可以使用其它塊尺寸，典型的擦除塊是128頁的數(shù)量級， 每個擦除塊包括數(shù)千個存儲單元。
存儲在存儲單元中的電荷電平和讀取自存儲單元的電壓可能包含 多種類型的失真，這些失真是由陣列28中的不同的失真機(jī)制所導(dǎo)致 的。 一些失真機(jī)制影響了存儲在存儲單元中的實(shí)際電荷，而其他機(jī)制 使得所讀出的電壓失真。例如，陣列中的相鄰存儲單元之間的電交叉 耦合會修改特定存儲單元中的門限電壓。此效應(yīng)被稱為交叉耦合失真。 又例如，電荷會隨著時間的推移而從存儲單元中泄漏。這種老化效應(yīng) 的結(jié)果是，所述存儲單元的門限電壓將隨著時間的推移而從最初寫入 的值漂移。
另一種類的失真，通常被稱為擾動噪聲，是由陣列中的某些存儲 單元上的存儲器存取操作(例如，讀、寫或擦除操作)而導(dǎo)致的，這引 起了對其他存儲單元中的非預(yù)期的電荷改變。作為又一實(shí)例，可以由 相鄰存儲單元(例如在同一 NAND存儲單元串中的其他存儲單元)中的電荷，通過一種稱為背景圖案相關(guān)性(BPD)的效應(yīng)，來影響特定存儲單 元的源極-漏極電流。
失真估計(jì)和消除方法
存儲單元32中的失真降低了存儲設(shè)備的性能，例如重構(gòu)數(shù)據(jù)時的 誤差概率、可達(dá)到的存儲容量以及可達(dá)到的數(shù)據(jù)保持期。性能降低在 MLC設(shè)備中尤其嚴(yán)重，因?yàn)樵贛LC設(shè)備中表示數(shù)據(jù)的不同電壓電平之 間的差相對較小。在許多情況下，失真度隨著時間的推移而變化，且 在一個存儲單元和另一個存儲單元之間也有所不同。從而，以自適應(yīng) 的方式估計(jì)失真并且基于所估計(jì)的失真采取行動是很有好處的。
MSP 52可以采用各種不同的方法來估計(jì)存儲單元32中的失真， 并且使用所估計(jì)的失真度來消除或補(bǔ)償失真。作為對失真進(jìn)行補(bǔ)償?shù)?補(bǔ)充或替代，MSP可以基于所估計(jì)的失真執(zhí)行其他種類的動作。
例如，MSP可以使用所估計(jì)的失真來執(zhí)行數(shù)據(jù)刷新判決。在一種 典型的實(shí)現(xiàn)中，MSP估計(jì)各個不同的存儲單元組(例如存儲頁)的失 真度。當(dāng)在一特定頁中的失真超過某一可容忍的門限時，MSP對數(shù)據(jù) 進(jìn)行刷新(也即，重新編程)。
又例如，MSP可以使用所估計(jì)的失真來評估在某一存儲單元或某 組存儲單元中的可達(dá)到的存儲容量?；诳蛇_(dá)到的容量，MSP可以修 改用于在相應(yīng)的存儲單元中存儲數(shù)據(jù)的電壓電平的數(shù)量和/或ECC。從 而，MSP可以自適應(yīng)地修改存儲單元中存儲數(shù)據(jù)的密度，以匹配它們 的存儲容量，因?yàn)樗鼈兊拇鎯θ萘侩S著時間的推移而改變。使用失真 估計(jì)用于適配存儲設(shè)備的存儲密度的一些方面在提交于2007年5月 10曰的題為"Memory Device with Adaptive Capacity"的PCT專利 申請中得以描述，該文獻(xiàn)以援引方式全部納入本文。
再例如，MSP可以基于所估計(jì)的失真而修改判決門限，也即將存 儲單元的可能的電壓的范圍分成判決區(qū)域的門限。MSP可以調(diào)整判決 門限值以最小化失真度，以最小化解碼誤差概率或滿足任何其他適合 的性能條件。MSP也可以修改ECC解碼度量，例如對數(shù)似然比(LLR)， 該解碼度量由ECC解碼器使用以解碼ECC。這樣的方法例如在上文所 引用的PCT申請"Combined Distortion Estimation and ErrorCorrection Coding for Memory Devices" 中得以描述。
圖3至8是示意性地示出了根據(jù)本發(fā)明的實(shí)施方案的用于估計(jì)和 消除存儲單元陣列28中的失真的方法的流程圖。在下文的說明中，假 設(shè)MSP逐頁地讀取存儲單元并估計(jì)失真度。然而，在替代性的實(shí)施方 案中，MSP可以讀取并處理任意其他存儲單元組。例如，MSP可以處理 整個擦除塊或甚至單獨(dú)的存儲單元。
圖3是示意性地示出了根據(jù)本發(fā)明的一個實(shí)施方案的一種用于估 計(jì)和消除交叉耦合失真的方法的流程圖。在一些情況下，例如在閃存 中，交叉耦合失真是由存儲在鄰近存儲單元的電荷產(chǎn)生的電場的電磁 耦合所導(dǎo)致的。在其他情況下，例如在NROM存儲單元中，交叉耦合失 真可由其他原因?qū)е拢缬捎诠蚕淼鼐€導(dǎo)致的存儲單元的源電壓的 上升。
讀取自受交叉耦合影響的某一存儲單元/的電壓一般可寫為『&緣,，Qj
其中g(shù)(。)表示當(dāng)所有潛在干擾存儲單元均被擦除時從所述存儲 單元讀取的電壓，c,表示在存儲單元/中的電荷電平，X。，Q表示當(dāng) 存儲單元電荷是c,時的耦合效應(yīng)，而C,表示相鄰存儲單元的電荷電
平的集合，y#/。
在一些實(shí)際情況下，交叉耦合可以用線性函數(shù)來建模，以使得 V,;浙)+狄,化).。
其中&表示交叉耦合系數(shù)，也即，從存儲單元7到存儲單元/的交叉 耦合幅度。系數(shù)值有時可以取決于存儲單元的電荷電平。
在其他情況下，由某一干擾存儲單元導(dǎo)致的交叉耦合既取決于干 擾存儲單元的電荷電平，也取決于被干擾存儲單元的電荷電平。在這
些情況下，公式[2]可被寫為 k = &.。+A{c〃 c》，辨)
交叉耦合系數(shù)值通?？梢詮囊粋€單元到另一個單元而變化，也可 以隨著溫度、電源電壓和其他條件的變化而變化。
在讀取步驟90,圖3的方法始于MSP 52從一存儲單元頁讀取電 壓。每個讀取電壓由軟樣本所表示，也即具有兩個或更多個位的分辨 率的數(shù)字化值。所述MSP從讀取的電壓值生成硬判決。換句話說，所
42述MSP逐個存儲單元確定最有可能已被寫到存儲單元中的標(biāo)稱電壓電 平。MSP可以將每個讀取電壓和表示不同比特組合的不同標(biāo)稱電壓值 作比較，并且確定最接近于讀取電壓的標(biāo)稱電壓電平。這種操作通常 稱為硬分割。
在系數(shù)估計(jì)步驟94， MSP基于讀取的電壓樣本并基于對應(yīng)的硬判 決，估計(jì)交叉耦合系數(shù)。在大多數(shù)實(shí)際情況下，大多數(shù)硬判決反映了 寫入存儲單元的正確比特組合，只有很少的硬判決是錯誤的。雖然硬 判決的錯誤概率不足以用于可靠地重構(gòu)數(shù)據(jù)，但其通常足以用于可靠 地估計(jì)系數(shù)。
MSP可以使用任何適當(dāng)?shù)墓烙?jì)方法用于估計(jì)交叉耦合系數(shù)的值。 在許多實(shí)際情況下，耦合系數(shù)值在整個已處理的存儲單元組中基本恒 定。在這些情況下，MSP可以使用本領(lǐng)域公知的各種不同的塊估計(jì)技 術(shù)，這些塊估計(jì)技術(shù)使用軟電壓樣本的整個集合和對應(yīng)的硬判決來估 計(jì)交叉耦合系數(shù)。
替代地，所述MSP可以使用本領(lǐng)域公知的各種不同的循序估計(jì)方 法，其循序地(例如逐個樣本地)處理電壓樣本和硬判決，并且收斂 成交叉耦合系數(shù)的期望值。循序估計(jì)方法可以包括，例如最小均方(LMS) 過程、遞歸最小二乘(RLS)過程、Kalman過濾過程或者任何其他適合 的過程。
在一些實(shí)施方案下，估計(jì)過程試圖減少在讀取電壓和對應(yīng)的硬判 決之間的距離度量(例如歐幾里得距離)。
例如，當(dāng)使用LMS過程時，MSP可以迭代地估算下述表達(dá)式 [4]
其中/表示根據(jù)已處理的樣本和硬判決而遞增的增量指數(shù)(例如， 樣本指數(shù))。^表示在第f次迭代的交叉耦合系數(shù)&的估計(jì)值。p表示
預(yù)定義的迭代步長，v;')表示在第/次迭代讀取自存儲單元j的電壓樣
本。ef)被定義為《)V"-化W，也即，第/次迭代的讀取電壓和對應(yīng)的
硬判決(標(biāo)稱電壓)化w的差。注意，不同于上述公式[2]中交叉耦合系 數(shù)與存儲單元的電荷電平相乘，公式[4]中交叉耦合系數(shù)與存儲單元電 壓相乘。
在一些實(shí)施方案中，在對存儲單元編程期間，可以通過測量由對存儲單元j編程而在存儲單元電壓V,中導(dǎo)致的變化，來估計(jì)^的值。
在交叉耦合補(bǔ)償步驟98, MSP基于所估計(jì)的交叉耦合系數(shù)補(bǔ)償讀 取電壓中的交叉耦合失真。MSP通常產(chǎn)生校正的電壓，其中交叉耦合 失真度被降低。例如，MSP可以將所估計(jì)的交叉耦合失真分量求和， 并且從存儲單元電壓中減去該和，所述交叉耦合失真分量源自不同的 干擾存儲單元并且影響某一讀取電壓。這種操作有時稱為線性均衡。
如本領(lǐng)域所公知，MSP可以替代地通過施加判決反饋均衡(DFE)來 消除交叉耦合失真。在替代性的實(shí)施方案中，所述MSP可以使用減少 狀態(tài)最大似然序列估計(jì)(MLSE)過程，例如使用眾所周知的Viterbi算 法，來消除交叉耦合失真。此外作為替代，所述MSP可以使用最大后 驗(yàn)(MAP)估計(jì)過程或任何其他適合的方法以基于所估計(jì)的交叉耦合系 數(shù)來補(bǔ)償交叉耦合失真。
所述MSP使用校正的電壓來重構(gòu)存儲單元中存儲的數(shù)據(jù)。在一些 實(shí)施方案中，所述MSP分兩步處理讀取的電壓(也即，兩次掃描讀取的 電壓值)。在第一步，MSP估計(jì)交叉耦合系數(shù)。在第二步，MSP使用所 估計(jì)的系數(shù)來校正讀取電壓并且重構(gòu)數(shù)據(jù)。兩步處理可以是有利的， 舉例而言，例如由于在不同溫度、電源電壓或其他條件下寫存儲單元， 而存儲單元的不同的塊或頁具有不同的交叉耦合系數(shù)值時。在替代性 的實(shí)施方案中，MSP可以在一步之內(nèi)執(zhí)行系數(shù)估計(jì)、失真補(bǔ)償和數(shù)據(jù) 重構(gòu)。
在一個替代性的實(shí)施方案中，MSP起初在一步之內(nèi)執(zhí)行系數(shù)估計(jì) 和數(shù)據(jù)重構(gòu)。然后MSP估計(jì)重構(gòu)的數(shù)據(jù)的質(zhì)量(例如通過檢測未被ECC 校正的錯誤)，并且若數(shù)據(jù)重構(gòu)質(zhì)量過低則執(zhí)行第二步。這種技術(shù)不會 顯著地改變平均的處理時延或處理功率，在系數(shù)隨著時間的推移而改 變的情況下是有利的。
如上所述，在一些實(shí)施方案中，MSP在將數(shù)據(jù)寫到存儲單元之前 將數(shù)據(jù)置亂，以便防止非隨機(jī)數(shù)據(jù)使估計(jì)精確度降低。
在一些失真機(jī)制中，特定存儲單元中的失真度和沿同一位線而處 的其他存儲單元的失真度是相關(guān)的。例如，在一些NAND閃存中，沿著 每條位線的存儲單元彼此相連構(gòu)成十六個或三十二個存儲單元組成的 組，稱為串。讀取自特定存儲單元的電壓通常取決于串中的其他存儲
44單元的電壓。此效應(yīng)通常稱為背景圖案相關(guān)性(BPD)。又例如，由讀出 放大器導(dǎo)致的參數(shù)變化和其他失真也可以在沿著一條位線的不同存儲 單元中相關(guān)聯(lián)。
在其他情況下，具體存儲單元中的失真度可以和沿同一字線而處 的其他存儲單元的失真度相關(guān)聯(lián)。例如，考慮和同一頁中的其他存儲 單元相比需要明顯更長的編程時間的某一存儲單元。當(dāng)所涉及的頁正 在被編程時，在一定次數(shù)的P&V迭代之后，大多數(shù)存儲單元達(dá)到它們 的預(yù)期電荷電平，但是在"慢"存儲單元中的電荷電平仍然遠(yuǎn)不達(dá)期 望電平。因此，在慢存儲單元中的源極-漏極電流就因此而較低。使用 另外的P&V迭代過程繼續(xù)對該慢存儲單元進(jìn)行編程，而其電流增大。 增大的電流增大了落在地線上的電壓以及頁中其他存儲單元的源極-漏極電壓。作為結(jié)果，頁中的其他存儲單元的門限電壓下降。
雖然下文對圖4的說明涉及沿著位線的相關(guān)失真，然而圖4的方 法也可以用于預(yù)測和補(bǔ)償沿著字線的相關(guān)失真。此外作為替代，所述 方法可被用于預(yù)測和校正任何其他在某一組中的存儲單元的失真度彼 此相關(guān)的失真機(jī)制，這樣的存儲單元例如為在陣列中彼此極為接近的 存儲單元，以及具有相同電源電壓(Vcc)線、地線或功率供應(yīng)電路的存 儲單元。
當(dāng)沿著某一位線的存儲單元的失真度相關(guān)時，有時可將失真度建
模為
<formula>formula see original document page 45</formula>
其中e("，m)表示在列(位線)m和行(頁)"處的存儲單元的失真度。 c(/，m)表示從第/頁的第m位線處的存儲單元讀取的電壓。力和&分別 表示定義在第/頁的一個存儲單元的電壓與沿著同一位線在先前頁中 和后繼頁中的存儲單元的依賴關(guān)系的函數(shù)。公式[5]假設(shè)頁被循序處 理。
圖4是示意性地示出了根據(jù)本發(fā)明的一個實(shí)施方案的用于預(yù)測和 消除位線相關(guān)失真的一種迭代方法的流程圖。在失真記錄步驟102, 所述方法始于MSP記錄先前讀取的存儲單元的失真度?？赡茉贓CC解 碼之后，MSP可以用任何適當(dāng)?shù)姆椒ㄓ?jì)算失真度，例如通過將讀取電壓與期望的標(biāo)稱電壓相比較。
在目標(biāo)讀取步驟106， MSP讀取特定存儲單元的電壓，這個存儲單 元被稱為目標(biāo)存儲單元。然后在預(yù)測步驟IIO, MSP基于記錄的沿同一 位線的其他存儲單元的失真度值，并基于從這些存儲單元讀取的電壓， 預(yù)測在目標(biāo)存儲單元之中的失真度。例如，MSP可以使用上述公式[5] 預(yù)測失真度。
在校正步驟114， MSP使用所估計(jì)的失真度來校正從目標(biāo)存儲單元 讀取的電壓.然后在解碼步驟118, MSP基于校正的電壓，對存儲在目 標(biāo)存儲單元中的數(shù)據(jù)進(jìn)行解碼。當(dāng)ECC解碼器包括軟解碼器時，MSP 可以替代地基于所估計(jì)的失真度，校正存儲在存儲單元中的比特的軟 ECC度量(例如，LLR)。此類校正辦法，例如在上述PCT申請"Combined Distortion Estimation and Error Correction Coding for Memory Devices"中得以描述。
雖然圖4的描述為清楚起見注重于單個目標(biāo)存儲單元，但是隨著 從存儲器讀取頁，預(yù)測和校正過程通常并行地在多個存儲單元中執(zhí)行。
為了改進(jìn)存儲效率，MSP可以僅為每個位線存儲單個失真值，而 不是記錄并存儲每個先前讀取的存儲單元的失真度。存儲的值，標(biāo)注 為《w)，表示在讀取第w頁之后的e("，m)的估計(jì)值。對于讀取的第一頁， 《w)通常被初始化為0。
當(dāng)對第"頁解碼時，MSP更新aO)的,，例如使用表達(dá)式 [6 ] = (1 _ 5")+ 5[c(w, m) — c(w, w)]
其中^表示用于第"頁的預(yù)定步長。c("，m)表示從第w頁的第m 位線的存儲單元讀取的電壓，而"",—表示該存儲單元的基于解碼器輸 出的標(biāo)稱電壓。當(dāng)讀取第n+l頁時，MSP可以通過估算 ^m) = S(m)-.c02+l,m)+^ .c(",m) 來基于《m)預(yù)測失真。校正電壓(例 如，c("+l，)-《m));陂用來解碼數(shù)據(jù)。
上述方法在預(yù)測和校正讀出放大器的變化的增益、偏差或其他變 化的參數(shù)時會尤其有效。此類參數(shù)還可以包括對特定電壓電平的分布 或所有電壓電平的聯(lián)合分布的可變的偏差或展寬。
當(dāng)此方法用于校正NAND閃存存儲單元陣列中的BPD失真時，可能 存在一個貢獻(xiàn)了大部分失真的特定單元，例如因?yàn)樗贿^編程。在這種情況下，迭代方法可以在NAND存儲單元上重復(fù)，直到這個存儲單元 被識別，在這時刻《4的值被重置。不同于通常在每個NAND存儲單元 串執(zhí)行的對BPD失真的校正，通常是在每條完整位線上追蹤和執(zhí)行讀 出放大器的變化。
在一些實(shí)施方案中，MSP 52維持保持每條位線、字線或其他相關(guān) 存儲單元組的所追蹤的參數(shù)的表格或其他數(shù)據(jù)結(jié)構(gòu)。
如上所述， 一些存儲單元可能受擾動噪聲影響，擾動噪聲也就是 由陣列中的其他存儲單元上執(zhí)行的操作所導(dǎo)致的失真。在一些實(shí)施方 案中，MSP 52校正擾動噪聲是在形成擾動噪聲之時，而不是在讀取被
干擾存儲單元時。
圖5是示意性地示出了根據(jù)本發(fā)明的一個實(shí)施方案的一種用于校 正擾動噪聲的方法的流程圖。在擾動創(chuàng)建操作步驟122，所述方法始 于MSP 52執(zhí)行存儲器存取操作，該存儲器存取操作可對一些存儲單元 貢獻(xiàn)擾動噪聲。存儲器存取操作可以包括，例如，編程、讀或擦除操 作。在讀取潛在被擾動存儲單元的步驟126， MSP從可能被存儲器存取 操作所擾動的存儲單元讀取電壓。
在擾動估計(jì)步驟130， MSP評估在潛在被擾動存儲單元中的擾動噪 聲的電平。為此目的，MSP可以使用任何適合的失真估計(jì)方法。例如， 所述MSP可以使用判決導(dǎo)向方法，其中將讀取自存儲單元的電壓和由 硬分割所確定的相應(yīng)標(biāo)稱電壓電平相比較，或者與通過將ECC解碼運(yùn) 用于讀取自存儲單元的電壓而確定的標(biāo)稱電壓電平作比較。
在一些情況下，擾動噪聲可以增加在相鄰頁中的一些已擦除存儲 單元中的電荷電平。在這樣的情況下，MSP可以通過對潛在被擾動頁 中的已擦除存儲單元(也即，其電壓低于某一門限電平的存儲單元，該
量進(jìn)行計(jì)::;4估擾動電平rMsp可以將潛在擾動存儲器存取操作
之前和之后的已擦除存儲單元的數(shù)量進(jìn)行比較，并且從這兩個結(jié)果之 間的差來評估擾動電平。
在高擾動檢查步驟134， MSP檢查所估計(jì)的失真度是否超過一預(yù)定 義的門限。在擾動校正步驟138，如果擾動電平被視為高，則MSP校 正在潛在被擾動存儲單元中的擾動噪聲。例如，MSP可以刷新在同一存儲單元中的數(shù)據(jù)，重新編程在其他存儲單元中(也即，在另一頁中)
的數(shù)據(jù)，或?qū)ΜF(xiàn)有的已編程的存儲單元增加電荷。MSP也可以j吏用更 強(qiáng)的ECC來編碼數(shù)據(jù)，并且將新編碼的數(shù)據(jù)存儲在另一頁中。否則， 也即，如果擾動電平被認(rèn)為可容忍，則在終止步驟142終止該方法。
在一些情況下，在每次讀、寫和擦除操作之后執(zhí)行圖5的方法， 會顯著地增加處理時間。因此，在一些實(shí)施方案中，MSP僅僅在系統(tǒng) 空閑的時間段期間執(zhí)行圖5的方法。
圖6是根據(jù)本發(fā)明的一個替代性的實(shí)施方案，示意性地示出了用 于校正擾動噪聲的另一種方法的流程圖。所述方法基于擾動噪聲是由 比目標(biāo)存儲單元更新近地編程的存儲單元貢獻(xiàn)到該目標(biāo)存儲單元的事 實(shí)。為筒潔起見，比目標(biāo)存儲單元更為新近地編程的存儲單元被稱為 與目標(biāo)單元相比"較年輕"。比目標(biāo)存儲單元更早編程的存儲單元被 稱為"較老"存儲單元。
在潛在干擾存儲單元識別步驟146，上述方法始于MSP 52識別潛 在地對目標(biāo)存儲單元引發(fā)擾動噪聲的存儲單元。在較年輕存儲單元識 別步驟15 0， MSP識別并標(biāo)記哪些潛在干擾存儲單元比目標(biāo)存儲單元較 年輕。在一些實(shí)施方案中，MSP存儲每個頁被編程的時間標(biāo)記，其通 常作為頁的一部分和數(shù)據(jù)一起存儲。所述MSP查詢所存儲的標(biāo)記，以 便確定哪些存儲單元比目標(biāo)存儲單元較年輕。
當(dāng)循序?qū)懘鎯ζ黜摃r，MSP可以把在較大編號的頁中的存儲單元 視為相比目標(biāo)單元較年輕。替代地，當(dāng)未循序?qū)懘鎯ζ黜摃r，MSP可 以在每個頁中存儲一個變量，該變量指示該頁與相鄰頁相比的相對年 齡。當(dāng)此頁被編程時，上述變量被設(shè)置并存儲。例如，所述變量可以 包括如下計(jì)數(shù)值，其對迄今為止在擦除塊中被編程的頁的數(shù)量進(jìn)行計(jì) 數(shù)。替代地，上述變量可以為每個相鄰頁包含一個布爾標(biāo)志，其指示 在當(dāng)前頁被編程時，相鄰頁是已編程還是已擦除。此外作為替代，MSP 可以使用任何其他適合的方法以確定與目標(biāo)存儲單元相比較年輕的潛 在干擾存儲單元。
在干擾存儲單元讀取步驟154， MSP 52讀取被標(biāo)記的存儲單元(也 即，比目標(biāo)存儲單元較年輕的潛在干擾存儲單元)的電壓。所述MSP可 以重新讀取干擾存儲單元和/或使用ECC解碼器對存儲在潛在干擾存
48儲單元中的數(shù)據(jù)進(jìn)行可靠地解碼。在目標(biāo)存儲單元讀取步驟158，所 述MSP也讀取目標(biāo)存儲單元的電壓。在一些實(shí)施方案中，目標(biāo)存儲單 元的電壓以高分辨率讀取，例如使用具有位數(shù)高于存儲在每個存儲單 元中的數(shù)據(jù)位數(shù)的ADC。被標(biāo)記的存儲單元的電壓有時可以用降低的 分辨率讀取。
在擾動貢獻(xiàn)估計(jì)步驟162，所述MSP估計(jì)由較年輕潛在干擾存儲 單元貢獻(xiàn)到目標(biāo)存儲單元的擾動噪聲的電平。所估計(jì)的擾動電平可以 取決于潛在被干擾存儲單元的相對年齡、存儲在潛在干擾存儲單元 中的電壓值和/或數(shù)據(jù)、潛在干擾存儲單元相對于目標(biāo)存儲單元的位置 (例如，它們是否位于一相鄰頁、第二相鄰頁，等等)、被干擾存儲單 元的最近的編程-擦除循環(huán)的次數(shù)和/或其他信息或判據(jù)。對擾動電平 的一種有效估計(jì)，是該擾動電平以上述參數(shù)為條件的平均值。
在擾動消除步驟166，所述MSP對所估計(jì)的擾動電平進(jìn)行補(bǔ)償。 例如，所述MSP可以從讀取自目標(biāo)存儲單元的電壓中減去所估計(jì)的擾 動電平，以產(chǎn)生校正的電壓。校正的電壓被用于對存儲在目標(biāo)存儲單 元中的數(shù)據(jù)解碼，或者用于修改ECC解碼器度量。
雖然上述說明為清楚起見注重于單個目標(biāo)存儲單元，但是圖6的 過程也可以隨著從存儲器讀取頁，而并行地針對多個目標(biāo)存儲單元執(zhí) 行。
在一些實(shí)施方案中，使用編程與驗(yàn)證(P&V )過程對存儲單元編程， 而當(dāng)對存儲單元編程時，MSP 52采用失真補(bǔ)償。在一些實(shí)施方案中， MSP在對存儲單元的編程和讀取期間均采用失真補(bǔ)償。
P&V過程通常用于對存儲單元編程。在一典型的P&V過程，通過 施加一系列電壓脈沖而對一存儲單元編程，該一系列電壓脈沖的電壓 電平逐個脈沖增加。在每個脈沖之后，讀取("驗(yàn)證")已編程的電壓 電平，且迭代繼續(xù)進(jìn)行直到達(dá)到期望的電平。P&V過程，例如，由Jung 等人于1996年11月在IEEE Journal of Solid State Circuits (11: 31) 的1575頁-1583頁上發(fā)表的"A 117mm2 3. 3V Only 128Mb Multilevel NAND Flash Memory for Mass Storage Applications" 中描述,以 及由Lee等人于2002年5月在IEEE Electron Device Utters (23: 5) 的264頁-266頁發(fā)表的"Effects of Floating Gate Interference on
49NAND Flash Memory Cell Operation"中描迷，上述文獻(xiàn)均在此處以 援引方式納入本文。
圖7是示意性地示出了根據(jù)本發(fā)明的另一實(shí)施方案的用于在存儲 單元陣列28之中估計(jì)和消除失真的方法的流程圖。與一些已知的驗(yàn)證 讀取自存儲單元的電壓達(dá)到期望值的P&V過程不同，圖7的方法使得 存儲在存儲單元中的電荷達(dá)到期望的電荷，這個電荷表示所存儲的數(shù) 據(jù)。
驗(yàn)證存儲在存儲單元中的電荷電平而不是讀取電壓，是有好處的， 因?yàn)樵趯憰r和讀時的失真度可能是不同的。此方法可以用于補(bǔ)償任何 失真類型或者機(jī)制。
所述方法始于MSP 52意欲對某頁編程之時。在潛在干擾存儲單元 讀取步驟170,對于頁中一將要編程的給定目標(biāo)存儲單元，MSP讀取潛 在地導(dǎo)致該目標(biāo)存儲單元失真的存儲單元。(在一些情況下，MSP已經(jīng) 處理了這些值，因?yàn)樗鼈儎偙痪幊?，在這種情況下沒有必要讀取這些 存儲單元。)在失真計(jì)算步驟174，所述MSP估計(jì)由潛在干擾存儲單元 導(dǎo)致的對目標(biāo)存儲單元的失真。所述MSP可以使用任何適當(dāng)?shù)姆椒ǎ?例如上述的各種不同的估計(jì)過程，用于估計(jì)失真度。
基于所估計(jì)的失真，MSP計(jì)算一預(yù)先校正的電壓值以便編程目標(biāo) 存儲單元。通常，MSP通過從意圖在所述存儲單元中存儲的標(biāo)稱電壓 電平中減去所估計(jì)的失真度，來產(chǎn)生校正的電壓。
在預(yù)校正編程步驟178,所述MSP使用P&V過程，以預(yù)校正的電 壓對目標(biāo)存儲單元編程。作為結(jié)果，存儲在目標(biāo)存儲單元中的電荷電 平真實(shí)地反映了寫到存儲單元中的數(shù)據(jù)，因?yàn)樗活A(yù)先校正以移除在 寫的時候存在的失真。
在存儲單元讀取步驟182，對存儲單元的讀取可能在對該存儲單 元編程之后很久才發(fā)生，當(dāng)讀取存儲單元時，MSP讀取目標(biāo)存儲單元 以及潛在干擾存儲單元。在失真重新估計(jì)步驟186， MSP重新估計(jì)在讀 取時由潛在干擾存儲單元對目標(biāo)存儲單元導(dǎo)致的失真。MSP可以使用 任何適合的方法，例如上述的各種不同的估計(jì)過程，用于重新估計(jì)所 述失真度。
如上所述，目標(biāo)存儲單元可能在很久以前已被編程，而諸如溫度和電源電壓之類的操作條件可能已經(jīng)改變。此外，在目標(biāo)存儲單元被 編程之后，另外的潛在干擾存儲單元可能已經(jīng)被讀、編程或擦除。從
而，在步驟186計(jì)算的失真度可能與在上述步驟174計(jì)算的失真度大 相徑庭。
在校正步驟190, MSP基于重新估計(jì)的失真，校正讀取自目標(biāo)存儲 單元的電壓。校正的電壓被用于解碼自目標(biāo)存儲單元的數(shù)據(jù)。為了在 讀取干擾存儲單元的電壓時減少失真，以判決導(dǎo)向方式迭代地執(zhí)行對 存儲單元數(shù)據(jù)的解碼。
在圖7的方法中，在寫存儲單元的時候和讀存儲單元的時候都校 正失真，且每次杈正均使用當(dāng)W存在的買際失真度。從而，相對于已知 的P&V過程，本方法更具魯棒性，并且更容忍對操作條件和隨后的編 程操作進(jìn)行的改變。
在一些實(shí)施方案中，僅僅在編程期間采用失真校正，且不經(jīng)過二 次失真校正即對存儲單元進(jìn)行讀取。在這些實(shí)施方案中，圖7的方法 的步驟182至190被略去，而MSP應(yīng)該將來自未經(jīng)編程的存儲單元的 干擾納入考慮。
圖8是示意性地示出了根據(jù)本發(fā)明的一個實(shí)施方案用于估計(jì)目標(biāo) 存儲單元中的失真的又一種方法的流程圖。圖8的方法利用如下事實(shí)， 即由在目標(biāo)存儲單元之前編程的存儲單元導(dǎo)致的失真可不同于在目標(biāo) 存儲單元之后編程的存儲單元導(dǎo)致的失真。
另一種假設(shè)是，所述陣列使用P&V過程編程，如上所述。在一些 已知的P&V過程中，例如在上文引用的由Jung等人所著的文獻(xiàn)中，在 某一頁中的每個存儲單元都被編程為標(biāo)注以0至M-1的M個電壓電平 中的一個，其中電平O是已擦除電平。所述P&V過程分M個階段對所 述頁編程。在階段/， 一系列電壓脈沖被施加到編程電平應(yīng)該為/或更 高的存儲單元。在每個脈沖之后，所述過程讀取不同存儲單元的電壓， 并且停止向已經(jīng)達(dá)到其期望電平的存儲單元施加脈沖。
在一些實(shí)施方案中，對于一給定的目標(biāo)存儲單元，MSP根據(jù)編程 時間對潛在干擾存儲單元分類。(如上所述，MSP可以存儲每個頁的被 編程的時間標(biāo)記，并且將存儲的標(biāo)記用于分類過程。)存儲單元的一子 集，標(biāo)注為D1，包括潛在干擾存儲單元，其在目標(biāo)存儲單元被編程時并未被所述P&V過程完全編程。當(dāng)目標(biāo)存儲單元被編程時，類D1中的 存儲單元處于已擦除電平或是被部分編程，但是可能從那時起已被編程。
在一些編程方案中，分?jǐn)?shù)個階段對存儲單元編程。例如，在一些 4電平存儲單元編程方法中，最低有效位(LSB)和最高有效位(MSB)被 在兩個單獨(dú)的步驟中寫入。一種示例性的方法由Takeuchi等人于1998 年8月在IEEE Journal of Solid-State Circuits (33: 8)的1228頁 -1238頁發(fā)表的"A Multipage Cell Architecture for High-Speed Programming Multilevel NAND Flash Memories" 中描述，該文獻(xiàn)在 此處以援引方式納入本文。在此類方法中，在某一時間點(diǎn)可將存儲單 元編程到中間電平，而未來編程步驟將所述存儲單元編程到其最終編 程值。當(dāng)使用此類編程方法時，類D1被擴(kuò)展而包括如下存儲單元，該
平，但可以自那時起編程到其最終值。
存儲單元32的另一子集，標(biāo)注為D2，包括潛在干擾存儲單元， 其在目標(biāo)存儲單元被編程時已被編程。因?yàn)楫?dāng)目標(biāo)存儲單元被編程時， 從這些存儲單元到該目標(biāo)存儲單元的干擾已經(jīng)存在，故所述P&V過程 已經(jīng)至少部分地對此干擾進(jìn)行補(bǔ)償。第三類存儲單元，標(biāo)注為D3,包 括與所述目標(biāo)存儲單元并發(fā)編程的潛在干擾存儲單元，例如，與所述 目標(biāo)存儲單元處于同一頁上的存儲單元。
MSP 52可以根據(jù)不同類的潛在干擾存儲單元，估計(jì)針對目標(biāo)存儲 單元的失真。設(shè)"和m各自表示陣列28中目標(biāo)存儲單元的行號和列 號。則x。，表示在使用所述P&V過程寫目標(biāo)存儲單元之后此目標(biāo)存儲 單元的電壓。x,;表示在上次編程迭代之后的目標(biāo)存儲單元電壓被驗(yàn)證 時的位于z行和/列的存儲單元的電壓。y，表示讀取自目標(biāo)存儲單元 的存儲單元電壓值，由于失真，它不同于x^。
在y"，中存在的總失真可被寫為
52<formula>formula see original document page 53</formula>
其中&，々表示從位于/行y'列的干擾存儲單元到位于"行m列的目 標(biāo)存儲單元的交叉耦合干擾系數(shù)。6表示常數(shù)偏項(xiàng)。雖然上述公式[7] 涉及線性失真模型，但也可以使用非線性模型。
類Dl中的存儲單元包括在目標(biāo)存儲單元被編程之后而被編程的 存儲單元。因此，由于該編程操作而添加到這些存儲單元的電荷所導(dǎo) 致的干擾在那時并不存在，并且所述P&V過程也不可能已經(jīng)對此失真 做補(bǔ)償。
當(dāng)目標(biāo)存儲單元被編程時，類D2中的存儲單元已經(jīng)被編程，并且 當(dāng)所述P&V過程對所述目標(biāo)存儲單元編程時，這些存儲單元所導(dǎo)致的 失真已經(jīng)存在。因此，當(dāng)目標(biāo)存儲單元被編程時，所述P&V過程已經(jīng) (至少部分地)補(bǔ)償所述失真。然而，在目標(biāo)存儲單元被編程時這種 補(bǔ)償是正確的，并且不考慮在那一時刻和所述目標(biāo)存儲單元被讀取時 之間所發(fā)生的老化、電荷泄漏和其他效應(yīng)。在以上公式[7]的第二項(xiàng)中 的戈,是對電壓的估計(jì)，其在目標(biāo)存儲單元被編程時存在于干擾存儲單 元之中。
在一些實(shí)施方案中，、可通過將所述ECC解碼運(yùn)用到這些存儲單 元的輸出來估計(jì)。通過恢復(fù)寫到存儲單元中的比特集，所述ECC可以 幫助校正嚴(yán)重的錯誤，例如由嚴(yán)重泄漏導(dǎo)致的錯誤。替代地，公式[7] 的第二項(xiàng)中的乂廠、可以用乂,7的無記憶函數(shù)或、的無記憶函數(shù)來估 計(jì)，例如".乂;(或".f,》，其為電壓電平為乂,的存儲單元估計(jì)泄漏 錯誤。
上述公式[7]中的第三項(xiàng)，涉及類D3中的存儲單元，假定使用P&V 過程，其固有地對由被編程到小于或等于目標(biāo)存儲單元的電平的D3存 儲單元所導(dǎo)致的失真進(jìn)行補(bǔ)償。在目標(biāo)存儲單元已經(jīng)被完全編程之后， 當(dāng)在與該目標(biāo)存儲單元相同的頁上的潛在干擾存儲單元被編程到較高 電平時，此編程通常在P&V過程的較晚步驟中執(zhí)行。從而，由具有比目標(biāo)存儲單元更高電平的D3存儲單元所導(dǎo)致的失真的有效部分在目 標(biāo)存儲單元被編程時將不存在，并且P&V過程將不能補(bǔ)償此部分失真。 當(dāng)使用在一次操作中對給定存儲單元的所有位編程的P&V過程(例如 由Jung等人所著的文獻(xiàn)中描述的過程)時，上述公式[7]的第三項(xiàng)尤 其有效。當(dāng)使用在多個階段中對存儲單元編程不同的數(shù)據(jù)位的P&V過 程(例如由Takeuchi等人所著的文獻(xiàn)中描述的過程)時，上述公式[7] 的第三項(xiàng)可^皮略去。
在電壓讀取步驟194，圖8的方法始于MSP 52從陣列28的存儲 單元32讀取電壓。所述電壓既包括目標(biāo)存儲單元的電壓，也包括潛在 地導(dǎo)致對目標(biāo)存儲單元干擾的存儲單元的電壓。在當(dāng)前實(shí)例中，陣列 28的頁被循序讀取，也即，逐行讀取，雖然也可以使用其他讀取配置。
在編程時間估計(jì)步驟196,在目標(biāo)存儲單元被編程時，MSP估計(jì)目 標(biāo)存儲單元和潛在干擾存儲單元的值(例如，電荷電平)。所述估計(jì)
可以將一些因素納入考慮，例如讀取自目標(biāo)存儲單元和潛在干擾存儲 單元的電壓、目標(biāo)存儲單元和潛在干擾存儲單元的編程順序、自先前 的編程和擦除循環(huán)以來經(jīng)過的時間、存儲單元已經(jīng)經(jīng)歷的擦除循環(huán)的 數(shù)量、諸如電源電壓和溫度之類的環(huán)境參數(shù)，等等。
在寫-讀差估計(jì)步驟198， MSP然后估計(jì)在目標(biāo)存儲單元被編程時 和目標(biāo)存儲單元被讀取時產(chǎn)生的所估計(jì)的失真度之間的差。MSP可以 使用上述公式[7]來估計(jì)這個差。在校正步驟200, MSP使用所估計(jì)的 差來補(bǔ)償失真(例如，從讀取自目標(biāo)存儲單元的電壓減去所迷差或調(diào) 整ECC度量)。
在一些P&V過程中，從較小編號的頁到較大編號的頁循序地將頁 寫到存儲器中。從而，當(dāng)存儲單元x，被編程時，在i《n的頁中的存 儲單元已被編程，且可以假設(shè)P&V過程補(bǔ)償了由這些存儲單元貢獻(xiàn)的 失真。
在一些實(shí)施方案中，MSP 52以與寫這些頁的順序相反的順序(也 即，從較高編號的頁到較低編號的頁)讀取這些頁。當(dāng)讀取第n頁時， MSP為每個存儲單元列m計(jì)算失真度量
〖10] M ^ ^>
54其中N表示擦除塊中的行(字線)的數(shù)量，而《,.表示從在i行和j列處 的存儲單元讀取的電壓。假設(shè)失真僅影響所涉及的擦除塊中的存儲單 元。所述MSP通過計(jì)算&w 從讀取自當(dāng)前頁的電壓去除
W十I
失真度量。可被用作函數(shù)f的示例性函數(shù)，可以包括gx,，或者
在替代性的實(shí)施方案中，MSP并發(fā)處理一整塊的存儲單元。使用 待要被編程的數(shù)據(jù)和交叉耦合系數(shù)/2^", MSP計(jì)算編程值和讀取值之 間的誤差，并且補(bǔ)償此誤差。
雖然圖8的示例性方法涉及某些P&V處理實(shí)現(xiàn)，但所述方法經(jīng)必 要的修改后，可以和任意其他適合的P&V過程一起使用。本領(lǐng)域技術(shù) 人員將理解，可以基于所公開的實(shí)施方案對本方法進(jìn)行適應(yīng)性修改， 以與其他種類的P&V過程一起使用。
基于失真估計(jì)的數(shù)據(jù)刷新
在一些實(shí)施方案中，MSP 52基于所估計(jì)的失真度，刷新(也即， 重新編程)存儲在存儲單元陣列28中的數(shù)據(jù)。
圖9是根據(jù)本發(fā)明的實(shí)施方案示意性地示出了刷新存儲單元陣列 中的數(shù)據(jù)的方法的流程圖。在頁讀取步驟210，該方法始于MSP 52從 陣列28讀取存儲器頁。在頁失真估計(jì)步驟214， MSP估計(jì)所讀取的頁 中的失真度。為此目的，MSP可以使用任何適當(dāng)?shù)氖д婀烙?jì)方法，例 如上文所描述的方法。
在失真度檢查步驟218， MSP檢查失真度是否可容忍。例如，MSP 可以將所估計(jì)的失真度與指示最大可容忍的失真度的預(yù)定的門限作比 較。最大可容忍的失真度通常被選擇為使得當(dāng)達(dá)到門限時解碼數(shù)據(jù)仍 然有很大可能是無錯誤的。這種情況保證了刷新的數(shù)據(jù)有可能是無錯 誤的。
如果失真度是可容忍的，所述方法循環(huán)回到上述頁讀取步驟210, 且MSP繼續(xù)讀取并檢查存儲器頁。
另一方面，如果MSP確定在所讀取的存儲頁中的失真度高于可容 忍的失真度，則在重新編程步驟222，所述MSP對頁的數(shù)據(jù)重新編程。然后該方法循環(huán)回到上述的頁讀取步驟210。
不同于一些周期性地執(zhí)行重新編程的公知的存儲器刷新方法，不論失真度如何，圖9的方法僅在必要時才重新編程數(shù)據(jù)。從而，與這些公知的方法相比，再編程操作的頻率降低。通常，圖9的方法結(jié)合了系統(tǒng)20的常規(guī)操作。也即，MSP使用常規(guī)的頁讀和/或失真估計(jì)操作，來評估是否需要刷新，而不執(zhí)行專門的讀操作。
雖然此處描述的實(shí)施方案主要著重于從多層單元(MLC)取出數(shù)據(jù)，但是本發(fā)明的原理也可用于單層單元(SLC)。雖然此處描述的實(shí)施方案主要著重于從固態(tài)存儲設(shè)備取出數(shù)據(jù)，但是本發(fā)明的原理也可以用于在硬盤驅(qū)動器(HDD)和其他數(shù)據(jù)存儲介質(zhì)和設(shè)備中存儲和取出數(shù)據(jù)。
因此應(yīng)該理解，此處所描述的實(shí)施方案僅以舉例方式引用，且本發(fā)明不限于上文中已經(jīng)具體示出和描述的內(nèi)容。與此相反，本發(fā)明的范圍涵蓋上述各個特征的組合和子組合，以及其中本領(lǐng)域技術(shù)人員在
5權(quán)利要求
1.一種用于操作存儲器的方法，包括將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存儲單元中，所述第一電壓電平選自可能的值的集合；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦合干擾導(dǎo)致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；處理所述第二電壓電平以獲得相應(yīng)的硬判決，每個硬判決均對應(yīng)于所述第一電壓電平的可能的值中的相應(yīng)值；基于所述第二電壓電平和所述相應(yīng)的硬判決估計(jì)交叉耦合系數(shù)，該交叉耦合系數(shù)量化所述模擬存儲單元之間的交叉耦合干擾；以及使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第二電壓電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的方法，其中估計(jì)交叉耦合系數(shù)包括使用 塊估計(jì)過程處理所述第二電壓電平和所述相應(yīng)的硬判決。
3. 根據(jù)權(quán)利要求1所述的方法，其中估計(jì)交叉耦合系數(shù)包括使用 收斂到所述交叉耦合系數(shù)的序列估計(jì)過程以循序掃描所述第二電壓電 平以及所述相應(yīng)的石更判決。
4. 根據(jù)權(quán)利要求1所述的方法，其中估計(jì)交叉耦合系數(shù)包括采用 一個減少在所述所讀取的第二電壓電平和所述相應(yīng)的硬判決之間的距 離度量的估計(jì)過程。
5. 根據(jù)權(quán)利要求1所述的方法，還包括既基于讀取自第一模擬存 儲單元的第二電壓電平又基于讀取自第二模擬存儲單元的第二電壓電 平，估算在所述存儲器中由所述第一模擬存儲單元導(dǎo)致的針對所述第 二模擬存儲單元的交叉耦合干擾。
6. 根據(jù)權(quán)利要求1所述的方法，其中重構(gòu)數(shù)據(jù)包括使用如下過程之一將所述交叉耦合干擾從所述第二電壓電平中除去，所述過程為線性均衡過程、判決反饋均衡(DFE)過程、最大后驗(yàn)(MAP)估計(jì)過程以及最大似然序列估計(jì)(MLSE)過程。
7. 根據(jù)權(quán)利要求1所述的方法，其中估計(jì)交叉耦合系數(shù)與重構(gòu)數(shù)據(jù)包括在第一處理階段中估計(jì)所述交叉耦合系數(shù)，并且在后繼于所述第一處理階段的第二處理階段中消除所估計(jì)的交叉耦合干擾。
8. 根據(jù)權(quán)利要求7所述的方法，其中估計(jì)交叉耦合系數(shù)與重構(gòu)數(shù)據(jù)包括將所估計(jì)的交叉耦合系數(shù)用于所述第二處理階段的后繼情況，并且僅當(dāng)未能重構(gòu)所述數(shù)據(jù)時才重復(fù)所述第一處理階段。
9. 根據(jù)權(quán)利要求1所述的方法，其中存儲數(shù)據(jù)包括使用糾錯碼(ECC)編碼所述數(shù)據(jù)，其中重構(gòu)數(shù)據(jù)包括基于所估計(jì)的交叉耦合系數(shù)計(jì)算糾錯度量并且使用所述糾錯度量解碼所述ECC。
10. —種用于操作存儲器的方法，包括將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的模擬存儲單元中，其中所述模擬存儲單元的子集具有相關(guān)失真；在存儲所述數(shù)據(jù)之后，從所述子集中的一個或多個模擬存儲單元讀取相應(yīng)的第二電壓電平，該第二電壓電平由于所述相關(guān)失真而不同于所述第一電壓電平；處理讀取自所述一個或多個模擬存儲單元的第二電壓電平，以便估計(jì)在所述第二電壓電平中的相應(yīng)失真度；從所述子集中的其他模擬存儲單元讀取一個第二電壓電平；基于所估計(jì)的所述子集中的一個或多個模擬存儲單元的相應(yīng)失真度，預(yù)測讀取自所述其他模擬存儲單元的第二電壓電平中的失真度；使用預(yù)測的失真度，校正讀取自所述其他模擬存儲單元的第二電壓電平；以及基于所校正的第二電壓電平，重構(gòu)在所述其他模擬存儲單元中存儲的數(shù)據(jù)。
11. 根據(jù)權(quán)利要求10所述的方法，其中所述模擬存儲單元的子集 包括選自下列一組子集類型中的至少一個子集類型位于公共位線上 的存儲單元、位于公共字線上的存儲單元、具有公共電路的存儲單元 和彼此位置接近的存儲單元。
12. 根據(jù)權(quán)利要求10所述的方法，其中處理第二電壓電平包括僅 緩存單個值，該值指示從所述子集中的一個或多個模擬存儲單元中讀 取的第二電壓電平的失真度，且其中預(yù)測失真度包括基于緩存的所述 單個值計(jì)算預(yù)測的失真度。
13. 根據(jù)權(quán)利要求10所述的方法，其中預(yù)測失真包括追蹤對于所 述模擬存儲單元的子集為共有的失真參數(shù)，并且將所述失真參數(shù)存儲 在數(shù)據(jù)結(jié)構(gòu)中。
14. 一種用于操作存儲器的方法，包括將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存 儲單元中；在所述存儲器中的第一模擬存儲單元上執(zhí)行存儲器存取操作； 響應(yīng)于執(zhí)行的存儲器存取操作，從所述存儲器中的第二模擬存儲單元讀取第二電壓電平；處理所述第二電壓電平，從而估計(jì)在所述第二電壓電平中的擾動電平，該擾動電平是由在所述第一模擬存儲單元上執(zhí)行的存儲器存取操作所導(dǎo)致；使用所估計(jì)的擾動電平，校正所述第二電壓電平；以及 基于所校正的第二電壓電平，重構(gòu)在所述第二模擬存儲單元中存 儲的數(shù)據(jù)。
15. 根據(jù)權(quán)利要求14所述的方法，其中所述存儲器存取操作包括 選自下列一組操作中的至少一種操作編程操作、讀操作和擦除操作。
16. 根據(jù)權(quán)利要求14所述的方法，其中處理和校正第二電壓電平包括將所估計(jì)的擾動電平與預(yù)定義電平作比較，且僅當(dāng)所估計(jì)的擾動電平超過所述預(yù)定義電平時才校正所述第二電壓電平。
17. 根據(jù)權(quán)利要求14所述的方法，其中校正第二電壓電平包括對所述第二模擬存儲單元中存儲的數(shù)據(jù)重新編程。
18. 根據(jù)權(quán)利要求14所述的方法，其中校正第二電壓電平包括將存儲在所述第二模擬存儲單元中的數(shù)據(jù)復(fù)制到不同于所述第二模擬存儲單元的其他模擬存儲單元中。
19. 根據(jù)權(quán)利要求14所述的方法，其中校正第二電壓電平包括增大用于將數(shù)據(jù)存儲在所述第二模擬存儲單元中的第一電壓電平。
20. 根據(jù)權(quán)利要求14所述的方法，其中處理第二電壓電平是在不對所述數(shù)據(jù)作存儲和讀取的空閑時段期間執(zhí)行。
21. 根據(jù)權(quán)利要求14所述的方法，其中讀取第二電壓電平包括從相應(yīng)的多個第二模擬存儲單元讀取多個第二電壓電平，且其中處理第編程電平的第二模擬存儲單元進(jìn)^評估。 ''、'
22. 根據(jù)權(quán)利要求14所述的方法，其中存儲數(shù)據(jù)包括將所述數(shù)據(jù)循序存儲在所述模擬存儲單元的多個組中，其中讀取第二電壓電平包括逆序讀取所述模擬存儲單元的多個組，且其中處理第二電壓電平包括估計(jì)響應(yīng)于在所述第一模擬存儲單元之前讀取的所述組中的模擬存儲單元的第二電壓對所述第一模擬存儲單元導(dǎo)致的擾動電平。
23. —種用于操作存儲器的方法，包括將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的 一組模擬存儲單元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；識別潛在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的失真的模擬存儲單元的子集，；基于數(shù)據(jù)被存儲在所述模擬存儲單元中的相應(yīng)時間和數(shù)據(jù)被存儲在所述目標(biāo)模擬存儲單元中的時間之間的關(guān)系，將所述子集中的模擬存儲單元分成多個類，為所述類的每一個估計(jì)由該類中的模擬存儲單元針對所述目標(biāo)模擬存儲單元中的第二電壓電平所導(dǎo)致的相應(yīng)失真；使用為所述類中的一個或多個類中的每一個所估計(jì)的相應(yīng)失真，校正讀取自所述目標(biāo)模擬存儲單元的第二電壓電平；以及基于所校正的第二電壓電平，重構(gòu)在所述目標(biāo)模擬存儲單元中存儲的數(shù)據(jù)。
24. 根據(jù)權(quán)利要求23所述的方法，其中存儲數(shù)據(jù)和讀取第二電壓電平包括應(yīng)用編程與驗(yàn)證(P&v)過程。
25. 根據(jù)權(quán)利要求23所述的方法，其中分類模擬存儲單元包括識別所述子集中的比所迷目標(biāo)模擬存儲單元更為新近地將數(shù)據(jù)存儲在其中的模擬存儲單元，且其中校正第二電壓電平包括基于僅在所識別的模擬存儲單元中的失真來校正讀取自所述目標(biāo)模擬存儲單元的第二電壓電平。
26. 根據(jù)權(quán)利要求23所述的方法，其中分類模擬存儲單元包括定義第一類，其包括在所述子集中的比所述目標(biāo)模擬存儲單元更為新近地將數(shù)據(jù)存儲在其中的模擬存儲單元；定義第二類，其包括在所述子集中的比所述目標(biāo)模擬存儲單元更早地將數(shù)據(jù)存儲在其中的模擬存儲單元；定義第三類，其包括在所述子集中的與所述目標(biāo)模擬存儲單元并發(fā)地將數(shù)據(jù)存儲在其中的模擬存儲單元。
27. 根據(jù)權(quán)利要求23所述的方法，其中讀取第二電壓電平、估計(jì) 失真和校正第二電壓電平包括，以第一分辨率處理讀取自所述目標(biāo)模 擬存儲單元的第二電壓電平，并且以比所述第一分辨率更不精確的第二分辨率處理讀取自所述子集中的模擬存儲單元的第二電壓電平。
28. 根據(jù)權(quán)利要求23所述的方法，其中存儲數(shù)據(jù)包括存儲所述數(shù) 據(jù)被存儲在所述模擬存儲單元時的時間標(biāo)記，且其中分類模擬存儲單 元包括查詢所存儲的標(biāo)記。
29. 根據(jù)權(quán)利要求23所述的方法，其中估計(jì)失真包括響應(yīng)于選自 下列一組參數(shù)中的至少一個參數(shù)估計(jì)失真度，所述參數(shù)為所述模擬 存儲單元的編程次數(shù)、存儲在所述模擬存儲單元中的數(shù)據(jù)、所述模擬 存儲單元相對于所述目標(biāo)模擬存儲單元的位置以及所述目標(biāo)模擬存儲 單元最近已經(jīng)經(jīng)歷的編程-擦除循環(huán)的次數(shù)。
30. —種用于操作存儲器的方法，包括 接受用于存儲在所述存儲器中的數(shù)據(jù)；確定相應(yīng)的第 一電壓電平，用于對所述存儲器的一組模擬存儲單 元編程，從而使得所述模擬存儲單元存儲表示所述數(shù)據(jù)的物理量的相 應(yīng)值；使用確定的第一電壓電平對所述組中的模擬存儲單元編程； 在對所述模擬存儲單元編程之后，從相應(yīng)的模擬存儲單元讀取第 二電壓電平并且從所述第二電壓電平重構(gòu)數(shù)據(jù)。
31. 根據(jù)權(quán)利要求30所述的方法，其中確定第一電壓電平包括當(dāng) 將所述數(shù)據(jù)存儲在目標(biāo)模擬存儲單元中時，對由存儲在一個或多個其 他模擬存儲單元中的物理量的值所導(dǎo)致的針對存儲在所述目標(biāo)模擬存 儲單元中的物理量的值的失真進(jìn)行估計(jì)，并且響應(yīng)于所估計(jì)的失真預(yù) 先校正用于所述目標(biāo)模擬存儲單元編程的第一電壓電平。
32. 根據(jù)權(quán)利要求30所述的方法，其中重構(gòu)數(shù)據(jù)包括當(dāng)讀取所述第二電壓電平時，基于所讀取的第二電壓電平對由存儲在一個或多個 其他模擬存儲單元中的物理量的值所導(dǎo)致的針對存儲在目標(biāo)模擬存儲 單元中的物理量的值的失真進(jìn)行估計(jì)，使用所估計(jì)的失真校正讀取自 所述目標(biāo)模擬存儲單元的第二電壓電平，并且基于所校正的第二電壓 電平重構(gòu)存儲在所述目標(biāo)模擬存儲單元中的數(shù)據(jù)。
33. 根據(jù)權(quán)利要求30所述的方法，其中編程模擬存儲單元包括驗(yàn) 證已編程的第一電壓電平。
34. 根據(jù)權(quán)利要求30所述的方法，其中所述物理量包括電荷。
35. —種用于操作存儲器的方法，包括將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存 儲單元中；在存儲所述數(shù)據(jù)之后，從所述組中的模擬存儲單元讀取第二電壓 電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電 平；估計(jì)讀取自所述模擬存儲單元中的第二電壓電平中的失真度；以及當(dāng)所估計(jì)的失真度違反了預(yù)定的失真判據(jù)時，將所述數(shù)據(jù)重新編 程到所述存儲器的模擬存儲單元中。
36. 根據(jù)權(quán)利要求35所述的方法，其中所述預(yù)定的失真判據(jù)包括 一個定義最大可容忍的失真度的門限。
37. —種用于操作存儲器的方法，包括將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的 一組模擬存 儲單元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電 平；識別潛在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的失真的模擬存儲單元的子集；估計(jì)在所述目標(biāo)模擬存儲單元被編程的第一瞬時由在所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第一失真度與所 述目標(biāo)模擬存儲單元被讀取的第二瞬時由在所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第二失真度之間的差；以及使用所估計(jì)的差，校正讀取自所述目標(biāo)模擬存儲單元的第二電壓 電平。
38. —種用于操作存儲器的方法，包括將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存 儲單元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦合干擾導(dǎo) 致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；估計(jì)交叉耦合系數(shù)，其通過處理所述第二電壓電平而將所述模擬 存儲單元之間的交叉耦合干擾量化；以及使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第二電壓電平重構(gòu)存儲 在該組模擬存儲單元中的數(shù)據(jù)。
39. 根據(jù)權(quán)利要求38所述的方法，還包括既基于讀取自第一模擬 存儲單元的第二電壓電平又基于讀取自第二模擬存儲單元的第二電壓 電平，估算在所述存儲器中由所述第一模擬存儲單元導(dǎo)致的針對所述 第二模擬存儲單元的交叉耦合干擾。
40. —種數(shù)據(jù)存儲裝置，包括接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為選自可能的值的集合的相應(yīng)的第一電壓電平存儲在一組模擬 存儲單元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的 第二電壓電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦合干擾導(dǎo)致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；處理 所述第二電壓電平以獲得相應(yīng)的硬判決，每個硬判決均對應(yīng)于所述第 一電壓電平的可能的值中的相應(yīng)值；基于所迷第二電壓電平和所迷相 應(yīng)的硬判決估計(jì)交叉耦合系數(shù)，該交叉耦合系數(shù)量化所述模擬存儲單 元之間的交叉耦合干擾；以及使用所估計(jì)的交叉耦合系數(shù)，從所述第 二電壓電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
41. 根據(jù)權(quán)利要求40所述的裝置，其中所述MSP被布置為估計(jì) 交叉耦合系數(shù)，包括使用塊估計(jì)過程處理所述第二電壓電平和所述相 應(yīng)的》更判決。
42. 根據(jù)權(quán)利要求40所述的裝置，其中所述MSP被布置為估計(jì) 交叉耦合系數(shù)，包括使用收斂到所述交叉耦合系數(shù)的序列估計(jì)過程以 循序掃描所述第二電壓電平以及所述相應(yīng)的硬判決。
43. 根據(jù)權(quán)利要求40所述的裝置，其中所述MSP被布置為采用 減少在所讀取的第二電壓電平和所述相應(yīng)的硬判決之間的距離度量的 估計(jì)過程。
44. 根據(jù)權(quán)利要求40所述的裝置，其中所述MSP被布置為既基 于讀取自第 一模擬存儲單元的第二電壓電平，又基于讀取自第二模擬 存儲單元的第二電壓電平，估算在所述存儲器中由所述第 一模擬存儲 單元導(dǎo)致的針對所述第二模擬存儲單元的交叉耦合干擾。
45. 根據(jù)權(quán)利要求40所述的裝置，其中所述MSP被布置為使用 如下過程之一將所述交叉耦合干擾從所述第二電壓電平中除去，所述 過程為線性均衡過程、判決反饋均衡(DFE)過程、最大后驗(yàn)(MAP) 估計(jì)過程以及最大似然序列估計(jì)(MLSE)過程。
46. 根據(jù)權(quán)利要求40所述的裝置，其中所述MSP被布置為在第 一處理階段中估計(jì)所述交叉耦合系數(shù)，并且在后繼于所述第一處理階段的第二處理階段中消除所估計(jì)的交叉耦合干擾。
47. 根據(jù)權(quán)利要求46所述的裝置，其中所述MSP被布置為將所 估計(jì)的交叉耦合系數(shù)用于所述第二處理階段的后繼情況，并且僅當(dāng)未 能重構(gòu)所述數(shù)據(jù)時才重復(fù)所述第一處理階段。
48. 根據(jù)權(quán)利要求40所述的裝置，其中所述MSP被布置為在存 儲所述數(shù)據(jù)之前使用糾錯碼(ECC)編碼所述數(shù)據(jù)，基于所估計(jì)的交叉耦 合系數(shù)計(jì)算糾錯度量，以及通過使用所述糾錯度量解碼所述ECC以重 構(gòu)所述數(shù)據(jù)。
49. 一種數(shù)據(jù)存儲裝置，包括接口，其操作性地與包含多個模擬存儲單元的存儲器通信，所述 存儲器的模擬存儲單元的子集具有相關(guān)失真；以及存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述模擬存儲單元中；在存儲所 述數(shù)據(jù)之后，從所述子集中的一個或多個模擬存儲單元讀取相應(yīng)的第 二電壓電平，該第二電壓電平由于所述相關(guān)失真而不同于所述第一電 壓電平；處理讀取自所述一個或多個模擬存儲單元的第二電壓電平， 以便估計(jì)在所述第二電壓電平中的相應(yīng)失真度；從所述子集中的其他 模擬存儲單元讀取一個第二電壓電平；基于所估計(jì)的所述子集中的一 個或多個模擬存儲單元的相應(yīng)失真度，預(yù)測讀取自所述其他模擬存儲 單元的第二電壓電平中的失真度；使用預(yù)測的失真度，校正讀取自所 述其他模擬存儲單元的第二電壓電平；以及基于所校正的第二電壓電 平，重構(gòu)在所述其他模擬存儲單元中存儲的數(shù)據(jù)。
50. 根據(jù)權(quán)利要求49所述的裝置，其中所述模擬存儲單元的子集 包括選自下列一組子集類型中的至少一個子集類型位于公共位線上 的存儲單元、位于公共字線上的存儲單元、具有公共電路的存儲單元 和彼此位置接近的存儲單元。
51. 根據(jù)權(quán)利要求49所述的裝置，其中所述MSP被布置為僅緩 存單個值，該值指示從所述子集中的一個或多個模擬存儲單元中讀取 的第二電壓電平的失真度；并且基于緩存的所述單個值計(jì)算預(yù)測的失 真度。
52. 根據(jù)權(quán)利要求49所述的裝置，其中所述MSP被布置為追蹤 對于所述模擬存儲單元的子集為共有的失真參數(shù)，并且將所述失真參 數(shù)存儲在數(shù)據(jù)結(jié)構(gòu)中。
53. —種數(shù)據(jù)存儲裝置，包括接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在所述存 儲器中的第 一模擬存儲單元上執(zhí)行存儲器存取操作；響應(yīng)于執(zhí)行的存 儲器存取操作，從所述存儲器中的第二模擬存儲單元讀取第二電壓電 平；處理所述第二電壓電平，從而估計(jì)在所述第二電壓電平中的擾動 電平，該擾動電平是由在所述第一模擬存儲單元上執(zhí)行的存儲器存取 操作所導(dǎo)致；使用所估計(jì)的擾動電平，校正所述第二電壓電平；以及 基于所校正的第二電壓電平，重構(gòu)在所述第二模擬存儲單元中存儲的
54. 根據(jù)權(quán)利要求53所迷的裝置，其中所述存儲器存取操作包括 選自下列一組操作中的至少一種操作編程操作、讀操作和擦除操作。
55. 根據(jù)權(quán)利要求53所述的裝置，其中所述MSP被布置為將所 估計(jì)的擾動電平與預(yù)定義電平作比較，且僅當(dāng)所估計(jì)的擾動電平超過 所述預(yù)定義電平時才校正所述第二電壓電平。
56. 根據(jù)權(quán)利要求53所述的裝置，其中所述MSP被布置為通過 對所述第二模擬存儲單元中存儲的數(shù)據(jù)重新編程來校正所述第二電壓 電平。
57. 根據(jù)權(quán)利要求53所述的裝置，其中所述MSP被布置為將存 儲在所述第二模擬存儲單元中的數(shù)據(jù)復(fù)制到不同于所述第二模擬存儲 單元的其他模擬存儲單元中。
58. 根據(jù)權(quán)利要求53所述的裝置，其中所述MSP被布置為增大 用于將數(shù)據(jù)存儲在所述第二模擬存儲單元中的第一電壓電平。
59. 根據(jù)權(quán)利要求53所述的裝置，其中所述MSP被布置為在不 對所述數(shù)據(jù)作存儲和讀取的空閑時段期間處理所述第二電壓電平。
60. 根據(jù)權(quán)利要求53所述的裝置，其中所述MSP被布置為從相應(yīng)的多個第二模擬存儲單元讀取多個第二電壓電平，且對多個由于存 儲器存取操作而從已擦除電平轉(zhuǎn)換到已編程電平的第二模擬存儲單元 進(jìn)4亍評估。
61. 根據(jù)權(quán)利要求53所述的裝置，其中所述MSP被布置為將所 述數(shù)據(jù)循序存儲在所述模擬存儲單元的多個組中，逆序讀取所述模擬 存儲單元的多個組，且估計(jì)響應(yīng)于在所述第一模擬存儲單元之前讀取 的所述組中的模擬存儲單元的第二電壓對所述第一模擬存儲單元導(dǎo)致 的擾動電平。
62. —種數(shù)據(jù)存儲裝置，包括接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在存儲所 述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓電平，所述第 二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；識別潛在 地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的失真的模擬存 儲單元的子集；基于數(shù)據(jù)被存儲在所述模擬存儲單元中的相應(yīng)時間和 數(shù)據(jù)被存儲在所述目標(biāo)模擬存儲單元中的時間之間的關(guān)系，將所述子集中的模擬存儲單元分成多個類；為所述類的每一個估計(jì)由該類中的 模擬存儲單元針對所述目標(biāo)模擬存儲單元中的第二電壓電平所導(dǎo)致的 相應(yīng)失真；使用為所述類中的一個或多個類中的每一個所估計(jì)的相應(yīng) 失真，校正讀取自所述目標(biāo)模擬存儲單元的第二電壓電平；以及基于 所校正的第二電壓電平，重構(gòu)在所述目標(biāo)模擬存儲單元中存儲的數(shù)據(jù)。
63. 根據(jù)權(quán)利要求62所述的裝置，其中所述MSP被布置為通過 應(yīng)用編程與驗(yàn)證(P&V)過程存儲所述數(shù)據(jù)和讀取所述第二電壓電平。
64. 根據(jù)權(quán)利要求62所述的裝置，其中所述MSP被布置為識別 所述子集中的比所述目標(biāo)模擬存儲單元更為新近地將數(shù)據(jù)存儲在其中 的模擬存儲單元，且基于僅在所識別的模擬存儲單元中的失真來校正 讀取自所述目標(biāo)模擬存儲單元的第二電壓電平。
65. 根據(jù)權(quán)利要求62所述的裝置，其中所述MSP被布置為定義 第一類，其包括在所述子集中的比所述目標(biāo)模擬存儲單元更為新近地 將數(shù)據(jù)存儲在其中的模擬存儲單元；第二類，其包括在所述子集中的 比所述目標(biāo)模擬存儲單元更早地將數(shù)據(jù)存儲在其中的模擬存儲單元； 第三類，其包括在所述子集中的與所述目標(biāo)模擬存儲單元并發(fā)地將數(shù) 據(jù)存儲在其中的模擬存儲單元。
66. 根據(jù)權(quán)利要求62所述的裝置，其中所述MSP被布置為以第 一分辨率處理讀取自所述目標(biāo)模擬存儲單元的第二電壓電平，并且以 比所述第一分辨率更不精確的第二分辨率處理讀取自所述子集中的模 擬存儲單元的第二電壓電平。
67. 根據(jù)權(quán)利要求62所述的裝置，其中所述MSP被布置為存儲 在存儲數(shù)據(jù)時該數(shù)據(jù)被存儲在所述模擬存儲單元時的時間標(biāo)記，且查 詢所存儲的標(biāo)記以對所述模擬存儲單元進(jìn)行分類。
68. 根據(jù)權(quán)利要求62所述的裝置，其中所述MSP被布置為響應(yīng)于選自下列一組參數(shù)中的至少一個參數(shù)來估計(jì)失真，所述參數(shù)為所 述模擬存儲單元的編程次數(shù)、存儲在所述模擬存儲單元中的數(shù)據(jù)、所 述模擬存儲單元相對于所述目標(biāo)模擬存儲單元的位置以及所述目標(biāo)模 擬存儲單元最近已經(jīng)經(jīng)歷的編程-擦除循環(huán)的次數(shù)。
69. —種數(shù)據(jù)存儲裝置，包括接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為接 受用于存儲在所述存儲器中的數(shù)據(jù)；確定相應(yīng)的第一電壓電平，用于 對一組模擬存儲單元編程，從而使得所述模擬存儲單元存儲表示所述 數(shù)據(jù)的物理量的相應(yīng)值；使用所述第一電壓電平對所述組中的模擬存 儲單元編程；在對所述模擬存儲單元編程之后，從相應(yīng)的模擬存儲單 元讀取第二電壓電平；并且從所述第二電壓電平重構(gòu)數(shù)據(jù)。
70. 根據(jù)權(quán)利要求69所述的裝置，其中所述MSP被布置為當(dāng)將所 述數(shù)據(jù)存儲在目標(biāo)模擬存儲單元中時，對由存儲在一個或多個其他模 擬存儲單元中的物理量的值所導(dǎo)致的針對存儲在所述目標(biāo)模擬存儲單 元中的物理量的值的失真進(jìn)行估計(jì)，并且響應(yīng)于所估計(jì)的失真預(yù)先校 正用于所述目標(biāo)模擬存儲單元編程的第一電壓電平。
71. 根據(jù)權(quán)利要求69所述的裝置，其中所述MSP被布置為當(dāng)讀 取所述第二電壓電平時，基于所讀取的第二電壓電平對由存儲在一個 或多個其他模擬存儲單元中的物理量的值所導(dǎo)致的針對存儲在目標(biāo)模 擬存儲單元中的物理量的值的失真進(jìn)行估計(jì)，使用所估計(jì)的失真校正 讀取自所述目標(biāo)模擬存儲單元的第二電壓電平，并且基于所校正的第 二電壓電平重構(gòu)存儲在所述目標(biāo)模擬存儲單元中的數(shù)據(jù)。
72. 根據(jù)權(quán)利要求69所述的裝置，其中所述MSP被布置為當(dāng)對 相應(yīng)的模擬存儲單元編程時，驗(yàn)證已編程的第一電壓電平。
73. 根據(jù)權(quán)利要求69所述的裝置，其中所述物理量包括電荷。
74. —種數(shù)據(jù)存儲裝置，包括接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在存儲所述數(shù)據(jù)之后，從所述組中的模擬存儲單元讀取第二電壓電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；估計(jì)讀取自所迷模擬存儲單元中的第二電壓電平中的失真度；以及當(dāng)所估計(jì)的失真度違反了預(yù)定的失真判據(jù)時，將所述數(shù)據(jù)重新編程到所述組中的 模擬存儲單元中。
75. 根據(jù)權(quán)利要求74所述的裝置，其中所述預(yù)定的失真判據(jù)包括 一個定義最大可容忍的失真度的門限。
76. —種數(shù)據(jù)存儲裝置，包括接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP)，其被耦合到所述接口并且被布置為將 數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的一組模擬存儲單元 中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，所迷第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電 平；識別潛在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的失真的模擬存儲單元的子集；估計(jì)在所述目標(biāo)模擬存儲單元被編程的 第一瞬時由在所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第一失真度與所述目標(biāo)模擬存儲單元被讀取的第二瞬時由在 所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第二 失真度之間的差；以及使用所估計(jì)的差，校正讀取自所述目標(biāo)模擬存 儲單元的第二電壓電平。
77. —種數(shù)據(jù)存儲裝置，包括接口，其操作性地與包含多個模擬存儲單元的存儲器通信；以及 存儲器信號處理器(MSP),其被耦合到所述接口并且被布置為將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的 一組模擬存儲單元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓 電平，該第二電壓電平受到交叉耦合千擾的影響，該交叉耦合干擾導(dǎo) 致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；估計(jì)交叉耦合 系數(shù)，其通過處理所述第二電壓電平而將所述模擬存儲單元之間的交 叉耦合干擾量化；以及使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第二 電壓電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
78. 根據(jù)權(quán)利要求77所述的裝置，其中所述MSP被布置為既基 于讀取自第 一模擬存儲單元的第二電壓電平又基于讀取自第二模擬存 儲單元的第二電壓電平，估算在所述存儲器中由所述第一模擬存儲單 元導(dǎo)致的針對所述第二模擬存儲單元的交叉耦合干擾。
79. —種數(shù)據(jù)存儲裝置，包括存儲器，其包含多個模擬存儲單元；以及存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為選自可能的值的集合的相應(yīng)的第一電壓電平存儲在一組模 擬存儲單元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng) 的第二電壓電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉 耦合干擾導(dǎo)致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；處 理所述第二電壓電平以獲得相應(yīng)的硬判決，每個硬判決都對應(yīng)于所述 第一電壓電平的可能的值中的相應(yīng)值；估計(jì)交叉耦合系數(shù)，其基于所 述第二電壓電平和所述相應(yīng)的硬判決，對所述模擬存儲單元之間的交 叉耦合干擾進(jìn)行量化；以及使用所述交叉耦合系數(shù)，從所述第二電壓 電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
80. —種數(shù)據(jù)存儲裝置，包括存儲器，其包含多個模擬存儲單元，其中所述存儲單元的子集具 有相關(guān)失真；以及存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在存儲所述數(shù)據(jù)之后，從陣列的一列中的一個或多個模擬存儲單元讀取相應(yīng) 的第二電壓電平，該第二電壓電平由于失真而不同于所述第一電壓電平；處理讀取自所述一個或多個模擬存儲單元的第二電壓電平，以便 估計(jì)在所述第二電壓電平中的相應(yīng)失真度；從所述列中的其他模擬存 儲單元讀取一個第二電壓電平；基于所估計(jì)的所述列中的一個或多個 模擬存儲單元的相應(yīng)失真度，預(yù)測讀取自所述其他模擬存儲單元的第 二電壓電平中的失真度；使用所預(yù)測的失真度，校正讀取自所述其他 模擬存儲單元的第二電壓電平；以及基于所校正的第二電壓電平，重 構(gòu)在所述其他模擬存儲單元中存儲的數(shù)據(jù)。
81. —種數(shù)據(jù)存儲裝置，包括存儲器，其包含多個模擬存儲單元；以及存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第 一 電壓電平存儲在一組模擬存儲單元中；在所述 存儲器中的第 一模擬存儲單元上執(zhí)行存儲器存取操作；響應(yīng)于執(zhí)行的 存儲器存取操作，從所迷存儲器中的第二模擬存儲單元讀取第二電壓 電平；處理所述第二電壓電平，從而估計(jì)在所述第二電壓電平中的擾 動電平，該擾動電平是由在所述第一模擬存儲單元上執(zhí)行的存儲器存 取操作所導(dǎo)致；使用所估計(jì)的擾動電平，校正所述第二電壓電平；以 及基于所校正的第二電壓電平，重構(gòu)在所述第二模擬存儲單元中存儲 的數(shù)據(jù)。
82. —種數(shù)據(jù)存儲裝置，包括存儲器，其包含多個模擬存儲單元；以及存儲器信號處理器(MSP)，其被耦合到所迷存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在存儲 所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓電平，所述 第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；識別潛 在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的失真的模擬 存儲單元的子集；基于數(shù)據(jù)被存儲在所述模擬存儲單元中的相應(yīng)時間 和數(shù)據(jù)被存儲在所述目標(biāo)模擬存儲單元中的時間之間的關(guān)系，將所述子集中的模擬存儲單元分成多個類；為所述類的每一個估計(jì)由該類中 的模擬存儲單元針對所述目標(biāo)模擬存儲單元中的第二電壓電平所導(dǎo)致 的相應(yīng)失真；使用為所述類中的一個或多個類中的每一個所估計(jì)的相 應(yīng)失真，校正讀取自所述目標(biāo)模擬存儲單元的第二電壓電平；以及基 于所校正的第二電壓電平，重構(gòu)在所述目標(biāo)模擬存儲單元中存儲的數(shù)據(jù)。
83. —種數(shù)據(jù)存儲裝置，包括存儲器，其包含多個模擬存儲單元；以及存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 接受用于存儲在所述存儲器中的數(shù)據(jù)；確定相應(yīng)的第一電壓電平，用 于對一組模擬存儲單元編程，從而使得所述模擬存儲單元存儲表示所 述數(shù)據(jù)的物理量的相應(yīng)值；使用所述第一電壓電平對所述組中的模擬 存儲單元編程；在對所述模擬存儲單元編程之后，從相應(yīng)的模擬存儲 單元讀取第二電壓電平；并且從所述第二電壓電平重構(gòu)數(shù)據(jù)。
84. —種數(shù)據(jù)存儲裝置，包括存儲器，其包含多個模擬存儲單元；以及存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在一組模擬存儲單元中；在存儲 所述數(shù)據(jù)之后，從所述組中的模擬存儲單元讀取第二電壓電平，所述 第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；估計(jì)讀取自所述模擬存儲單元中的第二電壓電平中的失真度；以及當(dāng)所估計(jì) 的失真度違反了預(yù)定的失真判據(jù)時，將所述數(shù)據(jù)重新編程到所述組的 模擬存儲單元中。
85. —種數(shù)據(jù)存儲裝置，包括存儲器，其包含多個模擬存儲單元；以及存儲器信號處理器(MSP)，其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的 一組模擬存儲單 元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電壓電平，所述第二電壓電平中的至少一些不同于所述相應(yīng)的第一電壓電平；識別潛在地導(dǎo)致針對讀取自目標(biāo)模擬存儲單元的第二電壓電平的失真的模擬存儲單元的子集；估計(jì)在所述目標(biāo)模擬存儲單元被編程的第 一 瞬時由在所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬 存儲單元的第 一失真度與所述目標(biāo)模擬存儲單元被讀取的第二瞬時由在所述子集中的模擬存儲單元導(dǎo)致的針對所述目標(biāo)模擬存儲單元的第二失真度之間的差；以及使用所估計(jì)的差，校正讀取自所述目標(biāo)模擬 存儲單元的第二電壓電平。
86.—種數(shù)據(jù)存儲裝置，包括存儲器，其包含多個模擬存儲單元；以及存儲器信號處理器(MSP),其被耦合到所述存儲器并且被布置為 將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在所述存儲器的 一組模擬存儲單 元中；在存儲所述數(shù)據(jù)之后，從所述模擬存儲單元讀取相應(yīng)的第二電 壓電平，該第二電壓電平受到交叉耦合干擾的影響，該交叉耦合干擾 導(dǎo)致所述第二電壓電平不同于所述相應(yīng)的第一電壓電平；估計(jì)交叉耦 合系數(shù)，其通過處理所述第二電壓電平而將所述模擬存儲單元之間的 交叉耦合千擾量化；以及使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第 二電壓電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
全文摘要
一種用于操作存儲器(28)的方法，包括將數(shù)據(jù)作為相應(yīng)的第一電壓電平存儲在存儲器的一組模擬存儲單元(32)中。在存儲所述數(shù)據(jù)之后，從相應(yīng)的模擬存儲單元讀取第二電壓電平。第二電壓電平受到交叉耦合干擾的影響，該交叉耦合干擾導(dǎo)致第二電壓電平不同于相應(yīng)的第一電壓電平。通過處理第二電壓電平來估計(jì)對模擬存儲單元之間的交叉耦合干擾進(jìn)行量化的交叉耦合系數(shù)。使用所估計(jì)的交叉耦合系數(shù)，從所讀取的第二電壓電平重構(gòu)存儲在該組模擬存儲單元中的數(shù)據(jù)。
文檔編號G11C29/00GK101496110SQ200780026121
公開日2009年7月29日 申請日期2007年5月10日 優(yōu)先權(quán)日2006年5月12日
發(fā)明者A·梅斯羅斯, E·格吉, N·薩莫, O·沙爾維 申請人:愛諾彼得技術(shù)有限責(zé)任公司