專利名稱：偏壓發(fā)生器及產(chǎn)生用于半導(dǎo)體存儲(chǔ)器件的偏壓的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及偏壓發(fā)生器及產(chǎn)生用于半導(dǎo)體存儲(chǔ)器件的偏壓的方法。更加 特別地，本發(fā)明涉及已經(jīng)增加了讀出容限(sensing margin )并提高了電阻分 散曲線(resistance dispersion curve )的分辨率的偏壓發(fā)生器，以及在半導(dǎo)體 存儲(chǔ)器件內(nèi)產(chǎn)生偏壓的相關(guān)的方法。
背景技術(shù)：
理想的半導(dǎo)體存儲(chǔ)器件將具有高的數(shù)據(jù)存儲(chǔ)容量但是在低功耗下運(yùn)行。 因此，已經(jīng)花費(fèi)相當(dāng)多研制和開發(fā)努力來研發(fā)高密度集成式非易失性存儲(chǔ)器 件。這種存儲(chǔ)器件的突出的例子包括相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式 隨機(jī)存取存儲(chǔ)器(RRAM)以及磁性隨機(jī)存取存儲(chǔ)器(MRAM)。該P(yáng)RAM使用一種或多種相變材料以與材料相態(tài)相關(guān)聯(lián)地存儲(chǔ)數(shù)據(jù)。當(dāng) 前的相變材料包括硫族化物，該硫族化物具有隨著相態(tài)而變化的電阻，該相 態(tài)可以通過施加熱能而改變。這樣的一種材料是GexSbyTez (在下文中，稱 作"GST")，其是鍺(Ge)、銻(Sb)和碲(Te)的合金。能夠并入在PRAM內(nèi)的相變材料必須能夠非常迅速而穩(wěn)定地改變相態(tài) (例如，在晶態(tài)和非晶態(tài)之間)。在傳統(tǒng)的PRAM器件中，該相變材料在非 晶態(tài)下具有高電阻，而在晶態(tài)下具有低電阻。像在半導(dǎo)體存儲(chǔ)器件中的普遍 使用的那樣，該相變材料的非晶態(tài)可以一皮限定為'RESET，狀態(tài)或數(shù)據(jù)值'1 ，， 并且該晶態(tài)可以被限定為'SET，狀態(tài)或數(shù)據(jù)值'O，，反之亦然。在PRAM內(nèi)的普通存儲(chǔ)單元類型包括晶體管結(jié)構(gòu)或二極管結(jié)構(gòu)。具有晶 體管結(jié)構(gòu)的存儲(chǔ)單元包括串聯(lián)連接的相變材料和存取晶體管。具有二極管結(jié)構(gòu)的存儲(chǔ)單元包括串聯(lián)連接的相變材料和二極管。與具有晶體管結(jié)構(gòu)的PRAM存儲(chǔ)單元相比，具有二極管結(jié)構(gòu)的PRAM存 儲(chǔ)單元能夠施加相對(duì)大的寫入電流，該寫入電流隨著所施加的電壓按指數(shù)規(guī) 律增加。這個(gè)較大的寫入電流能力允許在PRAM存儲(chǔ)單元的陣列的實(shí)現(xiàn)中使 用相對(duì)小的二極管，從而減小構(gòu)成存儲(chǔ)器件的總體尺寸。因此，期望的是具 有二極管結(jié)構(gòu)的PRAM存儲(chǔ)單元在需要高集成度、高操作速度以及低功率消 耗的存儲(chǔ)器件中將被越來越多地使用。圖1圖解具有二極管結(jié)構(gòu)的PRAM存儲(chǔ)單元50。如圖1所示，PRAM存 儲(chǔ)單元50包含二極管D和可變電阻器R。使用一種或多種相變材料實(shí)現(xiàn)該可 變電阻器。形成存儲(chǔ)單元50的二極管D連接在字線WL和可變電阻器R之間。即， 二極管D的陰極端連接到字線WL，并且陽極端連接到可變電阻器R的一端。 該可變電阻器R的另 一端連接到位線。在合并有類似于存儲(chǔ)單元50的存儲(chǔ)單元的陣列的半導(dǎo)體存儲(chǔ)器件中，使 用可變電阻器R的可逆特性執(zhí)行數(shù)據(jù)寫入操作。即，在施加到存儲(chǔ)單元50 的寫入操作期間，通過該位線BL和字線WL轉(zhuǎn)換將電流提供給低電壓電平 或地電平。然后，向二極管D施加正向偏壓，以致在位線BL和字線WL之 間形成電流通^"。然后，相對(duì)于正被施加的電流和電流的施加時(shí)間改變可變 電阻器R的相位。通過低電阻狀態(tài)表示的'SET數(shù)據(jù)，或通過高電阻狀態(tài)表示 的'RESET數(shù)據(jù)'中的任一個(gè)可以被存儲(chǔ)在存儲(chǔ)單元50中。在工作例子中，該 SET數(shù)據(jù)可以與數(shù)據(jù)值'O，相關(guān)聯(lián)并且該RESET數(shù)據(jù)可以與數(shù)據(jù)值'1 ，相關(guān)聯(lián)， 反之亦然。讀取操作可以通過區(qū)別存儲(chǔ)單元50的狀態(tài)用來確定所存儲(chǔ)的數(shù)據(jù)值。 即，流過存儲(chǔ)單元50的電流的總值與其電阻狀態(tài)有關(guān)。當(dāng)RESET數(shù)據(jù)被存 儲(chǔ)在存儲(chǔ)單元50中時(shí)，存儲(chǔ)單元50具有高電阻值并且通過存儲(chǔ)單元50的電 流相對(duì)較小。然而，當(dāng)SET數(shù)據(jù)被存儲(chǔ)在存儲(chǔ)單元50中時(shí)，存儲(chǔ)單元50具 有低電阻值并且通過存儲(chǔ)單元50的電流相對(duì)較大。因此，可以根據(jù)通過存儲(chǔ) 單元50的電流的電平或根據(jù)與通過存儲(chǔ)單元50的電流的電平相關(guān)聯(lián)的電壓 電平改變讀出數(shù)據(jù)。將參照用于如圖2所示的PRAM器件的示范性數(shù)據(jù)讀取電路在一些補(bǔ)充 細(xì)節(jié)上描述存儲(chǔ)在PRAM存儲(chǔ)單元中的讀出數(shù)據(jù)的功能。在圖2中，用于PRAM器件的數(shù)據(jù)讀取電路包含讀出放大器S/A、電 流源20、箝位單元10、列選擇單元40以及單元陣列塊30。該讀出放大器S/A可以包括電流讀出放大器或電壓讀出放大器。該讀出 放大器S/A通過比較在讀出節(jié)點(diǎn)Nsa上的電壓電平和參考電壓電平Vref來讀 出數(shù)據(jù)，該讀出節(jié)點(diǎn)Nsa連接到位于該讀出結(jié)點(diǎn)Nsa和存儲(chǔ)單元M之間的電 流通路PA1 。例如，當(dāng)在讀出節(jié)點(diǎn)Nsa處施加到讀出放大器S/A的輸入端上 的電壓高于參考電壓Vref時(shí)，'HIGH，數(shù)據(jù)狀態(tài)被確定并且輸出。當(dāng)在讀出節(jié) 點(diǎn)Nsa處的電壓低于參考電壓Vref時(shí)，'LOW，數(shù)據(jù)狀態(tài)被確定并且在輸出端 SAout處被輸出。該'HIGH，狀態(tài)表示存儲(chǔ)單元M具有高電阻狀態(tài)，而該'LOW， 狀態(tài)表示存儲(chǔ)單元M具有低電阻狀態(tài)。電流源20通過偏壓Vbias控制并且提供讀出電流Icell至該電流通路PA1 。 在圖示的例子中，電流源20包括PMOS晶體管PB和端子Vsa，其中該P(yáng)MOS 晶體管PB連接到讀出節(jié)點(diǎn)Nsa，而電源電壓VDD或比該電源電壓VDD高 的高電壓VPP ^皮施加到端子Vsa。箝位單元10包括通過箝位信號(hào)Vclamp控制的箝位晶體管NC。該箝位 晶體管NC電連接來自陣列塊30的任意一個(gè)存儲(chǔ)單元至該讀出放大器S/A的 讀出節(jié)點(diǎn)Nsa，其中該陣列塊30是從形成該陣列塊30的多個(gè)單元陣列塊中 選擇出來的。此外，該箝位晶體管NC維持特定電壓電平以便與選擇的單元 陣列塊30相關(guān)聯(lián)的位線BL的電壓處于相變材料的閾值電壓Vth的范圍之內(nèi)。 因此，箝位信號(hào)Vclamp的電平被與箝位功能一致地建立。列選擇單元40包含通過列選擇信號(hào)Y0 Yn開關(guān)的多個(gè)列選擇晶體管 N0 Nn。列選擇晶體管NO Nn在與在選擇的單元陣列塊30中的選擇存儲(chǔ)單 元M關(guān)聯(lián)的位線BL1和通過箝位晶體管NC連接的讀出節(jié)點(diǎn)Nsa之間形成電 流通路PA1。即，通過施加到箝位晶體管NC和列選擇晶體管NO Nn上開關(guān)' 操作形成在讀出放大器S/A的讀出節(jié)點(diǎn)Nsa和存儲(chǔ)單元M之間的電流通路 PA1。例如，當(dāng)通過列選擇信號(hào)Yl開啟列選擇晶體管Nl時(shí)，該電流通路PA1 被形成在存^渚單元M和讀出節(jié)點(diǎn)Nsa之間。單元陣列塊30包括布置在相交叉的字線WLO WLn和位線BLO BLn處 的存儲(chǔ)單元。每一個(gè)存儲(chǔ)單元可以具有諸如圖1所示的一個(gè)那樣的二極管結(jié) 構(gòu)。該數(shù)據(jù)讀取電路接下來執(zhí)行以從在單元陣列塊30中的所選擇的存儲(chǔ)單元M中讀取數(shù)據(jù)。當(dāng)施加讀取命令、地址信號(hào)和箝位信號(hào)Vclamp時(shí)，施加箝位信號(hào)Vclamp 和列選擇信號(hào)Yl以在存儲(chǔ)單元M和讀出節(jié)點(diǎn)Nsa之間形成電流通3各PA1。 這時(shí)，連接到存儲(chǔ)單元M的字線被維持在地電平。在形成電流通路PA1之后或在形成電流通路PA1的同時(shí)，提供偏壓Vbias 至電流源20以提供電流至該電流通路PA1 。因此，取決于該存儲(chǔ)單元M的 電阻值的讀出電流(或貫穿電流)Icell在電流通路PAl中流動(dòng)。流過電流通路PA1的讀出電流Icell的電平根據(jù)存儲(chǔ)單元M的數(shù)據(jù)狀態(tài) (即，該存儲(chǔ)單元M是在重置數(shù)據(jù)狀態(tài)還是在設(shè)置數(shù)據(jù)狀態(tài))而變化。當(dāng)該 存儲(chǔ)單元M在重置數(shù)據(jù)狀態(tài)時(shí)，因?yàn)槠渚哂懈唠娮柚担孕‰娖降淖x出電 流Icell流過電流通路PA1。然而，當(dāng)該存儲(chǔ)單元在設(shè)置數(shù)據(jù)狀態(tài)時(shí)，其具有 低電阻值并且相對(duì)大電平的讀出電流Icell流過該電流通路PA1 。因此，改變 了連接到讀出放大器S/A的輸入端的讀出節(jié)點(diǎn)Nsa的電壓電平，并且通過將 在讀出節(jié)點(diǎn)Nsa處的電壓電平與該參考電平Vref相對(duì)比來執(zhí)行數(shù)據(jù)讀出。在前述的數(shù)據(jù)讀取電路中，因?yàn)榭刂铺峁┰撟x出電流Icell的電流源10 的偏壓Vbias確定流過存儲(chǔ)單元M的電流的總值和在讀出節(jié)點(diǎn)Nsa處的電壓 電平，所以其必須被小心地控制。例如，當(dāng)該選擇的存儲(chǔ)單元M存儲(chǔ)通過高 電阻值表示的數(shù)據(jù)時(shí)(例如，重置數(shù)據(jù)或數(shù)據(jù)值l),應(yīng)當(dāng)設(shè)置該偏壓Vbias 的電平以使在讀出節(jié)點(diǎn)Nsa處表示的電壓電平高于該參考電壓電平Vref (例 如，二分之一電源電壓(VDD/2))。然而，當(dāng)該選擇的存儲(chǔ)單元M存儲(chǔ)通過 低電阻值表示的數(shù)據(jù)時(shí)(例如，設(shè)置數(shù)據(jù)或數(shù)據(jù)值O)，應(yīng)當(dāng)設(shè)置該偏壓Vbias 的電平以使在讀出節(jié)點(diǎn)Nsa處表示的電壓電平低于該參考電壓電平Vref。這 并不意p未著該偏壓Vbias應(yīng)當(dāng)被設(shè)置成取決于數(shù)據(jù)狀態(tài)的不同電平。反而， 這意味著該偏壓Vbias應(yīng)當(dāng)被設(shè)置成滿足上述條件的用于數(shù)據(jù)讀出的固定電 平。圖3是與在圖2中施加的該輸入偏壓Vbias和參考電壓電平Vref相關(guān)聯(lián) 的在讀出節(jié)點(diǎn)Nsa處的電壓電平處的電阻值點(diǎn)的偏壓曲線(GIO)。該曲線圖 表示用于設(shè)置數(shù)據(jù)和重置數(shù)據(jù)的表現(xiàn)為示范電阻分散的SET和RESET狀態(tài)。在圖3中，在對(duì)數(shù)標(biāo)度上說明顯示了用于設(shè)置和重置數(shù)據(jù)的電阻分散的 SET和RESET狀態(tài)的曲線圖。在圖示的例子中，該設(shè)置數(shù)據(jù)曲線圖SET具 有在0至10KQ的范圍內(nèi)的電阻分散，并且該重置數(shù)據(jù)曲線圖RESET具有在50KQ至1MQ或更大范圍的電阻分散。因此，通過曲線G10所示，該偏壓 Vbias的電平應(yīng)當(dāng)被設(shè)置以使在讀出節(jié)點(diǎn)Nsa的電壓電平變?yōu)樵搮⒖茧妷弘?平Vref處的點(diǎn)的電阻值落入在10KQ至50KQ的范圍內(nèi)。在這種情況下，在 大約1.4至2.3V之間表示偏壓電平容限范圍"S"。這是一個(gè)相對(duì)小的容限范圍 并且應(yīng)當(dāng)被增加以改善該存儲(chǔ)單元的性能。在其它的PRAM實(shí)現(xiàn)中，每一個(gè)構(gòu)成存儲(chǔ)單元能夠存儲(chǔ)多個(gè)位的數(shù)據(jù)。 這種實(shí)現(xiàn)加劇了提供能夠以可接受的容限讀出多位數(shù)據(jù)的偏壓精確度的困 難。根據(jù)圖4和圖5描述一個(gè)例子。圖4是包含比較曲線(G10)的曲線圖， 該比較曲線顯示了在讀出節(jié)點(diǎn)Nsa的電壓電平至圖2中的輸入偏壓Vbias變 為該參考電壓電平Vref的點(diǎn)上的電阻值。圖5是相應(yīng)于該輸入偏壓Vbias通 過每一位用于多位數(shù)據(jù)狀態(tài)00、 01、 10和11的分布曲線?？偲饋碚f，圖4 和圖5表示能夠在四個(gè)狀態(tài)00、 01、 10和11中，或在第一數(shù)據(jù)OO、第二數(shù) 據(jù)Ol、第三數(shù)據(jù)IO和第四數(shù)據(jù)11中存儲(chǔ)2位數(shù)據(jù)的存儲(chǔ)單元。在操作例子中，假設(shè)通過0至R1的電阻分散表示第一數(shù)據(jù)00,通過R2 至R3的電阻分散表示第二數(shù)據(jù)01,通過R4至R5的電阻分散表示第三數(shù)據(jù) 10以及通過R6或更大的電阻分散表示第四數(shù)據(jù)11。其可以進(jìn)一步假設(shè)關(guān)系 R1<R2<R3<R4<R5<R6是滿足的。如圖4和圖5所示，第一數(shù)據(jù)00穿過第一部分I分布，在第一部分I中 的輸入偏壓Vbias的電平是最低的，第二數(shù)據(jù)Ol穿過第二部分II分布，在第 二部分II中的輸入偏壓的電平高于該一部分I的，第三數(shù)據(jù)10穿過第三部分m分布，在第三部分ni中的輸入偏壓的電平高于該二部分n的，以及第四數(shù) 據(jù)11穿過第四部分iv分布，在第四部分iv中的輸入偏壓的電平高于該三部分 ni的。第一讀出部分S1是用于讀出該一數(shù)據(jù)OO和其它數(shù)據(jù)Ol、 lO以及l(fā)l的 偏壓Vbias的電平部分，并且該一讀出部分Sl位于該一部分I和第二部分II 之間。當(dāng)將在第 一讀出部分S1內(nèi)具有特定電平的電壓作為偏壓Vbias施加時(shí), 其被讀出無論存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)是一數(shù)據(jù)00或是二數(shù)據(jù)01 、第三數(shù) 據(jù)IO和第四數(shù)據(jù)11中的任意一個(gè)。此外，在第一和第二數(shù)據(jù)00和01或在第三和第四數(shù)據(jù)10和11之間用 于讀出的第二讀出部分S2位于該二部分II和第三部分III之間。當(dāng)將在第二讀出部分S2內(nèi)的具有特定電平的電壓作為偏壓Vbias施加時(shí)，其被讀出無論存 儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)是一和第二數(shù)據(jù)00和01中的任意一個(gè)或是三和第四 數(shù)據(jù)10和11中的任意一個(gè)。當(dāng)通過該一讀出部分S1的偏壓Vbias和第二讀 出部分S2的偏壓Vbias執(zhí)行該讀出操作以及當(dāng)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)是一 數(shù)據(jù)00或該二數(shù)據(jù)01時(shí)，其被讀出。接下來，用于從該四數(shù)據(jù)11中區(qū)別該一、第二和第三數(shù)據(jù)OO、 01和10 的第三讀出部分S3位于該三部分III和第四部分IV之間。當(dāng)將在第三讀出部分 S3內(nèi)的具有特定電平的電壓作為偏壓Vbias施加時(shí)，其被讀出無論存儲(chǔ)在存 儲(chǔ)單元中的數(shù)據(jù)是一、第二和第三數(shù)據(jù)OO、 01和10中的任意一個(gè)或是四數(shù) 據(jù)11。當(dāng)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)是四數(shù)據(jù)11時(shí)，通過該三讀出部分S3的 偏壓Vbias的讀出操作讀出該數(shù)據(jù)。然而，當(dāng)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)是其 它數(shù)據(jù)00、 01和/或10時(shí)，其必須施加用于讀出其它數(shù)據(jù)00、 01和/或10的 第二讀出部分S2的偏壓Vbias或/和第一讀出部分Sl的偏壓Vbias。在圖4所示的電阻值的曲線圖G10中，該一讀出部分S1和第二讀出部 分S2中的每一個(gè)都具有適當(dāng)范圍，但是三讀出部分S3具有窄范圍。這種結(jié) 果的原因與表示該電阻值的曲線G10的斜率有關(guān)，其通過該P(yáng)MOS晶體管的 閾值電壓隨著該三讀出部分S3的近似范圍而增加，該P(yáng)MOS晶體管是電流 源20的一部分。當(dāng)電流源20由晶體管形成時(shí)發(fā)生這個(gè)問題。雖然這個(gè)問題' 沒有影響二進(jìn)制數(shù)據(jù)狀態(tài)之間的確定，但是當(dāng)在每個(gè)存儲(chǔ)單元中存儲(chǔ)更大數(shù) 量的數(shù)據(jù)狀態(tài)時(shí)，導(dǎo)致了具有窄范圍的讀出部分，類似于在圖示的例子中的 第三讀出部分S3。此外，如圖5所示，在每一個(gè)部分中的數(shù)據(jù)的分布范圍不 是不變的。即，與分布有該一數(shù)據(jù)OO的第一部分I和分布有該二數(shù)據(jù)Ol的第二部分n相對(duì)比，分布有該三數(shù)據(jù)io的第三部分in和分布有該四數(shù)據(jù)ii的第四部分IV在范圍上更窄。此外，該三讀出部分S3是在第三部分III和第四 部分IV之間的讀出部分，因?yàn)樵撊x出部分S3在一個(gè)窄的范圍內(nèi)形成，所以 i賣出容卩艮(margin)小。發(fā)明內(nèi)容在一個(gè)實(shí)施例中，本發(fā)明提供了偏壓發(fā)生器，該偏壓發(fā)生器產(chǎn)生偏壓以 控制提供給存儲(chǔ)單元的讀出電流，包含電路，該電路響應(yīng)于施加的輸入電電平的輸入電壓的至少兩個(gè)部分是不同的。在另一個(gè)實(shí)施例中，本發(fā)明提供了半導(dǎo)體存儲(chǔ)器件，其包含存儲(chǔ)單元， 其以通過存儲(chǔ)在存儲(chǔ)單元中的不同數(shù)據(jù)值限定的不同的電阻值為特征，讀出 放大器，其根據(jù)電流或電壓的電平讀出存儲(chǔ)的數(shù)據(jù)值，該電流或電壓的電平 與形成在讀出節(jié)點(diǎn)和存儲(chǔ)單元之間的電流通路有關(guān)，電源，其通過偏壓控制 并且提供讀出電流至該電流通路，以及偏壓發(fā)生器，通過控制與限定部分有 關(guān)的偏壓的斜率，該偏壓發(fā)生器響應(yīng)于所施加的輸入電壓輸出偏壓，通過輸 入電壓的電平區(qū)別限定部分。在另 一 個(gè)實(shí)施例中，本發(fā)明提供了產(chǎn)生偏壓以控制提供給存儲(chǔ)單元的讀 出電流的方法，包含通過控制與多個(gè)部分有關(guān)的偏壓的斜率，以響應(yīng)于所 施加的輸入電壓輸出偏壓，分別限定該多個(gè)部分與該輸入電壓的電平相關(guān)。在另一個(gè)實(shí)施例中，本發(fā)明提供了多電平偏壓發(fā)生器，其產(chǎn)生多個(gè)偏壓 以控制提供給存儲(chǔ)多位數(shù)據(jù)的存儲(chǔ)單元的讀出電流，包含限定讀出部分的 電路，該讀出部分選自在兩個(gè)非讀出部分之間的多個(gè)讀出部分，該兩個(gè)非讀 出部分選自多個(gè)非讀出部分，其中該多個(gè)讀出部分中的每一個(gè)對(duì)應(yīng)于具有不 同斜率的偏壓，該偏壓選自多個(gè)偏壓并且對(duì)應(yīng)于所施加的輸入電壓的電平，以使在每一個(gè)讀出部分中的偏壓的斜率小于在每一個(gè)非讀出部分中的偏壓的 斜率。


圖1表示在普通的相變隨機(jī)存取存儲(chǔ)器(PRAM)中具有二極管結(jié)構(gòu)的 存儲(chǔ)單元；圖2表示在普通的PRAM器件中的數(shù)據(jù)讀取電路； 圖3示出了表示圖2中的偏壓的電阻值以及設(shè)置數(shù)據(jù)和重置數(shù)據(jù)的電阻 分散的曲線；圖4是表示當(dāng)讀出圖2中的多位數(shù)據(jù)時(shí)對(duì)應(yīng)于偏壓的電阻值的曲線； 圖5是對(duì)應(yīng)于圖2和4中的輸入偏壓的每一位的數(shù)據(jù)的分布； 圖6是根據(jù)本發(fā)明的典型實(shí)施例的偏壓發(fā)生器的電路圖； 圖7示出了通過圖6中的每一部分表示操作的曲線； 圖8示出了表示圖6中的偏壓的電阻值以及設(shè)置數(shù)據(jù)和重置數(shù)據(jù)的電阻 分散的曲線；圖9是根據(jù)本發(fā)明的另 一個(gè)典型實(shí)施例的半導(dǎo)體存儲(chǔ)器件的示意圖;圖IO是具體化圖9中的多電平偏壓發(fā)生器的實(shí)例的電路圖； 圖11示出了通過圖10中的每一個(gè)塊表示輸出的曲線； 圖12是表示作為圖10中的最終輸出的偏壓的曲線； 圖13是表示圖10中的輸入電壓的電阻值的曲線；以及 圖14表示在檢驗(yàn)操作之后每一位數(shù)據(jù)與輸入電壓的分布。
具體實(shí)施方式
現(xiàn)在將參照附圖描述本發(fā)明的實(shí)施例。然而，本發(fā)明可以以多種不同的 形式實(shí)施并且不應(yīng)當(dāng)理解為僅限于所圖解的實(shí)施例。相反，這些實(shí)施例作為 教導(dǎo)實(shí)例而存在?？梢詫⒈景l(fā)明的各種實(shí)施例施加到多種半導(dǎo)體存儲(chǔ)器件，該半導(dǎo)體存儲(chǔ) 器件具有允許存儲(chǔ)在存儲(chǔ)單元中的讀出數(shù)據(jù)使用電阻值的結(jié)構(gòu)。這種半導(dǎo)體 存儲(chǔ)器件的實(shí)例包括具有晶體管結(jié)構(gòu)或二極管結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件。在相 變隨機(jī)存取存儲(chǔ)器(PRAM)器件的上下文中將描述多個(gè)可能的應(yīng)用中的一 個(gè)實(shí)例。然而，本發(fā)明的范圍不僅僅限于PRAM器件。圖6是根據(jù)本發(fā)明的實(shí)施例的偏壓發(fā)生器100的電路圖。該偏壓發(fā)生器 100控制施加到數(shù)據(jù)讀取電路的讀出電流，例如圖2中所示。例如，可以將圖6中的偏壓發(fā)生器100施加到產(chǎn)生偏壓Vbias,將該偏壓 Vbias施加到如圖2所示的電流源。偏壓發(fā)生器100響應(yīng)于所施加的輸入電壓VBIAS(I)輸出偏壓 VBIAS(O)，并且包含檢測(cè)單元110、放大單元120以及補(bǔ)償單元130。值得 注意的是，可以輸出具有相對(duì)于輸入電壓VBIAS(I)的不同電平的不同斜率的 偏壓VBIAS(O)。檢測(cè)單元110包含檢測(cè)電路112，當(dāng)該輸入電壓VBIAS(I)的電平在第一 電平VBIAS—L之下時(shí)，在不增加和減少的情況下，該檢測(cè)電路112輸出該輸 入電壓VBIAS(I),當(dāng)該輸入電壓VBIAS(I)的電平大于或等于電平VBIAS—L 時(shí)，通過箝位該輸入電壓VBIAS(I)至電平VBIAS—L或與電平VBIAS—L近似 的電平，該檢測(cè)電路112也輸出該輸入電壓VBIAS(I)?？梢詫⒃跈z測(cè)單元110 中箝位的參考電平設(shè)置成與電平VBIAS—L的電平不同的特定電平?？梢杂玫扔诨蛐∮陔娖絍BIAS一L的輸入電壓VBIAS(I)的電平的閾值替 代在第一電平VBIAS—L之下的閾值，并且可以用大于電平VBIAS—L的閾值 替代大于或等于電平VBIAS_L的閾值。電平VBIAS_L可以表示該輸入電壓VBIAS(I)的電平，該輸入電壓 VBIAS(I)的電平對(duì)應(yīng)于在圖2中的讀出節(jié)點(diǎn)Nsa的電壓電平變?yōu)閰⒖茧妷弘?平Vref的那 一點(diǎn)的電阻值。換句話說，電平VBIAS一L可以是輸入電壓VBIAS(I) 的電平，該輸入電壓VBIAS(I)的電平對(duì)應(yīng)于在讀出范圍內(nèi)(例如，在10Kfl 至50KQ的范圍內(nèi))的電阻值的最小電阻值。在其它實(shí)施例中，電平VBIAS—L 可以表示與一電壓電平相同的電平，該電壓電平對(duì)應(yīng)于該設(shè)置數(shù)據(jù)的最大電 阻值，或可以表示高于預(yù)定電平的電平。舉例來說，當(dāng)在設(shè)置數(shù)據(jù)的電阻分 散中的最大電阻值是1OKQ時(shí)，電平VBIAS_L可以是對(duì)應(yīng)于該最大電阻值 10KQ的輸入電壓VBIAS(I)的電平。在本實(shí)施例中，雖然以該輸入電壓 VBIAS(I)為基礎(chǔ)設(shè)置電平VBIAS—L，但是其可以以該偏壓VBIAS(O)為基礎(chǔ) 設(shè)置。因此，直到輸入電壓VBIAS(I)的電平變?yōu)殡娖絍BIAS—L為止，該檢測(cè) 單元110的輸出信號(hào)VBIAS1的電平在一個(gè)不變的斜率增加到與該輸入電壓 VBIAS(I)的電平相同。當(dāng)該輸入電壓VBIAS(I)的電平高于電平VBIAS_L時(shí)， 該輸入電壓VBIAS(I)被箝位到第一電平VBIAS_L或與電平VBIAS_L近似的 電平。放大單元120以預(yù)定的比率放大檢測(cè)單元110的輸出信號(hào)VBIAS1以輸 出該偏壓VBIAS(O)。在圖6所示的實(shí)例中的放大單元120包含OP放大電路 122、 PMOS晶體管P120以及電阻器Rl和R2。OP放大電路122具有連接結(jié)構(gòu)，在連接結(jié)構(gòu)中將來自檢測(cè)單元110的輸 出信號(hào)VBIAS1輸入到(-)輸入端并且(+)輸入端形成反饋回路。PMOS晶體管 P120具有連接結(jié)構(gòu)，該連接結(jié)構(gòu)通過控制OP放大電路122的輸出信號(hào)以用 來提供電流至該偏壓VBIAS(O)的輸出節(jié)點(diǎn)NOUT。即，可以在與OP放大電 路122的操作源電平相同的電平VPPsa的端子與該偏壓VBIAS(O)的輸出節(jié) 點(diǎn)NOUT之間連接PMOS晶體管P120 。 OP放大電路i 22的操作源電平VPPsa 可以是普通半導(dǎo)體存儲(chǔ)器件的電源電壓VDD的電平或者是比該電源電壓 VDD的電平高的電平VPP。將該電阻器Rl和R2彼此串聯(lián)連接在偏壓VBIAS(O)的輸出節(jié)點(diǎn)NOUT和接地端之間。將該OP放大電路122的(+)輸入端連接到電阻器Rl和R2的 連接區(qū)域。 —該電阻器Rl和R2用作確定該偏壓VBIAS(O)相對(duì)于該輸入電壓VBIAS(I 的斜率的元件。即，電阻器R1和R2的電阻值確定該斜率。因此，通過改變 電阻器R1和R2的值可以控制該斜率。這樣，對(duì)于圖示的實(shí)例，放大單元120以(1+R2/R1)的比率放大檢測(cè)單元 110的輸出信號(hào)VBIAS1。即，放大單元120的輸出信號(hào)被作為電平 '(l+R2/Rlf(VBIASl)，而輸出?？梢証f吏用補(bǔ)償單元130以增加電阻分散曲線的分辨率。補(bǔ)償單元130提 供該電流至該偏壓VBIAS(O)的輸出節(jié)點(diǎn)NOUT以增加該偏壓VBIAS(O)的電 平，該輸出節(jié)點(diǎn)NOUT是》文大單元120的輸出端。當(dāng)該輸入電壓VBIAS(I)的電平在第二電平VBIAS一H之下時(shí)，補(bǔ)償單元 130不運(yùn)行，但是當(dāng)該輸入電壓VBIAS(I)的電平大于或等于該二電平 VBIAS一H時(shí)，補(bǔ)償單元130運(yùn)行。補(bǔ)償單元130包含差分放大器132和用于提供補(bǔ)償電流的PMOS晶體管 P130。當(dāng)在(-)輸入端輸入該輸入電壓VBIAS(I)并且在(+)輸入端輸入該二電平 VBIAS—H的固定電壓時(shí)，差分放大器132放大在輸入電壓VBIAS(I)和第二 電平VBIAS一H之間的差值，從而將其輸出。在用于施加輸入電壓VBIAS(I)的端子和偏壓VBIAS(O)的輸出節(jié)點(diǎn) NOUT之間連接PMOS晶體管P130。設(shè)計(jì)PMOS晶體管P130以具有適當(dāng)?shù)?閾值電壓Vth,以致當(dāng)該輸入電壓VBIAS(I)的電平在第二電平VBIAS—H之 下時(shí)，PMOS晶體管P130不運(yùn)行，但是只有當(dāng)該輸入電壓VBIAS(I)的電平 大于或等于該二電平VBIAS—H時(shí)，PMOS晶體管P130運(yùn)行。例如，當(dāng)該差 分放大器的輸出具有正(+)電壓電平時(shí)，可以設(shè)計(jì)PMOS晶體管P130具有防 止PMOS晶體管P130被打開的閾值電壓。如上文所述，只有當(dāng)該輸入電壓VBIAS(I)的電平大于或等于該二電平 VBIAS—H時(shí)，補(bǔ)償單元130提供該補(bǔ)償電流至該偏壓VBIAS(O)的輸出節(jié)點(diǎn) NOUT。此外，隨著在輸入電壓VBIAS(I)和第二電平VBIAS—H之間的電平 差變得更大，補(bǔ)償單元130不斷增加地提供該電流至該偏壓VBIAS(O)的輸出 節(jié)點(diǎn)NOUT。該二電平VBIAS H是比電平VBIAS一L高的預(yù)定電平。該二電平VBIAS—H顯示該輸入電壓VBIAS(I)的電平，該輸入電壓VBIAS(I)的電平對(duì) 應(yīng)于在圖2中的讀出節(jié)點(diǎn)Nsa處的電壓電平變?yōu)閰⒖茧妷弘娖絍ref的那一點(diǎn) 處的電阻值。換句話說，該二電平VBIAS一H可以顯示該輸入電壓VBIAS(I) 的電平，該輸入電壓VBIAS(I)的電平對(duì)應(yīng)于在讀出范圍內(nèi)(例如，在 10KQ 50KQ的范圍內(nèi))的電阻值中的最大電阻值。在另一個(gè)含意中，該二 電平VBIAS—H可以意味著與該電壓電平相同或比該電壓電平低的電平，該 電壓電平對(duì)應(yīng)于該重置數(shù)據(jù)的最小電阻值。舉例來說，當(dāng)在重置數(shù)據(jù)的電阻 分散中的最小電阻值是50KQ時(shí)，該二電平VBIAS_H可以是對(duì)應(yīng)于該最小電 阻值50KQ的輸入電壓VBIAS(I)的電平。在圖示的實(shí)施例中，雖然以該輸入電壓VBIAS(I)為基礎(chǔ)設(shè)置該二電平 VBIAS一H，但是可選擇地是其可以以該偏壓VBIAS(O)為基礎(chǔ)設(shè)置。如圖2所示，可以將通過該偏壓VBIAS(O)的輸出節(jié)點(diǎn)NOUT輸出的偏 壓VBIAS(O)作為偏壓Vbias輸入以控制用于提供該讀出電流Icell至該電流 通路PA1的電源20?，F(xiàn)在將根據(jù)在圖5中示出的典型曲線的每一個(gè)電壓"部分"描述偏壓發(fā)生 器100的運(yùn)行。圖7包括曲線G110、 G120和G130，曲線GllO、 G120和 G130分別顯示檢測(cè)單元100的輸出和構(gòu)成圖6中的偏壓發(fā)生器100的放大單 元120的輸出，以及該偏壓發(fā)生器100的最終輸出。為了清楚，將該輸入電壓VBIAS(I)的電平低于電平VBIAS—L的部分限 定為第一部分I ,將該輸入電壓VBIAS(I)的電平大于等于電平VBIAS—L并 且小于等于該二電平VBIAS—H的部分限定為第二部分II,并且將輸入電壓 VBIAS(I)的電平超過該二電平VBIAS—H的部分限定為第三部分III。在圖7中，該曲線G12代表該輸入電壓VBIAS(I)，該曲線G110代表到 達(dá)該輸入電壓VBIAS(I)的檢測(cè)單元110的輸出信號(hào)VBIAS1，該曲線G120 代表放大單元120的輸出信號(hào)，以及該曲線G130代表該偏壓VBIAS(O)的電 平，該偏壓VBIAS(O)的電平是當(dāng)偏壓發(fā)生器100包含補(bǔ)償單元130時(shí)該偏壓 發(fā)生器IOO的最終輸出信號(hào)。假設(shè)以如曲線G12所示的線性的、不變的斜率 施加輸入電壓VBIAS(I)。在第一部分I中，只有檢測(cè)單元IIO和放大單元120運(yùn)行。因?yàn)橐圆蛔?的斜率輸入該輸入電壓VBIAS(I),所以通過檢測(cè)單元110輸出與該輸入電壓 VBIAS(I)的電平相同的輸出信號(hào)VBIAS1。在第一部分I中的檢測(cè)單元IIO的輸出信號(hào)VBIAS1具有與該輸入電壓VBIAS(I)相同的斜率。然后，放大單元120以預(yù)定的比率(1+R2/R1)放大通過檢測(cè)單元110提供 的輸出信號(hào)VBIAS1并且輸出經(jīng)放大的輸出信號(hào)。因此，在第一部分I中的. 放大單元120的輸出信號(hào)具有比檢測(cè)單元IIO的輸出信號(hào)VBIAS1大的斜率。 依據(jù)包括在放大單元120內(nèi)的電阻值的比率改變可以控制用于放大單元120 的輸出信號(hào)的斜率。因?yàn)樵诘谝徊糠諭中補(bǔ)償單元130不運(yùn)行，所以放大單 元120的輸出信號(hào)變?yōu)槠珘篤BIAS(O),該偏壓VBIAS(O)是偏壓發(fā)生器100 的最終輸出。接下來，在類似于該一部分i的第二部分n中，只有一企測(cè)單元iio和放大單元120運(yùn)行。然而，如曲線G110所示，當(dāng)該輸入電壓VBIAS(I)達(dá)到第 一電平VBIAS—L時(shí)，通過箝位該輸入電壓VBIAS(I)至電平VBIASJL或與電 平VBIAS—L近似的電平，檢測(cè)單元IIO輸出該輸出信號(hào)VBIAS1。即，在第 二部分II中通過檢測(cè)單元IIO提供的輸出信號(hào)VBIAS1的斜率可以具有接近 'O，的值或'O，的近似值。電平VBIAS—L是確定該偏壓VBIAS(O)的讀出容限的 重要的元素。因此，如果必要，可以改變電平VBIAS_L以具有適當(dāng)?shù)碾娖?。然后，放大單?20以預(yù)定的比率(1+R2/R1)放大通過檢測(cè)單元110提供 的輸出信號(hào)VBIAS1并且輸出經(jīng)放大的輸出信號(hào)。因此，如曲線G120所示， 在第二部分II中的放大單元120的輸出信號(hào)具有比在第一部分I中的放大單 元120的輸出信號(hào)低的斜率。依據(jù)在放大單元120內(nèi)的電阻值的比率改變可以控制通過放大單元120 提供的輸出信號(hào)的斜率。因?yàn)樵诘诙糠諭I中補(bǔ)償單元130仍然不運(yùn)行，所 以放大單元120的輸出信號(hào)變?yōu)槠珘篤BIAS(O)，該偏壓VBIAS(O)是偏壓發(fā) 生器100的最終輸出。接下來，在第三部分m中，不同于該一部分i和第二部分n,補(bǔ)償單元130運(yùn)行。即，當(dāng)該輸入電壓VBIAS(I)到達(dá)該二電平VBIAS—H時(shí)，補(bǔ)償單 元130運(yùn)行。檢測(cè)單元IIO和放大單元120的運(yùn)行與在第二部分n中的運(yùn)行 相同，但是補(bǔ)償單元130也運(yùn)行。這樣，如曲線Gl 10所示，通過箝位該輸入電壓VBIAS(I)至電平VBIAS—L 或與電平VBIAS—L近似的電平，檢測(cè)單元IIO輸出該輸出信號(hào)VBIAS1。放 大單元120以預(yù)定的比率(1+R2/R1)放大通過檢測(cè)單元IIO提供的輸出信號(hào) VBIAS1并且輸出經(jīng)放大的輸出信號(hào)。因此，如曲線G120所示，在第三部分III中的來自放大單元120的輸出信號(hào)具有比在第一部分I中的放大單元120的輸出信號(hào)更低的斜率。然后，補(bǔ)償單元130提供電流至該偏壓VBIAS(O)的輸出節(jié)點(diǎn)NOUT,該 電流與該輸入電壓VBIAS(I)和第二電平VBIAS—H之間的電平差成比例。因 此，如曲線G130所示，在第三部分III中的偏壓VBIAS(O)的輸出節(jié)點(diǎn)NOUT 的電壓電平被增加了 ，并且其斜率大于在第二部分II中的斜率。這樣，如曲線G130所示，通過偏壓發(fā)生器IOO輸出的偏壓VBIAS(O)具 有相對(duì)于該輸入電壓VBIAS(I)的斜率，在第二部分II中的斜率比在第一和第 三部分I和III中的斜率低。圖8是可以與圖3的曲線對(duì)比的曲線。圖8增加曲線G200到圖3所示 的曲線中。對(duì)于該輸入電壓VBIAS(I),曲線G200示出了在圖2中的讀出節(jié) 點(diǎn)Nsa處的電壓電平變?yōu)閰⒖茧妷弘娖降哪且稽c(diǎn)的電阻值。假設(shè)該輸入電壓 VBIAS(I)與圖3中的輸入偏壓Vbias相同。換句話說，在曲線G10中，將該 輸入偏壓Vbias施加到電源20，并且在曲線G200中，將從偏壓發(fā)生器100 輸出的偏壓VBIAS(O)輸入到電源20。如圖8所示，在Log標(biāo)尺上示出了表示存儲(chǔ)在構(gòu)成存儲(chǔ)單元中的設(shè)置數(shù) 據(jù)和重置數(shù)據(jù)的SET和RESET條件。通常，該設(shè)置數(shù)據(jù)曲線SET具有在 0 10KQ范圍內(nèi)的電阻分散，并且該重置數(shù)據(jù)曲線RESET具有在50KQ 1MQ 或更大范圍內(nèi)的電阻分散。根據(jù)圖3解釋，在曲線G10中，確定該輸入電壓 電平的范圍S在1.4至2.3V。然而，如曲線G200所示，當(dāng)根據(jù)本發(fā)明的一 個(gè)實(shí)施例的偏壓發(fā)生器用于類似的目的時(shí)，可以確定該輸入電壓電平的范圍 在0.5至2.5V之間的范圍內(nèi)，該范圍是二部分1I的范圍。因此，與傳統(tǒng)提供 的范圍相對(duì)比，應(yīng)當(dāng)注意通過發(fā)明的一個(gè)實(shí)施例提供的輸入電壓電平的范圍 是擴(kuò)大的。即，相對(duì)于所施加的輸入電壓提供了增加的讀出容限。下面將描述在本發(fā)明的其它的典型實(shí)施例中的多電平存儲(chǔ)單元圖9示意性地示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件，并 且，更加特別地，示出了用于半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)讀取電路。如圖9所示，該半導(dǎo)體存儲(chǔ)器件具有這樣的結(jié)構(gòu)，其中類似于在圖2所 示的另外的傳統(tǒng)半導(dǎo)體存儲(chǔ)器件中包括多電平偏壓發(fā)生器200。即，圖9中 的半導(dǎo)體存儲(chǔ)器件包含多電平偏壓發(fā)生器200、讀出放大器S/A、電源20、 箝位單元10、列部分40以及單元陣列塊30。多電平偏壓發(fā)生器200具有插入在兩個(gè)非讀出部分之間的讀出部分的結(jié)構(gòu)。在結(jié)構(gòu)中，多個(gè)讀出部分和多個(gè)非讀出部分是確定的，并且響應(yīng)于外部輸入電壓Vbias—in產(chǎn)生偏壓Vbias—out。產(chǎn)生偏壓Vbias—out以致在每一個(gè)讀 出部分中的偏壓Vbias—out相對(duì)于輸入電壓Vbias一in的斜率比在每一個(gè)非讀 出部分中的偏壓Vbias—out相對(duì)于輸入電壓Vbias—in的斜率低?，F(xiàn)在根據(jù)圖 10和11將額外詳細(xì)地描述用于多電平偏壓發(fā)生器200的典型結(jié)構(gòu)和操作。這里再一次，可以使用電流讀出放大器或電壓讀出放大器實(shí)現(xiàn)該讀出放 大器S/A。該讀出放大器S/A通過將在連接到電流通路PA1的讀出節(jié)點(diǎn)Nsa處的電 壓電平與參考電壓電平Vref對(duì)比讀出數(shù)據(jù)，該電流通路PA1形成在讀出節(jié)點(diǎn) Nsa和所選擇的存儲(chǔ)單元之間。例如，當(dāng)該讀出放大器S/A的輸入端的讀出 節(jié)點(diǎn)Nsa的電壓高于該參考電壓Vref時(shí)，確定并且輸出'HIGH，，并且當(dāng)該讀 出節(jié)點(diǎn)Nsa的電壓低于該參考電壓Vref時(shí)，確定并且輸出'LOW，至輸出端 SAout。當(dāng)確定'HIGH，時(shí)，存儲(chǔ)單元M具有高電阻狀態(tài)，并且當(dāng)確定'LOW, 時(shí)，存儲(chǔ)單元M具有低電阻狀態(tài)。通過該偏壓Vbias控制電源20以提供讀出電流Icell至電流通路PA1 。電 源20包括PMOS晶體管PB，該P(yáng)MOS晶體管PB連接在端子Vsa和讀出節(jié) 點(diǎn)Nsa之間，該端子Vsa施加有電源電壓VDD或是具有比該電源電壓VDD 的電平高的電壓(在下文中，稱作'電源電壓，)。箝位單元10包含通過箝位信號(hào)Vclamp控制的箝位晶體管NC。該箝位 晶體管NC將從陣列塊30中選擇的存儲(chǔ)單元電連接到讀出放大器S/A的讀出 節(jié)點(diǎn)Nsa。此外，該箝位晶體管NC保持特定電壓電平以致與所選擇的存儲(chǔ)單 元陣列塊30有關(guān)的位線BL的電壓在用于使用的相變材料的閾值電壓Vth的 范圍內(nèi)。因此，可以為了這個(gè)箝位功能適當(dāng)?shù)卦O(shè)置箝位信號(hào)Vclamp的電平。列選擇單元40包含通過列選擇信號(hào)Y0 Yn開關(guān)的多個(gè)列選擇晶體管 N0 Nn。該列選擇晶體管N0 Nn形成從位線BL1至該讀出節(jié)點(diǎn)Nsa的電流 通路PAl,該位線BL1連接到在所選擇的單元陣列塊30中的所選擇的存儲(chǔ) 單元M，該讀出節(jié)點(diǎn)Nsa通過該箝位晶體管NC連接。即，通過該箝位晶體 管NC和列選擇晶體管N0 Nn的開關(guān)操作形成在讀出放大器S/A的讀出節(jié)點(diǎn) Nsa和存儲(chǔ)單元M之間的電流通路PAl。例如，當(dāng)通過列選擇信號(hào)Y1打開 列選擇晶體管N1時(shí)，在存儲(chǔ)單元M和讀出節(jié)點(diǎn)Nsa之間形成該電流通路PA1。單元陣列塊30包括布置在字線WL(KWLn和位線BL0 BLn交叉處的存 儲(chǔ)單元。該存儲(chǔ)單元可以具有類似于圖l所示的二極管結(jié)構(gòu)。在工作實(shí)例中， 假設(shè)該存儲(chǔ)單元具有能夠存儲(chǔ)多位數(shù)據(jù)的結(jié)構(gòu)。例如，假設(shè)該存儲(chǔ)單元具有 能夠存儲(chǔ)2位數(shù)據(jù)的結(jié)構(gòu)，通過第一數(shù)據(jù)OO、第二數(shù)據(jù)Ol、第三數(shù)據(jù)10以 及第四數(shù)據(jù)11表示該2位數(shù)據(jù)。然而，這只是可能的多位存儲(chǔ)單元結(jié)構(gòu)中的 一個(gè)實(shí)例。此外，該存儲(chǔ)單元可以是PRAM單元、RRAM單元或類似的使用可變電阻材料操作的存儲(chǔ)單元。在半導(dǎo)體存儲(chǔ)器件中的數(shù)據(jù)讀取電路控制直接對(duì)于在單元陣列塊30中的所選擇的存儲(chǔ)單元M的讀取操作的執(zhí)行。當(dāng)施加讀取命令、地址信號(hào)和箝 位信號(hào)Vclamp時(shí)，施加箝位信號(hào)Vclamp和列選擇信號(hào)Yl以致在存儲(chǔ)單元 M和讀出節(jié)點(diǎn)Nsa之間形成該電流通路PAl。然后，連接到存儲(chǔ)單元M的字 線保持地電平。在形成該電流通路PA1之后或者在形成該電流通路PA1的同時(shí)，將特定 電平的偏壓Vbias一out提供到電流源20以將該電流提供給該電流通路PA1 。 因此，依據(jù)該存儲(chǔ)單元M的電阻值的讀出電流(或滲透電流)Icell流過電流 通路PA1。該讀出電流Icell的電平依據(jù)該存儲(chǔ)單元M是否存儲(chǔ)第 一數(shù)據(jù)00、第二 數(shù)據(jù)Ol、第三數(shù)據(jù)IO或第四數(shù)據(jù)11。當(dāng)該存儲(chǔ)單元M存儲(chǔ)第四數(shù)據(jù)11時(shí)， 因?yàn)槠渚哂懈唠娮锠顟B(tài)，所以相對(duì)小的數(shù)量的讀出電流Icdl流過電流通路 PA1。然而，當(dāng)該存儲(chǔ)單元M存儲(chǔ)第一數(shù)據(jù)00時(shí)，因?yàn)槠渚哂械碗娮锠顟B(tài)， 所以相對(duì)非常大的電平的讀出電流Icell流過該電流通路PA1。當(dāng)在存儲(chǔ)單元 M中存儲(chǔ)第二數(shù)據(jù)Ol或第三數(shù)據(jù)10時(shí)，讀出電流Icell的電平將在第四數(shù)據(jù) 11的情況和第一數(shù)據(jù)00的情況之間以不同數(shù)量變化。在作為讀出放大器S/A的輸入端的讀出節(jié)點(diǎn)Nsa處的電壓電平相對(duì)于流 過電流通^各PA1的電流的電平而改變，并且通過將在讀出節(jié)點(diǎn)Nsa處的電壓 電平與該參考電壓電平Vref對(duì)比而讀出該數(shù)據(jù)。圖IO是示出了在圖9中所示的可能的多電平偏壓發(fā)生器200的一個(gè)實(shí)施 例的電^各圖。如圖10所示，多電平偏壓發(fā)生器200包含檢測(cè)單元210和放大單元220。 多電平偏壓發(fā)生器200可以進(jìn)一步包含電壓輸出器電路212。當(dāng)以預(yù)定的第一電平VREF或更大的電平輸入該輸入電壓Vbias—in時(shí)， ;險(xiǎn)測(cè)單元210通過將該輸入電壓Vbias一in箝位至該電平或與該電平近似的電 平而輸出信號(hào)VBIAS1。該電平VREF可以顯示用于該l命入電壓Vbias一in的電平，該輸入電壓 Vbias—in的電平對(duì)應(yīng)于在圖9中的讀出節(jié)點(diǎn)Nsa處的電壓電平變?yōu)閰⒖茧妷?電平Vref的那一點(diǎn)處的電阻值。換句話說，該電平VREF可以是輸入電壓 Vbias—in的電平，該輸入電壓Vbias—in的電平對(duì)應(yīng)于在第一讀出部分SI的讀 出范圍內(nèi)(例如，在R1至R2的范圍內(nèi))的電阻值的最小電阻值RL在另 一個(gè)含意中，該電平VREF可以表示與該電壓電平相同或比該電壓電平高的 電平，該電壓電平對(duì)應(yīng)于第一數(shù)據(jù)00的電阻分散的最大電阻值。舉例來說， 當(dāng)在第 一數(shù)據(jù)00的電阻分散中的最大電阻值是5KQ時(shí)，該電平VREF可以 是對(duì)應(yīng)于該最大電阻值5KQ的輸入電壓Vbiasjn的電平。在本實(shí)施例中，雖 然以該輸入電壓Vbias—in為基礎(chǔ)設(shè)置該電平VREF，但是其可以以該偏壓 Vbiasjut或檢測(cè)單元210的輸出電壓VBIAS1為基礎(chǔ)設(shè)置。因此，直到輸入電壓Vbiasjn的電平變?yōu)樵撾娖絍REF為止，檢測(cè)單元 110的輸出信號(hào)VBIAS1的電平以不變的斜率增加至與該輸入電壓Vbias—in 相同的電平。當(dāng)該輸入電壓Vbiasjn的電平與該電平VREF相同或高于該電 平VREF時(shí)，該輸入電壓Vbias—in被箝位到第 一 電平VREF或與該電平VREF 近似的電平。在圖示的實(shí)例中的放大單元220包含多個(gè)放大電路214、 216和218，放 大電路214、 216和218分別對(duì)應(yīng)于不同的操作部分。可以使用能夠控制增益 的OP放大器電路實(shí)現(xiàn)放大電路214、 216和218。包括在放大單元220中的 放大電路214、 216和218的數(shù)量可以等于數(shù)據(jù)狀態(tài)的數(shù)量減一，數(shù)據(jù)狀態(tài)的 數(shù)量對(duì)應(yīng)于存儲(chǔ)在多位存儲(chǔ)單元中的位的數(shù)量。例如，如圖IO所示，對(duì)于具 有能夠在四個(gè)狀態(tài)存儲(chǔ)2位數(shù)據(jù)的結(jié)構(gòu)的存儲(chǔ)單元，包括三個(gè)放大電路214、 216和218。通過每一個(gè)放大電路214、 216和218提供的增益可以是相同的 或不同的。每一個(gè)放大電路214、 216和218以依據(jù)每一個(gè)操作部分的放大比率放大 通過檢測(cè)單元210提供的輸出信號(hào)VBIAS1 。通過一個(gè)輸出節(jié)點(diǎn)NOUT將每 一個(gè)放大電3各214、 216和218的輸出作為偏壓Vbias_out而施加。在構(gòu)成放大單元220的放大電路214、 216和218中，第一放大電路214包含OP放大器AOO、 PMOS晶體管P00以及電阻器ROOl和R002。OP放大器A00具有連接結(jié)構(gòu)，在連接結(jié)構(gòu)中將通過檢測(cè)單元210提供 的輸出信號(hào)VBIAS1輸入到(-)輸入端并且(+)輸入端形成反饋回路。該P(yáng)MOS 晶體管P00具有連接結(jié)構(gòu)，該連接結(jié)構(gòu)通過控制OP放大器A00的輸出信號(hào) 提供電流至該輸出節(jié)點(diǎn)NOUT。即，PMOS晶體管POO可以具有連接在具有 與該OP放大器A00的操作電源電平相同的電平Vsa的端子和偏壓Vbias一out 的輸出節(jié)點(diǎn)NOUT之間的結(jié)構(gòu)。該OP放大器A00的操作電源電平Vsa可以 是普通的半導(dǎo)體存儲(chǔ)器件的電源電壓VDD的電平或是比該電源電壓VDD的 電平高的電平VPP。電阻器R001和R002彼此串聯(lián)連接在偏壓Vbias一out的輸出節(jié)點(diǎn)N〇UT 和接地端之間。將該OP放大器A00的(+)輸入端連接到電阻器R001和R002 的連接區(qū)域。第一放大電路214以比率(1+R002/R001)放大檢測(cè)單元210的輸出信號(hào) VBIAS1。即，第一放大電路214的輸出信號(hào)為'(l+R002/R001f(VBIAS1)，。 第一放大電路214立即放大檢測(cè)單元210的輸出信號(hào)VBIAS1以沒有延遲地 輸出。電阻器R001和R002用來確定該偏壓Vbias_out相對(duì)于檢測(cè)單元210的 輸出信號(hào)VBIAS 1的斜率。即，電阻器R001和R002之間的電阻比率確定增 益，該增益是檢測(cè)單元210的輸出信號(hào)VBIAS1的放大比率。因此，通過差 分電阻器R001和R002的電阻值比率可以控制該偏壓Vbias_out的斜率。在 半導(dǎo)體存儲(chǔ)器件的晶片狀態(tài)或封裝狀態(tài)過程中，通過切斷熔絲及其類似物可以控制該電阻值比率。在形成放大單元220的放大電路214、 216和218中，第二放大電路216 包含OP放大器A01、 PMOS晶體管P01、延遲電路D01以及電阻器R011和 R012。除了該延遲電路D01附加地連接在PMOS晶體管P01和用于施加與該 操作電源電壓電平相同的電平Vsa的端子之間之外，第二放大電路216具有 與第一放大電路214相同的連接結(jié)構(gòu)。該"相同的連接結(jié)構(gòu)"意味著只有結(jié)構(gòu) 是彼此相似的并且不是意味著結(jié)構(gòu)的內(nèi)電阻值或增益是相同的。延遲電路D01包含使用PMOS晶體管P011的二極管并且延遲第二放大 電路216的操作。即，延遲電路D01通過一個(gè)部分dl延遲第二放大電路216 的操作直到輸入電壓Vbias—in變?yōu)闃?gòu)成延遲電路D01的二極管P011的閾值電壓Vthp的電平為止。因此，通過控制該二極管P011的閾值電壓Vthp可以 控制該二放大電路216的延遲部分dl。另外，可以將一個(gè)單獨(dú)的延遲電路增 加到第二放大電路216。第二放大電路216以比率(1+R012/R011)放大檢測(cè)單元210的輸出信號(hào) VBIAS1。即，通過第二放大電路216放大的輸出信號(hào)為 '(1+R012/R011)*(VBIAS1)，。在一定的延遲dl之后第二放大電路216放大檢 測(cè)單元210的輸出信號(hào)VBIAS1并且輸出經(jīng)放大的輸出信號(hào)。電阻器R011和R012作為確定該偏壓Vbias—out相對(duì)于通過檢測(cè)單元210 提供的輸出信號(hào)VBIAS1的斜率的元件。即，電阻器R011和R012之間的電 阻比率確定增益，該增益是^r測(cè)單元210的輸出信號(hào)VBIAS1的放大比率。 因此，通過差分電阻器R011和R012之間的電阻值比率可以控制該偏壓 Vbias—out的斜率，并且還可以控制該偏壓Vbias_out的輸出。在半導(dǎo)體存儲(chǔ) 器件的晶片狀態(tài)或封裝狀態(tài)過程中，通過切斷熔絲及其類似物可以設(shè)置該電 阻值比率。在形成放大單元220的放大電路214、 216和218中，第三放大電路218 包含OP放大器AIO、 PMOS晶體管PIO、延遲電路DIO以及電阻器RIOI和 R102。除了該延遲電路DIO包含兩個(gè)串聯(lián)連接的二極管P101和P102之外， 該三放大電路218具有與該二放大電路216相同的連接結(jié)構(gòu)。該相同的連接 結(jié)構(gòu)意味著只有結(jié)構(gòu)是彼此相似的并且不是意味著結(jié)構(gòu)的內(nèi)電阻值或增益是 ;波此相同的。延遲電路DIO包含使用兩個(gè)PMOS晶體管P101和P102的兩個(gè)二極管并 且延遲第三放大電路218的操作。即，該延遲電路D10通過一個(gè)部分dl+d2 延遲第三放大電路218的操作，該部分dl+d2是構(gòu)成該延遲電路D10的二極 管P101和P102的閾值電壓Vthp的電平的總和。因此，通過控制構(gòu)成該延遲 電路DIO的二極管P101和P102的閾值電壓Vthp可以控制第三放大電路218 的延遲部分dl+d2。另外，可以將一個(gè)單獨(dú)的延遲電路增加到第三放大電路 218。第三放大電路218以比率(1+R102/R101)放大通過檢測(cè)單元210提供的輸 出信號(hào)VBIAS1 。通過第三放大電路218放大的輸出信號(hào)為 '(1+R102/R101)*( VBIAS1)，。在一定的延遲dl+d2之后第三放大電路218放 大檢測(cè)單元210的輸出信號(hào)VBIAS1并且輸出經(jīng)放大的輸出信號(hào)。電阻器R101和R102用來確定該偏壓Vbias—out相對(duì)于檢測(cè)單元210的 輸出信號(hào)VBIAS1的斜率。即，電阻器R101和R102之間的電阻比率確定增 益，該增益是檢測(cè)單元210的輸出信號(hào)VBIAS1的放大比率。因此，通過差 分電阻器R101和R102之間的電阻值比率可以控制該偏壓Vbias_out的斜率， 并且還可以控制該偏壓Vbias—out的輸出。在半導(dǎo)體存儲(chǔ)器件的晶片狀態(tài)或封 裝狀態(tài)過程中，通過切斷熔絲及其類似物可以設(shè)置該電阻值比率。電壓輸出器電路212包含OP放大器All和PMOS晶體管Pll。當(dāng)該輸 入電壓Vbiasjn的電平大于該該偏壓Vbias_out的電平時(shí)，在不增加或減少 的情況下，電壓輸出器電路212輸出該輸入電壓Vbias—in至該輸出節(jié)點(diǎn) NOUT。因?yàn)殡妷狠敵銎麟娐?12對(duì)本領(lǐng)域技術(shù)人員來說是公知的，所以將 不描述其構(gòu)成或操作。圖11是示出了通過每一個(gè)塊和相對(duì)于圖10中的輸入電壓Vbias一in的偏 壓Vbias—out的輸出的各種曲線的圖表。為了清楚而限定讀出部分S1、 S2和S3以及非讀出部分I 、 II、 III和IV。 將對(duì)應(yīng)于第 一數(shù)據(jù)00的分布部分的輸入電壓Vbias_in的電平部分限定為第一 部分I 。該一部分I可以意味著該輸入電壓Vbias—in的電平在第一電平VREF 之下的部分。將對(duì)應(yīng)于第二數(shù)據(jù)01的分布部分的輸入電壓Vbiasjn的電平部分限定為 第二部分II。將在第一部分I和第二部分II之間的部分限定為第一讀出部分51。 將對(duì)應(yīng)于第三數(shù)據(jù)10的分布部分的輸入電壓Vbias_in的電平部分限定為第三部分m。將在第二部分n和第三部分m之間的部分限定為第二讀出部分52。 最后，將對(duì)應(yīng)于第四數(shù)據(jù)11的分布部分的輸入電壓Vbias—in的電平部分限定為第四部分iv。將在第三部分in和第四部分iv之間的部分限定為第三讀出部分S3?？梢曰谠撈珘篤bias—out的電平限定該讀出部分SI 、 S2和S3以及該 非讀出部分I、 II、 III和IV。即，可以將在第一電壓VI或在其以下的部分 限定為第一部分I,可以將該偏壓Vbias—out的電平限定為第一電壓VI,并 且可以將在第一電壓VI和第二電壓V2之間的電平部分限定為第一讀出部分 Sl。此外，可以將在第二電壓V2和第三電壓V3之間的電平部分限定為第二 部分II ，并且可以將在第三電壓V3和第四電壓V4之間的電平部分限定為第 二讀出部分S2。接下來，可以將在第四電壓V4和第五電壓V5之間的電平部分限定為第三部分III，并且可以將在第五電壓V5和第六電壓V6之間的電平部分限定為第三讀出部分S3。此外，可以將在偏壓Vbias_out的電平是第 六電壓V6或其以上的部分限定為第四部分IV。通過包括附加電路可以獨(dú)立地控制該讀出部分Sl、 S2和S3以及該非讀 出部分I、 II、 III和IV，該附加電路能夠控制放大單元220的電阻值或能夠 控制對(duì)操作溫度起反應(yīng)的電阻值。另外，假設(shè)在第一讀出部分S1之前圖10 中的包括延遲d 1的第二放大電路216不運(yùn)行并且假設(shè)直到第二讀出部分S2 為止包括延遲dl+d2的第三放大電路218不運(yùn)行。即，假設(shè)第二放大電路216從該二部分n開始運(yùn)行并且第三放大電路218從該三部分m開始運(yùn)行。在上述的部分之間，如果必要，該放大電路可以具有不同的延遲。在圖11中，提供有該輸入電壓Vbias—in的曲線GIN、通過;f全測(cè)單元210 提供的輸出信號(hào)VBIAS1的曲線G210、第一放大電路214的輸出信號(hào)的曲線 G214、第二放大電路216的輸出信號(hào)的曲線G216、第三放大電路218的輸出 信號(hào)的曲線G218、電壓輸出器212的輸出信號(hào)的曲線G212以及該偏壓 Vbias_out的曲線GOUT，該偏壓Vbias_out是偏壓發(fā)生器200的最終輸出信 號(hào)。這里，假設(shè)以在曲線GIN中所示的線性的、不變的斜率施加輸入電壓 Vbias—in。在第一部分I中，只有檢測(cè)單元210和第一放大電路214運(yùn)行。因?yàn)橐?一個(gè)不變的存牛率施加輸入電壓Vbias—in,所以斗企測(cè)單元210輸出與該輸入電 壓Vbiasjn相同電平的輸出信號(hào)VBIAS1。因此，在第一部分I中，通過檢 測(cè)單元210提供的輸出信號(hào)VBIAS1與該輸入電壓Vbias—in相同。210提供的輸出信號(hào)VBIAS1并且輸出經(jīng)放大的輸出信號(hào)。因此，在第一部 分I中的放大單元220的輸出信號(hào)具有比檢測(cè)單元210的輸出信號(hào)VBIAS1 大的斜率。通過改變?cè)跇?gòu)成放大單元220的第一放大電路214中的電阻值的 比率可以控制在第一部分I中的放大單元220的輸出信號(hào)的斜率。接下來，在類似于第一部分I的第一讀出部分S1中，只有檢測(cè)單元210 和第一放大電路214運(yùn)行。當(dāng)該輸入電壓Vbias—in到達(dá)該電平VREF的同時(shí)， 如曲線G210所示，4企測(cè)單元210通過將該輸入電壓Vbias—in箝位至該電平 VREF或與該電平VREF近似的電平而輸出該輸出信號(hào)VBIAS1。即，在除了 該一部分I的其它部分中通過檢測(cè)單元210提供的輸出信號(hào)VBIAS1的斜率可以具有差不多為'0，的值或'0，的近似值。該電平VREF用作確定該偏壓Vbias—out的讀出容限的重要的元素。即， 該電平VREF起電壓電平的作用以從該一讀出部分SI中區(qū)分該一部分I 。因 此，如果必要或依據(jù)該半導(dǎo)體存儲(chǔ)器件的操作溫度可以改變?cè)撾娖絍REF至 適當(dāng)?shù)碾娖?。然后，第一放大電?14以預(yù)定的比率(1+R002/R001)放大通過檢測(cè)單元 210提供的輸出信號(hào)VBIAS1并且輸出經(jīng)放大的輸出信號(hào)。因此，如曲線G214 所示，在第一讀出部分S1中的放大單元220的輸出信號(hào)具有比在第一部分I 中的檢測(cè)單元210的輸出低斜率。這擴(kuò)大了用于該一讀出部分S1的輸入電壓 Vbiasjn的范圍，即，增加了讀出容限。通過改變?cè)跇?gòu)成放大單元220的第 一放大電路214中的電阻值的比率可以控制在第一讀出部分S1中的放大單元 200的輸出信號(hào)的斜率。在第一部分I和第一讀出部分S1中，因?yàn)橹挥袡z測(cè)單元210和第一放大 電路214運(yùn)行，所以第一放大電路214的輸出是偏壓Vbias—out,該偏壓 Vbias_out是偏壓發(fā)生器200的最終輸出。接下來，在第二部分II中，檢測(cè)單元210、第一放大電路"4以及第二 放大電路216運(yùn)行。因此，在第二部分II中被輸出至輸出節(jié)點(diǎn)NOUT的偏壓 Vbias—out是第一放大電路214以及第二放大電路216的輸出的總和。即，通 過將該輸出信號(hào)VBIAS1箝位至該電平VREF或與該電平VREF近似的電平 而將通過檢測(cè)單元210提供的輸出信號(hào)VBIAS1施加到》t大單元220。然后，第一放大電路214以預(yù)定的比率(1+R002/R001)放大檢測(cè)單元210 的輸出信號(hào)VBIAS1并且輸出經(jīng)放大的輸出信號(hào)。因?yàn)橐灶A(yù)定的比率放大該 輸出信號(hào)VBIAS1,所以當(dāng)不同于通過檢測(cè)單元210提供的輸出信號(hào)VBIAS1 的電平時(shí)，第一放大電路214的輸出保持相似的形狀。與在第一部分I中的第一放大電路214的運(yùn)行相似，在第二部分II中第 二放大電路216開始運(yùn)行并且以預(yù)定的比率(1+R012/R011)放大在第一部分I 中的通過檢測(cè)單元210提供的輸出信號(hào)VBIAS1以及輸出經(jīng)放大的輸出信號(hào)。 因此，如曲線G216所示，在第二部分II中的第二放大電路216的輸出信號(hào) 具有比在第一部分I中的通過檢測(cè)單元210提供的輸出信號(hào)VBIAS1大的斜 率。此外，在第二部分II中的第二放大電路216的輸出信號(hào)具有與在第一部 分I中的第一放大電路214的輸出信號(hào)相似的形狀。換句話說，只有在各自的放大比率方面第二放大電路216的輸出不同于第一放大電路214的輸出。 因此，第二放大電路216的輸出具有通過轉(zhuǎn)移第一放大電路214的輸出至在 圖11中的右側(cè)獲得的形狀。當(dāng)構(gòu)成第二放大電路216的電阻器的電阻值比率與構(gòu)成第一放大電路 214的電阻器的電阻值比率相同時(shí)，在第二部分II中的第二放大電路216的 輸出變得與在第一部分I中的第一放大電路214的輸出相同。通過改變?cè)跇?gòu)成放大單元220的第二放大電路216中的電阻值的比率可 以控制在第二部分II中的放大單元220的輸出信號(hào)的斜率。因此，如曲線GOUT所示，在第二部分II中的偏壓Vbias—out是第一放 大電路214以及第二放大電路216的輸出的總和，即，該偏壓Vbias—out是通 過輸出節(jié)點(diǎn)NOUT的最終輸出。此外，在類似于第二部分II的第二讀出部分S2中，只有檢測(cè)單元210、 第一放大電路214和第二放大電路216運(yùn)行。這樣，在第二讀出部分S2中， 如曲線G216所示，因?yàn)榈诙糯箅奮各216放大通過檢測(cè)單元210提供的被 箝位至該電平VREF或與該電平VREF近似的電平的輸出信號(hào)，所以第二放 大電路216的輸出與第二部分II相比具有相對(duì)低的斜率。此外，除了第一部 分I之外，第一放大電路214連續(xù)地輸出具有不變的斜率的信號(hào)。因此，在第二讀出部分S2中，因?yàn)闄z測(cè)單元210、第一放大電路214和 第二放大電路216運(yùn)行，所以第一放大電路214以及第二放大電路216的輸 出的總和變?yōu)樵撈珘篤bias—out,該偏壓Vbias—out是偏壓發(fā)生器200的最終 輸出。在第二讀出部分S2中的偏壓Vbias—out具有比在第二部分II中該偏壓 Vbias—out低的斜率，并且在第二讀出部分S2中的偏壓Vbias_out的斜率與在 第一讀出部分S1中的偏壓Vbias—out的斜率相同或相似，雖然他們?cè)陔妷弘?平方面不同。在第三部分III中，第三放大電路218開始附加地運(yùn)行。可以根據(jù)特定設(shè)計(jì)目標(biāo)確定在第三放大電路218開始運(yùn)行的那一點(diǎn)。因此，在第三部分m中，檢測(cè)單元210以及第一、第二和第三放大電路214、 216和218運(yùn)行。因此，如曲線G218所示，通過差分放大比率，從該三部分III的第三放大電路218的輸出可以具有通過轉(zhuǎn)移第一放大電路214的輸出或第二放大電路216的輸出至在圖11中所示的右側(cè)獲得的形狀。當(dāng)構(gòu)成第三放大電路218的電阻器的電阻值比率與構(gòu)成第一放大電路214或第二放大電路216的電阻器的電阻值比率相同時(shí)，來自該三部分III的 第三放大電路218的輸出可以與來自第一部分I的第一放大電路214的輸出 或與來自第二部分II的第二放大電路216的輸出相同。通過改變?cè)跇?gòu)成放大單元220的第三放大電3各218中的電阻值的比率可 以控制在第三部分III中的放大單元220的輸出信號(hào)的斜率。因此，如曲線組GOUT所示，在第三部分III中的偏壓Vbias—out是第一 放大電路214、第二放大電路216以及第三放大電路218的輸出的總和，即， 該偏壓Vbias一out是通過輸出節(jié)點(diǎn)NOUT的最終輸出。此外，在與該三部分III類似的第三讀出部分S3中，檢測(cè)單元210、第一 放大電路214、第二放大電路216以及第三放大電路218運(yùn)行。如曲線G218所示，因?yàn)榈谌糯箅娐?18放大通過一全測(cè)單元210提供 的被箝位至該電平VREF或與該電平VREF近似的電平的輸出信號(hào)，所以與 該三部分III相比，在第三讀出部分S3中的第三放大電路218的輸出信號(hào)具有 相對(duì)低的斜率。此外，除了該一部分I或該二部分II之外，第一放大電路214 和第二放大電路216以他們各自不變的斜率連續(xù)地提供輸出。因此，在第三讀出部分S3中，第一放大電路214、第二放大電路216以 及第三放大電路218的輸出的總和變?yōu)樵撈珘篤bias—out,該偏壓Vbias_out 是偏壓發(fā)生器200的最終輸出。在第三讀出部分S3中的偏壓Vbias—out具有 比在第三部分III中該偏壓Vbias—out低的斜率，并且在第三讀出部分S3中的 偏壓Vbias—out的斜率與在第 一讀出部分S1或第二讀出部分S2中的偏壓 Vbias_out的斜率相同或相似，雖然他們?cè)陔妷弘娖椒矫娌煌?。最后，在不同于其它部分的第四部分IV中，電壓輸出器電路212運(yùn)行。 因此，在第四部分IV中，構(gòu)成典型的偏壓發(fā)生器200的所有電路運(yùn)行。當(dāng)該 輸入電壓Vbiasjn具有比該偏壓Vbias_out高的電平時(shí)，可以設(shè)計(jì)電壓輸出 器電路212運(yùn)行，該偏壓Vbias—out是輸出節(jié)點(diǎn)NOUT的電壓。類似于曲線 GOUT和GIN，在前面的部分I 、 II 、ni、Sl、S2和S3中，因?yàn)樵撈珘篤bias—out 保持比該輸入電壓Vbiasjn高的電—平，所以電壓輸出器電路212不運(yùn)行。在不增加或減少的情況下電壓輸出器電路212輸出該輸入電壓Vbias_in。 這可以從表示電壓輸出器電路212的輸出的曲線G212中看出來。在第四部分IV中，如曲線GOUT所示，從偏壓發(fā)生器200輸出的偏壓 Vbias—out具有與在第四部分IV中的從第一放大電路214、第二放大電路216、第三放大電路218以及電壓輸出器電路212中的輸出的總和相等的電平。因此，與該一、第二和第三部分i、 ii和iii相比，在第四部分iv中的偏壓Vbias—out具有更高(更大)的斜率。在圖12中進(jìn)一步示出了在每一個(gè)部分中的偏壓Vbias—out相對(duì)于該輸入 電壓Vbias—in的曲線GIN和GOUT。可以從圖12中看出，該偏壓Vbias_out 的斜率在讀出部分S1、 S2和S3中比在非讀出部分i 、 ii、 iii和iv中低，從 而增加了讀出容限。圖13是表示圖9中的讀出節(jié)點(diǎn)Nsa的電壓電平變?yōu)閰⒖茧妷弘娖絍ref 的那一點(diǎn)處的電阻值相對(duì)于當(dāng)施加偏壓發(fā)生器200時(shí)的輸入電壓Vbias—in的 Log標(biāo)尺圖表。從圖13中可以看出，電阻值的斜率在讀出部分S1、 S2和S3 中比在非讀出部分i、 ii 、 iii和iv中低，從而增加了讀出容限。與圖4相對(duì) 比其差別是顯而易見的。即，假設(shè)在圖4中的輸入電壓Vbias與在圖13中的輸入電壓Vbias一in相 同，與圖4中的讀出部分S1、 S2和S3相比，應(yīng)當(dāng)注意，圖13中的讀出部分 Sl、 S2和S3被較大地?cái)U(kuò)大。這意味著用于讀出每一位數(shù)據(jù)的讀出容限被增 加了。舉例來說，為了從其它數(shù)據(jù)Ol、 10和11中讀出第一數(shù)據(jù)OO,其中需 要將屬于在圖4中的第 一讀出部分S1的特定輸入電壓Vbias作為偏壓而施加， 需要將屬于在圖13中的第一讀出部分S1的特定輸入電壓Vbiasjn施加到偏 壓發(fā)生器200。在這種情況下，當(dāng)該讀出部分相對(duì)較大時(shí)，該輸入電壓Vbias—in 的范圍相應(yīng)較大并且讀出容限相對(duì)較大?？梢宰⒁馀c該三讀出部分S3相關(guān)聯(lián)的一個(gè)更大的差別。在圖4中，該三 讀出部分S3非常窄并且相應(yīng)的讀出容限很小。然而，在圖13中，該三讀出 部分S3已經(jīng)較大地?cái)U(kuò)大，并且增加了相應(yīng)的讀出容限。圖14是數(shù)據(jù)00、 01、 10和11的最終分布，當(dāng)隨著在從選擇的存儲(chǔ)單元 中讀取數(shù)據(jù)之前的數(shù)據(jù)寫入操作執(zhí)行檢驗(yàn)操作時(shí)，數(shù)據(jù)00、 01、 10和11對(duì) 應(yīng)于輸入偏壓Vbias—in。該寫入檢驗(yàn)操作被廣泛地用作用于均勻地分布存儲(chǔ) 在存儲(chǔ)單元中的數(shù)據(jù)以增加讀出容—限的方法。即，即使存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)具有相同的數(shù)據(jù)狀態(tài)，該數(shù)據(jù)的電阻 值的分布也是不均勻的。結(jié)果，因?yàn)椴淮_定寫入或讀取操作的可靠性，所以 主要執(zhí)行該寫入檢驗(yàn)操作。因?yàn)樵搶懭霗z驗(yàn)操作對(duì)本領(lǐng)域技術(shù)人員來說是公 知的，所以將不對(duì)其進(jìn)行描述。如圖14所示，因?yàn)閳?zhí)行該寫入檢驗(yàn)操作，所以與圖5相比，應(yīng)當(dāng)注意，數(shù)據(jù)OO、 01、 10和11的電阻分散更加均勻。因此，與圖5中的實(shí)例相對(duì)比， 該讀出部分S1、 S2和S3被較大地?cái)U(kuò)大。因此，不考慮存儲(chǔ)單元的類型，在讀取操作中可以提供多電平偏壓發(fā)生 器以增加該偏壓的讀出容限。此外，當(dāng)隨著對(duì)于存儲(chǔ)單元的寫入操作執(zhí)行寫 入檢驗(yàn)操作時(shí)，也可以獲得更大的讀出容限。已經(jīng)完成與PRAM實(shí)例相關(guān)聯(lián)的上述實(shí)施例的描述。然而，本發(fā)明可適 用于具有這樣的結(jié)構(gòu)的所有的半導(dǎo)體存儲(chǔ)器件，該結(jié)構(gòu)通過使用可變的電阻 值能夠讀出存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)，這種半導(dǎo)體存儲(chǔ)器件包括二極管結(jié)構(gòu) 和晶體管結(jié)構(gòu)兩者并且進(jìn)一步至少包括PRAM、 RRAM以及MRAM器件。如上文所述，與本發(fā)明的實(shí)施例一致，通過差分輸入的偏壓相對(duì)于電源 的斜率可以擴(kuò)大輸入電壓的輸入范圍以致可以增加讀出容限，通過控制電阻 值或者第一電平值和第二電平值可以控制該偏壓的讀出容限。另外，可以改 善電阻分散曲線的分辨率。而且，當(dāng)隨著對(duì)于存儲(chǔ)單元的寫入操作執(zhí)行檢驗(yàn) 操作時(shí)，可以較大地增加讀出容限。而且，可以獨(dú)立地控制該讀出容限。已經(jīng)描述了使用前述的典型實(shí)施例的發(fā)明。然而，應(yīng)當(dāng)理解的是，本發(fā) 明的范圍不限于圖示的實(shí)施例。相反，本發(fā)明的范圍打算包括在使用目前公 知的或未來的技術(shù)及其等價(jià)物的本領(lǐng)域技術(shù)人員的能力范圍內(nèi)的各種修改和 替換的布置。因此，權(quán)利要求的范圍應(yīng)當(dāng)與最寬的解釋一致從而包含所有的 這種修改和類似的布置。
權(quán)利要求
1、一種偏壓發(fā)生器，該偏壓發(fā)生器產(chǎn)生偏壓以控制提供給存儲(chǔ)單元的讀出電流，包含電路，該電路響應(yīng)于所施加的輸入電壓提供偏壓，以便該偏壓相對(duì)于該輸入電壓的斜率對(duì)于區(qū)別不同的電壓電平的輸入電壓的至少兩個(gè)部分是不同的。
2、 根據(jù)權(quán)利要求1所述的偏壓發(fā)生器，其中相對(duì)于第一電平區(qū)別該至少 兩個(gè)部分，并且在第一部分中的偏壓的斜率低于在第二部分中的偏壓的斜率， 其中在第一部分中的輸入電壓的電平小于該電平，而在第二部分中的輸入電 壓的電平大于或等于該電平。
3、 根據(jù)權(quán)利要求2所述的偏壓發(fā)生器，包含檢測(cè)單元，該檢測(cè)單元提供輸出，其中在第一部分中該輸出是在不增加 或減少的情況下的輸入電壓，并且在第二部分中該輸出是被箝位至輸入電壓 或近似于該電平的電平的輸入電壓；以及放大單元，該放大單元通過放大該檢測(cè)單元的輸出而輸出該偏壓。
4、 根據(jù)權(quán)利要求3所述的偏壓發(fā)生器，其中該偏壓相對(duì)于該輸入電壓的 斜率對(duì)于該輸入電壓的至少四個(gè)部分是不同的，該輸入電壓的至少四個(gè)部分包括該一部分和第二部分，其中該二部分對(duì)應(yīng)于小于第二電平的輸入電壓電 平，該二電平高于該電平；以及第三部分，該三部分對(duì)應(yīng)于大于該二電平的輸入電壓電平。
5、 根據(jù)權(quán)利要求4所述的偏壓發(fā)生器，其中在第二部分中的偏壓的斜率 低于在第 一部分和第三部分中的偏壓的斜率。
6、 根據(jù)權(quán)利要求5所述的偏壓發(fā)生器，進(jìn)一步包含補(bǔ)償單元，該補(bǔ)償單元只在第三部分中運(yùn)行以增加與在輸入電壓的電平 和第二電平之間的電壓差成比例的偏壓的電平。
7、 根據(jù)權(quán)利要求6所述的偏壓發(fā)生器，其中提供該讀出電流至電流通路, 該電流通路形成在存儲(chǔ)單元和用于與該存儲(chǔ)單元相關(guān)聯(lián)的讀出放大器的讀出 節(jié)點(diǎn)之間。
8、 根據(jù)權(quán)利要求7所述的偏壓發(fā)生器，其中施加偏壓至PMOS晶體管的柵極，該P(yáng)MOS晶體管連接在讀出節(jié)點(diǎn)和控制該讀出電流的電源電壓端子 之間。
9、 根據(jù)權(quán)利要求2所述的偏壓發(fā)生器，其中相對(duì)于該二部分，在通過對(duì) 應(yīng)于與存儲(chǔ)在存儲(chǔ)單元中的設(shè)置數(shù)據(jù)相關(guān)聯(lián)的最大電阻值的電壓電平和對(duì)應(yīng) 于與存儲(chǔ)在存儲(chǔ)單元中的重置數(shù)據(jù)相關(guān)聯(lián)的最小電阻值的電壓電平限定的范 圍中產(chǎn)生偏壓。
10、 一種半導(dǎo)體存儲(chǔ)器件，包含同電阻值；讀出放大器，該讀出放大器根據(jù)電流或電壓的電平讀出存儲(chǔ)的數(shù)據(jù)值， 該電流或電壓的電平與形成在讀出節(jié)點(diǎn)和存儲(chǔ)單元之間的電流通路相關(guān)聯(lián)； 電源，該電源通過偏壓控制并且提供讀出電流至該電流通路；以及 偏壓發(fā)生器，通過控制該偏壓相對(duì)于限定部分的斜率，該偏壓發(fā)生器響 應(yīng)于所施加的輸入電壓輸出偏壓，其中通過該輸入電壓的電平區(qū)別這些限定 部分。
11、 根據(jù)權(quán)利要求IO所述的半導(dǎo)體存儲(chǔ)器件，其中在通過對(duì)應(yīng)于與存儲(chǔ) 在存儲(chǔ)單元中的設(shè)置數(shù)據(jù)相關(guān)聯(lián)的最大電阻值的電壓電平和對(duì)應(yīng)于與存儲(chǔ)在 存儲(chǔ)單元中的重置數(shù)據(jù)相關(guān)聯(lián)的最小電阻值的電壓電平限定的范圍中產(chǎn)生在 一個(gè)部分中的偏壓。
12、 根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器件，其中該電源包含PMOS 晶體管，該P(yáng) M O S晶體管連接在電源電壓端子或電源端子和讀出節(jié)點(diǎn)之間， 該電源端子具有大于該電源電壓的電平。
13、 一種產(chǎn)生偏壓以控制提供給存儲(chǔ)單元的讀出電流的方法，包含 通過控制該偏壓相對(duì)于多個(gè)部分的斜率，響應(yīng)于所施加的輸入電壓輸出偏壓，其中相對(duì)于該輸入電壓的電平分別限定該多個(gè)部分。
14、 根據(jù)權(quán)利要求13所述的方法，其中提供該讀出電流至電流通路，該 電流通路形成在存儲(chǔ)單元和與該存儲(chǔ)單元相關(guān)聯(lián)的讀出放大器的讀出節(jié)點(diǎn)之 間，并且施加偏壓至PMOS晶體管的柵極，該P(yáng)MOS晶體管連接在讀出節(jié)點(diǎn) 和電源電壓端子之間從而控制該讀出電流。
15、 根據(jù)權(quán)利要求14所述的方法，其中在通過對(duì)應(yīng)于與存儲(chǔ)在存儲(chǔ)單元 中的設(shè)置數(shù)據(jù)相關(guān)聯(lián)的最大電阻值的電壓電平和對(duì)應(yīng)于與存儲(chǔ)在存儲(chǔ)單元中的重置數(shù)據(jù)相關(guān)聯(lián)的最小電阻值的電壓電平限定的范圍中產(chǎn)生在多個(gè)部分的 至少一個(gè)中的偏壓。
16、 一種多電平偏壓發(fā)生器，該多電平偏壓發(fā)生器產(chǎn)生多個(gè)偏壓以控制讀出電流，該讀出電流提供給存儲(chǔ)多位數(shù)據(jù)的存儲(chǔ)單元，包含電路，該電路限定在從多個(gè)非讀出部分中選擇的兩個(gè)非讀出部分之間的 從多個(gè)讀出部分中選擇的讀出部分，其中該多個(gè)讀出部分中的每一個(gè)對(duì)應(yīng)于 從多個(gè)偏壓中選擇并且對(duì)應(yīng)于所施加的輸入電壓的電平的具有不同的斜率的 偏壓，以致在每一個(gè)讀出部分中的偏壓的斜率低于在每一個(gè)非讀出部分中的 偏壓的斜率。
17、 根據(jù)權(quán)利要求16所述的多電平偏壓發(fā)生器，包含檢測(cè)單元，當(dāng)該輸入電壓的電平與第一電平相同或高于該電平時(shí)，通過 將該輸入電壓箝位至預(yù)定的第一電平，該檢測(cè)單元輸出該輸入電壓；以及放大單元，該放大單元包括具有不同運(yùn)行部分的多個(gè)放大電路，對(duì)于該 多個(gè)部分中的每一個(gè)，通過放大通過該檢測(cè)單元提供的輸出，該放大單元輸 出多個(gè)偏壓。
18、 根據(jù)權(quán)利要求17所述的多電平偏壓發(fā)生器，進(jìn)一步包含 電壓輸出器電路，在多個(gè)部分中的至少一個(gè)部分中，該電壓輸出器電路輸出電壓。
19、 根據(jù)權(quán)利要求18所述的多電平偏壓發(fā)生器，其中提供該讀出電流至 電流通路，該電流通路形成在存儲(chǔ)單元和與該存儲(chǔ)單元相關(guān)聯(lián)的讀出放大器 的讀出節(jié)點(diǎn)之間，并且施加偏壓至PMOS晶體管的柵極，該P(yáng)MOS晶體管連 接在讀出節(jié)點(diǎn)和電源電壓端子之間從而控制該讀出電流。
20、 根據(jù)權(quán)利要求19所述的多電平偏壓發(fā)生器，其中在通過對(duì)應(yīng)于與存 儲(chǔ)在存儲(chǔ)單元中的設(shè)置數(shù)據(jù)相關(guān)聯(lián)的最大電阻值的電壓電平和對(duì)應(yīng)于與存儲(chǔ) 在存儲(chǔ)單元中的重置數(shù)據(jù)相關(guān)聯(lián)的最小電阻值的電壓電平限定的范圍中產(chǎn)生 在多個(gè)非讀出部分中的至少一個(gè)中的偏壓，并且多個(gè)讀出部分中的每一個(gè)部分位于相鄰的多個(gè)非讀出部分中的部分之間。
全文摘要
本發(fā)明提供偏壓發(fā)生器、具有該偏壓發(fā)生器的半導(dǎo)體存儲(chǔ)器件以及產(chǎn)生偏壓的方法。該偏壓發(fā)生器產(chǎn)生偏壓以控制用于讀出數(shù)據(jù)的、提供給存儲(chǔ)單元的讀出電流，其特征在于響應(yīng)于正在被施加的輸入電壓輸出偏壓，以便該偏壓相對(duì)于該輸入電壓的斜率在對(duì)應(yīng)于該輸入電壓的電平而劃分開的至少兩個(gè)部分中是不同的。
文檔編號(hào)G11C11/56GK101246734SQ20071030356
公開日2008年8月20日 申請(qǐng)日期2007年12月28日 優(yōu)先權(quán)日2006年12月28日
發(fā)明者樸茂熙, 李光振, 趙佑榮, 金惠珍 申請(qǐng)人:三星電子株式會(huì)社