專利名稱：存儲(chǔ)器設(shè)備、存儲(chǔ)器控制器和存儲(chǔ)器系統(tǒng)的制作方法
存儲(chǔ)器設(shè)備、存儲(chǔ)器控制器和存儲(chǔ)器系統(tǒng)
狀艦
本發(fā)明涉及用于記錄包括數(shù)字圖像數(shù)據(jù)在內(nèi)的二維陣列式(two-
dimensionally arrayed)數(shù)據(jù)的存儲(chǔ)器設(shè)備，該存儲(chǔ)器設(shè)備的存儲(chǔ)器控制器 以及存儲(chǔ)器系統(tǒng)。具體而言，本發(fā)明涉及用于增大指示每單位時(shí)間可處理 的數(shù)據(jù)項(xiàng)的數(shù)目的有效帶寬的存儲(chǔ)器設(shè)備、存儲(chǔ)器控制器和存儲(chǔ)器系統(tǒng)。
肖縣*
用于記錄像數(shù)字圖像數(shù)據(jù)這樣的二維陣列式數(shù)據(jù)的存儲(chǔ)器設(shè)備的市場(chǎng) 規(guī)模已經(jīng)隨著通過(guò)數(shù)字廣播或因特網(wǎng)進(jìn)行的視頻分發(fā)的流行而逐漸增長(zhǎng)。 數(shù)字圖像數(shù)據(jù)是通過(guò)利用多個(gè)比特構(gòu)成像素的灰度級(jí)信息(例如8比特的 256個(gè)灰度級(jí)級(jí)別)來(lái)獲得的一組數(shù)據(jù)。例如，用于高清晰度廣播的圖像 數(shù)據(jù)的一幀由1920x1040個(gè)像素構(gòu)成。此圖像數(shù)據(jù)的每一幀被根據(jù)預(yù)定的 映射方法布置在圖像存儲(chǔ)器內(nèi)的地址空間中。
基于目前流行的同步DRAM (SDRAM)的配置和操作，這種存儲(chǔ)器 映射被定義成使得能夠進(jìn)行最高效的訪問(wèn)。例如，SDRAM具有多個(gè)存儲(chǔ) 體(bank)，并且每個(gè)存儲(chǔ)體具有多條字線和位線、處于字線和位線交點(diǎn) 處的多個(gè)存儲(chǔ)器單元以及與位線相對(duì)應(yīng)的讀出放大器(sense amplifier)。 多個(gè)存儲(chǔ)體可獨(dú)立地執(zhí)行激活操作(active叩eration) 。 SDRAM中執(zhí)行的 激活操作是用于選擇字線并基于行地址激活相應(yīng)的讀出放大器的一系列操 作。此外，SDRAM中執(zhí)行的讀操作是用于基于列地址向輸入/輸出端子輸 出位線電勢(shì)作為讀數(shù)據(jù)的一系列操作，其中位線電勢(shì)被讀出放大器放大， 而寫操作是用于將所選的寫數(shù)據(jù)輸入到基于列地址選擇的位線的一系列操 作，其中寫數(shù)據(jù)是從輸入順出存儲(chǔ)器輸入的。
SDRAM的存儲(chǔ)器內(nèi)的地址空間由多個(gè)頁(yè)區(qū)域構(gòu)成，其中每個(gè)頁(yè)區(qū)域 可由一個(gè)存儲(chǔ)體地址和一個(gè)行地址來(lái)選擇，并且每個(gè)頁(yè)區(qū)域具有可由列地
址選擇的一組比特或一組字節(jié)。由列地址選擇的字節(jié)群組(或比特群組) 經(jīng)由多個(gè)輸入/輸出端子輸入/輸出。
根據(jù)公知的映射方法，對(duì)于頁(yè)區(qū)域內(nèi)能由列地址選擇的字節(jié)群組(或 比特群組)中的每個(gè)字節(jié)(或比特)，數(shù)字圖像數(shù)據(jù)中有一個(gè)像素與之相
關(guān)聯(lián)。此外，根據(jù)該映射方法，SDRAM的每個(gè)存儲(chǔ)體能夠獨(dú)立地執(zhí)行激 活操作和讀或?qū)懖僮?，從而與數(shù)字圖像數(shù)據(jù)的像素布置相關(guān)聯(lián)的多個(gè)頁(yè)區(qū) 域被布置成使得在圖像上彼此垂直和水平相鄰的頁(yè)區(qū)域分別對(duì)應(yīng)于不同的 存儲(chǔ)體地址。例如，如果SDRAM由四個(gè)存儲(chǔ)體構(gòu)成，那么與存儲(chǔ)體地址 BA-O，l相對(duì)應(yīng)的頁(yè)區(qū)域被交替布置在奇數(shù)行中，而與存儲(chǔ)體地址BA=2，3 相對(duì)應(yīng)的頁(yè)區(qū)域被交替布置在偶數(shù)行中。通過(guò)以這種方式布置頁(yè)區(qū)域，當(dāng) 讀或?qū)憟D像數(shù)據(jù)的一幀時(shí)，不同的存儲(chǔ)體可交替地并且暫時(shí)重疊地執(zhí)行激 活操作和讀或?qū)懖僮?，于是作為每單位時(shí)間可處理的像素?cái)?shù)的帶寬可顯著 增大。
專利文獻(xiàn)1和2描述了通過(guò)允許對(duì)用于存儲(chǔ)圖像數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器 中的多個(gè)行同時(shí)進(jìn)行訪問(wèn)來(lái)提高訪問(wèn)效率的技術(shù)。
此外，專利文獻(xiàn)3描述了具有亞陣列選擇電路的存儲(chǔ)器設(shè)備，亞陣列 選擇電路用于執(zhí)行控制以同時(shí)激活被分配到輸入行地址的亞陣列和被分配 到剛好位于輸入行地址上的行地址的亞陣列，以解決讀取時(shí)間和功耗增大 的問(wèn)題，這種問(wèn)題是由于在圖像擴(kuò)張?zhí)幚碇欣肈RAM時(shí)需要讀取每隔 一行的數(shù)據(jù)而引起的。然而，專利文獻(xiàn)3被設(shè)計(jì)為增強(qiáng)在圖像的行方向上 連續(xù)進(jìn)行的水平訪問(wèn)的效率，因而沒有描述矩形訪問(wèn)。
而且，專利文獻(xiàn)4描述了一種數(shù)據(jù)處理系統(tǒng)，其中總線控制器響應(yīng)于 從數(shù)據(jù)處理部分發(fā)送來(lái)的訪問(wèn)指令，將訪問(wèn)激活命令發(fā)布到與在突發(fā)模式 中訪問(wèn)的存儲(chǔ)區(qū)域不同的存儲(chǔ)區(qū)域，從而可以進(jìn)行訪問(wèn)地址的設(shè)置。具體 而言，在存儲(chǔ)器控制器激活并訪問(wèn)一個(gè)存儲(chǔ)體的同時(shí)，激活命令被發(fā)布到 其他存儲(chǔ)體以預(yù)先對(duì)該存儲(chǔ)體執(zhí)行激活操作，從而可以實(shí)現(xiàn)讀/寫操作的加 速。
另外，專利文獻(xiàn)5公開了一種圖像處理設(shè)備，具有圖像存儲(chǔ)器；和 控制單元，所述控制單元用于在訪問(wèn)任意存儲(chǔ)體的同時(shí)連續(xù)生成列地址，
以連續(xù)訪問(wèn)同一頁(yè)內(nèi)的任意地址，并且預(yù)先按行激活隨后要訪問(wèn)的存儲(chǔ) 體，從而即使在被訪問(wèn)的存儲(chǔ)體切換到另一存儲(chǔ)體的情況下也可以立即訪 問(wèn)新訪問(wèn)的存儲(chǔ)體。具體而言，描述了存儲(chǔ)器控制器具有地址順序預(yù)測(cè)電 路以預(yù)測(cè)要隨后訪問(wèn)的存儲(chǔ)體并向存儲(chǔ)體發(fā)布激活命令。日本未實(shí)審專利公布No. 2001-312885 [專利文獻(xiàn)2]日本未實(shí)審專利公布No. H08-180675 [專利文獻(xiàn)3]日本未實(shí)審專利公布No. H09-231746 〖專利文獻(xiàn)4]日本未實(shí)審專利公布No. 2002-132577 [專利文獻(xiàn)5]日本未實(shí)審專利公布No. H10-10536
發(fā)明內(nèi)容
為了實(shí)現(xiàn)上述目的，本發(fā)明的第一方面是一種存儲(chǔ)器設(shè)備，具有多 個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體具有存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列具有分 別由行地址選擇的多個(gè)頁(yè)區(qū)域，并且每個(gè)存儲(chǔ)體由存儲(chǔ)體地址選擇；行控 制器，所述行控制器響應(yīng)于第一操作代碼控制每個(gè)存儲(chǔ)體內(nèi)頁(yè)區(qū)域的激 活；以及一組數(shù)據(jù)輸A/輸出端子。每個(gè)被激活的頁(yè)區(qū)域內(nèi)的存儲(chǔ)器單位區(qū) 域是基于列地址訪問(wèn)的，行控制器響應(yīng)于與第一操作代碼一起提供的多存 儲(chǔ)體信息數(shù)據(jù)和提供的存儲(chǔ)體地址生成用于多個(gè)存儲(chǔ)體的存儲(chǔ)體激活信 號(hào)，并根據(jù)提供的存儲(chǔ)體地址和提供的行地址生成多個(gè)存儲(chǔ)體中的每一個(gè) 的行地址。這多個(gè)存儲(chǔ)體響應(yīng)于存儲(chǔ)體激活信號(hào)和由行地址計(jì)算器生成的 行地址激活頁(yè)區(qū)域。
根據(jù)上述第一方面，由多存儲(chǔ)體信息數(shù)據(jù)指示的多個(gè)存儲(chǔ)體可以響應(yīng) 于單個(gè)第一操作代碼而被激活，因而在后續(xù)的列訪問(wèn)中，可以從多個(gè)存儲(chǔ)
體訪問(wèn)期望數(shù)據(jù)。因此，可以提高對(duì)在二維陣列式數(shù)據(jù)項(xiàng)中跨越了多個(gè)存 儲(chǔ)體的區(qū)域的數(shù)據(jù)進(jìn)行的訪問(wèn)的效率。
為了實(shí)現(xiàn)上述目的，本發(fā)明的第二方面是一種存儲(chǔ)多個(gè)數(shù)據(jù)項(xiàng)并且響 應(yīng)于存儲(chǔ)體地址、行地址和列地址訪問(wèn)所存儲(chǔ)的數(shù)據(jù)項(xiàng)的存儲(chǔ)器設(shè)備，該 存儲(chǔ)器設(shè)備具有
多個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體具有存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列 具有分別由行地址選擇的多個(gè)頁(yè)區(qū)域，并且每個(gè)存儲(chǔ)體由存儲(chǔ)體地址選 擇；
行控制器，所述行控制器響應(yīng)于第一操作代碼控制每個(gè)存儲(chǔ)體內(nèi)頁(yè)區(qū) 域的激活；
一組數(shù)據(jù)輸入/輸出端子；以及
提供在存儲(chǔ)器單元陣列和多個(gè)輸入/輸出端子之間的輸入/輸出單元， 其中
每個(gè)被激活的頁(yè)區(qū)域內(nèi)的存儲(chǔ)器單位區(qū)域是基于列地址訪問(wèn)的， 所述行控制器具有多存儲(chǔ)體激活控制器，所述多存儲(chǔ)體激活控制器 響應(yīng)于與第一操作代碼一起提供的多存儲(chǔ)體信息數(shù)據(jù)和提供的存儲(chǔ)體地址 生成用于多個(gè)存儲(chǔ)體中的每一個(gè)的存儲(chǔ)體激活信號(hào)；以及行地址計(jì)算器，
所述行地址計(jì)算器響應(yīng)于提供的存儲(chǔ)體地址和提供的行地址生成多個(gè)存儲(chǔ) 體中的每一個(gè)的行地址，
這多個(gè)存儲(chǔ)體響應(yīng)于存儲(chǔ)體激活信號(hào)和由行地址計(jì)算器生成的行地址 激活頁(yè)區(qū)域，并且
存儲(chǔ)器單元陣列和輸入/輸出單元響應(yīng)于第三操作代碼并基于關(guān)于字節(jié)
或比特的組合的信息，訪問(wèn)與提供的存儲(chǔ)體地址的第一存儲(chǔ)體的列地址相 對(duì)應(yīng)的第一存儲(chǔ)器單位區(qū)域和位于與第一存儲(chǔ)體相鄰的第二存儲(chǔ)體內(nèi)并且 與第一存儲(chǔ)器單位區(qū)域相鄰的第二存儲(chǔ)器單位區(qū)域，并且從被訪問(wèn)的第-一 和第二單位區(qū)域內(nèi)的多個(gè)字節(jié)或比特中，將基于組合信息的多個(gè)字節(jié)或比
特的組合與多個(gè)輸A/輸出端子關(guān)聯(lián)起來(lái)。
根據(jù)上述第二方面，在訪問(wèn)跨越了二維陣列式數(shù)據(jù)項(xiàng)的多個(gè)存儲(chǔ)體的 區(qū)域的情況下，并且在訪問(wèn)多個(gè)存儲(chǔ)器單位區(qū)域中的每一個(gè)內(nèi)的多個(gè)字節(jié) 或比特?cái)?shù)據(jù)項(xiàng)的任意組合的情況下，可以減少第一操作代碼被發(fā)布的次 數(shù)，并且可以消除要輸入/輸出的無(wú)效數(shù)據(jù)，從而可以提高訪問(wèn)效率。
為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的第三方面， 一種存儲(chǔ)器系統(tǒng)具有
第一方面的存儲(chǔ)器設(shè)備；和包括命令/地址生成部分的存儲(chǔ)器控制器，所述
命令/地址生成部分用于向存儲(chǔ)器設(shè)備提供多存儲(chǔ)體信息數(shù)據(jù)，與存儲(chǔ)體地 址和行地址一起提供第一操作代碼一次，并且其后與第三操作代碼一起向
多個(gè)激活的存儲(chǔ)體提供存儲(chǔ)體地址和列地址多次；其中存儲(chǔ)器控制器從存 儲(chǔ)器設(shè)備讀取數(shù)據(jù)或向存儲(chǔ)器設(shè)備寫入數(shù)據(jù)。
為了實(shí)現(xiàn)上述目的，本發(fā)明的第四方面是一種控制上述存儲(chǔ)器設(shè)備的 存儲(chǔ)器控制器，該存儲(chǔ)器控制器具有命令/地址生成部分，所述命令/地址 生成部分向存儲(chǔ)器設(shè)備提供多存儲(chǔ)體信息數(shù)據(jù)，與存儲(chǔ)體地址和行地址一 起提供第一操作代碼一次，并且其后與第二操作代碼一起向多個(gè)激活的存
儲(chǔ)體提供存儲(chǔ)體地址和列地址多次；并從存儲(chǔ)器設(shè)備讀取數(shù)據(jù)或向存儲(chǔ)器 設(shè)備寫入數(shù)據(jù)。
根據(jù)本發(fā)明，要訪問(wèn)的存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)體可以響應(yīng)于單個(gè)第一操 作代碼而被激活，因而可以提高訪問(wèn)效率。


圖1是示出根據(jù)本實(shí)施例的圖像存儲(chǔ)器的存儲(chǔ)器映射的圖。 圖2是示出圖像存儲(chǔ)器中的兩種訪問(wèn)的圖。 圖3是示出水平訪問(wèn)的問(wèn)題的圖。 圖4是示出矩形訪問(wèn)的第一問(wèn)題的圖。 圖5是示出矩形訪問(wèn)的第二問(wèn)題的圖。 圖6是示出本實(shí)施例中執(zhí)行的整體操作的圖。 圖7是示出本實(shí)施例的整體操作的另一示例的圖。 圖8是根據(jù)本實(shí)施例的圖像處理系統(tǒng)的配置圖。 圖9是根據(jù)本實(shí)施例的圖像存儲(chǔ)器的配置圖。 圖10是用于說(shuō)明字節(jié)邊界(byteboundary)功能的圖。 圖ll是字節(jié)邊界功能的定時(shí)圖。 圖12是用于說(shuō)明用于不同映射的字節(jié)邊界功能的圖。 圖13是用于說(shuō)明圖12所示的大端排序(big endian)和小端排序 (littleendian)的圖。
圖14是用于說(shuō)明專用存儲(chǔ)器映射中的字節(jié)邊界功能的圖。 圖15是用于說(shuō)明圖14所示的專用存儲(chǔ)器映射的圖。 圖16是示出矩形訪問(wèn)中的字節(jié)邊界功能的定時(shí)圖。 圖17是用于實(shí)現(xiàn)字節(jié)邊界功能的圖像處理系統(tǒng)的配置圖。 圖18是示出字節(jié)邊界功能的圖。
圖19是實(shí)現(xiàn)簡(jiǎn)化字節(jié)邊界功能的圖像處理系統(tǒng)的配置圖。 圖20是用于說(shuō)明實(shí)現(xiàn)圖19所示的簡(jiǎn)化字節(jié)邊界功能的圖像處理系統(tǒng) 的圖。
圖21是示出具有字節(jié)邊界功能的存儲(chǔ)器的示意性配置的圖。 圖22是示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第一示例的圖。 圖23是用于說(shuō)明圖22所示的操作的圖。 圖24是示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第二示例的圖。 圖25是用于說(shuō)明圖24所示的操作的圖。
圖26是示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第二示例的修改示例
(1) 的操作的圖。
圖27是示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第二示例的修改示例
(2) 的操作的圖。
圖28是示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第二示例的修改示例
(3) 的操作的圖。
圖29是示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第三示例的圖。 圖30是用于說(shuō)明圖29所示的操作的圖。
圖31是示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的輸入/輸出端子的聯(lián)系 手段的圖。
圖32是示出圖31所示的操作的圖。
圖33是示出用于控制具有字節(jié)邊界功能的圖像存儲(chǔ)器的輸入/輸出端 子的聯(lián)系手段的圖。
圖34是示出圖33所示的操作的圖。
圖35是具有字節(jié)邊界功能并能夠?qū)ε判蜃鞒鲰憫?yīng)的圖像存儲(chǔ)器的配 置圖(1)。
圖36是具有字節(jié)邊界功能并能夠?qū)ε判蜃鞒鲰憫?yīng)的圖像存儲(chǔ)器的配 置圖(2)。
圖37是具有字節(jié)邊界功能并能夠?qū)ε判蜃鞒鲰憫?yīng)的圖像存儲(chǔ)器的配 置圖(3)。
圖38是圖37所示的DDR存儲(chǔ)器的上行(UP)模式的操作定時(shí)圖。 圖39是圖37所示的DDR存儲(chǔ)器的下行(DOWN)模式的操作定時(shí)圖。
圖40是用于說(shuō)明指定字節(jié)邊界功能的邊界的方法的圖。 圖41是用于示出起始字節(jié)SB和偏移值SV的轉(zhuǎn)換電路的圖。 圖42是用于說(shuō)明利用字節(jié)邊界功能的自動(dòng)矩形訪問(wèn)的圖。 圖43是自動(dòng)矩形訪問(wèn)的定時(shí)圖。
圖44是自動(dòng)矩形訪問(wèn)中所需的內(nèi)部列地址計(jì)算器的配置圖。
圖45是示出當(dāng)由字節(jié)邊界功能所進(jìn)行的訪問(wèn)到達(dá)頁(yè)區(qū)域的末尾吋執(zhí) 行的存儲(chǔ)器操作的示例的圖。
圖46是示出當(dāng)由字節(jié)邊界功能所進(jìn)行的訪問(wèn)到達(dá)頁(yè)區(qū)域的末尾時(shí)執(zhí) 行的存儲(chǔ)器操作的另 一示例的圖。
圖47是示出當(dāng)由字節(jié)邊界功能所進(jìn)行的訪問(wèn)到達(dá)頁(yè)區(qū)域的末尾時(shí)執(zhí) 行的存儲(chǔ)器操作的另一示例的圖。
圖48是用于說(shuō)明字節(jié)邊界功能的其他應(yīng)用的圖。
圖49是用于說(shuō)明字節(jié)邊界功能的其他應(yīng)用的圖。
圖50是用于說(shuō)明字節(jié)邊界功能的其他應(yīng)用的圖。
圖51是圖像處理系統(tǒng)的配置圖。
圖52是示出存儲(chǔ)器控制部分(存儲(chǔ)器控制器)的輸入和輸出信號(hào)的圖。
圖53是用于說(shuō)明作為幀圖像內(nèi)的讀取目標(biāo)的參考圖像區(qū)域的圖。 圖54是存儲(chǔ)器控制器的詳細(xì)配置圖。
圖55是用于說(shuō)明由參考圖像讀取控制器514中的互預(yù)測(cè)部分513執(zhí)行 的計(jì)算的圖。
圖56是示出由參考圖像讀取控制器514中的互預(yù)測(cè)部分513執(zhí)行的計(jì)
算的示例的圖。
圖57是示出存儲(chǔ)器映射的示例的圖。
圖58是示出存儲(chǔ)器映射12中的頁(yè)區(qū)域14的配置的圖。
圖59是示出參考圖像區(qū)域在存儲(chǔ)器映射圖上的布置的圖，該參考圖
像區(qū)域在圖56中示出。
圖60是示出參考圖像區(qū)域在存儲(chǔ)器映射圖上的另一布置的圖。 圖61是針對(duì)沒有字節(jié)邊界功能的存儲(chǔ)器的存儲(chǔ)器控制器的定時(shí)圖。 圖62是針對(duì)具有字節(jié)邊界功能的存儲(chǔ)器的存儲(chǔ)器控制器的定時(shí)圖。
圖63是針對(duì)沒有字節(jié)邊界功能和多存儲(chǔ)體訪問(wèn)功能的存儲(chǔ)器的存儲(chǔ) 器控制器的定時(shí)圖。
圖64是針對(duì)具有多存儲(chǔ)體訪問(wèn)功能和字節(jié)邊界功能的存儲(chǔ)器的存儲(chǔ) 器控制器的定時(shí)圖。
圖65是存儲(chǔ)器控制器的控制操作的流程圖。
圖66是存儲(chǔ)器控制器的控制操作的流程圖。
圖67是用于說(shuō)明根據(jù)本實(shí)施例的多存儲(chǔ)體訪問(wèn)的示意性說(shuō)明圖。
圖68是用于說(shuō)明根據(jù)本實(shí)施例的多存儲(chǔ)體訪問(wèn)的圖。
圖69是示出多存儲(chǔ)體信息SA'是存儲(chǔ)體數(shù)信息(=4)的情況的定時(shí)圖。
圖70是示出多存儲(chǔ)體信息SA'是矩形區(qū)域的大小信息(\￥ = 8字節(jié)， H-8行)的情況的定時(shí)圖。
圖71是具有多存儲(chǔ)體訪問(wèn)功能的存儲(chǔ)器設(shè)備的配置圖。 圖72是示出多存儲(chǔ)體激活控制器88的第一示例的圖。 圖73是示出多存儲(chǔ)體激活控制器88的第一示例的圖。 圖74是示出多存儲(chǔ)體激活控制器88的第二示例的圖。 圖75是示出多存儲(chǔ)體激活控制器88的第二示例的圖。 圖76是示出多存儲(chǔ)體激活控制器88的第三示例的圖。 圖77是示出多存儲(chǔ)體激活控制器88的第三示例的圖。 圖78是示出存儲(chǔ)體激活定時(shí)的示例1的圖。 圖79是示出存儲(chǔ)體激活定時(shí)的示例2的圖。
圖80是用于說(shuō)明由激活存儲(chǔ)體控制電路88C執(zhí)行的存儲(chǔ)體激活定時(shí) 控制的邏輯的圖。
圖81是示出存儲(chǔ)體激活定時(shí)的示例3的圖。
圖82是用于說(shuō)明根據(jù)本實(shí)施例的多存儲(chǔ)體訪問(wèn)中行地址的生成的圖。
圖83是示出根據(jù)本實(shí)施例的行地址計(jì)算器的示例1的圖。 圖84是示出根據(jù)本實(shí)施例的行地址計(jì)算器的示例2的圖。 圖85是示出存儲(chǔ)器映射的兩個(gè)示例的圖。
圖86是示出用于上述兩種類型的存儲(chǔ)器映射的存儲(chǔ)體地址切換電路 861的圖。
圖87是示出圖示生成多存儲(chǔ)體訪問(wèn)和字節(jié)邊界的情況的定時(shí)圖的圖。
圖88是具有多存儲(chǔ)體訪問(wèn)功能和字節(jié)邊界功能的存儲(chǔ)器設(shè)備的配置圖。
圖89是示出存儲(chǔ)器映射的示例的圖。
圖90是根據(jù)本實(shí)施例的存儲(chǔ)器控制器的配置圖。
圖91是示出訪問(wèn)源塊和接口之間的信號(hào)的圖。
圖92是用于說(shuō)明關(guān)于訪問(wèn)目標(biāo)區(qū)域的數(shù)據(jù)的圖。
圖93是訪問(wèn)源塊和接口之間的信號(hào)的定時(shí)圖。
圖94是示出存儲(chǔ)器控制器的示意性操作的圖。
圖95是序列器(sequencer) SEQ的配置圖。
圖96是用于說(shuō)明用于生成中間參數(shù)的計(jì)算方程的圖。
圖97是命令/地址生成部分的操作流程圖。
圖98是存儲(chǔ)器控制器和存儲(chǔ)器設(shè)備之間的定時(shí)圖。
賊雄弒
現(xiàn)在參考附圖描述本發(fā)明的實(shí)施例。但是，本發(fā)明的技術(shù)領(lǐng)域并不局 限于這些實(shí)施例，因而覆蓋了專利權(quán)利要求及其等同物中描述的主題。 [圖像存儲(chǔ)器的存儲(chǔ)器映射和映射存儲(chǔ)器中涉及的問(wèn)題〗 圖1示出根據(jù)本實(shí)施例的圖像存儲(chǔ)器的存儲(chǔ)器映射。在圖1中，具有 顯示設(shè)備10的圖像處理系統(tǒng)中的顯示圖像數(shù)據(jù)被存儲(chǔ)在圖像存儲(chǔ)器15 中。顯示圖像數(shù)據(jù)由關(guān)于每個(gè)像素的亮度信號(hào)Y和色差信號(hào)Ca和Cb以及 每個(gè)像素的RGB灰度級(jí)信號(hào)的數(shù)據(jù)構(gòu)成，其中每個(gè)信號(hào)例如由8比特(1 字節(jié))數(shù)據(jù)構(gòu)成。
同時(shí)，圖像存儲(chǔ)器15 —般由諸如SDRAM這樣的高容量高速度半導(dǎo) 體存儲(chǔ)器設(shè)備構(gòu)成，在這種半導(dǎo)體存儲(chǔ)器設(shè)備中，集成電路形成在半導(dǎo)體 襯底上。這種圖像存儲(chǔ)器由多個(gè)存儲(chǔ)體BankO至3 (圖l所示的四個(gè)存儲(chǔ)
體)構(gòu)成，其中每個(gè)Bank 0-3具有多個(gè)塊BLK-O,并且每個(gè)塊具有多條字 線WL、位線BL以及位于字線和位線的交點(diǎn)處的存儲(chǔ)器單元MC。每個(gè)存 儲(chǔ)器單元由柵極連接到字線的MOS晶體管(未示出)和連接到晶體管的 電容器構(gòu)成。在圖1所示的示例中，四個(gè)存儲(chǔ)體分別與存儲(chǔ)體地址BA0 至3相關(guān)聯(lián)，字線與行地址RA0至7相關(guān)聯(lián)，位線與列地址CAO至127 相關(guān)聯(lián)。存儲(chǔ)體內(nèi)的字線由存儲(chǔ)體地址BA和行地址RA的組合選擇，字 線由列地址CA選擇。4個(gè)字節(jié)的數(shù)據(jù)項(xiàng)BY 0至3由存儲(chǔ)體地址BA、行 地址RA和列地址CA訪問(wèn)。由于1字節(jié)由8個(gè)比特構(gòu)成，因此4個(gè)字節(jié) 的數(shù)據(jù)項(xiàng)，即4x8=32比特?cái)?shù)據(jù)在一次訪問(wèn)中與存儲(chǔ)器的輸入/輸出端子相 關(guān)聯(lián)，然后執(zhí)行讀或?qū)憽?一般來(lái)說(shuō)，上述1字節(jié)數(shù)據(jù)(8比特?cái)?shù)據(jù))對(duì)應(yīng) 于一個(gè)像素的信號(hào)。通過(guò)在一次訪問(wèn)中輸入順出4字節(jié)數(shù)據(jù)項(xiàng)，指示針對(duì) 圖像數(shù)據(jù)每單位時(shí)間可訪問(wèn)的像素?cái)?shù)的帶寬可得以增大。
根據(jù)用于顯示圖像數(shù)據(jù)的存儲(chǔ)器映射12，其中每一個(gè)由存儲(chǔ)體地址 BA和行地址RA指定的頁(yè)區(qū)域14按行和列放置。如放大區(qū)域14E中所 示， 一個(gè)頁(yè)區(qū)域14具有由列地址CAO至127指定的128個(gè)存儲(chǔ)器單位區(qū) 域，每個(gè)存儲(chǔ)器單位區(qū)域存儲(chǔ)了4個(gè)字節(jié)的數(shù)據(jù)項(xiàng)BY0至3。 4個(gè)字節(jié)的 數(shù)據(jù)項(xiàng)BY 0至3經(jīng)由存儲(chǔ)器的總共32個(gè)輸入/輸出端子，即經(jīng)由輸入/輸 出端子DQ 0至7、 DQ 8至15、 DQ 16至23和DQ 24至31被輸入/輸出。 每個(gè)字節(jié)的8比特?cái)?shù)據(jù)對(duì)應(yīng)于一個(gè)像素的信號(hào)數(shù)據(jù)。
存儲(chǔ)器映射圖12適合于以高速操作諸如SDRAM這樣的由多個(gè)存儲(chǔ) 體構(gòu)成的圖像存儲(chǔ)器15。響應(yīng)于與存儲(chǔ)體地址BA和行地址RA—起提供 的激活命令，SDRAM執(zhí)行以下激活操作驅(qū)動(dòng)所選存儲(chǔ)體內(nèi)所選字線， 將存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)讀到位線中，激活與位線相關(guān)聯(lián)的讀出放大 器以放大位線電勢(shì)，然后響應(yīng)于與列地址CA —起提供的讀命令，執(zhí)行用 于從所選位線讀取數(shù)據(jù)的讀操作?；蛘?，在執(zhí)行激活操作之后，SDRAM 響應(yīng)于與列地址CA和寫數(shù)據(jù)一起提供的寫命令，執(zhí)行將寫數(shù)據(jù)寫入所選 位線中的寫操作。利用預(yù)充電命令的預(yù)充電操作在讀操作或?qū)懖僮髦蟊?執(zhí)行，然后激活操作和讀或?qū)懖僮鞅辉俅螆?zhí)行。這樣，在SDRAM中，每 個(gè)存儲(chǔ)體可獨(dú)立地執(zhí)行激活操作、讀操作和寫操作。根據(jù)圖1所示的存儲(chǔ)器映射圖12，不同的存儲(chǔ)體地址BA 0至3被指 派給彼此垂直和水平相鄰的頁(yè)區(qū)域14。具體而言，存儲(chǔ)體地址BA 0和1 被交替布置在存儲(chǔ)器映射圖12中的奇數(shù)行中，而存儲(chǔ)體地址BA 2和3被 交替布置在偶數(shù)行中。此外，行地址RA 0至7在存儲(chǔ)器映射圖12的光柵 方向(行方向)上被反復(fù)遞增2，并且存儲(chǔ)器映射圖12中的每一行在每四 個(gè)行地址RA0至3和RA4至7后巻繞。
此相鄰的情況下分配"像上的頁(yè);域的存儲(chǔ)器映射，;以4;」用兩i存儲(chǔ) 體同時(shí)執(zhí)行激活操作和讀/寫操作的同時(shí)對(duì)圖像存儲(chǔ)器進(jìn)行水平訪問(wèn)，從而 訪問(wèn)效率可得以提高，其中水平訪問(wèn)是對(duì)圖像存儲(chǔ)器進(jìn)行的代表性訪問(wèn)， 即其中頁(yè)區(qū)域14在行方向上移動(dòng)并且一個(gè)頁(yè)區(qū)域被選擇的訪問(wèn)。這同樣 適用于圖像存儲(chǔ)器在垂直方向上被訪問(wèn)的情況。
圖2示出圖像存儲(chǔ)器中的兩種訪問(wèn)。圖2 (A)所示的水平訪問(wèn)是通 常發(fā)生在輸入/輸出視頻幀圖像時(shí)的訪問(wèn)，并且對(duì)應(yīng)于用于從左上到右下在 水平方向20上訪問(wèn)圖像的光柵掃描。另一方面，圖2 (B)所示的矩形訪 問(wèn)是通常發(fā)生在壓縮或擴(kuò)展MPEG圖像等等時(shí)的訪問(wèn)，并且對(duì)應(yīng)于用于在 具有任意縱橫比的矩形22內(nèi)在箭頭24的方向上從左上到右下訪問(wèn)圖像的 操作。矩形區(qū)域22對(duì)應(yīng)于作為用于提取MPEG圖像的運(yùn)動(dòng)向量的目標(biāo)的 塊等等。
一般來(lái)說(shuō)，在使用圖像存儲(chǔ)器的圖像系統(tǒng)中，傳送作為幀存儲(chǔ)器的圖 像存儲(chǔ)器的傳送速率被設(shè)置為快于圖像顯示操作的速度，以便在通過(guò)水平 訪問(wèn)圖像存儲(chǔ)器而讀取的圖像數(shù)據(jù)被顯示在屏幕上的同時(shí)，新的幀數(shù)據(jù)被 利用矩形訪問(wèn)創(chuàng)建，并且該幀數(shù)據(jù)被連續(xù)創(chuàng)建和輸出。因此，水平訪問(wèn)和 矩形訪問(wèn)在實(shí)際圖像系統(tǒng)中都被進(jìn)行。
在水平訪問(wèn)中，掃描是在水平方向20上執(zhí)行的，因而存儲(chǔ)器訪問(wèn)可 在同時(shí)激活相鄰存儲(chǔ)體的同時(shí)高效地進(jìn)行。另一方面，在矩形訪問(wèn)中，不 會(huì)使得要訪問(wèn)的矩形區(qū)域22的位置超出單個(gè)存儲(chǔ)體和存儲(chǔ)體內(nèi)的頁(yè)區(qū) 域，從而可通過(guò)執(zhí)行用于指定存儲(chǔ)體地址BA和行地址RA的單次激活操 作來(lái)訪問(wèn)矩形區(qū)域22內(nèi)的數(shù)據(jù)，因而可執(zhí)行髙效的存儲(chǔ)器訪問(wèn)，就像水
平訪問(wèn)那樣。
圖3示出水平訪問(wèn)的問(wèn)題。圖3示出了在上述存儲(chǔ)器映射圖12中在水 平方向20上進(jìn)行的水平訪問(wèn)的定時(shí)圖30。在此定時(shí)圖中，在水平訪問(wèn) (圖中的20)存儲(chǔ)器映射圖12的第四行中的頁(yè)區(qū)域時(shí)(BA0/RA4、 BA 1/RA4、 BA0/RA5、 BA 1/RA 5)，自動(dòng)刷新命令A(yù)REF被生成。定時(shí)圖 30示出了命令CMD、時(shí)鐘CLK、存儲(chǔ)體地址BA、行地址RA、列地址 CA和輸入/lT出端子DQ。
作為前提，突發(fā)長(zhǎng)度BL被設(shè)置為4。當(dāng)對(duì)具有BA 0/RA 4的頁(yè)區(qū)域 執(zhí)行激活操作并且利用讀命令RD 33發(fā)布指令以讀取具有BA 0/CA 0的頁(yè) 區(qū)域時(shí)，四個(gè)32比特?cái)?shù)據(jù)項(xiàng)在預(yù)定的等待時(shí)間(在圖中是四個(gè)時(shí)鐘)之 后在四個(gè)時(shí)鐘周期中相繼從輸入/輸出端子DQ輸出。具體而言，頁(yè)區(qū)域 BA 0/RA4內(nèi)相應(yīng)列地址CA 0至3中的四個(gè)32比特?cái)?shù)據(jù)項(xiàng)中的每--個(gè)被 相繼輸出四次。此突發(fā)操作作為標(biāo)準(zhǔn)是SDRAM所必需的。上述操作暗示 圖1中放大的頁(yè)區(qū)域14E內(nèi)的列地址CA 0至3中的每一個(gè)的每個(gè)4字節(jié) (32比特)數(shù)據(jù)項(xiàng)被相繼輸出四次。
接下來(lái)，頁(yè)區(qū)域BA 1/RA 4的4個(gè)字節(jié)的數(shù)據(jù)項(xiàng)利用激活命令A(yù)CT 34和讀命令RD35被輸出。類似地，頁(yè)區(qū)域BA0/RA5的4個(gè)字節(jié)的數(shù)據(jù) 項(xiàng)利用激活命令A(yù)CT 36和讀命令RD 37被輸出，并且頁(yè)區(qū)域BA 1/RA 5 的4個(gè)字節(jié)的數(shù)據(jù)項(xiàng)利用激活命令A(yù)CT 38和讀命令RD 39被輸出。
此時(shí)，當(dāng)用于指定行地址RA的自動(dòng)刷新命令A(yù)REF40被生成時(shí)，配
至3執(zhí)行刷新操作。具體而言，相:的四個(gè)存儲(chǔ)體內(nèi)的相應(yīng)的行地址RA6 的字線被同時(shí)驅(qū)動(dòng)，相應(yīng)的讀出放大器被激活，重寫被執(zhí)行，然后預(yù)充電 操作被執(zhí)行。該刷新操作是對(duì)圖3所示的存儲(chǔ)器映射圖12內(nèi)的四個(gè)頁(yè)區(qū) 域31執(zhí)行的。因此，在刷新操作時(shí)段tREF期間，水平訪問(wèn)(箭頭20)暫 時(shí)停止。在刷新操作時(shí)段tREF之后，下一頁(yè)區(qū)域BA0/RA6被利用激活命 令A(yù)CT41和讀命令RD (未示出)再次訪問(wèn)，從而水平訪問(wèn)被重新啟動(dòng)。
由于刷新操作是利用刷新命令A(yù)REF對(duì)四個(gè)存儲(chǔ)體同時(shí)執(zhí)行的，因此 當(dāng)在進(jìn)行水平訪問(wèn)的同時(shí)生成刷新命令時(shí)，水平訪問(wèn)被暫時(shí)停止，因而有
效帶寬變窄。這是水平訪問(wèn)中發(fā)生的問(wèn)題。
圖4示出矩形訪問(wèn)的第一問(wèn)題。圖4 (A)示出水平訪問(wèn)的示例，圖4 (B)示出矩形訪問(wèn)的示例。兩個(gè)示例都是超過(guò)由列地址CA選擇的存儲(chǔ) 器單位區(qū)域(4字節(jié)區(qū)域)45的邊界的訪問(wèn)。如上所述，根據(jù)公知的存儲(chǔ) 器映射圖，由存儲(chǔ)體地址BA和行地址RA指定的頁(yè)區(qū)域14被分割成由列 地址CA 0至27選擇的多個(gè)存儲(chǔ)器單位區(qū)域45，并且四個(gè)字節(jié)的數(shù)據(jù)項(xiàng) BY 0至3被單個(gè)列地址CA同時(shí)訪問(wèn)。每個(gè)字節(jié)的8比特?cái)?shù)據(jù)對(duì)應(yīng)于一個(gè) 像素的信號(hào)。
因此，雖然水平訪問(wèn)是相對(duì)較經(jīng)濟(jì)地進(jìn)行的，但在矩形訪問(wèn)中卻會(huì)發(fā) 生不必要的數(shù)據(jù)輸入/輸出，因而有效帶寬減小。
在圖4 (A)所示的水平訪問(wèn)中，當(dāng)訪問(wèn)區(qū)域22A時(shí)，在用于指定頁(yè) 區(qū)域BA 0/RA0的激活命令A(yù)CT之后，對(duì)于列地址CA 0至3發(fā)布四個(gè)讀 命令RD，并且列地址CA 0至3中的每一個(gè)的4字節(jié)的數(shù)據(jù)項(xiàng)BY 0至3 被相繼輸入/輸出。在這種情況下，區(qū)域22A包含從列地址CA 0的字節(jié) BY2和3到列地址CA3的字節(jié)BY0和1的片段。因此，在與列地址CA 0相對(duì)應(yīng)的4字節(jié)數(shù)據(jù)的輸A/輸出DQ中，字節(jié)BY 0和1的數(shù)據(jù)項(xiàng)是不需 要的，而在與列地址CA 3相對(duì)應(yīng)的4字節(jié)數(shù)據(jù)的輸入/輸出DQ中，字節(jié) BY 2和3的數(shù)據(jù)項(xiàng)也是不需要的。因此，有效輸出數(shù)據(jù)的量是12字節(jié)/16 字節(jié)。
另一方面，在圖4 (B)所示的矩形訪問(wèn)中，當(dāng)訪問(wèn)矩形區(qū)域22B 時(shí)，在用于指定頁(yè)區(qū)域BAO/RAO的激活命令A(yù)CT之后，對(duì)于列地址CA 0、 1、 4、 5、 8和9發(fā)布六個(gè)讀命令RD，并且列地址CAO、 1、 4、 5、 8 和9中的每一個(gè)的4字節(jié)的數(shù)據(jù)項(xiàng)BY0至3被相繼輸入偷出。但是，矩 形區(qū)域22B不匹配由列地址選擇的存儲(chǔ)器單位區(qū)域(4字節(jié)區(qū)域)45的邊 界并且超過(guò)了 4字節(jié)區(qū)域的邊界，因而4字節(jié)的數(shù)據(jù)項(xiàng)BY 0至3中的每 一個(gè)中有一半是不必要的數(shù)據(jù)。具體而言，有效輸出數(shù)據(jù)量是12字節(jié)/24 字節(jié)。圖4 (B)示出了最壞情況。
如上所述，即使要被訪問(wèn)的數(shù)據(jù)具有相同數(shù)目的字節(jié)，在矩形訪問(wèn) 中，需要通過(guò)發(fā)送讀命令RD六次來(lái)輸入/lr出24字節(jié)的數(shù)據(jù)，而在水平
訪問(wèn)中，通過(guò)發(fā)送讀命令RD四次就可輸入/lT出16字節(jié)的數(shù)據(jù)。因此， 在超過(guò)由單個(gè)列地址選擇的4字節(jié)區(qū)域(存儲(chǔ)器單位區(qū)域)45的邊界的矩 形訪問(wèn)中，有效帶寬減小了。這是矩形訪問(wèn)的第一問(wèn)題。
圖5示出矩形訪問(wèn)的第二問(wèn)題。矩形訪問(wèn)是對(duì)任意矩形區(qū)域進(jìn)行的訪 問(wèn)，有時(shí)超過(guò)相鄰頁(yè)區(qū)域14的邊界14BOU。圖5示出矩形區(qū)域22 (A) 是同一頁(yè)區(qū)域BA1/RA6內(nèi)的16字節(jié)區(qū)域的情況，以及矩形區(qū)域22 (B) 是覆蓋四個(gè)相鄰頁(yè)區(qū)域BA 3/RA 2、 BA 2/RA 3、 BA 1/RA6和BA 0/RA 7 的16字節(jié)區(qū)域的情況。
在矩形區(qū)域22 (A)的情況下，可通過(guò)對(duì)頁(yè)區(qū)域BA 1/RA6發(fā)布激活 命令A(yù)CT (圖中的50) —次并對(duì)列地址CA 6、 7、 10和11發(fā)布讀命令 RD (圖中的52)四次來(lái)輸入/lr出16字節(jié)的數(shù)據(jù)，如定時(shí)圖中所示。
另一方面，在矩形區(qū)域22 (B)的情況下，只有對(duì)頁(yè)區(qū)域BA 3/RA 2、 BA2/RA3、 BA 1/RA6和BA0/RA7發(fā)布激活命令A(yù)CT (圖中的54) 四次并對(duì)列地址CA 127 (BA 3) 、 CA 124 (BA 2) 、 CA 3 (BA 1)和 CA 0 (BA 0)發(fā)布讀命令RD (圖中的56)四次，才能輸入順出14字節(jié) 的數(shù)據(jù)，如定時(shí)圖中所示。具體而言，在矩形區(qū)域22包括相鄰頁(yè)區(qū)域的 情況下，激活操作被發(fā)布若干次以對(duì)不同存儲(chǔ)體執(zhí)行激活操作，并且讀命 令RD或?qū)懨頦R必須針對(duì)相應(yīng)存儲(chǔ)體內(nèi)的列地址發(fā)布。因此，每單位
時(shí)間能夠訪問(wèn)的數(shù)據(jù)量減少了，并且有效帶寬變窄了。
在圖5所示的矩形區(qū)域22 (B)在由列地址選擇的存儲(chǔ)器單位區(qū)域(4 字節(jié)區(qū)域)的中間被分割的情況下，圖4中所示的第一問(wèn)題同時(shí)發(fā)生，因 而需要多個(gè)激活命令(第二問(wèn)題)，并且在與讀命令相對(duì)應(yīng)的輸入/輸出數(shù) 據(jù)DQ中包含有不必要的數(shù)據(jù)(第一問(wèn)題)，導(dǎo)致有效帶寬的減小。
如上所述，當(dāng)在圖像存儲(chǔ)器中采用利用SDRAM的結(jié)構(gòu)特性的存儲(chǔ)器 映射的情況下，存在以下問(wèn)題第一問(wèn)題，即由于在執(zhí)行水平訪問(wèn)時(shí)發(fā)生 刷新命令而引起水平訪問(wèn)被停止；第二問(wèn)題，即當(dāng)矩形訪問(wèn)區(qū)域超過(guò)由列 地址選擇的存儲(chǔ)器單位區(qū)域(4字節(jié)數(shù)據(jù))的邊界時(shí)生成不必要的輸入/輸 出數(shù)據(jù)；以及第三問(wèn)題，即當(dāng)矩形訪問(wèn)區(qū)域超過(guò)由存儲(chǔ)體地址指定的頁(yè)區(qū) 域的邊界時(shí)需要發(fā)布多個(gè)存儲(chǔ)體激活命令。
以下將簡(jiǎn)要描述用于解決這些問(wèn)題的配置和操作。
本實(shí)施例是為了解決由刷新操作導(dǎo)致的訪問(wèn)中止，由矩形訪問(wèn)導(dǎo)致的 訪問(wèn)效率降低以及其他問(wèn)題，其中，首先，在水平訪問(wèn)時(shí)刷新操作可與訪 問(wèn)操作一起在后臺(tái)執(zhí)行，其次，在矩形訪問(wèn)時(shí)實(shí)現(xiàn)了高效訪問(wèn)偏離或超過(guò)
由列地址選擇的存儲(chǔ)器單位(4字節(jié)區(qū)域)的區(qū)域的功能，第三，實(shí)現(xiàn)了 高效訪問(wèn)超過(guò)頁(yè)區(qū)域的邊界并包含多個(gè)頁(yè)區(qū)域的矩形區(qū)域的功能。
圖6示出本實(shí)施例中執(zhí)行的整體操作。如上所述，在利用圖像存儲(chǔ)器 的圖像系統(tǒng)中，水平訪問(wèn)和矩形訪問(wèn)都被生成。圖6所示的示例是這樣一 個(gè)示例，在該示例中，對(duì)存儲(chǔ)器映射圖12的第一行中具有存儲(chǔ)體地址BA 0和BA 1的頁(yè)區(qū)域的水平訪問(wèn)20-1、對(duì)第二行中的頁(yè)區(qū)域BA 2/RA 2的矩 形訪問(wèn)22和對(duì)第二行中具有存儲(chǔ)體地址BA 2和BA 3的頁(yè)區(qū)域的水平訪 問(wèn)20-2被順序生成。在矩形訪問(wèn)22中，訪問(wèn)是對(duì)一頁(yè)區(qū)域BA 2/RA 2內(nèi) 超過(guò)存儲(chǔ)器單位區(qū)域(4字節(jié)區(qū)域)45的矩形區(qū)域進(jìn)行的。
在這種情況下，在矩形訪問(wèn)中，訪問(wèn)是在存儲(chǔ)器的任意存儲(chǔ)體屮生成 的，而在水平訪問(wèn)中，訪問(wèn)僅在某個(gè)時(shí)間段內(nèi)在預(yù)定存儲(chǔ)體中生成。例 如，在存儲(chǔ)器映射圖12的第一行中的水平訪問(wèn)中，僅在存儲(chǔ)體BAO和1 中生成訪問(wèn)，而在第二行中的存儲(chǔ)體BA 2和3中則沒有生成訪問(wèn)。另一 方面，在第二行中的水平訪問(wèn)中，僅在存儲(chǔ)體BA2和3中生成訪問(wèn)，而 在第一行中的存儲(chǔ)體BAO和1中則沒有生成訪問(wèn)。
因此，在水平訪問(wèn)20-l中，用于指定在未來(lái)一段時(shí)間中其中不生成訪 問(wèn)的存儲(chǔ)體的后臺(tái)刷新命令BREN在存儲(chǔ)器訪問(wèn)進(jìn)行之前被發(fā)布，并且其 中不生成訪問(wèn)的存儲(chǔ)體的信息SA-2/3被通知給存儲(chǔ)器。具體而言，在由 后臺(tái)刷新命令BREN指定的存儲(chǔ)體SA中允許后續(xù)的自動(dòng)刷新操作。因 此，對(duì)于被應(yīng)用刷新操作的存儲(chǔ)體SA-2,3，不允許正常訪問(wèn)。
在圖6所示的水平訪問(wèn)20-1中，用于允許執(zhí)行后續(xù)刷新操作的刷新存 儲(chǔ)體信息SA (圖中的61)與后臺(tái)刷新命令BREN (圖中的60) —起發(fā) 布，隨后利用激活命令A(yù)CT對(duì)頁(yè)區(qū)域BA O/RA 0執(zhí)行激活操作，然后列 地址CA 0的4字節(jié)的數(shù)據(jù)項(xiàng)BY 0至3通過(guò)讀命令RD (BA 0， CAO)被
輸出到輸入/輸出端子DQ。類似地，利用激活命令A(yù)CT對(duì)頁(yè)區(qū)域BA 1/RA 0執(zhí)行激活操作，然后列地址CA 0的4字節(jié)的數(shù)據(jù)項(xiàng)BY 0至3通過(guò) 讀命令RD (BA 1， CA0)被輸出到輸入/lT出端子DQ。但是，圖6省略 了對(duì)與BL = 4相對(duì)應(yīng)的四個(gè)4字節(jié)數(shù)據(jù)項(xiàng)的輸出的圖示。
在該水平訪問(wèn)20-1的時(shí)段期間，當(dāng)由圖像存儲(chǔ)器內(nèi)的后臺(tái)刷新命令 BREN激活的自動(dòng)刷新請(qǐng)求(未示出)被發(fā)布時(shí)，刷新操作在存儲(chǔ)體BA2 和3上開始。但是，在水平訪問(wèn)中，訪問(wèn)僅在存儲(chǔ)體BA 0和1中生成， 并且不同的存儲(chǔ)體可在SDRAM中獨(dú)立地執(zhí)行激活操作，因而可以防止水 平訪問(wèn)被對(duì)存儲(chǔ)體BA2和3執(zhí)行的刷新操作所干擾和停止。
接下來(lái)，在圖6所示的矩形訪問(wèn)中，矩形區(qū)域22處于同一頁(yè)區(qū)域BA 2/RA中，并且包含2個(gè)字節(jié)BY 2和3 (即列地址CA 0的后一半)和2個(gè) 字節(jié)BY 0和1 (即列地址CA 1的前一半)。在這種情況下，根據(jù) SDRAM的一般讀命令，讀命令RD需要對(duì)列地址CA 0和1發(fā)布兩次。
但是，在本實(shí)施例中，讀命令RD (圖中的62)被發(fā)布給列地址CAO (圖中的63)，并且關(guān)于訪問(wèn)的字節(jié)組合信息SB (圖中的64)被提供， 從而與字節(jié)組合信息SB相對(duì)應(yīng)的4個(gè)字節(jié)可自動(dòng)地被與輸入/輸出端子 DQ關(guān)聯(lián)起來(lái)。在上述示例中，意味著2個(gè)字節(jié)后的字節(jié)的字節(jié)偏移信息 SB-2被指定為字節(jié)組合信息SB，從而，在列地址CA0的4個(gè)字節(jié)的數(shù) 據(jù)項(xiàng)中，2個(gè)字節(jié)之后的字節(jié)BY 2和3的數(shù)據(jù)項(xiàng)被自動(dòng)與相鄰的列地址 CA1的4個(gè)字節(jié)的數(shù)據(jù)項(xiàng)中的前兩個(gè)字節(jié)BY0和1的數(shù)據(jù)項(xiàng)一起輸出。
在圖6所示的矩形訪問(wèn)中，在針對(duì)頁(yè)區(qū)域BA 2/RA 2的激活命令A(yù)CT 被發(fā)布之后，用于指定BA2/CA0 (圖中的63)的讀命令RD62與字節(jié)組 合信息SB = 2 (圖中的64)—起被發(fā)布。該字節(jié)組合信息SB = 2指示4 個(gè)字節(jié)的數(shù)據(jù)項(xiàng)的組合，其中包括4字節(jié)區(qū)域內(nèi)的前2個(gè)字節(jié)之后的字節(jié) BY 2。換言之，該字節(jié)組合信息SB = 2指示4字節(jié)區(qū)域的第一字節(jié)位置 (起始字節(jié))是BY2。響應(yīng)于此，圖像存儲(chǔ)器將列地址CA 0的4個(gè)字節(jié) 的數(shù)據(jù)項(xiàng)的前2個(gè)字節(jié)之后(或從起始字節(jié)BY 2起)的字節(jié)BY 2和3的 數(shù)據(jù)項(xiàng)以及列地址CA 1的字節(jié)BY 0和1的數(shù)據(jù)項(xiàng)與4字節(jié)的輸入/輸出端 子DQ關(guān)聯(lián)起來(lái)，以便向其輸出。存儲(chǔ)器控制器不需要向列地址CAO和1發(fā)布讀命令RD兩次。此外，只有所需的數(shù)據(jù)被輸出到輸入順出端子DQ 的所有4個(gè)字節(jié)，因而不必要的數(shù)據(jù)不被輸出，訪問(wèn)效率提高了。
此外，當(dāng)指定BA 2/CA 4的讀命令RD與組合信息SB = 2 —起被發(fā)布 時(shí)，圖像存儲(chǔ)器輸出由列地址CA 4和5的2字節(jié)數(shù)據(jù)構(gòu)成的4字節(jié)數(shù) 據(jù)。當(dāng)指定BA2/CA8的讀命令RD與組合信息SB-2—起被發(fā)布時(shí)，圖 像存儲(chǔ)器輸出由列地址CA 8和9的2字節(jié)數(shù)據(jù)構(gòu)成的4字節(jié)數(shù)據(jù)。當(dāng)指 定BA 2/CA 12的讀命令RD與組合信息SB = 2 —起被發(fā)布時(shí)，圖像存儲(chǔ)
結(jié)果，即使矩形訪問(wèn)區(qū)域22包括八個(gè)歹:地址CA0、 1、 '4、 5、 8、 9、 12和13的存儲(chǔ)器單位區(qū)域(四字節(jié)區(qū)域)，也只需要向列地址CA 0、 4、 8和12發(fā)布讀命令RD四次，并且不必要的數(shù)據(jù)不被輸出到輸入/輸出 端子，因而訪問(wèn)效率可提高兩倍。
在矩形訪問(wèn)之后的水平訪問(wèn)20-2中，由于存儲(chǔ)器映射圖12的第二行 中的頁(yè)區(qū)域被訪問(wèn)，因而在一段時(shí)間內(nèi)在存儲(chǔ)體BAO和1中不生成正常 訪問(wèn)。因此，正如上述說(shuō)明中所述，SA= 1與后臺(tái)刷新命令BREN (圖中 的65) —起被指定，作為關(guān)于其中可執(zhí)行刷新操作的存儲(chǔ)體(圖中的 66)的存儲(chǔ)體信息SA，并且在存儲(chǔ)體BA 0和1中允許與對(duì)后續(xù)存儲(chǔ)體 BA2和3的正常訪問(wèn)并行地執(zhí)行自動(dòng)刷新操作。
如上所述，水平訪問(wèn)20-1和20-2允許自動(dòng)刷新操作在正常訪問(wèn)進(jìn)行 時(shí)在后臺(tái)進(jìn)行，但是矩形訪問(wèn)不允許后臺(tái)自動(dòng)刷新操作。結(jié)果，在水平訪 問(wèn)20-1中，正常訪問(wèn)操作可與存儲(chǔ)體BA 2和3中的刷新操作并行地在存 儲(chǔ)體BA 0和1中執(zhí)行，而在水平訪問(wèn)20-2中，正常訪問(wèn)操作可與存儲(chǔ)體 BA 0和1中的刷新操作并行地在存儲(chǔ)體BA 2和3中執(zhí)行。因此，可以防 止水平訪問(wèn)被刷新操作干擾，并且可以防止有效帶寬減小。
此外，在矩形訪問(wèn)中，禁止后臺(tái)刷新操作。因此，可以防止對(duì)任意區(qū) 域進(jìn)行的矩形訪問(wèn)被刷新操作停止。因此，可以完全防止有效帶寬減小。
另外，在矩形訪問(wèn)中，字節(jié)組合信息SB是與讀命令一起指定的，從 而通過(guò)將任意字節(jié)與作為起始區(qū)域的讀命令的列地址CA相組合而獲得的 組合字節(jié)數(shù)據(jù)可被輸出到4字節(jié)的輸入/輸出端子DQ.。字節(jié)組合信息SB
也可在激活命令之前與用于設(shè)置模式寄存器的命令一起被指定。
圖7示出本實(shí)施例的整體操作的另一示例。該示例是這樣一個(gè)示例， 在該示例中，對(duì)存儲(chǔ)器映射圖的第一行中的頁(yè)區(qū)域的水平訪問(wèn)20-1、矩形 訪問(wèn)22和對(duì)存儲(chǔ)器映射圖的第二行中的頁(yè)區(qū)域的水平訪問(wèn)20-2被順序執(zhí) 行。在矩形訪問(wèn)22中，矩形區(qū)域22超過(guò)了頁(yè)區(qū)域的邊界14BOU并且包 含四個(gè)頁(yè)區(qū)域BA3/RA2、 BA2/RA3、 BA 1/RA 6和BA 0/RA7。
與圖6—樣，在水平訪問(wèn)20-1和20-2中，刷新存儲(chǔ)體信息SA與后臺(tái) 刷新命令BREN—起被發(fā)布，從而在目標(biāo)存儲(chǔ)體中允許了后續(xù)的自動(dòng)刷新 操作，并且防止了水平訪問(wèn)被刷新操作所干擾。在對(duì)具有多個(gè)區(qū)域(即多 個(gè)存儲(chǔ)體)的矩形區(qū)域22的矩形訪問(wèn)中，多存儲(chǔ)體信息SA'與激活命令 ACT —起被發(fā)布，作為關(guān)于同時(shí)經(jīng)歷激活操作的存儲(chǔ)體的存儲(chǔ)體信息。響 應(yīng)于此，圖像存儲(chǔ)器同時(shí)對(duì)由多存儲(chǔ)體信息SA'指定的并且具有與激活命 令A(yù)CT —起發(fā)布的地址信息BA, RA的左上存儲(chǔ)體的多個(gè)存儲(chǔ)體的頁(yè)區(qū)域 執(zhí)行激活操作。結(jié)果，響應(yīng)于一個(gè)激活命令A(yù)CT，可同時(shí)對(duì)多個(gè)存儲(chǔ)體執(zhí) 行激活操作。然后，對(duì)于每個(gè)存儲(chǔ)體的讀命令RD與存儲(chǔ)體地址BA和列 地址CA —起被發(fā)布，從而由每個(gè)存儲(chǔ)體的列地址CA選擇的存儲(chǔ)器中-位 區(qū)域(4存儲(chǔ)體區(qū)域)的四存儲(chǔ)體數(shù)據(jù)項(xiàng)可被輸出到輸入/輸出端子DQ。
在圖7所示的矩形訪問(wèn)的示例中，用于指定左上片段中的頁(yè)區(qū)域的地 址信息項(xiàng)BA3和RA2 (圖中的71)與激活命令A(yù)CT (圖中的70) —起 被發(fā)布，并且同時(shí)多存儲(chǔ)體信息SA' = 0-3 (圖中的72)被發(fā)布。響應(yīng)于 此，圖像存儲(chǔ)器同時(shí)對(duì)四個(gè)存儲(chǔ)體BA 3、 BA 2、 BA 1和BA 0執(zhí)行激活 操作，這四個(gè)存儲(chǔ)體是由多存儲(chǔ)體信息SA'指定的，其中將左上頁(yè)區(qū)域的 存儲(chǔ)體BA 3置于前面；并且順序輸出由后續(xù)的四個(gè)讀命令RD指定的存 儲(chǔ)體BA/列CA的4個(gè)字節(jié)的數(shù)據(jù)項(xiàng)。這同樣適用于寫命令。在圖中，BA 3/CA127、 BA2/CA124、 BA 1/CA 3和BA 0/CA 0響應(yīng)于四個(gè)讀命令被提 供，并且這些存儲(chǔ)器區(qū)域的4個(gè)字節(jié)的數(shù)據(jù)項(xiàng)被輸出。
如果多存儲(chǔ)體信息SA'指示"橫向的兩個(gè)存儲(chǔ)體"，則與由激活命令
激活操作、。如果多存儲(chǔ)體信息s:指示"垂直方向的兩個(gè)存儲(chǔ)體＂，則位
于左上存儲(chǔ)體下方的存儲(chǔ)體也同時(shí)經(jīng)歷激活操作。類似地，如果多存儲(chǔ)體
信息SA'指示"橫向和垂直方向的四個(gè)存儲(chǔ)體"，則位于左上存儲(chǔ)體的右 側(cè)、下方和右下方的四個(gè)存儲(chǔ)體也同時(shí)經(jīng)歷激活操作。因此，為了自動(dòng)地 對(duì)多個(gè)存儲(chǔ)體執(zhí)行激活操作，優(yōu)選在寄存器等等中預(yù)先設(shè)置指示存儲(chǔ)器映 射圖的相應(yīng)行中的行地址RA如何布置或者具體而言指示行地址按什么單 位巻繞的信息(行地址步長(zhǎng)信息)。
在圖7所示的矩形訪問(wèn)方法中，當(dāng)除了激活命令A(yù)CT處的多存儲(chǔ)體 信息SA'外，圖6中描述的字節(jié)組合信息SB也與讀命令RD —起被發(fā)布 時(shí)，超過(guò)頁(yè)區(qū)域14的邊界14B0U并被列地址CA選擇的存儲(chǔ)器單位區(qū)域 (四存儲(chǔ)體區(qū)域)的部分字節(jié)組合可自動(dòng)地與輸入/輸出端子DQ相關(guān)聯(lián)。
圖8是根據(jù)本實(shí)施例的圖像處理系統(tǒng)的配置圖。圖像處理系統(tǒng)由與存 儲(chǔ)器控制器相對(duì)應(yīng)的圖像處理芯片80和用于存儲(chǔ)作為圖像處理的目標(biāo)的 圖像數(shù)據(jù)的圖像存儲(chǔ)器芯片86構(gòu)成。圖像處理芯片80和存儲(chǔ)器芯片86分 別是其中集成電路被形成在單個(gè)半導(dǎo)體襯底上的半導(dǎo)體芯片。
圖像處理芯片80具有用于執(zhí)行圖像處理的圖像處理控制器81，例 如對(duì)例如MPEG的圖像壓縮和擴(kuò)展作出響應(yīng)的編碼器或解碼器；以及存儲(chǔ) 器控制器82，用于響應(yīng)于從圖像處理控制器81發(fā)布的包括圖像區(qū)域規(guī)格 的存儲(chǔ)器訪問(wèn)請(qǐng)求控制對(duì)圖像存儲(chǔ)器芯片86的訪問(wèn)。存儲(chǔ)器控制器82具 有用于控制水平訪問(wèn)中的后臺(tái)刷新操作的后臺(tái)刷新控制器84;用于控制 矩形訪問(wèn)中對(duì)存儲(chǔ)器單位區(qū)域(4字節(jié)區(qū)域)中的任意字節(jié)組合的訪問(wèn)的 字節(jié)邊界控制器85;以及用于控制矩形訪問(wèn)中對(duì)多個(gè)區(qū)域的訪問(wèn)的多存儲(chǔ) 體激活控制器83。通過(guò)執(zhí)行這些控制操作，每個(gè)操作中所需的命令、存儲(chǔ) 體地址、行地址、列地址、字節(jié)組合信息SB、刷新存儲(chǔ)體信息SA、多存 儲(chǔ)體信息SA'等等被發(fā)布到圖像存儲(chǔ)器86。
圖像存儲(chǔ)器86具有存儲(chǔ)器核心92內(nèi)的多個(gè)存儲(chǔ)體Bank 0至3，并且 還具有用于主要控制激活操作的行控制器87、用于控制讀或?qū)懖僮鞯牧锌?制器90以及后臺(tái)刷新控制器89，這些控制器對(duì)存儲(chǔ)器核心92執(zhí)行控制。 行控制器87具有多存儲(chǔ)體激活控制器88，列控制器90具有字節(jié)邊界控制 器91。行解碼器RowDec、列解碼器ColDec、存儲(chǔ)器區(qū)域MA、讀出放大
器群組SA和用于將存儲(chǔ)器區(qū)域MA與輸入順出端子DQ關(guān)聯(lián)起來(lái)的輸入/ 輸出單元93被設(shè)置在存儲(chǔ)體Bank 0至3中的每一個(gè)中。
圖9是根據(jù)本實(shí)施例的圖像存儲(chǔ)器的配置圖。在存儲(chǔ)器芯片86中， 輸入/lT出端子群組93不僅具有時(shí)鐘CLK，還具有由RAS、 CAS、 WE和 CS構(gòu)成的命令端子，存儲(chǔ)體地址端子BA 0和BA 1，刷新存儲(chǔ)體信息端 子SA 0和SA 1，多個(gè)地址端子Add，具有預(yù)定數(shù)目的比特的字節(jié)組合信 息端子SB，具有預(yù)定數(shù)目的比特的數(shù)據(jù)輸入/輸出端子DQ，以及多存儲(chǔ) 體信息端子SA'(未示出)。
應(yīng)當(dāng)注意，在上述字節(jié)邊界功能、多存儲(chǔ)體訪問(wèn)功能和后臺(tái)刷新功能 中所需的端子SB、 SA鄰SA可利用公共的專用引腳來(lái)實(shí)現(xiàn)。這些信總項(xiàng) 與不同的命令一起提供，因而專用引腳處的輸入數(shù)據(jù)可響應(yīng)于提供的命令 被設(shè)置到相應(yīng)的寄存器。
另外，這些端子SB、 SA'和SA可利用未使用的端子來(lái)實(shí)現(xiàn)。例如， 在行地址在地址端子Add 0至12處輸入并且列地址在地址端子Add 0至9 處輸入的情況下，在列地址被輸入時(shí)地址端子Add 10至12就未被使用。 因此，控制數(shù)據(jù)SB、 SA鄰SA可從輸入列地址時(shí)未使用的地址端子Add 10至12輸入。
外部端子群組93分別經(jīng)由緩沖器94連接到內(nèi)部電路。上述命令群組 被輸入到命令控制器95，并且與命令相對(duì)應(yīng)的控制信號(hào)被提供給內(nèi)部電 路。另外，響應(yīng)于模式寄存器設(shè)置命令，命令控制器95基于提供到地址 引腳Add的設(shè)置數(shù)據(jù)將預(yù)定的設(shè)置值設(shè)置到模式寄存器96。由模式寄存 器96設(shè)置的設(shè)置信息被提供到內(nèi)部電路。行控制器87具有多存儲(chǔ)體激活 所需的多存儲(chǔ)體激活控制器88和行地址計(jì)算器97。 ^:活脈沖被從多存儲(chǔ) 體激活控制器88提供到要激活的存儲(chǔ)體。此外，要激活的行地址被從行 地址計(jì)算器97提供到每個(gè)存儲(chǔ)體。存儲(chǔ)體Bank 0至3是利用指定存儲(chǔ)體 內(nèi)將被刷新的行地址的刷新行地址指定器98提供的。刷新行地址指定器 98例如具有用于生成在自動(dòng)生成刷新命令時(shí)所需的行地址的刷新計(jì)數(shù)器。 存儲(chǔ)體的內(nèi)部配置如上所述。
下面，順序地參考圖6和圖7中圖示的字節(jié)邊界功能、多存儲(chǔ)體激活
功能和后臺(tái)刷新功能詳細(xì)描述圖像存儲(chǔ)器和存儲(chǔ)器控制器。
字節(jié)邊界》
圖10是用于說(shuō)明字節(jié)邊界功能的圖。該圖示出了某個(gè)存儲(chǔ)體內(nèi)由行 地址RA和列地址CA選擇的字節(jié)群組(或比特群組)。如上所述，在該 示例中，4字節(jié)的數(shù)據(jù)區(qū)域(存儲(chǔ)器單位區(qū)域)被行地址RA和列地址CA 選擇，并且與輸入順出端子DQ0至31的32個(gè)比特相關(guān)聯(lián)。因此，行地 址RA和列地址CA交點(diǎn)中的數(shù)字，即"0123"，分別指示字節(jié)BY 0、 BY1、 BY2和BY3。另外，數(shù)據(jù)區(qū)域的容量可為4比特而不是4字節(jié)。 在這種情況下，4比特的數(shù)據(jù)區(qū)域(存儲(chǔ)器單位區(qū)域)被行地址RA和列 地址CA選擇，并與輸A/輸出端子DQ 0至3的4個(gè)比特相關(guān)聯(lián)。為了簡(jiǎn) 化，以下是4字節(jié)數(shù)據(jù)區(qū)域的示例。
圖10 (A)是一個(gè)傳統(tǒng)示例，其中4字節(jié)的數(shù)據(jù)區(qū)域由行地址RA和 列地址CA唯一確定，并且4字節(jié)數(shù)據(jù)區(qū)域(存儲(chǔ)器單位區(qū)域)100和101 中每一個(gè)的32個(gè)比特始終與輸入順出端子DQ 0至31相關(guān)聯(lián)。
另一方面，圖10 (B)示出了本實(shí)施例，其中由行地址RA和列地址 CA指定的4字節(jié)區(qū)域被置于前面，并且字節(jié)的任何組合都被與輸入/輸出 端子DQ0至31關(guān)聯(lián)起來(lái)。在圖中，由RA-0和CA-0選擇的4字節(jié)區(qū) 域100完全與輸A/輸出端子DQ 0至31相關(guān)聯(lián)。另一方面，從由RA = 2 和CA = 1選擇的4字節(jié)區(qū)域的兩字節(jié)偏移之后的第三字節(jié)開始的4字節(jié)區(qū) 域102與輸入順出端子DQ 0至31相關(guān)聯(lián)。在這種情況下，用于確定由 RA == 2和CA = 1選擇的4字節(jié)區(qū)域的哪一個(gè)字節(jié)要被置于前面的第一信 息(起始字節(jié))以及關(guān)于4個(gè)字節(jié)在從前面字節(jié)起在遞增方向或遞減方向 上連續(xù)布置或在遞增方向或遞減方向上每隔一個(gè)字節(jié)布置的字節(jié)順序的第 二信息(大端排序和小端排序)與讀命令或?qū)懨钜黄鸨惶峁?br> 然后，圖像存儲(chǔ)器的輸入/輸出單元基于由第一和第二信息組成的字節(jié) 組合信息從與一頁(yè)內(nèi)的不同列地址CA相對(duì)應(yīng)的字節(jié)數(shù)據(jù)中提取總共4個(gè) 字節(jié)，并將該4個(gè)字節(jié)與輸入/輸出端子DQ0至31關(guān)聯(lián)起來(lái)。然后，所需 的4字節(jié)數(shù)據(jù)從32比特輸入順出端子DQ輸入/輸出一次。
圖11是字節(jié)邊界功能的定時(shí)圖。該示例示出了訪問(wèn)存儲(chǔ)器映射圖12
內(nèi)的4字節(jié)區(qū)域102的示例。首先，激活命令A(yù)CT (圖中的110)與存儲(chǔ) 體地址BA = 0和行地址RA = 2 —起被提供，相應(yīng)的頁(yè)區(qū)域隨后經(jīng)歷激活 操作，讀命令RD (圖中的111)與存儲(chǔ)體地址BA = 0和列地址CA = 1 (圖中的112) —起被提供，并且作為字節(jié)組合信息113，指示字節(jié)偏移 量或起始字節(jié)的第一信息SB = 2 (圖中的114)與指示組合樣式的第二信 息BMP-UP (圖中的115) —起被提供。
圖像存儲(chǔ)器基于字節(jié)組合信息SB = 2和BMR = UP,以由DQ 16-23、 DQ 24-31、 DQ 0-7和DQ 8-15所示的方式，將作為由列地址CA = 1選擇 的4字節(jié)區(qū)域的后一半的2字節(jié)數(shù)據(jù)(BY 2, 3)與作為由列地址CA = 2 選擇的4字節(jié)區(qū)域的前一半的2字節(jié)數(shù)據(jù)(BYO， 1)關(guān)聯(lián)起來(lái)。該關(guān)聯(lián)是 在輸A/輸出單元93中由圖9所示的字節(jié)邊界控制器91執(zhí)行的。因此，即 使在數(shù)據(jù)具有不同列地址的情況下，也可通過(guò)提供讀命令RD —次來(lái)將采 取任何組合的4字節(jié)數(shù)據(jù)與輸入/輸出端子DQ關(guān)聯(lián)起來(lái)。這同樣適用丁-寫 命令。
在圖ll中，雖然由行地址RA和列地址CA選擇的4字節(jié)區(qū)域是4比 特區(qū)域，但也可以應(yīng)用同樣的字節(jié)邊界功能。在這種情況下，4比特區(qū)域 的4比特?cái)?shù)據(jù)與輸入順出端子DQ 0至3相關(guān)聯(lián)。
圖12是用于說(shuō)明用于不同映射的字節(jié)邊界功能的圖。在圖12中，為 了簡(jiǎn)化，要由行地址RA和列地址CA選擇的存儲(chǔ)器單位區(qū)域由4比特構(gòu) 成。圖12的左側(cè)示出了表明圖像的像素和存儲(chǔ)器空間之間的關(guān)系的存儲(chǔ) 器映射12-1和12-2，圖12中的中央示出了存儲(chǔ)器的邏輯空間15-1和15-2，圖12的右側(cè)示出了與圖12的左側(cè)和中央相對(duì)應(yīng)的定時(shí)圖。
指示由行地址RA和列地址CA選擇的4比特區(qū)域內(nèi)的4個(gè)比特的"0 至3"被示出在存儲(chǔ)器邏輯空間15-1和15-2中的每一個(gè)內(nèi)，并且分別對(duì)應(yīng) 于輸A/輸出端子DQ 0至3。另外，指示與圖像的像素相對(duì)應(yīng)的每個(gè)存儲(chǔ) 器邏輯空間內(nèi)的4個(gè)比特的"0至3"被示出在左側(cè)的存儲(chǔ)器映射12-1和 12-2中的每一個(gè)內(nèi)。具體而言，該存儲(chǔ)器映射表明圖像的每個(gè)像素是如何 與存儲(chǔ)器的輸入/輸出端子DQ 0至3中的每一個(gè)相關(guān)聯(lián)的。
在圖像系統(tǒng)中，系統(tǒng)設(shè)計(jì)者可自由地將一個(gè)圖像像素與利用一定的地
址BA、 RA和CA同時(shí)訪問(wèn)的任何4比特輸入/輸出端子DQ 0至3關(guān)聯(lián)起 來(lái)。映射12-1是將圖中從左到右布置的四個(gè)像素映射到在與地址的遞增方 向(從左到右)相同的方向上布置的輸入/lr出端子DQ0至3的示例，并 且該映射被稱為"大端排序"。另一方面，映射12-2是將四個(gè)像素映射到 在與地址的遞增方向相反的方向上布置的輸入/輸出端子DQ 0至3的示 例，并且該映射被稱為"小端排序"。
在映射12-1和映射12-2中，矩形訪問(wèn)在圖像左上角的第6像素到第9 像素之間的四個(gè)像素123和127中生成。但是，這種映射是以與存儲(chǔ)器內(nèi) 4個(gè)比特的方向相反的方向來(lái)執(zhí)行的，因而需要不同的訪問(wèn)。具體而言， 在映射12-1的情況下，必須按CA = 1內(nèi)的DQ1、 CA = 1內(nèi)的DQ2、 CA =1內(nèi)的DQ3和CA = 2內(nèi)的DQO的順序針對(duì)圖像中從左到右布置的像素 輸入/輸出數(shù)據(jù)，如箭頭120所示。另一方面，在映射12-2的情況下，必 須按CA = 1內(nèi)的DQ2、 CA = 1內(nèi)的DQ1、 CA = 1內(nèi)的DQO和CA = 2內(nèi) 的DQ3的順序針對(duì)圖像中從左到右布置的像素輸入/輸出數(shù)據(jù)，如箭頭 124所示。
比特組合信息項(xiàng)SB、 BMR被設(shè)置以便對(duì)這樣的不同類型的映射作出 響應(yīng)。具體而言，在映射12-1的情況下，如圖中的121所示，由BA = 0 和CA = 1構(gòu)成的起始地址和由SB = 1和BMR = UP構(gòu)成的比特組合信息 與讀命令RD —起被發(fā)布，并且響應(yīng)于該發(fā)布，CA = 1的3個(gè)比特即DQ 1、 2和3以及CA-2的DQ0被同時(shí)輸出，如圖中122所示。
另一方面，在映射12-2的情況下，如圖中的125所示，由BA = 0和 CA = 1構(gòu)成的起始地址和由SB = 1和BMR = DOWN構(gòu)成的比特組合信息 與讀命令RD —起被發(fā)布，并且響應(yīng)于該發(fā)布，CA = 1的3個(gè)比特即DQ 0、 1和2以及CA-2的DQ3被同時(shí)輸出，如圖中126所示。
這樣，比特組合信息SB和BMR是根據(jù)諸如大端排序和小端排序之類 的不同的存儲(chǔ)器映射來(lái)指定的，從而圖像存儲(chǔ)器可響應(yīng)于系統(tǒng)側(cè)的存儲(chǔ)器 映射同時(shí)輸A/輸出4個(gè)比特。通過(guò)增加這種比特組合信息的類型，可對(duì)各 種映射類型實(shí)現(xiàn)靈活的4比特訪問(wèn)。
圖13是用于說(shuō)明圖12所示的大端排序和小端排序的圖。圖13在右側(cè)
和左側(cè)示出了圖像處理系統(tǒng)，其使用了輸入/輸出比特寬度由4個(gè)比特組成 的存儲(chǔ)器，其中左側(cè)是使用存儲(chǔ)器的輸入順出端子DQ的方向即DQ 0至 3作為前向方向的大端排序系統(tǒng)，而右側(cè)是使用存儲(chǔ)器的DQ的方向即DQ 3至DQ 0作為前向方向的小端排序系統(tǒng)。
屏幕中的像素位置(X 0至X 11)指示同一屏幕中的物理位置。每個(gè) 像素位置具有的"關(guān)于每個(gè)像素的信息"在兩個(gè)系統(tǒng)中都被標(biāo)注為"A" 至"L"，這意味著兩個(gè)系統(tǒng)都顯示相同的圖像。
在大端排序系統(tǒng)中，像素位置X 0至3與存儲(chǔ)器的地址CA 0的DQ 0 至3相關(guān)聯(lián)，像素位置X 4至7與存儲(chǔ)器的地址CA 1的DQ 0至3相關(guān) 聯(lián)，像素位置X8至11與存儲(chǔ)器的地址CA2的DQ0至3相關(guān)聯(lián)。
另一方面，在小端排序系統(tǒng)中，像素位置X 0至3與存儲(chǔ)器的地址 CA 0的DQ 3至0相關(guān)聯(lián)，像素位置X 4至7與存儲(chǔ)器的地址CA 1的I)Q 3至0相關(guān)聯(lián)，像素位置X 8至11與存儲(chǔ)器的地址CA 2的DQ 3至0相關(guān) 聯(lián)。
具體而言，當(dāng)比較兩個(gè)系統(tǒng)時(shí)，在大端排序中圖像處理系統(tǒng)內(nèi)的像素 X 0至3中的每一個(gè)與輸A/輸出端子T 0至3中的每一個(gè)之間的關(guān)系與小 端排序中的是相反的。因此，像素位置X0的像素信息"A"在大端排序系 統(tǒng)和小端排序系統(tǒng)中被存儲(chǔ)在不同的存儲(chǔ)器單元的物理位置(CA 0的DQ 0和CA0的DQ3)中。
在這里，在圖像處理系統(tǒng)生成對(duì)像素位置X 5至8的像素信息"F-G-H-I"的矩形訪問(wèn)(圖中的130)的情況下，在大端排序系統(tǒng)和小端排序系 統(tǒng)中存儲(chǔ)器必須訪問(wèn)不同存儲(chǔ)器單元的物理位置132和134。因此，需要 被提供給存儲(chǔ)器的信息項(xiàng)的最低限度量是三個(gè)信息項(xiàng)，即關(guān)于系統(tǒng)是大端 排序(UP)還是小端排序(DOWN)的信息BMR，以某個(gè)比特作為起始 點(diǎn)的地址CA，以及作為地址內(nèi)的起始點(diǎn)的比特的位置信息SB。
當(dāng)利用地址RA、 CA訪問(wèn)的存儲(chǔ)器單位區(qū)域是4字節(jié)區(qū)域(字節(jié)群 組)時(shí)，大端排序和小端排序是相同的。圖14是用于說(shuō)明專用存儲(chǔ)器映 射中的字節(jié)邊界功能的圖。與圖12—樣，圖14在左側(cè)示出了存儲(chǔ)器映射 12，在中央示出了存儲(chǔ)器邏輯空間15，在右側(cè)示出了相應(yīng)的定時(shí)圖。
在圖中，左側(cè)的存儲(chǔ)器映射12分別示出了存儲(chǔ)器的哪個(gè)比特被分配 給幀圖像內(nèi)的每個(gè)像素。在該示例中， 一個(gè)像素由2比特的信息構(gòu)成。例 如，偶數(shù)比特保存關(guān)于亮度的數(shù)據(jù)，而奇數(shù)比特保存關(guān)于色差的數(shù)據(jù)。
分組-1是指只收集從第二像素到第五像素的像素的亮度信息(偶數(shù)比 特)的矩形訪問(wèn)，分組-2是指只收集從左上角的第二像素到第五像素的像 素的色差信息(奇數(shù)比特)的矩形訪問(wèn)。在這種情況下，雖然兩個(gè)分組-1/2都是對(duì)圖像左上角的第二像素到第五像素進(jìn)行的矩形訪問(wèn)，但是由于 由箭頭140示出的亮度(偶數(shù)比特)和由箭頭144示出的色差(奇數(shù)比 特)之間的差異，在定時(shí)圖中示出的從圖像處理系統(tǒng)到存儲(chǔ)器和輸入/輸出 端子DQ的訪問(wèn)如下。分組-l:對(duì)于利用CA=0/SB=2、 BMR-AL (指定每 隔一個(gè)比特收集4個(gè)比特)的訪問(wèn)(圖中的141) ， CA = 1的DQ 0、 CA =2的0()0、 €人=0的002和0八=1的DQ2分別與輸入/輸出端子DQ 0至3相關(guān)聯(lián)(圖中的142)。分組-2:對(duì)于利用CA=0/SB=3、 BMR=AL (指定每隔一個(gè)比特收集4個(gè)比特)的訪問(wèn)(圖中的145) ， CA = 2的 DQ 1、 CA = 1的DQ 1和3以及CA = 0的DQ 3分別與輸入/輸出端子DQ 0至3相關(guān)聯(lián)(圖中的146)。
這樣，相同的DQ (例如分組-l中的DQO和DQ2)在不同列地址的4 比特區(qū)域內(nèi)被同時(shí)訪問(wèn)，因而用于將數(shù)據(jù)傳送到輸入/輸出端子DQ的輸入 /輸出單元需要執(zhí)行為某些數(shù)據(jù)切換端子的處理，即，使用不同DQ的數(shù)據(jù) 總線的處理。
圖15是用于說(shuō)明圖14所示的專用存儲(chǔ)器映射的圖。圖15示出了使用 輸A/輸出比特寬度由4個(gè)比特組成的存儲(chǔ)器的圖像處理系統(tǒng)，并且具體示 出了使用存儲(chǔ)器的偶數(shù)DQ作為關(guān)于每個(gè)像素的亮度信息并使用奇數(shù)I)Q 作為關(guān)于每個(gè)像素的色差信息的圖像處理系統(tǒng)。圖15 (A)示出了只有亮 度信息被訪問(wèn)的情況，而圖15 (B)示出了只有色差信息被訪問(wèn)的情況。
屏幕上的像素位置(X 0至5)指示左側(cè)和右側(cè)屏幕上的相同物理位 置。像素位置分別保存"A、 C、 E、 G、 I、 K"作為"亮度信息"，并分 別保存"B、 D、 F、 H、 J、 L"作為"色差信息"。
在這里，在圖像處理系統(tǒng)生成對(duì)像素位置X 1至4的亮度信息"C-E-
G-I"的矩形訪問(wèn)151的情況下，存儲(chǔ)器必須只訪問(wèn)偶數(shù)DQ (圖中的 153)，如圖15 (A)所示。在圖像處理系統(tǒng)生成對(duì)色差信息"D-F-H-J" 的矩形訪問(wèn)152的情況下，存儲(chǔ)器必須只訪問(wèn)奇數(shù)DQ (圖中的154)，如 圖15 (B)所示。
為了進(jìn)行這種訪問(wèn)存儲(chǔ)器需要接收的最低限度信息項(xiàng)是三個(gè)信息項(xiàng)， 即指示系統(tǒng)是否采取將亮度信息保存在偶數(shù)DQ中并將色差信息保存在奇 數(shù)DQ中的方法(是否需要每隔一個(gè)DQ進(jìn)行訪問(wèn))的信息 (BMR-AL)，以某個(gè)比特作為起始點(diǎn)的地址(CA)，以及作為地址的4 比特區(qū)域中的起始點(diǎn)的比特的位置信息(SB)。列地址CA和比特組合信 息SB和BMR已在圖14中說(shuō)明。
在這種情況下，由于利用不同的地址訪問(wèn)了相同的DQ (例如分組-l 中的DQ0和DQ2)，因此用于將數(shù)據(jù)傳送到輸入/輸出端子的輸入/輸出單 元需要執(zhí)行切換端子的處理以便使用不同DQ的數(shù)據(jù)總線。因此，由白圈 和黑圈示出的多個(gè)開關(guān)被設(shè)置在存儲(chǔ)器中，并且這些開關(guān)是基于上述信息 SB和MBR來(lái)控制的。
圖16是示出矩形訪問(wèn)中的字節(jié)邊界功能的定時(shí)圖。該矩形訪問(wèn)是訪 問(wèn)圖6所示的矩形區(qū)域22的示例。如上所述，在矩形訪問(wèn)中，為了從由 列地址CA選擇的存儲(chǔ)器單位區(qū)域(4字節(jié)區(qū)域或4比特區(qū)域)內(nèi)的任意 字節(jié)位置(或比特位置)讀取字節(jié)數(shù)據(jù)(比特?cái)?shù)據(jù))的任意組合，需耍第 一信息SB和第二信息BMR，即字節(jié)組合信息166。
圖16 (A)是字節(jié)組合信息項(xiàng)SB和BMR與讀命令RD—起提供的示 例。存儲(chǔ)體地址BA = 2和行地址RA = 2與激活命令A(yù)CT (圖中的161) 一起提供，并且指示起始字節(jié)(起始比特)的位置的第一信息SB:2 (圖 中的164)和指示字節(jié)(比特)組合的第二信息BMR-V (圖中的165) 連同存儲(chǔ)體地址BA = 2和列地址CA = 0與下一個(gè)讀命令RD (圖中的 162) —起提供。因此，圖6所示的矩形區(qū)域22的前4個(gè)字節(jié)(4個(gè)比 特)被輸出到輸入順出端子DQ。矩形區(qū)域22的4個(gè)字節(jié)(4個(gè)比特)的 其余三個(gè)組合也由相同的存儲(chǔ)體地址BA、列地址CA和字節(jié)組合信息項(xiàng) SB和BMR指定。在圖16 (B)中，在字節(jié)組合信息項(xiàng)SB和BMR中，第二信息BMR (圖中的165)在寄存器訪問(wèn)模式中在激活命令A(yù)CT被發(fā)布之前與模式寄 存器設(shè)置命令EMRS (圖中的167) —起提供，并且該第二信息BMR被 記錄在模式寄存器中。在后續(xù)的矩形訪問(wèn)中，基于該第二信息BMR進(jìn)行 列訪問(wèn)。除了第二信息BMR外，該矩形訪問(wèn)中的激活命令A(yù)CT (圖中的 161)和讀命令RD (圖中的162)與圖16 (A)中所示的相同。
上述第二信息BMR = V可能具有關(guān)于大端排序(V = UP)、小端排 序(V = DOWN)以及亮度信息被存儲(chǔ)在偶數(shù)DQ中而色差信息被存儲(chǔ)在 奇數(shù)DQ中(V = AL)的情況的各種信息。
按圖16的(A)和(B)的任何方法，圖像系統(tǒng)可在矩形訪問(wèn)中實(shí)現(xiàn) 字節(jié)邊界功能。
圖17是用于實(shí)現(xiàn)字節(jié)邊界功能的圖像處理系統(tǒng)的配置圖。與圖8 -樣，用于控制圖像存儲(chǔ)器86的存儲(chǔ)器控制器82被設(shè)置在圖像存儲(chǔ)器86 中。地址信息BA、 RA和CA,由指示由地址信息選擇的4字節(jié)區(qū)域(或 4比特區(qū)域)內(nèi)的起始字節(jié)(起始比特)的第一信息SB和指示字節(jié)組合的 第二信息BMR構(gòu)成的字節(jié)組合信息(比特組合信息)166，以及操作命令 ACT、 RD和EMRS被從存儲(chǔ)器控制器82提供到圖像存儲(chǔ)器86。
如上所述，在定時(shí)圖(A)中，讀命令RD或?qū)懨頦T (未示出)是 與字節(jié)組合信息SB和BMR (圖中的166)—起提供的。另外，在定時(shí)圖 (B)中，模式寄存器設(shè)置命令EMRS (圖中的167)是與第二信息BMR 一起提供的，而讀命令RD或?qū)懨頦T (未示出)是與第一信息SB—起 提供的。
圖18示出字節(jié)邊界功能。該圖示出了與圖6相同的矩形訪問(wèn)。圖10 之后的圖說(shuō)明了由列地址CA選擇的4比特存儲(chǔ)器單位區(qū)域的示例。但 是，在如上所述的存儲(chǔ)器單位區(qū)域由4個(gè)字節(jié)組成的情況下，仍能通過(guò)字 節(jié)邊界功能進(jìn)行矩形訪問(wèn)。圖18示出了這種情況。
在圖18所示的示例中，存儲(chǔ)體地址BA、列地址CA以及由第一信息 SB和第二信息BMR構(gòu)成的字節(jié)組合信息166與讀命令RD (圖中的 167) —起被發(fā)布，以便有效地訪問(wèn)頁(yè)區(qū)域14 (BA = 0， RA = 0)內(nèi)的矩
形訪問(wèn)22。響應(yīng)于該發(fā)布，矩形區(qū)域22內(nèi)的4個(gè)字節(jié)的數(shù)據(jù)項(xiàng)BY0至3 被同時(shí)輸出到輸入/輸出端子DQ。在寫命令WT的情況下執(zhí)行同樣的操 作。具體而言，響應(yīng)于第一讀命令RD， CA1、 CA1、 CAO和CAO內(nèi)的字 節(jié)數(shù)據(jù)項(xiàng)分別與輸入/輸出端子DQ的四個(gè)4字節(jié)端子BY 0至3相關(guān)聯(lián)， 并且響應(yīng)于下一讀命令RD， CA5、 CA5、 CA4和CA4內(nèi)的字節(jié)數(shù)據(jù)項(xiàng)分 別與輸A/輸出端子DQ的四個(gè)4字節(jié)端子BY 0至3相關(guān)聯(lián)。響應(yīng)于-K余 讀命令RD的每個(gè)列地址和每個(gè)輸入/輸出端子之間的關(guān)系如圖所示。
這樣，即使在輸入順出端子DQ的寬度是4個(gè)比特或32個(gè)比特(4個(gè) 字節(jié))的情況下，仍能實(shí)現(xiàn)比特邊界或字節(jié)邊界功能。
圖19是實(shí)現(xiàn)簡(jiǎn)化字節(jié)邊界功能的圖像處理系統(tǒng)的配置圖。如上所 述，在系統(tǒng)設(shè)計(jì)中，可以選擇兩種存儲(chǔ)器映射類型(即大端排序和小端排 序)中的任何一種。因此，在上述實(shí)施例，對(duì)于小端排序指定BMR = UP 而對(duì)于小端排序指定BMR-DOWN，作為字節(jié)組合信息的第二信息 BMR，以便即使在進(jìn)行逐字節(jié)偏移的矩形訪問(wèn)時(shí)圖像的每個(gè)像素也可與存 儲(chǔ)器空間內(nèi)的一個(gè)字節(jié)位置相關(guān)聯(lián)。
在圖19所示的示例中，在存儲(chǔ)器映射12中的系統(tǒng)被設(shè)計(jì)為具有與小 端排序相對(duì)應(yīng)的配置的情況下，即使可對(duì)存儲(chǔ)器空間15中的系統(tǒng)執(zhí)行僅 用于大端排序的字節(jié)邊界功能，整個(gè)系統(tǒng)也可通過(guò)在圖像存儲(chǔ)器86和存 儲(chǔ)器控制器82之間設(shè)置用于切換輸入/輸出端子的切換裝置190來(lái)實(shí)現(xiàn)用 于小端排序的字節(jié)邊界功能。
具體而言，在系統(tǒng)側(cè)的存儲(chǔ)器映射被設(shè)計(jì)用于小端排序的情況下，提 供了切換裝置190來(lái)將圖像存儲(chǔ)器86中的輸入/輸出端子0至3切換到存 儲(chǔ)器控制器82中的3至0。結(jié)果，對(duì)于圖像存儲(chǔ)器，系統(tǒng)側(cè)看起來(lái)是在對(duì) 大端排序作出響應(yīng)。因此，即使系統(tǒng)被配置為具有僅針對(duì)第二信息BMR = UP的存儲(chǔ)器，也可以實(shí)現(xiàn)用于小端排序的字節(jié)邊界功能。
圖20是用于說(shuō)明實(shí)現(xiàn)圖19所示的簡(jiǎn)化字節(jié)邊界功能的圖像處理系統(tǒng) 的圖。圖20 (1)示出圖像處理系統(tǒng)80和圖像存儲(chǔ)器86經(jīng)由連接輸入/輸 出端子T 0至3而不切換它們的連接單元200彼此相連的示例。圖20 (2)示出圖像處理系統(tǒng)80和圖像存儲(chǔ)器86經(jīng)由切換輸入/ll出端子的連
接單元190彼此相連的示例。在任一種情況下，圖像存儲(chǔ)器86都具有僅 用于大端排序的字節(jié)邊界功能，而圖像處理系統(tǒng)80是小端排序型的，它 為了關(guān)聯(lián)4比特?cái)?shù)據(jù)(輸A/輸出比特寬度)而將像素位置X 0至3關(guān)聯(lián)到 輸入/輸出端子T3至0。
在圖20 (1)中，在以地址(A)為單位進(jìn)行訪問(wèn)的情況下，屏幕上 的像素位置(X 0至7)與存儲(chǔ)器側(cè)的地址(CA) —一關(guān)聯(lián)(XO至3和 CA = 0， X4至7和CA-1)，因而不存在問(wèn)題。但是，在信號(hào)SB被指 定為以比特(B)為單位進(jìn)行訪問(wèn)的情況下，在只存在與大端排序相對(duì)應(yīng) 的比特邊界功能(只有BMR = UP)的存儲(chǔ)器中，像素位置的偏移(X 1 至4 (BCDE)，圖中的200)不匹配存儲(chǔ)器單元的物理位置的偏移
(CBAH，圖中的201)，因而錯(cuò)誤的數(shù)據(jù)CBAH被傳送。在這種情況 下，存儲(chǔ)器單元上的BCDE可利用與小端排序相對(duì)應(yīng)的比特邊界功能
(BMR-DOWN)來(lái)輸出。但是，如果在存儲(chǔ)器中提供了對(duì)大端排序和 小端排序都能作出響應(yīng)的比特邊界功能，則會(huì)導(dǎo)致成本增加。
因此，如圖20 (2)所示，提供了用于交叉連接系統(tǒng)側(cè)和存儲(chǔ)器側(cè)的 輸入順出端子的連接單元190，以便圖像上的像素X 0至3對(duì)應(yīng)于存儲(chǔ)器 單元上的DQ 0至3，從而用于小端排序的圖像處理系統(tǒng)80在存儲(chǔ)器86看 來(lái)就是一個(gè)用于大端排序的系統(tǒng)。因此，像素位置的偏移200與存儲(chǔ)器單 元的物理位置的偏移202相匹配，因而即使為了對(duì)大端排序作出響應(yīng)而在 偏移比特的同時(shí)進(jìn)行訪問(wèn)，也能傳送正常數(shù)據(jù)BCDE。
如上所述，通過(guò)利用能夠執(zhí)行交叉轉(zhuǎn)換以切換連接系統(tǒng)和存儲(chǔ)器的端 子的連接單元190，即使在存儲(chǔ)器具有用于大端排序的比特邊界(或字節(jié) 邊界)功能的情況下，也可在圖像處理系統(tǒng)中實(shí)現(xiàn)用于小端排序的比特邊 界(或字節(jié)邊界)功能。此外，在具有用于大端排序和小端排序兩者的比 特邊界(字節(jié)邊界)功能的存儲(chǔ)器的情況下，存儲(chǔ)器和系統(tǒng)可經(jīng)由進(jìn)行連 接而不切換端子的連接單元200彼此相連。
圖21是示出具有字節(jié)邊界功能的存儲(chǔ)器的示意性配置的圖。該存儲(chǔ) 器配置了具有至少一個(gè)或任意數(shù)目(Nb)個(gè)比特的比特群組，并且具有輸 入灕出端子(NbxN)，它是比特的任意數(shù)目(Nb)的倍數(shù)(N)，即兩
倍或更多倍。數(shù)目高于預(yù)定倍數(shù)(N)的多個(gè)比特群組(Ng)配置了整個(gè) 存儲(chǔ)區(qū)域(Nb x Ng)。能夠選擇多個(gè)比特群組(Ng)中的任何一個(gè)的地 址信息與第一操作代碼同步地被接收。由地址信息選擇的一個(gè)比特群組被 視為起始點(diǎn)，并且與倍數(shù)(N)相同數(shù)目的比特群組根據(jù)預(yù)定規(guī)則被選 擇。與所選比特群組相對(duì)應(yīng)的多個(gè)比特(Nb x N)經(jīng)由輸入/輸出端子 (NbxN)同時(shí)遞送和接收存儲(chǔ)的信息。
上述任意數(shù)目的比特(Nb)意味著包括比特單位和字節(jié)單位兩者的概 念，并且根據(jù)上述實(shí)施例Nb = 8 (1字節(jié))被設(shè)置。另外，倍數(shù)(N)說(shuō) 明任意數(shù)目的比特(Nb)的多倍的數(shù)據(jù)項(xiàng)是從一個(gè)地址訪問(wèn)的，并且Nb x N對(duì)應(yīng)于輸入順出端子的數(shù)目。根據(jù)上述實(shí)施例N = 4被設(shè)置，因而倍 數(shù)對(duì)應(yīng)于輸入/輸出端子，其數(shù)目等于4字節(jié)。更具體地說(shuō)，輸入/輸出端 子的數(shù)目是NbxN，因而輸入順出端子的數(shù)目=32 (=8x4)。
另外，指示多個(gè)(Ng)比特群組的Ng是存儲(chǔ)器具有的所有比特或字 節(jié)(Nb個(gè)比特的群組)的群組的數(shù)目，并且等于將整個(gè)存儲(chǔ)區(qū)域的容貫 除以Nb而獲得的數(shù)字。通常，數(shù)目Ng遠(yuǎn)大于作為一次輸入/輸出的比特 群組的數(shù)目的倍數(shù)(N)。例如，在64兆比特存儲(chǔ)器的情況下，如果Nb =1，則Ng-64M，而如果1% = 8，那么Ng-8M。根據(jù)前述示例，當(dāng)考 慮64兆比特存儲(chǔ)器時(shí)，如果Nb = 8，則Ng = 8M。根據(jù)前述示例，能夠 選擇任何一個(gè)比特群組的地址信息是指示作為地址(BA、 RA、 CA)的起 始點(diǎn)的比特的信息(SB)，其中由地址(BA、 RA、 CA)限制到4個(gè)字節(jié) 的數(shù)據(jù)被指示作為起始點(diǎn)的字節(jié)的信息(SB)限于以某個(gè)字節(jié)作為起始 點(diǎn)。
根據(jù)某個(gè)規(guī)則選擇與倍數(shù)(N)相同數(shù)目的比特群組意味著根據(jù)前述 示例多個(gè)字節(jié)根據(jù)關(guān)于與起始字節(jié)同時(shí)被選擇的字節(jié)的組合的信息 (BMR)被選擇。由于N-4，因此當(dāng)BMR-UP時(shí)，上行方向上的連續(xù)
4個(gè)字節(jié)可從任意字節(jié)開始被同時(shí)訪問(wèn)。
圖像處理系統(tǒng)經(jīng)由32比特(=Nb x N)輸A/輸出端子訪問(wèn)由能夠選 擇任何一個(gè)比特群組(根據(jù)前述示例是1個(gè)字節(jié))的信息(BA、 RA、 CA)、關(guān)于作為起始點(diǎn)的字節(jié)的信息(SB)和關(guān)于被同時(shí)訪問(wèn)的字節(jié)的組合的信息(BMR)選擇的4個(gè)字節(jié)。
圖21所示的存儲(chǔ)器設(shè)備的存儲(chǔ)器的量是64比特。因此，存在八個(gè) (Ng = 8) Nb-8的比特群組。地址(BA、 RA、 CA)和起始字節(jié)(SB) 由總共3個(gè)比特構(gòu)成，因而一個(gè)比特群組是從Ng = 8個(gè)比特群組中選擇出 來(lái)的。此外，被同時(shí)訪問(wèn)的比特群組(N = 4)是由組合信息(BMR)來(lái) 確定的。因此，在圖21所示的示例中，第二群組由地址(BA、 RA、 CA)和起始字節(jié)(SB)選擇，并且第二群組之后的四個(gè)群組(群組2至 群組5)禾!l用組合信息BMR-UP從輸入/tr出端子被同時(shí)訪問(wèn)。
如果在同樣的64比特存儲(chǔ)器中地址被遞增1，則比特單位為4 (Nb = 4)的比特群組的數(shù)目是16 (Ng= 16)，并且如果輸入/輸出端子保持為 NbxN = 32，那么預(yù)定的倍數(shù)則變成了8 (N=8)，因而七個(gè)其他的比特 群組被組合信息BMR選擇。
接下來(lái)詳細(xì)描述具有字節(jié)邊界功能的圖像存儲(chǔ)器的配置。根據(jù)字節(jié)邊 界功能，超出存儲(chǔ)器單位區(qū)域(4字節(jié)區(qū)域)的4字節(jié)數(shù)據(jù)可被選擇，其 中存儲(chǔ)器單位區(qū)域由列地址選擇。因此，用于輸入/輸出4字節(jié)所需數(shù)據(jù)的 功能被添加到存儲(chǔ)器。下面，為了簡(jiǎn)化，描述了只有第一信息(SB)(稱 為"起始字節(jié)"或"起始比特")被提供作為字節(jié)組合信息的示例。第二 信息BMR只是UP的示例。
首先，描述在存儲(chǔ)器側(cè)執(zhí)行的列控制的若干具體示例。
圖22示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第一示例。圖23是用于 說(shuō)明圖22中的操作的圖。
如圖22所示，與圖9所示的圖像存儲(chǔ)器相同的組件被應(yīng)用以相同的 標(biāo)號(hào)。地址信號(hào)A被多重系統(tǒng)輸入。行地址RA被鎖存到行地址緩沖器 94R中，并且列地址CA被鎖存到列地址緩沖器94C中。行控制器87將行 地址RA提供到所選存儲(chǔ)器存儲(chǔ)體92的行解碼器223 。列緩沖器94C內(nèi)的 列地址CA也被提供到所選存儲(chǔ)器存儲(chǔ)體的列解碼器222。
存儲(chǔ)器存儲(chǔ)體92被劃分成字節(jié)區(qū)域0至3，這是四個(gè)存儲(chǔ)器塊。每個(gè)
字節(jié)區(qū)域具有存儲(chǔ)器單元陣列224、第二放大器225、 一對(duì)數(shù)據(jù)鎖存器226 和227以及數(shù)據(jù)總線開關(guān)228，并且在一次訪問(wèn)中輸入/輸出一個(gè)字節(jié)(8 比特)的數(shù)據(jù)?？偣?2個(gè)比特(4個(gè)字節(jié))的數(shù)據(jù)被從四字節(jié)區(qū)域中輸入 /輸出到I/O總線。I/O總線經(jīng)由緩沖器連接到輸入/lr出端子DQ 0至31的 32個(gè)比特。應(yīng)當(dāng)注意，圖22只示出了一個(gè)存儲(chǔ)器存儲(chǔ)體92，而剩余的三 個(gè)存儲(chǔ)器存儲(chǔ)體被省略了。
列控制器90具有用于控制操作列解碼器222的定時(shí)的列定吋控制器 220，以及用于控制數(shù)據(jù)鎖存電路226和227以及數(shù)據(jù)總線開關(guān)228的數(shù)據(jù) 鎖存選擇器221 。數(shù)據(jù)鎖存選擇器221響應(yīng)于列地址CA和起始字節(jié)SB控 制字節(jié)區(qū)域0至3中的每一個(gè)內(nèi)的數(shù)據(jù)鎖存電路226和227以及數(shù)據(jù)總線 開關(guān)228。
如圖23所示，假定行地址RA 0的頁(yè)區(qū)域內(nèi)從列地址CA 0的第二字 節(jié)到列地址CA 1的第一字節(jié)的4字節(jié)數(shù)據(jù)被訪問(wèn)。因此，確立起始字節(jié) SB = 1。
圖23所示的存儲(chǔ)器芯片86示出了存儲(chǔ)器空間和輸入/輸出端子DQ之 間的關(guān)系。在圖23中，由列地址CA—次選擇的存儲(chǔ)器單位區(qū)域的4字節(jié) 數(shù)據(jù)項(xiàng)由Q 00至15指示。具體而言，4字節(jié)數(shù)據(jù)項(xiàng)Q 00至03由列地址 CA0選擇，而4字節(jié)數(shù)據(jù)項(xiàng)Q04至07由列地址CA1選擇。
圖23的右側(cè)示出了定時(shí)圖。首先存儲(chǔ)體地址(未示出)和行地址RA 0與激活命令A(yù)CT—起被提供，使得相應(yīng)存儲(chǔ)體內(nèi)的字線被驅(qū)動(dòng)，然后讀 出放大器被激活。然后，列地址CA0和作為存儲(chǔ)體組合信息的起始字節(jié) 信號(hào)SB = 1與讀命令RD —起被提供。響應(yīng)于此，所選存儲(chǔ)器存儲(chǔ)體92 內(nèi)的列解碼器222以時(shí)間共享方式將與列地址CA 0相對(duì)應(yīng)的內(nèi)部解碼信 號(hào)222D和與通過(guò)將CA 0遞增1而獲得的CA 1相對(duì)應(yīng)的內(nèi)部解碼信號(hào) 222D輸出到四字節(jié)區(qū)域0至3。分別與CA 0和CA 1相對(duì)應(yīng)的兩個(gè)1字節(jié) 數(shù)據(jù)項(xiàng)被緩存到每個(gè)字節(jié)區(qū)域中的數(shù)據(jù)鎖存電路226和227。然后，數(shù)據(jù) 總線開關(guān)228把根據(jù)每字節(jié)區(qū)域中CA 0和SB 1的組合而選擇的1字節(jié)數(shù) 據(jù)項(xiàng)中的任何一個(gè)從數(shù)據(jù)鎖存電路226和227輸出到I/O總線。具體而 言，CAO的數(shù)據(jù)項(xiàng)QOl、 Q02和Q03以及CA1的數(shù)據(jù)項(xiàng)Q04被輸出到1/0總線。當(dāng)執(zhí)行寫操作時(shí)，1字節(jié)數(shù)據(jù)被從I/O總線輸入到任一個(gè)數(shù)據(jù)鎖
存電路中。
具體而言，列解碼器在一次訪問(wèn)中選擇相當(dāng)于每個(gè)字節(jié)區(qū)域中的一個(gè) 字節(jié)的列線(位線)。當(dāng)執(zhí)行讀操作時(shí)，相當(dāng)于1字節(jié)的數(shù)據(jù)從每個(gè)字節(jié)
區(qū)域的存儲(chǔ)器單元陣列224被選擇，然后被第二放大器225放大并被緩存 到數(shù)據(jù)鎖存電路226和227。此時(shí)，由相同列地址CA映射的存儲(chǔ)器單元 在每個(gè)字節(jié)區(qū)域中被訪問(wèn)。為了實(shí)現(xiàn)跨越列地址能夠選擇的存儲(chǔ)器單位lx:
域(四字節(jié)區(qū)域)的邊界進(jìn)行的字節(jié)邊界訪問(wèn)，列解碼器222在結(jié)朿第一 訪問(wèn)之后再次選擇列線。該列線的地址是CA1，這是前一地址CAO之后 的地址。從存儲(chǔ)器單元陣列224讀取的1字節(jié)數(shù)據(jù)被第二放大器放大，并 被緩存到與第一訪問(wèn)不同的數(shù)據(jù)鎖存電路227。
因此，在數(shù)據(jù)鎖存電路226和227中存在其大小是輸入/輸出端子DQ 在一次訪問(wèn)中所需的4字節(jié)數(shù)據(jù)的兩倍的8字節(jié)數(shù)據(jù)項(xiàng)，因而數(shù)據(jù)總線開 關(guān)228從緩存到每個(gè)字節(jié)區(qū)域的數(shù)據(jù)鎖存電路的2字節(jié)數(shù)據(jù)中選擇1字節(jié) 數(shù)據(jù)，即一半數(shù)據(jù)，并將該數(shù)據(jù)傳送到I/O總線。數(shù)據(jù)鎖存選擇器221響 應(yīng)于列地址CA0和起始字節(jié)信號(hào)SB = 1控制每個(gè)字節(jié)區(qū)域內(nèi)的數(shù)據(jù)鎖存 電路226和227上的緩存操作和數(shù)據(jù)總線開關(guān)228上的切換操作。因此， 與不同的列地址CA 0和CA 1相對(duì)應(yīng)的字節(jié)數(shù)據(jù)可從每個(gè)字節(jié)區(qū)域被傳送 到I/0總線。
結(jié)果，如圖23所示，4字節(jié)數(shù)據(jù)項(xiàng)Q 04、 Q 01、 Q 02和Q 03經(jīng)由 1/0總線分別被傳送到輸入順出端子DQ。這樣，輸入/輸出單元93由第二 放大器225、數(shù)據(jù)鎖存電路226和227以及數(shù)據(jù)總線開關(guān)228配置而成。
圖24示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第二示例。圖25是用于 說(shuō)明圖24所示的操作的圖。
圖24所示的配置與圖22的不同之處在于在存儲(chǔ)器存儲(chǔ)體92內(nèi)的每個(gè) 字節(jié)區(qū)域0至3中，存儲(chǔ)器單元陣列被劃分成兩個(gè)陣列224-0和224-1，并 且在每個(gè)陣列中提供了第二放大器225和數(shù)據(jù)鎖存電路226和227。--對(duì) 存儲(chǔ)器單元陣列224-0和224-1對(duì)應(yīng)于偶數(shù)列地址CA (CA
-0)和奇數(shù) 列地址CA (CA
=1)。列解碼器222不以時(shí)間共享的方式從給定的列地
址CA 0輸出CA 0和CA 1的解碼信號(hào)，而是將兩個(gè)解碼信號(hào)222D0和 222D1同時(shí)輸出到該對(duì)存儲(chǔ)器單元陣列224-0和224-1。響應(yīng)于此，該對(duì)存 儲(chǔ)器單元陣列各自向數(shù)據(jù)鎖存電路226和227輸出l字節(jié)數(shù)據(jù)。因此，字 節(jié)區(qū)域同時(shí)緩存所提供的列地址CA和通過(guò)將該列地址CA遞增1而獲得 的列地址的2字節(jié)數(shù)據(jù)。然后，數(shù)據(jù)鎖存選擇器221響應(yīng)于列地址CA和 起始字節(jié)信號(hào)SB控制數(shù)據(jù)總線開關(guān)228的切換，并且將所需的1字節(jié)數(shù) 據(jù)傳送到輸入順出總線。四個(gè)字節(jié)區(qū)域中的每一個(gè)輸出l字節(jié)數(shù)據(jù)，因而 總共4字節(jié)數(shù)據(jù)被從輸入/輸出端子DQ輸出。
在寫命令的情況下，提供到輸入順出端子DQ的4字節(jié)數(shù)據(jù)經(jīng)由響應(yīng) 于列地址CA和起始字節(jié)信號(hào)SB被切換和控制的數(shù)據(jù)總線開關(guān)228被存 儲(chǔ)到兩個(gè)數(shù)據(jù)鎖存電路226或227中，然后被寫入到兩個(gè)存儲(chǔ)器單元陣列 224-0或224-1。
圖25示出當(dāng)起始字節(jié)信號(hào)SB = 1并且突發(fā)長(zhǎng)度BL = 4時(shí)執(zhí)行的操 作。列地址CA 0和起始字節(jié)信號(hào)SB = 1與讀命令RD—起被提供，并十l. 當(dāng)突發(fā)長(zhǎng)度BL = 4被模式寄存器設(shè)置時(shí)，列解碼器222將與列地址CA 0 和CA 1相對(duì)應(yīng)的解碼信號(hào)222D0、 222D1同時(shí)提供到字節(jié)區(qū)域0至3中的 每一個(gè)，其中列地址CA 1是通過(guò)將列地址CA 0遞增1而獲得的。響應(yīng)于 此，每個(gè)字節(jié)區(qū)域的一對(duì)存儲(chǔ)器單元陣列224-0和224-1各自經(jīng)由第二放 大器225向數(shù)據(jù)鎖存電路226和227輸出1字節(jié)數(shù)據(jù)。因此，從每個(gè)字節(jié) 區(qū)域緩存2字節(jié)數(shù)據(jù)。然后，基于列地址CA和起始字節(jié)信號(hào)SB，數(shù)據(jù)鎖 存選擇器221向數(shù)據(jù)總線開關(guān)228提供用于選擇每個(gè)字節(jié)區(qū)域中的數(shù)據(jù)鎖 存電路中的任何一個(gè)的數(shù)據(jù)(四個(gè)字節(jié)區(qū)域中的1比特，即總共4比特) 的控制信號(hào)S221,然后控制數(shù)據(jù)總線開關(guān)內(nèi)的切換操作。結(jié)果，4字節(jié)數(shù) 據(jù)項(xiàng)Q 04和Q 01至03在第一周期中被傳送到I/O總線。
在圖25中，由于突發(fā)長(zhǎng)度BL = 4，因此列解碼器222響應(yīng)于由列定 時(shí)控制器220執(zhí)行的控制發(fā)布與列地址CA 2、 CA 3相對(duì)應(yīng)的解碼信號(hào) 222D0和222Dl，以便進(jìn)一步將8字節(jié)數(shù)據(jù)緩存到數(shù)據(jù)鎖存電路226和 227。由于數(shù)據(jù)鎖存電路226和227也需要保存CA 0和CA 1的8字節(jié)數(shù) 據(jù)，因此每個(gè)數(shù)據(jù)鎖存電路被配置為能夠保存2字節(jié)數(shù)據(jù)。結(jié)果，新的8
字節(jié)數(shù)據(jù)Q 08至15被鎖存到數(shù)據(jù)鎖存電路。然后，數(shù)據(jù)總線開關(guān)228向 輸入順出總線傳送前一時(shí)鐘周期中保存的8字節(jié)數(shù)據(jù)Q 00至07和當(dāng)前時(shí) 鐘周期中保存的8字節(jié)數(shù)據(jù)Q 08至15中的4字節(jié)數(shù)據(jù)Q 05至08。因 此，在這種情況下數(shù)據(jù)鎖存選擇器221的選擇信號(hào)S221由8個(gè)比特(每 個(gè)字節(jié)區(qū)域中2個(gè)比特)組成。
在下一時(shí)鐘周期中，列解碼器222發(fā)布與列地址CA 4和CA 5相對(duì)應(yīng) 的解碼信號(hào)222D0和222D1,并且進(jìn)一步將8字節(jié)數(shù)據(jù)Q 16至Q 23緩存 到數(shù)據(jù)鎖存電路。然后，數(shù)據(jù)總線開關(guān)228傳送4字節(jié)數(shù)據(jù)Q 09至12。 在下一時(shí)鐘周期中，數(shù)據(jù)總線開關(guān)228將4字節(jié)數(shù)據(jù)Q 13至16傳送到輸 入/輸出總線。此時(shí)，不必緩存來(lái)自存儲(chǔ)器單元陣列的新的8字節(jié)數(shù)據(jù)。
如上所述，寫操作被執(zhí)行，以使得如果突發(fā)長(zhǎng)度BL為4，則4字節(jié) 數(shù)據(jù)在四個(gè)周期中被提供到輸入/輸出端子DQ，然后經(jīng)由數(shù)據(jù)總線開關(guān) 228被存儲(chǔ)在數(shù)據(jù)鎖存電路226和227中。然后，響應(yīng)于來(lái)自列解碼器222 的列地址CAO、 1、 CA2、 3和CA4、 5的解碼信號(hào)，總共16字節(jié)數(shù)據(jù)在 三個(gè)周期中被寫入存儲(chǔ)器單元陣列。
圖26示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第二示例的修改示例 (1)的操作。在圖25所示的示例中，字節(jié)區(qū)域0至3中的每一個(gè)將2字 節(jié)數(shù)據(jù)緩存到一對(duì)數(shù)據(jù)鎖存電路226和227。但是，在圖26所示的修改示 例中，在讀命令RD之后的第一列控制中，列解碼器222同時(shí)發(fā)布列地址 CA 0和CA 1的內(nèi)部解碼信號(hào)222D0和222D1,并且每個(gè)字節(jié)區(qū)域同時(shí)將 2字節(jié)數(shù)據(jù)緩存到該對(duì)數(shù)據(jù)鎖存電路。然后，在后續(xù)緩存操作中，列解碼 器222交替發(fā)布偶數(shù)(CA2、 CA4)的內(nèi)部解碼信號(hào)222D0和奇數(shù)(CA 3)的內(nèi)部解碼信號(hào)222Dl，并且每個(gè)字節(jié)區(qū)域交替地將1字節(jié)數(shù)據(jù)緩存 到該對(duì)數(shù)據(jù)鎖存電路226和227。
具體而言，8字節(jié)數(shù)據(jù)Q 00至07首先被緩存，然后4字節(jié)數(shù)據(jù)Q 08 至11、 Q 12至15以及Q 16至19被緩存到數(shù)據(jù)鎖存電路。然后，數(shù)據(jù)總 線開關(guān)228將要傳送的4字節(jié)數(shù)據(jù)DQ 1至4、 Q 05至08、 Q 09至12和Q 13至16順序傳送到輸入/輸出總線。在這種情況下，數(shù)據(jù)鎖存選擇器221 的選擇信號(hào)S221也由8個(gè)比特(每個(gè)字節(jié)區(qū)域中2個(gè)比特)組成。如上
所述，在讀操作中，存儲(chǔ)器單元陣列利用列地址的解碼信號(hào)在四個(gè)周期中 將數(shù)據(jù)緩存到數(shù)據(jù)鎖存電路，并且從數(shù)據(jù)鎖存電路對(duì)輸入/輸出總線的數(shù)據(jù) 傳送操作也在四個(gè)周期中執(zhí)行。
在寫操作的情況下，同樣，4字節(jié)數(shù)據(jù)在四個(gè)周期中被提供到輸入/輸 出端子DQ，并且在四個(gè)周期中經(jīng)由數(shù)據(jù)總線開關(guān)228被存儲(chǔ)在數(shù)據(jù)鎖存 電路226和227中。然后，響應(yīng)于來(lái)自列解碼器222的列地址CA 0/1、 CA 2、 CA 3和CA 4的解碼信號(hào)，總共16字節(jié)數(shù)據(jù)在四個(gè)周期中被寫入 存儲(chǔ)器單元陣列。
圖27示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第二示例的修改示例 (2)的操作。該示例被應(yīng)用到DDR (雙數(shù)據(jù)速率)。DDR的SDRAM在 時(shí)鐘CLK的上升沿和拖尾沿都執(zhí)行從DQ端子的數(shù)據(jù)輸入和輸出。具體而 言，4字節(jié)數(shù)據(jù)Q 05至08在上升沿被輸入/lr出，而4字節(jié)數(shù)據(jù)Q 09至 12在拖尾沿被輸入/輸出。
由于這樣一來(lái)輸入/輸出速率被加倍，因此必須使存儲(chǔ)器中需要被緩存 的數(shù)據(jù)量加倍。在圖27所示的示例中，16字節(jié)數(shù)據(jù)Q 00至03、 Q 04節(jié) 07、 Q08至11和Q 12至15在讀命令RD之后的第一緩存周期中被同吋緩 存到數(shù)據(jù)鎖存電路，并且16字節(jié)數(shù)據(jù)中的4個(gè)字節(jié)即Q 05至08在時(shí)鐘的 上升沿被傳送到I/O總線，而接下來(lái)的4字節(jié)數(shù)據(jù)Q 09至12在時(shí)鐘的拖 尾沿被傳送到I/0總線。
為了實(shí)現(xiàn)圖27所示的對(duì)16字節(jié)數(shù)據(jù)的這種集體緩存，在圖24所示的 每個(gè)字節(jié)區(qū)域0至3內(nèi)，存儲(chǔ)器被劃分成四個(gè)存儲(chǔ)器單元陣列，并且在每 個(gè)陣列中提供了第二放大器和數(shù)據(jù)鎖存電路。然后，在每個(gè)字節(jié)區(qū)域中， 列解碼器222響應(yīng)于起始列地址CA 1將相應(yīng)的列地址CA 0至3的內(nèi)部解 碼信號(hào)提供給四個(gè)存儲(chǔ)器單元陣列，然后4字節(jié)數(shù)據(jù)被緩存到四個(gè)數(shù)據(jù)鎖 存電路。然后，由數(shù)據(jù)總線開關(guān)228選擇的數(shù)據(jù)鎖存電路的l字節(jié)數(shù)據(jù)被 數(shù)據(jù)緩存選擇信號(hào)S221從四個(gè)數(shù)據(jù)鎖存電路傳送到輸入/輸出總線。在閣 中，核心總線對(duì)應(yīng)于存儲(chǔ)器單元陣列的輸入/輸出總線，并且核心總線的數(shù) 據(jù)被緩存到數(shù)據(jù)鎖存電路。
應(yīng)當(dāng)注意，圖27所示的示例是在不考慮輸入列地址CA的LSB
(CA[O])的情況下配置的，并且在輸入列地址CA 0或CA 1的情況下與 列地址CA 0至3相對(duì)應(yīng)的數(shù)據(jù)項(xiàng)始終被訪問(wèn)。具體而言，不論輸入列地 址是被指定為奇數(shù)還是偶數(shù)，要被配對(duì)的列地址都是固定的。
此外，在下一時(shí)鐘周期中，列解碼器222向四個(gè)存儲(chǔ)器單元陣列發(fā)布 列地址CA 4至7的內(nèi)部解碼信號(hào)，并且還將4字節(jié)數(shù)據(jù)緩存到四個(gè)數(shù)據(jù) 鎖存電路。因此，16字節(jié)數(shù)據(jù)Q16至31被鎖存到數(shù)據(jù)鎖存電路，并且16 字節(jié)數(shù)據(jù)中所選的4字節(jié)數(shù)據(jù)即Q 13至16以及4字節(jié)數(shù)據(jù)Q 17至20分 別在時(shí)鐘的上升沿和拖尾沿被輸出。
在寫操作中，寫數(shù)據(jù)在與上述方向相反的方向上經(jīng)由數(shù)據(jù)鎖存電路從 輸入/輸出端子DQ被寫入存儲(chǔ)器單元陣列中。
在圖27的情況下，同樣，數(shù)據(jù)鎖存選擇信號(hào)S221是由每個(gè)字節(jié)區(qū)域 中的2個(gè)比特即總共8個(gè)比特組成的控制信號(hào)。這種數(shù)據(jù)鎖存選擇信號(hào)是 由列控制器90內(nèi)的數(shù)據(jù)鎖存選擇器220響應(yīng)于列地址CA和起始字節(jié)信號(hào) SB而生成的。
圖28示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第二示例的修改示例 (3)的操作。與圖27—樣，圖28是與DDR相對(duì)應(yīng)的操作示例，并且與 圖27的差異在于在列方向上將要同時(shí)訪問(wèn)的列地址的組合根據(jù)輸入列地 址CA是被指定為奇數(shù)還是偶數(shù)而有所不同。具體而言，與通過(guò)將輸入列 地址CA遞增1、 2和3而獲得的CA相對(duì)應(yīng)的數(shù)據(jù)項(xiàng)被同時(shí)訪問(wèn)。換言 之，在輸入列地址CA 1的情況下，CA 1、 CA 2、 CA 3和CA 4的數(shù)據(jù)項(xiàng) 被訪問(wèn)。具體而言，列解碼器監(jiān)視輸入列地址CA的LSB (CA[O])以確 定要同時(shí)訪問(wèn)的列地址。
如圖28所示，列解碼器針對(duì)輸入列地址CA 1生成CA 1至4的內(nèi)部 解碼信號(hào)22D 0至3，然后每個(gè)字節(jié)區(qū)域的4字節(jié)數(shù)據(jù)即總16字節(jié)數(shù)據(jù)被 緩存到數(shù)據(jù)鎖存電路。然后，CA 5至8的內(nèi)部解碼信號(hào)222D 0至3在下 一時(shí)鐘周期中被生成，并且6字節(jié)數(shù)據(jù)被緩存。因此，要緩存的16字節(jié) 數(shù)據(jù)是通過(guò)偏移圖27中的4個(gè)字節(jié)來(lái)獲得的。
因此，圖28所示的讀操作和寫操作可按與圖27相同的存儲(chǔ)器配置實(shí)現(xiàn)。
圖29示出具有字節(jié)邊界功能的圖像存儲(chǔ)器的第三示例。另外，圖30 是用于說(shuō)明圖29所示的操作的圖。在第三示例中，通過(guò)在一次列訪問(wèn)中 訪問(wèn)字節(jié)區(qū)域0至3中的每一個(gè)，將字節(jié)邊界功能要輸入/輸出的4字節(jié)數(shù) 據(jù)Q 01至04傳送到/傳送自輸入瀚出總線。具體而言，與上述第一和第 二示例不同，為了訪問(wèn)與相鄰列地址的存儲(chǔ)器單位區(qū)域相對(duì)應(yīng)的4字節(jié)數(shù) 據(jù)，不從相鄰列地址的多個(gè)存儲(chǔ)器單位區(qū)域緩存8字節(jié)數(shù)據(jù)或16字節(jié)數(shù) 據(jù)。
如圖29所示，列控制器90具有列地址控制器290，并且向存儲(chǔ)器存 儲(chǔ)體92內(nèi)的字節(jié)區(qū)域0至3中的每一個(gè)內(nèi)的列偏移器電路291提供指示是 否要將列地址CA偏移1的偏移控制信號(hào)S290。每個(gè)字節(jié)區(qū)域具有列偏移 器291，用于對(duì)列偏移器的輸出進(jìn)行解碼的列解碼器222、用于利用內(nèi)部 解碼信號(hào)222D輸入/輸出1字節(jié)數(shù)據(jù)的存儲(chǔ)器單元陣列224、第二放大 器、數(shù)據(jù)鎖存電路226以及數(shù)據(jù)總線開關(guān)228。每個(gè)字節(jié)區(qū)域內(nèi)的列偏移 器291響應(yīng)于偏移控制信號(hào)S290通過(guò)將列地址CA偏移或不偏移1來(lái)將列 地址輸出到列解碼器222。數(shù)據(jù)鎖存電路226只需要保存1字節(jié)數(shù)據(jù)。W 此，數(shù)據(jù)總線開關(guān)228始終選擇數(shù)據(jù)鎖存電路226內(nèi)的1字節(jié)數(shù)據(jù)并將該 數(shù)據(jù)傳送到I/0總線。
根據(jù)示出操作的圖30，列地址控制器290響應(yīng)于輸入列地址CA 0和 起始字節(jié)信號(hào)SB對(duì)字節(jié)區(qū)域0的列偏移器291執(zhí)行控制以便將列地址CA 0偏移1以生成CA 1，并且還對(duì)其他字節(jié)區(qū)域1至3的列偏移器執(zhí)行控制 以便不將列地址CA 0偏移1。結(jié)果，在字節(jié)區(qū)域0中，1字節(jié)數(shù)據(jù)Q 04 基于與列地址CA 1相對(duì)應(yīng)的內(nèi)部解碼信號(hào)222D被訪問(wèn)，并且被鎖存到數(shù) 據(jù)鎖存電路226。另外，在其他字節(jié)區(qū)域1至3中，1字節(jié)數(shù)據(jù)Q 01、 Q 02和Q 03分別基于與列地址CA 0相對(duì)應(yīng)的內(nèi)部解碼信號(hào)222D被訪問(wèn)， 并且被鎖存到數(shù)據(jù)鎖存電路226。
如上所述，在圖29和圖30所示的第三示例中，列地址具有復(fù)雜的配 置，這是因?yàn)榱械刂肥窃谂c要訪問(wèn)的4字節(jié)數(shù)據(jù)相關(guān)聯(lián)的存儲(chǔ)器內(nèi)部生成 的，但是對(duì)大于4字節(jié)數(shù)據(jù)的字節(jié)數(shù)據(jù)的緩存操作可被消除。因此，輸入/ 輸出單元93中的配置可得以簡(jiǎn)化，并且存儲(chǔ)器存儲(chǔ)體內(nèi)的功率消耗可得
以降低。
在讀操作中，與從每個(gè)字節(jié)區(qū)域中的列解碼器222提供的列地址相對(duì) 應(yīng)的1字節(jié)數(shù)據(jù)被輸出到數(shù)據(jù)鎖存電路226，然后經(jīng)由數(shù)據(jù)總線開關(guān)228 被傳送到輸入順出端子DQ。在寫操作中，輸入到輸入順出端子DQ的4 字節(jié)數(shù)據(jù)經(jīng)由每個(gè)字節(jié)區(qū)域中的數(shù)據(jù)總線開關(guān)228被鎖存到數(shù)據(jù)鎖存電路 226。然后，鎖存的數(shù)據(jù)從每個(gè)字節(jié)區(qū)域中的列解碼器222中被寫入到與 列地址相對(duì)應(yīng)的存儲(chǔ)器。
在由列地址選擇的存儲(chǔ)器單位區(qū)域由4比特構(gòu)成的情況下，圖22所 示的存儲(chǔ)體內(nèi)的四個(gè)字節(jié)區(qū)域被配置為4比特區(qū)域，并且數(shù)據(jù)的多個(gè)組合 或一個(gè)組合按比特單位1從每個(gè)比特區(qū)域被訪問(wèn)。
接下來(lái)，描述控制圖像存儲(chǔ)器內(nèi)的輸入/輸出端子DQ和存儲(chǔ)器單元陣 列內(nèi)的總線或數(shù)據(jù)鎖存電路之間的聯(lián)系的示例。
圖31示出到具有字節(jié)邊界功能的圖像存儲(chǔ)器的輸入/輸出端子的聯(lián)系 手段。圖32示出圖31的操作。在到輸入/輸出端子的聯(lián)系手段中，如圖 32所示，與存儲(chǔ)器空間內(nèi)的列地址CA相對(duì)應(yīng)的4字節(jié)數(shù)據(jù)始終與一組輸 入/輸出端子DQ[7:0]至DQ[31:24灘關(guān)聯(lián)，并且其間的關(guān)系不會(huì)動(dòng)態(tài)地切 換。具體而言，輸入/輸出端子DQ和存儲(chǔ)器內(nèi)的總線(存儲(chǔ)器單元陣列 224的輸入/輸出總線)之間的每個(gè)關(guān)系(分配聯(lián)系)始終是固定的，而不 受起始字節(jié)信號(hào)SB的影響。因此，即使起始字節(jié)信號(hào)SB在寫入時(shí)和讀取 時(shí)是不同的，在寫入時(shí)要輸入的輸入/^T出端子DQ也與在讀取時(shí)要輸出的 輸入/輸出端子DQ相同。
圖31示出了當(dāng)訪問(wèn)延伸跨越由列地址CA選擇的4字節(jié)區(qū)域的4字節(jié) 數(shù)據(jù)時(shí)連接DQ端子的方法。該圖假定了從列地址CA 0的4字節(jié)區(qū)域中 的Bytel (Q01)執(zhí)行的讀操作(SB=1)。
在輸入/lr出端子DQ不被切換的情況下，作為Byte 1的數(shù)據(jù)存儲(chǔ)的數(shù) 據(jù)被輸出到與Byte 1相對(duì)應(yīng)的DQ端子，而不依賴于起始字節(jié)信號(hào)SB。 因此，存儲(chǔ)器單元陣列224和輸入順出緩沖器941/0之間的連接始終被固 定地分配。因此，執(zhí)行對(duì)起始字節(jié)信號(hào)SB的指定只是為了確定存儲(chǔ)器單
元陣列224中的列地址CA的哪條總線應(yīng)當(dāng)被連接到輸入/輸出緩沖器 941/0.
圖31所示的示例是與圖22所示的第一示例和圖24所示的第二示例相
對(duì)應(yīng)的配置示例，其中字節(jié)區(qū)域0至3中的每一個(gè)被分配到一對(duì)區(qū)域(奇
數(shù)列地址CA
=0和偶數(shù)列地址CA
=1)。具體而言，與圖24—樣，存
在與兩個(gè)列地址CA (即奇數(shù)列地址和偶數(shù)列地址)相對(duì)應(yīng)的存儲(chǔ)器單元
區(qū)域，并且該存儲(chǔ)器單元區(qū)域被進(jìn)一步劃分成四個(gè)字節(jié)區(qū)域。字節(jié)區(qū)域
Byte 0區(qū)域至Byte 3區(qū)域包括列解碼器到數(shù)據(jù)鎖存電路。在讀操作的情況
下，大小為一次訪問(wèn)所需數(shù)據(jù)的兩倍的數(shù)據(jù)被從字節(jié)區(qū)域輸出，并且數(shù)據(jù) 的一半即4字節(jié)數(shù)據(jù)在數(shù)據(jù)總線開關(guān)228的一組開關(guān)(圖中的八個(gè)方塊)
中的每一個(gè)處被連接到輸入/輸出緩沖器941/0。
這樣，如果輸入/輸出端子DQ不被切換，那么從存儲(chǔ)器單元的Byte 1 區(qū)域輸出的數(shù)據(jù)Q 01肯定會(huì)連接到與輸入/lT出緩沖器941/0的Byte 1相 對(duì)應(yīng)的輸入鱅出端子DQ[15:8]。因此，利用字節(jié)開始信號(hào)SB對(duì)數(shù)據(jù)總線 開關(guān)228的控制意味著對(duì)把輸入/輸出緩沖器941/0連接到與兩個(gè)列地址 CA相對(duì)應(yīng)的區(qū)域的數(shù)據(jù)鎖存電路中的任何一個(gè)的控制。
圖24所示的相應(yīng)的四個(gè)字節(jié)區(qū)域0至3內(nèi)的數(shù)據(jù)總線開關(guān)228被總體 示為圖31的數(shù)據(jù)總線開關(guān)228。因此，每個(gè)字節(jié)區(qū)域的數(shù)據(jù)總線開關(guān)228 由與圖31內(nèi)的相同輸入順出端子DQ相對(duì)應(yīng)的一對(duì)開關(guān)構(gòu)成。
圖33示出到具有字節(jié)邊界功能的圖像存儲(chǔ)器的輸入/輸出端子的聯(lián)系 手段。圖34示出圖33所示的操作。在到輸入/輸出端子的聯(lián)系手段中，如 圖34所示，與存儲(chǔ)器空間內(nèi)的列地址CA相對(duì)應(yīng)的4字節(jié)數(shù)據(jù)從根據(jù)起始 字節(jié)信號(hào)SB的起始字節(jié)開始，順序地與輸入/輸出端子群組DQ[7:0]至 DQ[31:24]相關(guān)聯(lián)，并且存儲(chǔ)器單元陣列224和輸入/輸出端子DQ的每個(gè) 群組之間的關(guān)系被動(dòng)態(tài)地切換。具體而言，輸入偷出端子DQ和存儲(chǔ)器的 總線之間的每個(gè)關(guān)系(分配聯(lián)系)被起始字節(jié)信號(hào)SB所影響，因而發(fā)生 改變。因此，如果起始字節(jié)信號(hào)SB在寫入時(shí)和讀取時(shí)不同，那么在寫入 時(shí)要輸入的輸入/lT出端子DQ則與在讀取時(shí)要輸出的輸入/輸出端子DQ不 同。
從圖34清楚可見，在起始字節(jié)SB = 1的情況下，存儲(chǔ)器內(nèi)的數(shù)據(jù)項(xiàng) Q 01至04與輸入/lT出端子群組DQ[7:0]至DQ[31:24]相關(guān)聯(lián)。具體而言， 存儲(chǔ)器單元陣列內(nèi)的總線或數(shù)據(jù)鎖存電路與輸入/輸出端子群組之間的聯(lián)系
被配置成使得起始字節(jié)數(shù)據(jù)與輸入/輸出端子DQ[7:0]相關(guān)聯(lián)，而剩余的3 字節(jié)數(shù)據(jù)根據(jù)起始字節(jié)信號(hào)SB順序地與剩余的輸入/輸出端子DQ相關(guān) 聯(lián)。因此，圖33所示的數(shù)據(jù)總線開關(guān)228具有一組輸入/輸出總線I/O總 線，存儲(chǔ)器單元陣列224的總線或數(shù)據(jù)鎖存電路，以及所有交點(diǎn)位置處的 開關(guān)。這些開關(guān)的群組受到數(shù)據(jù)鎖存選擇器221利用數(shù)據(jù)鎖存選擇信號(hào) S221進(jìn)行的接通/斷開(ON/OFF)控制，從而上述動(dòng)態(tài)關(guān)聯(lián)可得以實(shí)現(xiàn)。
這樣，根據(jù)起始字節(jié)信號(hào)SB針對(duì)存儲(chǔ)器單元陣列內(nèi)的總線或數(shù)據(jù)鎖 存電路切換輸入/輸出端子DQ。具體而言，從存儲(chǔ)器單元陣列內(nèi)的字節(jié)區(qū) 域Byte 1輸出的字節(jié)數(shù)據(jù)Q 01在SB= "1"時(shí)被連接到與輸入/ll出緩沖器 941/0的Byte 0相對(duì)應(yīng)的DQ[7:0]，并且如果SB= "1"則還被連接到 DQ[15:8]。字節(jié)區(qū)域Byte 1的字節(jié)數(shù)據(jù)Q05在SB= "3"時(shí)連接到 DQ[23:16]，并且在SB= "2"時(shí)還連接到DQ[31:24]。具體而言，圖33所 示的處于閉合狀態(tài)的四個(gè)開關(guān)的位置根據(jù)起始字節(jié)信號(hào)SB被向右偏移。
接下來(lái)，參考對(duì)與輸入順出端子的聯(lián)系的控制描述對(duì)大端排序和小端 排序之間的聯(lián)系的控制。
圖35是具有字節(jié)邊界功能并能夠與排序相對(duì)應(yīng)的圖像存儲(chǔ)器的配置 圖(1)。在該示例中，與參考圖19和圖20描述的圖像存儲(chǔ)器一樣，存 儲(chǔ)器核心350內(nèi)的配置僅與大端排序(上行模式)相對(duì)應(yīng)。具體而言，只 描述了字節(jié)邊界操作中從與起始字節(jié)信號(hào)SB相對(duì)應(yīng)的字節(jié)位置起在上行 模式下訪問(wèn)4字節(jié)數(shù)據(jù)的功能。即使在這種情況下，數(shù)據(jù)總線開關(guān)228的 開關(guān)群組也被控制，從而，用于大端排序的圖像系統(tǒng)和用于小端排序的圖 像系統(tǒng)都能實(shí)現(xiàn)適當(dāng)數(shù)據(jù)的輸入和輸出。
在圖中，模式寄存器96被提供以第二信息BMR，作為指示上行模式
或下行模式的字節(jié)組合信息，并且模式被設(shè)置為任何一種模式。但是，具 有圖29所示的列解碼器、存儲(chǔ)器單元陣列和第二放大器等等的存儲(chǔ)器核 心350只對(duì)上行模式控制作出響應(yīng)。具體而言，列控制電路只具有上行模
式控制器351，而不具有下行模式控制器。
圖35 (A)示出了上行模式的數(shù)據(jù)總線開關(guān)228。具體而言，在上行 模式(即大端排序)的情況下，存儲(chǔ)器核心350被上行模式控制器351控 制為上行模式。因此，數(shù)據(jù)總線開關(guān)228將數(shù)據(jù)鎖存電路226的4字節(jié)數(shù) 據(jù)即Byte 0至3直接連接到輸A/輸出緩沖器941/0。具體而言，存儲(chǔ)器核 心350核心數(shù)據(jù)總線cdbOOz至cdb31z被直接連接到I/O數(shù)據(jù)總線pdbOOz 至pdb31z。
另一方面，圖35 (B)示出了下行模式下的數(shù)據(jù)總線開關(guān)228。具體 而言，在下行模式(即小端排序)的情況下，存儲(chǔ)器核心350被上行模式 控制器351控制為上行模式，但數(shù)據(jù)總線開關(guān)228卻將數(shù)據(jù)鎖存電路226 的4字節(jié)數(shù)據(jù)即Byte 0、 1 、 2和3與輸入/輸出緩沖器94VO的4字節(jié)數(shù)據(jù) 即Byte 3、 2、 l和O關(guān)聯(lián)起來(lái)。在這種情況下，核心總線cdbxxz和I/O總 線pdbxxz以字節(jié)為單位互換。
在示出數(shù)據(jù)總線開關(guān)228的圖35 (B)中的示例中，在圖像存儲(chǔ)器86 內(nèi)提供了與圖19和20所示的輸入/ir出端子的切換裝置190相同的裝置。 這樣，存儲(chǔ)器核心被配置成能夠?qū)Υ蠖伺判蚧蛐《伺判蜃鞒鲰憫?yīng)，并且上 述數(shù)據(jù)總線開關(guān)228被提供來(lái)根據(jù)下行模式或上行模式互換其開關(guān)，從而 圖像存儲(chǔ)器能夠?qū)煞N排序作出響應(yīng)。
圖36是具有字節(jié)邊界功能并能夠與排序相對(duì)應(yīng)的圖像存儲(chǔ)器的配置 圖(2)。與圖35 —樣，該圖像存儲(chǔ)器具有僅能夠與上行模式控制相對(duì)應(yīng) 的存儲(chǔ)器核心配置，并且數(shù)據(jù)總線開關(guān)228根據(jù)在模式寄存器96中設(shè)置 的第二信息BMR 二 UP/DOWN被切換，從而圖像存儲(chǔ)器可對(duì)兩種模式作 出響應(yīng)。與圖35的差異在于數(shù)據(jù)總線開關(guān)228所執(zhí)行的數(shù)據(jù)切換被執(zhí)行 成使得MSB (DQ 31)和LSB (DQ 00)被互換。具體而言，除了 4個(gè)字 節(jié)外，每個(gè)字節(jié)中的8比特?cái)?shù)據(jù)也被改變了。
圖37是具有字節(jié)邊界功能并能夠與排序相對(duì)應(yīng)的圖像存儲(chǔ)器的配置 圖(3)。該圖像存儲(chǔ)器對(duì)應(yīng)于圖29所示的圖像存儲(chǔ)器，其中相應(yīng)的存儲(chǔ) 器核心350內(nèi)的相應(yīng)的四個(gè)字節(jié)區(qū)域的列地址的組合被控制為響應(yīng)于操作 模式而改變，并且從與起始字節(jié)信號(hào)SB相對(duì)應(yīng)的字節(jié)起在上行方向或下
行方向上延伸的4字節(jié)數(shù)據(jù)從四個(gè)存儲(chǔ)器陣列被輸入/輸出。
例如，當(dāng)如圖30所示的列地址CA0和起始字節(jié)SB-1時(shí)，四個(gè)字節(jié) 區(qū)域Byte 0至3的內(nèi)部列地址在上行模式下分別變?yōu)镃A 1、 CA 0、 CA 0 和CAO，并且數(shù)據(jù)項(xiàng)Q04、 QOl、 Q02和Q03從4字節(jié)的輸入/輸山端 子DQ輸A/輸出。另一方面，在下行模式的情況下，列地址分別變?yōu)镃A 0、 CAO、 CA1和CA1，并且數(shù)據(jù)項(xiàng)QOO、 QOl、 Q06和Q07從4字節(jié) 的輸入懶出端子DQ輸入順出。
這樣，要被提供給相應(yīng)存儲(chǔ)器核心內(nèi)的四個(gè)字節(jié)區(qū)域Byte 0至3的列 地址被列偏移器291根據(jù)上行模式或下行模式而切換。然后，由起始字節(jié) 信號(hào)SB和模式信號(hào)BMR唯一確定的列地址的組合經(jīng)由列偏移器291被提 供到每個(gè)存儲(chǔ)器核心350的每個(gè)字節(jié)區(qū)域。該列偏移器291根據(jù)上行模式/ 下行模式Up/Down選擇需要切換的兩個(gè)列地址之一，這兩個(gè)列地址是從來(lái) 自列地址控制器卯A的四個(gè)列地址cabyOz至caby3z中選擇出來(lái)的。具體 而言，在字節(jié)區(qū)域ByteO中，caby0z或caby3z被選擇。在字節(jié)區(qū)域Bytcl 中，cabylz或caby2z被選擇。在字節(jié)區(qū)域Byte 2中，cabylz或caby2z被 選擇。另外，在字節(jié)區(qū)域Byte3中，cabyOz或caby3z被選擇。
在單數(shù)據(jù)速率(SDR)的情況下，4字節(jié)數(shù)據(jù)只能在一次訪問(wèn)中被訪 問(wèn)，因而如參考圖29所述，保存在與每個(gè)字節(jié)區(qū)域相對(duì)應(yīng)的數(shù)據(jù)鎖存r乜 路中的1字節(jié)數(shù)據(jù)可直接被傳送到輸入/輸出總線。
另一方面，在雙數(shù)據(jù)速率(DDR)的情況下，8字節(jié)數(shù)據(jù)的4個(gè)字節(jié) 需要在一次訪問(wèn)中被輸入/lr出。因此，在圖29所示的配置中，字節(jié)區(qū)域 Byte 0至3中的每一個(gè)被提供以一塊偶數(shù)列地址(CA
=0)和一塊奇數(shù) 列地址(CA
-1)，然后由起始字節(jié)信號(hào)SB和模式信號(hào)BMR唯一確定 的列地址的組合被從列偏移器291提供到該對(duì)塊，并且所需的4字節(jié)數(shù)據(jù) 被數(shù)據(jù)總線開關(guān)228選擇并被傳送到輸入順出總線I/O總線。在這種情況 下，數(shù)據(jù)總線開關(guān)228內(nèi)的每個(gè)開關(guān)響應(yīng)于從數(shù)據(jù)鎖存選擇器221發(fā)送來(lái) 的控制信號(hào)dabyaz至dabydz選擇偶數(shù)塊或奇數(shù)塊的數(shù)據(jù)，并且將所選數(shù) 據(jù)傳送到輸入/輸出總線I/O總線。因此，數(shù)據(jù)總線的列地址dabyOz至 daby3z被從列地址控制器卯B提供到數(shù)據(jù)鎖存選擇器221，數(shù)據(jù)鎖存選擇
器221根據(jù)上行模式/下行模式Up/Down選擇需要切換的兩個(gè)字節(jié)之一， 或者四個(gè)字節(jié)區(qū)域。切換候選的組合與上述列偏移器291相同。
如圖37所示，通過(guò)控制列地址的組合，數(shù)據(jù)總線開關(guān)228內(nèi)的開關(guān) 數(shù)目可得以減少。具體而言，在圖35和36所示的數(shù)據(jù)總線開關(guān)中，當(dāng)輸 入/輸出端子DQ的數(shù)目是N個(gè)字節(jié)時(shí)，需要21^*8個(gè)開關(guān)。但是，通過(guò)控 制列地址的組合，如圖37所示，在列偏移器291和數(shù)據(jù)總線開關(guān)228中分 別需要2N個(gè)開關(guān)，因而總共需要4N個(gè)開關(guān)。因此，開關(guān)數(shù)目可以減少到 圖35和36所示的開關(guān)數(shù)目的1/4。
圖38是圖37所示的DDR存儲(chǔ)器的上行模式的操作定時(shí)圖。在該示 例中，列地址是CA1且起始字節(jié)信號(hào)SB是1，并且存儲(chǔ)在大端排序的存 儲(chǔ)器86中的數(shù)據(jù)項(xiàng)DQ 05至08被讀出。具體而言，數(shù)據(jù)項(xiàng)Q00至19和 與存儲(chǔ)器86內(nèi)的列地址相對(duì)應(yīng)的輸入/輸出端子DQ之間的關(guān)系如圖所
如上所述，在DDR存儲(chǔ)器的情況下，存儲(chǔ)器單元陣列內(nèi)的每個(gè)字節(jié) 區(qū)域具有一塊偶數(shù)列地址(CA
=0)和一塊奇數(shù)列地址(CA
=1)，然 后列地址的受控組合caby被提供到這些塊，并且用于切換數(shù)據(jù)總線的列地 址的受控組合daby被提供到數(shù)據(jù)總線開關(guān)228。
具體而言，CA 1被輸入作為基準(zhǔn)列地址CA。與該輸入一起，提供到 字節(jié)區(qū)域Byte 0至3中的每一個(gè)內(nèi)的偶數(shù)塊(CA
= "0")和奇數(shù)塊 (CA
-"1")的列地址CA被控制。列地址CA 2的列線在偶數(shù)塊的區(qū) 域(CA
-"0")中被激活。列地址CA3的列線在字節(jié)區(qū)域ByteO中被 激活，列地址CA 1的列線在奇數(shù)塊的區(qū)域(CA
= "1")中的字節(jié)區(qū)域 Bytel、 2和3中被激活。
結(jié)果，數(shù)據(jù)項(xiàng)Q 05至12被輸出到存儲(chǔ)器核心的核心總線。具體而 言，數(shù)據(jù)項(xiàng)Q08至11被輸出到偶數(shù)塊的核心總線，而數(shù)據(jù)項(xiàng)Q5至7以 及Q 12被輸出到奇數(shù)塊的核心總線。
在DDR存儲(chǔ)器中，必須將該8字節(jié)數(shù)據(jù)中的4字節(jié)數(shù)據(jù)傳送到1/0總 線。在這里，基于起始字節(jié)信號(hào)SB和列地址CA，數(shù)據(jù)總線開關(guān)僅選擇字 節(jié)區(qū)域ByteO中的偶數(shù)塊(CA
="0")的數(shù)據(jù)。結(jié)果，數(shù)據(jù)項(xiàng)Q05至08可被輸出到輸入/輸出端子DQ。
在這里，在偶數(shù)塊區(qū)域和奇數(shù)塊區(qū)域(CA[O]- "0" / "1")中的每 一個(gè)中，內(nèi)部列地址cabyaz選擇caby0z，內(nèi)部列地址cabybz選擇 cabylz， cabycz選擇caby2z，并且cabydz選擇caby3z。類似地，在偶數(shù)塊 區(qū)域和奇數(shù)塊區(qū)域(CA[O]- "0" / "1")中的每一個(gè)中，數(shù)據(jù)總線的列 地址dabyaz選擇daby0z。類似地，dabybz選擇dabylz， dabycz選擇 daby2z，并且dabydz選擇daby3z。
圖39是圖37所示的DDR存儲(chǔ)器的下行模式的操作定時(shí)圖。在該示 例中，列地址是CA 1且起始字節(jié)信號(hào)SB是2，并且存儲(chǔ)在小端排序的存 儲(chǔ)器86中的數(shù)據(jù)項(xiàng)DQ 05至08被讀出。具體而言，數(shù)據(jù)項(xiàng)Q00至19和 與存儲(chǔ)器86內(nèi)的列地址相對(duì)應(yīng)的輸入/輸出端子DQ之間的關(guān)系如圖所 示。與圖38的差異在于4字節(jié)數(shù)據(jù)和輸入/輸出端子DQ之間的關(guān)系與圖 38所示的相反。
在這種情況下，CA 1被輸入作為基準(zhǔn)列地址CA。與該輸入--起，提 供到字節(jié)區(qū)域Byte 0至3中的每一個(gè)內(nèi)的偶數(shù)塊(CA
= "0")和奇數(shù) 塊(CA
= "1")的列地址CA被控制。列地址CA 2的列線在偶數(shù)塊 (CA
= "0")中被激活。列地址CA 3的列線在字節(jié)區(qū)域Byte 3中被激 活，列地址CA 1的列線在奇數(shù)塊(CA
= "1")中的字節(jié)區(qū)域Byte 2、 1和0中被激活。
結(jié)果，數(shù)據(jù)項(xiàng)Q 05至12被輸出到存儲(chǔ)器核心的核心總線。具體而 言，數(shù)據(jù)項(xiàng)Q 08至11被輸出到偶數(shù)塊的核心總線，而數(shù)據(jù)項(xiàng)Q 5至7以 及Q 12被輸出到奇數(shù)塊的核心總線。
在DDR存儲(chǔ)器中，必須將該8字節(jié)數(shù)據(jù)中的4字節(jié)數(shù)據(jù)傳送到I/O總 線。在這里，基于起始字節(jié)信號(hào)SB和列地址CA，數(shù)據(jù)總線開關(guān)僅選擇字 節(jié)區(qū)域Byte 3中的偶數(shù)塊(CA[O]- "0")的數(shù)據(jù)Q 08，并且對(duì)于余下的 字節(jié)區(qū)域選擇奇數(shù)塊的數(shù)據(jù)項(xiàng)Q 05至07。因此，4字節(jié)數(shù)據(jù)項(xiàng)Q 05至08 可被輸出到輸A/輸出端子DQ。
在這里，在偶數(shù)塊區(qū)域和奇數(shù)塊區(qū)域(CA[O]- "0" / "1")中的每 一個(gè)中，內(nèi)部列地址cabyaz選擇caby3z，內(nèi)部列地址cabybz選擇
caby2z， cabycz選擇cabylz，并且cabydz選擇caby0z。類似地，在偶數(shù)塊 區(qū)域和奇數(shù)塊區(qū)域(CA
= "0" / "1")中的每一個(gè)中，數(shù)據(jù)總線的列 地址dabyaz選擇daby3z。類似地，dabybz選擇daby2z， dabycz選擇 daby 1 z ，并且dabydz選擇daby0z 。
如上所述，當(dāng)比較圖39中的下行模式與圖38中的上行模式時(shí)，cabyz 和dabyz在字節(jié)區(qū)域Byte 0和Byte 3之間以及字節(jié)區(qū)域Byte 1和Byte 2之 間被切換，從而模式可對(duì)應(yīng)于采取兩類排序(大端排序和小端排序)的字 節(jié)數(shù)據(jù)項(xiàng)的布置。圖40是用于說(shuō)明指定字節(jié)邊界功能的邊界的方法的 圖。在該圖中，在跨越列地址CA[7:0]=#n和#11+1的相鄰四個(gè)字節(jié)區(qū)域的 邊界進(jìn)行訪問(wèn)的字節(jié)邊界功能中，考慮了基于起始字節(jié)SB執(zhí)行邊界指定 方法的情況和基于偏移值SV執(zhí)行邊界指定方法的情況。起始字節(jié)SB=N 意味著從字節(jié)N起跨4個(gè)字節(jié)進(jìn)行訪問(wèn)，偏移值SV=N意味著從相對(duì)于列 地址的4字節(jié)區(qū)域的邊界偏移N個(gè)字節(jié)的位置起跨4個(gè)字節(jié)進(jìn)行訪問(wèn)。
在這種情況下，起始字節(jié)SB和偏移值SV在上行模式和下行模式中 根據(jù)兩種排序模式而變化。具體而言，在上行模式的情況下，由于字節(jié)數(shù) 據(jù)項(xiàng)是以Byte 0至3的方式布置的，因此SB和SV相同。但是，在下行 模式的情況下，字節(jié)數(shù)據(jù)項(xiàng)是以Byte 3至0的方式布置的，因而SB和SV 不同且處于相反關(guān)系。
因此，在圖像存儲(chǔ)器只具有起始字節(jié)信號(hào)SB端子而內(nèi)部結(jié)構(gòu)根據(jù)偏 移值SV被控制的情況下，必須根據(jù)模式是上行模式還是下行模式來(lái)決定 是不顛倒還是顛倒起始字節(jié)信號(hào)SB以獲得偏移值SV。這同樣適用于圖像 存儲(chǔ)器只具有偏移值SV端子而內(nèi)部結(jié)構(gòu)根據(jù)起始字節(jié)SB被控制的情 況。
圖41示出起始字節(jié)SB和偏移值SV的轉(zhuǎn)換電路。轉(zhuǎn)換電路410由2 個(gè)比特410
、 410[1]組成，并且由CMOS傳輸門412和413以及反相器 414和415構(gòu)成。起始字節(jié)信號(hào)SB根據(jù)指示上行模式或下行模式的計(jì)數(shù)型 信號(hào)不被顛倒或顛倒以獲得偏移值SV。如轉(zhuǎn)換電路410的真值表411所 示，在上行模式的情況下SB不被顛倒以變?yōu)镾V，但在下行模式的情況下 SB被顛倒以變?yōu)镾V。[矩形訪問(wèn)中的列地址控制]
如圖1所示，在用于將圖像存儲(chǔ)器的存儲(chǔ)器空間與圖像的像素關(guān)聯(lián)起
來(lái)的存儲(chǔ)器映射12和14E中，在由存儲(chǔ)體地址BA和行地址RA選擇的頁(yè) 區(qū)域14內(nèi)，根據(jù)圖像中的像素矩陣的布置執(zhí)行映射以便以預(yù)定的巻繞寬 度(CA Wrap)巻繞由列地址CA選擇的存儲(chǔ)器單位區(qū)域(4字節(jié)區(qū) 域)。在圖1所示的示例中，列地址CA在頁(yè)區(qū)域14內(nèi)以4為單位被巻 繞。即，列地址的巻繞寬度CA Wrap是4。列地址的該巻繞寬度也被稱為 列地址的"步長(zhǎng)"。
通過(guò)以預(yù)定的巻繞寬度巻繞由列地址選擇的存儲(chǔ)器單位區(qū)域的這種映 射，在圖像存儲(chǔ)器中頻繁進(jìn)行的矩形訪問(wèn)的效率可得以提高。具體而言， 在頁(yè)區(qū)域經(jīng)歷利用激活命令的激活操作的同時(shí)，讀命令和寫命令根據(jù)耍訪 問(wèn)的矩形區(qū)域被反復(fù)發(fā)布，從而可對(duì)同一頁(yè)區(qū)域內(nèi)的矩形區(qū)域進(jìn)行訪問(wèn)。 由于可通過(guò)執(zhí)行激活操作一次對(duì)同一頁(yè)區(qū)域內(nèi)的矩形區(qū)域進(jìn)行訪問(wèn)，因此 可進(jìn)行高效的訪問(wèn)。
如圖16所示，在這種矩形訪問(wèn)中，必須反復(fù)發(fā)布讀命令RD、存儲(chǔ)體 地址BA、列地址CA和起始字節(jié)信號(hào)SB。但是，如果存儲(chǔ)器的映射信息 或者更具體而言頁(yè)區(qū)域的列地址CA的巻繞寬度(CA Wrap)已知，則可 以提供矩形區(qū)域的起始列地址CA、矩形寬度和矩形大小，以便圖像存儲(chǔ) 器能夠在內(nèi)部自動(dòng)發(fā)布要訪問(wèn)的列地址，從而矩形區(qū)域的圖像數(shù)據(jù)可被訪 問(wèn)。在這種情況下，讀命令和列地址可被發(fā)布一次，因而不必像圖16中 那樣多次發(fā)布它們。
圖42是用于說(shuō)明利用字節(jié)邊界功能的自動(dòng)矩形訪問(wèn)的圖。在該示例 中，要訪問(wèn)的數(shù)據(jù)區(qū)域由存儲(chǔ)器映射421中的箭頭示出。在該存儲(chǔ)器映射 中，列地址CA在頁(yè)區(qū)域14內(nèi)以8為單位被巻繞。因而，列地址巻繞寬度 CA Wrap是8。因此，頁(yè)區(qū)域14右端的列地址CA是#07、柳F、 #17和 #1F (十六進(jìn)制)，并且?guī)喞@寬度CA Wrap是8。另外，要被訪問(wèn)的矩形 區(qū)域的起始地址CA是CA = #B，起始字節(jié)SB = 2，矩形區(qū)域的寬度 Rwidth-2個(gè)時(shí)鐘(4個(gè)字節(jié)x2個(gè)時(shí)鐘-8個(gè)字節(jié))，并且矩形區(qū)域的大 小是突發(fā)長(zhǎng)度BL-8 (4x8-32)。因此，矩形區(qū)域的高度是BL/Rwidth
=4。
圖43是自動(dòng)矩形訪問(wèn)的定時(shí)圖。圖44是自動(dòng)矩形訪問(wèn)中所需的內(nèi)部 列地址計(jì)算器的配置圖。為了執(zhí)行圖42所示的矩形訪問(wèn)，列地址CA = #0B/#0C、 #0C/#0D、 #13/#14、 #14/#15、 #1B/#1C、 #1C/#1D、 #23/#24和 #24/#25可在存儲(chǔ)器內(nèi)響應(yīng)于提供的列地址CA = #0B和SB = 2被發(fā)布。具 體而言，在第一訪問(wèn)中，Byte 2和3訪問(wèn)CA = #0B，而Byte 0和1訪問(wèn) CA = #0C。在第二訪問(wèn)中，列地址CA前進(jìn)1，因而8)^2和3訪問(wèn)0八= #0C，而ByteO和l訪問(wèn)CA-糾D。在該示例中，由于矩形寬度RWidth = 2，因此第三訪問(wèn)是對(duì)巻繞的列地址CA-弁13和弁14進(jìn)行的，而不是列地 址CA被偏移1之后的位置。因此，必須根據(jù)列地址巻繞寬度CA Wrap和 矩形寬度Rwidth計(jì)算第三列地址。當(dāng)利用Byte 2和3考慮該第三地址 時(shí)，要訪問(wèn)的第三CA是基于當(dāng)前列地址CA = #0C (-12 (十進(jìn)制))、 CA Wrap = 8以及RWidth = 2利用圖43所示的公式(CA + CA Wrap -Rwidth+1)以CA-12 + 8 —2+1 =19 (十進(jìn)制)=弁13 (十六進(jìn)制)的形 式獲得的。圖44示出列控制器90內(nèi)的列地址計(jì)算器。該計(jì)算器具有列 地址計(jì)數(shù)器440，其同步于與時(shí)鐘定時(shí)同步的內(nèi)部時(shí)鐘pclenz將從外部提 供的列地址CA和巻繞的列地址CA (Wrap)遞增1;計(jì)算機(jī)441，其將 CA Wrap與列地址計(jì)數(shù)器的計(jì)數(shù)值相加并減去RWidth;開關(guān)442，用于在 矩形區(qū)域被巻繞時(shí)選擇計(jì)算機(jī)441的輸出；矩形寬度計(jì)數(shù)器444，其對(duì)同 步時(shí)鐘pclenz計(jì)數(shù)并且在訪問(wèn)期間在水平訪問(wèn)上對(duì)計(jì)數(shù)值進(jìn)行計(jì)數(shù)；以及 比較器445，其檢測(cè)到矩形寬度計(jì)數(shù)器444的水平計(jì)數(shù)值widthz與矩形寬 度Rwidth相匹配，并且為開關(guān)442生成切換信號(hào)wrapz。
參考圖43所示的定時(shí)圖進(jìn)行說(shuō)明。首先，假定矩形區(qū)域大小在模式 寄存器中被設(shè)置為突發(fā)長(zhǎng)度BL = 8，并且頁(yè)區(qū)域內(nèi)列地址CA的巻繞寬度 CA Wrap = 8也被設(shè)置在模式寄存器中。然后，起始列地址CA = #0B、起 始字節(jié)SB = 2和要訪問(wèn)的矩形區(qū)域的矩形寬度Rwidth = 2在激活命令之后 與讀命令430—起被提供。響應(yīng)于此，定時(shí)時(shí)鐘pclenz與時(shí)鐘同步地被生 成，矩形寬度計(jì)數(shù)器444隨后在訪問(wèn)期間在水平方向上對(duì)計(jì)數(shù)值widthz進(jìn) 行上行計(jì)數(shù)，并且列地址計(jì)數(shù)器440從起始列地址CA =湘B開始進(jìn)行上
行計(jì)數(shù)。
針對(duì)第一訪問(wèn)發(fā)布的內(nèi)部列地址caz[7:0]是CA = #OB/#OC，如圖43所 示。在第二訪問(wèn)中，響應(yīng)于通過(guò)利用列地址計(jì)數(shù)器440將caz = #B遞增1 而獲得的列地址caz[7:0] = #C，柳C/抑D被輸出。在第三訪問(wèn)中，矩形區(qū) 域需要以矩形寬度為單位被巻繞，因而計(jì)算機(jī)441的計(jì)算值被開關(guān)442選 擇，列地址caz[7:0]-柳3被輸出，并且在響應(yīng)于該輸出執(zhí)行巻繞之后，列 地址CA = #13/#14被生成。在第四訪問(wèn)中，#14/#15被生成。在第五訪問(wèn) 中，矩形區(qū)域被巻繞并且糾B辨1C被生成。然后，#1C/#1D、 #23/#24和 #24/#25被類似地生成。
與該自動(dòng)矩形訪問(wèn)相對(duì)應(yīng)的圖像存儲(chǔ)器的配置例如在圖29中示出， 其中與字節(jié)邊界功能相對(duì)應(yīng)的四個(gè)列地址的組合被提供到四個(gè)字節(jié)區(qū)域 Byte0至3。具體而言，圖43所示的內(nèi)部列地址caz的組合被提供到每個(gè) 字節(jié)區(qū)域中的列解碼器。結(jié)果，這些列地址的數(shù)據(jù)項(xiàng)分別被從四個(gè)字節(jié)區(qū) 域輸出。
在上述示例中，矩形訪問(wèn)時(shí)的矩形寬度Rwidth是與讀命令一起提供 的，但是矩形寬度Rwidth可預(yù)先利用模式寄存器設(shè)置命令設(shè)置在模式寄存 器中。或者，矩形大小BL和矩形寬度Rwidth可與讀命令一起提供。列地 址的巻繞寬度CA Wrap由圖像系統(tǒng)預(yù)先設(shè)置，因而巻繞寬度CA Wrap設(shè) 好利用模式寄存器設(shè)置命令來(lái)設(shè)置。
這樣，在矩形訪問(wèn)的情況下，如果提供了作為起始點(diǎn)的列地址CA、 矩形寬度Rwidth和矩形大小(BL)，那么就可基于預(yù)先設(shè)置的列地址的 巻繞寬度CAWrap自動(dòng)生成要訪問(wèn)的內(nèi)部列地址。因此，可通過(guò)發(fā)布讀命 令一次來(lái)進(jìn)行矩形訪問(wèn)。
字節(jié)邊界功能可高效地訪問(wèn)跨越由列地址選擇的存儲(chǔ)器單位區(qū)域(4 字節(jié)區(qū)域)的邊界的預(yù)定字節(jié)(4個(gè)字節(jié))的數(shù)據(jù)。但是，在執(zhí)行跨頁(yè)區(qū) 域邊界的矩形訪問(wèn)的情況下，相鄰頁(yè)區(qū)域需要利用另一激活命令再次經(jīng)歷 激活操作。
圖45示出當(dāng)由字節(jié)邊界功能所進(jìn)行的訪問(wèn)到達(dá)頁(yè)區(qū)域的末尾時(shí)執(zhí)行
的存儲(chǔ)器操作的示例。該圖示出了頁(yè)區(qū)域由列地址CA[7:0]=柳0至弁FF和 右端的CA = #FF構(gòu)成的示例。在這種情況下，當(dāng)圖中箭頭所示的4字節(jié) 數(shù)據(jù)項(xiàng)被利用字節(jié)邊界功能訪問(wèn)時(shí)，當(dāng)SB = 0時(shí)這4字節(jié)數(shù)據(jù)可在上行模 式中輸出，但是當(dāng)SB = 1、 2和3時(shí)，左端的字節(jié)數(shù)據(jù)可在在頁(yè)區(qū)域右端 掉轉(zhuǎn)(turn at the right end)之后被訪問(wèn)。具體而言，在該示例中，在同一 頁(yè)區(qū)域內(nèi)再次執(zhí)行訪問(wèn)，而不執(zhí)行新的激活操作。另一方面，在下行模式 的情況下，當(dāng)SB = 0、 1和2時(shí)必須在左端掉轉(zhuǎn)以移動(dòng)到右端(巻繞， Wrap)，僅當(dāng)SB = 3時(shí)才不需要執(zhí)行掉轉(zhuǎn)。
如果進(jìn)行上述訪問(wèn)，則不必要的數(shù)據(jù)會(huì)被輸出。為了從上一頁(yè)區(qū)域的 末尾對(duì)相鄰頁(yè)區(qū)域進(jìn)行訪問(wèn)，必須發(fā)布新的激活操作對(duì)相鄰頁(yè)區(qū)域執(zhí)行激 活操作。
圖46示出當(dāng)由字節(jié)邊界功能所進(jìn)行的訪問(wèn)到達(dá)頁(yè)區(qū)域的末尾時(shí)執(zhí)行 的存儲(chǔ)器操作的另一示例。在該示例中，突發(fā)長(zhǎng)度BL被設(shè)置為8。當(dāng)確 立BL = 8時(shí)，每個(gè)存儲(chǔ)體內(nèi)的突發(fā)計(jì)數(shù)器利用BL = 8的計(jì)數(shù)器寬度對(duì)內(nèi) 部列地址反復(fù)計(jì)數(shù)。具體而言，在圖46所示的示例中，由突發(fā)計(jì)數(shù)器生 成的內(nèi)部列地址由寬度8的CA-弁k8至弁kF (16比特符號(hào))構(gòu)成。即使在 其中訪問(wèn)區(qū)域被這種計(jì)數(shù)器劃分成使用突發(fā)長(zhǎng)度BL作為基準(zhǔn)的矩形區(qū)域 的存儲(chǔ)器的情況下，當(dāng)如圖45中那樣在突發(fā)長(zhǎng)度區(qū)域CA = #k8至弁kF的 右端使用字節(jié)邊界功能時(shí)，就會(huì)產(chǎn)生與圖45相同的問(wèn)題。在圖46所示的 示例中，在上行模式時(shí)巻繞發(fā)生在SB = 1、 2和3時(shí)，而在下行模式時(shí)巻 繞發(fā)生在SB-O、 l和2時(shí)。因此，不必要的數(shù)據(jù)被輸出。
圖47示出當(dāng)由字節(jié)邊界功能所進(jìn)行的訪問(wèn)到達(dá)頁(yè)區(qū)域的末尾時(shí)執(zhí)行 的存儲(chǔ)器操作的另一示例。在該示例中，字節(jié)邊界功能是利用參考圖7描 述的矩形訪問(wèn)中的多存儲(chǔ)體訪問(wèn)功能實(shí)現(xiàn)的。具體而言，行地址RA = #n 由激活命令A(yù)CT指定。如果在讀命令RD被發(fā)布時(shí)作為基準(zhǔn)點(diǎn)的列地址 CA是頁(yè)區(qū)域右端的CA = #FF，那么就超過(guò)頁(yè)區(qū)域的邊界PB進(jìn)行訪問(wèn)， 如箭頭所示。
具體而言，在上行模式中，當(dāng)SB-1、 2和3時(shí)，對(duì)RA-如的頁(yè)區(qū) 域內(nèi)的CA = #FF的字節(jié)數(shù)據(jù)以及RA = #n + 1的頁(yè)區(qū)域內(nèi)的CA = #00的字
節(jié)數(shù)據(jù)進(jìn)行訪問(wèn)。在下行模式中，當(dāng)SB = 0、 1和2時(shí)，對(duì)RA = #n的頁(yè) 區(qū)域內(nèi)的CA = #FF的字節(jié)數(shù)據(jù)以及RA = #n + 1的頁(yè)區(qū)域內(nèi)的CA =湘0的 字節(jié)數(shù)據(jù)進(jìn)行訪問(wèn)。在這種情況下，需要對(duì)相鄰頁(yè)區(qū)域進(jìn)行訪問(wèn)，因而具 有與激活命令A(yù)CT —起提供的行地址RA = #n的頁(yè)區(qū)域被激活，并且響應(yīng) 于與讀命令RD —起提供的列地址CA = #FF和起始字節(jié)信號(hào)SB = 2，具有 相鄰行地址RA =紐+ 1的頁(yè)區(qū)域被激活。從而，多個(gè)存儲(chǔ)體內(nèi)的字線響 應(yīng)于一個(gè)激活命令A(yù)CT而被激活。
當(dāng)執(zhí)行控制以使得多個(gè)存儲(chǔ)體被同時(shí)激活時(shí)，所需區(qū)域的數(shù)據(jù)可被經(jīng) 濟(jì)地輸入/輸出，即使在頁(yè)區(qū)域末尾處需要字節(jié)邊界功能時(shí)也是如此。
在將圖像數(shù)據(jù)存儲(chǔ)到存儲(chǔ)器并訪問(wèn)與任意像素相對(duì)應(yīng)的數(shù)據(jù)時(shí)，字節(jié) 邊界功能可髙效地輸入/輸出數(shù)據(jù)。在除圖像存儲(chǔ)器之外的其他應(yīng)用中，字 節(jié)邊界功能也具有同樣的益處。
圖48至圖50是用于說(shuō)明字節(jié)邊界功能的其他應(yīng)用的圖。圖48和49 對(duì)應(yīng)于傳統(tǒng)示例，圖50對(duì)應(yīng)于本實(shí)施例。根據(jù)存儲(chǔ)器的配置。多個(gè)字節(jié) 區(qū)域被分配到同一列地址CA，并且在一次訪問(wèn)中對(duì)分配到同一列地址CA 的多個(gè)字節(jié)數(shù)據(jù)項(xiàng)進(jìn)行訪問(wèn)。在這種結(jié)構(gòu)中，當(dāng)處理分配到同一列地址 CA的固定字節(jié)大小(字配置)的數(shù)據(jù)時(shí)，可高效地訪問(wèn)存儲(chǔ)器。
但是，存在系統(tǒng)要處理的數(shù)據(jù)的大小小于存儲(chǔ)器的字配置的大小的情 況。作為對(duì)這種情況的對(duì)策，有一種進(jìn)行填充(padding)以便使字配置大 小或更小的數(shù)據(jù)不會(huì)延伸跨越多個(gè)列地址CA區(qū)域的方法。在圖48所示的 示例中，存儲(chǔ)器的字配置被設(shè)置為4字節(jié)(見圖中的483)，并且要處現(xiàn) 的數(shù)據(jù)的大小單位可能是1字節(jié)(圖中280的格式A) 、 2字節(jié)(同一處 的格式B)或4字節(jié)(同一處的格式C)。因此，通過(guò)將數(shù)據(jù)存儲(chǔ)在Byte O是基準(zhǔn)點(diǎn)的位置中，防止了 4字節(jié)數(shù)據(jù)延伸跨越列地址CA。 2字節(jié)數(shù)據(jù) 被存儲(chǔ)在Byte 0和Byte 2是基準(zhǔn)點(diǎn)的位置中。1字節(jié)數(shù)據(jù)可被存儲(chǔ)在Byte 0、 Bytel、 Byte2和Byte3中任何一個(gè)是基準(zhǔn)點(diǎn)的位置中。
假定存在這樣的情況，即大小為2字節(jié)、4字節(jié)、1字節(jié)、2字節(jié)、2 字節(jié)和1字節(jié)的數(shù)據(jù)0至5被連續(xù)存儲(chǔ)在存儲(chǔ)器中，就像圖中所示的寫數(shù)
據(jù)482那樣。在這種情況下，通過(guò)執(zhí)行如圖中481那樣的寫操作，在存儲(chǔ) 器內(nèi)的若干字節(jié)區(qū)域中執(zhí)行了填充，如圖中483所示，并且實(shí)際上總共有 4字節(jié)的區(qū)域未被用于存儲(chǔ)數(shù)據(jù)。在這種情況下，存儲(chǔ)器的量未被有效使 用。但是，通過(guò)利用列地址CA以4字節(jié)為單位輸出數(shù)據(jù)，每個(gè)數(shù)據(jù)項(xiàng)可 在一次列地址訪問(wèn)中被讀取，因而讀取速度增大了。
但是，為了消除上述的冗余存儲(chǔ)容量，可以在不執(zhí)行填充的情況下將 數(shù)據(jù)項(xiàng)連續(xù)存儲(chǔ)在存儲(chǔ)器的字節(jié)區(qū)域中。例如，如圖49中491所示，數(shù) 據(jù)在三個(gè)周期中利用寫命令WR被寫入，然后數(shù)據(jù)可被存儲(chǔ)在存儲(chǔ)器內(nèi)的 字節(jié)區(qū)域中，如圖中493所示。
通過(guò)以圖49所示的方式寫入數(shù)據(jù)，可以有效地利用存儲(chǔ)器的存儲(chǔ)容 量。但是，在數(shù)據(jù)被跨越不同的列地址區(qū)域存儲(chǔ)的情況下，例如數(shù)據(jù)3中 的2字節(jié)數(shù)據(jù)項(xiàng)B03和B13或者數(shù)據(jù)1中的4字節(jié)數(shù)據(jù)項(xiàng)C 01至31 ，在 傳統(tǒng)存儲(chǔ)器中讀和寫無(wú)法在一次訪問(wèn)中執(zhí)行，因而需要進(jìn)行兩次訪問(wèn)。如 圖中491所示，讀命令RD需要被發(fā)布兩次以讀取數(shù)據(jù)4，從而降低了訪 問(wèn)效率。
因此，如圖50中500所示，通過(guò)發(fā)布讀命令RD—次并利用字節(jié)邊界 功能指定起始字節(jié)信號(hào)SB = 3，延伸跨越不同的列地址的數(shù)據(jù)3 (B03和 B13)可被訪問(wèn)。因此，具有字節(jié)邊界功能的存儲(chǔ)器可實(shí)現(xiàn)存儲(chǔ)器可用性 的改善，而不會(huì)降低訪問(wèn)性能。
接下來(lái)描述用于字節(jié)邊界功能的存儲(chǔ)器控制器。圖像處理系統(tǒng)是參考 圖8描述的，其中圖像處理控制器81和存儲(chǔ)器控制部分(存儲(chǔ)器控制 器)82被包括在圖像處理系統(tǒng)內(nèi)的圖像處理芯片80中。
圖51是圖像處理系統(tǒng)的配置圖。與圖8 —樣，圖像處理系統(tǒng)由圖像 處理控制器81、存儲(chǔ)器控制器82和圖像存儲(chǔ)器86構(gòu)成。圖像處理控制器 81被配置為執(zhí)行例如MPEG解碼處理。圖像處理部分81具有熵解碼處 理器510，經(jīng)編碼和壓縮的流數(shù)據(jù)STM被輸入其中；逆量化和逆DCT處 理器511，用于基于DCT系數(shù)DCT-F執(zhí)行數(shù)據(jù)處理；內(nèi)預(yù)測(cè)部分512;互 預(yù)測(cè)部分513，用于使存儲(chǔ)器控制器82基于運(yùn)動(dòng)向量MV和宏塊劃分信息
MBdiv讀取參考圖像；以及過(guò)程選擇部分515。存儲(chǔ)器控制器82執(zhí)行存儲(chǔ) 器控制，包括圖像處理控制器81和圖像存儲(chǔ)器86之間的命令和地址的發(fā) 布。從過(guò)程選擇部分515輸出的經(jīng)解碼的圖像數(shù)據(jù)D-IMG被存儲(chǔ)器控制 器82存儲(chǔ)到圖像存儲(chǔ)器86中。另外，互預(yù)測(cè)部分513的參考圖像讀取控 制器514經(jīng)由存儲(chǔ)器控制器82從圖像存儲(chǔ)器86獲取參考圖像的數(shù)據(jù)R-IMG，并且將參考圖像的數(shù)據(jù)發(fā)送到過(guò)程選擇部分515。
MPEG解碼器基于根據(jù)運(yùn)動(dòng)向量從存儲(chǔ)器讀取的過(guò)去圖像或未來(lái)圖像 內(nèi)的參考圖像R-IMG并且基于參考圖像和當(dāng)前圖像數(shù)據(jù)之間的差別數(shù)據(jù)對(duì) 當(dāng)前圖像數(shù)據(jù)進(jìn)行解碼。因此，頻繁地執(zhí)行這樣一個(gè)操作，其中位于運(yùn)動(dòng) 向量位置的矩形參考圖像被從暫時(shí)存儲(chǔ)在圖像存儲(chǔ)器86中的圖像讀出。 在該矩形訪問(wèn)控制中，通過(guò)使用具有字節(jié)邊界功能的圖像存儲(chǔ)器86和與 字節(jié)邊界功能相對(duì)應(yīng)的存儲(chǔ)器控制器82，可提高訪問(wèn)效率。
圖52示出存儲(chǔ)器控制部分(存儲(chǔ)器控制器)的輸入和輸出信號(hào)。圖 53是用于說(shuō)明作為幀圖像內(nèi)的讀取目標(biāo)的參考圖像區(qū)域的圖。在幀圖像 FM-IMG中，左上方表示像素坐標(biāo)的原點(diǎn)(0， 0)。為了指定矩形參考閣 像RIMG的區(qū)域，需要矩形左上的坐標(biāo)(POSX， POSY)以及長(zhǎng)度和寬度 的大小SIZEY和SIZEX。因此，圖像處理部分內(nèi)的參考圖像讀取控制器 514將指定參考圖像RIMG的區(qū)域的上述信息項(xiàng)(POSX， POSY)、 SIZEY和SIZEX提供給存儲(chǔ)器控制器82。此外，直接存儲(chǔ)器訪問(wèn)控制信 號(hào)DMA-CON在參考圖像讀取控制器514和存儲(chǔ)器控制器82之間被輸入/ 輸出。
另一方面，存儲(chǔ)器控制器82基于指定參考圖像區(qū)域的信總項(xiàng) (POSX， POSY) 、 SIZEY和SIZEX計(jì)算存儲(chǔ)器空間內(nèi)的地址Add (存 儲(chǔ)體地址、行地址、列地址)，并將命令CMD、地址Add、多存儲(chǔ)體訪 問(wèn)信息SA'、起始字節(jié)信號(hào)SB、寫數(shù)據(jù)Data等等提供給存儲(chǔ)器86。另 外，存儲(chǔ)器控制器82接收從存儲(chǔ)器86讀取的讀數(shù)據(jù)Data。
圖54是存儲(chǔ)器控制器的詳細(xì)配置圖。存儲(chǔ)器控制器82具有接口控制 器541-1至N和地址/命令生成部分542-1至N,其中接口控制器541-1至 N接收要訪問(wèn)的圖像區(qū)域的信息項(xiàng)POSX、 POSY、 SIZEX和SIZEY以及來(lái)自如上述圖像處理控制器中那樣請(qǐng)求訪問(wèn)存儲(chǔ)器的訪問(wèn)請(qǐng)求源塊81-1至 81-N的寫數(shù)據(jù)Data,地ih/命令生成部分542-1至N經(jīng)由這些接口部分接 收上述參考圖像信息項(xiàng)并且生成地址和命令。這些接口控制器和地址/命令 生成部分應(yīng)當(dāng)由仲裁電路540來(lái)激活或仲裁。被仲裁電路540選擇和激活 的地址/命令生成部分542經(jīng)由選擇器SEL將命令CMD、地址Add (存儲(chǔ) 體地址、行地址、列地址)、多存儲(chǔ)體訪問(wèn)信息SA'、起始字節(jié)信號(hào)SB 等等發(fā)布給存儲(chǔ)器86。因此，對(duì)于被仲裁選擇的訪問(wèn)請(qǐng)求源塊，存儲(chǔ)器控 制器82控制對(duì)存儲(chǔ)器86進(jìn)行的訪問(wèn)并且讀數(shù)據(jù)或?qū)憯?shù)據(jù)。另外，存儲(chǔ)器 控制器82以所需頻率向存儲(chǔ)器作出刷新請(qǐng)求。
由存儲(chǔ)器控制器82發(fā)布的命令CMD例如包括模式寄存器設(shè)置命令、 激活命令、讀命令、寫命令、預(yù)充電命令、刷新命令和正常SDRAM中所 需的其他命令。此外，在存儲(chǔ)器控制器82內(nèi)的設(shè)置寄存器543中，設(shè)賈 了幀圖像FM-IMG的左上像素的地址、存儲(chǔ)器映射信息和關(guān)于存儲(chǔ)器86 中提供的功能的信息。存儲(chǔ)器中提供的功能是多存儲(chǔ)體訪問(wèn)功能、切換與 排序相對(duì)應(yīng)的數(shù)據(jù)布置的功能以及其他功能。存儲(chǔ)器中提供的功能的存在 性(控制目標(biāo))在設(shè)置寄存器543中設(shè)置。
圖55是用于說(shuō)明由參考圖像讀取控制器514中的互預(yù)測(cè)部分513執(zhí)行 的計(jì)算的圖。在MPEG圖像的情況下，宏塊MB是處理的單位。宏塊MB 由16 x 16像素的亮度數(shù)據(jù)以及8 x 8像素的色差(Cb， Cr)數(shù)據(jù)(Y:U:V =4:2:0)構(gòu)成。包括通過(guò)將宏塊MB—分為四而獲得的8 X 8像素的亮度數(shù) 據(jù)的1/4宏塊QMB是用于處理運(yùn)動(dòng)向量MV和參考圖像RIMG的單位。 當(dāng)當(dāng)前被處理的宏塊MB的左上坐標(biāo)是(MBaddrx， MBaddry)，其宏塊 劃分信息是Mbdivx、 Mbdivy，并且運(yùn)動(dòng)向量是MV = (MVx， MVy) 時(shí)，計(jì)算處理器515利用圖中所示的計(jì)算公式來(lái)獲得參考圖像RIMG的左 上坐標(biāo)(POSX， POSY)、寬度SIZEX和高度SIZEY。該寬度SIZEX被 設(shè)置為在對(duì)存儲(chǔ)器的一次訪問(wèn)中輸入/輸出的字節(jié)數(shù)目的倍數(shù)，并且高度 SIZEY被設(shè)置為垂直方向上的像素?cái)?shù)。
按上述方式計(jì)算的參考圖像指定信息(POSX， POSY) 、 SIZEY和 SIZEX從參考圖像控制器514被輸出到存儲(chǔ)器控制器82，并且基于參考圖
像指定信息、存儲(chǔ)器映射信息和設(shè)置寄存器542中設(shè)置的幀區(qū)域中的左上 地址，存儲(chǔ)器控制器82內(nèi)的命令/地址生成部分542生成矩形訪問(wèn)中所需 的存儲(chǔ)器空間的地址。
圖56示出由參考圖像讀取控制器514中的互預(yù)測(cè)部分513執(zhí)行的計(jì)算 的示例。這是圖55的具體示例。首先，宏塊MB的左上坐標(biāo)是 (MBaddrx， MBaddry) = (0和0)，宏塊劃分信息是Mbdivx、 Mbdivy = 8，并且運(yùn)動(dòng)向量MV- (MVx， MVy) = (13和4)，因而參考圖像 RIMG的左上坐標(biāo)(POSX, POSY)、寬度SIZEX和高度SIZEY在下列 計(jì)算中獲得
POSX = 0 + 8 + 13 = 21
POSY = 0 + 8 + 4=12
SIZEX-8， SIZEY =8
參考圖像RIMG的矩形區(qū)域不符合由列地址選擇的4字節(jié)區(qū)域的單 位。為了使該矩形區(qū)域符合4字節(jié)區(qū)域的單位，需要訪問(wèn)具有左上坐標(biāo)
(20和12)、寬度12和高度8的區(qū)域，例如圖56中的放大區(qū)域E-RIMG。但是，通過(guò)使用字節(jié)邊界功能，可跨越4字節(jié)單位的邊界進(jìn)行-貝-有字節(jié)單位的訪問(wèn)。這樣，當(dāng)對(duì)諸如MPEG圖像這樣的參考圖像數(shù)據(jù)進(jìn)行 訪問(wèn)時(shí)，字節(jié)邊界功能對(duì)提高訪問(wèn)效率作出了貢獻(xiàn)。
圖57示出存儲(chǔ)器映射的示例。與圖l所示的存儲(chǔ)器映射12—樣，圖 像的像素和存儲(chǔ)器空間內(nèi)的頁(yè)區(qū)域14就像在存儲(chǔ)器映射12中那樣與彼此 關(guān)聯(lián)，并且相鄰的頁(yè)區(qū)域被部署為具有不同的存儲(chǔ)體地址BA。頁(yè)區(qū)域14 是由存儲(chǔ)體地址BA和行地址RA選擇的區(qū)域，并且每個(gè)頁(yè)區(qū)域14由分別 由列地址選擇的多個(gè)存儲(chǔ)器單位區(qū)域.(4字節(jié)區(qū)域)構(gòu)成。在圖57所示的 示例中，每個(gè)頁(yè)區(qū)域14是用于存儲(chǔ)64像素xl6像素的圖像數(shù)據(jù)的單位。
圖58示出存儲(chǔ)器映射12中的頁(yè)區(qū)域14的配置。由存儲(chǔ)體BANK0內(nèi) 的行地址RA 0指定的頁(yè)區(qū)域14具有由列地址CA 0至255指示的存儲(chǔ)器 單位區(qū)域。每個(gè)列地址選擇4個(gè)字節(jié)，并且每個(gè)列地址CA的巻繞寬度
(步長(zhǎng)寬度)是16。因此，頁(yè)區(qū)域14具有64 (=4x16)個(gè)字節(jié)的寬度和 16 (=256/16)個(gè)字節(jié)的高度。
圖59示出圖56所示的參考圖像區(qū)域在存儲(chǔ)器映射圖上的布置。如圖 59所示，參考圖像區(qū)域RIMG具有左上坐標(biāo)(21和12)、寬度8和高度 8，因而對(duì)應(yīng)于寬度為8字節(jié)且高度為8字節(jié)的存儲(chǔ)器區(qū)域，該存儲(chǔ)器區(qū) 域從作為前導(dǎo)地址的列地址CA 5中的字節(jié)BY 1開始形成。具體而言，矩 形訪問(wèn)區(qū)域中的左端591相對(duì)于從列地址CA獲得的邊界590偏移1個(gè)字 節(jié)(圖中的592)。因此，存儲(chǔ)體地址BA 0和行地址RA 0與激活命令 ACT —起被發(fā)布到具有上述字節(jié)邊界功能的存儲(chǔ)器，并且起始列地址CA 5、 CA6至117和CA118以及起始字節(jié)信號(hào)SB-1與讀命令RD (或?qū)懨?令WR) —起被連續(xù)發(fā)布。另外，對(duì)于具有圖42至44所示的自動(dòng)內(nèi)部列 地址生成功能的存儲(chǔ)器，列地址巻繞寬度CAWrap-16被設(shè)置，并且起始 列地址CA 5、起始字節(jié)信號(hào)SB = 1、矩形寬度Rwidth = 2以及突發(fā)長(zhǎng)度 BL-16與讀命令RD (或?qū)懨頦R) —起被發(fā)布。
圖60示出參考圖像區(qū)域在存儲(chǔ)器映射圖上的另一布置。在該圖中， 參考圖像區(qū)域RIMG延伸跨越相鄰頁(yè)區(qū)域14-0和14-1。具體而言，參考 圖像區(qū)域RIMG超過(guò)了頁(yè)區(qū)域的邊界600。在這種情況下，如果存儲(chǔ)器具 有圖7所述的多存儲(chǔ)體訪問(wèn)功能，那么通過(guò)發(fā)布多存儲(chǔ)體訪問(wèn)信息SA'， 就可利用激活命令一次來(lái)進(jìn)行訪問(wèn)。在存儲(chǔ)器不具有多存儲(chǔ)體訪問(wèn)功能的 情況下，需要向存儲(chǔ)體BANK0和1多次發(fā)布激活命令來(lái)進(jìn)行訪問(wèn)。因 此，存儲(chǔ)器控制器需要預(yù)先在寄存器中設(shè)置要控制的圖像存儲(chǔ)器是否具有 多存儲(chǔ)體訪問(wèn)功能，然后對(duì)圖像存儲(chǔ)器的訪問(wèn)控制需要響應(yīng)于該設(shè)置信總 被改變。
圖61是針對(duì)沒有字節(jié)邊界功能的存儲(chǔ)器的存儲(chǔ)器控制器的定時(shí)圖。 這是對(duì)圖59所示的參考圖像RIMG的訪問(wèn)示例。傳統(tǒng)的SDRAM不具有 字節(jié)邊界功能。在這種情況下，存儲(chǔ)器控制器必須執(zhí)行圖61所示的控 制。
在圖61中，示出了在參考圖像讀取控制器和存儲(chǔ)器控制器之間交換 的信號(hào)610以及在存儲(chǔ)器控制器和圖像存儲(chǔ)器之間交換的信號(hào)611。如上 所述，參考圖像讀取控制器514將關(guān)于左上坐標(biāo)POSX、 POSY、寬度 SIZEX和高度SIZEY的信息與對(duì)存儲(chǔ)器的訪問(wèn)請(qǐng)求REQ —起發(fā)送到存儲(chǔ)
器控制器，存儲(chǔ)器控制器隨后響應(yīng)于發(fā)送的信息返回確認(rèn)信號(hào)ACK。假定 存儲(chǔ)器映射信息和幀圖像的左上原點(diǎn)的地址預(yù)先在設(shè)置寄存器中設(shè)置。
響應(yīng)于該訪問(wèn)請(qǐng)求REQ，存儲(chǔ)器控制器向圖像存儲(chǔ)器發(fā)布激活命令 ACT、存儲(chǔ)體地址BA = 0和行地址RA = 0，并且致使存儲(chǔ)器執(zhí)行激活操 作。然后，存儲(chǔ)器控制器同步于時(shí)鐘CLK發(fā)布讀命令RD、存儲(chǔ)體地址 BA-0和列地址CA5、 6、 7至117、 118、 119 (24次)，并且24次接收 4字節(jié)數(shù)據(jù)。然后，存儲(chǔ)器控制器將選通信號(hào)STB的電平改變?yōu)镠電平， 并且將接收到的數(shù)據(jù)發(fā)送到讀取控制器。.
圖62是針對(duì)具有字節(jié)邊界功能的存儲(chǔ)器的存儲(chǔ)器控制器的定時(shí)圖。 該圖示出了對(duì)圖59所示的參考圖像RIMG的訪問(wèn)示例，并且控制是在存 儲(chǔ)器具有字節(jié)邊界功能時(shí)執(zhí)行的。在該圖中，示出了在參考圖像讀取控制
器和存儲(chǔ)器控制器之間交換的信號(hào)620以及在存儲(chǔ)器控制器和圖像存儲(chǔ)器 之間交換的信號(hào)621。
在這種情況下，與圖61所示相同的信號(hào)被從參考圖像讀取控制器發(fā) 送到存儲(chǔ)器控制器。存儲(chǔ)器控制器向圖像存儲(chǔ)器發(fā)布激活命令A(yù)CT、存儲(chǔ) 體地址BA = 0和行地址RA = 0，并且致使存儲(chǔ)器執(zhí)行激活操作。然后， 存儲(chǔ)器控制器發(fā)布讀命令RD、存儲(chǔ)體地址BA = 0、列地址CA = 5、 6至 117、 118 (16次)和起始字節(jié)信號(hào)SB-Ol，并且16次接收4字節(jié)數(shù)據(jù)。 此外，存儲(chǔ)器控制器將選通信號(hào)STB的電平改變?yōu)镠電平，并且將接收 到的64字節(jié)數(shù)據(jù)發(fā)送到讀取控制器。由于存儲(chǔ)器具有字節(jié)邊界功能，因 此讀命令可以只被發(fā)布16次，從而提高了訪問(wèn)效率。
另外，雖然未示出，但是在具有圖42至44所示的自動(dòng)內(nèi)部列地址生 成功能的存儲(chǔ)器中，列地址巻繞寬度CAWrap-16可被預(yù)先設(shè)置，并且起 始列地址CA 5、起始字節(jié)信號(hào)SB = 01、矩形寬度Rwi她=2和突發(fā)長(zhǎng)度 BL-16可與讀命令RD—起被發(fā)布。響應(yīng)于該發(fā)布，圖像存儲(chǔ)器在內(nèi)部自 動(dòng)生成列地址，并且在16個(gè)周期中輸出矩形區(qū)域的4字節(jié)數(shù)據(jù)。存儲(chǔ)器 控制器連續(xù)16次接收4字節(jié)數(shù)據(jù)。
圖63是針對(duì)沒有字節(jié)邊界功能和多存儲(chǔ)體訪問(wèn)功能的存儲(chǔ)器的存儲(chǔ) 器控制器的定時(shí)圖。該示例是圖60所示的參考圖像RIMG被訪問(wèn)的示
例，并且示出了對(duì)不具有多存儲(chǔ)體訪問(wèn)功能的圖像存儲(chǔ)器執(zhí)行的控制。在
圖中，示出了在參考圖像讀取控制器和存儲(chǔ)器控制器之間交換的信號(hào)630 以及在存儲(chǔ)器控制器和圖像存儲(chǔ)器之間交換的信號(hào)631。
如圖45所示，沒有多存儲(chǔ)體功能的存儲(chǔ)器無(wú)法訪問(wèn)跨越存儲(chǔ)體邊界 的區(qū)域。因此，在這種情況下，存儲(chǔ)器控制器發(fā)布激活命令A(yù)CT、 BA = 0 和RA - 0以使頁(yè)區(qū)域14-0執(zhí)行激活操作，還發(fā)布讀命令RD、存儲(chǔ)體地址 BA-O和列地址CA-15至127，并且接收8字節(jié)的數(shù)據(jù)。此外，存儲(chǔ)器 控制器發(fā)布激活命令A(yù)CT、 BA = 1和RA = 0以使頁(yè)區(qū)域14-1執(zhí)行激活操 作，還發(fā)布讀命令RD、存儲(chǔ)體地址BA = 1和列地址CA = 0、 1至112和 113，并且接收16字節(jié)的數(shù)據(jù)。存儲(chǔ)器控制器隨后將接收到的24字節(jié)數(shù) 據(jù)發(fā)送到參考圖像讀取控制器。
圖64是針對(duì)具有多存儲(chǔ)體訪問(wèn)功能和字節(jié)邊界功能的存儲(chǔ)器的存儲(chǔ) 器控制器的定時(shí)圖。該圖也是圖60所示的參考圖像RIMG被訪問(wèn)的示 例。在圖中，示出了在參考圖像讀取控制器和存儲(chǔ)器控制器之間交換的信 號(hào)640以及在存儲(chǔ)器控制器和圖像存儲(chǔ)器之間交換的信號(hào)641。
存儲(chǔ)器控制器與激活命令A(yù)CT —起發(fā)布存儲(chǔ)體地址BA = 0、行地址 RA = 0以及多存儲(chǔ)體訪問(wèn)信息SA' = 10 (表明對(duì)橫向的兩個(gè)相鄰存儲(chǔ)體的 訪問(wèn))。響應(yīng)于該發(fā)布，圖像存儲(chǔ)器對(duì)存儲(chǔ)體BA-O執(zhí)行激活操作。存 儲(chǔ)器控制器隨后與讀命令RD —起順序發(fā)布起始字節(jié)信號(hào)SB = 01 、存儲(chǔ)體 地址BA和列地址CA。響應(yīng)于該列地址CA = 15，圖像存儲(chǔ)器對(duì)BA = 1 的存儲(chǔ)體執(zhí)行激活操作。存儲(chǔ)器控制器響應(yīng)于發(fā)布了 16次的讀命令RD接 收16字節(jié)數(shù)據(jù)。此外，存儲(chǔ)器控制器將接收到的16字節(jié)數(shù)據(jù)發(fā)送到參考 圖像讀取控制器。
這樣，即使在數(shù)據(jù)跨不同存儲(chǔ)體邊界的情況下，存儲(chǔ)器控制器也可向 具有多存儲(chǔ)體訪問(wèn)功能的存儲(chǔ)器發(fā)布激活命令一次。
圖65是存儲(chǔ)器控制器的控制操作的流程圖。首先，主機(jī)CPU在存儲(chǔ) 器控制器內(nèi)的設(shè)置寄存器中設(shè)置多存儲(chǔ)體激活功能的開啟/關(guān)閉(Sl)。參 考圖像讀取控制器基于運(yùn)動(dòng)向量信息、宏塊劃分信息和目標(biāo)宏塊信息計(jì)算 參考圖像塊的坐標(biāo)(POSX， POSY)和大小(SIZEX， SIZEY) (S2)，
并且將矩形訪問(wèn)請(qǐng)求與用于矩形訪問(wèn)的矩形訪問(wèn)參數(shù)一起發(fā)布給存儲(chǔ)器控
制器(S3)。
存儲(chǔ)器控制器基于這些矩形參數(shù)(POSX， POSY) (SIZEX， SIZEY)以及在設(shè)置寄存器中設(shè)置的存儲(chǔ)器映射圖信息和關(guān)于幀圖像地址 的信息計(jì)算在進(jìn)行矩形訪問(wèn)將要發(fā)布的BA、 RA、 CA、 SB和SA' (S4)。當(dāng)多存儲(chǔ)體激活功能開啟時(shí)(S5中的"是")，存儲(chǔ)器控制器接 收讀數(shù)據(jù)，同時(shí)將BA、 RA和SA'與激活命令A(yù)CT —起發(fā)布，并且還將 BA、 CA和SB與讀命令RD —起發(fā)布(S6、 S7和S8)。在寫操作的情況 下，存儲(chǔ)器控制器輸出寫數(shù)據(jù)，同時(shí)將BA、 CA和SB與寫命令WR而不 是讀命令一起順序發(fā)布。
此外，當(dāng)多存儲(chǔ)體激活功能關(guān)閉時(shí)(S5中的"否")，存儲(chǔ)器控制器 檢査被請(qǐng)求的矩形是否延伸跨越了頁(yè)區(qū)域(即存儲(chǔ)體)(S9)。如果矩形 沒有延伸跨越存儲(chǔ)體(S9中的"否")，那么存儲(chǔ)器控制器接收讀數(shù)據(jù)， 同時(shí)將BA和RA與激活命令A(yù)CT —起發(fā)布，并且還將BA、 CA和SB與 讀命令RD—起發(fā)布(SIO、 11和12)。在寫操作的情況下，存儲(chǔ)器控制 器輸出寫數(shù)據(jù)，同時(shí)將BA、 CA和SB與寫命令WR而不是讀命令一起順 序發(fā)布。
此外，如果矩形延伸跨越存儲(chǔ)體(S9中的"是")，那么字節(jié)邊界功 能就不能被使用，因此存儲(chǔ)器控制器計(jì)算圖56所示的放大矩形區(qū)域E-RIMG的坐標(biāo)POSX和寬度SIZEX，并且計(jì)算與計(jì)算出的坐標(biāo)和寬度相對(duì) 應(yīng)的左上坐標(biāo)的地址BA、 RA和CA (S13)。然后，存儲(chǔ)器控制器接收 讀數(shù)據(jù)，同時(shí)將BA和RA與激活命令A(yù)CT—起向放大矩形區(qū)域發(fā)布，并 且還將BA和CA與讀命令RD —起向放大矩形區(qū)域發(fā)布(S15、 16和 17)。然后， 一旦對(duì)存儲(chǔ)體內(nèi)的左上坐標(biāo)的讀取完成(S17中的"是"和 S14中的"是")，則生成預(yù)充電命令一次。然后，對(duì)下一存儲(chǔ)體生成激 活命令，并且接收讀數(shù)據(jù)，同時(shí)將BA和CA與讀命令RD —起順序發(fā)布 (S19、 S16和17)。 一旦存儲(chǔ)體內(nèi)的所有數(shù)據(jù)項(xiàng)都被接收(S17中的 "是")并且對(duì)所有數(shù)據(jù)項(xiàng)的讀取都完成(S18)，存儲(chǔ)器控制則結(jié)束。 應(yīng)當(dāng)注意，當(dāng)在存儲(chǔ)器控制器的設(shè)置寄存器中字節(jié)邊界功能被設(shè)置為
關(guān)閉時(shí)，存儲(chǔ)器控制器通過(guò)執(zhí)行圖65的配置S13至S18來(lái)發(fā)布激活命 令、讀命令和所需的地址，與圖61 —樣。
這樣，存儲(chǔ)器控制器可將字節(jié)邊^(qū)^功能的開啟和關(guān)閉以及多存儲(chǔ)體激 活功能的開啟和關(guān)閉設(shè)置到內(nèi)置的設(shè)置寄存器中，并且根據(jù)要控制的圖像 存儲(chǔ)器的功能適當(dāng)?shù)匕l(fā)布所需的命令和地址以及多存儲(chǔ)體信息、起始字節(jié) 信息和諸如上行模式、下行模式和交替之類的字節(jié)組合信息。
圖66是存儲(chǔ)器控制器的控制操作的流程圖。在該示例中，存儲(chǔ)器控 制器能夠設(shè)置要控制的圖像存儲(chǔ)器是否具有圖35和36所示的根據(jù)排序切 換輸入順出數(shù)據(jù)的功能。首先，主機(jī)CPU將圖像存儲(chǔ)器內(nèi)的輸出數(shù)據(jù)重 布置功能的存在性設(shè)置到存儲(chǔ)器控制器的設(shè)置寄存器中(S20)。參考圖 像讀取控制器隨后基于運(yùn)動(dòng)向量信息、宏塊劃分信息和目標(biāo)宏塊信息計(jì)算 參考圖像圖像塊的坐標(biāo)(POSX和POSY)以及大小(SIZEX和SIZEY)
(S21)，并且將矩形訪問(wèn)請(qǐng)求與矩形訪問(wèn)的矩形訪問(wèn)參數(shù)一起發(fā)布到存 儲(chǔ)器控制器(S22)。
接下來(lái)，存儲(chǔ)器控制器基于這些矩形參數(shù)(POSX和POSY)
(SIZEX和SIZEY)以及在設(shè)置寄存器中設(shè)置的存儲(chǔ)器映射圖信息和關(guān)于 幀圖像地址的信息計(jì)算在進(jìn)行矩形訪問(wèn)時(shí)要發(fā)布的BA、 RA、 CA、 SB和 SA' (S23)。然后，當(dāng)輸出數(shù)據(jù)重布置功能被設(shè)置為開啟時(shí)(S24中的
"是")，存儲(chǔ)器控制器將存儲(chǔ)體地址BA、行地址RA和多存儲(chǔ)體信息 SA'與激活命令一起發(fā)布，并且還將存儲(chǔ)體地址BA、列地址CA和起始字 節(jié)信息SB與讀命令一起發(fā)布(S25)。然后，存儲(chǔ)器控制器反復(fù)發(fā)布讀命 令、BA、 CA和SB，直到對(duì)所有數(shù)據(jù)項(xiàng)的讀取都已完成為止(S26和 S27)。
另一方面，當(dāng)輸出數(shù)據(jù)重置功能被設(shè)置為關(guān)閉時(shí)(S24屮的 "否")，存儲(chǔ)器控制器將存儲(chǔ)體地址BA、行地址RA和多存儲(chǔ)體信息 SA'與激活命令一起發(fā)布，并且還將存儲(chǔ)體地址BA、列地址CA和起始字 節(jié)信息SB與讀命令一起發(fā)布(S25)。然后，存儲(chǔ)器控制器反復(fù)發(fā)布讀命 令、BA、 CA和SB,直到對(duì)所有數(shù)據(jù)項(xiàng)的讀取都已完成為止，并且重新 布置數(shù)據(jù)項(xiàng)以便使接收到的數(shù)據(jù)項(xiàng)按原始圖像數(shù)據(jù)項(xiàng)的順序布置(S28、S29和S30)。
上述圖65和66可根據(jù)設(shè)置寄存器中的設(shè)置項(xiàng)被適當(dāng)?shù)亟M合。 應(yīng)當(dāng)注意，本實(shí)施例說(shuō)明了存儲(chǔ)這樣的數(shù)字圖像數(shù)據(jù)的圖像存儲(chǔ)器的 示例，在這種數(shù)字圖像數(shù)據(jù)中，二維地布置有多個(gè)像素的圖像數(shù)據(jù)項(xiàng)。但 是，本發(fā)明不僅可應(yīng)用到用于存儲(chǔ)圖像數(shù)據(jù)的圖像存儲(chǔ)器，還可應(yīng)用到基
于預(yù)定的映射規(guī)則存儲(chǔ)除圖像數(shù)據(jù)外的其他二維布置數(shù)據(jù)的存儲(chǔ)器設(shè)備。 當(dāng)存儲(chǔ)的數(shù)據(jù)項(xiàng)被二維地布置時(shí)，在二維布置數(shù)據(jù)內(nèi)的任意矩形區(qū)域被訪 問(wèn)的情況下，有時(shí)延伸跨越多個(gè)存儲(chǔ)器單位區(qū)域的數(shù)據(jù)需要被訪問(wèn)。在這 種情況下也可應(yīng)用本發(fā)明。
多存儲(chǔ)體訪問(wèn)》
下面描述用于防止在訪問(wèn)具有多個(gè)頁(yè)區(qū)域的矩形區(qū)域時(shí)引起的訪問(wèn)效 率降低(這是矩形訪問(wèn)的問(wèn)題)的多存儲(chǔ)體訪問(wèn)。在矩形訪問(wèn)中涉及的多 存儲(chǔ)體訪問(wèn)功能已經(jīng)參考圖7進(jìn)行了描述。
圖67是根據(jù)本實(shí)施例的多存儲(chǔ)體訪問(wèn)的示意性說(shuō)明圖。相對(duì)于閣像 存儲(chǔ)器對(duì)矩形區(qū)域進(jìn)行的訪問(wèn)是在任意空間中生成的。因此，在某些情況 下，矩形訪問(wèn)區(qū)域22跨越了存儲(chǔ)器映射圖12中頁(yè)區(qū)域的邊界，如圖67所 示。在圖67所示的示例中，矩形訪問(wèn)區(qū)域22包括四個(gè)頁(yè)區(qū)域(頁(yè)區(qū)域 BA3和RA0，頁(yè)區(qū)域BA2和RA1，頁(yè)區(qū)域BA1和RA4，以及頁(yè)區(qū)域BAO 和RA5)。
根據(jù)存儲(chǔ)器映射12，彼此水平和垂直相鄰的頁(yè)區(qū)域被分配到不同的存 儲(chǔ)體。因此，為了訪問(wèn)圖67中所示的矩形區(qū)域22，存儲(chǔ)器設(shè)備86內(nèi)的這 四個(gè)存儲(chǔ)體BankO至Bank3必須按Bank3、 Bank 2、 Bank 1和Bank 0的 順序訪問(wèn)。在SDRAM中， 一旦存儲(chǔ)體地址BA和行地址RA被指定并且 激活命令被提供，SDRAM (頁(yè)區(qū)域)的存儲(chǔ)體內(nèi)的字線就被激活。其 后，被激活的頁(yè)區(qū)域內(nèi)的存儲(chǔ)器單位區(qū)域響應(yīng)于指定存儲(chǔ)體地址BA和列 地址CA的讀命令或?qū)懨疃辉L問(wèn)。由此，為了訪問(wèn)矩形訪問(wèn)區(qū)域22， 存儲(chǔ)器控制器必須向存儲(chǔ)器設(shè)備發(fā)布用于這四個(gè)存儲(chǔ)體的激活命令四次。 這種存儲(chǔ)器控制導(dǎo)致訪問(wèn)效率的降低。
因此，在本實(shí)施例中，存儲(chǔ)器設(shè)備被設(shè)置在模式寄存器中，該模式寄
存器在其中并入了響應(yīng)于擴(kuò)展模式寄存器設(shè)置命令EMRS (圖中的標(biāo)號(hào) 670)而與命令一起提供的行地址步長(zhǎng)信息RS = 4 (圖中的標(biāo)號(hào)671)，如 圖67中的定時(shí)圖所示。行地址步長(zhǎng)信息RS指示在存儲(chǔ)器映射12中的行 方向上行地址RA被巻繞的單位。在圖67所示的示例中，由于行地址 RA0-RA3、 RA4-RA7被巻繞，因此RS是4。由于在正常的圖像系統(tǒng)屮存 儲(chǔ)器映射12不被頻繁改變，因此行地址步長(zhǎng)信息RS優(yōu)選地在圖像系統(tǒng)被 激活時(shí)設(shè)置在存儲(chǔ)器設(shè)備內(nèi)的模式寄存器中。
一旦矩形訪問(wèn)被生成，存儲(chǔ)器設(shè)備就被提供以存儲(chǔ)體地址BA-3、行 地址RA = 0和多存儲(chǔ)體信息SA' = 4 (圖中的標(biāo)號(hào)673)以及激活命令 ACT (圖中的標(biāo)號(hào)672)。更具體而言， 一旦存儲(chǔ)器控制器檢測(cè)到要訪問(wèn) 的矩形區(qū)域跨越了存儲(chǔ)器映射圖上的四個(gè)頁(yè)區(qū)域，即訪問(wèn)需要對(duì)四個(gè)存儲(chǔ) 體進(jìn)行，存儲(chǔ)器控制器就響應(yīng)于從圖像處理單元發(fā)送來(lái)的矩形訪問(wèn)請(qǐng)求， 將訪問(wèn)目標(biāo)存儲(chǔ)體的數(shù)目(即"4")作為多存儲(chǔ)體信息SA'提供給圖像存 儲(chǔ)器設(shè)備。
響應(yīng)于該激活命令A(yù)CT和多存儲(chǔ)體信息SA'，存儲(chǔ)器設(shè)備激活存儲(chǔ)體 BA3、在行方向上與其相鄰的存儲(chǔ)體BA2、在列方向上與其相鄰的存儲(chǔ)體 BA1和右下方的存儲(chǔ)體BAO。在這種情況下，圖像存儲(chǔ)器內(nèi)的行控制器牛. 成用于多個(gè)存儲(chǔ)體中的每一個(gè)的存儲(chǔ)體激活信號(hào)，并且還基于與激活命令 ACT —起提供的存儲(chǔ)體地址BA = 3、行地址RA = 0和多存儲(chǔ)體信息SA'= 4以及存儲(chǔ)在模式寄存器中的行地址步長(zhǎng)信息RS = 4生成作為每個(gè)存儲(chǔ)體 內(nèi)的激活操作的目標(biāo)的行地址。根據(jù)圖中所示的存儲(chǔ)器映射12，作為激活 操作的目標(biāo)的這四個(gè)行地址相對(duì)于所提供的行地址RA分別是RA、 RA + 1、 RA + RS、 RA + RS + 1。這四個(gè)行地址響應(yīng)于所提供的存儲(chǔ)體地址BA
被提供給相應(yīng)的四個(gè)存儲(chǔ)體。然后，存儲(chǔ)器設(shè)備內(nèi)的多個(gè)存儲(chǔ)體基于在圖 像存儲(chǔ)器內(nèi)生成的存儲(chǔ)體激活信號(hào)和行地址執(zhí)行激活操作。
因此，在圖67所示的示例中，總共四個(gè)頁(yè)區(qū)域，即頁(yè)區(qū)域BA3和 RAO，頁(yè)區(qū)域BA2和RA1，頁(yè)區(qū)域BA1和RA4，以及頁(yè)區(qū)域BAO和 RA5,響應(yīng)于單個(gè)激活命令A(yù)CT而被激活。在具體激活操作中，字線WL 被激活，讀出放大器被激活，并且分別與存儲(chǔ)器單元內(nèi)的數(shù)據(jù)項(xiàng)相對(duì)應(yīng)的
位線的電勢(shì)被放大。
然后，存儲(chǔ)器設(shè)備反復(fù)提供讀命令RD (圖中的標(biāo)號(hào)674)以及存儲(chǔ)體 地址BA和列地址CA，并響應(yīng)于讀命令中的每一個(gè)讀取由存儲(chǔ)體地址BA 和列地址CA指定的相應(yīng)存儲(chǔ)器單位區(qū)域的數(shù)據(jù)項(xiàng)。在寫命令的情況下， 存儲(chǔ)器設(shè)備將數(shù)據(jù)項(xiàng)寫入與存儲(chǔ)體地址BA和列地址CA相對(duì)應(yīng)的存儲(chǔ)器 單位區(qū)域中，這兩個(gè)地址是與寫命令一起提供的。在圖67所示的示例 中，存儲(chǔ)體地址BA-3、 2、 1和0被與四個(gè)讀命令RD—起提供，并且對(duì) 四個(gè)存儲(chǔ)體順序進(jìn)行列訪問(wèn)。
這樣，根據(jù)本實(shí)施例的多存儲(chǔ)體訪問(wèn)功能，存儲(chǔ)器設(shè)備對(duì)單個(gè)讀命令 (第一操作命令)作出響應(yīng)，以基于要提供的行地址RA和存儲(chǔ)體地址 BA、多存儲(chǔ)體信息SA'以及預(yù)先設(shè)置的行地址步長(zhǎng)信息RS提前對(duì)多個(gè)訪 問(wèn)目標(biāo)存儲(chǔ)體的頁(yè)區(qū)域執(zhí)行激活操作。因此，在后續(xù)的列訪問(wèn)中，存儲(chǔ)體 地址BA和列地址CA適當(dāng)?shù)乇慌c讀命令或?qū)懨钜黄鹛峁?，從而?zhí)行矩 形訪問(wèn)。
應(yīng)當(dāng)注意，在圖67所示的示例中，存儲(chǔ)器設(shè)備基于存儲(chǔ)器映射12中 的行地址步長(zhǎng)信息RS-4計(jì)算多個(gè)存儲(chǔ)體的行地址。因此，如果存儲(chǔ)器映 射12不同，則用于獲得行地址的算術(shù)表達(dá)式也是不同的。因而，存儲(chǔ)器 映射信息也可利用擴(kuò)展模式寄存器設(shè)置命令EMRS與行地址一起設(shè)置?；?者，可以根據(jù)存儲(chǔ)器映射信息混淆(shuffle)存儲(chǔ)體地址比特以計(jì)算存儲(chǔ) 器設(shè)備中與預(yù)定存儲(chǔ)器映射相對(duì)應(yīng)的行地址。
另外，在圖67所示的示例中，盡管多存儲(chǔ)體信息SA'指示4，但是在 SA' = 2 (代表橫向方向上的兩個(gè)存儲(chǔ)體)、SA' = 3 (代表垂直方向上的兩 個(gè)存儲(chǔ)體)或者SA'-1 (代表每單位存儲(chǔ)體)被提供的情況下，相關(guān)存儲(chǔ) 體也分別被激活。指示四種類型的上述多存儲(chǔ)體信息SA'由兩個(gè)比特構(gòu) 成。
圖68是用于說(shuō)明根據(jù)本實(shí)施例的多存儲(chǔ)體訪問(wèn)的圖。在圖68中，矩 形區(qū)域22是訪問(wèn)目標(biāo)區(qū)域。該矩形訪問(wèn)區(qū)域22具有四個(gè)頁(yè)區(qū)域，即四個(gè) 存儲(chǔ)體14-0、 14-1、 14-2和14-3，并且在橫向方向上寬兩個(gè)時(shí)鐘(8個(gè)字 節(jié))，在垂直方向上高8行，其頂部具有存儲(chǔ)器單位區(qū)域BA3、 RA2、
CA127。因此，用于指定矩形訪問(wèn)區(qū)域22的多存儲(chǔ)體信息SA'可以是a) 矩形區(qū)域的大小信息(=寬度W、高度H)或b)關(guān)于存儲(chǔ)體數(shù)目的信息 (=4)，這些信息在圖中示出。
下文中參考圖69和圖70描述與上述兩種類型的多存儲(chǔ)體信息SA'相 對(duì)應(yīng)的存儲(chǔ)器設(shè)備的操作。
圖69是用于多存儲(chǔ)體信息SA'是關(guān)于存儲(chǔ)體數(shù)目的信息(=4)的情 況的定時(shí)圖。圖69示出了圖67的定時(shí)圖，包括用于輸入/輸出端子DQ的 四個(gè)字節(jié)BY 0至3的輸出數(shù)據(jù)的列地址CA (圖中的標(biāo)號(hào)691)，以及存 儲(chǔ)體BankO至3 (圖中的標(biāo)號(hào)690)中的每一個(gè)的訪問(wèn)狀態(tài)(激活狀 態(tài))。
首先，存儲(chǔ)器設(shè)備利用擴(kuò)展模式寄存器設(shè)置命令EMRS將存儲(chǔ)器映射 中的行地址的步長(zhǎng)數(shù)數(shù)據(jù)RS-4設(shè)置到模式寄存器。然后，響應(yīng)于用于指 定引導(dǎo)頁(yè)區(qū)域的存儲(chǔ)體地址BA3和行地址RA2，以及多存儲(chǔ)體信息SA'= 4 (圖中的標(biāo)號(hào)673)(存儲(chǔ)體地址BA3、行地址RA2和多存儲(chǔ)體信息 SA'是與激活命令A(yù)CT—起提供的)，存儲(chǔ)器設(shè)備生成四個(gè)存儲(chǔ)體Bank 0 至2內(nèi)的行地址RA7、 6和3，并對(duì)與包括所提供的行地址RA2 (圖屮的 標(biāo)號(hào)690)在內(nèi)的四個(gè)行地址相對(duì)應(yīng)的頁(yè)區(qū)域執(zhí)行激活操作。結(jié)果，四個(gè) 存儲(chǔ)體進(jìn)入激活狀態(tài)，現(xiàn)在在存儲(chǔ)器設(shè)備內(nèi)可以進(jìn)行對(duì)其的存儲(chǔ)器訪問(wèn)。
其后，地址BA3/CA127、 BA2/CA124、 BA1/CA3和BA0/CA0等等被 與十六個(gè)讀命令RD (圖中的標(biāo)號(hào)674) —起提供，響應(yīng)于此，存儲(chǔ)器設(shè)備 在預(yù)定等待時(shí)間后將4字節(jié)數(shù)據(jù)分別從相應(yīng)的存儲(chǔ)體輸出到輸入/輸出端子 DQ。
提供SA' = 4作為多存儲(chǔ)體信息SA表明對(duì)2X2頁(yè)區(qū)域進(jìn)行訪問(wèn)，以 使得存儲(chǔ)器設(shè)備可以響應(yīng)于激活命令A(yù)CT對(duì)四個(gè)存儲(chǔ)體執(zhí)行激活操作。 而且， 一旦提供了引導(dǎo)存儲(chǔ)體的行地址RA，就可以基于行地址步長(zhǎng)信息 RS計(jì)算其余存儲(chǔ)體的行地址。
圖70是用于多存儲(chǔ)體信息SA'是矩形區(qū)域的大小信息(W = 8字節(jié)、 H = 8行)的情況的定時(shí)圖。該定時(shí)圖也示出了輸入/輸出端子DQ和四個(gè) 存儲(chǔ)體Bank0至3中的每一個(gè)的訪問(wèn)狀態(tài)。
行地址步長(zhǎng)數(shù)數(shù)據(jù)RS = 4 (圖中的標(biāo)號(hào)671)和頁(yè)區(qū)域內(nèi)的列地址的 步長(zhǎng)數(shù)數(shù)據(jù)CST- 128 (圖中的標(biāo)號(hào)677)利用擴(kuò)展模式寄存器設(shè)置命令 EMRS被設(shè)置在模式寄存器中。另外，存儲(chǔ)體地址BA3和行地址RA2被 與激活命令A(yù)CT (圖中的標(biāo)號(hào)672) —起提供，并且矩形訪問(wèn)區(qū)域的大小 信息8 X 8 (圖中的標(biāo)號(hào)676)被提供作為多存儲(chǔ)體信息SA'(圖中的標(biāo)兮 675)。響應(yīng)于該激活命令，存儲(chǔ)器設(shè)備對(duì)具有所提供的地址BA3和RA2 (圖中的標(biāo)號(hào)700)的頁(yè)區(qū)域執(zhí)行激活操作。存儲(chǔ)器設(shè)備隨后獲得要訪問(wèn) 的其余存儲(chǔ)體Bank 0、 1和2，以及基于步長(zhǎng)數(shù)數(shù)據(jù)CST = 128的行地址 RA7、 6和3，與第一讀命令RD—起提供的列地址CA127，和矩形大小信 息8 X 8，并對(duì)這些存儲(chǔ)體中的每一個(gè)的頁(yè)區(qū)域(圖中的標(biāo)號(hào)701)執(zhí)行 激活操作。
其后，存儲(chǔ)器設(shè)備響應(yīng)于十六個(gè)讀命令(圖中的標(biāo)號(hào)674)將4字節(jié) 數(shù)據(jù)從相應(yīng)存儲(chǔ)體中的每一個(gè)輸出到輸入/輸出端子DQ (圖中的標(biāo)號(hào) 702)。
這樣，當(dāng)矩形大小被提供作為多存儲(chǔ)體信息SA'時(shí)，存儲(chǔ)器設(shè)備基于 所提供的列地址和存儲(chǔ)器映射(列地址步長(zhǎng)數(shù)CST)確定訪問(wèn)是否跨越多 個(gè)存儲(chǔ)體，生成用于作為激活操作目標(biāo)的每個(gè)存儲(chǔ)體的激活信號(hào)，以及每 個(gè)存儲(chǔ)體的行地址，并順序執(zhí)行激活操作。因此，在提供引導(dǎo)列地址CA =127后對(duì)存儲(chǔ)體Bank 0、 1和2執(zhí)行激活操作。
圖71是具有多存儲(chǔ)體訪問(wèn)功能的存儲(chǔ)器設(shè)備的配置圖。該圖與圖9 中所示的存儲(chǔ)器設(shè)備的配置圖相同。在存儲(chǔ)器設(shè)備86中，為了實(shí)現(xiàn)多存 儲(chǔ)體訪問(wèn)功能，行控制器87具有多存儲(chǔ)體激活控制器88，其生成被提 供給要激活的存儲(chǔ)體的脈沖存儲(chǔ)體激活信號(hào)actpz 0至3;和行地址計(jì)算器 97，其生成要激活的每個(gè)存儲(chǔ)體的行地址RA。另外，存儲(chǔ)器設(shè)備具有用 于提供多存儲(chǔ)體信息SA'的專用端子SP0和SP1 。
命令控制器95對(duì)從指定命令的信號(hào)RAS、 CAS、 WE和CS的組合中 提供的命令解碼。存儲(chǔ)器映射的行地址步長(zhǎng)數(shù)數(shù)據(jù)RS被與擴(kuò)展模式寄存 器設(shè)置命令EMRS —起從地址端子Add提供，并且行地址步長(zhǎng)數(shù)數(shù)據(jù)RS 被設(shè)置到模式寄存器96中。在這種情況下，被設(shè)置的數(shù)據(jù)類型由存儲(chǔ)體
地址BA指定，并且步長(zhǎng)數(shù)數(shù)據(jù)RS被設(shè)置到與該存儲(chǔ)體地址BA相對(duì)應(yīng)的 寄存器區(qū)域中。
命令控制器95響應(yīng)于激活命令A(yù)CT生成指示對(duì)行側(cè)的操作開始的激 活脈沖actpz。多存儲(chǔ)體激活控制器88將該激活脈沖actpz分發(fā)到要激活的 存儲(chǔ)體，要激活的存儲(chǔ)體是根據(jù)所提供的存儲(chǔ)體地址BA和多存儲(chǔ)體信息 SA'確定的。該要分發(fā)的脈沖信號(hào)是存儲(chǔ)體激活信號(hào)actpz 0至3。多存儲(chǔ) 體信息SA'在激活命令A(yù)CT被發(fā)布時(shí)被從專用端子SP0和SP1輸入。另 外，行地址RA被從地址端子Add輸入。
而且，行地址計(jì)算器97基于要提供的存儲(chǔ)體地址BA和行地址RA、 設(shè)置在模式寄存器96中的步長(zhǎng)數(shù)數(shù)據(jù)RS和存儲(chǔ)器映射生成四個(gè)行地址 RA、 RA + 1、 RA + RS和RA + RS + 1。然后，這四個(gè)行地址被提供到--組2 X 2存儲(chǔ)體，這組2 X 2存儲(chǔ)體在左上部分具有擁有所提供的存儲(chǔ)體 地址BA的存儲(chǔ)體。
每個(gè)存儲(chǔ)體具有擁有存儲(chǔ)器陣列MA和解碼器Dec的存儲(chǔ)器核心以及 控制存儲(chǔ)器核心的核心控制器(未示出)。核心控制器響應(yīng)于上述存儲(chǔ)體 激活信號(hào)actpz 0至3對(duì)每個(gè)存儲(chǔ)體內(nèi)的存儲(chǔ)器核心執(zhí)行激活控制。在這種 情況下，上述存儲(chǔ)體地址BA被提供給每個(gè)行解碼器，相應(yīng)字線被驅(qū)動(dòng)， 然后一組讀出放大器被激活。這就是在存儲(chǔ)體中執(zhí)行的激活操作(活動(dòng)操 作)。
下文中具體描述選擇要在存儲(chǔ)器設(shè)備內(nèi)激活的存儲(chǔ)體的操作、控制存 儲(chǔ)體激活的定時(shí)的操作、行地址生成操作和存儲(chǔ)器映射中的存儲(chǔ)體分配設(shè) 置操作，作為在多存儲(chǔ)體訪問(wèn)中所需的功能。
圖72和圖73是示出多存儲(chǔ)體激活控制器88的第一示例的圖。圖72 示出了多存儲(chǔ)體激活控制器88的配置和定時(shí)圖。在第一示例中，2比特的 存儲(chǔ)體數(shù)數(shù)據(jù)被提供作為多存儲(chǔ)體信息SA'。
定時(shí)圖與上述示例相同，其中與擴(kuò)展模式寄存器設(shè)置命令EMRS — 起，寄存器設(shè)置數(shù)據(jù)V和步長(zhǎng)數(shù)數(shù)據(jù)RS被分別輸入到存儲(chǔ)體地址端子 BA和地址端子ADD，然后被設(shè)置到模式寄存器中。此外，存儲(chǔ)體地址BA、行地址RA和多存儲(chǔ)體信息SA'被與激活命令A(yù)CT —起輸入。
存儲(chǔ)器設(shè)備同步于時(shí)鐘CLK將輸入到每個(gè)輸入緩沖器94的多存儲(chǔ)體 信息項(xiàng)SA'0、 1和存儲(chǔ)體地址BA0、 l鎖存到鎖存電路720。多存儲(chǔ)體激 活控制器88具有對(duì)存儲(chǔ)體地址BA 0和1解碼以生成四個(gè)存儲(chǔ)體選擇信號(hào) bnkz〈3:0的存儲(chǔ)體解碼器88A;以及響應(yīng)于存儲(chǔ)體選擇信號(hào)生成利用激活 脈沖actpz分配的存儲(chǔ)體激活信號(hào)actpz<3:0>。
圖73示出了與要訪問(wèn)的矩形區(qū)域相對(duì)應(yīng)的存儲(chǔ)體解碼器88A的邏輯 狀態(tài)。圖73 (A)示出了四類矩形區(qū)域以及與其相對(duì)應(yīng)的多存儲(chǔ)體信息項(xiàng) SA' (00、 01、 10、 11)。圖73 (B)是示出由存儲(chǔ)體解碼器執(zhí)行的邏輯 處理的表。如圖所示，在SA'-00的情況下，被激活的存儲(chǔ)體數(shù)目是l， 并且存儲(chǔ)體解碼器88A對(duì)存儲(chǔ)體地址BA0和BA1解碼。因此，存儲(chǔ)體解 碼器88A使得只有由所提供的存儲(chǔ)體地址BA0和BA1選擇的一個(gè)存儲(chǔ)體 的存儲(chǔ)體選擇信號(hào)bnkz〈3:0變?yōu)镠電平。與該操作一起，只在被選擇的 存儲(chǔ)體中生成存儲(chǔ)體激活信號(hào)actpz<3:0>。
在SA'-01的情況下，在水平方向上有兩個(gè)存儲(chǔ)體要激活，因而存儲(chǔ) 體解碼器88A簡(jiǎn)并(忽略)存儲(chǔ)體地址BA0，并使得只由存儲(chǔ)體地址 BA1選擇的兩個(gè)存儲(chǔ)體的存儲(chǔ)體選擇信號(hào)bnkz〈3:0變?yōu)镠電平。與該操 作一起，生成了由所提供的存儲(chǔ)體地址選擇的存儲(chǔ)體和在行方向上的相鄰 存儲(chǔ)體的存儲(chǔ)體激活信號(hào)actpz<3:0>。
在SA'-10的情況下，在水平方向上有兩個(gè)存儲(chǔ)體要激活，因而存儲(chǔ) 體解碼器88A簡(jiǎn)并(忽略)存儲(chǔ)體地址BA1，并使得只由存儲(chǔ)體地址 BA0選擇的兩個(gè)存儲(chǔ)體的存儲(chǔ)體選擇信號(hào)bnkz《:0變?yōu)镠電平。與該操 作一起，生成了由所提供的存儲(chǔ)體地址選擇的存儲(chǔ)體和在列方向上的相鄰 存儲(chǔ)體的存儲(chǔ)體激活信號(hào)actpz<3:0>。
在SA'- 11的情況下，在水平和垂直方向上總共有四個(gè)存儲(chǔ)體要激 活，因而存儲(chǔ)體解碼器88A簡(jiǎn)并(忽略)存儲(chǔ)體地址BA0和BA1，并使 得所有四個(gè)存儲(chǔ)體的存儲(chǔ)體選擇信號(hào)bnkz〈3:0變?yōu)镠電平。與該操作一 起，生成了在行和列方向上與由所提供的存儲(chǔ)體地址選擇的存儲(chǔ)體相鄰的 四個(gè)存儲(chǔ)體的存儲(chǔ)體激活信號(hào)actpZ<3:0>。
由存儲(chǔ)體解碼器執(zhí)行的存儲(chǔ)體地址的簡(jiǎn)并是使得相應(yīng)存儲(chǔ)體地址BA 和其反相信號(hào)/BA變?yōu)镠電平的控制。因此，存儲(chǔ)體解碼器88A忽略這些 存儲(chǔ)體地址，并利用剩余的存儲(chǔ)體地址選擇存儲(chǔ)體。
圖74和圖75是示出多存儲(chǔ)體激活控制器88的第二示例的圖。圖74 示出了多存儲(chǔ)體激活控制器88的配置和定時(shí)圖。在第二示例中，3比特的 同時(shí)激活存儲(chǔ)體數(shù)據(jù)項(xiàng)SA' 0至2被提供作為多存儲(chǔ)體信息SA'。
圖75 (A)示出了存儲(chǔ)器映射12與存儲(chǔ)體地址BA0和BA1的聯(lián)系。 更具體而言，相對(duì)于所提供的存儲(chǔ)體地址BA0和BA1，通過(guò)反轉(zhuǎn)存儲(chǔ)體 地址BA0并對(duì)其解碼可以選擇右側(cè)的存儲(chǔ)體，通過(guò)反轉(zhuǎn)存儲(chǔ)體地址BA1 并對(duì)其解碼可以選擇下方的存儲(chǔ)體，通過(guò)反轉(zhuǎn)這兩個(gè)存儲(chǔ)體地址BA0和
BA1并對(duì)其解碼可以選擇右下方的存儲(chǔ)體。
圖75 (B)示出了同時(shí)激活存儲(chǔ)體數(shù)據(jù)項(xiàng)SA'0至2、要選擇的存儲(chǔ)體 以及由存儲(chǔ)體解碼器執(zhí)行的邏輯處理。更具體而言，在SA' 0 = H的情況 下，存儲(chǔ)體解碼器反轉(zhuǎn)并輸入BAO以便除了由所提供的地址選擇的存儲(chǔ)體 外還選擇右側(cè)的存儲(chǔ)體。在SA' 1 = H的情況下，存儲(chǔ)體解碼器反轉(zhuǎn)并輸 入BA1以便除了由所提供的地址選擇的存儲(chǔ)體外還選擇下方的存儲(chǔ)體。此 外，在SA'2-H的情況下，存儲(chǔ)體解碼器反轉(zhuǎn)并輸入BAO和BA1以便除 了由所提供的地址選擇的存儲(chǔ)體外還選擇右下方的存儲(chǔ)體。
返回圖74，多存儲(chǔ)體激活控制器88具有四個(gè)存儲(chǔ)體解碼器88A 0至 3、對(duì)存儲(chǔ)體解碼器的四個(gè)解碼信號(hào)進(jìn)行邏輯求和處理的OR電路88C，以 及存儲(chǔ)體激活脈沖輸出電路88B。激活脈沖輸出電路88B與圖72所示的 相同。這四個(gè)存儲(chǔ)體解碼器88A 0至3從底部開始是對(duì)所提供的存儲(chǔ)體地 址BA0和BA1解碼以選擇左上存儲(chǔ)體的解碼器、反轉(zhuǎn)BA0以選擇右側(cè)存 儲(chǔ)體的解碼器、反轉(zhuǎn)BA1以選擇下方存儲(chǔ)體的解碼器、以及反轉(zhuǎn)BA0和 BA1以選擇右下存儲(chǔ)體的解碼器。因此，頂部的三個(gè)存儲(chǔ)體解碼器根據(jù)同 時(shí)激活存儲(chǔ)體數(shù)據(jù)項(xiàng)SA' 0至2被激活并且輸出相應(yīng)的存儲(chǔ)體選擇信兮 bnkz<3:0>。
根據(jù)上述第二示例，左上引導(dǎo)存儲(chǔ)體由所提供的存儲(chǔ)體地址選擇，并 且右側(cè)、下方和右下方存儲(chǔ)體據(jù)此由3比特的同時(shí)激活存儲(chǔ)體數(shù)據(jù)項(xiàng)SA'
0至2選擇。因此，在傾斜方向上的兩個(gè)存儲(chǔ)體可以同時(shí)被激活，或者三 個(gè)存儲(chǔ)體可以同時(shí)被激活，并且要同時(shí)激活的存儲(chǔ)體的組合可以靈活改 變。因此，第二示例可以適應(yīng)于對(duì)專用區(qū)域的訪問(wèn)。
圖76和圖77是示出多存儲(chǔ)體激活控制器88的第三示例的圖。圖76 示出了多存儲(chǔ)體激活控制器88的配置和定時(shí)圖。在第三示例中，矩形大 小信息W和H被從專用輸入端子SP輸入作為多存儲(chǔ)體信息。因此，多存 儲(chǔ)體激活控制器88具有激活存儲(chǔ)體判決電路88D。激活存儲(chǔ)體判決電路 88D基于頁(yè)區(qū)域內(nèi)的列地址的步長(zhǎng)數(shù)數(shù)據(jù)CST、矩形大小信息W和II以 及列地址CA確定要同時(shí)激活的存儲(chǔ)體。
如圖76的定時(shí)圖所示，存儲(chǔ)器設(shè)備輸入存儲(chǔ)器映射中行地址的步長(zhǎng) 數(shù)RS和頁(yè)區(qū)域內(nèi)列地址的步長(zhǎng)數(shù)數(shù)據(jù)CST，以及擴(kuò)展模式寄存器設(shè)置命 令EMRS，并且將這些步長(zhǎng)數(shù)RS和步長(zhǎng)數(shù)數(shù)據(jù)CST設(shè)置到模式寄存器。 隨后，存儲(chǔ)器設(shè)備輸入存儲(chǔ)體地址BA、行地址RA和矩形區(qū)域大小數(shù)據(jù) W、 H以及激活命令A(yù)CT。此時(shí)，當(dāng)存儲(chǔ)器設(shè)備的地址以非多路方式輸入 時(shí)，列地址CA也與激活命令A(yù)CT—起輸入。由于一般的SDRAM以多路 方式輸入地址，因此列地址CA也與讀命令或?qū)懨钜黄疠斎?，如圖70所
多存儲(chǔ)體激活控制器88的激活存儲(chǔ)體判決電路88D基于步長(zhǎng)數(shù)數(shù)據(jù) CST、矩形大小信息W、 H和列地址CA確定要同時(shí)激活的存儲(chǔ)體。該判 決算法在圖77中示出。
圖77 (A)示出了關(guān)于存儲(chǔ)器映射的頁(yè)區(qū)域內(nèi)部的信息。具體而言， 根據(jù)通用存儲(chǔ)器映射，當(dāng)列地址由M比特CA[M-1:0]構(gòu)成，并且步長(zhǎng)數(shù) CST = 23時(shí)，在頁(yè)區(qū)域14中水平方向由低位列地址CA [S - l:O]映射，垂 直方向由高位列地址CA[M-1:S]映射。具體而言，根據(jù)要輸入的列地址 CA,在水平方向上頁(yè)區(qū)域14的位置可以由列地址CA的低位S比特確 定，而其在垂直方向上的位置可以由髙位M-S比特確定。因此，如果頁(yè) 區(qū)域內(nèi)水平方向的位置和列地址的步長(zhǎng)數(shù)28之間的差異小于矩形區(qū)域的寬 度W，則這意味著矩形區(qū)域跨越了水平方向上的存儲(chǔ)體，而如果垂直方向 的位置和頁(yè)區(qū)域的高度2M-s之間的差異小于矩形區(qū)域的高度H，則這意
味著矩形區(qū)域跨越了垂直方向上的存儲(chǔ)體。
如圖77 (B)的激活存儲(chǔ)體判決算法中所示的，(1)跨越水平方向 上的存儲(chǔ)體(頁(yè)區(qū)域)的條件是28-CA[S-1:0]<W，并且(2)跨越乖 直方向上的存儲(chǔ)體(頁(yè)區(qū)域)的條件是2M — s-CA[M-1:S]<H，這是樸l 對(duì)于輸入的列地址CA而言。
為了說(shuō)明圖77 (C)中所示的示例，頁(yè)區(qū)域14X具有由7比特的列地 址CA [6:0]選擇的128個(gè)存儲(chǔ)器單位區(qū)域，其中在行方向上步長(zhǎng)數(shù)CST是 16。如果對(duì)于這種頁(yè)區(qū)域14X輸入列地址CA = 77 (十進(jìn)制數(shù)字)、矩形 大小W = 8 (8個(gè)時(shí)鐘、32個(gè)字節(jié))且H = 8、低位地址CA [3:0]是13并 且高位地址CA [6:4]是4,因而根據(jù)以上條件確定存儲(chǔ)體可以在水平方向 和垂直方向上跨越。
激活存儲(chǔ)體判決電路88D使用上述判決算法來(lái)確定要同時(shí)激活的存儲(chǔ) 體。結(jié)果，激活存儲(chǔ)體判決電路88D輸出存儲(chǔ)體地址簡(jiǎn)并信號(hào)88E到存儲(chǔ) 體解碼器88A。具體而言，在水平方向上的存儲(chǔ)體被跨越的情況下，存儲(chǔ) 體地址BAO被簡(jiǎn)并，并且在垂直方向上的存儲(chǔ)體被跨越的情況下，存儲(chǔ)體 地址BA1被簡(jiǎn)并。該簡(jiǎn)并信號(hào)88E與圖72中所示的多存儲(chǔ)體信息SA' 0、 l相同。
更具體而言，在第三示例中，存儲(chǔ)體控制器在第一和第二示例中執(zhí)行 的激活存儲(chǔ)體判決功能被提供在存儲(chǔ)器設(shè)備中。如果上述激活存儲(chǔ)體判決 算法被提供在存儲(chǔ)器控制器內(nèi)，則圖72中所示的多存儲(chǔ)體信息SA'O、 1 可以被從存儲(chǔ)器控制器提供到存儲(chǔ)器設(shè)備。
如上所述，為了實(shí)現(xiàn)多存儲(chǔ)體激活功能，多存儲(chǔ)體激活控制器88基 于輸入數(shù)據(jù)要激活的存儲(chǔ)體的存儲(chǔ)體選擇信號(hào)bnkz<3:0>,還基于生成的 存儲(chǔ)體選擇信號(hào)bnkz〈3:0生成存儲(chǔ)體激活信號(hào)actpZ<3:0>，并且控制要激 活的存儲(chǔ)體的激活操作。
多存儲(chǔ)體激活控制器88將存儲(chǔ)體激活信號(hào)actpz〈3:0提供到要激活的 存儲(chǔ)體，并且每個(gè)存儲(chǔ)體響應(yīng)于該存儲(chǔ)體激活信號(hào)開始對(duì)頁(yè)區(qū)域的激活操 作。在這種情況下，優(yōu)選地控制用于激活多個(gè)存儲(chǔ)體的定時(shí)。例如，可以
考慮用于同時(shí)執(zhí)行對(duì)多個(gè)存儲(chǔ)體的激活控制的控制以及用于執(zhí)行在不同定 時(shí)對(duì)多個(gè)存儲(chǔ)體的激活操作的控制。在前一情況下，對(duì)于用于輸入后續(xù)讀 命令或?qū)懨畹亩〞r(shí)沒有限制。另一方面，在后一情況下，多個(gè)存儲(chǔ)體不 同時(shí)執(zhí)行激活操作，因而可以避免消耗電流的瞬時(shí)增大。
圖78示出了存儲(chǔ)體激活定時(shí)的示例1。在該示例中，多個(gè)存儲(chǔ)體同吋 經(jīng)歷激活操作。如上所述，多存儲(chǔ)體激活控制器88具有用于選擇要激活 的存儲(chǔ)體的存儲(chǔ)體解碼器88A和用于基于激活存儲(chǔ)體選擇信號(hào)bnk〈3:0將 從命令控制器95獲得的激活脈沖actpz分發(fā)到選擇的存儲(chǔ)體的存儲(chǔ)體激活 脈沖輸出電路88B。如圖中的定時(shí)圖所示，存儲(chǔ)體激活脈沖輸出電路88B 由四個(gè)AND門構(gòu)成，并且在同一定時(shí)輸出存儲(chǔ)體激活信號(hào)actpz<3:0>。
存儲(chǔ)體Bank 0至3中的每一個(gè)具有包括存儲(chǔ)器單元陣列的存儲(chǔ)器核心 781和用于控制存儲(chǔ)器核心的核心控制電路780。響應(yīng)于存儲(chǔ)體激活信號(hào) actpz<3:0>，每個(gè)核心控制電路780激活存儲(chǔ)器核心781內(nèi)的行解碼器， 驅(qū)動(dòng)與行地址相對(duì)應(yīng)的字線，并激活一行讀出放大器。
在圖78所示的示例1中，要激活的多個(gè)存儲(chǔ)體響應(yīng)于激活命令A(yù)CT 同時(shí)經(jīng)歷激活操作，因而后續(xù)的讀命令或?qū)懨羁梢员豁樞蜉斎胍栽L問(wèn)這 多個(gè)存儲(chǔ)體。
圖79是示出存儲(chǔ)體激活定時(shí)的示例2的圖。在該示例中，多個(gè)存儲(chǔ) 體在不同定時(shí)順序經(jīng)歷激活操作。命令控制器95除了命令解碼器95A和 脈沖形成電路95B外還具有三個(gè)延遲電路791、 792、 793。這三個(gè)延遲電 路響應(yīng)于激活存儲(chǔ)體數(shù)信號(hào)7卯而被激活，并且將由脈沖形成電路95B生 成的激活脈沖actpz 0延遲預(yù)定的時(shí)間段，以生成三個(gè)延遲激活脈沖actpz 1至3。激活脈沖actpz 0和延遲激活脈沖actpz 1至3被提供到存儲(chǔ)體激活 脈沖輸出電路88B的四個(gè)選擇器SEL。
多存儲(chǔ)體激活控制器88由激活存儲(chǔ)體控制電路88C和存儲(chǔ)體激活脈 沖輸出電路88B構(gòu)成。激活存儲(chǔ)體控制電路88C并入有上述存儲(chǔ)體解碼器 的功能，基于所提供的存儲(chǔ)體地址BA [l:0]和多存儲(chǔ)體數(shù)據(jù)SA' [l:0]確定 對(duì)要激活的存儲(chǔ)體執(zhí)行激活的順序，并將選擇信號(hào)795提供給選擇器 SEL。該選擇信號(hào)795由8個(gè)比特構(gòu)成。選擇信號(hào)的兩比特被提供給毎個(gè)
選擇器，并且每個(gè)選擇器響應(yīng)于選擇信號(hào)795將存儲(chǔ)體激活信號(hào) actpz<3:0>輸出到要激活的存儲(chǔ)體。
應(yīng)當(dāng)注意，延遲電路791至793根據(jù)激活存儲(chǔ)體數(shù)數(shù)據(jù)790生成必要 的延遲激活脈沖actpzl至3，并從而實(shí)現(xiàn)了功率的節(jié)省。
圖80是用于說(shuō)明由激活存儲(chǔ)體控制電路88C執(zhí)行的存儲(chǔ)體激活定吋 控制的邏輯的圖。圖80示出了對(duì)于多存儲(chǔ)體數(shù)據(jù)SA' [1:0] = 11、 01、 10 的情況關(guān)于激活四個(gè)存儲(chǔ)體(在二進(jìn)制顯示中是2比特)的順序的數(shù)據(jù)的 表800、 801和802。
在多存儲(chǔ)體數(shù)據(jù)SA' [1:0] = 11的情況下，所有四個(gè)存儲(chǔ)體都被激活， 并且激活順序(00、 01、 10、 11)根據(jù)所提供的存儲(chǔ)體地址BA[1:0]而不 同，如激活順序數(shù)據(jù)表800所示。例如，在所提供的存儲(chǔ)體地址BA [1:0] =00的情況下，激活控制按存儲(chǔ)體Bank 0、 1、 2和3的順序執(zhí)行。表800 中所示的激活順序數(shù)據(jù)(8比特的00、 01、 10、 11)對(duì)應(yīng)于由圖79中所 示的激活存儲(chǔ)體控制電路88C生成的8比特選擇信號(hào)795。具體而言，四 個(gè)選擇器SEL中的每一個(gè)選擇激活脈沖actpz 0和三個(gè)延遲激活脈沖actpz 1、 actpz 2和actpz 3。結(jié)果，存儲(chǔ)體激活信號(hào)actpz <0>至<3>被順序生 成。
此外，在所提供的存儲(chǔ)體地址BA[1:0]-01的情況下，激活控制按存 儲(chǔ)體Bank 1、 0、 3和2的順序執(zhí)行。在這種情況下，存儲(chǔ)體激活信號(hào) actpz <0>至<3>被示在圖79的定時(shí)圖中。表800中所示的激活順序數(shù)據(jù) (8比特的01、 00、 11、 10)被提供給選擇器作為選擇信號(hào)795，并且四 個(gè)選擇器SEL中的每一個(gè)在選擇器的頂部開始選擇延遲激活脈沖actpz 1、 激活脈沖actpz 0以及延遲激活脈沖actpz 3和actpz 2。結(jié)果，如定吋圖所 示，存儲(chǔ)體激活信號(hào)actpz <1>、 <0>、 <3>和<2>按這一順序生成。
類似地，在多存儲(chǔ)體數(shù)據(jù)SA'[1:0]-01的情況下，水平方向上的兩個(gè) 存儲(chǔ)體被激活，并且如激活順序數(shù)據(jù)表801中所示，兩個(gè)激活順序數(shù)據(jù)項(xiàng) (00、 01)響應(yīng)于所提供的存儲(chǔ)體地址BA[1:0]而被生成。
類似地，在多存儲(chǔ)體數(shù)據(jù)SA'[1:0]-10的情況下，垂直方向上的兩個(gè) 存儲(chǔ)體被激活，并且如激活順序數(shù)據(jù)表802中所示，兩個(gè)激活順序數(shù)據(jù)項(xiàng)
(00、 10)響應(yīng)于所提供的存儲(chǔ)體地址BA [l:0]而被生成。根據(jù)該表 802,為了激活這兩個(gè)存儲(chǔ)體，激活脈沖actpz 0和延遲激活脈沖actpz 2被 用于生成存儲(chǔ)體激活信號(hào)，因?yàn)楸?02和表800是公共的。具體而言，如 表802下方的定時(shí)圖803中所示，在激活脈沖actpz 0和延遲激活脈沖 actpz 2的定時(shí)，響應(yīng)于所提供的激活命令A(yù)CT而生成內(nèi)部激活命令 ACT。
因此，在多存儲(chǔ)體數(shù)據(jù)SA' [1:0] = 10的情況下，可以生成表804屮所 示的激活順序數(shù)據(jù)(00、 01)，來(lái)替代表802中所示的數(shù)據(jù)。在這種情況 下，如表804下方的定時(shí)圖805中所示，在激活脈沖actpz 0和延遲激活脈 沖actpz 1的定時(shí)，響應(yīng)于所提供的激活命令A(yù)CT而生成內(nèi)部激活命令 ACT。具體而言，要同時(shí)激活的兩個(gè)存儲(chǔ)體在不同定時(shí)被相繼激活。
圖81是示出存儲(chǔ)體激活定時(shí)的示例3的圖。在該示例中，多個(gè)存儲(chǔ) 體在不同定時(shí)相繼經(jīng)歷激活操作。在圖81中，提供了與時(shí)鐘CLK同步操 作的觸發(fā)器電路810至812，來(lái)替代圖79中所示的延遲電路791至793。 其他配置與圖79中所示的相同。激活存儲(chǔ)體控制電路88C也如圖79和閣 80中描述的一樣。
根據(jù)該示例3，由于延遲電路是與時(shí)鐘CLK同步的觸發(fā)器電路810至 812，因此三個(gè)延遲激活脈沖actpz 1至3是在與時(shí)鐘CLK同步的延遲定吋 根據(jù)激活脈沖actpz O生成的。具體而言，如圖81的定時(shí)圖中所示，存儲(chǔ) 體激活信號(hào)actpzO至〈〉與時(shí)鐘CLK同步地被順序輸出。因此，當(dāng)時(shí)鐘 CLK加速時(shí)，存儲(chǔ)體激活信號(hào)actpz <0>至<3>遵循加速并且以高速被順序 生成，并且當(dāng)時(shí)鐘CLK減速時(shí)，存儲(chǔ)體激活信號(hào)&鄉(xiāng)2<0>至<3>據(jù)此以低 速被順序生成。因此，可以操作時(shí)鐘同步。
本實(shí)施例的多存儲(chǔ)體訪問(wèn)功能響應(yīng)于輸入一次的激活命令A(yù)CT、存儲(chǔ) 體地址和行地址，對(duì)需要訪問(wèn)的存儲(chǔ)體的所有頁(yè)區(qū)域執(zhí)行激活控制。因 此，基于所提供的存儲(chǔ)體地址和行地址，需要確定需要激活的存儲(chǔ)體，并 且需要生成用于指定需要激活的頁(yè)區(qū)域的行地址。
圖82是用于說(shuō)明在本實(shí)施例的多存儲(chǔ)體訪問(wèn)中的行地址的生成的圖。該圖示出了存儲(chǔ)器映射12、邏輯值表820，邏輯值表820示出了與矩 形訪問(wèn)區(qū)域RC0至3相對(duì)應(yīng)的提供的存儲(chǔ)體地址BA0、 1，以及作為激活 每個(gè)存儲(chǔ)體的目標(biāo)的行地址RA。存儲(chǔ)器映射12與上述的映射相同，其中 在行和列方向上布置的頁(yè)區(qū)域中，彼此垂直和水平相鄰的頁(yè)區(qū)域的存儲(chǔ)體 彼此不同，并且對(duì)于彼此垂直和水平相鄰的每四個(gè)存儲(chǔ)體BankO至3，行 地址遞增l。
根據(jù)該存儲(chǔ)器映射12,在要訪問(wèn)矩形區(qū)域RCO的情況下，從所提供 的存儲(chǔ)體地址BA = BAO (= 00)和所提供的行地址RA = RAO很清楚肴 出，要同時(shí)激活的頁(yè)區(qū)域的地址是BAO/RAO、 BA1/RA0、 BA2/RA0、 BA3/RA0。在矩形區(qū)域RC1的情況下，從所提供的存儲(chǔ)體地址BA = BA1 (=01)和行地址RA = RAO很清楚看出，要同時(shí)激活的頁(yè)區(qū)域的地址是 BA1/RA0、 BA0/RA1、 BA3/RA0、 BA2/RA1 。在矩形區(qū)域RC2的情況 下，從所提供的存儲(chǔ)體地址BA = BA2 (=10)和行地址RA = RAO很清楚 看出，要同時(shí)激活的頁(yè)區(qū)域的地址是BA2/RA0、 BA3/RA0、 BAO/RA (0+RS) 、 BA2/RA (0+RS)。在矩形區(qū)域RC3的情況下，從所提供的 存儲(chǔ)體地址BA-BA3 (=11)和行地址RA-RAO很清楚看出，要同時(shí)激 活的頁(yè)區(qū)域的地址是BA3/RA0、 BA2/RA (0+1) 、 BA1/RA (0+RS)、 BA2/RA (0+RS+1)。
為了概括上述地址，在所提供的行地址是RA并且存儲(chǔ)器映射12的行 地址的步長(zhǎng)數(shù)是RS的情況下，要在存儲(chǔ)體Bank 0至3中的每一個(gè)中生成 的行地址響應(yīng)于所提供的存儲(chǔ)體地址BAO、 BA1而如邏輯值表820中所 示。具體而言，要生成的行地址如下所示
BA = 00: RA、 RA、 RA、 RA
BA = 01: RA+1、 RA、 RA+1、 RA
BA-10: RA + RS、 RA + RS、 RA、 RA
BA=11: RA + RS + 1、 RA + RS、 RA+1、 RA
因此，圖71中所示的行地址計(jì)算器97響應(yīng)于所提供的存儲(chǔ)體地址 BA和行地址RA在存儲(chǔ)體Bank 0至3中的每一個(gè)中生成如邏輯值表820 中所示的行地址。 圖83是示出根據(jù)本實(shí)施例的行地址計(jì)算器的示例1的圖。行地址計(jì) 算器97具有用于將0、 1、 RS、 RS + 1加上所提供的行地址RA的地址 加法器831至834;選擇器SEL，每個(gè)選擇器SEL選擇地址加法器的輸出 中的任何一個(gè)，并將所選擇的輸出提供到每個(gè)存儲(chǔ)體的地址解碼器836; 以及將選擇信號(hào)835提供到選擇器SEL的行地址控制電路830。行地址控 制電路830響應(yīng)于提供的存儲(chǔ)體地址BA生成如圖82的邏輯值表821中所 示的選擇信號(hào)(每個(gè)2比特，總共8比特)。而且，行地址的步長(zhǎng)數(shù)數(shù)據(jù) RS和RS + 1被從模式寄存器96分別提供到地址加法器833和834，并且 固定值"0"和"1"分別被提供到地址加法器831和832。因此，加法器 831原樣輸出所提供的行地址RA。
例如，在所提供的存儲(chǔ)體地址BA = 01的情況下，行地址控制電路 830生成"01、 00、 01、 00"作為選擇信號(hào)835，響應(yīng)于此，每個(gè)選擇器 8￡1^在頂部開始選擇1^+ 1、 RA、 RA+ 1、 RA，并將所選擇的行地址分 別提供到存儲(chǔ)體的地址解碼器836。在存儲(chǔ)體中，所選擇的存儲(chǔ)體的地址 解碼器836響應(yīng)于上述存儲(chǔ)體激活信號(hào)actpz〈3:0而被激活，然后激活的 地址解碼器對(duì)上述行地址RA+1、 RA、 RA+1、 RA解碼，并且相應(yīng)的字 線被激活。
圖84是示出根據(jù)本實(shí)施例的行地址計(jì)算器的示例2的圖。在該示例 中，行地址計(jì)算器97具有四個(gè)地址加法器841至844和行地址控制電路 830，這四個(gè)地址加法器841至844將選擇器SEL選擇的常數(shù)0、 1、 RS、 RS + 1加上提供的行地址RA，并且行地址控制電路830將選擇信號(hào)835 提供到選擇器SEL。行地址控制電路830與圖83中所示的相同。然后， 響應(yīng)于行地址控制電路830的選擇信號(hào)，每個(gè)選擇器SEL選擇這四個(gè)常數(shù) 0、 1、 RS、 RS+1中的任何一個(gè)，并將所選擇的常數(shù)輸出到地址加法器。 具體而言，行地址計(jì)算器97利用選擇器來(lái)選擇常數(shù)0、 1、 RS、 RS + 1中 的任何一個(gè)以相加到所提供的行地址RA，并將所選擇的常數(shù)發(fā)送到地址 加法器。圖83中所示的行地址計(jì)算器97利用選擇器來(lái)選擇這四個(gè)地址加 法器中的任何一個(gè)的輸出，而圖84中所示的行地址計(jì)算器97利用選擇器 來(lái)選擇四個(gè)常數(shù)中的任何一個(gè)。這是這兩個(gè)行地址計(jì)算器之間的唯一差 別。
如上所述，行地址計(jì)算器97根據(jù)提供的行地址RA生成四個(gè)必需的行 地址。因此，存儲(chǔ)器設(shè)備可以通過(guò)利用單個(gè)激活命令輸入行地址來(lái)在內(nèi)部 生成四個(gè)必需的行地址，從而可以激活多個(gè)存儲(chǔ)體。
為了實(shí)現(xiàn)多存儲(chǔ)體激活功能，必須在存儲(chǔ)器設(shè)備中設(shè)置存儲(chǔ)器映射信 息。例如，如參考圖82所述，基于存儲(chǔ)器映射12選擇在四個(gè)矩形訪問(wèn)區(qū) 域RC 0至3中要激活的存儲(chǔ)體，并計(jì)算要生成的行地址。因此，如果上 層系統(tǒng)的存儲(chǔ)器映射不同，則存儲(chǔ)器設(shè)備需要改變用于確定要激活的頁(yè)區(qū) 域的處理。
圖85是示出存儲(chǔ)器映射的兩個(gè)示例的圖。存儲(chǔ)器映射12A與前述存 儲(chǔ)器映射相同，其中存儲(chǔ)體BankO、 l布置在奇數(shù)行中，存儲(chǔ)體Bank2、 3布置在偶數(shù)行中，行地址RA如圖所示布置。另外，如存儲(chǔ)器映射12B 中所示，偶數(shù)存儲(chǔ)體Bank0、 2布置在奇數(shù)行中，奇數(shù)存儲(chǔ)體Bank 1、 3 布置在偶數(shù)行中，并且行地址RA按與圖12A相同的方式布置。
圖86是示出用于上述兩種類型的存儲(chǔ)器映射的存儲(chǔ)體地址切換電路 861的圖。在圖86 (B)的配置圖中，輸入緩沖器94被提供在時(shí)鐘端子 CLK、專用輸入端子SPO和存儲(chǔ)體地址端子BAO、 BA1中，并且還提供了 用于與時(shí)鐘CLK同步地鎖存信號(hào)的鎖存電路860。
如圖86 (A)的定時(shí)圖所示，設(shè)置數(shù)據(jù)V被從存儲(chǔ)體地址端子BA輸 入，存儲(chǔ)器映射信息AR被從專用端子SPO輸入，行地址的步長(zhǎng)數(shù)數(shù)據(jù)RS 被從地址端子ADD輸入，這些輸入中的每一個(gè)都與擴(kuò)展模式寄存器設(shè)置 命令EMRS—起輸入。然后，設(shè)置數(shù)據(jù)V、存儲(chǔ)器映射信息AR和步長(zhǎng)數(shù) 數(shù)據(jù)RS被設(shè)置到模式寄存器96中。
響應(yīng)于設(shè)置到模式寄存器96中的存儲(chǔ)器映射信息AR，存儲(chǔ)體地址切 換電路861的選擇器SEL選擇2比特存儲(chǔ)體地址BA0或BA1，以分別生 成內(nèi)部存儲(chǔ)體地址baOz和balz。如圖所示，在存儲(chǔ)器映射信息AR = L的 情況下，內(nèi)部存儲(chǔ)體地址被設(shè)置為baOz-BAO且balz-BAl，而在存儲(chǔ)器 映射信息AR = H的情況下，內(nèi)部存儲(chǔ)體地址被設(shè)置為ba0z = BA1且balz
=BA0。
這樣，通過(guò)基于存儲(chǔ)器映射信息AR利用輸入部分來(lái)切換存儲(chǔ)體地址 BA0、 BA1，在存儲(chǔ)器設(shè)備中并入的存儲(chǔ)體選擇功能和行地址生成功能可 以基于公共的存儲(chǔ)器映射12A配置。
應(yīng)當(dāng)注意，在上述實(shí)施例中，盡管多存儲(chǔ)體信息(SA')、同時(shí)激活 存儲(chǔ)體數(shù)據(jù)(SA' 0至2)、矩形區(qū)域大小數(shù)據(jù)(W、 H)等等被從專用輸 入端子SP輸入，但是這些輸入也可以由未使用的端子實(shí)現(xiàn)。例如，在讀 操作中，如果行地址由地址端子Add 0至12輸入而列地址由地址端子Add 0至9輸入，則地址端子Add 10至12在輸入列地址時(shí)未被使用。因此， 這些控制數(shù)據(jù)項(xiàng)SA'、 W、 H等等可以在輸入列地址時(shí)從這些未使用的地 址端子Addl0至12輸入。本發(fā)明可以應(yīng)用于這種情況。
而且，由擴(kuò)展模式寄存器設(shè)置命令EMRS設(shè)置到模式寄存器中的各種 信息項(xiàng)并不限于以上實(shí)施例的描述，因而本發(fā)明的可應(yīng)用范圍包括從地址 端子輸入這些各種信息項(xiàng)。
多存儲(chǔ)體訪問(wèn)和字節(jié)邊界》
已經(jīng)描述了存儲(chǔ)器設(shè)備具有字節(jié)邊界功能以對(duì)跨越由存儲(chǔ)體地址和列 地址選擇的存儲(chǔ)器單位區(qū)域的邊界的矩形訪問(wèn)作出響應(yīng)。還描述了存儲(chǔ)器 設(shè)備具有多存儲(chǔ)體訪問(wèn)功能以對(duì)矩形訪問(wèn)是跨越由存儲(chǔ)體地址和行地址選 擇的頁(yè)區(qū)域的邊界進(jìn)行的情況作出響應(yīng)。這里，在矩形訪問(wèn)區(qū)域跨越了頁(yè) 區(qū)域以及存儲(chǔ)器單位區(qū)域的邊界的情況下，這兩種功能都可以允許通過(guò)激 活命令的單次輸入進(jìn)行訪問(wèn)，并且可以消除不必要的數(shù)據(jù)輸出。這種情況
的具體示例在下文中描述。
圖87示出了示出生成多存儲(chǔ)體訪問(wèn)和字節(jié)邊界的情況的定時(shí)圖。該 圖示出了這樣的示例，其中矩形訪問(wèn)區(qū)域22延伸超過(guò)了頁(yè)區(qū)域以跨越多 個(gè)存儲(chǔ)體BA3、 BA2、 BA1和BAO，并且需要使列地址延伸超過(guò)存儲(chǔ)器單 位區(qū)域。在該示例中，設(shè)置了多存儲(chǔ)體信息SA'-4 (=11)且起始字節(jié)信 號(hào)SB-2。
圖88是具有多存儲(chǔ)體訪問(wèn)功能和字節(jié)邊界功能的存儲(chǔ)器設(shè)備的配置 圖。盡管為了簡(jiǎn)化只有兩個(gè)存儲(chǔ)體Bank2、 3被示在該存儲(chǔ)器設(shè)備86中，
但是存儲(chǔ)器設(shè)備86實(shí)際具有兩個(gè)更多的存儲(chǔ)體BankO、 1 (未示出)。用
先設(shè)置在模式寄存器96中 ''
提供了多存儲(chǔ)體激活控制器88和行地址計(jì)算器97-2、 97-3作為行控 制器，多存儲(chǔ)體激活控制器88根據(jù)存儲(chǔ)體地址BA和多存儲(chǔ)體信息SA'生 成要激活的存儲(chǔ)體的存儲(chǔ)體激活信號(hào)actpZ<3:0>，行地址計(jì)算器97-2、 97-3根據(jù)存儲(chǔ)體地址BA、行地址RA和行地址的步長(zhǎng)數(shù)數(shù)據(jù)RS計(jì)算每個(gè)存 儲(chǔ)體的行地址。這些行地址計(jì)算器97-2、 97-3各自是參考圖83和圖84所 述的配置的一部分。另外，如參考圖78所描述的，存儲(chǔ)體激活信號(hào)a鄰z 也被提供到每個(gè)存儲(chǔ)體的核心控制器。然而，在圖88中省略了核心控制 器的圖示。
列控制器90具有列地址控制器290-2、 290-3，其根據(jù)提供的列地址 CA和存儲(chǔ)體地址BA，以及起始字節(jié)信號(hào)SB和列地址的步長(zhǎng)數(shù)數(shù)據(jù)CST 生成每個(gè)存儲(chǔ)體中的內(nèi)部列地址I-CA-2、 3。這些列地址控制器290與圖 44中所示的列地址生成部分相同，并且向其添加了存儲(chǔ)體地址BA、當(dāng)存
儲(chǔ)體邊界被跨越時(shí)在字節(jié)邊界處所需的列地址。應(yīng)當(dāng)注意，步長(zhǎng)數(shù)數(shù)據(jù) CST與圖44中所示的列地址巻繞數(shù)據(jù)CA Wrap相同。
而且，列控制器90基于提供的存儲(chǔ)體地址BA和列地址CA以及起始 字節(jié)信號(hào)SB生成用于選擇每個(gè)存儲(chǔ)體內(nèi)的字節(jié)區(qū)域Byte 0至3的數(shù)據(jù)的 控制信號(hào)S221 。每個(gè)存儲(chǔ)體內(nèi)的這四個(gè)字節(jié)區(qū)域Byte 0至3內(nèi)的數(shù)據(jù)鎖存 電路由控制信號(hào)S221選擇，并且所選擇的數(shù)據(jù)鎖存電路連接到輸入/輸出 I/O總線。每個(gè)存儲(chǔ)體內(nèi)字節(jié)區(qū)域Byte 0至3的配置和操作與參考圖22、 24和29所描述的相同。由于每個(gè)存儲(chǔ)體具有四個(gè)字節(jié)區(qū)域，因此上述控 制信號(hào)S221是由4 X 4 = 16比特構(gòu)成的選擇信號(hào)。
下面描述在訪問(wèn)圖87中所示的矩形區(qū)域22時(shí)執(zhí)行的操作。如圖87的 定時(shí)圖所示，列地址的步長(zhǎng)數(shù)數(shù)據(jù)CST = 4 (圖中的標(biāo)號(hào)871)和行地址 的步長(zhǎng)數(shù)數(shù)據(jù)RS = 4 (圖中的標(biāo)號(hào)872)被與擴(kuò)展模式寄存器設(shè)置命令 EMRS—起輸入，并且被設(shè)置到模式寄存器96中。
接著，具有矩形訪問(wèn)的左上部分的像素的頁(yè)區(qū)域的存儲(chǔ)體地址BA和
行地址RA，以及多存儲(chǔ)體信息SA' = 4 (圖中的標(biāo)號(hào)873)被與激活命令 ACT (圖中的標(biāo)號(hào)876) —起輸入。當(dāng)SA'-4時(shí)，同時(shí)激活2 X 2 = 4個(gè) 存儲(chǔ)體。響應(yīng)于此，多存儲(chǔ)體激活控制器88將存儲(chǔ)體激活信號(hào)actpz〈:0 輸出到這四個(gè)存儲(chǔ)體。此外，行地址計(jì)算器97-2、 3計(jì)算每個(gè)存儲(chǔ)體的行 地址。然后，這四個(gè)存儲(chǔ)體的行解碼器對(duì)所計(jì)算的行地址解碼以驅(qū)動(dòng)相應(yīng) 的字線，然后存儲(chǔ)體被激活。
其后，存儲(chǔ)體地址BA = 3、列地址CA 126、起始字節(jié)信號(hào)SB = 2 (圖中的標(biāo)號(hào)874)和字節(jié)組合信息的第二信息BMR = UP (圖中的標(biāo)號(hào) 875)被與讀命令RD (圖中的標(biāo)號(hào)877) —起輸入。與該存儲(chǔ)體地址BA 相對(duì)應(yīng)的Bank 3的列地址控制器290-3基于所提供的列地址CA = 126和 起始字節(jié)信號(hào)SB = 2生成列地址CA = 126、 127，并輸出列地址CA-127 作為內(nèi)部列地址I-CA-3。因此，Bank3使得字節(jié)區(qū)域Byte0至3中的每一 個(gè)在列地址126、 127上輸出數(shù)據(jù)。然后，響應(yīng)于從數(shù)據(jù)鎖存選擇器221 輸入的控制信號(hào)S221,字節(jié)區(qū)域Byte 2、 3和字節(jié)區(qū)域Byte 0、 1分別在 列地址CA = 126上輸出數(shù)據(jù)到I/O總線，并在列地址CA = 127上輸出數(shù) 據(jù)到I/0總線。
接著，存儲(chǔ)體地址BA = 3、列地址CA = 127、 SB = 2和BMR = UP 被與讀命令RD —起輸入。響應(yīng)于此，列地址控制器290-3生成內(nèi)部列地 址I-CA-3 = 127，并且Bank 3輸出列地址127的4字節(jié)數(shù)據(jù)。另一方而， 列地址控制器290-2根據(jù)存儲(chǔ)體地址BA = 3、列地址CA = 127和起始字節(jié) 信號(hào)SB = 2檢測(cè)到數(shù)據(jù)需要從Bank 2讀取，并且參考列地址的步長(zhǎng)數(shù)數(shù) 據(jù)CST以輸出Bank 2的列地址CA = 124作為內(nèi)部列地址I-CA-2。因此， Bank2讀取列地址CA-124的4字節(jié)數(shù)據(jù)。然后，數(shù)據(jù)鎖存選擇器221基 于存儲(chǔ)體地址BA = 3、列地址CA = 127和起始字節(jié)信號(hào)SB = 2生成控制 信號(hào)S221，并且關(guān)于字節(jié)區(qū)域Byte2、 3的數(shù)據(jù)和關(guān)于字節(jié)區(qū)域Byte 0、 1 的數(shù)據(jù)分別被從Bank 3和Bank2輸出到I/O總線。
隨后，與存儲(chǔ)體地址BA-l相對(duì)應(yīng)的列地址CA-2、 3、 6、 7…被與 讀命令RD —起輸入，列地址控制器290類似地生成所需的列地址，數(shù)據(jù) 鎖存選擇器221生成所需的控制信號(hào)S221，并且與起始字節(jié)信號(hào)SB = 2
相對(duì)應(yīng)的位置的4字節(jié)數(shù)據(jù)被從同一存儲(chǔ)體或相鄰存儲(chǔ)體輸出。
盡管以上描述是關(guān)于讀命令的操作的，但是在寫命令的情況下執(zhí)行相 同的列訪問(wèn)控制。
根據(jù)本實(shí)施例，相對(duì)于跨頁(yè)區(qū)域進(jìn)行并且跨越了多個(gè)存儲(chǔ)體的矩形訪 問(wèn)，訪問(wèn)可以基于起始字節(jié)信號(hào)SB和字節(jié)組合信息BMR從存儲(chǔ)器單位區(qū) 域內(nèi)的任意字節(jié)(或比特)進(jìn)行到4字節(jié)數(shù)據(jù)(或4比特?cái)?shù)據(jù))。
下面描述用于控制具有多存儲(chǔ)體訪問(wèn)功能的存儲(chǔ)器設(shè)備的存儲(chǔ)器控制 器。如參考圖69和圖70所描述的，存儲(chǔ)器控制器預(yù)先將行地址的步長(zhǎng)數(shù) 數(shù)據(jù)RS、存儲(chǔ)器映射信息AR等等設(shè)置到存儲(chǔ)器設(shè)備內(nèi)的模式寄存器，響 應(yīng)于從存儲(chǔ)器訪問(wèn)源發(fā)送來(lái)的矩形訪問(wèn)請(qǐng)求向存儲(chǔ)器設(shè)備發(fā)布激活命令 ACT、存儲(chǔ)體地址BA、行地址RA和多存儲(chǔ)體信息SA'，并且還發(fā)布存儲(chǔ) 體地址BA和列地址CA以及讀命令RD或?qū)懨頦R。因此，存儲(chǔ)器控制 器需要響應(yīng)于存儲(chǔ)器訪問(wèn)請(qǐng)求生成多存儲(chǔ)體訪問(wèn)功能所需的上述地址或數(shù) 據(jù)。下面將描述這種存儲(chǔ)器控制器的配置和操作。
圖89是示出存儲(chǔ)器映射的示例的圖。存儲(chǔ)器映射12對(duì)應(yīng)于幀圖像。 如上所述，在該存儲(chǔ)器映射12中，存儲(chǔ)體地址BAO、 l被分配到以矩陣形 式布置的頁(yè)區(qū)域14的奇數(shù)行，而存儲(chǔ)體地址BA2、 3被分配到偶數(shù)行。在 每行中行地址RA順序遞增1，并且行地址步長(zhǎng)數(shù)RS是RS = 4。頁(yè)區(qū)域 14中的每一個(gè)由16像素X32行構(gòu)成，其中由具有四個(gè)像素的數(shù)據(jù)(4字 節(jié)數(shù)據(jù))構(gòu)成的存儲(chǔ)器單位區(qū)域由一個(gè)列地址指定。因此， 一個(gè)頁(yè)區(qū)域14 具有512/4 = 128個(gè)列地址區(qū)域(存儲(chǔ)器單位區(qū)域)。
在該存儲(chǔ)器映射12中，八個(gè)頁(yè)區(qū)域布置在水平方向上，四個(gè)頁(yè)區(qū)域 布置在垂直方向上。因此，在該存儲(chǔ)器映射12中，水平方向上的像素?cái)?shù) 是128 (= 16像素X八個(gè)頁(yè)區(qū)域)，并且垂直方向上的像素?cái)?shù)也是128 (= 32行X四個(gè)頁(yè)區(qū)域)。下文中基于該存儲(chǔ)器映射描述各種計(jì)算過(guò)程。
圖90是根據(jù)本實(shí)施例的存儲(chǔ)器控制器的配置圖。與圖54—樣，存儲(chǔ) 器控制器82接收來(lái)自多個(gè)訪問(wèn)源塊81-1至81-n的存儲(chǔ)器訪問(wèn)請(qǐng)求，并響 應(yīng)于被仲裁電路540許可的存儲(chǔ)器訪問(wèn)請(qǐng)求對(duì)存儲(chǔ)器設(shè)備86執(zhí)行訪問(wèn)控制。具體而言，存儲(chǔ)器控制器82具有與訪問(wèn)源塊81-1至81-n相對(duì)應(yīng)的接 口 IF一1至IF一n，并且還具有響應(yīng)于訪問(wèn)請(qǐng)求生成地址和命令的序列器 SEQJ至SEQ_n。
因此，接口 IF一1至IF一n與訪問(wèn)請(qǐng)求源塊81交換數(shù)據(jù)。有兩種類型的 從訪問(wèn)源塊進(jìn)行的訪問(wèn)水平訪問(wèn)和矩形訪問(wèn)。仲裁電路540仲裁從接口 發(fā)送來(lái)的訪問(wèn)請(qǐng)求，并輸出訪問(wèn)指令到已獲取訪問(wèn)權(quán)限的序列器SEQ—n。 選擇器SEL隨后響應(yīng)于從仲裁電路540發(fā)送來(lái)的選擇信號(hào)S540從序列器 SEQJ至SECLn中選擇命令和地址，并將所選擇的命令和地址輸出到存 儲(chǔ)器設(shè)備86。選擇器SEL還響應(yīng)于選擇信號(hào)S540從接口 IF一1至IF—n中 選擇數(shù)據(jù)線Data。
在寄存器543中，從主機(jī)CPU設(shè)置各種參數(shù)。這些參數(shù)包括關(guān)于存儲(chǔ) 器設(shè)備86是否具有字節(jié)邊界功能和多存儲(chǔ)體訪問(wèn)功能的功能數(shù)據(jù)。另 外，配置參數(shù)包括幀圖像上左上像素的行地址ROW_BASE_ADR，幀圖像 的水平方向上的像素?cái)?shù)PICTURE一MAX—XSIZE，等等。
存儲(chǔ)器設(shè)備86是具有上述字節(jié)邊界功能和多存儲(chǔ)體訪問(wèn)功能的圖像 存儲(chǔ)器。圖90中所示的存儲(chǔ)器控制器82和存儲(chǔ)器設(shè)備86配置圖像處理系 統(tǒng)。
圖91是示出訪問(wèn)源塊和接口之間的信號(hào)的圖。圖91 (A)示出了在 進(jìn)行矩形訪問(wèn)時(shí)發(fā)送的信號(hào)，圖91 (B)示出了在進(jìn)行水平訪問(wèn)時(shí)發(fā)送的 信號(hào)。訪問(wèn)源塊81-n輸出訪問(wèn)請(qǐng)求信號(hào)REQ和關(guān)于訪問(wèn)目標(biāo)區(qū)域的數(shù) 據(jù)。下文中描述在進(jìn)行這兩種訪問(wèn)時(shí)執(zhí)行的信號(hào)發(fā)送。
圖92是用于說(shuō)明關(guān)于訪問(wèn)目標(biāo)區(qū)域的數(shù)據(jù)的圖。關(guān)于幀圖像FM-IMG的數(shù)據(jù)被存儲(chǔ)在存儲(chǔ)器設(shè)備的邏輯地址空間S86中。如上所述，該幀 圖像FM-IMG的左上像素的行地址ROW_BASE_ADR和幀圖像的水平方 向上的像素?cái)?shù)PICTURE_MAX_XSIZE被設(shè)置在寄存器543中。在該幀圖 像內(nèi)的訪問(wèn)區(qū)域RIMG是矩形目標(biāo)區(qū)域的情況下，該幀內(nèi)的左上像素的幀 像素坐標(biāo)(X_POS， Y一POS)、水平方向上矩形區(qū)域的大小X_SIZE和垂 直方向上矩形區(qū)域的大小Y—SIZE被從訪問(wèn)源塊81-n提供到存儲(chǔ)器控制器 內(nèi)的接口IF一n。
應(yīng)當(dāng)注意，幀圖像FM-IMG對(duì)應(yīng)于圖89中的存儲(chǔ)器映射12。具體而 言，幀圖像FM-IMG的左上像素對(duì)應(yīng)于具有存儲(chǔ)體地址BA = 0和本地行 地址RA = 0的頁(yè)區(qū)域的左上像素。因此，存儲(chǔ)器的邏輯地址空間的行地 址可以從幀圖像FM-IMG的左上像素的行地址ROW—BASE—ADR和幀內(nèi) 的本地行地址RA獲得。
圖93是訪問(wèn)源塊和接口之間的信號(hào)的定時(shí)圖。在圖93 (A)所示的 矩形訪問(wèn)(在讀取時(shí))中，訪問(wèn)源塊81-n使得讀/寫指令信號(hào)RXW變?yōu)镠 電平(讀)，并且輸出訪問(wèn)目標(biāo)區(qū)域數(shù)據(jù)X/Y—POS、 X/Y_SIZE，同時(shí)聲 明訪問(wèn)請(qǐng)求REQ。響應(yīng)于此，存儲(chǔ)器控制器發(fā)回確認(rèn)ACK，在執(zhí)行了預(yù) 定的仲裁處理后對(duì)存儲(chǔ)器設(shè)備86執(zhí)行訪問(wèn)控制，并獲取讀數(shù)據(jù)。然后， 存儲(chǔ)器控制器的接口 IF一n輸出讀數(shù)據(jù)RDATA (Data (AO至A7))，同 時(shí)聲明使能信號(hào)EN。該使能信號(hào)EN被提前一個(gè)時(shí)鐘周期聲明，并且預(yù)先 一個(gè)時(shí)鐘周期求反。
另一方面，在圖93 (B)所示的矩形訪問(wèn)(在寫入時(shí))中，訪問(wèn)源塊 81國(guó)n使得讀/寫指令信號(hào)RXW變?yōu)長(zhǎng)電平(寫)，并且輸出訪問(wèn)目標(biāo)區(qū)域 數(shù)據(jù)X/Y一POS、 X/Y一SIZE，同時(shí)聲明訪問(wèn)請(qǐng)求REQ。響應(yīng)于此，存儲(chǔ)器 控制器發(fā)回確認(rèn)ACK，在執(zhí)行了預(yù)定的仲裁處理后對(duì)存儲(chǔ)器設(shè)備86執(zhí)行 訪問(wèn)控制，并接收寫數(shù)據(jù)WDATA (Data (AO至A7))，同時(shí)聲明使能 信號(hào)EN。該使能信號(hào)EN也被提前一個(gè)時(shí)鐘周期聲明，并且預(yù)先一個(gè)時(shí)鐘 周期求反。
在水平訪問(wèn)的情況下，訪問(wèn)源塊也提供水平訪問(wèn)的引導(dǎo)地址ADR和 水平訪問(wèn)大小SIZE，在讀情況下接收讀數(shù)據(jù)RDATA，并在寫情況下輸出 寫數(shù)據(jù)WDATA。具體而言，如圖91所示，訪問(wèn)源塊提供水平訪問(wèn)引導(dǎo) 地址ADR、水平訪問(wèn)大小SIZE和讀/寫指令信號(hào)RXW，同時(shí)聲明訪問(wèn)請(qǐng) 求REQ。響應(yīng)于此，接口發(fā)回確認(rèn)信號(hào)ACK。然后，存儲(chǔ)器控制器執(zhí)行 存儲(chǔ)器訪問(wèn)，并輸出讀數(shù)據(jù)RDATA，同時(shí)聲明使能信號(hào)。此外，在寫入 時(shí)，存儲(chǔ)器控制器在執(zhí)行存儲(chǔ)器訪問(wèn)之前接收寫數(shù)據(jù)WDATA，同時(shí)聲明 使能信號(hào)EN。
圖94是示出存儲(chǔ)器控制器的示意性操作的圖。這些操作步驟按標(biāo)號(hào)1
至4的順序執(zhí)行。首先，訪問(wèn)請(qǐng)求源塊8Ln發(fā)布訪問(wèn)請(qǐng)求REQ，然后響 應(yīng)于該訪問(wèn)請(qǐng)求REQ,接口IF一n將訪問(wèn)請(qǐng)求傳送到仲裁電路540。接著， 如果存儲(chǔ)器設(shè)備86可被訪問(wèn)并且訪問(wèn)請(qǐng)求源的優(yōu)先級(jí)為最高，則仲裁電 路540發(fā)送確認(rèn)信號(hào)ACK到接口 IF一n，并輸出命令發(fā)布開始指令START 到序列器SEQ_n。響應(yīng)于該命令發(fā)布開始指令START,序列器SEQ—n從 接口 IF一n接收命令發(fā)布所需的各種參數(shù)，例如X/Y一POS和X/Y一SIZE。
序列器SECLn基于上述參數(shù)和在寄存器中設(shè)置的參數(shù)發(fā)布命令，并開 始訪問(wèn)存儲(chǔ)器設(shè)備86。根據(jù)命令的發(fā)布狀態(tài)，序列器SEQ—n發(fā)布與數(shù)據(jù) 量相對(duì)應(yīng)的使能信號(hào)EN，并且該使能信號(hào)EN經(jīng)由接口 IF—n被發(fā)送到訪 問(wèn)請(qǐng)求源81_11。在執(zhí)行讀取的情況下，讀數(shù)據(jù)響應(yīng)于上述使能信號(hào)EN經(jīng) 由接口 IF一n被從存儲(chǔ)器設(shè)備86發(fā)送到訪問(wèn)請(qǐng)求源81一n。在執(zhí)行寫入的情 況下，寫數(shù)據(jù)響應(yīng)于上述使能信號(hào)EN經(jīng)由接口 IF一n被從訪問(wèn)請(qǐng)求源81—n 傳送到存儲(chǔ)器設(shè)備86。
這樣，在命令被發(fā)布給存儲(chǔ)器設(shè)備86的訪問(wèn)控制過(guò)程期間，序列器 SEQ一n向仲裁電路540聲明指示數(shù)據(jù)正被訪問(wèn)的激活信號(hào)ACTIVE。-一凡 對(duì)存儲(chǔ)器的訪問(wèn)結(jié)束，激活信號(hào)ACTIVE就被求反。
圖95是序列器SEQ的配置圖。序列器SEQ具有用于控制整個(gè)序列 器的控制器940;中間參數(shù)生成部分941，其根據(jù)從接口 IF—n傳送來(lái)的訪 問(wèn)目標(biāo)區(qū)域數(shù)據(jù)X/Y一POS、 X/Y_SIZE，設(shè)置在寄存器543中的幀圖像 FM-IMG的左上像素的行地址ROW_BASE_ADR，以及幀圖像的水平方向 上的像素?cái)?shù)PICTURE_MAX_XSIZE生成中間參數(shù)；以及命令/地址生成部 分942，其基于中間參數(shù)生成命令和地址并將命令和地址輸出到存儲(chǔ)器設(shè) 備86。
圖96是用于說(shuō)明用于生成中間參數(shù)的計(jì)算方程的圖。在該示例中， 幀圖像FM-IMG內(nèi)的矩形區(qū)域RIMG被訪問(wèn)，如圖96 (A)所示，并且其
數(shù)據(jù)項(xiàng)如下所示
PICTURE_MAX_XSIZE= 128 ROW_BASE_ADR = 0 (X_POS， Y一POS) = (28， 94)
(X一SIZE， Y一SIZE) = (8， 4) 而且，圖96 (B)示出了在矩形區(qū)域RIMG附近的四個(gè)頁(yè)區(qū)域 BA1/RA4、 BA0/RA5、 BA3/RA4和BA2/RA5中水平方向上的像素?cái)?shù)和垂 直方向上的像素?cái)?shù)(行數(shù))。這些信息項(xiàng)按下面描述的方式被生成作為中 間參數(shù)。
中間參數(shù)生成部分941利用下面的計(jì)算生成中間參數(shù)。
(1) 在矩形數(shù)據(jù)RIMG跨越了四個(gè)頁(yè)區(qū)域的情況下，左上存儲(chǔ)體地 址BA可以按隨后描述的方式獲得。在以下方式中，首先，獲得幀圖像 FM-IMG內(nèi)矩形數(shù)據(jù)RIMG的左上像素的幀像素坐標(biāo)(X一POS ， Y一POS),并且分別將這些坐標(biāo)除以頁(yè)區(qū)域的水平像素?cái)?shù)16和垂直像素 數(shù)32，從而獲得存儲(chǔ)體X的地址BA一X一ADR和存儲(chǔ)體Y的地址 BA一Y一ADR。在這一除法中獲得的每個(gè)余數(shù)被舍入(rounded)。
BA一X一ADR = X一POS / 16 BA一Y一ADR = Y—POS / 32
存儲(chǔ)體X的地址BA_X—ADR和存儲(chǔ)體Y的地址BA一Y—ADR各自指 示矩形區(qū)域的左上像素對(duì)應(yīng)于存儲(chǔ)器映射12中水平方向上或垂直方向上 的哪一頁(yè)區(qū)域。應(yīng)當(dāng)注意，存儲(chǔ)器映射12的左上部分位于水平方向上的 第0頁(yè)區(qū)域和垂直方向上的第0頁(yè)區(qū)域處。
下面的存儲(chǔ)體地址BA [l:O]是取決于所獲得的存儲(chǔ)體X的地址 BA一X一ADR和存儲(chǔ)體Y的地址BA一Y一ADR是奇數(shù)還是偶數(shù)而獲得的。
如果BA_X_ADR是偶數(shù)并且BA_Y—ADR是偶數(shù)，則左上BA = 0;
如果BA一X一ADR是奇數(shù)并且BA一Y一ADR是偶數(shù)，則左上BA = 1;
如果BA一X一ADR是偶數(shù)并且BA一Y一ADR是奇數(shù)，則左上BA = 2;
如果BA一X一ADR是奇數(shù)并且BA一Y一ADR是奇數(shù)，則左上BA = 3;
(2) 右側(cè)的存儲(chǔ)體地址BA、下方的存儲(chǔ)體地址BA和右下方的存儲(chǔ) 體地址BA按以下方式獲得。具體而言，根據(jù)存儲(chǔ)器映射12，右側(cè)BA、 下方BA和右下BA根據(jù)在上述(1)中獲得的左上BA [l:0]按如下所示方 式獲得。應(yīng)當(dāng)注意，"~"意思是反相存儲(chǔ)體地址。
右側(cè)BA =[左上BA [l]， ~左上BA [O]]
下方BA-[ 左上BA[1]，左上BA[O]] 右下BA = [~左上BA [l]， ~左上BA
]
根據(jù)圖96中所示的示例，確立了 (X—POS， Y_POS) = (28， 94)， 因而對(duì)于左上存儲(chǔ)體地址BA，確立了 BA一X一ADR = X一POS /16 = 28 /16 = 1 BA一Y一ADR = Y一POS / 32 = 94 / 32 = 2。
另外，由于BA_X_ADR = 1是奇數(shù)并且BA—Y—ADR = 2是偶數(shù)，因 此確立了左上存儲(chǔ)體地址BA[l:O]-Ol。艮卩，可以獲得BA1。
而且，右側(cè)BA、下方BA、右下BA，即BA0、 BA3、 BA2可以根據(jù) 左上BA = 2'b01按以下方式獲得。
右側(cè)BA-[左上BA[l]， ~￡_hBA
] =
= 0
下方BA-[ 左上BA[1]，左上BA
]-[ll]-3
右下BA-[ 左上BA[1]， 左上BA
]-[10〗-2
(3) 存儲(chǔ)器的邏輯地址空間S86內(nèi)的訪問(wèn)起始行地址ROW—ADR如 下所示。
ROW一ADR = ROW一BASE一ADR + [PICTURE—MAX_XSIZE / (16 * 2)]
* [Y一POS / (32 * 2)〗+ X一POS / (16 * 2)
具體而言，ROW一BASE一ADR是幀圖像的左上像素的行地址， PICTURE_MAX_XSIZE / (16 * 2)是幀內(nèi)水平方向上的行地址步長(zhǎng)數(shù)， Y一POS / (32 * 2)指示矩形區(qū)域RIMG的左上像素位于幀內(nèi)的垂直方向上的 哪個(gè)數(shù)(圖96中的標(biāo)號(hào)961) ， X_POS / (16 * 2)指示矩形區(qū)域RIMG的左 上像素位于幀內(nèi)的水平方向上的哪個(gè)數(shù)(圖96中的標(biāo)號(hào)962)。
根據(jù)圖96中所示的示例，PICTURE一MAX—XSIZE = 128 ， ROW_BASE_ADR = 0，并且設(shè)置了 (X—POS， Y_POS) = (28， 94)，因 而確立了 ROW—ADR = ROW_BASE_ADR + [PICTURE_MAX—XSIZE / (16
* 2)] * [Y一POS / (32 * 2)] + X一POS / (16 * 2) = 0 + (128/32) * [94 / (32 * l)] + 28/(16*2) = 4。
(4) 存儲(chǔ)器的邏輯地址空間S86中的訪問(wèn)起始列地址COL—ADR是 頁(yè)內(nèi)的列地址，并且按如下方式獲得
<formula>formula see original document page 97</formula>
這里[%]是余數(shù)。具體而言，頁(yè)區(qū)域內(nèi)的列地址的步長(zhǎng)數(shù)是4，頁(yè)區(qū)域 中的水平方向上的列數(shù)是4，并且垂直方向上的行數(shù)是32，如圖89所 示，因而Y一POS。/。32指示BA1 、 BA4的頁(yè)區(qū)域內(nèi)的行數(shù)，而 (X_POS/4)%4指示頁(yè)區(qū)域內(nèi)的列數(shù)。
根據(jù)圖96中所示的示例，訪問(wèn)起始列地址可以按如下方式獲得 COL_ADR = 4 * Y_POS%32 + (X_POS/4)%4 = 4 *94%32 + (28/4)%4 = 120 + 3 = 123
(5) 隨后，由于頁(yè)區(qū)域的水平方向上的像素?cái)?shù)是16并且頁(yè)區(qū)域的垂 直軸內(nèi)的像素?cái)?shù)是32，則存儲(chǔ)體內(nèi)的X坐標(biāo)(BA—X_POS)和Y坐標(biāo)
(BA_Y_POS)按如下方式獲得 BA一X一POS = X—P0S%16 BA一Y一POS = Y_POS%32
該結(jié)果對(duì)應(yīng)于圖96 (C)中所示的右上存儲(chǔ)體(BA1/RA4)內(nèi)的矩形 區(qū)域RIMG的右上像素的坐標(biāo)(BA_X—POS， BA_Y—POS)。
(6) 指示矩形區(qū)域RIMG是否跨越存儲(chǔ)體(頁(yè)區(qū)域)的X方向 BANK跨越標(biāo)志和Y方向BANK跨越標(biāo)志根據(jù)在(5)中獲得的存儲(chǔ)體內(nèi) 的X和Y坐標(biāo)(即BA一X一POS， BA一Y—POS)和水平方向和垂直方向上 矩形區(qū)域RIMG的大小(即X/Y一SIZE)按如下方式獲得
如果BA_X_POS + X—SIZE > 15 ，則X方向BANK跨越標(biāo)志=1; 如果BA_Y_POS + Y_SIZE > 31,則Y方向BANK跨越標(biāo)志=1 具體而言，如圖96 (C)所示，如果通過(guò)將矩形區(qū)域大小X/Y—SIZE 加上矩形區(qū)域RIMG的左上像素的坐標(biāo)(BA—X_POS， BA_Y_POS)而獲 得的值超過(guò)了頁(yè)區(qū)域的水平方向大小15和垂直方向大小31，則意味著存 儲(chǔ)體被跨越。
為了利用圖96中所示的示例描述以上的(5)和(6)，存儲(chǔ)體內(nèi)的 X坐標(biāo)和Y坐標(biāo)定義如下
BA一X一POS = X_POS%16 = 28%16 = 12 BA一Y一POS = Y_POS%32 = 94%32 = 30
X方向BANK跨越標(biāo)志和Y方向BANK跨越標(biāo)志定義如下
BA—X_POS + X—SIZE = 12 + 8 = 20，其高于15，因而X方向BANK 跨越標(biāo)志=1，并且
BA—Y—POS + Y_SIZE = 30 + 4 = 34，其高于31，因而Y方向BANK 跨越標(biāo)志=1，
因而該存儲(chǔ)體在X和Y方向上都被RIMG跨越。 (7)隨后，跨越四個(gè)存儲(chǔ)體的矩形區(qū)域的X、 Y方向的大小，即 1ST一X一SIZE、 2ND一X一SIZE、 1ST__Y_SIZE、 2ND_Y_SIZE按如下方式計(jì) 算
如圖96 (C)所示，如果BANK在X方向上被跨越，則BANK左側(cè) 的X一SIZE是1ST_X_SIZE，右側(cè)的X_SIZE是2ND—X_SIZE。如果 BANK在Y方向上被跨越，則BANK左側(cè)的Y一SIZE是1ST—Y_SIZE，右 側(cè)的Y一SIZE是2ND一Y一SIZE 。如果BANK不被跨越，則只有 1ST一X一SIZE和1ST一Y一SIZE是有效的。因此，
如果X方向BANK跨越標(biāo)志=1 ，
則1ST_X_SIZE= 16-BA一X一POS
2ND一X一SIZE = X一SIZE - IST一X一SIZE
如果X方向BANK跨越標(biāo)志=0，
則IST一X一SIZE-X一SIZE
如果Y方向BANK跨越標(biāo)志=1 ，
則IST一Y一SIZE = 32 - BA一Y—POS
2ND一Y一SIZE = Y一SIZE - 1ST_Y_SIZE
如果Y方向BANK跨越標(biāo)志=0，
則1ST一Y—SIZE = Y_SIZE
當(dāng)應(yīng)用圖96中所示的示例時(shí)，由于X方向BANK跨越標(biāo)志=1，因
此
IST一X一SIZE = 16 — BA一X一POS =16-12=4 2ND一X—SIZE = X_SIZE - 1 ST一X一SIZE = 8-4=4 并且由于Y方向BANK跨越標(biāo)志-1，因此 1ST一Y一SIZE = 32 - BA一Y一POS = 32 - 30 = 2
2ND一Y一SIZE = Y一SIZE - 1 ST_Y_SIZE = 4 - 2 = 2 (8)最后，行地址步長(zhǎng)信息RS是指示當(dāng)在水平方向上從左端到右端 掃描幀圖像12 (EV1JMG)時(shí)行地址增大多少的數(shù)，并且通過(guò)下面的計(jì)算 獲得
RS = PICTURE一MAX一XSIZE / (16 * 2)
在圖96所示的示例中，RS按以下方式獲得
RS = PICTURE—MAX一XSIZE / (16 * 2) = 128/32 = 4
如上所述，中間參數(shù)生成部分94利用以上方程計(jì)算中間參數(shù)(1)至 (8)，并將結(jié)果輸出到命令/地址生成部分942。然后，命令/地址生成部 分942基于中間參數(shù)生成命令、存儲(chǔ)體地址BA、行地址RA、列地址 CA、行地址步長(zhǎng)信息RS和多存儲(chǔ)體信息SA'。
圖97是命令/地址生成部分的操作流程圖。該圖以橢圓形示出了所生 成的命令。首先，存儲(chǔ)器控制器發(fā)布正常模式寄存器設(shè)置命令MRS以對(duì) 存儲(chǔ)器設(shè)備內(nèi)的模式寄存器執(zhí)行各種初始設(shè)置(S40)。這些初始設(shè)置在 正常SDRAM中執(zhí)行。然后，存儲(chǔ)器控制器進(jìn)入備用狀態(tài)(S41)。然 后，當(dāng)從訪問(wèn)源塊81接收到訪問(wèn)請(qǐng)求時(shí)，中間參數(shù)生成部分941根據(jù)從 訪問(wèn)源塊接收的訪問(wèn)目標(biāo)區(qū)域數(shù)據(jù)X/Y—POS和X/Y_SIZE、在寄存器543 內(nèi)設(shè)置的幀圖像內(nèi)的左上像素的行地址ROW_BASE_ADR和水平方向上 的像素?cái)?shù)PICTURE一MAX一XSIZE生成上述中間參數(shù)(S42)。
由于要控制的存儲(chǔ)器設(shè)備是否具有多存儲(chǔ)體訪問(wèn)功能被設(shè)置在寄存器 543中，因此檢査這一事項(xiàng)(S43)。如果多存儲(chǔ)體訪問(wèn)功能未被設(shè)置，則 執(zhí)行正?？刂撇僮饕愿鶕?jù)存儲(chǔ)體數(shù)目反復(fù)地發(fā)布激活命令A(yù)CT和讀命令 RD (或?qū)懨?(S44)。
在設(shè)置了多存儲(chǔ)體訪問(wèn)功能的情況下，命令/地址生成部分942基于存 儲(chǔ)體跨越標(biāo)志Flag[X: Y]確定存儲(chǔ)體數(shù)目(S46)。結(jié)果，命令/地址生成 部分942根據(jù)存儲(chǔ)體跨越標(biāo)志Flag [X : Y]生成多存儲(chǔ)體信息SA' [1 : 0]。
其間的關(guān)系如下所示
Flag [X: Y] = 00 SA' [1:0] = 00 (—個(gè)存儲(chǔ)體被激活)Flag[X:Y]-lO SA'[1:0] = 01 (兩個(gè)存儲(chǔ)體在X方向上被激活) Flag[X:Y]-Ol SA'[1:0] = 10 (兩個(gè)存儲(chǔ)體在Y方向上被激活) Flag [X: Y] = 11 SA' [1 : 0] = 11 (四個(gè)存儲(chǔ)體被激活) 因此，命令/地址生成部分942發(fā)布多存儲(chǔ)體信息SA'以及激活命令 ACT、引導(dǎo)存儲(chǔ)體地址BA和引導(dǎo)行地址RA (S80、 S70、 S60、 S50)。
在四個(gè)存儲(chǔ)體被同時(shí)激活的情況下，存儲(chǔ)器控制器內(nèi)的命令/地址生成 部分942發(fā)布多存儲(chǔ)體信息SA' = 11以及激活命令A(yù)CT和行地址RA (S50)。然后，命令/地址生成部分942發(fā)布讀命令或?qū)懨钜约白笊洗?儲(chǔ)體內(nèi)的列地址CA (S51)。該讀或?qū)懨畋环磸?fù)發(fā)布，同時(shí)遞增列地址 與左上存儲(chǔ)體內(nèi)的X方向上的訪問(wèn)大小相對(duì)應(yīng)的次數(shù)(即1ST—X—SIZE = N次)。而且，讀命令或?qū)懨畋慌c右側(cè)存儲(chǔ)體內(nèi)的列地址CA—起發(fā)布 (S52)。該讀或?qū)懨畋环磸?fù)發(fā)布，同時(shí)遞增列地址與左上存儲(chǔ)體內(nèi)的 X方向上的訪問(wèn)大小相對(duì)應(yīng)的次數(shù)(即2NELX一SIZE-N次)。然后，線 數(shù)遞增1 (S53)，并且步驟S51、 S52和S53被重復(fù)，直到線數(shù)超過(guò)丫 1ST_Y_SIZE為止，1ST_Y_SIZE是左上存儲(chǔ)體內(nèi)Y方向上的訪問(wèn)大小 (S54)。
隨后，命令/地址生成部分942發(fā)布讀命令或?qū)懨钜约跋路酱鎯?chǔ)體的 列地址CA (S55)。該讀或?qū)懨畋环磸?fù)發(fā)布，同時(shí)遞增列地址與下方存 儲(chǔ)體內(nèi)的X方向上的訪問(wèn)大小相對(duì)應(yīng)的次數(shù)(即1ST一X一SIZE-N次)。 此外，讀命令或?qū)懨畋慌c右下存儲(chǔ)體內(nèi)的列地址CA—起發(fā)布(S56)。 該讀或?qū)懨畋环磸?fù)發(fā)布，同時(shí)遞增列地址與右側(cè)存儲(chǔ)體內(nèi)的X方向上的 訪問(wèn)大小相對(duì)應(yīng)的次數(shù)(即2ND一X一SIZE = N次)。然后線數(shù)被遞增1
(557) ，并且步驟S55、 S56和S58被重復(fù)，直到線數(shù)超過(guò)了 2ND_Y_SIZE為止，2ND_Y_SIZE是下方存儲(chǔ)體內(nèi)Y方向上的訪問(wèn)大小
(558) 。
命令/地址生成部分942基于存儲(chǔ)器映射圖根據(jù)作為中間參數(shù)的引導(dǎo)列 地址COL_ADR = 123和列地址步長(zhǎng)數(shù)數(shù)據(jù)CST == 4獲得要與上述讀或?qū)?br> 命令一起發(fā)布的列地址。
在兩個(gè)存儲(chǔ)體在X方向上被同時(shí)激活的情況下，存儲(chǔ)器控制器內(nèi)的命
令/地址生成部分942發(fā)布多存儲(chǔ)體信息SA' = 01以及激活命令A(yù)CT和行 地址RA (S60)。然后，讀或?qū)懨詈土械刂繁幌蜃笊洗鎯?chǔ)體發(fā)布N次
(S61)，并且讀或?qū)懨詈土械刂繁幌蛴覀?cè)存儲(chǔ)體發(fā)布N次(S62)。這 些步驟S61、 S62和S63被重復(fù)，直到線數(shù)超過(guò)了 1ST_Y—SIZE為止
(S64)。
在兩個(gè)存儲(chǔ)體在Y方向上被同時(shí)激活的情況下，存儲(chǔ)器控制器內(nèi)的命 令/地址生成部分942發(fā)布多存儲(chǔ)體信息SA' = 10以及激活命令A(yù)CT和行 地址RA (S70)。然后，讀或?qū)懨詈土械刂繁幌蜃笊洗鎯?chǔ)體發(fā)布N次 (S71)，并且這些步驟S71和S72被重復(fù)，直到線數(shù)超過(guò)了 1ST—Y—SIZE 為止(S73)。類似地，讀或?qū)懨詈土械刂繁话l(fā)布到下方存儲(chǔ)體(S74、 S75、 S76)。
最后，在只有一個(gè)存儲(chǔ)體被激活的情況下，存儲(chǔ)器控制器內(nèi)的命令/地 址生成部分942發(fā)布激活命令A(yù)CT、行地址RA和多存儲(chǔ)體信息SA' = 00
(S80)。然后，讀或?qū)懨詈土械刂繁幌蜃笊洗鎯?chǔ)體發(fā)布N次(S81)， 并且這些步驟S81和S82被重復(fù)，直到線數(shù)超過(guò)了 1ST_Y_SIZE為.l卜.
(S83)。
如上所述， 一旦從訪問(wèn)源塊接收到訪問(wèn)請(qǐng)求REQ和訪問(wèn)目標(biāo)區(qū)域數(shù) 據(jù)X/Y一POS、 X/Y_SIZE，存儲(chǔ)器控制器82就根據(jù)設(shè)置在寄存器543中的 幀區(qū)域的行地址ROW一BASE一ADR和水平方向上的像素?cái)?shù) PICTURE_MAX_XSIZE生成中間參數(shù)，然后確定要同時(shí)激活的存儲(chǔ)體數(shù) 目，發(fā)布與判決結(jié)果相對(duì)應(yīng)的多存儲(chǔ)體信息SA'，然后同時(shí)激活存儲(chǔ)器設(shè) 備內(nèi)的存儲(chǔ)體。因此，多個(gè)存儲(chǔ)體可以通過(guò)發(fā)布激活命令一次而被激活， 從而可以高效地執(zhí)行存儲(chǔ)器訪問(wèn)。
圖98是存儲(chǔ)器控制器和存儲(chǔ)器設(shè)備之間的定時(shí)圖。這是示出了對(duì)跨 越了四個(gè)存儲(chǔ)體的矩形區(qū)域RIMG進(jìn)行訪問(wèn)的情況(如圖96所示)的定 時(shí)圖。首先，存儲(chǔ)器控制器發(fā)布擴(kuò)展模式寄存器設(shè)置命令EMRS和行地址 步長(zhǎng)信息RS4，并且將行地址步長(zhǎng)信息RS設(shè)置到存儲(chǔ)器設(shè)備中的寄存器 內(nèi)。隨后，存儲(chǔ)器控制器發(fā)布激活命令A(yù)CT、左上存儲(chǔ)體地址BA1、引導(dǎo) 行地址RA4和多存儲(chǔ)體信息SA' (1， 1)。響應(yīng)于此，四個(gè)存儲(chǔ)體在存儲(chǔ)
器設(shè)備中被同時(shí)激活。
在圖98所示的示例中，多存儲(chǔ)體信息SA'被從列地址端子CA輸入。 然而，在存儲(chǔ)器設(shè)備采用用于從公共地址端子輸入行地址RA和列地址 CA的地址復(fù)用配置時(shí)，多存儲(chǔ)體信息SA'需要從專用端子SP輸入，如圖 72所示。
此外，存儲(chǔ)器控制器反復(fù)地發(fā)布讀命令RD、存儲(chǔ)體地址BA和列地 址CA。如圖96 (B)所示，存儲(chǔ)體地址BA和列地址CA如下所示 (BA， CA) = (1， 123) 、 (0， 120) 、 (1， 127) 、 (0， 124)、 (3， 3) 、 (2， 0) 、 (3， 7) 、 (2， 4)。響應(yīng)于此，圖98中所示的 像素坐標(biāo)(X一POS， Y_POS)的4字節(jié)數(shù)據(jù)被從存儲(chǔ)器的4字節(jié)輸入/輸出 端子BY 0至3輸出，并且存儲(chǔ)器控制器接收這些4字節(jié)數(shù)據(jù)項(xiàng)。這樣， 激活命令A(yù)CT只被發(fā)布一次。
在多個(gè)存儲(chǔ)體利用多存儲(chǔ)體訪問(wèn)功能通過(guò)單個(gè)激活命令激活的情況 下，當(dāng)字節(jié)邊界功能被用于訪問(wèn)4字節(jié)區(qū)域中部的圖像數(shù)據(jù)時(shí)，存儲(chǔ)器控 制器發(fā)布讀或?qū)懨睢⒋鎯?chǔ)體地址BA、列地址CA、起始字節(jié)信息SB和 存儲(chǔ)體映射圖信息BMR，如圖87所示。因此，存儲(chǔ)器控制器可以減少讀 或?qū)懨畋话l(fā)布的次數(shù)，并且還可以利用單次訪問(wèn)接收或輸出對(duì)于所有數(shù) 據(jù)總線有效的數(shù)據(jù)。
應(yīng)當(dāng)注意，以上實(shí)施例描述了存儲(chǔ)數(shù)字圖像數(shù)據(jù)的圖像存儲(chǔ)器的示 例，在數(shù)字圖像數(shù)據(jù)中，多個(gè)像素的圖像數(shù)據(jù)項(xiàng)二維布置。然而，本發(fā)明 不僅可以應(yīng)用于用于存儲(chǔ)圖像數(shù)據(jù)的圖像存儲(chǔ)器，還可以應(yīng)用于也可基于 預(yù)定映射規(guī)則存儲(chǔ)除了圖像以外的二維陣列式數(shù)據(jù)項(xiàng)的存儲(chǔ)器設(shè)備。如果 所存儲(chǔ)的數(shù)據(jù)項(xiàng)是二維布置的，則有時(shí)在訪問(wèn)二維陣列式數(shù)據(jù)內(nèi)的任何矩 形區(qū)域時(shí)需要訪問(wèn)多個(gè)頁(yè)區(qū)域的數(shù)據(jù)項(xiàng)。在這種情況下也可應(yīng)用本發(fā)明。
本申請(qǐng)基于2006年12月22日遞交的在先日本專利申請(qǐng)No. 2006-345415和2007年1月19日遞交的日本專利申請(qǐng)No. 2007-10763并要求其 優(yōu)先權(quán)，這里通過(guò)引用將這兩個(gè)申請(qǐng)的全部?jī)?nèi)容并入。 圖91附圖標(biāo)記
REQ:訪問(wèn)請(qǐng)求信號(hào) ACK:訪問(wèn)響應(yīng)信號(hào)
RXW:讀/寫指令信號(hào) X一POS:矩形X坐標(biāo)
Y_POS:矩形Y坐標(biāo) X_SIZE:矩形的X方向大小 Y一SIZE:矩形的Y方向大小ADR:水平訪問(wèn)引導(dǎo)地址
SIZE:水平訪問(wèn)大小 EN:讀/寫數(shù)據(jù)使能
RDATA:讀數(shù)據(jù) WDATA:寫數(shù)據(jù)
權(quán)利要求
1. 一種存儲(chǔ)多個(gè)數(shù)據(jù)項(xiàng)并且響應(yīng)于存儲(chǔ)體地址、行地址和列地址訪問(wèn)所存儲(chǔ)的數(shù)據(jù)項(xiàng)的存儲(chǔ)器設(shè)備，所述存儲(chǔ)器設(shè)備包括多個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體具有存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列具有分別由行地址選擇的多個(gè)頁(yè)區(qū)域，每個(gè)存儲(chǔ)體由存儲(chǔ)體地址選擇；行控制器，所述行控制器響應(yīng)于第一操作代碼控制每個(gè)存儲(chǔ)體內(nèi)頁(yè)區(qū)域的激活；以及一組數(shù)據(jù)輸入/輸出端子，其中每個(gè)被激活的頁(yè)區(qū)域內(nèi)的存儲(chǔ)器單位區(qū)域是基于所述列地址訪問(wèn)的，所述行控制器具有多存儲(chǔ)體激活控制器，所述多存儲(chǔ)體激活控制器響應(yīng)于與所述第一操作代碼一起提供的多存儲(chǔ)體信息數(shù)據(jù)和提供的存儲(chǔ)體地址生成用于所述多個(gè)存儲(chǔ)體中的每一個(gè)的存儲(chǔ)體激活信號(hào)；以及行地址計(jì)算器，所述行地址計(jì)算器響應(yīng)于提供的存儲(chǔ)體地址和提供的行地址生成所述多個(gè)存儲(chǔ)體中的每一個(gè)的行地址，并且所述多個(gè)存儲(chǔ)體響應(yīng)于所述存儲(chǔ)體激活信號(hào)和由所述行地址計(jì)算器生成的行地址激活所述頁(yè)區(qū)域。
2. 如權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中所存儲(chǔ)的數(shù)據(jù)項(xiàng)是被劃分為 按行和列部署的多個(gè)矩形塊的二維陣列式數(shù)據(jù)項(xiàng)，所述多個(gè)矩形塊基于映射規(guī)則被分配到存儲(chǔ)器的邏輯地址空間，所述 映射規(guī)則用于將相鄰矩形塊與具有不同存儲(chǔ)體地址的頁(yè)區(qū)域關(guān)聯(lián)起來(lái)，并 且根據(jù)所述映射規(guī)則，與所述頁(yè)區(qū)域相對(duì)應(yīng)的行地址以預(yù)定數(shù)目的步長(zhǎng)巻 繞所述行，關(guān)于所述映射規(guī)則中行地址的步長(zhǎng)數(shù)的數(shù)據(jù)被與第二操作代碼一起提供，并且其中所述行地址計(jì)算器響應(yīng)于提供的存儲(chǔ)體地址、提供的行地址 和關(guān)于所述步長(zhǎng)數(shù)的數(shù)據(jù)生成所述多個(gè)存儲(chǔ)體的行地址。
3. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，還包括用于存儲(chǔ)關(guān)于所述步長(zhǎng)數(shù) 的數(shù)據(jù)的模式寄存器，其中關(guān)于所述步長(zhǎng)數(shù)的數(shù)據(jù)響應(yīng)于所述第二操作代 碼而被存儲(chǔ)在所述模式寄存器中。
4. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，其中所述多存儲(chǔ)體信息數(shù)據(jù)是關(guān) 于所述多個(gè)存儲(chǔ)體的數(shù)目的數(shù)據(jù)、關(guān)于行和列方向的多個(gè)存儲(chǔ)體的組合的 數(shù)據(jù)以及關(guān)于所述多個(gè)存儲(chǔ)體的布置的數(shù)據(jù)中的任何一個(gè)。
5. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，其中所述多存儲(chǔ)體激活控制器包括存儲(chǔ)體解碼器，所述存儲(chǔ)體解碼器對(duì)存 儲(chǔ)體地址的多個(gè)比特解碼以生成存儲(chǔ)體選擇信號(hào)，所述存儲(chǔ)體解碼器響應(yīng)于所述多存儲(chǔ)體信息數(shù)據(jù)簡(jiǎn)并預(yù)定的存儲(chǔ)體地 址，并對(duì)所述存儲(chǔ)體地址解碼，并且其中所述多存儲(chǔ)體激活控制器響應(yīng)于所述存儲(chǔ)體選擇信號(hào)生成用 于所述多個(gè)存儲(chǔ)體中的每一個(gè)的存儲(chǔ)體激活信號(hào)。
6. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，其中所述多存儲(chǔ)體激活控制器包括多個(gè)存儲(chǔ)體解碼器，所述多個(gè)存儲(chǔ)體解碼器輸入提供的存儲(chǔ)體地址或其反相的存儲(chǔ)體地址的預(yù)定組合，并對(duì)所述 組合解碼，并且所述多個(gè)存儲(chǔ)體解碼器中的一些或全部響應(yīng)于所述多存儲(chǔ)體信息數(shù)據(jù) 而被激活，從而生成所述存儲(chǔ)體選擇信號(hào)。
7. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，其中所述多存儲(chǔ)體信息數(shù)據(jù)包括關(guān)于作為訪問(wèn)目標(biāo)的數(shù)據(jù)矩形區(qū)域的大小 信息，所述多存儲(chǔ)體激活控制器包括激活存儲(chǔ)體判決電路和存儲(chǔ)體解碼 器，所述激活存儲(chǔ)體判決電路根據(jù)所述大小信息并基于所述映射規(guī)則生成 關(guān)于要激活的多個(gè)存儲(chǔ)體的組合的信息，所述存儲(chǔ)體解碼器對(duì)存儲(chǔ)體地址 的多個(gè)比特解碼以生成所述存儲(chǔ)體選擇信號(hào)，所述存儲(chǔ)體解碼器響應(yīng)于所述存儲(chǔ)體組合信息減并預(yù)定的存儲(chǔ)體地 址，并且解碼所述存儲(chǔ)體地址，并且其中所述多存儲(chǔ)體激活控制器響應(yīng)于所述存儲(chǔ)體選擇信號(hào)生成用 于所述多個(gè)存儲(chǔ)體中的每一個(gè)的存儲(chǔ)體激活信號(hào)。
8. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，其中所述多存儲(chǔ)體激活控制器響應(yīng)于所述第一操作代碼生成同時(shí)用于所述 多個(gè)存儲(chǔ)體的存儲(chǔ)體激活信號(hào)，并且所述多個(gè)存儲(chǔ)體響應(yīng)于所述存儲(chǔ)體激活信號(hào)激活所述頁(yè)區(qū)域。
9. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，其中所述多存儲(chǔ)體激活控制器響應(yīng)于提供的存儲(chǔ)體地址在不同定時(shí)處按下 述順序順序地生成用于所述多個(gè)存儲(chǔ)體的存儲(chǔ)體激活信號(hào)，在所述順序 中，與提供的存儲(chǔ)體地址相對(duì)應(yīng)的存儲(chǔ)體被帶到開頭，并且所述多個(gè)存儲(chǔ)體響應(yīng)于所述存儲(chǔ)體激活信號(hào)激活所述頁(yè)區(qū)域。
10. 如權(quán)利要求9所述的存儲(chǔ)器設(shè)備，其中所述多存儲(chǔ)體激活控制器分別在預(yù)定的延遲時(shí)刻順序生成用于所述多 個(gè)存儲(chǔ)體的存儲(chǔ)體激活信號(hào)。
11. 如權(quán)利要求9所述的存儲(chǔ)器設(shè)備，其中所述多存儲(chǔ)體激活控制器 在與同步時(shí)鐘同步的延遲定時(shí)處順序生成用于所述多個(gè)存儲(chǔ)體的存儲(chǔ)體激 活信號(hào)。
12. 如權(quán)利要求9所述的存儲(chǔ)器設(shè)備，其中所述行地址計(jì)算器包括多 個(gè)地址加法器，用于將0、 1、行地址的步長(zhǎng)數(shù)數(shù)據(jù)(RS)和所述行地址 步長(zhǎng)數(shù)數(shù)據(jù)(RS)加l分別加到提供的行地址(RA)，并且要由所述多個(gè)地址加法器輸出的行地址響應(yīng)于提供的存儲(chǔ)體地址被提 供到所述多個(gè)存儲(chǔ)體。
13. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，還包括存儲(chǔ)體地址切換電路， 所述存儲(chǔ)體地址切換電路可以選擇第一映射規(guī)則，其中與所述相鄰矩形塊相關(guān)聯(lián)的頁(yè)區(qū)域被分配到與低 位存儲(chǔ)體地址相關(guān)聯(lián)的第一行和與高位存儲(chǔ)體地址相關(guān)聯(lián)的第二行；以及第二映射規(guī)則，其中與所述相鄰矩形塊相關(guān)聯(lián)的頁(yè)區(qū)域被分配到與偶 數(shù)存儲(chǔ)體地址相關(guān)聯(lián)的第一行和與奇數(shù)存儲(chǔ)體地址相關(guān)聯(lián)的第二行，第二映射規(guī)則輸出內(nèi)部存儲(chǔ)體地址。
14. 如權(quán)利要求2所述的存儲(chǔ)器設(shè)備，其中所述存儲(chǔ)器單元陣列包括 由所述列地址選擇的多個(gè)存儲(chǔ)器單位區(qū)域； 多個(gè)輸入/輸出端子；以及提供在所述存儲(chǔ)器單元陣列和所述多個(gè)輸入/輸出端子之間的輸入/輸 出單元，并且其中與所述多個(gè)輸入順出端子相對(duì)應(yīng)的多個(gè)字節(jié)或比特的數(shù)據(jù)被 存儲(chǔ)在每個(gè)所述存儲(chǔ)器單位區(qū)域中，并且其中所述存儲(chǔ)器單元陣列和所述輸入/輸出單元響應(yīng)于第三操作代 碼并基于所述列地址和關(guān)于所述字節(jié)或比特的組合的信息，訪問(wèn)與提供的 存儲(chǔ)體地址的第一存儲(chǔ)體的列地址相對(duì)應(yīng)的第一存儲(chǔ)器單位區(qū)域和位于與 所述第一存儲(chǔ)體相鄰的第二存儲(chǔ)體內(nèi)并且與所述第一存儲(chǔ)器單位區(qū)域相鄰 的第二存儲(chǔ)器單位區(qū)域，并且從被訪問(wèn)的第一和第二單位區(qū)域內(nèi)的多個(gè)字 節(jié)或比特中，將基于所述組合信息的多個(gè)字節(jié)或比特的組合與所述多個(gè)輸 入/輸出端子關(guān)聯(lián)起來(lái)。
15. —種存儲(chǔ)多個(gè)數(shù)據(jù)項(xiàng)并且響應(yīng)于存儲(chǔ)體地址、行地址和列地址訪 問(wèn)所存儲(chǔ)的數(shù)據(jù)項(xiàng)的存儲(chǔ)器設(shè)備，所述存儲(chǔ)器設(shè)備包括多個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體具有存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列 具有分別由行地址選擇的多個(gè)頁(yè)區(qū)域，每個(gè)存儲(chǔ)體由存儲(chǔ)體地址選擇；行控制器，所述行控制器響應(yīng)于第一操作代碼控制每個(gè)存儲(chǔ)體內(nèi)頁(yè)區(qū) 域的激活；一組數(shù)據(jù)輸入/輸出端子；以及提供在所述存儲(chǔ)器單元陣列和所述多個(gè)輸入/輸出端子之間的輸入/輸 出單元，其中每個(gè)被激活的頁(yè)區(qū)域內(nèi)的存儲(chǔ)器單位區(qū)域是基于所述列地址訪問(wèn)的， 所述行控制器具有多存儲(chǔ)體激活控制器，所述多存儲(chǔ)體激活控制器響應(yīng)于與所述第一操 作代碼一起提供的多存儲(chǔ)體信息數(shù)據(jù)和提供的存儲(chǔ)體地址生成用于所述多個(gè)存儲(chǔ)體中的每一個(gè)的存儲(chǔ)體激活信號(hào)；以及行地址計(jì)算器，所述行地址計(jì)算器響應(yīng)于提供的存儲(chǔ)體地址和提供的行地址生成所述多個(gè)存儲(chǔ)體中的每一個(gè)的行地址，所述多個(gè)存儲(chǔ)體響應(yīng)于所述存儲(chǔ)體激活信號(hào)和由所述行地址計(jì)算器生成的行地址激活所述頁(yè)區(qū)域，與所述多個(gè)輸入/輸出端子相對(duì)應(yīng)的多個(gè)字節(jié)或比特的數(shù)據(jù)被存儲(chǔ)在所述存儲(chǔ)器單位區(qū)域中，并且所述存儲(chǔ)器單元陣列和所述輸入/輸出單元響應(yīng)于第三操作代碼并基于關(guān)于所述字節(jié)或比特的組合的信息，訪問(wèn)與提供的存儲(chǔ)體地址的第一存儲(chǔ)體的列地址相對(duì)應(yīng)的第一存儲(chǔ)器單位區(qū)域和位于與所述第一存儲(chǔ)體相鄰的第二存儲(chǔ)體內(nèi)并且與所述第一存儲(chǔ)器單位區(qū)域相鄰的第二存儲(chǔ)器單位區(qū)域，并且從被訪問(wèn)的第一和第二單位區(qū)域內(nèi)的多個(gè)字節(jié)或比特中，將基于所述組合信息的多個(gè)字節(jié)或比特的組合與所述多個(gè)輸入/輸出端子關(guān)聯(lián)起來(lái)。
16. —種存儲(chǔ)器系統(tǒng)，包括 如權(quán)利要求1或2所述的存儲(chǔ)器設(shè)備；以及具有命令/地址生成部分的存儲(chǔ)器控制器，所述命令/地址生成部分向 所述存儲(chǔ)器設(shè)備提供所述多存儲(chǔ)體信息數(shù)據(jù)，還與所述存儲(chǔ)體地址和所述行地址一起提供所述第一操作代碼一次，并且其后根據(jù)所述多個(gè)激活的存儲(chǔ)體與所述第三操作代碼一起提供所述存儲(chǔ)體地址和所述列地址多次，其中所述存儲(chǔ)器控制器從所述存儲(chǔ)器設(shè)備讀取數(shù)據(jù)或向所述存儲(chǔ)器設(shè)備寫入 數(shù)據(jù)。
17. 如權(quán)利要求16所述的存儲(chǔ)器系統(tǒng)，其中所述存儲(chǔ)器控制器輸入關(guān)于所述二維陣列式數(shù)據(jù)項(xiàng)內(nèi)的任何矩形區(qū)域的位置和大小的數(shù)據(jù)，基于關(guān)于所述矩形區(qū)域的位置和大小的數(shù)據(jù)確定所述矩形區(qū)域是否跨越了與不同 存儲(chǔ)體地址相對(duì)應(yīng)的多個(gè)頁(yè)區(qū)域，并根據(jù)所述判決結(jié)果生成所述多存儲(chǔ)體信息數(shù)據(jù)。
18. 如權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其中所述存儲(chǔ)器控制器基于關(guān) 于所述矩形區(qū)域的位置和大小的數(shù)據(jù)生成被所述矩形區(qū)域跨越的多個(gè)頁(yè)區(qū)域中的每一個(gè)的訪問(wèn)大小，并且向所述存儲(chǔ)器設(shè)備反復(fù)輸出所述第二操作代碼、所述存儲(chǔ)體地址和所述列地址與所述訪問(wèn)大小相對(duì)應(yīng)的多次。
19. 如權(quán)利要求16所述的存儲(chǔ)器系統(tǒng)，其中所述第一操作代碼是激活命令，并且所述第三操作代碼是讀命令或?qū)懨睢?br> 20. —種控制如權(quán)利要求1或2所述的存儲(chǔ)器設(shè)備的存儲(chǔ)器控制器， 包括命令/地址生成部分，所述命令/地址生成部分向所述存儲(chǔ)器設(shè)各提供所述多存儲(chǔ)體信息數(shù)據(jù)，還與所述存儲(chǔ)體地址和所述行地址一起提供所述第一操作代碼一次，并且其后響應(yīng)于所述多個(gè)激活的存儲(chǔ)體與所述第三操作代碼一起提供所述存儲(chǔ)體地址和所述列地址多次，其中所述存儲(chǔ)器控制器從所述存儲(chǔ)器設(shè)備讀取數(shù)據(jù)或向所述存儲(chǔ)器設(shè)備寫入數(shù)據(jù)。
21. 如權(quán)利要求20所述的存儲(chǔ)器控制器，輸入關(guān)于所述二維陣列式數(shù) 據(jù)項(xiàng)內(nèi)的任何矩形區(qū)域的位置和大小的數(shù)據(jù)，基于關(guān)于所述矩形區(qū)域的位 置和大小的數(shù)據(jù)確定所述矩形區(qū)域是否跨越了與不同存儲(chǔ)體地址相對(duì)應(yīng)的 多個(gè)頁(yè)區(qū)域，并根據(jù)所述判決結(jié)果生成所述多存儲(chǔ)體信息數(shù)據(jù)。
22. 如權(quán)利要求21所述的存儲(chǔ)器控制器，基于關(guān)于所述矩形區(qū)域的位 置和大小的數(shù)據(jù)生成被所述矩形區(qū)域跨越的多個(gè)頁(yè)區(qū)域中的每一個(gè)的訪問(wèn) 大小，并且向所述存儲(chǔ)器設(shè)備反復(fù)輸出所述第三操作代碼、所述存儲(chǔ)體地 址和所述列地址與所述訪問(wèn)大小相對(duì)應(yīng)的多次。
23. —種控制如權(quán)利要求1或2所述的存儲(chǔ)器設(shè)備的存儲(chǔ)器控制器， 包括寄存器，所述寄存器設(shè)置指示所述存儲(chǔ)器設(shè)備是否具有多存儲(chǔ)體功能的數(shù)據(jù)；以及命令/地址生成部分，在指示所述存儲(chǔ)器設(shè)備具有所述多存儲(chǔ)體功能的 數(shù)據(jù)被設(shè)置在所述寄存器中的情況下，所述命令/地址生成部分提供所述多 存儲(chǔ)體信息數(shù)據(jù)，還與所述存儲(chǔ)體地址和所述行地址一起提供所述第一操 作代碼一次，并且其后根據(jù)所述多個(gè)激活的存儲(chǔ)體提供所述第三操作代碼、所述存儲(chǔ)體地址和所述列地址多次，其中在指示所述存儲(chǔ)器設(shè)備不具有所述多存儲(chǔ)體功能的數(shù)據(jù)被設(shè)置在所述寄存器中的情況下，所述命令/地址生成部分根據(jù)作為訪問(wèn)目標(biāo)的存儲(chǔ) 體順序向所述存儲(chǔ)器設(shè)備提供所述第一操作代碼、以及作為所述訪問(wèn)目標(biāo) 的存儲(chǔ)體地址和行地址，并且其后根據(jù)所述多個(gè)激活的存儲(chǔ)體提供所述第 二操作代碼、所述存儲(chǔ)體地址和所述列地址，其中所述存儲(chǔ)器控制器從所述存儲(chǔ)器設(shè)備讀取數(shù)據(jù)或向所述存儲(chǔ)器設(shè) 備寫入數(shù)據(jù)。
24. —種存儲(chǔ)器設(shè)備，包括N (N>1)個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體包括存儲(chǔ)器單元陣列，所述存儲(chǔ)器 單元陣列具有分別被指派給不同行地址的多條字線，并且每個(gè)存儲(chǔ)體被指 派給不同存儲(chǔ)體地址；以及行控制部分，所述行控制部分響應(yīng)于第一操作代碼控制所述存儲(chǔ)體屮 字線的激活；其中所述行控制部分具有，多存儲(chǔ)體激活控制部分，所述多存儲(chǔ)體激活控制部分根據(jù)與所述第一 操作代碼一起提供的多存儲(chǔ)體信息數(shù)據(jù)和提供的存儲(chǔ)體地址生成用于M (N>=M>1)個(gè)存儲(chǔ)體的存儲(chǔ)體激活信號(hào)，行地址計(jì)算部分，所述行地址計(jì)算部分根據(jù)提供的存儲(chǔ)體地址和提供 的行地址生成用于M個(gè)激活存儲(chǔ)體的行地址，其中所述M個(gè)激活存儲(chǔ)體中的每一個(gè)根據(jù)所述存儲(chǔ)體激活信號(hào)和由所 述行地址計(jì)算部分生成的行地址激活至少一條字線。
25. —種在單個(gè)半導(dǎo)體襯底上集成電路的半導(dǎo)體集成電路，包括 被指派給彼此不同的存儲(chǔ)體地址的多個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體具有連接到多個(gè)存儲(chǔ)器單元的多條字線，所述多條字線被指派給彼此不同的行地 址；多存儲(chǔ)體激活控制部分，所述多存儲(chǔ)體激活控制部分響應(yīng)于與第一操 作代碼一起輸入的存儲(chǔ)體地址激活被指派給與所述輸入存儲(chǔ)體地址相同的 存儲(chǔ)體地址的存儲(chǔ)體，并且基于多存儲(chǔ)體信息激活被指派給與所述輸入存 儲(chǔ)體地址不同的存儲(chǔ)體地址的至少一個(gè)其他存儲(chǔ)體；以及行地址計(jì)算部分，所述行地址計(jì)算部分響應(yīng)于輸入行地址生成用于每 個(gè)激活的存儲(chǔ)體的行地址。
26. 如權(quán)利要求25所述的半導(dǎo)體集成電路，其中所述行地址計(jì)算部分 生成用于所述激活的存儲(chǔ)體的彼此不同的行地址。
27. 如權(quán)利要求25或26所述的半導(dǎo)體集成電路， 其中所述多個(gè)存儲(chǔ)體包括被指派給第一存儲(chǔ)體地址的第一存儲(chǔ)體、被指派給第二存儲(chǔ)體地址的第二存儲(chǔ)體、被指派給第三存儲(chǔ)體地址的第三存 儲(chǔ)體和被指派給第四存儲(chǔ)體地址的第四存儲(chǔ)體，其中當(dāng)所述輸入存儲(chǔ)體地址是第一存儲(chǔ)體地址時(shí)，所述多存儲(chǔ)體激活 控制部分在所述多存儲(chǔ)體信息是第一值的情況下激活所述第一和第二存儲(chǔ) 體，而在所述多存儲(chǔ)體信息是第二值的情況下只激活所述第一存儲(chǔ)體。
28. 如權(quán)利要求27所述的半導(dǎo)體集成電路，其中當(dāng)所述輸入存儲(chǔ)體地址是第一存儲(chǔ)體地址時(shí)，所述多存儲(chǔ)體激活 控制部分在所述多存儲(chǔ)體信息是第三值的情況下激活所有第一、第二、第 三和第四存儲(chǔ)體。
29. 如權(quán)利要求27所述的半導(dǎo)體集成電路，其中所述第一、第二、第三和第四存儲(chǔ)體中的每一個(gè)具有分別被指派 給第一行地址的第一字線、被指派給第二行地址的第二字線、被指派給第 三行地址的第三字線和被指派給第四行地址的第四字線，其中當(dāng)所述輸入存儲(chǔ)體地址是第一存儲(chǔ)體地址時(shí)，所述行地址計(jì)算部 分在所述多存儲(chǔ)體信息是所述第一值時(shí)生成用于激活所述第一存儲(chǔ)體中的 第一字線的第一行地址和用于激活所述第二存儲(chǔ)體中的第二字線的第二行 地址。
30. 如權(quán)利要求25或26所述的半導(dǎo)體集成電路， 其中所述行地址計(jì)算部分基于步長(zhǎng)信息生成被指派給與所述輸入存儲(chǔ)體地址不同的存儲(chǔ)體地址的存儲(chǔ)體中的行地址。
31. 如權(quán)利要求27所述的半導(dǎo)體集成電路，其中當(dāng)所述多存儲(chǔ)體信息是所述第一值時(shí)，所述行地址計(jì)算部分基于 步長(zhǎng)信息生成用于激活與所述第一存儲(chǔ)體的輸入行地址相對(duì)應(yīng)的字線的行 地址，并且生成用于激活與不同于所述第一存儲(chǔ)體的輸入行地址的行地址 相對(duì)應(yīng)的字線的行地址。
32. 如權(quán)利要求29所述的半導(dǎo)體集成電路，其中當(dāng)所述多存儲(chǔ)體信息是所述第一值時(shí)，所述行地址計(jì)算部分基于 步長(zhǎng)信息生成用于激活所述第一存儲(chǔ)體中的第一字線的行地址和用于激活 所述第二存儲(chǔ)體中的第二字線的行地址。
33. 如權(quán)利要求30所述的半導(dǎo)體集成電路，其中所述步長(zhǎng)信息根據(jù)模式寄存器設(shè)置命令被存儲(chǔ)在安裝在所述半導(dǎo) 體集成電路中的模式寄存器內(nèi)。
34. 如權(quán)利要求30所述的裝置，其中當(dāng)所述步長(zhǎng)信息是RS并且所述輸入行地址是RA時(shí)，所述行地 址計(jì)算部分生成RA、 RA+1、 RA+RS和RA+RS+1的行地址，并將所生成 的行地址中彼此不同的行地址提供給每個(gè)被激活的存儲(chǔ)體。
35. —種在單個(gè)半導(dǎo)體襯底上集成電路的半導(dǎo)體集成電路，包括 多個(gè)數(shù)據(jù)輸出端子；被指派給彼此不同的存儲(chǔ)體地址的多個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體具有被指 派給彼此不同的行地址的多條字線，其中連接到每條字線的多個(gè)存儲(chǔ)器單 元包括多個(gè)存儲(chǔ)器單位區(qū)域，所述存儲(chǔ)器單位區(qū)域被指派給彼此不同的列 地址；多存儲(chǔ)體激活控制部分，所述多存儲(chǔ)體激活控制部分響應(yīng)于與第一操 作代碼一起輸入的存儲(chǔ)體地址激活被指派給與所述輸入存儲(chǔ)體地址相同的 存儲(chǔ)體地址的存儲(chǔ)體，并且基于多存儲(chǔ)體信息激活被指派給與所述輸入存 儲(chǔ)體地址不同的存儲(chǔ)體地址的至少一個(gè)其他存儲(chǔ)體；行地址計(jì)算部分，所述行地址計(jì)算部分響應(yīng)于輸入行地址生成用于每個(gè)激活的存儲(chǔ)體的行地址；行解碼器，所述行解碼器基于由所述行地址計(jì)算部分生成的行地址激活字線；以及控制部分，所述控制部分基于輸入列地址和組合信息，并行地將數(shù)據(jù) 從連接到所述激活的字線的多個(gè)存儲(chǔ)器單位區(qū)域輸出到所述多個(gè)數(shù)據(jù)輸出 端子。
全文摘要
本發(fā)明公開了一種存儲(chǔ)器設(shè)備、存儲(chǔ)器控制器和存儲(chǔ)器系統(tǒng)。該存儲(chǔ)器設(shè)備具有多個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體具有存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列具有分別由行地址選擇的多個(gè)頁(yè)區(qū)域，并且每個(gè)存儲(chǔ)體由存儲(chǔ)體地址選擇；行控制器，所述行控制器響應(yīng)于第一操作代碼控制每個(gè)存儲(chǔ)體內(nèi)頁(yè)區(qū)域的激活；以及一組數(shù)據(jù)輸入/輸出端子。每個(gè)被激活的頁(yè)區(qū)域內(nèi)的存儲(chǔ)器單位區(qū)域是基于列地址訪問(wèn)的。行控制器響應(yīng)于與第一命令一起提供的多存儲(chǔ)體信息數(shù)據(jù)和提供的存儲(chǔ)體地址生成用于多個(gè)存儲(chǔ)體的存儲(chǔ)體激活信號(hào)，并響應(yīng)于提供的存儲(chǔ)體地址和提供的行地址生成多個(gè)存儲(chǔ)體中的每一個(gè)的行地址。這多個(gè)存儲(chǔ)體響應(yīng)于存儲(chǔ)體激活信號(hào)和由行地址計(jì)算器生成的行地址激活頁(yè)區(qū)域。
文檔編號(hào)G11C8/12GK101206912SQ20071013054
公開日2008年6月25日 申請(qǐng)日期2007年7月11日 優(yōu)先權(quán)日2006年12月22日
發(fā)明者佐藤綾子, 佐藤貴彥, 內(nèi)田敏也, 大塚龍志, 宮本哲生, 小林廣之, 山本喜史, 栗田昌德, 池田仁史, 白川曉, 神田達(dá)哉, 鐮田心之介, 高橋秀長(zhǎng) 申請(qǐng)人:富士通株式會(huì)社