專利名稱：使用多存儲器層的多層單元存儲器結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)基于可程式化電阻型存儲器材料的高密度存儲器裝置，其包 括金屬氧化物型材料及其他材料，以及制造此裝置的方法。
背景技術(shù)：
相變型存儲器材料廣泛用于讀寫光學(xué)碟片。這些材料具有至少二固態(tài) 相，包括例如一般非晶形固態(tài)相及一般結(jié)晶形固態(tài)相。使用激光脈沖于讀寫 光學(xué)碟片上以在相之間切換并在相改變后讀取材料光學(xué)性質(zhì)。相變型存儲器材料，如硫?qū)倩衔镄筒牧霞邦愃撇牧?，在藉由施用一適 于執(zhí)行于集成電路上電流量時亦可造成改變相。此一般非晶形態(tài)特征在于比 一般結(jié)晶形態(tài)具有較高的電阻性，其已可檢測出以顯示數(shù)據(jù)。此些特性已使 用在可程式化電阻型材料以形成非揮發(fā)性存儲器電路上產(chǎn)生利益，其可隨機 存取讀寫。由非晶形改變?yōu)榻Y(jié)晶形態(tài)通常為 一 低電流操作。由結(jié)晶形改變至非晶 形，此處為指如重置，通常為一較高電流操作，其包括一短高電流密度脈沖 以熔融或打斷結(jié)晶形結(jié)構(gòu)，接著相變材料迅速冷卻，淬火相改變工藝，容許 至少一部分相變結(jié)構(gòu)在非晶形態(tài)安定。需要結(jié)晶形態(tài)至非晶形態(tài)的相變材料 轉(zhuǎn)換的重置電流的強度最小化。重置所需要的重置電流的強度可藉由減少在 單元中相變材料元件的大小與電極及相變材料間接觸面積大小而減少，因此 可以通過相變材料元件的d、絕對電流值獲得較高的電流密度。發(fā)展的一方向己朝向在集成電路結(jié)構(gòu)中形成小孔，并用少量可程式化電阻材料填充小孔。說明朝向小孔發(fā)展的專利包括1997年11月11日頒予 Ovshinsky的美國專利第5,687,112號，"Multibit Single CellMemory Element Having Tapered Contact"; 1998年8月4日頒予Zahorik等人的美國專利第 5,789,277號，"Method of Making Chalogenide [sic] Memory Device"; 2000年 11月21日頒予Doan等人的美國專利第6，150，253號,"Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating theSame"。在制造此具有非常小尺寸且為滿足大型存儲器裝置需要的嚴(yán)格規(guī)格的 工藝上的差異的裝置已產(chǎn)生問題。如尋求較大存儲器容量的要求，已高度需 求每存儲器層儲存多位元的相變存儲器。發(fā)明內(nèi)容本發(fā)明提供具有多存儲器層結(jié)構(gòu)的多層單元(MLC)存儲器結(jié)構(gòu)，其每一 存儲器層結(jié)構(gòu)包含一氧化鎢區(qū)域，其定義多個邏輯態(tài)的不同讀取電流量。每 一存儲器層結(jié)構(gòu)藉由使用氧化鎢區(qū)域提供多層單元功能可提供二位元信息， 其構(gòu)成四邏輯態(tài)，其中四邏輯態(tài)等于四不同讀取電流。 一具有二存儲器層結(jié) 構(gòu)的存儲器結(jié)構(gòu)可提供四位元儲存位址及十六邏輯態(tài)。在第 一實施例中， 一多層單元存儲器結(jié)構(gòu)包含一第 一存儲器層結(jié)構(gòu)及一 第二存儲器層結(jié)構(gòu)。每一存儲器層結(jié)構(gòu)為實質(zhì)且電性連接至頂部的一位線。 第一或低存儲器層結(jié)構(gòu)為連接至一N-P 二極管，其中N-P 二極管為連接至第 一位線。第二或上層存儲器層為連接至在底部的P-N二極管，其中P-N二極 管為連接至第二位線。第二位線在第一存儲器層結(jié)構(gòu)及第二存儲器層結(jié)構(gòu)間 共同使用。第二位線再連接至第一存儲器層結(jié)構(gòu)。第一及第二存儲器層結(jié)構(gòu) 各自包含一氧化鎢區(qū)域延伸入鎢栓元件的主要表面，該鎢栓的外表面由一阻 障元件包圍。氧化鴒區(qū)域的關(guān)鍵尺寸為小于鎢栓元件的大小。氧化鎢區(qū)域的關(guān)鍵尺寸 亦小于P-N二極管的大小。氧化鉤區(qū)域的關(guān)鍵尺寸、鴒栓元件的關(guān)鍵尺寸及 P-N二極管的厚度間的關(guān)系可由下列數(shù)學(xué)式表示d八-dw - 2 * tD其中參數(shù)dA代表鴒栓的關(guān)鍵尺寸，參數(shù)dw代表栓結(jié)構(gòu)元件的關(guān)鍵尺寸， 及參數(shù)tD代表P-N 二極管的關(guān)鍵尺寸。P-N 二極管的關(guān)鍵尺寸比氧化鎢區(qū)域 的關(guān)鍵尺寸大，數(shù)學(xué)表示為dpdw。在第二實施例中， 一多層單元存儲器結(jié)構(gòu)包含一第一存儲器層結(jié)構(gòu)及一 第二存儲器層結(jié)構(gòu)。第一及第二存儲器層結(jié)構(gòu)各自包含一由鴒栓元件的主要 表面延伸的氧化鴒區(qū)域，該鴒栓元件的外表面由一阻障元件包圍。每一鴒栓 結(jié)構(gòu)具有的大小為小至足以使在制造工藝中省略介電步驟。每一鎢栓結(jié)構(gòu)的 關(guān)鍵尺寸為大約相同于活化區(qū)域(氧化鎢區(qū)域)的關(guān)鍵尺寸。在第三實施例中， 一多層單元存儲器結(jié)構(gòu)包含一第 一存儲器層結(jié)構(gòu)及一 第二存儲器層結(jié)構(gòu)。第一存儲器層結(jié)構(gòu)包含氧化鴒區(qū)域、 一具有第一栓部分 及第二栓部分的鴒栓結(jié)構(gòu)，且第二栓的外壁由一阻障元件包圍。第一栓部分 的關(guān)鍵尺寸相似于活化區(qū)域的關(guān)鍵尺寸，亦即，氧化鴒區(qū)域。氧化鴒部分由 第 一栓部分的主要表面或頂表面延伸。第 一栓部分具有的尺寸值小于第二栓 部分者。在每一存儲器層結(jié)構(gòu)中第一栓部分及第二栓部分可使用自對準(zhǔn)工藝 或非自對準(zhǔn)工藝制造。亦揭露一種制造存儲器裝置的方法，其包含一以阻障材料包圍栓材料且 置于介電元件間的栓結(jié)構(gòu)。栓材料的頂部分及阻障材料使用第 一化學(xué)干蝕刻 接著使用第二化學(xué)濕凹槽蝕刻進行蝕刻。介電間隙壁在蝕刻栓材料的主要表 面上形成。使用干氧等離子體去除形成一氧化鴒區(qū)域進入蝕刻栓材料的主要 表面。形成一位線至介電間隙壁及在氧化鎢區(qū)域上方。廣義而言， 一具有多存儲器層的存儲器結(jié)構(gòu)包含一第 一存儲器層結(jié)構(gòu)， 其具有一具有主要表面的第 一 電極及一氧化鴒區(qū)域，氧化鴒區(qū)域由第 一 電極 的主要表面延伸并在第一電極及第二電極電性間連接，第一電極具有一實質(zhì)相似于氧化鴿區(qū)域尺寸的尺寸；及一第二存儲器層結(jié)構(gòu)，耦合至第一存儲器 層結(jié)構(gòu)，具有一具有主要表面的第一電極及一氧化鴒區(qū)域，氧化鴒區(qū)域由第 一電極的主要表面延伸至第二存儲器層結(jié)構(gòu)并在第二存儲器層結(jié)構(gòu)的第一 電極與第二存儲器層結(jié)構(gòu)的第二電極電性連接，第二存儲器層結(jié)構(gòu)的第一電 極具有實質(zhì)相似于第二存儲器層結(jié)構(gòu)的氧化鎢區(qū)域尺寸的尺寸。本發(fā)明的結(jié)構(gòu)及方法將于下文詳細(xì)描述。此發(fā)明說明部分并不用以界定 本發(fā)明。本發(fā)明以權(quán)利要求界定。本發(fā)明技術(shù)的此些及其他實施例、特征、 態(tài)樣、及優(yōu)點可由下文描述、所附的權(quán)利要求及所附圖示而了解。本發(fā)明將以特定實施例并配所附圖式作詳細(xì)說明。


圖1為本發(fā)明雙穩(wěn)態(tài)電阻式隨機存取存儲器陣列的線路圖。 圖2為一依本發(fā)明實施例的雙穩(wěn)態(tài)電阻式隨機存取存儲器架構(gòu)的集成電 路的簡化方塊圖。圖3為本發(fā)明一簡化工藝圖，以說明制造在一單一存儲器單元具有標(biāo)準(zhǔn) 鴒栓(W-栓)或介層窗的雙穩(wěn)態(tài)電阻式隨機存取存儲器的工藝的參考步驟。圖4為本發(fā)明的工藝圖，其顯示制造具有鴒栓結(jié)構(gòu)的凹槽蝕刻的雙穩(wěn)態(tài) 電阻式隨機存取存儲器的下一步驟。圖5為本發(fā)明的工藝圖，其說明氧化鴒(WOx)區(qū)域以一介電間隙壁蝕刻、 一干氧等離子體蝕刻及一濕去除而形成。圖6為本發(fā)明的工藝圖，其顯示制造具有位線形成的雙穩(wěn)態(tài)電阻式隨機 存取存儲器的下一步驟。圖7為本發(fā)明的工藝圖，其顯示制造與選定裝置連接的雙穩(wěn)態(tài)電阻式隨 機存取存儲器的下 一 步驟。圖8依本發(fā)明的一工藝圖，其說明用于多層單元功能的具有多存儲器層 及一氧化鴒區(qū)域的存儲器結(jié)構(gòu)的第 一 實施例。圖9為本發(fā)明的一工藝圖，其說明用于多層單元功能的具有多存儲器層 及一氧化鴒區(qū)域的存儲器結(jié)構(gòu)的第二實施例。圖IO為本發(fā)明的一工藝圖，其說明用于多層單元功能的具有多存儲器 層及一氧化鴒區(qū)域的存儲器結(jié)構(gòu)的第三實施例。圖11為圖示說明本發(fā)明第一實施例的以氧化鎢區(qū)域為活化區(qū)域的存儲 器結(jié)構(gòu)中讀取電流的多層單元控制的例示。主要元件符號說明100雙穩(wěn)態(tài)電阻式隨機存取存儲器陣列123、124 字線128源極線132底部電才及元件134頂部電才及元件135存儲器單元141、142位線146區(qū)塊150、151、 152、 153 存取200集成電路260存儲器陣列261列解碼器262字線263端子解碼器264位線265匯流排266區(qū)塊267數(shù)據(jù)匯流排268偏壓布i殳供應(yīng)電壓269偏壓布設(shè)態(tài)儀271寫入線272數(shù)據(jù)輸出線275集成電路300工藝圖310、312介電元件320阻障材料330鴒材料340鴒材料表面400工藝圖420阻障元件430鴒栓元件500工藝圖510、512介電間隙壁520氧化鉤元件600工藝圖610阻障層620位線層700工藝圖710頂部位線720P陽N 二極管730底部位線800工藝圖810第一存儲器層812鵠栓元件或第一電極814阻障元件816氧化鴒區(qū)域830底部位線820N-P 二極管850第二存儲器層結(jié)構(gòu)860第二位線862阻障層900工藝圖910第一存儲器層結(jié)構(gòu)920鴒栓結(jié)構(gòu)922阻障元件950第二存儲器層結(jié)構(gòu)960鴒栓結(jié)構(gòu)980第二位線982阻障元件1000工藝圖1010第一存儲器層結(jié)構(gòu)1020第一栓部分1022第二栓部分1024阻障元件1050第二存儲器結(jié)構(gòu)1062第一栓部分1100圖1110X軸電流量1112Y軸讀:取次凄t1120第一數(shù)據(jù)線1122第二數(shù)據(jù)線1124第三數(shù)據(jù)線1126第四數(shù)據(jù)線具體實施方式
本發(fā)明的結(jié)構(gòu)實施例及方法的描述將配合圖1至11說明。需了解其非 用以限制本發(fā)明至特定揭露的實施例，且本發(fā)明可使用其他特征、元件、方 法及實施例實施。在不同實施例的相似元件大體上以相似的標(biāo)號說明。不同的實施例為有關(guān)三次元存儲器結(jié)構(gòu)及存儲器的制造方法，如非揮發(fā)性嵌入式存儲器實現(xiàn)可程式化電阻型RAM。電阻型裝置RAM的示例為電 阻式存儲器(RRAM)、聚合物存儲器、及相變存儲器(PCRAM)。圖1為圖示說明雙穩(wěn)態(tài)電阻式隨機存取存儲器陣列100，其可如此處所示實現(xiàn)。在圖1的線路圖說明中，共用源極線128、 一字線123及一字線124 大致在Y方向上平行配置。位線141及142大致在X方向上平行配置。因 此，在區(qū)塊145的Y解碼器及字線驅(qū)動裝置耦合至字線123、 124。在區(qū)塊 146中的一 X解碼器及一組感測放大器為耦合至位線141及142。共用源極 線128耦合至存取晶體管150、 151、 152及153的源極端。存取晶體管150 的柵極耦合字線123。存取晶體管151的柵極耦合字線124。存取晶體管152 的柵極耦合字線123。存取晶體管153的柵極耦合至字線124。存取晶體管 150的漏極耦合至側(cè)壁端子存儲器單元135的底部電極元件132,其具有頂 部電極元件134及底部電極元件132。頂部電極元件134耦合至位線141。 可見到共用源極線128由二列存儲器單元共用，在說明的電路圖中為配置在 Y方向的一列。在另一實施例中，存取晶體管可由二極管或其他結(jié)構(gòu)取代以 控制電流至陣列中的特定裝置以讀取或?qū)懭霐?shù)據(jù)。圖2為一依本發(fā)明實施例的RRAM架構(gòu)的集成電路200的簡化方塊圖。 集成電路275包含在一半導(dǎo)體基材上使用側(cè)壁活化端子的雙穩(wěn)態(tài)電阻式隨機 存取存儲器單元實現(xiàn)的存儲器陣列。 一列解碼器261耦合至多個字線262， 且在存儲器陣列260中沿列配置。 一端子解碼器263耦合至存儲器陣列260 中沿端子配置的多個位線264以在存儲器陣列260中由側(cè)壁端子存儲器單元 讀取及程式化數(shù)據(jù)。在匯流排265上供應(yīng)位址至端子解碼器263及一列解碼 器261。在區(qū)塊266的感測放大器及數(shù)據(jù)寫入結(jié)構(gòu)經(jīng)由數(shù)據(jù)匯流排267耦合 至端子解碼器263。數(shù)據(jù)由寫入線271自集成電路275的輸入/輸出埠或集成說明的實施例中，在集成電路上包含其他電i 各，如一通用處理器或一特殊 目的應(yīng)用的電路，或一模塊組合，其可提供由薄膜雙穩(wěn)態(tài)電阻式隨機存取存 儲器單元陣列支援的系統(tǒng)單晶片功能。數(shù)據(jù)經(jīng)由數(shù)據(jù)輸出線272自區(qū)塊266 的感測放大器提供至集成電路275的輸入/輸出埠或集成電路275的內(nèi)或外或 其他數(shù)據(jù)標(biāo)的點。在此實施例中使用偏壓布設(shè)態(tài)儀269以利用 一控制器控制偏壓布設(shè)供應(yīng) 電壓268的應(yīng)用，如讀取、程式化、拭除、拭除驗證及程式驗證電壓。此控 制器可使用此技藝中已知的特殊目的邏輯電路實現(xiàn)。在一可替換的實施例 中，控制器包含一通用處理器，其可在相同集成電路中實現(xiàn)，其執(zhí)行一電腦程式以控制裝置的操作。在另一實施例中，可利用特殊功能的邏輯電路及一 通用邏輯電路的組合以實現(xiàn)控制器。圖3為一簡化工藝圖300,其說明制造在一單一存儲器單元具有標(biāo)準(zhǔn)鎢 栓(W-栓)或介層窗的雙穩(wěn)態(tài)電阻式隨機存取存儲器的工藝的參考步驟。 一介 層窗或一接觸孔以介電元件310、 312及阻障材料320形成。 一鴒材料330 填充入設(shè)置于阻障材料320間的介層窗中。 一研磨技術(shù)如化學(xué)機械研磨(CMP) 或回蝕刻在鴒材料330沉積后于表面340上進行。在一實施例中，鴒栓(W-栓)330的關(guān)鍵尺寸(CD)符合下列設(shè)計0.13pm技術(shù)節(jié)點，W-栓CD的介層 窗或孔在O.l,至0.25,范圍間。圖4為工藝圖400，其顯示制造雙穩(wěn)態(tài)電阻式隨機存取存儲器之下一步 驟，其為進行鎢栓元件430的凹槽蝕刻。鎢栓元件430的凹槽蝕刻工藝可由 SF6干蝕刻、或其他化學(xué)物包括Ar及/或N2及/或02進行。凹槽蝕刻的長寬 比約為1,例如，200nm關(guān)鍵尺寸具有約200nm的深度。在鎢凹槽蝕刻后， 一阻障等向性蝕刻工藝由阻障材料320蝕刻去除部分Ti或TiN以形成一阻 障元件420。 一合宜的阻障材料等向性蝕刻的蝕刻技術(shù)為以化學(xué)氯(Cl2)及/ 或三氯化硼(BCl3)及/或其他，如氫(Ar)，的干蝕刻。可使用一溶劑如EKC265 或其他的濕清潔以去除在阻障材料蝕刻時的聚合物殘余物。圖5為一工藝圖500,其說明氧化鴒(WOx)以一介電間隙壁蝕刻、 一干 氧等離子體蝕刻及一濕去除而形成。在介電間隙壁蝕刻中，工藝涉及沉積一 介電膜及蝕刻介電間隙壁510、 512。介電膜以化學(xué)氣相沉積(CVD)技術(shù)沉積 于鶴栓元件430上。實現(xiàn)介電膜的合宜材料包括氧化硅Si02、 氮化硅SiN 或氧氮化硅SiON。介電膜具有共形性質(zhì)的特性。介電膜的基本厚度在約50 nm至約100 nm范圍間。介電膜沉積于鴒栓元件430上，然后蝕刻以形成介 電間隙壁510、 512。以化學(xué)物CF4及/或0^8的干蝕刻為適于介電間隙壁的 蝕刻，其中蝕刻止于鎢栓元件430之上表面并具有一些微鎢凹槽以確保充足 的過度蝕刻。在介電間隙壁蝕刻后，WOx元件520以氧(O2)等離子體干去除形成。氧 等離子體干去除的實施例包括02氣體等離子體化學(xué)，或02等離子體的混合 化學(xué)，如02/N2或02/N2/H2。 02等離子體的合宜混合化學(xué)包括02/N2、 02/N2/H2、 或純02氣體與一等離子體，如直等離子體、磁場增進反應(yīng)離子等離子體、 或下游等離子體。下游等離子體的參數(shù)例示包括壓力約1500毫托耳、功率約IOOOW、 02/N2流約3000 sccm/200sccm、溫度約150°C、持續(xù)時間約400秒。進行一濕去除步驟以除去在介電間隙壁蝕刻工藝間產(chǎn)生的聚合物。 一合 宜的濕去除化合物為水性有機混合物，如EKC265溶劑或其他相同或相似混 合物型式。若干02等離子體己充分過度去除，此濕去除步驟為選擇性的。圖6為工藝圖600,其顯示制造具有位線形成的雙穩(wěn)態(tài)電阻式隨機存取 存儲器的下一步驟。 一可選擇步驟為使用化學(xué)氣相沉積法沉積一阻障層610 于介電元件310、 312及介電間隙壁510、 512上。例如，可選用氮化鈥(TiN) 或氮化(TaN)為實現(xiàn)阻障層610的合宜材料。若當(dāng)位線層620沉積時已有足 夠的黏合性，阻障層610為一可選^^的步驟。若執(zhí)行阻障層的沉積作用，位線層620沉積于阻障層610上。若略過阻 障層610的沉積，位線層620直接沉積于介電元件310、 312及介電間隙壁 510、 512上。合宜用于實現(xiàn)位線層620的材料包括多晶Si、 W、 Cu，或AlCu。 若選用多晶Si實現(xiàn)位線層620,需要大量的摻雜以減少電阻量。工藝圖600表示一簡化的具有存儲器層結(jié)構(gòu)850及頂部位線710的存儲 器單元，其包括僅有位線層620或位線層620及阻障層610的組合，與介電 間隙壁510、 512，及介電元件310、 312。圖7為工藝圖700，其顯示制造與 選定裝置連接的雙穩(wěn)態(tài)電阻式隨機存取存儲器的下一步驟。存儲器層結(jié)構(gòu) 850耦合至P-N二極管720，其接著耦合至底部位線730。用以實現(xiàn)底部位 線層730的合宜材料包括多晶Si、 W、 Cu、或AlCu。圖8為一工藝圖，其說明用于多層單元功能的具有多存儲器層及一氧化 鴒區(qū)域的存儲器結(jié)構(gòu)800的第一實施例。在此實施例中，存儲器結(jié)構(gòu)800包 括二存儲器層， 一第一存儲器層810及一第二存儲器層850。第一存儲器層 810耦合至N-P 二極管820，其接著耦合至底部位線830。第一存儲器層結(jié) 構(gòu)810包含一氧化鴒區(qū)域816、 一鴒栓元件812及一阻障元件814。氧化鴒區(qū)域816延伸入鴒栓元件812或一第一電極812的主要表面。阻 障元件814包圍鴒栓元件812。在第一存儲器層結(jié)構(gòu)810中的氧化鴒區(qū)域816電性接觸至一第二位線 860或一與第一存儲器層結(jié)構(gòu)810結(jié)的第二電極。第二位線860包括僅有位 線730，或位線730與阻障層862的組合。在此實施例的第二位線860提供 雙重目的，第一為作為與第一存儲器層結(jié)構(gòu)810結(jié)合的頂部位線，及第二為與第二存儲器層結(jié)構(gòu)850結(jié)合的底部位線。第二位線860電性連接至P-N二極管720頂部，其接著電性耦合至第二 存儲器層結(jié)構(gòu)850。第二存儲器層結(jié)構(gòu)850包含氧化鎢區(qū)域520、鎢栓元件 430及阻障元件420。氧化鎢區(qū)域520延伸入鎢栓元件或第一電極430的主 要表面。阻障元件420包圍鴒栓元件430。在第二存儲器層結(jié)構(gòu)850中的氧化鵠區(qū)域520電性連接至頂部位線或一 第三位線710，或一與第二的第一存儲器層結(jié)構(gòu)710結(jié)合的第二電極。第三 位線710包含僅有位線620，或位線620及阻障層610的組合?；罨瘏^(qū)域的關(guān)鍵尺寸(亦即，氧化鴒區(qū)域520)由鴒栓元件430的大小及 介電間隙壁510、 512的厚度決定。在此實施例中，氧化鎢區(qū)域520的關(guān)鍵 尺寸為小于鴒栓元件430的大小。氧化鎢區(qū)域520的關(guān)鍵尺寸亦小于P-N 二 極管720的大小。氧化鴒區(qū)域520關(guān)鍵尺寸、鎢栓元件430關(guān)鍵尺寸、及 P-N 二極管720的厚度間的關(guān)系可由下列數(shù)學(xué)式表示dA-dw - 2 * tD其中參數(shù)cU代表鴒栓520的關(guān)鍵尺寸，參數(shù)dw代表栓結(jié)構(gòu)元件的430 關(guān)鍵尺寸，及參數(shù)tD代表P-N 二極管720的關(guān)鍵尺寸。P-N 二極管720的 關(guān)鍵尺寸比氧化鎢區(qū)域520的關(guān)鍵尺寸大，數(shù)學(xué)表示為dA>dw。在一實施例 中，例如，P-N二極管720的關(guān)鍵尺寸約為氧化鎢區(qū)域520的關(guān)鍵尺寸的10 倍，以數(shù)學(xué)式表示為dD> 10*dA。前述參數(shù)的其他例示關(guān)鍵尺寸為但未僅限 于，P-N 二極管的關(guān)4建尺寸dD = 0.3 pm，鴒栓元件的關(guān)鍵尺寸dw=0.3 pm, 介電間隙壁厚度的關(guān)鍵尺寸tD=135 mm，及氧化鎢區(qū)域的關(guān)鍵尺寸dA =30nm。圖9為一工藝圖，其說明用于多層單元功能的具有多存儲器層及一氧化 鴒區(qū)域的存儲器結(jié)構(gòu)900的第二實施例。存儲器結(jié)構(gòu)900包含一第一存儲器 層結(jié)構(gòu)910及一第二存儲器層結(jié)構(gòu)950。第一存儲器層結(jié)構(gòu)910包含一氧化 鴒區(qū)域816，其由被阻障元件922包圍的鎢栓結(jié)構(gòu)920的主要表面延伸。第 二存儲器層結(jié)構(gòu)950包括氧化鉤區(qū)域520,其覆蓋于被阻障元件962包圍的 鴒栓結(jié)構(gòu)960的主要表面。鴒栓結(jié)構(gòu)920、 960各自具有一尺寸小至足以使 第5圖所述的介電步驟在制造存儲器結(jié)構(gòu)900期間被略過。鴒栓結(jié)構(gòu)920、 960大小的關(guān)鍵尺寸為約相同于各自活化區(qū)域的關(guān)鍵尺寸的大小，亦即氧化 鴒區(qū)域816及氧化鎢區(qū)域520。位于氧化鎢區(qū)域816之上及P-N 二極管430之下的第二位線980具有一與位線元件720尺寸相似尺寸的阻障元件982。圖IO為一工藝圖，其說明用于多層單元功能的具有多存儲器層及一氧 化鴒區(qū)域的存儲器結(jié)構(gòu)1000的第三實施例。存儲器結(jié)構(gòu)1000包含一第一存 儲器層結(jié)構(gòu)IOIO及一第二存儲器結(jié)構(gòu)1050。第一存儲器層結(jié)構(gòu)1010包含一 氧化鴒區(qū)域816， 一具有第一栓部分1020及第二栓部分1022的鎢栓結(jié)構(gòu)， 且第二栓的外壁部分由阻障元件1024包圍。第一栓部分1062的關(guān)4建尺寸為 相似于活化區(qū)域的關(guān)^t尺寸，亦即氧化鴒區(qū)域520。氧化鎢部分816由第一 栓部分1020的頂表面的主要表面延伸。第一栓部分1020具有小于第二栓部 分1022尺寸值。第一栓部分1020及第二栓部分1022可使用自對準(zhǔn)工藝或一非自對準(zhǔn)工 藝制造。對非自對準(zhǔn)工藝，基本上使用二光刻工藝以界定具有不同關(guān)鍵尺 寸的二鴒栓結(jié)構(gòu)，第一栓部分1020的第一關(guān)鍵尺寸及第二栓部分1022的第 二關(guān)鍵尺寸。自對準(zhǔn)工藝涉及以減少部分層間觸點的橫切面的步驟。此減少工藝在某 些實施例中進行，其藉由形成至少覆蓋部分層間觸點的介電結(jié)構(gòu)，及藉由在 未覆蓋介電結(jié)構(gòu)的部分層間觸點除去材料以減少部分層間觸點的橫切面。減 少橫切面的一實施例如下進行。由層間觸點曝出的介電層，至少藉由層間觸 點除去另一介電層。形成一新介電層以至少部分覆蓋層間觸點。僅有部分覆 蓋層間觸點的新介電層被除去除，因而留下至少部分覆蓋層間觸點的介電結(jié) 構(gòu)。除去新材料的一實施例為以濕蝕刻部分新介電層一段時間，其控制經(jīng)由 減少橫切面而得的層間觸點的關(guān)鍵尺寸。 一化學(xué)機械研磨(CMP)工藝平坦化 由介電結(jié)構(gòu)形成覆蓋的觸點的表面及開口 。 02等離子體氧化作用用以形成氧 化鴒區(qū)域520及氧化鴒區(qū)域816。自對準(zhǔn)工藝及化學(xué)機械研磨工藝的更多信 息可參閱于2006年6月23日由本案專利申請人提出的美國專利申請案第 11/426,213,發(fā)明名稱為"Programmable Resistive RAM and Manufacturing Method",該專利申請案全文列入本案參考。圖11為圖示1100說明用于第一實施例以氧化鎢區(qū)域520為活化區(qū)域的 存儲器結(jié)構(gòu)800的讀取電流的多層單元控制例示。圖1110以X軸1112表示 電流量及及Y軸表示讀取次數(shù)1114描述?；罨瘏^(qū)域，亦即氧化鴒區(qū)域520， 對每一存儲器層可以四態(tài)操作(2位元/單元)，以讀取電流量定義。在多層單 元控制中的四不同態(tài)以讀取電流決定。 一第一數(shù)據(jù)線1120表示一第一態(tài)("0"態(tài))， 一第二數(shù)據(jù)線1122表示一第二態(tài)('T'態(tài))， 一第三數(shù)據(jù)線1124表示一第 三態(tài)("-r態(tài))，及第四數(shù)據(jù)線1126表示一第四態(tài)("-2"態(tài))。最高讀取電流態(tài)需 要一高電流以進行讀取操作?；罨瘏^(qū)域的減少，例如至1/10大小，可減少二 極管的電流密度承載至約低于103 A/cm2。在一實施例中，四態(tài)的讀取電流 各自為:4nA、 40 nA、 0.4 pA、及2pA。本發(fā)明可擴展至進一步對具有多位 元的存儲器單元分割讀取電流窗，如在一存儲器單元中4位元為16表示態(tài)。下文為簡短概述適用于實現(xiàn)本發(fā)明存儲器結(jié)構(gòu)的四型式電阻存儲器材 料。適用于本發(fā)明實施例的第一型存儲器材料為超巨磁電阻("CMR")材料， 如PrxCayMn03，其中x:y = 0.5 : 0.5,或其他具有x : 0 1; y : 0~1的組合物。 亦可選擇使用含有氧化錳的CMR材料。形成CMR材料的例示方法為使用PVD濺鍍或;茲控濺鍍法，以Ar、 N2、 02、及/或He等為源氣體在壓力為1毫托耳至100毫托耳下。沉積作用的溫 度可由室溫至600。C，其依后沉積作用的處理狀況而定?？墒褂镁哂虚L寬比 為1-5的測準(zhǔn)管以改進填充性能。為改進填充性能，亦可使用數(shù)十電壓至數(shù) 百電壓的DC偏壓。另一方面，DC偏壓及測準(zhǔn)管可同時使用。可施用數(shù)十 高斯至高至一特斯拉(10,000高斯)的磁場以改進磁性結(jié)晶相?？蛇x擇進行在真空或N2氛圍或02/^混合氛圍中的后沉積退火處理以 改進CMR材料的結(jié)晶態(tài)。退火溫度基本上于400。C至600。C范圍間及一小 于2小時的退火時間。CMR材料的厚度依單元結(jié)構(gòu)的設(shè)計而定。可使用10 nm至200 nm的 CMR厚度作為核心材料。通常使用YBCO(YBaCu03，其為一高溫超導(dǎo)材料 型式)的緩沖層以促進CMR材料的結(jié)晶態(tài)。YBCO在CMR材料沉積前沉積。 YBCO的厚度在30 um至200 um范圍間。第二型存儲器材料為二元素化合物，如NixOy; TixOy; AlxOy; WxOy; ZnxOy; ZrxOy; CuxOy等，其中x : y = 0.5 : 0.5,或其他具有x : 0~1; y : 0 1 的組合物。 一例示的形成方法為4吏用PVD濺鍍或》茲控濺4度方法，以Ar、 N2、 02、及/或He等為反應(yīng)氣體并于1毫托耳-100毫托耳的壓力下以金屬氧化物 為標(biāo)靶，》。NixOy; TixOy; AlxOy; WxOy; ZnxOy; ZrxOy; CiixOy等。沉積作 用通常在室溫下進行?？墒褂镁哂虚L寬比為1-5的測準(zhǔn)管以改進填充性能。 為改進填充性能，亦可使用數(shù)十電壓至數(shù)百電壓的DC偏壓。若需要，DC 偏壓及測準(zhǔn)管可同時使用?？蛇x擇進行在真空或N2氛圍或02/^混合氛圍中的后沉積退火處理以改進金屬氧化物的氧分布。退火溫度在400°C至600。C范圍間及一小于2小 時的退火時間。一可選4奪的形成方法為使用PVD賊鍍或》茲控賊鍍方法，以Ar/02、 Ar/N2/02、純02、 He/02、 He/N2/02等為反應(yīng)氣體并于1毫托耳-100毫托耳 的壓力下以金屬氧化物為標(biāo)靶，如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。沉積 作用通常在室溫下進行?？墒褂镁哂虚L寬比為1-5的測準(zhǔn)管以改進填充性能。 為改進填充性能，亦可使用數(shù)十電壓至數(shù)百電壓的DC偏壓。若需要，DC 偏壓及測準(zhǔn)管可同時使用?？蛇x擇進行在真空或N2氛圍或02/N2混合氛圍中的后沉積退火處理以 改進金屬氧化物的氧分布。退火溫度在400°C至600。C范圍間及一小于2小 時的退火時間。另一形成方法是使用高溫氧化作用系統(tǒng)的氧化作用，如高溫爐或快速熱 脈沖("RTP")系統(tǒng)。溫度由200。C至700°C范圍間以純02或02/N2混合氣體 于數(shù)毫托耳至1大氣壓的壓力下。時間可在數(shù)分鐘至數(shù)小時的范圍間。另一 氧化作用方法為等離子體氧化作用。使用以純02或Ar/02混合氣體或 Ar/N2/02混合氣體于1毫托耳至100毫托耳壓力的RF或DC源等離子體以 氧化金屬表面，如Ni、 Ti、 Al、 W、 Zn、 Zr、或Cu等。氧化作用時間可在 數(shù)秒至數(shù)分鐘范圍間。氧化作用溫度可在室溫至300。C范圍間，依等離子體 氧化作用溫度而定。第三型存儲器材料為聚合物材料，如具有Cu、 C60、 Ag等摻雜的TCNQ 或PCBM-TCNQ混合聚合物。 一形成方法是使用藉由熱蒸鍍、電子束蒸鍍、 或分子束磊晶("MBE")系統(tǒng)的蒸鍍作用。 一固態(tài)TCNQ及摻雜物顆粒在一單 一反應(yīng)室中共蒸鍍。固態(tài)TCNQ及摻雜物顆粒為置于一 W舟或一Ta舟或一 陶瓷舟中。施用一高電流或一電子束熔融源以使材料混合及蒸鍍至晶圓上。 沒有反應(yīng)性化學(xué)作用或氣體。在104托耳至10"G托耳壓力下進行沉積作用。 晶圓溫度在室溫至200。C范圍間?？蛇x擇進行在真空或N2氛圍中的后沉積退火處理以改進聚合物材料的 組合物分布。退火溫度在室溫至300。C范圍間以一小于1小時的退火時間。另 一形成聚合物型存儲器材料的技術(shù)為使用 一以摻雜-TCNQ溶液于小 于lOOOrpm旋轉(zhuǎn)速度的旋轉(zhuǎn)涂覆。在旋轉(zhuǎn)涂覆后，支撐晶片(基本上在室溫或小于200°C的溫度)一段足以使固態(tài)形成的時間。此支撐時間由數(shù)分鐘至 數(shù)天范圍間，其依時間及形成狀況而定。第四型為硫?qū)倩衔锊牧?，如GexSbyTez，其中x:y:z =2:2:5,或 其他具有x : 0 - 5; y : 0~5; z : 0~10的組合物?？蛇x擇使用GeSbTe具有摻 雜，如N-、 Si-、 Ti-、或其元素?fù)诫s。形成硫?qū)倩衔锊牧系睦痉椒槭褂肞VD濺鍍或磁控'戚鍍方法，其 以Ar、 N2、及/或He等源氣體于1毫托耳至100毫托耳的壓力下。沉積作用 通常在室溫下進行?？墒褂镁哂虚L寬比為1-5的測準(zhǔn)管以改進填充性能。為 改進填充性能，亦可使用數(shù)十電壓至數(shù)百電壓的DC偏壓。另一方面，DC 偏壓及測準(zhǔn)管可同時使用?？蛇x擇進行在真空或N2氛圍中的后沉積退火處理以改進硫?qū)倩衔锊?料的結(jié)晶態(tài)。退火溫度在100。C至400。C范圍間以一小于30分鐘的退火時 間。硫?qū)倩衔锊牧系暮穸纫绬卧Y(jié)構(gòu)的設(shè)計而定。通常，具有厚度高于8 nm 的硫?qū)倩衔锊牧暇哂幸幌嘧兲匦?，故材料顯現(xiàn)至少二安定電阻型態(tài)。第一電阻型隨機存取存儲器層310及第二電阻型隨機存取存儲器層320，其 包括硫?qū)倩衔镄筒牧霞捌渌牧稀Ａ蜃逶匕?gòu)成元素周期表第VI族 部分的四元素氧(O)、硫(S)、硒(Se)及碲(Te)的任一者。硫?qū)倩衔锇涣?族元素與另 一正電元素或取代基的化合物。硫?qū)倩衔锖辖鸢驅(qū)倩衔?與其他材料的組合，如過渡金屬。 一硫?qū)倩衔锖辖鹜ǔ：兄辽僖辉刂?期表第六行的元素，如鍺(Ge)及錫(Sn)。通常，硫?qū)倩衔锖辖鸢ê兄?少一銻(Sb)、鎵(Ga)、銦(In)、及銀(Ag)的組合。許多相變型存儲器材料己描 述于技術(shù)文獻中，包括合金:Ga/Sb、 In/Sb、 In/Se、 Sb/Te、 Ge/Te、 Ge/Sb/Te、 In/Sb/Te、 Ga/Se/Te、 Sn/Sb/Te、 In/Sb/Ge、 Ag/InlSb/Te、 Ge/Sn/Sb/Te、 Ge/Sb/Se/Te 及Te/Ge/Sb/S。在Ge/Sb/Te合金族中，廣范圍的合金組成物為可運用的。組 成物的特征為TeaGebSb1(KKa+b)。 一研究員己描述最有效的合金為在沉積材料 中Te的平均濃度為低于70%，代表性的為低于約60%且范圍大致在低至約 23%到高至約58% Te，且最佳為約48%至58%Te。在材料中Ge濃度為高于 約5%及在一平均為在約8%的低點至約30%的范圍間，其余的通常為50%。 Ge濃度最佳為在約8%至約40%范圍間。在組合物中主要構(gòu)成元素外的其余 者為Sb。這些百分比為全部100%構(gòu)成元素原子的原子百分比。(Ovshinsky的美國專利第5,687,112號，第10-11欄。)由另一研究者評估的特別合金包 括Ge2Sb2Tes、 GeSb2丁e4及GeSb4Te7, (Noboru Yamada, "Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording" ， SPIE v. 3109 ， pp. 28-37 (1997)。)更綜言之，過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、釔(Pd)、 鉑(Pt)及其等的混合物或合金可與Ge/Sb/Te組合以形成一具有可程式化電阻 性質(zhì)的相變合金?？捎脼榇鎯ζ鞑牧系奶囟ɡ犹峁┯贠vshinsky的美國專 利第5，687，112號第11-13欄，其等實施例列入本文參考。相變合金可在第一結(jié)構(gòu)態(tài)及一第二結(jié)構(gòu)態(tài)間轉(zhuǎn)變，第一結(jié)構(gòu)態(tài)的材料為 一大致非晶形固態(tài)相，及第二結(jié)構(gòu)態(tài)的材料在單元的活化通道區(qū)域以其局部 規(guī)則為一大致結(jié)晶形固態(tài)相單元。此些合金為至少雙態(tài)。非晶形一詞為用以 說明比一單晶體相對較少規(guī)則、較混亂的結(jié)構(gòu)，其具有可檢測的特性如比結(jié) 晶形高的電阻性。結(jié)晶形一詞為用以說明意指比一非晶形結(jié)構(gòu)相對較多規(guī) 則、較整齊的結(jié)構(gòu)，其具有可檢測的特性如比非晶形低的電阻性。相變材料 特色為可在遍及完全非晶形及完全結(jié)晶形態(tài)間頻譜于局部規(guī)則的不同可檢 測態(tài)間電性轉(zhuǎn)換。其他受非晶形及結(jié)晶形相間改變影響的材料特性者包括原 子序、自由電子密度及活化能。材料可在不同固態(tài)相或至少二固態(tài)相混合物 間轉(zhuǎn)換，在完全非晶形及完全結(jié)晶形態(tài)提供一灰階帶。在材料中的電性依此 改變。相變合金可藉由利用電脈沖由一態(tài)轉(zhuǎn)換至另一者。已觀察到一較短、較 高振幅脈沖傾向于改變相變材料至一大致非晶形態(tài)。 一較長、較低振幅脈沖 傾向于改變相變材料至一大致結(jié)晶形態(tài)。在一較短、較高振幅脈沖中的能量 為高至足以使結(jié)晶形結(jié)構(gòu)的鍵結(jié)斷裂，且短至防止此原子重新排列為結(jié)晶形 態(tài)。在未經(jīng)過度實驗下可決定一適宜脈沖的數(shù)據(jù)表，特別是適用于特定相變 合金。在下文的揭露中，相變材料為指GST,且將了解可使用其他型式相變 材料。此處描述可用以實現(xiàn)PCRAM的材料為Ge2Sb2Te5。雜GST、 GexSby、或其他可使用不同結(jié)晶相變以決定電阻型的材料； PrxCayMn03、 PrSrMn03、 ZrOx、 WOx、 TiOx、 ALOx、或其他可使用電脈沖 改變電阻型態(tài)的材料；7,7,8，8-四氰基蓖?？ǘ跬?TCNQ)，曱烷富勒烯6,6-苯基C61-丁酸曱酯(PCBM)、 TCNQ-PCBM、 Cu-TCNQ、 Ag-TCNQ、 C60-TCNQ、 以其他金屬摻雜的TCNQ、或其他具有以電脈沖控制的雙態(tài)或多態(tài)電阻型態(tài)的聚合物材料。相變隨機存取存儲器裝置的制造、元件材料、使用及操作的額外信息可參閱于2005年6月17日由本案專利申權(quán)人提出美國專利申請案第 11/155,067號，名稱為"Thin Layer Fuse Phase Change RAM and Manufacturing Method",該專利全文列入本案參考。本發(fā)明已配合較佳例示實施例說明。在未偏離本發(fā)明精神及范疇下可進 行各種的更動與潤飾。因此，說明書及圖式為用以說明本發(fā)明的技術(shù)思想而 非用以限制，故本發(fā)明的保護范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種具有多存儲器層的存儲器結(jié)構(gòu)，其包含一第一存儲器層結(jié)構(gòu)，其具有一具有主要表面的一第一電極及一氧化鎢區(qū)域，該氧化鎢區(qū)域由該第一電極的該主要表面延伸并在該第一電極及一第二電極間電性連接，該第一電極具有實質(zhì)相似于該氧化鎢區(qū)域尺寸的一尺寸；及一第二存儲器層結(jié)構(gòu)，耦合至該第一存儲器層結(jié)構(gòu)，該第二存儲器層結(jié)構(gòu)具有一具有主要表面的一第一電極及一氧化鎢區(qū)域，該氧化鎢區(qū)域由該第一電極的該主要表面延伸至該第二存儲器層結(jié)構(gòu)并在該第二存儲器層結(jié)構(gòu)的該第一電極與該第二存儲器層結(jié)構(gòu)的一第二電極電性連接，該第二存儲器層結(jié)構(gòu)的該第一電極具有實質(zhì)相似于該第二存儲器層結(jié)構(gòu)的該氧化鎢區(qū)域尺寸的一尺寸。
2. 如權(quán)利要求1所述的存儲器結(jié)構(gòu)，其中該氧化鴒區(qū)域提供在該第一存儲器層中操作的多層功能。
3. 如權(quán)利要求1所述的存儲器結(jié)構(gòu)，其中該第一電極包含以鎢填充的一 栓結(jié)構(gòu)。
4. 如權(quán)利要求3所述的存儲器結(jié)構(gòu)，其進一步包含阻障材料，包圍該栓 結(jié)構(gòu)中的鎢的外表面。
5. 如權(quán)利要求1所述的存儲器結(jié)構(gòu)，其進一步包含一 N-P 二極管，電 性耦合至該第 一存儲器層結(jié)構(gòu)的該第 一 電極。
6. 如權(quán)利要求5所述的存儲器結(jié)構(gòu)，其進一步包含一第一位線，電性耦 合至該N-P 二極管。
7. 如權(quán)利要求5所述的存儲器結(jié)構(gòu)，其進一步包含一 P-N 二極管，電 性耦合至該第二存儲器層結(jié)構(gòu)的該第 一 電極。
8. 如權(quán)利要求7所述的存儲器結(jié)構(gòu)，其進一步包含一第二位線，電性耦 合至該第一存儲器層結(jié)構(gòu)的該氧化鎢區(qū)域與該P-N二極管間。
9. 如權(quán)利要求8所述的存儲器結(jié)構(gòu)，其進一步包含一第三位線，電性耦 合至該第二存儲器層結(jié)構(gòu)的該氧化鴒區(qū)域。
10. —種具有多存儲器層的存儲器結(jié)構(gòu)，其包含一第一存儲器層結(jié)構(gòu)，其具有一具有主要表面的一第一電極及一氧化鎢區(qū)域，該氧化鎢區(qū)域延伸入該第 一 電極的該主要表面并在該第 一 電極及該第 二電極間電性連接；及一第二存儲器層結(jié)構(gòu)，耦合至該第一存儲器層結(jié)構(gòu)，該第二存儲器層結(jié) 構(gòu)具有一具有主要表面的 一第 一 電極及一氧化鎢區(qū)域，該氧化鎢區(qū)域延伸入 該第一電極的該主要表面至該第二存儲器層結(jié)構(gòu)并在該第二存儲器層結(jié)構(gòu) 的該第一電極與該第二存儲器層結(jié)構(gòu)的該第二電極電性連接。
11. 如權(quán)利要求IO所述的存儲器結(jié)構(gòu)，其中該氧化鴒區(qū)域提供在第一存儲器層中操作的多層功能。
12. 如權(quán)利要求IO所述的存儲器結(jié)構(gòu)，其中第一電極包含以鴒填充的一栓結(jié)構(gòu)。
13. 如權(quán)利要求12所述的存儲器結(jié)構(gòu)，其進一步包含阻障材料，包圍該 栓結(jié)構(gòu)中的鴒的外表面。
14. 如權(quán)利要求IO所述的存儲器結(jié)構(gòu)，其進一步包含一N-P二極管， 電性耦合至該第 一存儲器層結(jié)構(gòu)的該第 一 電極。
15. 如權(quán)利要求14所述的存儲器結(jié)構(gòu)，其進一步包含一第一位線，電性 耦合至該N-P 二極管。
16. 如權(quán)利要求IO所述的存儲器結(jié)構(gòu)，其進一步包含一P-N二極管， 電性耦合至該第二存儲器層結(jié)構(gòu)的該第一電極。
17. 如權(quán)利要求16所述的存儲器結(jié)構(gòu)，其進一步包含一第二位線，電性 耦合至該第 一存儲器層結(jié)構(gòu)的該氧化鴒區(qū)域與該P-N 二極管間。
18. 如權(quán)利要求17所述的存儲器結(jié)構(gòu)，其進一步包含一第三位線，電性 耦合至該第二存儲器層結(jié)構(gòu)的該氧化鴒區(qū)域。
19. 一種具有多存儲器層的存儲器結(jié)構(gòu)，其包含一第一存儲器層結(jié)構(gòu)，其具有一具有主要表面的一第一電極及一氧化鴒 區(qū)域，該氧化鎢區(qū)域由該第一電極的該主要表面延伸并在該第一電極及該第 二電極間電性連接，該第一電極具有一栓結(jié)構(gòu)，該栓結(jié)構(gòu)具有一尺寸的一第 一栓部分及具有一尺寸的一第二栓部分，該第一栓部分的該尺寸具有比該第 二栓部分的該尺寸較小的值，該氧化鴒區(qū)域具有一實質(zhì)相似于該第一電極的 該尺寸的一尺寸；及一第二存儲器層結(jié)構(gòu)，具有一具有主要表面的第一電極及一氧化鴒區(qū) 域，該氧化鴒區(qū)域由該第一電極的該主要表面延伸至該第二存儲器層結(jié)構(gòu)并在該第二存儲器層結(jié)構(gòu)的該第一電極與該第二存儲器層結(jié)構(gòu)的該第二電極 電性連接，該第二存儲器層結(jié)構(gòu)的該第一電極具有實質(zhì)相似于該第二存儲器 層結(jié)構(gòu)的該氧化鴒區(qū)域的該尺寸的一尺寸，在該第二存儲器層結(jié)構(gòu)的該第一 電極具有一栓結(jié)構(gòu)，該栓結(jié)構(gòu)具有一具有一尺寸的一第一栓部分及具有一尺 寸的 一第二栓部分，在該第二存儲器層結(jié)構(gòu)的該栓結(jié)構(gòu)中的該第 一栓部分的 該尺寸具有比在該第二存儲器層結(jié)構(gòu)的該栓結(jié)構(gòu)中的該第二栓部分的該尺 寸較小的值，該第二存儲器層結(jié)構(gòu)的該第一電極具有一第一尺寸系實質(zhì)相似 于在該第二存儲器層結(jié)構(gòu)的該氧化鎢區(qū)域的 一第 一尺寸。
20. 如權(quán)利要求19的存儲器結(jié)構(gòu)，其中該第一栓部分為自對準(zhǔn)于該第二栓部分。
21. 如權(quán)利要求20的存儲器結(jié)構(gòu)，其中該第一栓部分為非自對準(zhǔn)于該第 二栓部分。
22. —種制造存儲器裝置的方法，.其包含形成一栓結(jié)構(gòu)，其以 一 阻障材料包圍 一栓材料且置于介電元件間；蝕刻該栓材料的一頂部分及該阻障材料，其使用 一第 一化學(xué)干蝕刻接著 使用 一 第二化學(xué)濕凹槽蝕刻；形成一介電間隙壁于該蝕刻栓材料的一主要表面上；使用干氧等離子體去除形成一氧化鎢區(qū)域以進入該蝕刻栓材料的該主 要表面；及形成一位線至該介電間隙壁及在該氧化鴒區(qū)域上方。
23. 如權(quán)利要求22的方法，其中以該第一化學(xué)干蝕刻包括一 SF6干蝕刻。
24. 如權(quán)利要求22的方法，其中該第二化學(xué)凹槽蝕刻包含一使用氯、三 氯化硼或氬的阻障等向性蝕刻。
25. 如權(quán)利要求22的方法，其中該干氧等離子體去除包含02/>42或(VN2/H2混合化學(xué)。
26. 如權(quán)利要求22的方法，其中該干氧等離子體去除包含純氧氣體與包 括直等離子體、磁場增進反應(yīng)離子等離子體、或下游等離子體的一等離子體。
27. 如權(quán)利要求22的方法，其中該位線包含位于阻障層上的一位線。
全文摘要
本發(fā)明提供具有多存儲器層結(jié)構(gòu)的多層單元(MLC)存儲器結(jié)構(gòu)，其每一存儲器層結(jié)構(gòu)包含一氧化鎢區(qū)域，其定義多個邏輯態(tài)的不同讀取電流量。每一存儲器層結(jié)構(gòu)藉由使用氧化鎢區(qū)域提供多層單元功能可提供二位元信息，其構(gòu)成四邏輯態(tài)，其中四邏輯態(tài)等于四個不同讀取電流。一具有二存儲器層結(jié)構(gòu)的存儲器結(jié)構(gòu)可提供四位元儲存位址及十六邏輯態(tài)。在一實施例中，第一及第二存儲器層結(jié)構(gòu)各自包含一氧化鎢區(qū)域延伸入鎢栓元件的主要表面，其中該鎢栓的外表面由一阻障元件包圍。
文檔編號G11C11/56GK101226771SQ20071012866
公開日2008年7月23日 申請日期2007年7月9日 優(yōu)先權(quán)日2007年1月19日
發(fā)明者何家驊, 賴二琨 申請人:旺宏電子股份有限公司