專利名稱：極性驅(qū)動(dòng)的動(dòng)態(tài)片內(nèi)終結(jié)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例在總體上涉及集成電路領(lǐng)域，更具體而言，涉及用于時(shí)間復(fù)用片內(nèi)終結(jié)(on-die termination)的系統(tǒng)、方法和設(shè)備。
技術(shù)背景諸如存儲(chǔ)器件的集成電路的工作頻率不斷在提高。為了利用這些高頻 率，將計(jì)算系統(tǒng)設(shè)計(jì)成以類似的頻率沿著其總線以及在系統(tǒng)部件之間傳輸 信號(hào)。在系統(tǒng)部件之間(例如在集成電路之間)以高頻發(fā)送和接收數(shù)據(jù)時(shí)可 能會(huì)遇到一些困難?？偩€的行為類似于傳輸線，阻抗失配會(huì)導(dǎo)致信號(hào)反射 和干涉效應(yīng)?？梢岳媒K結(jié)電阻以通過(guò)匹配阻抗來(lái)使信號(hào)反射最小化，從 而在互連上保持信號(hào)質(zhì)量。諸如雙倍數(shù)據(jù)速率(DDR)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件(DRAM)的常規(guī) 存儲(chǔ)系統(tǒng)通常具有多點(diǎn)總線架構(gòu)，用位于母板上的電阻器終結(jié)該總線架構(gòu)。 在其他常規(guī)的存儲(chǔ)系統(tǒng)中，終結(jié)電阻位于集成電路上。"片內(nèi)終結(jié)(ODT) —詞是指位于集成電路上的終結(jié)電阻。在常規(guī)系 統(tǒng)中，在初始化計(jì)算系統(tǒng)的時(shí)候設(shè)置ODT的值。在初始化之后，可以用初 始化期間設(shè)置的值激活ODT或使其無(wú)效。


在附圖中以舉例的方式而非限制的方式示出了本發(fā)明的實(shí)施例，在附 圖中相同的附圖標(biāo)記表示相同的元件。圖1為示出根據(jù)本發(fā)明實(shí)施例實(shí)施的計(jì)算系統(tǒng)的選定方面的高級(jí)方框圖；圖2為示出根據(jù)本發(fā)明實(shí)施例實(shí)施的計(jì)算系統(tǒng)的選定方面的方框圖； 圖3為示出根據(jù)本發(fā)明實(shí)施例的片內(nèi)終結(jié)(ODT)激活初ODT值選擇的選定方面的時(shí)序圖；圖4A為示出根據(jù)本發(fā)明實(shí)施例的ODT控制邏輯的選定方面的圖表； 圖4B為示出根據(jù)本發(fā)明實(shí)施例的ODT控制邏輯的可選實(shí)例的選定方面的圖表；圖5為示出根據(jù)本發(fā)明實(shí)施例的均衡存儲(chǔ)系統(tǒng)內(nèi)的終結(jié)的選定方面的 方框圖；圖6為示出用于從根瑪本發(fā)明實(shí)施例實(shí)施的具有ODT的存儲(chǔ)器件中進(jìn) 行讀取的方法的選定方面的流程圖；圖7為示出用于對(duì)根據(jù)本發(fā)明實(shí)施例實(shí)施的具有ODT的存儲(chǔ)器件進(jìn)行 寫入的方法的選定方面的流程圖；圖8A和8B為示出計(jì)算系統(tǒng)的選定方面的方框圖。
具體實(shí)施方式
本發(fā)明的實(shí)施例在總體上涉及用于極性驅(qū)動(dòng)的片內(nèi)終結(jié)的系統(tǒng)、方法 和設(shè)備。在實(shí)施例中，集成電路在第一個(gè)時(shí)鐘期間在其ODT管腳處接收片 內(nèi)終結(jié)(ODT)激活信號(hào)。集成電路還在第二個(gè)時(shí)鐘期間在其ODT管腳處 接收ODT值選擇信號(hào)。在一些實(shí)施例中，集成電路在內(nèi)部控制終結(jié)的長(zhǎng)度。 例如，在一些實(shí)施例中，集成電路在內(nèi)部確定何時(shí)使ODT無(wú)效。圖1為示出根據(jù)本發(fā)明實(shí)施例實(shí)施的計(jì)算系統(tǒng)的選定方面的高級(jí)方框 圖。計(jì)算系統(tǒng)100包括控制器102和兩個(gè)存儲(chǔ)器通道104。控制器102可以 是適于至少部分地控制處理器(未示出)和一個(gè)或多個(gè)集成電路(例如存 儲(chǔ)器件)之間的信息傳輸?shù)娜魏晤愋偷目刂破?。在一些?shí)施例中，控制器 102為存儲(chǔ)器控制器?？刂破?02包括片內(nèi)終結(jié)(ODT)控制邏輯106。如 下文進(jìn)一步所述，在實(shí)施例中，ODT控制邏輯106為系統(tǒng)100中的一個(gè)或 多個(gè)集成電路確定適當(dāng)?shù)腛DT值。存儲(chǔ)器通道104包括存儲(chǔ)器模塊110，每個(gè)存儲(chǔ)器模塊例如具有兩列存 儲(chǔ)器件(例如，每邊一個(gè))。存儲(chǔ)器模塊110可以基于沿一個(gè)邊的兩側(cè)都具 有手指的印刷電路板，以產(chǎn)生可以插入到另一電路板上的連接器中的雙列 直插存儲(chǔ)模塊(DIMM)，所述另一電路板承載系統(tǒng)的其他部件。模塊110 中為存儲(chǔ)器件112。存儲(chǔ)器件可以是商用型動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，例如雙倍數(shù)據(jù)速率(DDR) DRAM。在實(shí)施例中，每個(gè)模塊110包括兩列 (例如模塊的每側(cè)上有一列)。寄存器114可以為相應(yīng)的列接收和存儲(chǔ)信息。在實(shí)施例中，控制器102經(jīng)由互連116與模塊110耦合?；ミB116可以 包括任意數(shù)量的數(shù)據(jù)線、地址線、芯片選擇線和/或其他線。此外，存儲(chǔ)器 控制器102經(jīng)由片內(nèi)終結(jié)(ODT)線120與每一列耦合。在實(shí)施例中，ODT 線120為存儲(chǔ)器件112提供ODT激活信號(hào)。ODT激活信號(hào)是指為集成電路 或一組集成電路激活ODT的信號(hào)。如下文進(jìn)一步所述，ODT線120還可以 為存儲(chǔ)器件112提供ODT值選擇信號(hào)。ODT值選擇信號(hào)是指表示期望的 ODT值的信號(hào)。在一些實(shí)施例中，ODT激活信號(hào)為整列的存儲(chǔ)器件112激 活ODT。類似地，在一些實(shí)施例中，ODT值選擇信號(hào)為整列的存儲(chǔ)器件112 選擇ODT值。在這種實(shí)施例中，可以將用于列內(nèi)的存儲(chǔ)器件的ODT管腳 以菊花鏈方式連接到一起，從而將同樣的ODT信號(hào)(例如ODT激活信號(hào) 和ODT值選擇信號(hào))發(fā)送到列內(nèi)的存儲(chǔ)器件。圖1所示的存儲(chǔ)器通道、存儲(chǔ)器模塊和存儲(chǔ)器件的數(shù)量是示意性的。 本發(fā)明的實(shí)施例可以具有不同數(shù)量的存儲(chǔ)器通道、不同數(shù)量的存儲(chǔ)器模塊 和/或不同數(shù)量的存儲(chǔ)器件。此外，圖1所示的拓?fù)浜图軜?gòu)是示意性的。本 發(fā)明的實(shí)施例可以具有不同的拓?fù)浜?或不同的架構(gòu)特征。圖2為示出根據(jù)本發(fā)明實(shí)施例實(shí)施的計(jì)算系統(tǒng)的選定方面的方框圖。 計(jì)算系統(tǒng)200包括通過(guò)互連220耦合到一起的存儲(chǔ)器控制器210和存儲(chǔ)器 件230。在一些實(shí)施例中，存儲(chǔ)器控制器210為用于計(jì)算系統(tǒng)200的芯片組 的一部分，而存儲(chǔ)器件230為用于計(jì)算系統(tǒng)200的存儲(chǔ)子系統(tǒng)的一部分。 存儲(chǔ)器件230可以是諸如DDR3同步DRAM (SDRAM)的DRAM。例如， 互連220寬泛地表示若干不同數(shù)據(jù)線、地址線、控制線等。存儲(chǔ)器控制器210包括輸入/輸出(I/0)電路212和ODT控制邏輯214。 1/O電路212可以是適于跟存儲(chǔ)器件230發(fā)送和接收信息(例如數(shù)據(jù)、ODT 信號(hào)、地址等)的任何I/0電路。在一些實(shí)施例中，ODT控制邏輯214為 存儲(chǔ)器控制器210和/或存儲(chǔ)器件230確定適當(dāng)?shù)腛DT值。例如，ODT控 制邏輯214在讀取和寫入操作期間都可以動(dòng)態(tài)地為存儲(chǔ)器控制器210和/或 存儲(chǔ)器件230確定適當(dāng)?shù)腛DT值。以下在圖4A和4B中進(jìn)一步討論ODT 控制邏輯214。存儲(chǔ)器件230包括I/O電路232、終結(jié)電阻邏輯234和控制邏輯240。 I/O電路232可以是適于跟存儲(chǔ)器控制器210發(fā)送和接收信息(例如數(shù)據(jù)、 ODT信號(hào)、地址等)的任何I/0電路。在一些實(shí)施例中，終結(jié)電阻邏輯234 包括可以被選擇性激活以便為I/O電路232動(dòng)態(tài)提供多個(gè)終結(jié)電阻的多個(gè)終 結(jié)腳。存儲(chǔ)器件230通過(guò)多個(gè)管腳耦合到互連220，所述多個(gè)管腳例如包括管 腳236和238。術(shù)語(yǔ)"管腳"寬泛地指用于集成電路的電互連(例如集成電 路上的焊盤或其他電接觸)。為了易于描述，圖2示出單個(gè)管腳236，但是 要理解，通常使用多個(gè)管腳來(lái)傳輸數(shù)據(jù)、地址、命令(例如讀取/寫入管腳) 等。在實(shí)施例中，管腳238為ODT管腳。ODT管腳是指在一些常規(guī)系統(tǒng)中 接收ODT激活信號(hào)的管腳。在實(shí)施例中，控制邏輯240使得能夠在ODT管腳238上復(fù)用(例如時(shí) 間復(fù)用)兩個(gè)或更多個(gè)信號(hào)。例如，在一些實(shí)施例中，控制邏輯240使得 能夠在ODT管腳238上復(fù)用ODT激活信號(hào)和ODT值選擇信號(hào)。在一些實(shí) 施例中，控制邏輯240可以識(shí)別并鎖存在ODT管腳238上復(fù)用的不同信號(hào) 中的每一個(gè)。鎖存器可以在限定的時(shí)間段(例如一定數(shù)目的時(shí)鐘周期)內(nèi) 保持置位，以拒絕例如由控制器210造成的鎖存器的狀態(tài)復(fù)位。在限定的 時(shí)間長(zhǎng)度之后，控制邏輯240可以允許狀態(tài)復(fù)位以將ODT管腳的控制返還 給控制器210。在一些實(shí)施例中，控制邏輯240包括ODT激活邏輯242和ODT值選 擇邏輯244。 ODT激活邏輯242檢測(cè)ODT管腳238上的ODT激活信號(hào)并 響應(yīng)于接收到ODT激活信號(hào)而激活終結(jié)電阻邏輯234。在一些實(shí)施例中， ODT激活邏輯242包括鎖存器246。鎖存器246識(shí)別并鎖存在ODT管腳238 上接收的ODT激活信號(hào)。鎖存器246可以在其檢測(cè)到ODT激活信號(hào)之后 在限定的時(shí)間段內(nèi)保持置位。例如，在一些實(shí)施例中，鎖存器可以在其檢 測(cè)到ODT激活信號(hào)之后在兩個(gè)時(shí)鐘周期內(nèi)保持置位。由于鎖存器246在限 定的時(shí)間長(zhǎng)度內(nèi)保持置位，所以可以在不使ODT激活信號(hào)復(fù)位的情況下在 ODT管腳238上接收其他信號(hào)(例如ODT值選擇信號(hào))。在一些實(shí)施例中， 鎖存器246保持置位的時(shí)間段是可以配置的(例如，通過(guò)在寄存器中的值 中設(shè)置一個(gè)值)。在一些實(shí)施例中，存儲(chǔ)器件230能夠確定何時(shí)使其ODT無(wú)效(例如， 何時(shí)使終結(jié)電阻邏輯234無(wú)效)。術(shù)語(yǔ)"終結(jié)長(zhǎng)度"寬泛地指激活ODT的 時(shí)間量。所示的ODT激活邏輯242的實(shí)施例包括終結(jié)長(zhǎng)度控制邏輯250。 終結(jié)長(zhǎng)度(TL)控制邏輯250為終結(jié)電阻邏輯234所提供的ODT確定適當(dāng) 的終結(jié)長(zhǎng)度。在一些實(shí)施例中，TL控制邏輯250至少部分基于從控制器210接收的 命令(例如，讀取或?qū)懭朊?確定終結(jié)長(zhǎng)度。例如，在一些實(shí)施例中， TL控制邏輯250對(duì)所接收的命令進(jìn)行解碼(或部分解碼)并確定與命令相 關(guān)聯(lián)的突發(fā)長(zhǎng)度(burst length)。 TL控制邏輯250然后可以至少部分基于突 發(fā)長(zhǎng)度確定終結(jié)長(zhǎng)度。例如，終結(jié)長(zhǎng)度可以至少部分基于表達(dá)式BL/M + N(其中BL為相關(guān)命令的突發(fā)長(zhǎng)度)。在一些實(shí)施例中，M和N都等于2。 在可選實(shí)施例中，終結(jié)長(zhǎng)度可以基于不同的表達(dá)式且/或M和/或N的值可 以不同。在一些實(shí)施例中，TL控制邏輯250在終結(jié)長(zhǎng)度期滿之后使ODT無(wú)效。 控制邏輯240然后可以將ODT的控制返回到控制器210。將ODT的控制返 回到控制器210例如可以包括允許由控制器210對(duì)鎖存器246和248進(jìn)行 置位/復(fù)位。ODT值選擇邏輯244檢測(cè)ODT管腳238上的ODT值選擇信號(hào)，然后 (至少部分地)基于所接收的ODT值選擇信號(hào)設(shè)置終結(jié)電阻邏輯234的電 阻水平。在一些實(shí)施例中，例如在系統(tǒng)初始化期間分別用主要和輔助ODT 值配置寄存器252和254。在這種實(shí)施例中，ODT值選擇邏輯244基于所 接收的ODT值選擇信號(hào)從寄存器252或254中選擇ODT值。例如，如果 ODT值選擇信號(hào)為高(在邏輯上)，那么ODT值選擇邏輯244可以從寄存 器252中選擇值。類似地，如果ODT值選擇信號(hào)為低，那么ODT值選擇 邏輯244可以從寄存器254中選擇值。在一些實(shí)施例中，ODT值選擇邏輯 244包括鎖存器248。鎖存器248識(shí)別并鎖存在ODT管腳238上接收到的 ODT值選擇信號(hào)。鎖存器248可以在其檢測(cè)到ODT值選擇信號(hào)之后在限定 的時(shí)間段內(nèi)保持置位。圖3為示出根據(jù)本發(fā)明實(shí)施例的ODT激活和ODT值選擇的選定方面 的時(shí)序圖。該時(shí)序圖示出了用于具有2R/1R構(gòu)造的存儲(chǔ)系統(tǒng)的背對(duì)背寫入(例如DIMM到DIMM)。第一次寫入寫到DIMMl, Rank 1 (D1/R1)，第 二次寫入寫到D2/R1。如下文進(jìn)一步所述，在一些實(shí)施例中，DRAM能夠 對(duì)它在其ODT管腳上接收的信號(hào)進(jìn)行時(shí)間復(fù)用并在內(nèi)部控制用于ODT的 終結(jié)長(zhǎng)度。在一些實(shí)施例中，DRAM能夠?qū)ζ銸DT管腳上的兩個(gè)或更多個(gè)信號(hào)進(jìn) 行時(shí)間復(fù)用，因?yàn)槠渥R(shí)別并鎖存不同信號(hào)中的每一個(gè)。例如，參考302， D1/R1和D2/R1接收并識(shí)別ODT激活信號(hào)。D1/R1和D2/R1鎖存所接收的 ODT激活信號(hào)并在限定的時(shí)間長(zhǎng)度內(nèi)防止鎖存器的復(fù)位。參考304， D1/R1 和D2/R1在它們相應(yīng)的ODT管腳上接收并鎖存ODT值選擇信號(hào)。在一些 實(shí)施例中，如果ODT值選擇信號(hào)為邏輯高，那么DRAM訪問(wèn)第一寄存器 以獲得ODT值(例如圖2所示的寄存器252)。類似地，如果ODT值選擇 信號(hào)為邏輯低，那么DRAM訪問(wèn)第二寄存器以獲得ODT值(例如圖2所 示的寄存器254)。于是，在TO處DRAM識(shí)別(并鎖存)ODT激活信號(hào)， 在T1處DRAM識(shí)別(并鎖存)ODT值選擇信號(hào)。利用如308所示的適當(dāng) 值激活用于每個(gè)DRAM的ODT。在一些實(shí)施例中，DRAM (例如與D1/R1和/或D2/R2相關(guān)聯(lián)的任何 或所有DRAM)在內(nèi)部控制終結(jié)長(zhǎng)度。艮P，在一些實(shí)施例中，DRAM確定 用于命令的終結(jié)長(zhǎng)度，并隨后在終結(jié)長(zhǎng)度期滿之后使ODT無(wú)效。在所示的 實(shí)施例中，由用于每列存儲(chǔ)器的內(nèi)部ODT信號(hào)(例如306)示出ODT的內(nèi) 部控制。D1/R1中的DRAM在316,處使內(nèi)部ODT無(wú)效，D2/R1中的存儲(chǔ) 器件在3162處使內(nèi)部ODT無(wú)效。在一些實(shí)施例中，每個(gè)DRAM在使ODT 無(wú)效之后釋放ODT管腳的控制。例如，如果ODT管腳上的信號(hào)在T7處變 高，那么DRAM識(shí)別出正在表明(assert) ODT激活信號(hào)。如312所示，在T7處再次表明ODT激活信號(hào)。在一些實(shí)施例中，DRAM 鎖存ODT激活信號(hào)并在限定的時(shí)間段內(nèi)防止該信號(hào)復(fù)位?？梢栽贠DT管 腳上復(fù)用兩個(gè)或更多個(gè)信號(hào)，因?yàn)镈RAM識(shí)別并鎖存所接收的信號(hào)。例如， DRAM在T8處識(shí)別出在它們相應(yīng)的ODT管腳上有ODT值選擇信號(hào)(314)。 在一些實(shí)施例中，在T15處，DRAM在內(nèi)部控制終結(jié)長(zhǎng)度并隨后將ODT 管腳的控制返回給(例如)存儲(chǔ)器控制器(如318所示)。本發(fā)明的實(shí)施例通過(guò)對(duì)在ODT管腳上接收的信號(hào)進(jìn)行時(shí)間復(fù)用，在不向DRAM增加新管腳的情況下支持動(dòng)態(tài)ODT。由于可以動(dòng)態(tài)地選擇用于每 列存儲(chǔ)器的ODT值，所以存儲(chǔ)器通道的終結(jié)的平衡得到了改善。例如，圖 3示出至D1/R1和D2/R1的背對(duì)背寫入。在存儲(chǔ)器控制器正在向D1/R1寫 入時(shí)將用于D1/R1的ODT值動(dòng)態(tài)設(shè)置成60歐姆(308》，在存儲(chǔ)器控制器 正在向D2/R1寫入時(shí)將其動(dòng)態(tài)設(shè)置成20歐姆(310》。類似地，在存儲(chǔ)器 控制器正在向D1/R1寫入時(shí)將用于D2/R1的ODT值動(dòng)態(tài)設(shè)置成20歐姆(3082)，在存儲(chǔ)器控制器正在向D2/R1寫入時(shí)將其動(dòng)態(tài)設(shè)置成60歐姆(3102)。圖4A為示出根據(jù)本發(fā)明實(shí)施例的ODT控制邏輯的選定方面的圖表。 根據(jù)本發(fā)明的實(shí)施例，表400中示出的ODT控制邏輯可以由存儲(chǔ)器控制器 來(lái)使用以動(dòng)態(tài)設(shè)置適當(dāng)?shù)腛DT值。應(yīng)該理解的是，出于示例性的目的選擇 圖4所示的構(gòu)造和值。與圖4所示的構(gòu)造和值相比，本發(fā)明的實(shí)施例可以 具有不同的構(gòu)造和/或具有不同的值。在所示的實(shí)施例中，存儲(chǔ)系統(tǒng)包括兩 個(gè)雙列直插存儲(chǔ)模塊(DIMM)，其被表示為DIMM 1和DIMM 2。 DIMM 1 具有兩列存儲(chǔ)器件，而DIMM 2具有一列存儲(chǔ)器件。表400中的每一行示 出了命令以及與該命令相關(guān)聯(lián)的ODT值。以行402為例，如果存儲(chǔ)器控制 器向DIMM1， Rankl (D1/R1)發(fā)出寫入命令，那么就將控制器的終結(jié)設(shè) 置成無(wú)限大(例如，關(guān)閉)，且用于D1/R1的ODT值為120歐姆。此外， 用于Dl/R2的ODT值為無(wú)限大，D2/R1被設(shè)置成20歐姆。表400中其余 的行示出根據(jù)本發(fā)明實(shí)施例的用于針對(duì)DIMM和Rank的各種組合的讀寫 命令的適當(dāng)ODT值的實(shí)例。圖4B為示出根據(jù)本發(fā)明實(shí)施例的ODT控制邏輯的可選實(shí)例的選定方 面的圖表。表410示出一個(gè)實(shí)例，其中存儲(chǔ)器控制器動(dòng)態(tài)地控制用于各自 具有兩個(gè)DIMM的兩個(gè)存儲(chǔ)器通道的ODT。用于第一存儲(chǔ)器通道的ODT 值由412和414所示。用于第二存儲(chǔ)器通道的ODT值由416和418所示。 應(yīng)該理解的是，出于示例性的目的選擇圖4B所示的構(gòu)造和/或值。本發(fā)明 的實(shí)施例可以包括不同的構(gòu)造和/或不同的ODT值。圖5為示出根據(jù)本發(fā)明實(shí)施例的均衡存儲(chǔ)系統(tǒng)內(nèi)的終結(jié)的選定方面的 方框圖。存儲(chǔ)系統(tǒng)500包括存儲(chǔ)模塊(例如DIMM) 512和514。模塊512 包括列516-518，模塊514包括列520。于是，存儲(chǔ)系統(tǒng)500具有2R/1R構(gòu)造。應(yīng)該理解的是，所示的構(gòu)造僅僅是出于示例性的目的，本發(fā)明的實(shí)施 例可以具有很寬范圍的構(gòu)造。所示的每一列包括多個(gè)存儲(chǔ)器件(例如DRAM)。在一些實(shí)施例中，每個(gè)存儲(chǔ)器件包括保持第一 ODT值的第一寄 存器和保持第二 ODT值的第二寄存器。給定列中的存儲(chǔ)器件可以在它們相 應(yīng)的寄存器中存儲(chǔ)相同的值。于是，列516中的所有存儲(chǔ)器件例如可以由 它們相應(yīng)的第一寄存器中的第一ODT值和它們相應(yīng)的第二寄存器中的第二 ODT值來(lái)配置。在實(shí)施例中，將列516和518中的存儲(chǔ)器件配置成在第一寄存器中存 儲(chǔ)120歐姆的ODT值并在第二寄存器中存儲(chǔ)40歐姆的ODT值。將列520 中的存儲(chǔ)器件配置成在第一寄存器中存儲(chǔ)120歐姆的值并在第二寄存器中 存儲(chǔ)20歐姆的值。在這種實(shí)施例中，模塊512或模塊514的有效電阻可以 看起來(lái)基本等于20歐姆。應(yīng)該理解的是，在實(shí)踐中，本發(fā)明的實(shí)施例可以 包括很寬范圍的構(gòu)造和/或很寬范圍的ODT值。圖6為示出從根據(jù)本發(fā)明實(shí)施例實(shí)施的具有ODT的存儲(chǔ)器件中進(jìn)行讀 取的方法的選定方面的流程圖。在602初始化計(jì)算系統(tǒng)。初始化計(jì)算系統(tǒng) 可以包括引導(dǎo)系統(tǒng)、從低功率狀態(tài)為系統(tǒng)加電、使系統(tǒng)(或系統(tǒng)一部分) 復(fù)位等。
參考過(guò)程方框604，對(duì)計(jì)算系統(tǒng)的存儲(chǔ)器的多個(gè)方面進(jìn)行初始化。在一 些實(shí)施例中，計(jì)算系統(tǒng)的基本輸入/輸出系統(tǒng)(BIOS)管理初始化的多個(gè)方 面。在其他實(shí)施例中，計(jì)算系統(tǒng)的存儲(chǔ)器控制器管理初始化過(guò)程的多個(gè)方 面。初始化過(guò)程可以包括在存儲(chǔ)系統(tǒng)內(nèi)的每個(gè)存儲(chǔ)器件的一個(gè)或多個(gè)寄存 器中設(shè)置ODT值。例如，對(duì)于每個(gè)存儲(chǔ)器件，可以在第一寄存器中設(shè)置第 一ODT值，在第二寄存器中設(shè)置第二ODT值。初始化過(guò)程之后，計(jì)算系統(tǒng)可以從存儲(chǔ)系統(tǒng)讀取數(shù)據(jù)或向存儲(chǔ)系統(tǒng)寫 入數(shù)據(jù)，如606所示。如果存儲(chǔ)器控制器發(fā)出寫命令(610)，那么如612 所示該流程在圖7中繼續(xù)。或者，如果存儲(chǔ)器控制器發(fā)出讀命令，那么該 流程在608處繼續(xù)。在一些實(shí)施例中，可以在從一列存儲(chǔ)器讀取數(shù)據(jù)之前 將存儲(chǔ)器控制器的ODT設(shè)置為適當(dāng)?shù)闹?，?09所示。在所示的實(shí)例中， 有兩列(分別由614和620表示)，并且可以將讀命令引導(dǎo)到任何一列。為 了易于描述，圖6所示的流程沿著將讀命令引導(dǎo)到列2的情形進(jìn)行。于是，分別如616和618所示，可以(但不是必須)使用于列1的ODT失效，使 得列1沒(méi)有終結(jié)。應(yīng)該理解的是，用于從列1進(jìn)行讀取的流程可以基本上 類似于用于從列2進(jìn)行讀取的流程。
參考過(guò)程方框622，存儲(chǔ)器控制器(或其他集成電路)表明ODT激活 信號(hào)。在一些實(shí)施例中，存儲(chǔ)器控制器至少部分基于ODT控制邏輯(例如 圖2所示的ODT控制邏輯214)表明ODT激活信號(hào)。列2的存儲(chǔ)器件檢測(cè) 到表明了 ODT激活信號(hào)。在一些實(shí)施例中，每個(gè)存儲(chǔ)器件包括控制邏輯(例 如圖2所示的控制邏輯240)，以檢測(cè)ODT管腳上的ODT激活信號(hào)。存儲(chǔ) 器件中的控制邏輯可以在限定的時(shí)間段內(nèi)鎖存ODT激活信號(hào)，在該時(shí)間段 內(nèi)拒絕鎖存器的狀態(tài)復(fù)位。
參考過(guò)程方框624，存儲(chǔ)器控制器選擇用于列2中的存儲(chǔ)器件的ODT 值。例如，存儲(chǔ)器控制器可以向列2中的每個(gè)存儲(chǔ)器件發(fā)送ODT值選擇信 號(hào)?；蛘?，存儲(chǔ)器控制器可以向列2發(fā)送ODT值選擇信號(hào)，列2又可以將 該信號(hào)分配給該列內(nèi)的每個(gè)存儲(chǔ)器件。存儲(chǔ)器件可以在它們相應(yīng)的ODT管 腳上接收ODT值選擇信號(hào)。于是，在一些實(shí)施例中，在ODT管腳上對(duì)ODT 激活信號(hào)和ODT值選擇信號(hào)進(jìn)行時(shí)間復(fù)用。
響應(yīng)于接收到ODT激活信號(hào)和ODT值選擇信號(hào)，存儲(chǔ)器件可以提供 適當(dāng)水平的終結(jié)。在一些實(shí)施例中，存儲(chǔ)器件可以在內(nèi)部(例如使用圖2 所示的TL控制邏輯250)控制終結(jié)長(zhǎng)度，然后將ODT控制返回給控制器。 隨后，存儲(chǔ)器控制器可以從列2讀取數(shù)據(jù)突發(fā)。參考過(guò)程方框626，完成讀 取突發(fā)(readburst)。在一些實(shí)施例中，存儲(chǔ)器件允許在限定的時(shí)間段之后 將它們的內(nèi)部控制邏輯的狀態(tài)(例如ODT激活狀態(tài)和/或選定的ODT值) 復(fù)位。存儲(chǔ)器件使ODT無(wú)效，如628所示。
圖7為示出向根據(jù)本發(fā)明實(shí)施例實(shí)施的具有ODT的存儲(chǔ)器件進(jìn)行寫入 的方法的選定方面的流程圖。參考過(guò)程方框702，對(duì)系統(tǒng)進(jìn)行初始化。初始 化計(jì)算系統(tǒng)可以包括引導(dǎo)系統(tǒng)、從低功率狀態(tài)為系統(tǒng)加電、使系統(tǒng)(或系 統(tǒng)的一部分)復(fù)位等。在一些實(shí)施例中，可以在向一列存儲(chǔ)器寫入數(shù)據(jù)之 前使存儲(chǔ)器控制器的ODT無(wú)效。在可選實(shí)施例中，可以在向該列存儲(chǔ)器寫 入數(shù)據(jù)之前將存儲(chǔ)器控制器的ODT設(shè)置為適當(dāng)?shù)闹怠?br> 為了易于描述，圖7所示的實(shí)施例包括分別如附圖標(biāo)記706和720所示的兩列。然而，應(yīng)該理解的是，本發(fā)明的實(shí)施例可以具有更多列的存儲(chǔ) 器或更少列的存儲(chǔ)器。為了易于描述，以下描述與對(duì)列1進(jìn)行寫入相關(guān)的
流程。應(yīng)該理解的是，用于對(duì)列2進(jìn)行寫入的流程可以基本與用于對(duì)列1 進(jìn)行寫入的流程相同。
參考過(guò)程方框708，存儲(chǔ)器控制器確定是否激活用于列2的ODT。例 如，存儲(chǔ)器控制器可以實(shí)施ODT控制邏輯以判斷是否以及何時(shí)激活用于一 列或多列存儲(chǔ)器的ODT。如果存儲(chǔ)器控制器決定不使用ODT，那么其可以 使用于列2的ODT無(wú)效，如710所示。
或者，如712所示，存儲(chǔ)器控制器可以通過(guò)表明ODT激活信號(hào)來(lái)為激 活用于列2中的每個(gè)存儲(chǔ)器件的ODT。在一些實(shí)施例中，列2內(nèi)的每個(gè)存 儲(chǔ)器件包括控制邏輯，以識(shí)別并鎖存可以在每個(gè)存儲(chǔ)器件的ODT管腳上接 收的ODT激活信號(hào)?？刂七壿嬁梢栽谙薅ǖ臅r(shí)間段內(nèi)防止鎖存器復(fù)位，從 而可以在ODT管腳上復(fù)用兩個(gè)或更多個(gè)信號(hào)。
參考過(guò)程方框714，存儲(chǔ)器控制器選擇用于列2中的存儲(chǔ)器件的ODT 值。在一些實(shí)施例中，存儲(chǔ)器控制器至少部分基于ODT控制邏輯(例如參 見(jiàn)圖4A和4B)進(jìn)行選擇。存儲(chǔ)器控制器可以在發(fā)送ODT激活信號(hào)的同一 根線上表明ODT值選擇信號(hào)。列2中的每個(gè)存儲(chǔ)器件都可以在接收到ODT 值選擇信號(hào)時(shí)識(shí)別并鎖存它。存儲(chǔ)器件可以響應(yīng)于接收ODT激活信號(hào)和 ODT值選擇信號(hào)激活適當(dāng)水平的終結(jié)。在一些實(shí)施例中，存儲(chǔ)器件在內(nèi)部 (使用例如如圖2所示的TL控制邏輯250)控制終結(jié)長(zhǎng)度，然后將ODT 的控制返回給控制器。
存儲(chǔ)器控制器可以在存儲(chǔ)器件已經(jīng)激活適當(dāng)水平的終結(jié)之后向列2寫 入數(shù)據(jù)(例如在寫入突發(fā)(write burst)中)。參考過(guò)程方框716，完成寫入 突發(fā)。在一些實(shí)施例中，在限定的時(shí)間段之后，存儲(chǔ)器件將復(fù)位ODT激活 狀態(tài)的控制返回給控制器。參考過(guò)程方框718，存儲(chǔ)器件使ODT激活信號(hào) 無(wú)效。過(guò)程方框722-732示出了用于對(duì)列2進(jìn)行寫入的流程的多個(gè)方面。未 對(duì)該流程進(jìn)行進(jìn)一步的詳細(xì)描述，因?yàn)槠浠旧吓c用于對(duì)列1進(jìn)行寫入的 流程相同。
圖8A和8B為分別示出計(jì)算系統(tǒng)800和卯0的選定方面的方框圖。計(jì) 算系統(tǒng)800包括與互連820耦合的處理器810。在一些實(shí)施例中，可以互換地使用術(shù)語(yǔ)處理器和中央處理單元(CPU)。在一個(gè)實(shí)施例中，處理器810 是可以從Santa Clara, California的Intel Corporation獲得的XEON 系列處 理器中的處理器。在可選實(shí)施例中，可以使用其他處理器。在另一個(gè)可選 實(shí)施例中，處理器810可以包括多個(gè)處理器內(nèi)核。
在一個(gè)實(shí)施例中，芯片830是芯片組的部件?；ミB820可以是點(diǎn)到點(diǎn) 互連，或者其可以連接到(例如芯片組的)兩個(gè)或更多個(gè)芯片。芯片830 包括可以與主系統(tǒng)存儲(chǔ)器(例如如圖1所示)耦合的存儲(chǔ)器控制器840。在 可選實(shí)施例中，存儲(chǔ)器控制器840可以與處理器810位于同一芯片上，如 圖8B所示。
存儲(chǔ)系統(tǒng)844可以為計(jì)算系統(tǒng)800 (和計(jì)算系統(tǒng)900)提供主存儲(chǔ)器。 在一些實(shí)施例中，存儲(chǔ)系統(tǒng)844內(nèi)的每個(gè)存儲(chǔ)器件846包括控制邏輯848。 控制邏輯848使得存儲(chǔ)器件846能夠在例如ODT管腳上復(fù)用兩個(gè)或更多個(gè) 信號(hào)。此外，存儲(chǔ)器控制器840可以包括ODT控制邏輯842。在一些實(shí)施 例中，ODT控制邏輯842使得存儲(chǔ)器控制器840能夠?yàn)榇鎯?chǔ)系統(tǒng)844中的 存儲(chǔ)器件確定適當(dāng)?shù)腛DT值。
輸入/輸出(I/O)控制器850控制處理器810和一個(gè)或多個(gè)I/O接口 (例 如有線或無(wú)線網(wǎng)絡(luò)接口)和域i/o裝置之間的數(shù)據(jù)流。例如，在所示的實(shí) 施例中，I/O控制器850控制處理器810和無(wú)線發(fā)射機(jī)和接收機(jī)860之間的 數(shù)據(jù)流。在可選實(shí)施例中，可以將存儲(chǔ)器控制器840和I/O控制器850集成 到單個(gè)控制器中。
也可以作為用于存儲(chǔ)機(jī)器可執(zhí)行指令的機(jī)器可讀介質(zhì)來(lái)提供本發(fā)明實(shí) 施例的元件。該機(jī)器可讀介質(zhì)可以包括，但不限于閃速存儲(chǔ)器、光盤、光 盤只讀存儲(chǔ)器(CD-ROM)、數(shù)字多用/視頻盤(DVD) ROM、隨機(jī)存取存 儲(chǔ)器(RAM)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀 存儲(chǔ)器(EEPROM)、磁卡或光卡、傳播介質(zhì)或其他種類的適于存儲(chǔ)電子指 令的機(jī)器可讀介質(zhì)。例如，可以將本發(fā)明的實(shí)施例作為計(jì)算機(jī)程序下載， 可以經(jīng)由通信鏈路(例如調(diào)制解調(diào)器或網(wǎng)絡(luò)連接)通過(guò)包含在載波或其他 傳播介質(zhì)中的數(shù)據(jù)信號(hào)將該計(jì)算機(jī)程序從遠(yuǎn)程計(jì)算機(jī)(例如服務(wù)器)傳輸 到請(qǐng)求計(jì)算機(jī)(例如客戶機(jī))。
應(yīng)當(dāng)理解的是，在本申請(qǐng)中通篇提到的"一個(gè)實(shí)施例"或"實(shí)施例"表示在本發(fā)明的至少一個(gè)實(shí)施例中包括結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu) 或特點(diǎn)。因此，要強(qiáng)調(diào)且應(yīng)當(dāng)理解的是，在本申請(qǐng)的各個(gè)部分中兩次或更 多次提到"實(shí)施例"或"一個(gè)實(shí)施例"或"可選實(shí)施例"未必都是指同一 個(gè)實(shí)施例。此外，如果適當(dāng)，可以在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中組合特 定的特征、結(jié)構(gòu)或特點(diǎn)。
類似地，應(yīng)當(dāng)理解的是，在對(duì)本發(fā)明實(shí)施例的上述描述中，為了使公 開(kāi)內(nèi)容更流暢簡(jiǎn)潔以有助于理解本發(fā)明各方面中的一個(gè)或多個(gè)方面，有時(shí) 將各個(gè)特征組合在單個(gè)實(shí)施例、圖或其描述中。然而，不應(yīng)將這種公開(kāi)方 法視為反映這樣的意圖，即所要求保護(hù)的主題要求比明確記載在每一個(gè)權(quán) 利要求中的特征更多的特征。相反，如所附權(quán)利要求書所反映的那樣，本 發(fā)明的各方面體現(xiàn)在少于單個(gè)上述公開(kāi)的實(shí)施例的所有特征上。于是，在 此將詳細(xì)說(shuō)明所附的權(quán)利要求書明確地并入到該詳細(xì)說(shuō)明中。
權(quán)利要求
1、一種集成電路，包括輸入/輸出(I/O)電路，其用于接收命令；片內(nèi)終結(jié)(ODT)管腳，其用于接收一個(gè)或多個(gè)ODT信號(hào)；以及耦合到所述ODT管腳的控制邏輯，所述控制邏輯用于至少部分實(shí)現(xiàn)在所述ODT管腳上復(fù)用ODT激活信號(hào)和ODT值選擇信號(hào)，所述控制邏輯還用于至少部分基于所述命令控制終結(jié)長(zhǎng)度。
2、 根據(jù)權(quán)利要求l所述的集成電路，還包括與所述控制邏輯和所述I/O電路耦合的終結(jié)電阻電路，所述終結(jié)電阻電 路用于為所述I/O電路動(dòng)態(tài)地提供主要ODT電阻和輔助ODT電阻中的一個(gè)。
3、 根據(jù)權(quán)利要求2所述的集成電路，其中所述控制邏輯包括ODT激活邏輯，其用于在第一時(shí)鐘期間檢測(cè)所述ODT管腳上的ODT 激活信號(hào)；以及ODT值選擇邏輯，其用于在第二時(shí)鐘期間檢測(cè)所述ODT管腳上的ODT 值選擇信號(hào)并至少部分基于所述ODT值選擇信號(hào)選擇第一 ODT值和第二 ODT值中的一個(gè)。
4、 根據(jù)權(quán)利要求3所述的集成電路，其中所述ODT激活邏輯還用于 對(duì)所述命令進(jìn)行解碼并至少部分地基于所述命令確定終結(jié)長(zhǎng)度。
5、 根據(jù)權(quán)利要求3所述的集成電路，還包括 第一寄存器，其用于包含所述主要ODT值；以及 第二寄存器，其用于包含所述輔助ODT值。
6、 根據(jù)權(quán)利要求5所述的集成電路，其中所述ODT值選擇邏輯用于 如果所述ODT值選擇信號(hào)為邏輯1，則從所述第一寄存器選擇所述主要ODT值；并且如果所述ODT值選擇信號(hào)為邏輯0，則從所述第二寄存器選擇所述輔 助ODT值。
7、 根據(jù)權(quán)利要求2所述的集成電路，其中所述命令包括相關(guān)的突發(fā)長(zhǎng) 度(BL)，此外其中用于至少部分基于所述命令控制所述終結(jié)長(zhǎng)度的所述控 制邏輯包括用于至少部分基于所述突發(fā)長(zhǎng)度(BL)確定所述終結(jié)長(zhǎng)度的控制邏輯。
8、 根據(jù)權(quán)利要求7所述的集成電路，其中用于至少部分基于所述突發(fā) 長(zhǎng)度(BL)確定所述終結(jié)長(zhǎng)度的所述控制邏輯包括用于至少部分基于表達(dá)式(BL/M) +1^確定所述終結(jié)長(zhǎng)度的控制邏輯。
9、 根據(jù)權(quán)利要求8所述的集成電路，其中M和N等于2。
10、 根據(jù)權(quán)利要求l所述的集成電路，其中所述集成電路包括存儲(chǔ)器件。
11、 一種方法，包括在第一時(shí)鐘在集成電路的輸入/輸出(I/O)電路上接收命令； 在所述第一時(shí)鐘在所述集成電路的片內(nèi)終結(jié)(ODT)管腳上接收ODT 激活信號(hào)；在第二時(shí)鐘在所述集成電路的所述ODT管腳上接收ODT值選擇信號(hào)； 至少部分基于來(lái)自外部控制器的命令確定終結(jié)長(zhǎng)度；以及 在基本上等于所述終結(jié)長(zhǎng)度的時(shí)間段內(nèi)為所述I/O電路提供終結(jié)電阻。
12、 根據(jù)權(quán)利要求ll所述的方法，其中所述第二時(shí)鐘在所述第一時(shí)鐘 之后。
13、 根據(jù)權(quán)利要求ll所述的方法，還包括至少部分地響應(yīng)于接收所述ODT值選擇信號(hào)來(lái)選擇ODT值。
14、 根據(jù)權(quán)利要求13所述的方法，其中至少部分地響應(yīng)于接收所述 ODT值選擇信號(hào)來(lái)選擇所述ODT值包括如果所述ODT值選擇信號(hào)為邏輯1，則選擇主要ODT值；以及 如果所述ODT值選擇信號(hào)為邏輯0，則選擇輔助ODT值。
15、 根據(jù)權(quán)利要求11所述的方法，其中至少部分基于來(lái)自所述外部控 制器的所述命令確定所述終結(jié)長(zhǎng)度包括-對(duì)所述命令進(jìn)行解碼；確定與所述命令相關(guān)聯(lián)的突發(fā)長(zhǎng)度(BL);以及 至少部分基于與所述命令相關(guān)聯(lián)的突發(fā)長(zhǎng)度確定所述終結(jié)長(zhǎng)度。
16、 根據(jù)權(quán)利要求15所述的方法，其中至少部分基于與所述命令相關(guān) 聯(lián)的突發(fā)長(zhǎng)度確定所述終結(jié)長(zhǎng)度包括至少部分基于所述表達(dá)式(BL/M) +^^確定所述終結(jié)長(zhǎng)度。
17、 根據(jù)權(quán)利要求ll所述的方法，其中在所述第一時(shí)鐘在所述集成電 路的ODT管腳上接收所述ODT激活信號(hào)還包括在預(yù)定的時(shí)間段內(nèi)防止所述ODT激活信號(hào)的狀態(tài)復(fù)位，以允許在所述 ODT管腳上對(duì)信號(hào)進(jìn)行時(shí)間復(fù)用。
18、 一種系統(tǒng)，包括 耦合到互連的第一集成電路；以及經(jīng)由所述互連耦合到所述第一集成電路的第二集成電路，所述第二集 成電路包括用于接收命令的輸入/輸出電路； 片內(nèi)終結(jié)管腳；以及耦合到所述ODT管腳的控制邏輯，所述控制邏輯用于至少部分實(shí)現(xiàn)在 所述ODT管腳上復(fù)用ODT激活信號(hào)和ODT值選擇信號(hào)，所述控制邏輯還用于至少部分基于所述命令控制終結(jié)長(zhǎng)度。
19、 根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述控制邏輯包括odt激活邏輯，其用于在第一時(shí)鐘期間檢測(cè)所述odt管腳上的odt 激活信號(hào)；以及odt值選擇邏輯，其用于在第二時(shí)鐘期間檢測(cè)所述odt管腳上的odt 值選擇信號(hào)并至少部分基于所述odt值選擇信號(hào)選擇主要odt值和輔助odtH:中的一個(gè)。
20、 根據(jù)權(quán)利要求19所述的系統(tǒng)，其中所述控制邏輯用于在預(yù)定的時(shí) 間段內(nèi)防止所述odt激活信號(hào)的狀態(tài)復(fù)位，以實(shí)現(xiàn)在所述odt管腳上對(duì) 信號(hào)進(jìn)行時(shí)間復(fù)用。
全文摘要
本發(fā)明的實(shí)施例在總體上涉及用于極性驅(qū)動(dòng)的片內(nèi)終結(jié)的系統(tǒng)、方法和設(shè)備。在一些實(shí)施例中，集成電路包括用于接收命令的輸入/輸出(I/O)電路以及用于接收一個(gè)或多個(gè)ODT信號(hào)的片內(nèi)終結(jié)(ODT)管腳。該集成電路還可以包括耦合到ODT管腳的控制邏輯，所述控制邏輯用于至少部分實(shí)現(xiàn)在ODT管腳上復(fù)用ODT激活信號(hào)和ODT值選擇信號(hào)，該控制邏輯還用于至少部分基于所述命令控制終結(jié)長(zhǎng)度。描述并要求了其他實(shí)施例。
文檔編號(hào)G11C7/10GK101300638SQ200680041309
公開(kāi)日2008年11月5日 申請(qǐng)日期2006年12月5日 優(yōu)先權(quán)日2005年12月7日
發(fā)明者C·考克斯, G·韋吉斯, H·奧伊, H·法赫米 申請(qǐng)人:英特爾公司