專利名稱：誤差校正電路和方法
技術領域：
本發(fā)明涉及一種誤差校正電路和方法。特別地，為與動態(tài)隨機存取存儲器(DRAM)系統(tǒng)聯(lián)合使用的誤差校正電路提供一種系統(tǒng)和方法。最近，制造商和消費者在日益使用“被確認優(yōu)質管芯(known good die)”(KGD)應用。由于KGD應用，對消費者提供芯片裝置而代替單獨的封裝部件。消費者接著進行封裝步驟。例如，可以將DRAM作為KGD發(fā)給消費者，然后消費者將KGD與其它裝置組合到同一組件中。
然而，在封裝的過程中，可能在KGD的DRAM中引入單個單元錯誤。在一些情況下，這些錯誤的引入能導致隨后的整個組件需要報廢。在許多情況下，由于KGD與非常昂貴的裝置一起封裝，報廢整個組件對消費者來說將是非常昂貴的損失。此外，即使在錯誤沒有被引入到不同裝置的封裝時，將作為KGD的當前高密度DRAM存儲器在沒有單個單元缺陷下交付給消費者還是愈加困難。因此，需要一種解決方案在封裝后恢復DRAM單元。
為了這些和其它原因，需要本發(fā)明。

發(fā)明內容
本發(fā)明的一方面是提供一種誤差校正電路，其包括數(shù)據(jù)存儲器，寫入樹，奇偶存儲器，讀取樹。數(shù)據(jù)存儲器被配置成用來保持一組數(shù)據(jù)。寫入樹配置成用來接收該組數(shù)據(jù)并且產生奇偶數(shù)據(jù)。奇偶存儲器與寫入樹耦合，并且被配置成用來接收和保持奇偶數(shù)據(jù)。讀取樹被配置成用來接收來自數(shù)據(jù)存儲器的數(shù)據(jù)和來自奇偶存儲器的奇偶數(shù)據(jù)。讀取樹被配置成用來產生在數(shù)據(jù)存儲器內部的存儲中是否有錯誤在數(shù)據(jù)中存在的指示。


附圖包括提供本發(fā)明的進一步的理解并且合并和構成了本說明書的一部分。附圖示出了本發(fā)明實施例以及結合具體描述來闡述本發(fā)明的原理。由于參考下面的詳細描述將使它們變得越來越容易被理解，本發(fā)明的其他實施例和本發(fā)明的許多預計優(yōu)點將很容易被認識。圖中的元件并不是必須相互成比例。相同的參考數(shù)字表示相應的類似部分。
圖1示出了具有存儲器和誤差校正電路的被確認優(yōu)質管芯的方框圖。
圖2用表格示出了誤差校正代碼。
圖3用表格示出了根據(jù)本發(fā)明的一個實施例的改進校正代碼。
圖4示出了根據(jù)本發(fā)明的一個實施例的數(shù)據(jù)存儲器和誤差校正電路。
具體實施例方式
在下面的詳細描述中，將參考附圖，于此構成了一部分并且通過本發(fā)明實際的示意性特定實施例來引入。對此，方向性的術語，例如“頂面”，“底面”，“前面”，“后面”，“前沿”，“后沿”等等，在使用時參考描述的圖形的方向。由于本發(fā)明實施例的部件可以在許多方向定位，因此方向性的術語用于說明目的而不是限制?？梢岳斫獾氖瞧渌鼘嵤├部梢员焕貌⑶以诓幻撾x本發(fā)明范圍下可進行結構或者邏輯的變化。因此，下面的詳細描述將不考慮意義的限制，本發(fā)明的范圍將由所附的權利要求進行限定。
圖1示出了根據(jù)本發(fā)明的一個實施例的應用組件10的方框圖。應用組件10包括被確認優(yōu)質管芯(KGD)12和應用管芯14。在一種情況下中，KGD 12包括動態(tài)隨機存取存儲器(DRAM)20，該動態(tài)隨機存取存儲器(DRAM)20包括大量的單個單元用來存儲位數(shù)據(jù)。KGD 12還包括誤差校正電路22，其將在下面進行全面的討論。在一種情況下，應用管芯14可以包括控制電路24，該控制電路24可以是微控制器或者類似的裝置。在另外的實施例中，應用管芯14可以不包括控制電路24，可以替代地包括另一個DRAM管芯或多個管芯，閃存管芯，另一類型存儲器管芯，微處理器，或者控制DRAM KGD的微控制器。應用管芯14的功能性對ECC 20并不是特別重要的。
KGD 12和應用管芯14可以被一起封裝作為應用組件10，用在利用存儲器的不同應用中。在一個實施例中，DRAM 20可以被應用管芯14或者其中的部件存取，或者被外部的部件存取。在一個應用管芯14包括控制電路24的實施例中，控制電路24可以存取DRAM 20并且可以耦合到附加的外部部件。
典型地，它的制造商將KGD 12交給消費者，消費者然后將KGD 12與應用管芯14一起封裝到應用組件10中。在單個單元錯誤被引入到KGD 12內部的DRAM 20的情況下，或者在其封裝過程中，或者即使錯誤出現(xiàn)在封裝之前或之后的情況下，根據(jù)本發(fā)明的一個實施例，誤差校正電路22可以被用來校正這些錯誤。
單元或者位的誤差校正可以通過使用誤差校正代碼來完成。一個眾所周知的這種代碼是漢明碼?；旧?，漢明碼能通過將誤差校正或者奇偶位插入到數(shù)據(jù)流中來檢測和糾正位誤差，從而提高了整個位數(shù)。在一種情況下，漢明碼可以是(15，11)。在這種情況下，11位數(shù)據(jù)流要插入四個奇偶位，使得總的位數(shù)達到15。奇偶位在數(shù)據(jù)被提取出來之后被檢測，從而確定是否有位誤差出現(xiàn)。
圖2用表格示出了(15，11)漢明碼。表中的第一行列出了1-15的位位置。正如所示出的，在四位奇偶位被插入后，現(xiàn)在共有15個位位置。表中的第二行列出了位定義。來自11位數(shù)據(jù)流的數(shù)據(jù)位被標注為D0，D1，D2，D3，D4，D5，D6，D7，D8，D9和D10。四個奇偶位標注為P0，P1，P2和P3。很明顯，奇偶位位于每一個為2的冪的位置，或者2n的位置，也就是它們位于1，2，4和8。
每個奇偶位接著計算在代碼字中一些位的奇偶性。奇偶位的位置決定了位的序列，其中其交替進行校驗和跳躍。對于第一個位置的P0，將會每隔一個位位置來校驗位序列。也就是說，校驗一個，跳越一個，檢驗一個，跳越一個，等等。對于第二個位置的P 1，將會每隔兩個位位置來校驗位序列。也就是說，校驗兩個，跳越兩個，校驗兩個，跳越兩個等等。對于第三個位置的P2，將會每隔四個位位置來校驗位序列。也就是說，校驗四個，跳越四個，校驗四個，跳越四個等等。對于第四個位置的P3，將會每隔八個位位置來校驗位序列。也就是說，校驗八個，跳越八個，檢驗八個，跳越八個，等等。
對于寫入操作，奇偶位在位置序列中的數(shù)的總數(shù)為奇數(shù)時被設置為1并且在位置序列中的數(shù)的總數(shù)為偶數(shù)時被設置為0。這可以通過對在與每個奇偶位(不包括來自XOR運算的奇偶位)有關的序列中的數(shù)據(jù)位執(zhí)行的異或(“XOR”)邏輯運算而實現(xiàn)。XOR運算的結果決定了相關奇偶位的值。這樣，如果D0＝1，D1＝1，D3＝0，D4＝0，D6＝1，D8＝1并且D10＝0，那么P0被設置為1。
接著，對于讀取操作，與相關奇偶位一起的數(shù)據(jù)位的XOR運算確定是否有位錯誤。如果XOR運算的結果是0，那么沒有位錯誤。然而，在結果不為0的情況下，表示在與奇偶位有關的位位置有錯誤或者誤差。例如，如果包括奇偶位的XOR運算返回的結果是0011，這表示在3位上，也就是D0上有位錯誤。
圖3用表格示出了根據(jù)本發(fā)明一個實施例的改進的誤差代碼。示出的可以被稱作(12，8)誤差代碼。使用該改進的代碼，其基本原理與上面在圖3中示出的(15，11)代碼所描述的是一致的，只有八個數(shù)據(jù)位被使用并且其它三個數(shù)據(jù)位被舍棄。在一個實施例中，舍棄的位可以被選擇以獲得更加平衡的代碼。
例如，在位位置3，12和15被舍棄的一個實施例中。由于位位置15出現(xiàn)在每一個奇偶位序列P0-P3，它被舍棄保持了平衡。同樣，由于位位置3出現(xiàn)在奇偶位序列P0-P3的一半處，并且位位置12出現(xiàn)在奇偶位序列P0-P3的另一半處，這種組合的舍棄也保持了平衡。對于本領域的技術人員可以知道其它的舍棄組合在保持平衡的情況下也可以獲得。
在圖3中，位位置被重新組織以將奇偶位放置于較右的地方。表中的第一行列出了位位置1-2，4-11和12-14(位位置3、12和15已經被舍棄)。表中的第二行列出了位的定義。四個奇偶位在較右的一側標注為P0，P1，P2和P3。再次，奇偶位位于每一個是2的冪的位置，或者2n的位置，也就是它們位于1，2，4和8。來自8位數(shù)據(jù)流的數(shù)據(jù)位被標注為D0，D1，D2，D3，D4，D5，D6，和D7。在下面結合圖4的解釋將會更加清晰，圖3所示的改進的誤差校正代碼在特定配置的實施例具有優(yōu)點。
如圖2所示的誤差校正代碼，圖3所示的改進的誤差校正代碼是這樣的每個奇偶位計算出代碼字中的一些位的奇偶性。奇偶位的位置確定了位的序列是交替地校驗和跳躍。對于第一個位置的P0，位的序列將會是每隔一個位位置進行校驗。也就是說，校驗一個，跳越一個，校驗一個，跳越一個等等。這個序列在位位置3、12和15被舍棄之前就已經確定，這樣在確定了每個奇偶位的序列后，隨后舍棄的位仍然被校驗或者跳越。對于第二個位置的P1，位的序列將會是每隔兩個位位置進行校驗。也就是說，校驗兩個，跳越兩個，校驗兩個，跳越兩個等。對于第三個位置的P2，位的序列將會是每隔四個位位置進行校驗。也就是說，校驗四個，跳越四個，校驗四個，跳越四個等。對于第四個位置的P3，位的序列將會是每隔八個位位置進行校驗。也就是說，校驗八個，跳越八個，校驗八個，跳越八個等。
對于寫入操作，如果在位置序列中的數(shù)的總數(shù)為奇數(shù)，奇偶位被設置為1并且如果在位置序列中的數(shù)的總數(shù)為偶數(shù)，奇偶位被設置為0。這可以通過對在與每個奇偶位(不包括XOR運算的奇偶位)相關的序列中的數(shù)據(jù)位執(zhí)行XOR邏輯運算。XOR運算的結果決定了相關奇偶位的值。
圖4示出了根據(jù)本發(fā)明實施例的數(shù)據(jù)存儲器和誤差校正電路(“ECC”)50。在一個實施例中，它可以與圖3示出的改進誤差校驗代碼結合使用。ECC 50包括數(shù)據(jù)存儲器52，奇偶存儲器54，寫入樹56，讀取樹58，解碼器60，讀取數(shù)據(jù)緩沖器62和寫入數(shù)據(jù)緩沖器64。在操作中，ECC 50在寫入和讀取數(shù)據(jù)中利用奇偶數(shù)據(jù)，以確定在數(shù)據(jù)存儲器52內的存儲中是否有位錯誤或者誤差出現(xiàn)在數(shù)據(jù)中，以鑒別被任意的這種誤差所影響的特定位，和/或者用來校正任意的這種誤差。
數(shù)據(jù)存儲器52可以是DRAM，或者其中的一部分，例如圖1所示的DRAM20。數(shù)據(jù)存儲器52存儲正常讀/寫數(shù)據(jù)，該讀/寫數(shù)據(jù)是外部用戶寫入到DRAM或者從DRAM讀出。正常讀/寫數(shù)據(jù)通過讀寫線68與數(shù)據(jù)存儲器52接口，該讀/寫線68耦合到讀和寫緩沖器62和64。通過ECC 50，誤差檢測和校正邏輯被集成于設備的數(shù)據(jù)路徑，如下面進行的完整解釋那樣。
奇偶存儲器54用來存儲從正常寫入數(shù)據(jù)中產生的奇偶數(shù)據(jù)。在寫入操作中，通過寫入樹56從寫入緩沖器64中接收正常寫入數(shù)據(jù)，從而產生寫入奇偶數(shù)據(jù)并且在寫入奇偶線67上將其傳送給奇偶存儲器54。在一個實施例中，寫入樹56包括第一，第二，第三和第四寫入樹片段80，82，84和86。在讀取操作中，從奇偶存儲器54讀取奇偶數(shù)據(jù)，這與從數(shù)據(jù)存儲器52讀取正常數(shù)據(jù)是并行的。讀取奇偶數(shù)據(jù)由讀取樹58經由讀取奇偶數(shù)據(jù)線66從奇偶存儲器54接收。在一個實施例中，讀取樹58包括第一，第二，第三和第四讀取樹片段90，92，94和96。來自讀取樹58的輸出通過解碼器60接收并且被傳送給讀取數(shù)據(jù)緩沖器62。
在ECC 50的一個實施例的操作中，在寫入緩沖器64上從外部源接收正常寫入數(shù)據(jù)70。在一個實施例中，正常寫入數(shù)據(jù)是八位數(shù)據(jù)。正常寫入數(shù)據(jù)然后經由讀/寫線68被并行傳送給數(shù)據(jù)存儲器52和寫入樹56。寫入樹56接著產生與八位正常寫入數(shù)據(jù)關聯(lián)的奇偶數(shù)據(jù)。
在一個實施例中，寫入樹56使用第一，第二，第三和第四寫入樹片段80，82，84和86來產生奇偶數(shù)據(jù)。四個寫入樹片段80-86中的每一個接收8位正常寫入數(shù)據(jù)中的五位的組合。在一個實施例中，五位的組合是根據(jù)圖3中所示的改進校正代碼來確定的。在圖中標示寫入路徑XOR輸入。這樣，四個寫入樹片段80-86中的每一個均與一個奇偶位相關聯(lián)。例如，在一個實施例中，第一寫入樹片段80與奇偶位P0相關聯(lián)，第二寫入樹片段82與奇偶位P1相關聯(lián)，第三寫入樹片段84與奇偶位P2相關聯(lián)，并且第四寫入樹片段86與奇偶位P3相關聯(lián)。
因此，在一個實施例中，第一寫入樹片段80接收來自正常寫入數(shù)據(jù)位的5位。在一種情況下，這些位位置是具有指定的“X”的那些位置，其中“X”處在圖3中標示為“P0的XOR”的行中。這樣，五個選擇位來自每間隔一個位位置的校驗。也就是說，校驗一個，跳越一個，校驗一個，跳越一個等。這五個位被傳送給XOR門從而產生單一一個輸出位。所產生的位是與該序列相關的奇偶位，在該情況下是P0。
第二寫入樹片段82同樣接收來自那些位位置的位，那些位位置是具有在圖3中標示為“P1的XOR”的行中被指定的“X”的那些位置。這樣，5個選擇位來自每間隔兩個位位置的校驗。也就是說，校驗兩個，跳越兩個，校驗兩個，跳越兩個等。這五個位被傳送給XOR門從而產生單一一個輸出位。所產生的位是與該序列相關的奇偶位，在該情況下是P1。
第三寫入樹片段84同樣接收來自那些位位置的位，那些位位置是具有在圖3中標示為“P2的XOR”的行中被指定的“X”的那些位置。這樣，五個選擇位來自每間隔四個位位置的校驗。也就是說，校驗四個，跳越四個，校驗四個，跳越四個等。這五個位被傳送給XOR門從而產生單一一個輸出位。所產生的位是與該序列相關的奇偶位，在該情況下是P2。
第四寫入樹片段86同樣接收來自那些位位置的位，那些位位置具有在圖3中標示為“P3的XOR”的行中被指定的“X”的那些位置。這樣，五個選擇位來自每間隔八個位位置的校驗。也就是說，校驗八個，跳越八個，校驗八個，跳越八個等。這五個位被傳送給XOR門從而產生單一一個輸出位。所產生的位是與該序列相關的奇偶位，在該情況下是P3。
在一個實例中，每個寫入樹片段80-86包括在三級的五個XOR門。例如在一個實施例中，第一寫入樹片段80包括五個XOR門80A-80E。在第一級中，XOR門80A和80B接收正常寫入數(shù)據(jù)的五個選擇位中的四個。在第二級中，XOR門80C接收第一級的門(XOR門80A和80B)的輸出。在第三以及最后級中，XOR門80D然后接收第二級的XOR門80C的輸出和接收正常寫入數(shù)據(jù)的剩余的第五位。第三級的XOR門80D的輸出是奇偶位(例如P0)。例如，奇偶位P0從寫入樹片段80輸出，P1從寫入樹片段82輸出，P2從寫入樹片段84輸出并且P3從寫入樹片段86輸出。四個奇偶位P0-P3接著通過寫入奇偶線67存儲在奇偶存儲器54中。
本領域的技術人員應認識到，邏輯門的其它配置和類似電路會得到與本發(fā)明一致的類似結果。此外，每個其它的寫入樹片段82-86包括三級的五個XOR門，其類似于寫入樹片段80。
在讀取的操作中，讀取樹58將來自數(shù)據(jù)存儲器52的正常讀取數(shù)據(jù)與相應的來自奇偶存儲器54的奇偶讀取數(shù)據(jù)結合，以確定在存儲操作中是否數(shù)據(jù)中出現(xiàn)誤差。讀取樹58的輸出指示是否有誤差出現(xiàn)和哪個位位置存在誤差。
在一個實施例中，每個奇偶數(shù)據(jù)位P0-P3被輸入到讀取樹片段90-96中的一個。例如在一個實施例中，奇偶位P0輸入到第一讀取樹片段90，奇偶位P1輸入到第二讀取樹片段92，奇偶位P2輸入到第三讀取樹片段94，奇偶位P3輸入到第四讀取樹片段96。并行地，四個讀取樹片段90-96的每個接收了正常讀取數(shù)據(jù)的八位中的五位的組合。在一個實施例中，五位的組合是根據(jù)圖3所示的改進校正代碼來確定的。在圖中標示讀取路徑XOR輸入。
因此，在一個實施例中，第一讀取樹片段90接收奇偶位P0和來自正常讀取數(shù)據(jù)中的五位，其中這五位處在標示為“P0的XOR”的行中(在圖3中)標記為“X”的位位置上。同樣，第二讀取樹片段92接收奇偶位P1和來自正常讀取數(shù)據(jù)的五位，其中這五位處在標示為“P1的XOR”的行中(在圖3中)標記為“X”的位位置上。同樣，第三讀取樹片段94接收奇偶位P2和來自正常讀取數(shù)據(jù)的五位，其中這五位處在標示為“P2的XOR”的行中(在圖3中)標記為“X”的位位置上。最后，同樣，第四讀取樹片段96接收奇偶位P3和來自正常讀取數(shù)據(jù)的五位，其中這五位處在標示為“P3的XOR”的行中(在圖3中)標記為“X”的位位置上。
在一個實施例中，四個讀取樹片段90-96中的每一個包括三級的五個XOR門。例如，在一個實施例中，第一讀取樹片段90包括五個XOR門90A-90E。在第一級中，XOR門90A和90B接收正常寫入數(shù)據(jù)的五個選擇位中的四個。在第二級中，XOR門90C接收第一級的門的輸出并且XOR門90D接收正常寫入數(shù)據(jù)的剩余的第五位連同奇偶位。在第三和最后一級中，XOR門90E然后接收第二級的兩個門(90C和90D)的輸出，并且然后輸出該結果給解碼器60。
本領域的技術人員應認識到邏輯門的其它配置和類似電路會得到與本發(fā)明一致的類似結果。此外，其它的讀取樹片段92-96的每一個都包括三級的五個XOR門，其類似于第一讀取樹片段90。
在一個實施例中，解碼器60確定在存儲操作中是否在數(shù)據(jù)中存在位錯誤。在一個實施例中，解碼器60是標準的單熱點解碼器(one-hot decoder)，其翻譯讀取樹58的結果并且設置一個輸出有效，從而指示哪個數(shù)據(jù)位有錯誤(如果存在的話)?；诮o定位是否是具有誤差的位，讀/寫開關在讀取線72上或者通過未改變的每個讀取數(shù)據(jù)位或者將這個位翻轉。
在一個實施例中，來自讀取樹片段90-96的結果確定是否有誤差出現(xiàn)并且還識別受影響的位。例如，如果讀取樹片段90-96的結果輸出是“0000”，然后這意味著在存儲時間段內在數(shù)據(jù)中沒有錯誤或者誤差。另一方面，如果讀取樹片段90-96的結果輸出是“1010”，然后這意味著有誤差，并且誤差發(fā)生在與D4對應的位位置10上(見圖3)。
在一個實施例中，圖3所示的(12，8)改進校正代碼集成于ECC 50內的數(shù)據(jù)路徑中。這樣，不需要對存儲器陣列結構進行侵略性的變化，并且存儲器陣列結構仍然在裝置上提供最高數(shù)量的校正誤差。
在一個實施例中，數(shù)據(jù)存儲器52設置為距離數(shù)據(jù)讀/寫緩沖器62和64最近，以便提供相對快的數(shù)據(jù)定時。另一方面，奇偶存儲器54被設置成相對于存儲器52距離數(shù)據(jù)讀/寫緩沖器62和64更遠。這將導致奇偶數(shù)據(jù)的定時相對存儲器52的定時較慢。在一個實施例中，較慢的定時在讀取樹58中被補償。
這樣，在ECC 50的一個實施例操作中，奇偶讀取數(shù)據(jù)進入讀取樹片段90-96的第二級(例如，XOR門90D)，同時正常讀取數(shù)據(jù)進入第一級(例如，XOR門90A和90B)。這樣，在快速正常數(shù)據(jù)和相對較慢的奇偶數(shù)據(jù)之間的時間差可以被消除和/或被補償。此外，由于圖3所示的改進代碼對于讀取樹58只使用了讀取數(shù)據(jù)中的五位，因此在一個實施例中只有三級邏輯門被使用。因此，在快速正常數(shù)據(jù)和相對較慢的奇偶數(shù)據(jù)之間的時間差可以被其它級的邏輯門補償。在讀取數(shù)據(jù)的其它位被使用時，例如在圖2中的對于每個奇偶位示出的七個位，時間差的補償將更加復雜。
此外，給寫入和讀取路徑提供分離的寫入樹56和讀取樹58電路，使得寫入和讀取樹56和58最佳布置，從而在ECC 50中獲得好的全部定時。寫入樹56用來基于正常寫入數(shù)據(jù)值和校正代碼產生奇偶數(shù)據(jù)。寫入樹56的輸出被直接寫入到奇偶存儲器54中。
盡管特定實施例已經在此示出和敘述，但本領域的普通技術人員應該清楚，在不脫離本發(fā)明的范圍的情況下，對于所示出和描述的特定實施例可替代出多種可替換的和/或等效的實現(xiàn)方式。例如，圖3示出了八位或者單字節(jié)數(shù)據(jù)的位定義。本領域的技術人員將會明白本發(fā)明怎樣應用于多字節(jié)，以及所示出的單字節(jié)例子。數(shù)據(jù)的每個其它字節(jié)將具有相關的四個奇偶位和連同的字節(jié)里面的數(shù)據(jù)位的被選擇的五位序列。這樣，16位，32位和64位以及其它配置都可以很容易地適應ECC 50。
因此，本申請旨在覆蓋文中討論的詳細實例的任何改變和變形。因此，可以預見的是，本發(fā)明僅由權利要求和其等效物所限定。
權利要求
1.一種誤差校正電路，包括被配置為接收并且儲存一組數(shù)據(jù)的數(shù)據(jù)存儲器；被配置為接收該組數(shù)據(jù)并且產生奇偶位的寫入樹；被配置為接收和保持奇偶位的與寫入樹耦合的奇偶存儲器；和讀取樹，其被配置為接收來自數(shù)據(jù)存儲器的該組數(shù)據(jù)和來自奇偶存儲器的奇偶位，并且在數(shù)據(jù)存儲器內部產生一個錯誤指示。
2.權利要求1的誤差校正電路，其中寫入樹還包括第一，第二，第三和第四寫入樹片段并且其中每個寫入樹片段邏輯地組合該組數(shù)據(jù)的子集以產生奇偶位。
3.權利要求1的誤差校正電路，其中讀取樹還包括第一，第二，第三和第四讀取樹片段并且其中每個讀取樹片段將來自數(shù)據(jù)存儲器的該組數(shù)據(jù)中的子集與一個奇偶位邏輯組合以確定存儲在數(shù)據(jù)存儲器中的該組數(shù)據(jù)內是否有錯誤出現(xiàn)。
4.權利要求3的誤差校正電路，其中由每個讀取樹片段組合的數(shù)據(jù)的子集根據(jù)改進的漢明碼來被選擇。
5.權利要求3的誤差校正電路，其中該組數(shù)據(jù)包括一系列位，該系列位的每一個都被指定了一個位位置，其中由第一讀取樹片段組合的數(shù)據(jù)子集通過每隔一個位位置的校驗來被選擇，其中由第二讀取樹片段組合的數(shù)據(jù)子集通過每隔兩個位位置的校驗來被選擇，其中由第三讀取樹片段組合的數(shù)據(jù)子集通過每隔四個位位置的校驗來被選擇，其中由第四讀取樹片段組合的數(shù)據(jù)子集通過每隔八個位位置的校驗來被選擇。
6.權利要求5的誤差校正電路，其中該組數(shù)據(jù)包括8位并且其中奇偶數(shù)據(jù)包括4位，因此有12個位位置。
7.一種應用組件，包括應用管芯；耦合到該應用管芯的被確認優(yōu)質管芯，該被確認優(yōu)質管芯還包括被配置為保持寫入數(shù)據(jù)的存儲器；被配置為接收寫入數(shù)據(jù)并從其中產生奇偶數(shù)據(jù)的寫入樹；以及被配置為從存儲器接收讀取數(shù)據(jù)和從奇偶存儲器接收奇偶數(shù)據(jù)的讀取樹；其中讀取樹產生指示在數(shù)據(jù)存儲器內是否出現(xiàn)錯誤的輸出。
8.權利要求7的應用組件，其中寫入存儲器樹包括多個寫入樹片段，并且其中讀取存儲器樹包括多個讀取樹片段。
9.權利要求8的應用組件，其中每個寫入樹片段被設置在第一，第二和第三級中，每一級包括至少一個邏輯異或門，并且其中每個讀取樹片段被設置在第一，第二和第三級中，每一級包括至少一個邏輯異或門。
10.權利要求9的應用組件，其中來自存儲器的讀取數(shù)據(jù)在讀取樹的每個片段的第一級中被接收，并且其中來自奇偶存儲器的奇偶數(shù)據(jù)在讀取樹的每個片段的第二級中被接收。
11.權利要求10的應用組件，其中寫入存儲器樹包括四個寫入樹片段，并且其中讀取存儲器樹包括四個讀取樹片段。
12.權利要求7的應用組件，還包括輸入和輸出緩沖器，其被配置成傳送寫入數(shù)據(jù)給存儲器并且傳送來自存儲器的讀取數(shù)據(jù)，其中存儲器被配置成距離輸入和輸出緩沖器比奇偶存儲器距離輸入和輸出緩沖器更近。
13.一種存儲裝置，包括被配置為存儲具有多個位的寫入數(shù)據(jù)的數(shù)據(jù)存儲器；用于接收從寫入數(shù)據(jù)中生成奇偶數(shù)據(jù)的寫入數(shù)據(jù)的裝置；被配置為接收和保持奇偶數(shù)據(jù)的奇偶存儲器；以及從數(shù)據(jù)存儲器接收讀取數(shù)據(jù)和從奇偶存儲器接收奇偶數(shù)據(jù)并且指示在存儲寫入數(shù)據(jù)到數(shù)據(jù)存儲器中的期間在寫入數(shù)據(jù)內是否有錯誤出現(xiàn)的裝置。
14.權利要求13的存儲裝置，還包括耦合到讀取樹的用于在指示有錯誤時識別在寫入數(shù)據(jù)中受該錯誤影響的位的裝置。
15.權利要求13的存儲裝置，還包括耦合到讀取樹的用于在指示有誤差時接收來自讀取樹的輸出以及校正該讀取數(shù)據(jù)的裝置。
16.權利要求14的存儲裝置，其中識別寫入數(shù)據(jù)中的位的裝置是檢測器電路，該檢測器電路耦合到讀取樹并且被配置成接收讀取樹的輸出以使檢測器在指示有誤差時校正該讀取數(shù)據(jù)。
17.一種誤差校正電路，包括被配置為接收和存儲一組數(shù)據(jù)的數(shù)據(jù)存儲器；具有多個片段的寫入樹，每個片段被配置成接收該組數(shù)據(jù)并且產生奇偶位；耦合到寫入樹的奇偶存儲器，其被配置成接收和存儲奇偶位；并且具有多個片段的讀取樹，每個片段被配置成接收來自數(shù)據(jù)存儲器的該組數(shù)據(jù)的子集并且接收來自奇偶存儲器的奇偶位；其中讀取樹產生在數(shù)據(jù)存儲器中存儲的該組數(shù)據(jù)中是否出現(xiàn)錯誤的指示
18.一種檢測存儲器裝置內部的錯誤的方法，該方法包括寫入一組數(shù)據(jù)到數(shù)據(jù)存儲器中；寫入該組數(shù)據(jù)到用于接收該組數(shù)據(jù)的寫入樹；通過使用該組數(shù)據(jù)的寫入樹產生奇偶位；在奇偶存儲器中存儲奇偶位；將來自數(shù)據(jù)存儲器中的該組數(shù)據(jù)與來自奇偶存儲器的奇偶位在讀取樹中進行邏輯組合；以及產生在寫入到數(shù)據(jù)存儲器中的該組數(shù)據(jù)內是否出現(xiàn)錯誤的指示。
19.權利要求18的方法，其中寫入樹中的第一，第二，第三和第四寫入樹片段用來邏輯組合該組數(shù)據(jù)以產生奇偶位。
20.權利要求18的方法，其中讀取樹中的第一，第二，第三和第四讀取樹片段用來將來自數(shù)據(jù)存儲器的該組數(shù)據(jù)的子集與一個奇偶位進行邏輯組合，以確定在數(shù)據(jù)存儲器的該組數(shù)據(jù)中是否有錯誤出現(xiàn)。
21.權利要求18的方法，還包括根據(jù)改進漢明碼將數(shù)據(jù)子集與讀取樹片段進行組合。
22.一種制造應用組件的方法，包括提供應用管芯；將被確認優(yōu)質管芯耦合到應用管芯；寫入一組數(shù)據(jù)到數(shù)據(jù)存儲器；寫入該組數(shù)據(jù)到用于接收該組數(shù)據(jù)的寫入樹；通過使用該組數(shù)據(jù)的寫入樹產生奇偶位；將來自數(shù)據(jù)存儲器中的該組數(shù)據(jù)與奇偶位進行邏輯組合；以及產生在寫入到數(shù)據(jù)存儲器中的該組數(shù)據(jù)內是否出現(xiàn)錯誤的指示。
23.權利要求22的方法，進一步通過使用邏輯異或運算將來自數(shù)據(jù)存儲器中的該組數(shù)據(jù)與奇偶位進行邏輯組合。
24.一種誤差校正方法，包括在數(shù)據(jù)存儲器中存儲一組數(shù)據(jù)；使用該組數(shù)據(jù)在具有多個片段的寫入樹的每個片段中產生奇偶位；存儲由寫入樹中的多個片段產生的奇偶位；在具有多個片段的讀取樹的每個片段中將來自數(shù)據(jù)存儲器中的該組數(shù)據(jù)的子集與來自奇偶存儲器的奇偶位進行組合；根據(jù)來自數(shù)據(jù)存儲器的該組數(shù)據(jù)的子集與奇偶位的組合產生在存儲到數(shù)據(jù)存儲器中的該組數(shù)據(jù)中是否出現(xiàn)錯誤的指示。
全文摘要
本發(fā)明包括一種誤差校正電路，具有數(shù)據(jù)存儲器，寫入樹，奇偶存儲器和讀取樹。數(shù)據(jù)存儲器被配置成用來保持一組數(shù)據(jù)。寫入樹被配置成用來接收該組數(shù)據(jù)和產生奇偶數(shù)據(jù)。奇偶存儲器耦合到寫入樹并且被配置成用來接收和保持奇偶數(shù)據(jù)。讀取樹被配置成用來接收來自數(shù)據(jù)存儲器的數(shù)據(jù)和來自奇偶存儲器的奇偶數(shù)據(jù)。讀取樹被配置成用來產生在數(shù)據(jù)存儲器的存儲期間是否有錯誤出現(xiàn)在數(shù)據(jù)中的指示。
文檔編號G11C29/44GK1825495SQ200610071128
公開日2006年8月30日 申請日期2006年2月17日 優(yōu)先權日2005年2月17日
發(fā)明者S·鮑耶, A·丹尼爾 申請人:英飛凌科技股份公司