專利名稱：存儲(chǔ)器感測電路及用于低電壓操作的方法
技術(shù)領(lǐng)域：
本發(fā)明一般來說涉及非易失性半導(dǎo)體存儲(chǔ)器，例如電可擦可編程只讀存儲(chǔ)器
(EEPROM)和快閃EEPROM，且具體來說，本發(fā)明涉及具有與低電壓電源一起操作 的改良型感測電路的非易失性半導(dǎo)體存儲(chǔ)器。
背景技術(shù)：
最近，具有電荷非易失性存儲(chǔ)能力的固態(tài)存儲(chǔ)器，尤其是封裝成小形體因數(shù)卡的 EEPROM及快閃EEPROM形式的固態(tài)存儲(chǔ)器，已成為各種移動(dòng)及手持式裝置、尤其 是信息用具和消費(fèi)電子產(chǎn)品中的首選存儲(chǔ)裝置。與同樣也是固態(tài)存儲(chǔ)器的RAM(隨機(jī) 存取存儲(chǔ)器)不同，快閃存儲(chǔ)器為非易失性，即使在電源關(guān)閉之后也能保留其所存儲(chǔ) 的數(shù)據(jù)?？扉W存儲(chǔ)器盡管成本較高，但目前卻越來越多地應(yīng)用于大容量存儲(chǔ)應(yīng)用中。 基于旋轉(zhuǎn)磁性媒體的常規(guī)大容量存儲(chǔ)裝置(例如硬磁盤驅(qū)動(dòng)器及軟磁盤)不適用于移 動(dòng)及手持環(huán)境。這是因?yàn)榇疟P驅(qū)動(dòng)器通常較為笨重，易于發(fā)生機(jī)械故障且具有高延時(shí) 和髙功率需求。這些不合意的特性使得基于磁盤的存儲(chǔ)裝置不適用于大多數(shù)移動(dòng)及便 攜式應(yīng)用。相反，快閃存儲(chǔ)器，無論是嵌入式還是可拆卸卡形式，均理想地適用于移 動(dòng)及手持環(huán)境，因?yàn)槠渚哂谐叽缧?、功率消耗低、速率高及可靠性高的特點(diǎn)。
EEPROM及電可編程只讀存儲(chǔ)器(EPROM)為可擦除并可將新數(shù)據(jù)寫入或"編 程"到其存儲(chǔ)器單元內(nèi)的非易失性存儲(chǔ)器。二者均利用位于場效晶體管結(jié)構(gòu)中的浮動(dòng) (未連接)傳導(dǎo)柵極，所述浮動(dòng)傳導(dǎo)柵極定位于半導(dǎo)體襯底內(nèi)源極區(qū)與漏極區(qū)之間的 溝道區(qū)上方。然后在浮動(dòng)?xùn)艠O上設(shè)置控制柵極。晶體管的閾電壓特性受浮動(dòng)?xùn)艠O上所 保持的電荷量控制。換句話說，對于浮動(dòng)?xùn)艠O上給定的電荷電平，存在對應(yīng)的電壓(閾 值)，所述電壓必須在導(dǎo)通晶體管之前被施加到控制柵極以允許其源極區(qū)與漏極區(qū)之間 的傳導(dǎo)。
浮動(dòng)?xùn)艠O可保持電荷范圍，且因此可被編程至閾電壓窗口內(nèi)的任一閾電壓電平。 閩電壓窗口的尺寸由裝置的最低及最高閾電平來界定，而裝置的最低及最高閾電平又 對應(yīng)于可編程至浮動(dòng)?xùn)艠O上的電荷范圍。閾值窗口通常取決于存儲(chǔ)器裝置的特性、工 作條件及歷史。原則上，所述窗口內(nèi)每一不同、可解析閾電壓電平范圍均可用于標(biāo)識(shí) 所述單元的一確定的存儲(chǔ)狀態(tài)。
用作存儲(chǔ)器單元單元的晶體管通常通過兩種機(jī)理其中之一被編程到"已編程"狀 態(tài)。在"熱電子注入"中，施加至漏極的高電壓會(huì)使電子加速穿過襯底溝道區(qū)。同時(shí)，
施加至控制柵極的高電壓會(huì)將熱電子通過薄柵極電介質(zhì)拉至浮動(dòng)?xùn)艠O上。在"隧穿注 入"中，則是相對于襯底將高電壓施加至控制柵極。通過此種方式，將電子從所述襯 底拉至中間浮動(dòng)?xùn)艠O?？赏ㄟ^多種機(jī)理來擦除存儲(chǔ)器裝置。對于EPROM，可通過紫外線輻射移除浮動(dòng) 柵極上的電荷來對存儲(chǔ)器實(shí)施整體擦除。對于EEPROM，可通過相對于控制柵極在襯 底上施加高電壓以促使浮動(dòng)?xùn)艠O中的電子隧穿薄氧化層到達(dá)襯底的溝道區(qū)(即 Fowler-Nordheim隧穿)來對存儲(chǔ)器單元單元實(shí)施電擦除。通常，可逐字節(jié)地擦除 EEPROM。對于快閃EEPROM，可一次電擦除整個(gè)存儲(chǔ)器或每次電擦除一個(gè)或一個(gè)以 上塊，其中一個(gè)塊可由512個(gè)或更多存儲(chǔ)字節(jié)組成。非易失性存儲(chǔ)器單元的實(shí)例存儲(chǔ)器裝置通常包含一個(gè)或一個(gè)以上可安裝在卡上的存儲(chǔ)器芯片。每一存儲(chǔ)器芯 片包含由例如解碼器和擦除、寫入和讀取電路等外圍電路支持的存儲(chǔ)器單元陣列。較 復(fù)雜的存儲(chǔ)器裝置還帶有控制器，所述控制器執(zhí)行智能和更高級(jí)的存儲(chǔ)器操作及介接。 目前有許多種在商業(yè)上很成功的非易失性固態(tài)存儲(chǔ)器裝置正為人們所使用。這些存儲(chǔ) 器裝置可采用不同類型的存儲(chǔ)器單元，每一類型存儲(chǔ)器單元均具有一個(gè)或一個(gè)以上電 荷存儲(chǔ)元件。圖1A-1E示意性顯示非易失性存儲(chǔ)器單元的不同實(shí)例。圖1A示意性地顯示非易失性存儲(chǔ)器，其為具有用于存儲(chǔ)電荷的浮動(dòng)?xùn)艠O的 EEPROM單元的形式。電可擦可編程只讀存儲(chǔ)器(EEPROM)具有與EPROM類似的 結(jié)構(gòu)，但其另外提供一種在施加適當(dāng)電壓時(shí)無需曝光至紫外線輻射即會(huì)以電方式加載 或自其浮動(dòng)?xùn)艠O移除電荷的機(jī)理。此等單元的實(shí)例及其制造方法在第5,595,924號(hào)美國 專利中給出。圖1B示意性地顯示兼具有選擇柵極及控制或引導(dǎo)柵極二者的快閃EEPROM單 元。所述存儲(chǔ)器單元10具有位于源極擴(kuò)散區(qū)14與漏極擴(kuò)散區(qū)16之間的"分裂溝道" 12。單元事實(shí)上由兩個(gè)串聯(lián)的晶體管T1及T2形成。Tl用作具有浮動(dòng)?xùn)艠O20及控制 柵極30的存儲(chǔ)晶體管。浮動(dòng)?xùn)艠O能夠存儲(chǔ)可選數(shù)量的電荷?？闪鹘?jīng)溝道的T1部分的 電流量取決于控制柵極30上的電壓及駐留于中間浮動(dòng)?xùn)艠O20上的電荷量。T2用作具 有選擇柵極40的選擇晶體管。當(dāng)選擇柵極40上的電壓使T2導(dǎo)通時(shí)，其會(huì)允許溝道 的Tl部分中的電流流過源極與漏極之間。選擇晶體管獨(dú)立于控制柵極處的電壓提供 沿源極-漏極溝道的開關(guān)。 一個(gè)優(yōu)點(diǎn)在于其可用于關(guān)斷因其浮動(dòng)?xùn)艠O處的電荷耗盡 (正)而在零控制柵極電壓下仍然導(dǎo)通的單元。另一優(yōu)點(diǎn)在于其允許更容易地實(shí)施 源極側(cè)注入編程。分裂溝道存儲(chǔ)器單元的一個(gè)簡單實(shí)施例是選擇柵極和控制柵極連接至同一字線， 如圖1B中的虛線所示意性顯示。此通過將一電荷存儲(chǔ)元件(浮動(dòng)?xùn)艠O)定位于溝道 的一部分上方并將一控制柵極結(jié)構(gòu)(其為一字線的一部分)定位于另一溝道部分上方 及所述電荷存儲(chǔ)元件上方來實(shí)現(xiàn)。這實(shí)際上構(gòu)成具有兩個(gè)串聯(lián)晶體管的單元，其中一
個(gè)晶體管(存儲(chǔ)晶體管)使用所述電荷存儲(chǔ)元件上的電荷量與所述字線上的電壓的組 合來控制可流經(jīng)其溝道部分的電流量，而另一晶體管(選擇晶體管)則僅具有字線作
為其柵極。此等單元的實(shí)例、其在存儲(chǔ)系統(tǒng)中的用途及其制造方法在第5,070,032、 5,095,344、 5，315，541、 5,343,063及5,661,053號(hào)美國專利中給出。
圖1B所示分裂溝道單元的更佳實(shí)施例是選擇柵極與控制柵極相互獨(dú)立且不通過 其間的虛線連接。在一種實(shí)施方案中，將單元陣列中一個(gè)列的控制柵極連接至垂直于 字線的控制(或引導(dǎo))線。其作用是在讀取或編程選定單元時(shí)無需使字線同時(shí)執(zhí)行兩 種功能。所述兩種功能是(1)用作選擇晶體管的柵極，因此需要適當(dāng)?shù)碾妷簛韺?dǎo)通
或關(guān)斷選擇晶體管，及(2)通過耦合于字線與電荷存儲(chǔ)元件之間的電場(容性)將電
荷存儲(chǔ)元件的電壓驅(qū)動(dòng)至所期望的電平。通常難以使用單一電壓以最佳方式同時(shí)執(zhí)行 所述兩種功能。通過分別控制控制柵極和選擇柵極，字線只需執(zhí)行功能(1)，而由附
加的控制線執(zhí)行功能(2)。此種能力使人們能夠設(shè)計(jì)其中編程電壓適合于目標(biāo)數(shù)據(jù)的 更高性能的編程。舉例而言，第5,313,421號(hào)及第6,222,762號(hào)美國專利中闡述獨(dú)立控 制(或引導(dǎo))柵極在快閃EEPROM陣列中的應(yīng)用。
圖1C示意性地顯示另一具有雙浮動(dòng)?xùn)艠O及獨(dú)立選擇柵極和控制柵極的快閃 EEPROM單元。存儲(chǔ)器單元10類似于圖1B中的存儲(chǔ)器單元10，只是其實(shí)際上具有 三個(gè)串聯(lián)晶體管。在所述類型的單元中，在其源極擴(kuò)散區(qū)與漏極擴(kuò)散區(qū)之間的其溝道 上方包含兩個(gè)存儲(chǔ)元件(即Tl-左和Tl-右)，其間為選擇晶體管T1。所述存儲(chǔ)晶體管 分別具有浮動(dòng)?xùn)艠O20和20'、及控制柵極30和30'。選擇晶體管T2是由選擇柵極40 控制。在任一時(shí)刻，僅對該對存儲(chǔ)晶體管中的一者進(jìn)行讀取或?qū)懭氪嫒?。在存取存?chǔ) 器單元Tl-左時(shí)，T2及Tl-右二者均導(dǎo)通，以允許溝道的Tl-左部分中的電流流過源極 與漏極之間。類似地，在存取存儲(chǔ)器單元Tl-右時(shí)，T2及Tl-左導(dǎo)通。擦除是通過以 下方式實(shí)施使選擇柵極多晶硅的一部分緊靠近浮動(dòng)?xùn)艠O并將相當(dāng)大的正電壓(例如 20伏)施加至選擇柵極，以使存儲(chǔ)于浮動(dòng)?xùn)艠O內(nèi)的電子可隧穿至所述選擇柵極多晶硅。
圖1D示意性地顯示組織成NAND單元的存儲(chǔ)器單元串。NAND單元50由一系 列通過其源極及漏極以菊花鏈方式連接的存儲(chǔ)晶體管Ml、 M2…Mn (n=4、 8、 16或 更高)組成。 一對選擇晶體管S1、 S2通過NAND單元的源極端子54和漏極端子56 控制所述存儲(chǔ)晶體管鏈與外部的連接。在存儲(chǔ)器陣列中，當(dāng)源極選擇晶體管Sl導(dǎo)通時(shí)， 源極端子耦合至源極線。類似地，當(dāng)漏極選擇晶體管S2導(dǎo)通時(shí)，NAND單元的漏極 端子耦合至存儲(chǔ)器陣列的位線。所述鏈中的每一存儲(chǔ)晶體管均具有電荷存儲(chǔ)元件，所 述電荷存儲(chǔ)元件用于存儲(chǔ)給定量的電荷，以表示既定存儲(chǔ)狀態(tài)。每一存儲(chǔ)晶體管的控 制柵極均具有控制柵極以用于控制讀取和寫入操作。選擇晶體管Sl、 S2中每一選擇 晶體管的控制柵極分別通過其源極端子54及漏極端子56控制對NAND單元的存取。
當(dāng)在讀取及編程期間中驗(yàn)證NAND單元內(nèi)的被尋址存儲(chǔ)晶體管時(shí)，將為其控制 柵極提供適當(dāng)電壓。同時(shí)，通過在控制柵極上施加充足的電壓使NAND單元50內(nèi)其 余未被尋址的存儲(chǔ)晶體管完全導(dǎo)通。通過此種方式，有效地形成從各存儲(chǔ)晶體管的源
極至所述NAND單元的源極端子54的傳導(dǎo)路徑，及類似地從各存儲(chǔ)晶體管的漏極至 所述單元的漏極端子56的傳導(dǎo)路徑。在第5,570,315、 5,903,495號(hào)及第6，046，935號(hào)美 國專利中對具有此種NAND單元結(jié)構(gòu)的存儲(chǔ)裝置進(jìn)行了闡述。圖1E示意性地顯示具有用于存儲(chǔ)電荷的介電層的非易失性存儲(chǔ)器。其中使用介 電層替代先前所述的傳導(dǎo)性浮動(dòng)?xùn)艠O元件。此等利用介電存儲(chǔ)元件的存儲(chǔ)裝置已由 Eitan等人闡述于"NROM: ANovel Localized Trapping, 2-Bit Nonvolatile Memory Cell)" (IEEE Electron Device Letters,第21巻，No.ll， 2000年11月，第543-545頁)中。 ONO介電層延伸跨越源極擴(kuò)散區(qū)與漏極擴(kuò)散區(qū)之間的溝道。 一個(gè)數(shù)據(jù)位的電荷集中于 毗鄰漏極的介電層中，另一數(shù)據(jù)位的電荷集中于毗鄰源極的介電層中。舉例而言，第 5,768,192號(hào)和第6,011,725號(hào)美國專利揭示一種具有夾于兩個(gè)二氧化硅層之間的陷獲 電介質(zhì)的非易失性存儲(chǔ)器單元。多狀態(tài)數(shù)據(jù)存儲(chǔ)是通過分別讀取電介質(zhì)內(nèi)的空間上分 離的電荷存儲(chǔ)區(qū)域的二進(jìn)制狀態(tài)來實(shí)施。 存儲(chǔ)器陣列存儲(chǔ)器裝置通常由布置成行和列且可由字線和位線尋址的二維存儲(chǔ)器單元陣列 構(gòu)成。所述陣列可按照NOR型或NAND型架構(gòu)形成。 NOR陣列圖2顯示存儲(chǔ)器單元NOR陣列的實(shí)例。已使用圖1B或圖IC所示類型的單元構(gòu) 建具有NOR型架構(gòu)的存儲(chǔ)裝置。每行存儲(chǔ)器單元均通過其源極及漏極以菊花鏈方式 連接。所述設(shè)計(jì)有時(shí)稱為虛接地設(shè)計(jì)。每一存儲(chǔ)器單元10均具有源極14、漏極16、 控制柵極30及選擇柵極40。 一行中的單元的選擇柵極連接至字線42。 一列中的單元 的源極和漏極則分別連接至所選位線34和36。在某些其中存儲(chǔ)器單元的控制柵極和 選擇柵極獨(dú)立受控的實(shí)施例中，引導(dǎo)線36還連接一列中的單元的控制柵極。許多快閃EEPROM裝置是由其中所形成的每一存儲(chǔ)器單元的控制柵極和選擇柵 極均連接在一起的存儲(chǔ)器單元構(gòu)建而成。在此種情形中，不需要引導(dǎo)線，且一字線僅 連接沿每一行的單元的所有控制柵極和選擇柵極。在第5，172，338號(hào)和第5,418,752號(hào)美國專利中揭示了所述設(shè)計(jì)的實(shí)例。在所述設(shè)計(jì)中，字線實(shí)質(zhì)上執(zhí)行兩種功能行選 擇以及向所述行中的所有單元提供用于讀取或編程的控制柵極電壓。 NAND陣列圖3顯示例如圖1D中所示存儲(chǔ)器單元的NAND陣列的實(shí)例。沿每一列NAND 單元，位線被耦合至每一NAND單元的漏極端子56。沿每一行NAND單元，源極線 可連接其所有源極端子54。另外，沿一行的NAND單元的控制柵極連接至一系列對 應(yīng)的字線?？赏ㄟ^經(jīng)由所連接的字線用選擇晶體管控制柵極上的適當(dāng)電壓導(dǎo)通該對選 擇晶體管(參見圖1D)來對一整行NAND單元進(jìn)行尋址。在讀取NAND單元的鏈中 的存儲(chǔ)晶體管時(shí)，所述鏈中的其余存儲(chǔ)晶體管通過其相關(guān)聯(lián)的字線而硬導(dǎo)通，因此流 經(jīng)所述鏈的電流實(shí)質(zhì)上取決于存儲(chǔ)于所讀取單元中的電荷電平。在第5,570,315號(hào)、第 5,774,397號(hào)及第6,046,935號(hào)美國專利中可找到NAND架構(gòu)陣列的實(shí)例及其作為存儲(chǔ) 系統(tǒng)的一部分的操作。 塊擦除
對電荷存儲(chǔ)式存儲(chǔ)裝置進(jìn)行編程只會(huì)導(dǎo)致向其電荷存儲(chǔ)元件增加更多的電荷。因 此，在編程操作之前，必須移除(或擦除)電荷存儲(chǔ)元件中現(xiàn)有的電荷。設(shè)置有擦除 電路(未展示)來擦除一個(gè)或一個(gè)以上存儲(chǔ)器單元塊。當(dāng)一起(即以快閃形式)電擦
除整個(gè)單元陣列或所述陣列中相當(dāng)多的單元群組時(shí)，例如EEPROM等非易失性存儲(chǔ)器 即稱作'快閃，EEPROM。 一旦被擦除，即可對所述單元群組進(jìn)行重新編程。可一起擦 .除的所述單元群組可由一個(gè)或一個(gè)以上可尋址的擦除單位組成。擦除單位或塊通常存 儲(chǔ)一個(gè)或一個(gè)以上數(shù)據(jù)頁面，頁面是編程和讀取單位，但在單次操作中可編程或讀取 多于一個(gè)頁面。每一頁面通常存儲(chǔ)一個(gè)或一個(gè)以上數(shù)據(jù)扇區(qū)，扇區(qū)的大小由主機(jī)系統(tǒng) 界定。 一實(shí)例是下述扇區(qū)512個(gè)字節(jié)的用戶數(shù)據(jù)(遵循針對磁盤驅(qū)動(dòng)器而建立的標(biāo) 準(zhǔn))，加上某一數(shù)量字節(jié)的關(guān)于用戶數(shù)據(jù)及/或其中存儲(chǔ)用戶數(shù)據(jù)的塊的開銷信息。 讀取/寫入電路
在尋常的雙狀態(tài)EEPROM單元中，建立至少一個(gè)電流斷點(diǎn)電平，以將傳導(dǎo)窗口 劃分成兩個(gè)區(qū)域。在通過施加預(yù)定的固定電壓來讀取單元時(shí)，通過與所述斷點(diǎn)電平(或 基準(zhǔn)電流lREF)進(jìn)行比較而將其源極/漏極電流解析成存儲(chǔ)狀態(tài)。如果所讀取電流高于 所述斷點(diǎn)電平的電流或lREP則可確定所述單元處于一種邏輯狀態(tài)(例如"0"狀態(tài))。 反之，如果所述電流低于斷點(diǎn)電平的電流，則可確定所述單元處于另一種邏輯狀態(tài)(例 如"1"狀態(tài))。因此，此一雙狀態(tài)單元存儲(chǔ)一個(gè)數(shù)字信息位。通常提供可在外部編程 的基準(zhǔn)電流源作為存儲(chǔ)器系統(tǒng)的一部分來產(chǎn)生斷點(diǎn)電平電流。
為提高存儲(chǔ)器容量，隨著半導(dǎo)體技術(shù)水平的進(jìn)步，正以愈來愈高的密度制造快閃 EEPROM裝置。另一種提髙存儲(chǔ)容量的方法是使每一存儲(chǔ)器單元存儲(chǔ)多于兩種狀態(tài)。
對于多狀態(tài)或多電平EEPROM存儲(chǔ)器單元，傳導(dǎo)窗口被多于一個(gè)斷點(diǎn)劃分為多 于兩個(gè)區(qū)域，以使每一單元能夠存儲(chǔ)多于一個(gè)數(shù)據(jù)位。由此，給定EEPROM陣列所能 夠存儲(chǔ)的信息隨著每一單元所能存儲(chǔ)的狀態(tài)的數(shù)量而增多。在第5,172,338號(hào)美國專利 中闡述了具有多狀態(tài)或多電平存儲(chǔ)器單元的EEPROM或快閃EEPROM。
實(shí)際上，通常通過在將基準(zhǔn)電壓施加至單元的控制柵極時(shí)感測跨越所述單元的源 電極和漏電極的傳導(dǎo)電流來讀取所述單元的存儲(chǔ)器狀態(tài)。因此，對于單元的浮動(dòng)?xùn)艠O 上的每一給定電荷量，均可依據(jù)固定的基準(zhǔn)控制柵極電壓檢測到對應(yīng)的傳導(dǎo)電流。類 似地，可編程至浮動(dòng)?xùn)艠O上的電荷范圍界定對應(yīng)的閾電壓窗口或?qū)?yīng)的傳導(dǎo)電流窗口 。
或者，替代檢測所劃分電流窗口中的傳導(dǎo)電流，可在控制柵極處為給定的受試存 儲(chǔ)器狀態(tài)設(shè)定閾電壓，然后檢測傳導(dǎo)電流低于還是高于閾電流。在一種實(shí)施方案中， 通過檢查傳導(dǎo)電流經(jīng)過位線電容放電的速率來相對于閾電流檢測傳導(dǎo)電流。
圖4針對浮動(dòng)?xùn)艠O在任一時(shí)刻可選擇性存儲(chǔ)的四種不同電荷量Ql-Q4來顯示源極
-漏極電流ID與控制柵極電壓Voj之間的關(guān)系。這四條lD對Vc(5實(shí)線曲線代表可編程
至存儲(chǔ)器單元的浮動(dòng)?xùn)艠O上的四種電荷電平，其分別對應(yīng)于四種可能的存儲(chǔ)器狀態(tài)。
舉例而言，多數(shù)單元的閾電壓窗口可介于0.5伏至3.5伏之間。通過將閾值窗口劃分為 5個(gè)各間隔0.5伏的區(qū)域可定界6種存儲(chǔ)器狀態(tài)。舉例而言，如果如圖所示使用2pA 的基準(zhǔn)電流IREF，則以Q1編程的單元可被視為處于存儲(chǔ)器狀態(tài)"1"中，因?yàn)槠淝€ 在由Vor0.5伏和1.0伏定界的閾值窗口區(qū)域內(nèi)與lREF相交。類似地，Q4處于存儲(chǔ)器 狀態(tài)"5"中。從以上描述可以看出，使存儲(chǔ)器單元存儲(chǔ)的狀態(tài)愈多，其閾值窗口劃分得愈精細(xì)。 此編程及讀取操作中將需要更高的精度，以便能夠達(dá)到所要求的分辨率。第4,357,685號(hào)美國專利揭示了一種編程雙狀態(tài)EPROM的方法，其中，在將單 元編程至給定狀態(tài)時(shí)，其會(huì)經(jīng)受連續(xù)的編程電壓脈沖，每次向浮動(dòng)?xùn)艠O增加遞增的電 荷量。在脈沖之間，回讀或驗(yàn)證所述單元以確定其相對于斷點(diǎn)電平的源極-漏極電流。 在已驗(yàn)證電流狀態(tài)達(dá)到所期望狀態(tài)時(shí)，停止編程。所用編程脈沖系列可具有遞增的周 期和幅值?，F(xiàn)有技術(shù)的編程電路僅施加編程脈沖以從已擦除狀態(tài)或接地狀態(tài)分步穿過閾值 窗口，直至到達(dá)目標(biāo)狀態(tài)。實(shí)際上，為實(shí)現(xiàn)足夠的分辨率，所劃分或定界的每一區(qū)域 將至少需要約5個(gè)編程步驟來遍歷閾值窗口。所述性能對于雙狀態(tài)存儲(chǔ)器單元是可接 受的。然而，對于多狀態(tài)單元，所需步驟數(shù)量隨著分區(qū)數(shù)量而增加，因此，必須提高 編程精度或分辨率。舉例而言，16狀態(tài)單元可能平均需要至少40個(gè)編程脈沖方可編 程至目標(biāo)狀態(tài)。圖5示意性顯示具有典型布置的存儲(chǔ)器陣列100的存儲(chǔ)器裝置，其可由讀取/寫入 電路170經(jīng)由行解碼器130及列解碼器160來存取。如結(jié)合圖2和圖3所示，存儲(chǔ)器 陣列IOO中的存儲(chǔ)器單元的存儲(chǔ)晶體管可通過一組所選字線及位線來尋址。行解碼器 130選擇一個(gè)或一個(gè)以上字線，列解碼器160則選擇一個(gè)或一個(gè)以上位線，以向所尋 址的存儲(chǔ)晶體管的相應(yīng)柵極施加適當(dāng)?shù)碾妷?。提供讀取/寫入電路170來讀取或?qū)懭?編 程)所尋址存儲(chǔ)晶體管的存儲(chǔ)器狀態(tài)。讀取/寫入電路170包含若干可通過位線連接到 陣列中的存儲(chǔ)元件的讀取/寫入模塊。影響讀取/寫入性能及準(zhǔn)確度的因素為提高讀取和編程性能，并列讀取或編程陣列中的多個(gè)電荷存儲(chǔ)元件或存儲(chǔ)晶體 管。因此， 一起讀取或編程一存儲(chǔ)元件邏輯"頁面"。在現(xiàn)有存儲(chǔ)器架構(gòu)中，行通常包 含數(shù)個(gè)交錯(cuò)頁面。 一頁面中的所有存儲(chǔ)元件將被一起讀取或編程。列解碼器將選擇性 地將所述交錯(cuò)頁面的每一者連接至對應(yīng)數(shù)量的讀取/寫入模塊。舉例而言，在一個(gè)實(shí)施 方案中，將存儲(chǔ)器陣列設(shè)計(jì)為具有532字節(jié)(512字節(jié)加上20字節(jié)的開銷)的頁面大 小。如果每一列包含一漏極位線且每行具有兩個(gè)交錯(cuò)頁面，則共計(jì)8512個(gè)列，其中每 一頁面均與4256個(gè)列相關(guān)聯(lián)。將存在4256個(gè)可連接的感測模塊來并列讀取或?qū)懭胨?有偶數(shù)位線或奇數(shù)位線。通過此種方式，可從所述存儲(chǔ)元件頁面讀取或向所述存儲(chǔ)元 件頁面編程由4256個(gè)位(即532個(gè)字節(jié))的并列數(shù)據(jù)組成的頁面。構(gòu)成讀取/寫入電 路170的讀取/寫入模塊可布置成各種不同的架構(gòu)。
如前文所述，常規(guī)的存儲(chǔ)裝置通過以一種大規(guī)模并列方式進(jìn)行操作來改良讀取/ 寫入操作。此種方法會(huì)改良性能，但對讀取和寫入操作的準(zhǔn)確度的確有影響。
一個(gè)問題是源極線的偏壓誤差。此問題對于其中大量存儲(chǔ)器單元使源極在一條源 極線中一起捆扎接地的存儲(chǔ)器架構(gòu)而言尤為尖銳。對所述具有共享源極的存儲(chǔ)器單元 的并列讀取會(huì)致使相當(dāng)大的電流流經(jīng)所述源極線。由于所述源極線中的電阻有限，此 又在真實(shí)大地與每個(gè)存儲(chǔ)器單元源電極之間導(dǎo)致明顯的電位差。在感測過程中，施加 于每個(gè)存儲(chǔ)器單元的控制柵極上的閾電壓是相對于其源電極，而系統(tǒng)電源則是相對于
真實(shí)大地。因此，由于源極線偏壓誤差的存在，感測可能會(huì)變得不準(zhǔn)確。
另一個(gè)問題與位線-位線耦合或串?dāng)_有關(guān)。此一問題對于間隔緊密的位線的并列感 測而言變得更加尖銳。避免位線-位線串?dāng)_的一種常規(guī)解決方案是將其它位線接地的同 時(shí)同時(shí)感測所有偶數(shù)位線或所有奇數(shù)位線。此種由兩個(gè)交錯(cuò)頁面組成一行的架構(gòu)有助 于避免位線串?dāng)_并緩解密集放置讀取/寫入電路頁面的問題。頁面解碼器用于將所述組 讀取/寫入模塊多路復(fù)用至偶數(shù)頁面或奇數(shù)頁面。通過此種方式，每當(dāng)一組位線正被讀
取或編程時(shí)，可將交錯(cuò)的組接地，以消除偶數(shù)位線與奇數(shù)位線之間的串?dāng)_，但不消除 各奇數(shù)線或各偶數(shù)線之間的串?dāng)_。
然而，此種交錯(cuò)頁面架構(gòu)至少有三個(gè)方面的缺點(diǎn)。首先，其需要額外的多路復(fù)用 電路。第二，其性能較慢。為完成由一字線相連的或位于一行中的存儲(chǔ)器單元的讀取 或編程，需要兩次讀取或兩次編程操作。第三，其在解決例如當(dāng)在不同時(shí)刻(例如分 別在奇數(shù)頁面和偶數(shù)頁面中)編程兩個(gè)處于浮動(dòng)?xùn)艠O電平的相鄰電荷存儲(chǔ)元件時(shí)所述 兩個(gè)相鄰電荷存儲(chǔ)元件之間的場耦合等其它干擾影響方面也非最佳。
隨著存儲(chǔ)器晶體管之間的間距越來越緊密，相鄰場耦合問題變得愈加突出。在存 儲(chǔ)晶體管中，電荷存儲(chǔ)元件夾于溝道區(qū)與控制柵極之間。在所述溝道區(qū)中流動(dòng)的電流
是由所述控制柵極及電荷存儲(chǔ)元件處的場所產(chǎn)生的合成電場的函數(shù)。隨著密度不斷增 大，所形成的存儲(chǔ)晶體管越來越近。因此，相鄰電荷元件的場明顯地作用于受影響單 元的合成場。相鄰場取決于編程至相鄰元件的電荷存儲(chǔ)元件中的電荷。此種干擾場具 有動(dòng)態(tài)性質(zhì)，因?yàn)槠潆S相鄰元件的編程狀態(tài)而改變。因此，受影響的單元在不同時(shí)刻 可能會(huì)有不同的讀取結(jié)果，此取決于相鄰元件的變化狀態(tài)。
常規(guī)的交錯(cuò)頁面架構(gòu)加劇了由相鄰浮動(dòng)?xùn)艠O耦合所導(dǎo)致的誤差。由于偶數(shù)頁面和 奇數(shù)頁面彼此獨(dú)立地編程和讀取，因而可能會(huì)在一組條件下對頁面進(jìn)行編程、但在完 全不同的一組條件下回讀所述頁面，此取決于與此同時(shí)對干涉頁面上已發(fā)生什么。隨 著密度的增加，讀取誤差將變得更加嚴(yán)重，此要求對多狀態(tài)實(shí)施方案進(jìn)行更為準(zhǔn)確的 讀取操作和更為粗略的閾值窗口劃分。此會(huì)造成性能損失，且使多狀態(tài)實(shí)施方案的潛 在容量受到限制。
因此，普遍需要提供高性能的高容量非易失性存儲(chǔ)器。尤其需要提高可有效解決 上述問題的具有改良讀取和編程性能的高容量非易失性存儲(chǔ)器。

發(fā)明內(nèi)容
對大容量、高性能非易失性存儲(chǔ)裝置的這些需求通過利用具有大頁面讀取/寫入電 路對相應(yīng)的存儲(chǔ)器單元頁面進(jìn)行并行讀取和寫入而得到滿足。特定來說，高密度芯片 集成中所固有的、可在讀取和編程中引入誤差的干擾影響得以消除或最小化。
源極線偏壓是一種由讀取/寫入電路的接地環(huán)路中非零電阻引入的誤差。所述誤差 是在電流流動(dòng)時(shí)由電阻兩端的電壓降所引起。根據(jù)本發(fā)明的一個(gè)方面，通過具有用于 多遍感測特性及技術(shù)的讀取/寫入電路來實(shí)現(xiàn)降低源極線偏壓的方法。在并列地感測存 儲(chǔ)器單元頁面時(shí)，每一遍均有助于識(shí)別并關(guān)閉其傳導(dǎo)電流高于給定分界電流值的存儲(chǔ) 器單元。所識(shí)別出的存儲(chǔ)器單元是通過將其相關(guān)聯(lián)位線拉至地電平而關(guān)閉。
在一個(gè)實(shí)施方案中，給定的分界電流值高于常規(guī)單遍感測的斷點(diǎn)電流值?；蛘?， 給定的分界電流值漸近收斂于與常規(guī)單遍感測相關(guān)聯(lián)的斷點(diǎn)電流值。通過此種方式， 因消除了更高電流單元所產(chǎn)生的影響而明顯降低了電流總量，由此使后續(xù)遍中的感測 更少地受到源極線偏壓的影響。
根據(jù)一個(gè)較佳實(shí)施例，電流狀態(tài)是在第一遍中通過將其每一傳導(dǎo)電流與給定分界 電流值進(jìn)行比較來識(shí)別。
根據(jù)另一較佳實(shí)施例，更高的電流狀態(tài)是在第一遍中通過使用受控電流源對每個(gè) 位線進(jìn)行預(yù)充電來識(shí)別。此通過由預(yù)充電電路用作受控電流源且將所提供電流限定至 所述分界電流值來實(shí)現(xiàn)。通過此種方式，所述傳導(dǎo)電流超出分界電流值的存儲(chǔ)器單元 的電流流盡的速率將快于預(yù)充電電路可對其相關(guān)聯(lián)位線進(jìn)行充電的速率。因此，所述 高電流存儲(chǔ)器單元會(huì)因其位線不能夠充電而被識(shí)別出來，并將因此被排除而不能參與 后續(xù)各遍感測。
根據(jù)又一較佳實(shí)施例，更高電流狀態(tài)是通過包括與給定分界電流值進(jìn)行比較及進(jìn) 行受控預(yù)充電的多遍感測來加以識(shí)別。
根據(jù)再一較佳實(shí)施例，已被檢測出其電流高于預(yù)定分界電平的存儲(chǔ)器單元不必在 檢測之后使其位線立即接地，而是對其進(jìn)行接地標(biāo)記或啟用。只有在已完成對所述頁 面的所有存儲(chǔ)器單元的檢測或感測之后，才將所有被標(biāo)記或啟用的位線鎖存接地。通 過此種方式，將與被鎖存接地的位線相關(guān)聯(lián)的可能的大電壓擺動(dòng)限制在感測操作之外 的一周期內(nèi)。此將使被鎖存接地的位線對所述頁面中任何仍在接受感測和檢測的存儲(chǔ) 器單元的任何干擾影響最小化。
另一種誤差是由位線之間的容性耦合引起。根據(jù)本發(fā)明的另一方面，存儲(chǔ)裝置及 其方法可實(shí)現(xiàn)對多個(gè)存儲(chǔ)器單元的并列感測，同時(shí)使由位線-位線耦合或串?dāng)_所引起的 誤差最小化。實(shí)質(zhì)上，正被并列感測的多條位線的位線電壓受到控制以使得在正感測 其傳導(dǎo)電流時(shí)，每個(gè)相鄰位線對之間的電壓差均基本上與時(shí)間無關(guān)。當(dāng)施加所述條件 時(shí)，所有因不同位線的電容而引起的位移電流均會(huì)下降，因?yàn)槠渚Q于隨時(shí)間變化 的電壓差。
在較佳實(shí)施例中，此是通過并列感測電路來實(shí)現(xiàn)，所述并列感測電路還可保證所 連接的位線中任一相鄰位線對的電位差均與時(shí)間無關(guān)。
現(xiàn)有技術(shù)的感測包括確定傳導(dǎo)電流因位線電容所致對等效電容器放電的速率。此 將與在被箝位的位線電壓下進(jìn)行感測的本發(fā)明特征相抵觸。
根據(jù)本發(fā)明的另一方面，感測電路及方法可通過記錄存儲(chǔ)器單元的傳導(dǎo)電流對與 所述位線無關(guān)的給定電容器進(jìn)行放電或充電的速率來確定所述存儲(chǔ)器單元的傳導(dǎo)電 流。此將允許使用與存儲(chǔ)器陣列的架構(gòu)無關(guān)(即與位線電容無關(guān))的最佳感測電路及 方法。更重要的是，其允許在感測期間對位線電壓進(jìn)行箝位以避免位線串?dāng)_。
形成為高密度集成電路形式的非易失性存儲(chǔ)器的一種固有誤差是由鄰近電荷存 儲(chǔ)元件的場耦合所造成。各個(gè)存儲(chǔ)器單元不僅受到來自其身存儲(chǔ)元件的場的影響，而 且也受到鄰近單元的存儲(chǔ)元件的場的影響。根據(jù)本發(fā)明的另一方面，通過使編程與讀 取之間每個(gè)單元的場環(huán)境的變化最小化，來使外來鄰近場所造成的誤差最小化。此通 過對其一頁面中所有鄰近存儲(chǔ)器單元一起進(jìn)行編程來實(shí)現(xiàn)。由于對各個(gè)存儲(chǔ)器單元及 其鄰近單元一起進(jìn)行編程，因而此將確保各個(gè)單元從被編程的時(shí)間到其被讀取的時(shí)間 所經(jīng)受的場環(huán)境變化最小。通過此種方式，在驗(yàn)證編程期間發(fā)生的誤差由讀取期間相 同的誤差來抵消，因而使誤差得以減小且使其數(shù)據(jù)相關(guān)性降低。
根據(jù)本發(fā)明的另一方面，使用其特性代表并列操作的讀出放大器群體的基準(zhǔn)讀出 放大器來跟蹤環(huán)境及系統(tǒng)變化并控制所述讀出放大器群體，以使其不受所述變化的影 響。所述讀出放大器群體中的每一者均具有取決于一組共用參數(shù)及一組控制信號(hào)的預(yù) 定特性。與所述讀出放大器群體共享共用環(huán)境的基準(zhǔn)電路經(jīng)構(gòu)建以根據(jù)所述共用環(huán)境 來校準(zhǔn)所述組共用參數(shù)并相應(yīng)地產(chǎn)生所述組控制信號(hào)，以便控制所述讀出放大器群體 中的每一者以將其預(yù)定特性付諸實(shí)施。
根據(jù)本發(fā)明的又一方面，通過存儲(chǔ)器單元對能夠以低于2伏的電源電壓操作的讀 出放大器中專用電容器進(jìn)行放電的速率來測量所述存儲(chǔ)器單元的傳導(dǎo)電流。
在較佳實(shí)施方案中，所述速率是由在預(yù)定周期后所述電容器兩端電壓降的變化來 給出。然而，如果當(dāng)互連位線上的電壓狀態(tài)阻止所述電壓降超出預(yù)定最低電壓限值時(shí)，
所述電壓降的動(dòng)態(tài)范圍將減小并由在放電開始時(shí)的電壓(其通常是電源電壓Vdd)及
最低電壓限值Vum!t來定界。在所述動(dòng)態(tài)范圍內(nèi)將設(shè)定基準(zhǔn)電壓，所述基準(zhǔn)電壓對應(yīng) 于用于比較的基準(zhǔn)電流。所述基準(zhǔn)電壓比較是通過提供其柵極導(dǎo)通電壓作為基準(zhǔn)電壓
的晶體管來實(shí)現(xiàn)。如果是p晶體管，則所述導(dǎo)通電壓表示為Vdd - |Vtp|，因而當(dāng)放電
電壓降至或低于所述電平時(shí)，所述p晶體管將導(dǎo)通或者"跳閘"。為使所述導(dǎo)通電壓位
于所述動(dòng)態(tài)范圍內(nèi)，必須滿足條件(Vdd-l VtpI)〉Vumt。然而，當(dāng)電源電壓降低時(shí)，
可能會(huì)出現(xiàn)兩個(gè)問題。首先，此時(shí)是在對應(yīng)減小的動(dòng)態(tài)范圍內(nèi)進(jìn)行所述基準(zhǔn)電壓比較。
第二，較佳的跳閘點(diǎn)電壓可能處于所述減小的動(dòng)態(tài)范圍之外。舉例而言，當(dāng)Vdd過低
以致使(Vdd - |VW|) < Vumit時(shí)，由于導(dǎo)通電壓低于Vumt，因而所述p晶體管再也不
能跳閘。 本發(fā)明提供一種電壓移位裝置將放電電容器的電壓升高預(yù)定量，以使所述動(dòng)態(tài)范 圍的上限升高AV，從而具有足夠的電壓降動(dòng)態(tài)范圍，從而在與對應(yīng)于基準(zhǔn)傳導(dǎo)電流的 基準(zhǔn)電壓進(jìn)行比較時(shí)提供足夠的分辨率。在預(yù)定周期之后，將所述電容器與存儲(chǔ)器單 元解耦合，藉以移除VumIT限制，且在與基準(zhǔn)電壓(其可低于Vl!MZT)相比較之前使電壓降減小相同的預(yù)定量AV。通過此種方式，甚至當(dāng)基準(zhǔn)電壓(例如(Vdd-IVTpl))低于VLMIT時(shí)，所述讀出放大器也能夠以低電源電壓進(jìn)行操作。在另一實(shí)施例中，甚至在具有足夠電源電壓的情形中，也可構(gòu)建所述電壓移位器 來提供增大的動(dòng)態(tài)范圍，以便可在其中進(jìn)行電壓比較以感測存儲(chǔ)器單元的傳導(dǎo)電流。在又一實(shí)施例中，檢測電源電壓以確定其是否降至低于預(yù)定電平，在降至低于預(yù) 定電平情況下，將激活所述電壓移位器來使所述讀出放大器在低電源電壓條件下能夠 正確工作。根據(jù)下文對本發(fā)明較佳實(shí)施例的說明，將會(huì)了解本發(fā)明的其它特征及優(yōu)點(diǎn)，下文 說明應(yīng)結(jié)合附圖來閱讀。


圖1A-1E示意性地顯示非易失性存儲(chǔ)器單元的不同實(shí)例。圖2顯示NOR存儲(chǔ)器單元陣列的實(shí)例。圖3顯示例如圖ID中所示的存儲(chǔ)器單元NAND陣列的實(shí)例。圖4針對浮動(dòng)?xùn)艠O在任一時(shí)刻可存儲(chǔ)的四種不同電荷量Ql-Q4來顯示源極-漏極 電流與控制柵極電壓之間的關(guān)系。圖5示意性地顯示存儲(chǔ)器陣列的典型布置，所述存儲(chǔ)器陣列可由讀取/寫入電路經(jīng) 由列解碼器及列解碼器來存取。圖6A示意性地顯示根據(jù)本發(fā)明的實(shí)施例具有用于并列讀取和編程存儲(chǔ)器單元頁 面的讀取/寫入電路的存儲(chǔ)器裝置。圖6B顯示圖6A所示存儲(chǔ)裝置的較佳布置。圖7A顯示由具有有限對地電阻的源極線中流動(dòng)的電流引起的源極電壓誤差問題。圖7B顯示由源極線電壓降引起的存儲(chǔ)器單元閾電壓電平誤差。圖8顯示4狀態(tài)存儲(chǔ)器中存儲(chǔ)器單元頁面的實(shí)例性群體分布。圖9為顯示根據(jù)本發(fā)明的實(shí)施例用于降低源極線偏壓的多遍式感測方法的流程圖。圖10為顯示根據(jù)本發(fā)明較佳實(shí)施例的多遍式感測模塊的示意圖。圖11為顯示圖IO所示多遍式感測模塊的操作的流程圖。圖12顯示三條相鄰位線及其之間的容性耦合效應(yīng)。圖13A為顯示可在降低位線-位線耦合的同時(shí)進(jìn)行感測的方法的流程圖。
圖13B為顯示圖13A所示感測步驟的更為詳細(xì)的實(shí)施例的流程圖。
圖14顯示實(shí)施本發(fā)明各個(gè)方面的較佳感測模塊。
圖15 (A)-圖15 (K)為圖14所示感測模塊的時(shí)序圖。
圖16A為顯示可降低由鄰近浮動(dòng)?xùn)艠O耦合引起的誤差的編程及讀取方法的流程圖。
圖16B為顯示圖16A所示發(fā)明性步驟的較佳實(shí)施例的流程圖。 圖17顯示與圖6A及圖6B所示存儲(chǔ)器陣列類似的存儲(chǔ)器陣列，不同之處是其架 構(gòu)使每一行存儲(chǔ)器單元組織成存儲(chǔ)器單元的左頁面和右頁面。 圖18顯示感測模塊的另一較佳實(shí)施例。 圖19 (A)-圖19 (K)為圖18所示感測模塊的時(shí)序圖。 圖20為顯示圖18所示感測模塊的操作的流程圖。
圖21A示意性地顯示為讀出放大器群體提供基準(zhǔn)控制信號(hào)的基準(zhǔn)讀出放大器。 圖21B顯示提供兩個(gè)實(shí)例性基準(zhǔn)控制信號(hào)(例如BLX及STB)的基準(zhǔn)讀出放大器。
圖22顯示BLX信號(hào)發(fā)生器的較佳實(shí)施例。
圖23示意性地顯示優(yōu)選的STB信號(hào)發(fā)生器，其用于產(chǎn)生選通信號(hào)以控制所述讀 出放大器群體的感測時(shí)間。
圖24顯示感測模塊的另一較佳實(shí)施例，其尤其適合于以低電源電壓來操作。 圖25(A)-25(N)是圖24所示感測模塊的時(shí)序圖26顯示又一實(shí)施例，其中電壓移位器僅在電源電壓降至低于預(yù)定電平時(shí)才啟用。
具體實(shí)施例方式
圖6A示意性地顯示根據(jù)本發(fā)明一個(gè)實(shí)施例的具有用于并列讀取和編程存儲(chǔ)器單 元頁面的讀取/寫入電路的存儲(chǔ)器裝置。所述存儲(chǔ)器裝置包含二維存儲(chǔ)器單元陣列300、 控制電路310及讀取/寫入電路370。存儲(chǔ)器陣列300可由字線經(jīng)由行解碼器330及由 位線經(jīng)由列解碼器360進(jìn)行尋址。讀取/寫入電路370包含多個(gè)感測模塊380，并可實(shí) 現(xiàn)存儲(chǔ)器單元頁面的并列讀取或編程。在其中將行存儲(chǔ)器單元?jiǎng)澐譃槎鄠€(gè)頁面的實(shí)施 例中，提供頁面多路復(fù)用器350將各讀取/寫入電路370多路復(fù)用至各個(gè)頁面。
控制電路310與讀取/寫入電路370協(xié)作，以對存儲(chǔ)器陣列300執(zhí)行存儲(chǔ)器操作。 控制電路310包含狀態(tài)機(jī)312、單片地址解碼器314及功率控制模塊316。狀態(tài)機(jī)312 對存儲(chǔ)器操作提供芯片級(jí)控制。單片地址解碼器314在主機(jī)或存儲(chǔ)器控制器所用地址 與解碼器330及370所用硬件地址之間提供地址接口 。
功率控制模塊316控制在存儲(chǔ)器操作期間提供至字線及位線的功率和電壓。
圖6B顯示圖6A所示緊湊型存儲(chǔ)元件的較佳結(jié)構(gòu)。各外圍電路對存儲(chǔ)器陣列300
的存取是以對稱形式在所述陣列的對置側(cè)上實(shí)施，由此將每側(cè)上的存取線和電路的密度減半。因此，行解碼器被分成行解碼器330A及330B，且列解碼器被分成列解碼器 360A及360B。在其中將行存儲(chǔ)器單元?jiǎng)澐殖啥鄠€(gè)頁面的實(shí)施例中，頁面多路復(fù)用器 350被分成頁面多路復(fù)用器350A及350B。類似地，讀取/寫入電路被分成自陣列300 底部連接至位線的讀取/寫入電路370A及自陣列300頂部連接至位線的讀取/寫入電路 370B。通過此種方式，實(shí)質(zhì)上將讀取/寫入模塊的密度并因而將感測模塊380的密度減 半。源極線誤差管控在感測存儲(chǔ)器單元時(shí)操作的一個(gè)可能問題是源極線偏壓。當(dāng)并列感測大量存儲(chǔ)器 單元時(shí)，其組合電流可在具有有限電阻的接地環(huán)路中導(dǎo)致使明顯的電壓降。此將形成 源極線偏壓，所述源極線偏壓會(huì)在應(yīng)用閾電壓感測的讀取操作中弓I起誤差。圖7A顯示由具有有限對地電阻的源極線中流動(dòng)的電流所引起的源極電壓誤差問 題。讀取/寫入電路370對存儲(chǔ)器單元頁面進(jìn)行同時(shí)操作。各讀取/寫入電路中的每個(gè)感 測模塊380均通過位線36耦合至對應(yīng)的單元。舉例而言，感測模塊380感測存儲(chǔ)器單 元10的傳導(dǎo)電流& (源極-漏極電流)。傳導(dǎo)電流通過位線36從感測模塊流入存儲(chǔ)器 單元10的漏極，并從源極14流出，然后穿過源極線34流至大地。在集成電路芯片中， 存儲(chǔ)器陣列中各單元的源極全部連在一起作為源極線34的多條支路，源極線34連接至存儲(chǔ)器芯片的某外部接地焊盤(例如Vss焊盤)。即便當(dāng)使用金屬條帶降低源極線的 電阻時(shí)，在存儲(chǔ)器單元的源電極與接地焊盤之間仍存在有限的電阻R。通常，接地環(huán) 路電阻R為50Q左右。對于正被并列感測的整個(gè)存儲(chǔ)器頁面而言，流經(jīng)源極線34的總電流為所有傳導(dǎo) 電流之和，即/70產(chǎn)/7+/2+...+// 。通常，每個(gè)存儲(chǔ)器單元所具有的傳導(dǎo)電流均取決于編 程到其電荷存儲(chǔ)元件內(nèi)的電荷數(shù)量。對于存儲(chǔ)器單元的給定控制柵極電壓，少量的電 荷即會(huì)產(chǎn)生相對較高的傳導(dǎo)電流(參見圖4)。當(dāng)存儲(chǔ)器單元的源電極與接地焊盤之間 存在有限電阻時(shí)，電阻兩端的電壓降由V&。p—ro7R得出。舉例而言，如果4,256條位線分別以l[iA的電流同時(shí)放電，則源極線的電壓降將 等于4000條線xl^A/每條線x50Q^o.2伏。在感測存儲(chǔ)器單元的閾電壓時(shí)，所述源極 線偏壓將導(dǎo)致0.2伏的感測誤差。圖7B顯示源極線電壓降所引起的存儲(chǔ)器單元閾電壓電平誤差。提供至存儲(chǔ)器單 元10的控制柵極30的閾電壓Vt是相対于GND。然而，存儲(chǔ)器單元所承受的有效電 壓vt是其控制柵極30與源極14之間的電壓差。在所提供的Vt與有效vt之間存在 約V&。p的差值(忽略從源極14到源極線的較小電壓降影響)。在感測存儲(chǔ)器單元的閾 電壓時(shí)，所述V^p或源極線偏壓將會(huì)導(dǎo)致例如0.2伏的感測誤差。所述偏壓不能容易 地消除，因?yàn)槠渚哂袛?shù)據(jù)相關(guān)性，即取決于所述頁面存儲(chǔ)器單元的存儲(chǔ)狀態(tài)。根據(jù)本發(fā)明的一個(gè)方面，利用具有多遍感測性能及技術(shù)的讀取/寫入電路來實(shí)現(xiàn)降 低源極線偏壓的方法。每一遍均有助于識(shí)別并關(guān)閉其傳導(dǎo)電流高于給定分界電流值的
存儲(chǔ)器單元。通常，通過每一遍感測，給定的分界電流值漸近收斂于常規(guī)單遍感測的 斷點(diǎn)電流值。通過此種方式，由于更高電流單元己被關(guān)閉，因而后續(xù)遍中的感測會(huì)更 少受到源極線偏壓的影響。
圖8顯示4狀態(tài)存儲(chǔ)器的存儲(chǔ)器單元頁面的實(shí)例性群體分布。每個(gè)存儲(chǔ)器狀態(tài)群 集均在彼此清楚分離的傳導(dǎo)電流IsD范圍內(nèi)進(jìn)行編程。舉例而言，斷點(diǎn)381是兩個(gè)分 別代表存儲(chǔ)器狀態(tài)"1"和"2"的群集之間的分界電流值。在常規(guī)的單遍式感測中， 存儲(chǔ)器狀態(tài)"2"的必要條件是其具有小于斷點(diǎn)381的傳導(dǎo)電流。在圖8中，假如沒有
源極線偏壓，則相對于所提供的閾電壓VT的群體分布將由帶有實(shí)線的曲線給出。然而，
由于源極線偏壓的誤差，每個(gè)存儲(chǔ)器單元在其控制柵極處的閾電壓均會(huì)因所述源極線 偏壓而升高。此意味著需要施加更高的控制柵極電壓來補(bǔ)償所述偏壓。在圖8中，源 極線偏壓致使所述分布(虛線)向更高的所提供的Vt偏移。對于更高存儲(chǔ)器狀態(tài)(更 低的電流)，偏移將會(huì)更大。如果斷點(diǎn)381是設(shè)計(jì)用于無源極線誤差的情形，則源極線 誤差的存在將使?fàn)顟B(tài)"l"的具有傳導(dǎo)電流的尾端的某些部分出現(xiàn)在非導(dǎo)通區(qū)域中，此 意味著高于斷點(diǎn)381。此將致使某些"1"狀態(tài)(傳導(dǎo)較強(qiáng))會(huì)被錯(cuò)誤地界定為"2" 狀態(tài)(傳導(dǎo)較弱)。
舉例而言，所述多遍式感測可構(gòu)建為兩遍(j-l至2)。在第一遍之后，識(shí)別出傳 導(dǎo)電流高于斷點(diǎn)381的那些存儲(chǔ)器單元并通過關(guān)斷其傳導(dǎo)電流而將其清除。 一種關(guān)斷 其傳導(dǎo)電流的較佳方式是將其位線的漏極電壓設(shè)定為地電平。仍然參看圖7A，此將有
效地清除由斷點(diǎn)381界定的所有更高電流狀態(tài)，從而得到低得多的iTOT并由此得到低
得多的V&。p。在第二遍(j=2)中，由于導(dǎo)致源極線偏壓的高電流狀態(tài)被清除，因而用 虛線表示的分布將接近于用實(shí)線表示的分布。因此使用斷點(diǎn)381作為分界電流值的感 測將不會(huì)把"1"狀態(tài)誤當(dāng)作"2"狀態(tài)。
與常規(guī)的單遍式方式相比，所述雙遍式方式會(huì)相當(dāng)大地降低將某些"1"單元誤 識(shí)別為"2"或更高單元的可能性。
也設(shè)想多于兩遍，然而隨著遍數(shù)的增加所獲得的回報(bào)將減弱。此外，每一遍可具 有相同的分界電流，或者隨著每一連續(xù)的遍，所用分界電流收斂于在常規(guī)單遍感測中 通常所用的斷點(diǎn)。
圖9為流程圖，其顯示一種根據(jù)本發(fā)明一個(gè)實(shí)施例用于降低源極線偏壓的多遍式 感測方法。
步驟400:對于存儲(chǔ)器單元頁面，首先將一操作組的存儲(chǔ)器單元設(shè)定為等于所述
存儲(chǔ)器單元頁面。
步驟410:開始多遍感測j-l至N。
步驟420:設(shè)定分界電流值Ic (j)，其中在第一遍>1之后，I。 (j)小于或等于前 一遍j-l的值，即Io (j) (j-l)。
步驟430:確定所述操作組中其傳導(dǎo)電流高于分界電流值Io (j)的那些存儲(chǔ)器單元。
步驟440:禁止其傳導(dǎo)電流高于分界電流值I。 (j)的存儲(chǔ)器單元中的電流進(jìn)一步 流動(dòng)。
步驟450:將所述操作組的存儲(chǔ)器單元設(shè)定為等于其傳導(dǎo)電流尚未被禁止的其余 存儲(chǔ)器單元。如果j〈N，則返回步驟410，否則繼續(xù)進(jìn)行至步驟460。 步驟460:讀出所述存儲(chǔ)器單元頁面的狀態(tài)。 步驟470:結(jié)束。
圖10為示意圖，其顯示本發(fā)明較佳實(shí)施例的多遍式感測模塊。 多遍式感測模塊380通過所耦合的位線36來感測存儲(chǔ)器單元10的傳導(dǎo)電流。其 具有可選擇性連接多個(gè)元件的感測節(jié)點(diǎn)481。首先，隔離晶體管482在由信號(hào)BLS啟 用后將位線36連接至感測節(jié)點(diǎn)381。預(yù)充電電路484耦合至感測節(jié)點(diǎn)481。預(yù)充電電 路484在被啟用后會(huì)使位線電壓達(dá)到適于進(jìn)行感測的預(yù)定漏極電壓。同時(shí)，所述存儲(chǔ) 器單元的控制柵極設(shè)定為對應(yīng)于所考慮的給定存儲(chǔ)器狀態(tài)的預(yù)定閾電壓VT (i)。此將 引起在存儲(chǔ)器單元10內(nèi)流動(dòng)的源極-漏極傳導(dǎo)電流，其可自所耦合的位線36感測出。 當(dāng)所述存儲(chǔ)器單元的源極與漏極之間存在標(biāo)稱電壓差時(shí)，所述傳導(dǎo)電流是編程至所述 存儲(chǔ)器單元內(nèi)的電荷及所施加VT (i)的函數(shù)。
此后，讀出放大器390連接至所述感測節(jié)點(diǎn)以感測存儲(chǔ)器單元10中的傳導(dǎo)電流。 單元電流鑒別器394用作電流電平鑒別器或比較器。其確定傳導(dǎo)電流是高于還是低于 給定的分界電流值Io (j)。如果其高于I。 (j),則鎖存器396被設(shè)定為預(yù)定狀態(tài)。下拉 電路486會(huì)響應(yīng)鎖存器396被設(shè)定為預(yù)定狀態(tài)(例如INV變?yōu)閒flGH)而激活。此會(huì) 將感測接點(diǎn)481并由此將所連接位線36下拉至接地電壓。無論控制柵極電壓如何，此 均將禁止存儲(chǔ)器單元10中傳導(dǎo)電流的流動(dòng)，因?yàn)樵谄湓礃O與漏極之間將不存在電壓 差。
通常，將存在正由對應(yīng)數(shù)量的多遍式感測模塊380操作的存儲(chǔ)器單元頁面。
頁面控制器498為每一感測模塊提供控制及定時(shí)信號(hào)。在一個(gè)實(shí)施例中，將頁面 控制器498構(gòu)建為圖6A所示控制電路310中狀態(tài)機(jī)312的一部分。在另一實(shí)施例中， 所述頁面控制器為讀取/寫入電路370的一部分。頁面控制器498使每一多遍式感測模 塊380循環(huán)經(jīng)過預(yù)定的遍數(shù)(j-l至N)并還為每一遍提供預(yù)定的分界電流值Io (j)。 如在下文中結(jié)合圖13可以看出，分界電流值還可被構(gòu)建為感測時(shí)間周期。在最末遍后， 頁面控制器498用信號(hào)NCO啟用傳輸柵極488，以將感測接點(diǎn)481的狀態(tài)作為所感測 數(shù)據(jù)讀取至讀出總線499?？傆?jì)，將從所有多遍式模塊380讀出感測資料頁面。
圖ll為流程圖，其顯示圖10所示多遍式感測模塊的操作。
步驟400:對于具有分別耦合至其的位線的存儲(chǔ)器單元頁面，首先將一操作組的 存儲(chǔ)器單元設(shè)定為等于所述存儲(chǔ)器單元頁面。
步驟402:將所述操作組的存儲(chǔ)器單元的各位線充電至預(yù)定的電壓范圍內(nèi)。
步驟410:開始多遍感測j-l至N。
步驟412:從所述操作組的存儲(chǔ)器單元的處于預(yù)定電壓范圍內(nèi)的各個(gè)位線開始。
步驟420:設(shè)定分界電流值Io (j)，其中在第一遍j〉l之后，IQ (j)小于或等于前 —遍j-l中的值，即Iq (j)《Io (j-l)。步驟430:確定所述操作組中其傳導(dǎo)電流高于分界電流值Io (j)的那些存儲(chǔ)器單元。步驟440:禁止其傳導(dǎo)電流高于分界電流值Io (j)的那些存儲(chǔ)器單元中的電流進(jìn)一步流動(dòng)。步驟452:將所述操作組的存儲(chǔ)器單元設(shè)定為等于其位線尚未被鎖存及拉至地電 平的其余存儲(chǔ)器單元。如果j〈N，則返回步驟410，否則繼續(xù)進(jìn)行至步驟460。 步驟460:感測所述存儲(chǔ)器單元頁面的狀態(tài)。 步驟470:結(jié)束。在位線-位線耦合控制情況下的感測圖12顯示三條相鄰位線及其之間的容性耦合效應(yīng)存儲(chǔ)器單元10-0具有兩個(gè)相鄰的存儲(chǔ)器單元10-1和10-2。類似地，三條相鄰的 位線36-0、 36-1及36-2分別耦合至所述三個(gè)存儲(chǔ)器單元。每個(gè)位線分別具有其自身電 容Cblo、 Cbu及Cbl2。相鄰位線對36-0與36-2具有互電容CBL02。相鄰位線對36-0與36-2具有互電容CBL02?？梢钥闯?，由于各電容的存在，可能會(huì)有各種電流支路。特定來說，由每一位線的自身電容所引起的電流將形成z'孤o^Cbl(^5^Vblo ，類似地，由相鄰位線對36-0和36-1所引起的交叉電流為 ^認(rèn)=CBL01fiM (Vbl『Vbli)，及,存儲(chǔ)器單元10-0的傳導(dǎo)電流為以上給出的單元電流為近似值，因?yàn)槠鋬H包括來自相鄰位線的成分。通常，對于 位線BLO，將還存在由左側(cè)的非相鄰位線所產(chǎn)生的電容C肌o3及由右側(cè)的非相鄰位線所產(chǎn)生的電容CBL04。類似地，在非相鄰位線BL1與BL2之間將存在互電容CBU2。這些電容將影響位移電流，這取決于每個(gè)電容器兩端變化的電壓。據(jù)估計(jì)，來自非相鄰 位線的成分達(dá)到來自相鄰位線的成分的10%。同時(shí)，由于感測模塊380耦合至位線(參見圖10)，因而其所感測到的電流為ZBi0，由于來自不同位線電容的電流成分，^c相同于fc^i。一種現(xiàn)有技術(shù)的解決方案是在感測存儲(chǔ)器單元且同時(shí)將相鄰單元的位線接地。存 儲(chǔ)器單元中的傳導(dǎo)電流是通過記錄經(jīng)所耦合位線的電容放電的速率來感測。因此，傳 導(dǎo)電流可根據(jù)位線電壓的變化速率得出。參看圖12，此意味著在正感測位線BLO 36-0
上的傳導(dǎo)電流的同時(shí)，將相鄰位線BL1 36-1上的電壓VBu及相鄰位線BL2 36-2上的 電壓VBU設(shè)定為零。通過關(guān)斷相鄰位線中的電流，會(huì)消除相鄰位線之間的串?dāng)_。然而， 由于此種現(xiàn)有技術(shù)感測會(huì)導(dǎo)致隨時(shí)間而變的Vbl『Vblo(0，且根據(jù)上文給出的方程式， BLO相對于地的自身電容變?yōu)镃見卯+C肌w+C^2。此種現(xiàn)有技術(shù)感測也未消除由非相 鄰位線所造成的位移電流，例如與C^m、 C^w及C^;2相關(guān)聯(lián)的位移電流。盡管所述 電流的量值較小，但卻可觀。
根據(jù)本發(fā)明的另一方面，存儲(chǔ)器裝置及其方法會(huì)實(shí)現(xiàn)對多個(gè)存儲(chǔ)器單元的并列感 測，同時(shí)使因位線-位線耦合所引起的誤差最小化。實(shí)質(zhì)上，耦合至多個(gè)存儲(chǔ)器單元的 多條位線的位線電壓受到控制以使得在正感測其傳導(dǎo)電流時(shí)，每個(gè)相鄰位線對之間的 電壓差基本上與時(shí)間無關(guān)。在施加了所述條件后，由各位線電容所引起的電流全部消 失，因?yàn)槠渚Q于隨時(shí)間而變的電壓差。因此，根據(jù)上述方程式，由于 [zkaw+zka rHkcd-0，因而從位線感測到的電流與單元的電流完全一致，例如iBLo與
icELL。
圖13A為流程圖，其顯示在降低位線-位線耦合的同時(shí)進(jìn)行感測的方法 步驟500:將位線耦合至存儲(chǔ)器單元頁面中的每個(gè)單元，以感測其傳導(dǎo)電流。 步驟510:將每一位線充電至處于預(yù)定電壓范圍內(nèi)的位線電壓。 步驟520:控制每一位線的位線電壓，以使每個(gè)相鄰位線對之間的電壓差基本上 與時(shí)間無關(guān)。
步驟530:在控制所述位線的同時(shí)，感測經(jīng)過每一位線的傳導(dǎo)電流。 步驟540:結(jié)束。
根據(jù)本發(fā)明的另一方面，盡管存在恒定電壓條件，感測電路及方法仍允許通過記 錄給定電容器的電壓變化速率來確定存儲(chǔ)器單元的傳導(dǎo)電流。
圖13B為流程圖，其顯示圖13A所示感測步驟530的更為詳細(xì)的實(shí)施例。
步驟532:在控制位線的同時(shí)，通過使用流經(jīng)每一位線的傳導(dǎo)電流改變給定電容 器兩端的電壓來感測所述傳導(dǎo)電流。
步驟534:根據(jù)所述給定電容器兩端電壓的變化速率來確定傳導(dǎo)電流。
圖14顯示實(shí)施本發(fā)明各個(gè)方面的較佳感測模塊。
感測模塊480包含位線隔離晶體管482、位線下拉電路486、位線電壓箝位器610、 讀出總線轉(zhuǎn)移柵極488及讀出放大器600。
在位線隔離晶體管482由信號(hào)BLS啟用后，感測模塊480可連接至存儲(chǔ)器單元 10的位線36。感測模塊480借助讀出放大器600感測存儲(chǔ)器單元10的傳導(dǎo)電流，并 將讀取結(jié)果鎖存為感測節(jié)點(diǎn)481處的數(shù)字電壓電平SEN2，并將其輸出至讀出總線499。
讀出放大器600實(shí)質(zhì)上包含第二電壓箝位器620、預(yù)充電電路640、鑒別器或比 較電路650及鎖存器660。鑒別器電路650包含專用電容器652。
感測模塊480類似于圖10中所示的多遍式感測模塊380。然而，在圖14中，將 預(yù)充電電路640構(gòu)建為具有將在下文中描述的弱上拉特性。此用作另一方式來識(shí)別所
述具有較高電流的單元以出于降低源極線偏壓誤差的目的而將其關(guān)斷。
感測模塊480還具有其它用于降低位線-位線耦合的特性。此通過在感測期間保持 位線電壓與時(shí)間無關(guān)來實(shí)現(xiàn)。此通過位線電壓箝位器610來實(shí)現(xiàn)。如下文所述，第二 電壓箝位器620保證位線電壓箝位器610在所有感測條件下均正常工作。同時(shí)，感測 不是通過現(xiàn)有技術(shù)中記錄因傳導(dǎo)電流所致的位線電容放電速率的方法來完成，而是通 過記錄由讀出放大器600所提供的專用電容器652的放電速率來完成。
感測模塊480的一個(gè)特性是在感測期間將恒定電壓源納入位線以避免位線-位線 耦合。此較佳由位線電壓箝位器610來實(shí)現(xiàn)。位線電壓箝位器610如同二極管箝位器 那樣操作，其中晶體管612與位線36串聯(lián)。其柵極被偏壓至髙于其閾電壓vt的等于 所期望位線電壓vbl的恒定電壓BLC。通過此種方式，其將位線與感測節(jié)點(diǎn)481隔離 開并為位線設(shè)定恒定電壓電平，例如所期望值Vbl=0.5至0.7伏。通常，將位線電壓 電平設(shè)定為如下電平其低至足以避免長預(yù)充電時(shí)間，而又高至足以避免大地噪聲及 其它因素。
讀出放大器600感測流過感測節(jié)點(diǎn)481的傳導(dǎo)電流并確定傳導(dǎo)電流是高于還是低 于預(yù)定值。讀出放大器將數(shù)字形式的所感測結(jié)果作為感測節(jié)點(diǎn)481處的信號(hào)SEN2輸 出至讀出總線499。
數(shù)字控制信號(hào)INV (其實(shí)質(zhì)上是信號(hào)SEN2的反相狀態(tài))也被輸出以用于控制下 拉電路486。在所感測傳導(dǎo)電流高于預(yù)定值時(shí)，INV將為HIGH (高)，同時(shí)SEN2將 為LOW (低)。所述結(jié)果通過下拉電路486得到加強(qiáng)。下拉電路486包含受控制信號(hào) INV控制的n-晶體管487。
感測模塊480的操作和定時(shí)將參考圈14及時(shí)序圖15 (A) -15 (K)來加以說明。 圖15 (A) -15 (K)劃分為階段(1) - (9)。
階段(0):設(shè)置
感測模塊480通過啟用信號(hào)BLS (圖15 (A) (O))連接至位線36。電壓箝位器 由BLC啟用。(圖15 (B) (O))預(yù)充電電路640由控制信號(hào)FLT (圖15 (C) (O)) 啟用以作為有限電流源。
階段(1):受控預(yù)充電
讀出放大器600是由將信號(hào)INV經(jīng)由晶體管658拉至地電平的復(fù)位信號(hào)RST(圖 15 (D) (l))進(jìn)行初始化。因此在復(fù)位后，INV被設(shè)定為LOW。同時(shí)，p-晶體管663 將互補(bǔ)信號(hào)LAT拉至Vdd或HIGH (圖15 (F) (l))。
隔離柵極630由n晶體管634構(gòu)成，其受信號(hào)LAT控制。因此在復(fù)位之后，所述 隔離柵極經(jīng)啟用以將感測節(jié)點(diǎn)481連接至讀出放大器的內(nèi)部感測節(jié)點(diǎn)631，且信號(hào) SEN2將與內(nèi)部感測節(jié)點(diǎn)631處的信號(hào)SEN相同。
預(yù)充電電路640通過內(nèi)部感測節(jié)點(diǎn)631及感測節(jié)點(diǎn)481對位線36預(yù)充電預(yù)定的 時(shí)間周期。此將使位線達(dá)到適于感測其中的傳導(dǎo)狀態(tài)的最佳電壓。
預(yù)充電電路640包含受控制信號(hào)FLT ("FLOAT")控制的上拉p-晶體管642。位
線36將被上拉至由位線電壓箝位器610設(shè)定的所期望位線電壓。上拉速率將取決于位 線36中的傳導(dǎo)電流。傳導(dǎo)電流越小，上拉越快圖15 (Hl) -15 (H4)分別顯示傳導(dǎo)電流為700nA、 400nA、 220nA及40nA的 存儲(chǔ)器單元的位線電壓。如果關(guān)斷其傳導(dǎo)電流高于預(yù)定值的存儲(chǔ)器單元且消除其對源極線偏壓的影響，則 由源極線偏壓所引起的感測誤差將會(huì)最小化，在前文中己結(jié)合圖7-11對此進(jìn)行了闡述。根據(jù)本發(fā)明的另一方面，預(yù)充電電路640構(gòu)建成具備兩種功能。 一個(gè)功能是將位 線預(yù)充電至最佳感測電壓。另一功能是幫助識(shí)別傳導(dǎo)電流高于預(yù)定值的那些存儲(chǔ)器單 元以供進(jìn)行D.C.(直流)感測，以消除其對位線偏壓的影響。D.C.感測是通過提供預(yù)充電電路來實(shí)現(xiàn)的，所述預(yù)充電電路的行為如同電流源以 向位線提供預(yù)定電流。用于控制p-晶體管642的信號(hào)FLT可"編程"流經(jīng)預(yù)充電電路 640的預(yù)定電流。舉例而言，F(xiàn)LT信號(hào)可由電流鏡產(chǎn)生，其中將基準(zhǔn)電流設(shè)定為500nA。 當(dāng)p-晶體管642構(gòu)成電流鏡中的鏡像支路時(shí)，其也將于其中具有相同的500nA投擲。圖15 (II) -15 (14)顯示4個(gè)實(shí)例性位線上的電壓，所述實(shí)例性位線分別連接至 具有傳導(dǎo)電流700nA、 400nA、 220nA及40nA的存儲(chǔ)器單元。舉例而言，當(dāng)預(yù)充電電 路640為具有限值500nA的電流源時(shí)，傳導(dǎo)電流超出500nA的存儲(chǔ)器單元的位線電荷 的泄漏速率將快于累積速率。因此，對于傳導(dǎo)電流為700nA的位線，其電壓或內(nèi)部感 測節(jié)點(diǎn)631處的信號(hào)SEN將保持接近0伏(圖15 (II) (l))。反之，如果存儲(chǔ)器單元 的傳導(dǎo)電流低于500nA，則預(yù)充電電路640將開始對位線進(jìn)行充電，因而其電壓將開 始朝所箝位的位線電壓(例如由電壓箝位器610設(shè)定為0.5伏)上升。(圖15 (12) (1) -15(14)(1))。相應(yīng)地，內(nèi)部感測節(jié)點(diǎn)631將保持接近于0伏或上拉至Vdd(圖15(G))。 通常，傳導(dǎo)電流越小，位線電壓即越快地充電至所箝位的位線電壓。因此，通過在受 控預(yù)充電階段之后檢查位線的電壓，即可能識(shí)別出所連接的存儲(chǔ)器單元的傳導(dǎo)電流是 髙于還是低于預(yù)定電平。階段(2): D.C.鎖存&從后續(xù)感測中移除高電流單元在受控預(yù)充電階段之后，開始初始D.C.高電流感測階段，其中由鑒別器電路650 感測信號(hào)SEN。所述感測會(huì)識(shí)別所述傳導(dǎo)電流高于預(yù)定電平的存儲(chǔ)器單元。鑒別器電 路650包含兩個(gè)串聯(lián)p-晶體管654及656，所述兩個(gè)串聯(lián)p-晶體管654及656用作用 于寄存信號(hào)INV的節(jié)點(diǎn)657的上拉晶體管。p-晶體管654通過讀取選通信號(hào)STB變?yōu)?LOW來啟用，而p-晶體管656通過內(nèi)部感測節(jié)點(diǎn)631處的信號(hào)SEN變?yōu)長OW來啟 用。如前文所述，高電流單元將使信號(hào)SEN接近于O伏或至少不能使其位線預(yù)充電到 高至足以關(guān)斷p-晶體管656。舉例而言，若將弱上拉限定于500nA的電流，則將不能 上拉傳導(dǎo)電流為700nA (圖15 (Gl) (2))的單元。當(dāng)STB選通LOW來鎖存時(shí)，節(jié) 點(diǎn)657處的INV會(huì)上拉至Vdd。此將把鎖存電路660設(shè)置為INV為HIGH、且LAT為 LOW (圖15 (HI) (2))。在INV為HIGH且LAT為LOW時(shí)，隔離柵極630被禁用，且感測節(jié)點(diǎn)481與
內(nèi)部感測節(jié)點(diǎn)631被隔斷。同時(shí)下拉電路486將位線36 (圖15 (II) (2))拉至地電 平。此將有效地關(guān)斷位線中的任何傳導(dǎo)電流，從而消除其對源極線偏壓的影響。
因此，在感測模塊480的一個(gè)較佳實(shí)施方案中，采用有限電流源預(yù)充電電路。此 會(huì)提供一種附加或替代的方式(D.C.感測)來識(shí)別載送高電流的位線并將其關(guān)斷，以 使后續(xù)感測中的源極線偏壓誤差最小化。
在另一實(shí)施例中，預(yù)充電電路并非專門經(jīng)組態(tài)用于幫助識(shí)別高電流位線，而是最 佳化成用于在存儲(chǔ)器系統(tǒng)可得到的最大電流容差內(nèi)盡可能快地對位線進(jìn)行上拉及預(yù)充 電。
階段(3):恢復(fù)/預(yù)充電
在感測例如位線36等此前尚未受到下拉的位線中的傳導(dǎo)電流之前，由信號(hào)FLT 激活預(yù)充電電路以將內(nèi)部感測節(jié)點(diǎn)631預(yù)充電至Vdd (圖15 (C) (3)及圖15 (12) (3) -15 (14) (3))。
階段(4):第一次A.C.檢測
就感測節(jié)點(diǎn)浮動(dòng)且其電壓在電流感測(A.C.或交流感測)過程中變化而言，此后 的操作類似于結(jié)合圖10-11所述的多遍式感測。圖14中的改進(jìn)在于在位線電壓保持 恒定的條件下進(jìn)行感測，以避免位線-位線耦合。
在較佳實(shí)施例中，通過確定浮動(dòng)內(nèi)部感測節(jié)點(diǎn)631處的電壓降來執(zhí)行A.C.(交流) 感測。此通過鑒別器或比較電路650使用耦合至內(nèi)部感測節(jié)點(diǎn)631的電容器CSA 652 并考慮傳導(dǎo)電流對其進(jìn)行放電的速率來實(shí)現(xiàn)。在集成電路環(huán)境中，電容器652通常使 用晶體管來構(gòu)建。其具有可經(jīng)選擇以用于進(jìn)行最佳電流確定的預(yù)定電容，例如30fF。 分界電流值可通過適當(dāng)調(diào)節(jié)放電周期進(jìn)行設(shè)定，其通常處于100-1000nA的范圍內(nèi)。
鑒別器電路650感測內(nèi)部感測節(jié)點(diǎn)631中的信號(hào)SEN。在每次感測之前，內(nèi)部感 測節(jié)點(diǎn)631處的信號(hào)SEN均由預(yù)充電電路640上拉至Vdd。此將把電容器652兩端的 電壓初始設(shè)定為零。
在讀出放大器600做好感測準(zhǔn)備時(shí)，預(yù)充電電路640通過FLT變?yōu)镠IGH而被禁 用(圖15 (C) (4))。第一感測周期T1通過確定選通信號(hào)S1TB來設(shè)定。在所述感測 期間，由導(dǎo)通的存儲(chǔ)器單元引起的傳導(dǎo)電流將對電容器進(jìn)行放電。隨著電容器652通 過位線36中傳導(dǎo)電流的泄放作用而進(jìn)行放電，SEN將從Vdd降低。圖15(G2)-15(G4) 分別顯示SEN信號(hào)，其對應(yīng)于分別連接至其傳導(dǎo)電流為400nA、 220nA及40nA的存 儲(chǔ)器單元的剩余三個(gè)實(shí)例性位線。對于傳導(dǎo)電流更高的存儲(chǔ)器單元，SEN會(huì)降低得更 快。
階段(5):第一次A.C.鎖存及從后續(xù)感測中移除更高電流單元 在第一個(gè)預(yù)定感測周期結(jié)束時(shí)，SEN將已降低至某一電壓，所述電壓取決于位線 36中的傳導(dǎo)電流(圖15 (G2) (4) -15 (G4) (4))。舉例而言，將所述第一階段期間 的分界電流設(shè)定為300nA。電容器CsA652、感測周期Tl及p-晶體管656的閾電壓使 對應(yīng)于高于分界電流(例如300nA)的傳導(dǎo)電流的信號(hào)SEN降到低至足以導(dǎo)通鑒別器
電路650中的晶體管656。當(dāng)鎖存信號(hào)STB選通LOW時(shí)，輸出信號(hào)INV將被拉至 HIGH,且將由鎖存器660鎖存(圖15 (E) (5)及圖15 (H2))。反之，對應(yīng)于低于 分界電流的傳導(dǎo)電流的信號(hào)SEN將產(chǎn)生不能導(dǎo)通晶體管656的信號(hào)SEN。在此種情況 下，鎖存器660將保持不變，在此種情形中，LAT保持為HIGH (圖15 (H3)及15 (H4))。由此可以看出，鑒別器電路650可有效地確定位線36中的傳導(dǎo)電流相對于 由所述感測周期所設(shè)定的基準(zhǔn)電流的值。讀出放大器600也包含第二電壓箝位器620，其作用是使晶體管612的漏極電壓 保持足夠高，以使位線電壓箝位器610正常操作。如前文所述，位線電壓箝位器610 將位線電壓箝位至預(yù)定值vbl，例如0.5伏，此將需要將晶體管612的柵極電壓BLC 設(shè)定為VBl+Vt (其中VT為晶體管612的閾電壓)、并使連接至感測節(jié)點(diǎn)481的漏極高 于源極，即信號(hào)SEN2>VBL。特定來說，在己知電壓箝位器610和620的構(gòu)造的條件 下，SEN2應(yīng)不高于(LAT-VT)或(BLX-Vt)中的較小值，并且SEN應(yīng)不低于所述 值。在感測過程中，隔離柵極630處于穿通模式。然而，在感測期間，內(nèi)部感測節(jié)點(diǎn) 631處的信號(hào)SEN的電壓從Vdd降低。第二電壓箝位器620會(huì)防止SEN降低至(LAT-VT) 或(BLX-VT)中的較低值。此通過受信號(hào)BLX控制的n-晶體管612來實(shí)現(xiàn)，其中BLX =VBL+2VT (圖15 (F))。因此，通過電壓箝位器610及620的作用，位線電壓V肌 在感測期間保持恒定，例如保持為約0.5伏。使用專用電容器652替代現(xiàn)有技術(shù)中所使用的位線電容來測量電流會(huì)具有多方面 的優(yōu)點(diǎn)。首先，其會(huì)使位線變?yōu)楹銐涸?，由此避免了位線-位線串?dāng)_。其次，專用電容 器652使得能夠選擇對感測而言最佳的電容。舉例而言，與約為2pF的位線電容相比， 其可具有約為30fF的電容。較小的電容可提高感測速率，因?yàn)槠浞烹娸^快。最后，與 使用位線電容的現(xiàn)有技術(shù)方法相比，根據(jù)專用電容進(jìn)行感測會(huì)使感測電路獨(dú)立于存儲(chǔ) 器架構(gòu)。在另一實(shí)施例中，對電流的確定是通過與基準(zhǔn)電流進(jìn)行比較來實(shí)現(xiàn)，所述基準(zhǔn)電 流可由基準(zhǔn)存儲(chǔ)器單元的傳導(dǎo)電流提供。此可通過將比較電流作為電流鏡的一部分來 實(shí)現(xiàn)。所述電流確定LAT的輸出由鎖存電路660鎖存。所述鎖存電路由晶體管661 、662、 663及664連同晶體管666和668構(gòu)成一設(shè)定/復(fù)位鎖存器。p-晶體管666受控于信號(hào) RST (RESET (復(fù)位))，而n-晶體管668受信號(hào)STB (STROBE (選通)或SET*)控 制。一般來說，將有存儲(chǔ)器單元頁面受到對應(yīng)數(shù)量的多遍式感測模塊480的操作。對 于傳導(dǎo)電流高于第一分界電流電平的存儲(chǔ)器單元，其LAT信號(hào)將被鎖存為LOW。此 又將激活位線下拉電路486將對應(yīng)位線下拉至地電平，由此關(guān)斷其電流。階段(6):恢復(fù)/預(yù)充電在對例如位線36等此前尚未受到下拉的位線中的傳導(dǎo)電流進(jìn)行下一次感測之前， 由信號(hào)FLT激活預(yù)充電電路來將內(nèi)部感測節(jié)點(diǎn)631預(yù)充電至Vdd (圖15 (C) (6)及
圖15 (13) (6) -15 (14) (6))。 階段(7):第二次感測
在讀出放大器600做好感測準(zhǔn)備時(shí)，預(yù)充電電路642通過FLT變?yōu)镠IGH而被禁 用(圖15 (C) (7))。通過確定選通信號(hào)STB來設(shè)定第二感測周期T2。
在所述感測期間，傳導(dǎo)電流(如存在)將對電容器進(jìn)行放電。隨著電容器652通 過位線36中傳導(dǎo)電流的泄放作用而放電，SEN將自Vdd降低。
根據(jù)前述實(shí)例，傳導(dǎo)電流高于300nA的存儲(chǔ)器單元已在先前的階段中識(shí)別出并關(guān) 斷。圖15(G3)(7)及15(G4)(7)分別顯示對應(yīng)于2個(gè)分別連接至傳導(dǎo)電流為220nA 及40nA的存儲(chǔ)器單元的實(shí)例性位線的SEN信號(hào)。
階段(8):第二次感測鎖存
在第二預(yù)定感測周期T2結(jié)束時(shí)，SEN將已降低至某一電壓，所述電壓取決于位 線36中的傳導(dǎo)電流(圖15 (G3) (7) -15 (G4) (7))。舉例而言，在所述第二階段期 間將分界電流設(shè)定為100nA。在此種情況下，傳導(dǎo)電流為220nA的存儲(chǔ)器單元的LAT 將被鎖存為LOW (圖15 (H3) (7))，其位線隨后將被拉至地電平(圖15 (13) (7))。 相反，傳導(dǎo)電流為40nA的存儲(chǔ)器單元將對預(yù)設(shè)為LATHIGH的鎖存器狀態(tài)沒有影響。
階段(9):讀出至總線
最后，在感測階段中，轉(zhuǎn)移柵極488處的控制信號(hào)NCO允許將所鎖存信號(hào)SEN2 讀出至讀出總線499 (圖15 (J)及15 (K))。
頁面控制器(例如也在圖10中顯示的頁面控制器398)為每個(gè)感測模塊提供控制 及定時(shí)信號(hào)。
如從圖15 (II) -15 (14)中可以看出，在每個(gè)感測周期期間，位線電壓保持恒定。 因此，根據(jù)前文的論述，容性位線-位線耦合得以消除。
圖14中所示的感測模塊480為其中執(zhí)行三遍式感測的較佳實(shí)施例。前兩遍用于 識(shí)別并關(guān)斷較高電流存儲(chǔ)器單元。在已消除作用于源極線偏壓的較高電流成分之后， 最后一遍能夠更為準(zhǔn)確地感測傳導(dǎo)電流范圍較低的單元。
在其它實(shí)施例中，利用D.C.及A.C.遍的不同組合來實(shí)施感測操作。某些實(shí)施例甚 至僅使用兩遍或更多遍A.C.感測。對于不同遍而言，每次所使用的分界電流值可相同， 或朝在最終遍中所用的分界電流漸近收斂。
對由鄰近浮動(dòng)?xùn)艠O耦合引入的誤差的管控
如前文所述，高密度集成電路、非易失性存儲(chǔ)裝置所固有的另一種誤差是由鄰近 浮動(dòng)?xùn)艠O的耦合所引起。各存儲(chǔ)器單元的緊密接近造成來自相鄰單元的電荷元件的場 干擾。根據(jù)本發(fā)明的另一方面，由此等干擾所導(dǎo)致的誤差可通過使每個(gè)單元在編程與 讀取之間的場環(huán)境變化最小化而減至最小。此通過對其頁面中所有鄰近存儲(chǔ)器單元一 起進(jìn)行編程來實(shí)現(xiàn)。由于各個(gè)存儲(chǔ)器單元及其鄰近單元一起進(jìn)行編程，因而此可確保 各個(gè)單元在被編程至被讀取期間所經(jīng)受的場環(huán)境變化最小。
此與在現(xiàn)有技術(shù)中分別編程偶數(shù)頁面和奇數(shù)頁面的情形相反。在所述情況下，在
已對偶數(shù)頁面的存儲(chǔ)器單元進(jìn)行編程后，當(dāng)用用一組不同的數(shù)據(jù)對奇數(shù)頁面進(jìn)行編程 時(shí)，由奇數(shù)頁面中其相鄰存儲(chǔ)器單元產(chǎn)生的場可能已發(fā)生劇烈變化。
如前文所述，"頁面"中同時(shí)得到編程或讀取的存儲(chǔ)器單元的數(shù)量可能因主機(jī)系 統(tǒng)所發(fā)送或請求的數(shù)據(jù)大小而異。因此，有多種方式用于編程耦合至單一字線的存儲(chǔ) 器單元，例如(1)分別編程偶數(shù)位線及奇數(shù)位線，其可包含上頁面編程及下頁面編 程，(2)編程所有位線("所有位線編程")，或(3)分別編程左頁面或右頁面中的所 有位線，其可包含右頁面編程及左頁面編程。
在現(xiàn)有的非易失性存儲(chǔ)裝置中，由相同字線連接的一行存儲(chǔ)器單元被組態(tài)為兩個(gè) 交錯(cuò)的頁面。其中一個(gè)頁面由偶數(shù)列的存儲(chǔ)器單元組成，另一頁面由奇數(shù)列的存儲(chǔ)器 單元組成。偶數(shù)頁面和奇數(shù)頁面被分別進(jìn)行感測和編程。如前文所述，此因需要控制 位線-位線耦合而成為必需。因此，較佳在對另外一組位線進(jìn)行讀取/寫入操作時(shí)將交 錯(cuò)的位線接地。
然而，如前文所述，所述交錯(cuò)頁面架構(gòu)至少有三個(gè)方面的缺點(diǎn)。首先，其需要額 外的多路復(fù)用電路。第二，其性能較慢。為完成對通過字線連接的或位于行中的存儲(chǔ) 器單元的讀取或編程，需要兩次讀取或兩次編程操作。第三，其在降低例如來自相鄰
電荷存儲(chǔ)元件的耦合等其它干擾影響方面也非最佳。 所有位線的編程
如結(jié)合圖12-15所述，本發(fā)明使人們可控制位線-位線耦合。因此，在感測或編程 驗(yàn)證期間不需要將交錯(cuò)的位線接地，由此降低了對具有非鄰接存儲(chǔ)器單元的偶數(shù)頁面 或奇數(shù)頁面的操作要求并提高了驗(yàn)證操作速率。
根據(jù)本發(fā)明的另一方面，在位線-位線耦合得到控制的同時(shí)，并列地對鄰接的存儲(chǔ) 器單元頁面進(jìn)行編程。此將使來自相鄰浮動(dòng)?xùn)艠O的外部場影響最小化。
圖6A、圖10及圖14中所示感測模塊較佳地構(gòu)建于經(jīng)組態(tài)以實(shí)施所有位線感測 的存儲(chǔ)器架構(gòu)中。換句話說，位于行中的鄰接存儲(chǔ)器單元可分別連接至感測模塊，以 執(zhí)行并列感測。此一存儲(chǔ)器架構(gòu)在同在申請中且共同受讓的第10/254， 483號(hào)美國專 利申請案中也得到了揭示，所述專利申請案由Raul-Adrian Cernea于2002年9月24 日提出申請，其名稱為"高度緊湊的非易失性存儲(chǔ)器及其方法(Highly Compact Non-Volatile Memory And Method Thereof)"。
所述專利申請案的全部揭示內(nèi)容以引用方式納入本文中。
圖16A為流程圖，其顯示可降低由鄰近浮動(dòng)?xùn)艠O耦合所引起的誤差的編程及讀取 方法。
步驟700:以可使各個(gè)單元在上一次編程驗(yàn)證與一后續(xù)讀取期間所經(jīng)歷的有效電 場的差別最小化的方式并列地編程及驗(yàn)證存儲(chǔ)器單元頁面。 步驟710:結(jié)束。
圖16B為流程圖，其顯示圖16A所示發(fā)明性步驟的較佳實(shí)施例。 步驟730:形成鄰接存儲(chǔ)器單元的頁面。
步驟740:并列地編程及驗(yàn)證所述存儲(chǔ)器單元頁面。 步驟750:然后，讀取所述存儲(chǔ)器單元頁面 步驟760:結(jié)束。對左頁面及右頁面進(jìn)行編程圖17顯示存儲(chǔ)器陣列，所述存儲(chǔ)器陣列類似于圖6A及圖6B所示，只是其架構(gòu) 將每一行的存儲(chǔ)器單元組織成存儲(chǔ)器單元的左頁面301及存儲(chǔ)器單元的右頁面302。 每頁面均由多個(gè)鄰接的存儲(chǔ)器單元組成。舉例而言，每個(gè)頁面可具有4,256個(gè)單元。 在較佳實(shí)施例中，分別對左頁面及右頁面進(jìn)行編程。為使所述兩個(gè)獨(dú)立頁面之間的交 互作用最小化，在對一個(gè)頁面進(jìn)行編程時(shí)，將另一頁面的所有位線接地。同時(shí)，由于 每一頁面均鄰接，因此會(huì)降低在編程期間的相鄰浮動(dòng)?xùn)艠O耦合。所選位線到地電平的受控鎖存在前文中已根據(jù)圖7-ll及圖15對多遍式感測進(jìn)行了闡述。特定來說，在對存儲(chǔ) 器單元頁面進(jìn)行并列感測時(shí)，將那些經(jīng)感測其電流狀態(tài)高于預(yù)定閾值的單元的位線鎖 存至地電平，以消除在對所述頁面存儲(chǔ)器單元進(jìn)行下一遍感測遍過程中其對源極線偏 壓誤差的作用。根據(jù)再一較佳實(shí)施例，經(jīng)感測其電流高于預(yù)定分界電平的存儲(chǔ)器單元的位線不必 在檢測之后立即接地。相反，對其進(jìn)行接地標(biāo)記或啟用。僅當(dāng)在已完成對所述頁面的 所有存儲(chǔ)器單元的檢測或感測之后，才將所有被標(biāo)記或啟用的位線鎖存至接地。通過 此種方式，將與鎖存接地的位線相關(guān)聯(lián)的可能的大電壓擺動(dòng)限制在感測操作之外的周 期內(nèi)。此將使鎖存至地的位線對仍在接受感測和檢測的所述頁面中的任何存儲(chǔ)器單元 的任何干擾影響減至最小。圖18顯示感測模塊的另一較佳實(shí)施例感測模塊480'與圖14中所示感測模塊480相似，只是增加了另一個(gè)與下拉電路 486串聯(lián)接地的接地控制開關(guān)550。所述布置有效地使位線36僅在下拉電路486及接 地控制開關(guān)550 二者均被啟用時(shí)方才下拉至地電平。接地控制開關(guān)550被顯示為n-晶 體管，其受其柵極處的信號(hào)GRS的控制。當(dāng)存儲(chǔ)器單元10經(jīng)檢測具有高于預(yù)定閾值 的傳導(dǎo)電流時(shí)，讀出放大器將產(chǎn)生鎖存為HIGH的INV信號(hào)。此將啟用下拉電路486。 在所述頁面的所有單元均已完成當(dāng)前遍的感測操作之后，頁面控制器498將確定fflGH GRS信號(hào)。通過此種方式，將所述頁面中所有其下拉電路己被啟用的位線在那一瞬間 下拉至地電平。圖19 (A)-圖19 (K)為圖18所示感測模塊的時(shí)序圖。特定來說，圖19 (Hl) 顯示定時(shí)信號(hào)GRS?？梢钥闯?，感測及鎖存發(fā)生在周期(2)、 (5)和(8)處，且信 號(hào)GRS是遠(yuǎn)在每一所述周期之后及之外得到確定，以使相應(yīng)位線的接地將不會(huì)干擾所 述感測及鎖存操作。圖20為流程圖，其顯示圖18所示感測模塊的操作。步驟700:對于存儲(chǔ)器單元頁面，首先將一操作組的存儲(chǔ)器單元設(shè)定為等于所述
存儲(chǔ)器單元頁面。
步驟710:步驟410:開始多遍感測j-l至N。
步驟720:設(shè)定分界電流值I。 (j)，其中在第一遍j〉l之后，I。 (j)小于或等于前 一遍j-l的值，即10 (j) SI。 (j-l)。
步驟730:確定所述操作組中傳導(dǎo)電流高于分界電流值Io (j)的那些存儲(chǔ)器單元。
步驟740:在所述操作組不再具有高于分界電流值Io (j)的傳導(dǎo)電流之后，禁止 傳導(dǎo)電流高于分界電流值Io (j)的那些存儲(chǔ)器單元中電流的進(jìn)一步流動(dòng)。
步驟750:將所述操作組的存儲(chǔ)器單元設(shè)定為等于其傳導(dǎo)電流尚未被禁止的其余 存儲(chǔ)器單元。如果j〈N，則返回步驟710，否則繼續(xù)進(jìn)行至步驟760。
步驟760:感測所述存儲(chǔ)器單元頁面的狀態(tài)。
步驟770:結(jié)束。
用于為多個(gè)讀出放大器提供基準(zhǔn)控制信號(hào)的基準(zhǔn)讀出放大器
為提高性能，對存儲(chǔ)器存儲(chǔ)單元頁面進(jìn)行并列讀取/寫入操作。舉例而言， 一頁面
可由4096個(gè)存儲(chǔ)器存儲(chǔ)單元組成，因此將要求相等數(shù)量的讀出放大器來進(jìn)行并列操作。
由于每個(gè)讀出放大器均需要準(zhǔn)確地感測存儲(chǔ)器存儲(chǔ)單元的傳導(dǎo)電流，因而較佳地 使其感測特性不受電源、運(yùn)行溫度及制造工藝變化的影響。
根據(jù)本發(fā)明的又一方面，使用具有可代表讀出放大器群體的特性的基準(zhǔn)讀出放大 器來跟蹤環(huán)境及系統(tǒng)變化并控制所述讀出放大器群體，以使其不受所述變化的影響。
圖21A示意性地顯示為讀出放大器群體提供基準(zhǔn)控制信號(hào)的基準(zhǔn)讀出放大器。群 體的讀出放大器600-1、 ...600-p并列操作。基準(zhǔn)讀出放大器600-R經(jīng)構(gòu)建以產(chǎn)生并提 供控制信號(hào)670，控制信號(hào)670可以是用于控制所述讀出放大器群體的控制信號(hào)的一 部存?；鶞?zhǔn)讀出放大器600-R盡管未必與所述讀出放大器群體中的典型成員相同，然 而其具有可代表所述群體中典型成員的特性。
圖21B顯示基準(zhǔn)讀出放大器，其提供兩個(gè)實(shí)例性基準(zhǔn)控制信號(hào)，例如BLX及STB。 在一個(gè)實(shí)施例中，基準(zhǔn)讀出放大器600-R包含用于輸出BLX信號(hào)的BLX信號(hào)發(fā)生器 680。類似地，基準(zhǔn)讀出放大器600-R包含用于輸出STB信號(hào)的STB信號(hào)發(fā)生器690。 所述信號(hào)已結(jié)合圖18中所示讀出放大器600進(jìn)行了闡述。特定來說，BLX信號(hào)用于 幫助將位線箝位于給定的電壓。類似地，STB信號(hào)用于時(shí)間感測，其由STB信號(hào)發(fā)生 器提供?？梢钥闯?，所述信號(hào)取決于讀出放大器中的電源電壓Vdd及n-晶體管的閾電 壓V^或p-晶體管的閾電壓Vtp。所述參數(shù)又對制造工藝及運(yùn)行溫度頗為敏感。通過 使所有讀出放大器均使用由基準(zhǔn)讀出放大器600-R提供的相同的經(jīng)校準(zhǔn)控制信號(hào)，會(huì) 使所述系統(tǒng)變化最小化。
首先對例如圖18中所示的典型讀出放大器的操作要求進(jìn)行說明，著重說明其對 Vdd及其晶體管的各閾電壓的依賴性。如前文所述，讀出放大器600實(shí)質(zhì)上根據(jù)存儲(chǔ)器 存儲(chǔ)單元10對給定電容器652進(jìn)行充電或放電的速率來測量所述存儲(chǔ)器存儲(chǔ)單元10
的傳導(dǎo)電流。此通過在節(jié)點(diǎn)631處感測信號(hào)SEN來實(shí)現(xiàn)。所述信號(hào)SEN控制p-晶體 管656的柵極。在進(jìn)行感測之前，由預(yù)充電電路640將SEN預(yù)充電至Vdd (HIGH)。 此將把電容器652兩端的電壓初始設(shè)定為零。在感測期間，存儲(chǔ)器存儲(chǔ)單元10的傳導(dǎo) 電流將對電容器進(jìn)行放電。SEN將因此以取決于所述傳導(dǎo)電流的速率從Vdd降低。在 對應(yīng)于基準(zhǔn)電流的預(yù)定感測周期之后，SEN將降低至某一可導(dǎo)通或不導(dǎo)通所述測量用 p-晶體管656的值。如果其降低至足以導(dǎo)通p-晶體管656，則將意味著傳導(dǎo)電流高于 基準(zhǔn)電流。反之，如果在感測周期結(jié)束時(shí)晶體管656未導(dǎo)通，則傳導(dǎo)電流低于基準(zhǔn)電 流。
由此可見，測量用p-晶體管656的鑒別電平主要取決于其閾電壓VTP的值。從圖 18中可以看出，可使測量用p-晶體管656導(dǎo)通的臨界電壓出現(xiàn)于SENVdd-VTP (其中 VrP為p-晶體管656的閾電壓)時(shí)。
關(guān)于BLX信號(hào)的操作要求，將注意力轉(zhuǎn)移到讀出放大器600中電壓箝位器620 形式的上拉電路。在最初的預(yù)充電周期期間，由預(yù)充電電路640執(zhí)行有效的上拉。在 后續(xù)周期期間(參見圖19)，預(yù)充電電路640關(guān)斷以允許進(jìn)行感測。然后，在所述整 個(gè)感測周期中，電壓箝位器620被啟用以使節(jié)點(diǎn)481上的電壓(即SEN2)保持高于 給定的最小值，以使位線電壓箝位器610可正常操作。然而，所述上拉不得過高，否 則將致使SEN信號(hào)因被箝位得過高而再也不能降低至足以導(dǎo)通測量用p-晶體管656。 此可通過設(shè)定施加至電壓箝位器620中n-晶體管612柵極的BLX的信號(hào)強(qiáng)度來控制。
從圖18中可以看出，使測量用p-晶體管656導(dǎo)通的臨界電壓條件出現(xiàn)于節(jié)點(diǎn)631 處的SENVdd-Vxp時(shí)。因此，電壓箝位器620必須對節(jié)點(diǎn)631進(jìn)行箝位以使其低于 V,Vtt。此通過設(shè)定電壓箝位器以使BLXVdd-vtp+V (其中V^為n-晶體管612的 閾電壓)來實(shí)現(xiàn)。
圖22顯示BLX信號(hào)發(fā)生器的較佳實(shí)施例。BLX發(fā)生器680實(shí)質(zhì)上提供滿足BLX 必須低于V,Vtp+Vto此一條件的BLX信號(hào)。重要考慮因素是使用與其正力圖控制的 所述讀出放大器群體具有相同特性并可代表所述讀出放大器群體的基準(zhǔn)電路元件。特 定來說，所述基準(zhǔn)電路元件將為例如電源電壓Vdd、元件晶體管的閾電壓Vtp及VTO 等所述讀出放大器群體所共享的各種系統(tǒng)參數(shù)提供基準(zhǔn)值。
在圖22中，為方便起見，將使用加撇號(hào)"'"的相同編號(hào)來標(biāo)識(shí)與圖18所示讀出 放大器中的電路元件對應(yīng)的電路元件。因此，基準(zhǔn)讀出放大器600-R中的n-晶體管612' 對應(yīng)于讀出放大器600的電壓箝位器620中的n-晶體管612。 p-晶體管656'對應(yīng)于測 量用p-晶體管656，且p-晶體管654'對應(yīng)于讀出放大器600中的p-晶體管654。類似 地，BLX信號(hào)發(fā)生器680中用于載送信號(hào)SEN'的感測節(jié)點(diǎn)631'對應(yīng)于圖18所示讀出 放大器600中的感測節(jié)點(diǎn)631。
兩個(gè)邏輯柵極682及654'有助于導(dǎo)通或關(guān)斷信號(hào)BLX。當(dāng)控制信號(hào)BLXD為HIGH 時(shí)，其會(huì)導(dǎo)通邏輯柵極682并將BLX信號(hào)拉至地電平。同時(shí)，其會(huì)關(guān)斷p-邏輯柵極 654'，此又會(huì)關(guān)斷Vdd電源。當(dāng)控制信號(hào)BLXD為LOW時(shí)，電路680被啟用。
BLX信號(hào)發(fā)生器680需要滿足的條件是節(jié)點(diǎn)631'處的SEN'^^Vdd-Vjp且 BLX。SEN'+V 。 n-晶體管612'及p-晶體管656'二者均構(gòu)造成二極管，以使得其二極 管壓降分別提供所需要的電壓VTO及Vn。在較佳實(shí)施例中，由ri-晶體管612'構(gòu)成的 二極管具有其連接至駐存有信號(hào)SEN'的基準(zhǔn)節(jié)點(diǎn)631'的源極及其連接至輸出BLX的 漏極。通過此種方式，使條件BLX。SEN'+VTN得以滿足。類似地，由p-晶體管656' 構(gòu)成的二極管具有其耦合至基準(zhǔn)節(jié)點(diǎn)631'的漏極及其耦合至Vdd的源極。通過此種方 式，如所期望，條件SEN'w〈Vdd-VTp也得以滿足。
這些條件是根據(jù)流經(jīng)所述兩個(gè)二極管的源極及漏極的閾電流加以預(yù)測的。電流源 686提供偏流。所述偏流設(shè)定為高于通常在典型讀出放大器中流動(dòng)的電流值。所述更 高值是為了滿足SEN'w〈Vdd-VTP要求中的不等性。所述值越高，容許所述讀出放大器 群體中晶體管的閾電壓變化的裕度越大。因此，由基準(zhǔn)讀出放大器600-R根據(jù)參照電 源電壓Vdd及其它環(huán)境條件校準(zhǔn)的閾電壓Vto或VTp產(chǎn)生控制信號(hào)BLX。
基準(zhǔn)讀出放大器較佳地與其提供基準(zhǔn)信號(hào)的所述讀出放大器群體位于同一芯片 上并且靠近所述讀出放大器群體。通過此種方式，通過其共模操作，將使制造工藝或 運(yùn)行溫度的任何變化最小化。
圖23示意性地顯示較佳的STB信號(hào)發(fā)生器，其用于產(chǎn)生選通信號(hào)來控制所述群 體中各讀出放大器的感測時(shí)間。在較佳實(shí)施例中，STB發(fā)生器690的各元件與典型讀 出放大器600 (參見圖18)的元件相似。其包含預(yù)充電電路640"、鑒別器電路650" 及鎖存器660"。其中基準(zhǔn)電流源692從感測節(jié)點(diǎn)631"汲取基準(zhǔn)電流，而非由存儲(chǔ)器存 儲(chǔ)單元10提供傳導(dǎo)電流。所述基準(zhǔn)電流對應(yīng)于感測期間讀出放大器所參照比較的斷點(diǎn) 電流。
看一下圖18所示的讀出放大器600，在感測期間，給定的電容器652通過流經(jīng)感 測節(jié)點(diǎn)631的傳導(dǎo)電流放電。所述傳導(dǎo)電流由存儲(chǔ)器存儲(chǔ)單元IO提供。感測節(jié)點(diǎn)631 中的信號(hào)SEN由此將以取決于所述傳導(dǎo)電流的速率從Vdd降低。在某一時(shí)間后，SEN 將最終降低至Vdd-VTP，此時(shí)其將觸發(fā)測量用p-晶體管656導(dǎo)通。因此，所述觸發(fā)時(shí)間 對應(yīng)于所述傳導(dǎo)電流的值。換句話說，在觸發(fā)時(shí)間與傳導(dǎo)電流之間存在一對一對應(yīng)關(guān) 系。在此種情況下，更高的傳導(dǎo)電流將引起短的觸發(fā)時(shí)間，反之亦然。因此，通過設(shè) 定給定的電流("跳閘點(diǎn)"電流)并觀察信號(hào)SEN降低至足以觸發(fā)所述導(dǎo)通所用時(shí)間 是一種在所感測傳導(dǎo)電流值與觸發(fā)時(shí)間之間建立關(guān)聯(lián)的方法。反之，假定已知對應(yīng)于 給定電流的固定感測時(shí)間，如果在所述固定感測時(shí)間結(jié)束時(shí)還未到達(dá)觸發(fā)時(shí)間，則所 感測的傳導(dǎo)電流肯定低于所述給定電流，反之亦然。
在圖23中，所有事物均與典型的讀出放大器600相同，基準(zhǔn)讀出放大器600-R 中STB發(fā)生器的功能是校準(zhǔn)對應(yīng)于給定跳閘點(diǎn)電流值的觸發(fā)時(shí)間。其以選通信號(hào)STB 的形式輸出結(jié)果，選通信號(hào)STB描述由例如FLT等另一信號(hào)變?yōu)镠IGH而開始的感測 周期的結(jié)束時(shí)間，如在圖18及圖19中所示。在此種情況下，感測周期的開始是由起 始電容器652"放電的信號(hào)FLT來定時(shí)。通常，感測周期越短，對應(yīng)的跳閘點(diǎn)電流越高。
選通信號(hào)由選通信號(hào)發(fā)生器694產(chǎn)生。每當(dāng)感測節(jié)點(diǎn)671〃處的信號(hào)SEN〃己放電至 V加-Vtt時(shí)，p-晶體管656"均將導(dǎo)通并由此導(dǎo)致鎖存器660〃被設(shè)定為INV處于HIGH、 LAT處于LOW。使用LAT翻轉(zhuǎn)至LOW來以選通信號(hào)形式對感測周期的結(jié)束進(jìn)行定 時(shí)。在一個(gè)實(shí)施例中，選通信號(hào)發(fā)生器被構(gòu)建為由LAT觸發(fā)的單穩(wěn)態(tài)多諧振蕩器。
同樣，如同基準(zhǔn)讀出放大器600-R所產(chǎn)生的其它控制信號(hào)一樣，通過所述控制信 號(hào)與整個(gè)讀出放大器600群體的共模操作，將使制造工藝或運(yùn)行溫度的任何變化降至 最小。
用于低電壓操作的讀出放大器
根據(jù)本發(fā)明的又一方面，通過對能夠以低于2伏的電源電壓操作的讀出放大器中 存儲(chǔ)器單元的傳導(dǎo)電流對專用電容器進(jìn)行放電的速率來測量所述存儲(chǔ)器單元的傳導(dǎo)電流。
在較佳實(shí)施方案中，所述速率是由預(yù)定周期后所述電容器兩端電壓降的變化來給 出。然而，如果當(dāng)互連位線的電壓狀態(tài)阻止所述電壓降超出預(yù)定最低電壓限值時(shí)，所 述電壓降的動(dòng)態(tài)范圍將減小并由放電開始時(shí)的電壓(其通常是電源電壓Vdd)及最低 電壓限值Vlimit來定界。在所述動(dòng)態(tài)范圍內(nèi)將設(shè)定基準(zhǔn)電壓，所述基準(zhǔn)電壓對應(yīng)于用 于比較的基準(zhǔn)電流。所述基準(zhǔn)電壓比較是通過提供其柵極導(dǎo)通電壓作為基準(zhǔn)電壓的晶 體管來實(shí)現(xiàn)。如果是p晶體管，則所述導(dǎo)通電壓表示為Vdd-IVTPI，因而當(dāng)放電電壓 降至或低于所述電平時(shí)，所述p晶體管將導(dǎo)通或者"跳閘"。為使所述導(dǎo)通電壓位于所 述動(dòng)態(tài)范圍內(nèi)，必須滿足條件(Vdd-l VtpI)〉Vumtt。然而，當(dāng)電源電壓降低時(shí)，可能 會(huì)出現(xiàn)兩個(gè)問題。首先，此時(shí)，所述基準(zhǔn)電壓比較是在對應(yīng)地減小的動(dòng)態(tài)范圍內(nèi)進(jìn)行。 第二，較佳的跳閘點(diǎn)電壓可能處于所述減小的動(dòng)態(tài)范圍之外。舉例而言，當(dāng)Vdd低至 使(Vdd - IVtpI) < VuMrr時(shí)，由于導(dǎo)通電壓低于Vlmit，因而所述P晶體管再也不能跳 閘。
本發(fā)明提供一種電壓移位裝置將放電電容器的電壓升高預(yù)定量，以使所述動(dòng)態(tài)范 圍的上限升高AV，從而具有足夠的電壓降動(dòng)態(tài)范圍，以在與對應(yīng)于基準(zhǔn)傳導(dǎo)電流的基 準(zhǔn)電壓進(jìn)行比較時(shí)提供足夠的分辨率。在所述預(yù)定周期之后，將所述電容器與存儲(chǔ)器
單元解耦合，藉以移除VuMIT限制，且在與基準(zhǔn)電壓(其可低于VumIT)相比較之前
使電壓降減小相同的預(yù)定量AV。通過此種方式，甚至當(dāng)基準(zhǔn)電壓(例如(Vdd-IVTpl))
低于VuMTT時(shí)，所述讀出放大器也可以低電源電壓操作。
圖24顯示尤其適于以低電源電壓操作的感測模塊的較佳實(shí)施例。所述感測模塊 480"類似于圖14所示的感測模塊480及圖18中所示的感測模塊480'，只是讀出放大 器600'能夠以低于2伏的電源電壓Vdd操作。
如結(jié)合圖14及18所述，包含于所述感測模塊中的讀出放大器用于經(jīng)由所耦合位 線36測量存儲(chǔ)器單元10的傳導(dǎo)電流。所述測量是通過對專用電容器652預(yù)充電并隨 后記錄存儲(chǔ)器單元的傳導(dǎo)電流對所述電容器進(jìn)行放電的速率來實(shí)現(xiàn)。放電速率是通過 在預(yù)定時(shí)間周期之后所述電容器兩端電壓降的變化來測量。p晶體管656的導(dǎo)通柵極
電壓用作基準(zhǔn)值以供電壓降的值與其相比較。因此，在電容器已放電達(dá)所述預(yù)定時(shí)間
周期之后，節(jié)點(diǎn)SEN 631處的電壓將通?；蛘叩椭磷阋詫?dǎo)通p晶體管656或者不足以 導(dǎo)通所述p晶體管。
p晶體管656的典型柵極導(dǎo)通電壓低于漏極電源電壓約IVTPI (通常為1.2伏)。在 此種情形中，其將低于電源電壓VddL2伏。如果電源電壓自身為例如1.8伏，則此將 意味著在所述p晶體管將跳閘之前，節(jié)點(diǎn)SEN 631將必須降至低于0.6伏。然而，如 在前面部分中所述，電壓箝位器610使所需位線電壓保持在約0.5伏的恒定電壓。為 使所述電壓箝位器正確操作，其漏極側(cè)必須高于0.5伏，此將對節(jié)點(diǎn)SEN2 481及同樣 地對節(jié)點(diǎn)SEN631施加最小底限電壓VuMiT 0.5伏。因此，節(jié)點(diǎn)SEN631無法使其電 壓降低于所述最小底限電壓Vlmit。當(dāng)電源電壓較低時(shí)，所述p晶體管的導(dǎo)通電壓可 低于所述最小底限電壓，因而無法導(dǎo)通。
圖24顯示包含低電壓讀出放大器600'的感測模塊480"。讀出放大器600'包含第 二電壓箝位器620'、位線隔離電路630'、預(yù)充電電路640'、預(yù)充電隔離晶體管636、鑒 別器或比較電路650'及鎖存器660。與前面類似，第二電壓箝位器620'是用于在節(jié)點(diǎn) SEN2上或晶體管612的漏極上維持足夠的電壓VnMiT (>VBl)，以使后者飽和操作。
因此，感測節(jié)點(diǎn)SEN 631將首先由預(yù)充電電路640'經(jīng)由隔離晶體管636上拉至 Vdd。當(dāng)經(jīng)由位線36及中間電路耦合至存儲(chǔ)器單元10時(shí)，節(jié)點(diǎn)SEN 631上的電壓將 因電容器652放電而降低。在預(yù)定周期之后，電容器652兩端電壓降的變化將與存儲(chǔ) 器單元10的傳導(dǎo)電流成正比。所述電壓降的動(dòng)態(tài)范圍是由上拉端上的Vdd及下拉端
上的VuMT給定。對于高傳導(dǎo)電流，節(jié)點(diǎn)SEN 631上的電壓將降至VuMT。而對于較 低的傳導(dǎo)電流，電壓將高于Vlimit。因此，所述給定的動(dòng)態(tài)范圍將使對應(yīng)的傳導(dǎo)電流 范圍可解析。在所述較佳實(shí)施例中，關(guān)于降低后的電壓是高于還是低于基準(zhǔn)電壓的二 元確定由比較電路650'實(shí)施。比較電路650'包含p晶體管，所述p晶體管的柵極連接 至專用電容器652。每當(dāng)所述電容器的電壓(與節(jié)點(diǎn)SEN 631上的電壓相同)降至低 于閾值(Vdd-|VTP|)時(shí)，所述P晶體管均導(dǎo)通，從而將信號(hào)INV拉至HIGH并相應(yīng) 地由鎖存器660鎖存。然而，對于更低的Vdd，在己知存在Vumtt的情況下，如果(Vdd -1 Vw|) < Vlimit，則所述P晶體管將永遠(yuǎn)不會(huì)導(dǎo)通。
比較電路650'通過提供電壓移位器700以經(jīng)由線701向電容器652的一個(gè)極板提 供升高的電壓VB來適合于低電壓操作。所述電壓移位器的定時(shí)是由頁面控制器498 經(jīng)由線702來控制。
在操作中，預(yù)充電電路640'將感測節(jié)點(diǎn)631拉至Vdd。所述電壓移位器是在隔離 晶體管636已使節(jié)點(diǎn)SEN與Vdd解耦合后激活。所述電壓移位器基本上使CLK信號(hào) 電平增大AV，以使節(jié)點(diǎn)SEN631處所述電容器的另一極板上的電壓將升高相等的量。 此有效地將動(dòng)態(tài)范圍的上限升高了AV，從而使對應(yīng)于中等傳導(dǎo)電流的最終電壓可高于 Vdd-VuMiT。在放電周期結(jié)束后，感測節(jié)點(diǎn)SEN 631經(jīng)由隔離晶體管634與節(jié)點(diǎn)SEN2 解耦合，從而移除了 Vlimit限制。因而SEN631上的電壓降低了相同的AV，以在與基
準(zhǔn)電壓(Vdd - IVTPI)相比較之前消除初始升壓。此使得甚至在處于低于Vlimit的電平時(shí) 也能夠?qū)嵤╇妷罕容^。
下文將參照圖24及時(shí)序圖25(A)-25(N)二者來說明低電壓讀出放大器600'的操作 及定時(shí)?；旧?，其操作及定時(shí)類似于結(jié)合圖15(A) - 15(K)所述的讀出放大器600的 操作及定時(shí)。主要區(qū)別是關(guān)于電容器652電壓移位器的與每一感測周期(例如第(4) 階段l"感測及/或第(7)階段2nd感測)相關(guān)聯(lián)的額外操作。
舉例而言，在第(4)階段之前，如同在恢復(fù)階段(3)中，節(jié)點(diǎn)SEN631耦合至 存儲(chǔ)器單元并被上拉至Vdd。所述上拉是通過使信號(hào)INV及FLT處于LOW且信號(hào) HHO使隔離晶體管636至節(jié)點(diǎn)631導(dǎo)通來實(shí)現(xiàn)(圖25(H)(3), 25(C)(3), 25(L)(3)。)
在上拉之后，當(dāng)信號(hào)HHO變?yōu)長OW時(shí)，將所述預(yù)充電電路與感測節(jié)點(diǎn)631隔 離開(圖25(L)(3))。然后，在感測階段(4)中，所述電壓移位器輸出信號(hào)vb，所述 信號(hào)VB升高至預(yù)定電平AV，從而使感測節(jié)點(diǎn)SEN 631處電容器652的電壓也升高AV (圖25(N)(4))。
當(dāng)信號(hào)XXO使隔離晶體管634導(dǎo)通時(shí)，電容器652耦合至位線36(圖25(M)(4))。 隨著存儲(chǔ)器單元10的傳導(dǎo)電流經(jīng)由位線36對電容器進(jìn)行放電，感測節(jié)點(diǎn)SEN 631處 已升高的電壓隨時(shí)間降低。與前面一樣，通過預(yù)定放電周期后的相對電壓降來測量放 電速率(圖25(G)(4))。升高后的電壓使最終電壓降高于在節(jié)點(diǎn)SEN 631耦合至位線 36時(shí)施加于節(jié)點(diǎn)SEN 631上的預(yù)定電壓限值(例如約0.5伏)。
在所述放電周期結(jié)束后，通過信號(hào)XXO變?yōu)長OW而使節(jié)點(diǎn)SEN 631與所述位 線隔離。然后，通過信號(hào)Vb返回至零來解除SEN 631處電壓的升高(圖25(N), 25(G))。 因此，SEN631處的電壓在與p晶體管656的跳閘柵極電壓相比較之前向下偏移了AV。 如果所述電壓已降低出IVdd-VTP|，則P晶體管656將導(dǎo)通且將當(dāng)由信號(hào)STB選通時(shí) 使信號(hào)INV翻轉(zhuǎn)至HIGH (圖25(G), 25(E), 25(H))。
如果優(yōu)選的感測操作涉及多于一遍，例如第二遍感測(例如圖25中所示的階段 (7))，則每一遍感測均將應(yīng)用類似的電壓移位技術(shù)，以實(shí)現(xiàn)以低電壓源Vdd正確操 作。
在另一實(shí)施例中，甚至在具有足夠電源電壓的情形中(即對于p晶體管而言，當(dāng) (Vdd-|VTP|)明顯大于VuMTT時(shí))，也仍可構(gòu)建所述電壓移位器來提供增大的動(dòng)態(tài)范 圍，以便可在所述動(dòng)態(tài)范圍中進(jìn)行電壓比較以感測存儲(chǔ)器單元的傳導(dǎo)電流。換句話說， 一般來說，所述電壓移位器可構(gòu)建于讀出放大器上，藉以增加動(dòng)態(tài)檢測范圍。
圖26顯示又一實(shí)施例，其中僅當(dāng)電源電壓降至低于預(yù)定電平時(shí)才啟用電壓移位 器。如前面結(jié)合圖24所述，電壓移位器700以信號(hào)VB的形式提供升高的電壓電平AV， 所述信號(hào)vb經(jīng)由線701被提供至讀出放大器600'的電容器652。 vb信號(hào)是由頻率發(fā) 生器710產(chǎn)生。電平檢測器720檢測電源電壓Vdd的電平。頻率發(fā)生器710是否將升 壓電壓電平AV提供至電容器652將取決于所檢測Vdd電平。如果檢測到Vdd降至預(yù) 定電平以下，則所述電平檢測器將經(jīng)由輸出721向頻率發(fā)生器710輸出啟用信號(hào)，以
產(chǎn)生或啟用VB信號(hào)，如圖25(N)所示。否則，電壓移位器700將不被激活或者不產(chǎn)生 具有升壓電壓AV的Vb信號(hào)。対于是p晶體管，所述預(yù)定電平將是Vdd叫VTpl) + VnMir 加上預(yù)定裕量。
盡管上文是根據(jù)某些實(shí)施例來說明本發(fā)明的各種方面，然而，應(yīng)了解，本發(fā)明有 權(quán)在隨附權(quán)利要求書的整個(gè)范疇內(nèi)受到保護(hù)。
權(quán)利要求
1、一種感測存儲(chǔ)器單元的傳導(dǎo)電流的方法，其包括(a)提供電壓源；(b)將電容器經(jīng)由中間電路耦合至所述存儲(chǔ)器單元；(c)通過耦合至所述電壓源而將所述電容器充電至高于基準(zhǔn)電壓的初始電壓；(d)將所述電容器與所述電壓源解耦合；(e)在所述解耦合之后，使所述電容器上的電壓升高預(yù)定量；(f)用所述存儲(chǔ)器單元的所述傳導(dǎo)電流對所述電容器進(jìn)行放電持續(xù)預(yù)定時(shí)間周期，以使所述電容器上的所述電壓降低至已放電電壓；(g)將所述電容器與所述中間電路解耦合；(h)將所述電容器上的所述已放電電壓降低所述預(yù)定量；及(i)將所述電容器上的所述電壓與所述基準(zhǔn)電壓相比較以給出所述傳導(dǎo)電流的量度。
2、 如權(quán)利要求1所述的方法，其中所述己放電電壓高于或等于所述中間電路所 施加的最小電壓。
3、 如權(quán)利要求1所述的方法，其中降低所述預(yù)定量后的所述已放電電壓處于在 所述中間電路所施加的所述最小電壓以下延伸的范圍內(nèi)。
4、 如權(quán)利要求1所述的方法，其中所述升高所述電容器上的所述電壓包括向所 述電容器提供時(shí)鐘信號(hào)。
5、 如權(quán)利要求4所述的方法，其中所述升高發(fā)生在所述時(shí)鐘信號(hào)的上升沿上。
6、 如權(quán)利要求4所述的方法，其中所述降低發(fā)生在所述時(shí)鐘信號(hào)的下降沿上。
7、 如權(quán)利要求l所述的方法，其中所述中間電路包括一個(gè)或一個(gè)以上串聯(lián)的晶體管。
8、 如權(quán)利要求l所述的方法，其中所述中間電路包括耦合至所述存儲(chǔ)器單元的位線的至少一部分。
9、 如權(quán)利要求8所述的方法，其進(jìn)一步包括在所述電容器的所述放電期間將所 述位線維持在恒定電壓。
10、 如權(quán)利要求l的方法，其中所述電壓源提供低于2伏的電壓。
11、 如權(quán)利要求l所述的方法，其中所述存儲(chǔ)器單元是快閃EEPROM的多個(gè)存儲(chǔ)器單元中的一者。
12、 如權(quán)利要求1所述的方法，其進(jìn)一步包括確定所述電壓源是否高于預(yù)定電壓電平；且如果是，則跳過步驟(e)、 (g)及(h)。
13、 如權(quán)利要求1-12中任一權(quán)利要求所述的方法，其中 所述存儲(chǔ)器單元存儲(chǔ)一個(gè)數(shù)據(jù)位。
14、 如權(quán)利要求1-12中任一權(quán)利要求所述的方法，其中 所述存儲(chǔ)器單元存儲(chǔ)多于一個(gè)數(shù)據(jù)位。
15、 一種用于感測存儲(chǔ)器單元的傳導(dǎo)電流的感測電路，其包括 電壓源；預(yù)充電電路，其由所述電壓源供電并可耦合至所述電容器； 電壓移位器，其能夠?qū)λ鲭娙萜魃系碾妷哼M(jìn)行移位； 中間電路，其能夠?qū)⑺鲭娙萜黢詈现了龃鎯?chǔ)器單元；第一控制信號(hào)，其啟用所述預(yù)充電電路以耦合至所述電容器，從而將所述電容器 充電至高于基準(zhǔn)電壓的初始電壓；第二控制信號(hào)，其使所述預(yù)充電電路與所述電容器解耦合；第三控制信號(hào)，其啟用所述電壓移位器以將所述電容器上的所述電壓升高預(yù)定量；所述中間電路耦合所述電容器以通過所述存儲(chǔ)器單元的所述傳導(dǎo)電流放電，使得 在預(yù)定時(shí)間周期之后所述電容器上的所述電壓降低至升壓的已放電電壓；第四控制信號(hào)，其在所述預(yù)定時(shí)間周期后使所述電容器與所述中間電路解耦合；第五控制信號(hào)，其禁用所述電壓移位器，以使得所述升壓的已放電電壓降低所述 預(yù)定量且達(dá)到最終已放電電壓；及電壓比較器，其將所述最終已放電電壓與基準(zhǔn)電壓相比較，以給出所述存儲(chǔ)器的 所述傳導(dǎo)電流的量度。
16、 如權(quán)利要求15的感測電路，其中所述升壓的已放電電壓高于或等于所述中 間電路所施加的最小電壓。
17、 如權(quán)利要求15所述的感測電路，其中所述最終已放電電壓處于在所述中間 電路所施加的所述最小電壓以下延伸的范圍內(nèi)。
18、 如權(quán)利要求15所述的感測電路，其中所述電壓移位器包括提供給所述電容 器的輸出時(shí)鐘信號(hào)。
19、 如權(quán)利要求18所述的感測電路，其中所述電壓移位器在所述時(shí)鐘信號(hào)的上 升沿上將所述電容器上的所述電壓升高所述預(yù)定量。
20、 如權(quán)利要求18所述的感測電路，其中所述電壓移位器在所述時(shí)鐘信號(hào)的下 降沿上將所述升壓的已放電電壓降低所述預(yù)定量且達(dá)到所述最終已放電電壓。
21、 如權(quán)利要求15所述的感測電路，其中 所述中間電路包括一個(gè)或一個(gè)以上串聯(lián)晶體管。
22、 如權(quán)利要求15所述的感測電路，其中所述中間電路包括耦合至所述存儲(chǔ)器單元的位線的至少一部分。
23、 如權(quán)利要求15所述的感測電路，其中所述電壓源提供低于2伏的電壓。
24、 如權(quán)利要求15所述的感測電路，其進(jìn)一步包括電壓箝位器，其在所述電容器的所述放電期間將所述位線維持在恒定電壓。
25、 如權(quán)利要求15所述的感測電路，其進(jìn)一步包括 用于所述電壓源的電平檢測器；且其中所述電壓移位器響應(yīng)于所述電平檢測器檢測到所述電壓源低于預(yù)定電壓電平而 被激活。
26、 如權(quán)利要求15-25中任一權(quán)利要求所述的感測電路，其中 每一存儲(chǔ)器單元存儲(chǔ)一個(gè)數(shù)據(jù)位。
27、 如權(quán)利要求15-25中任一權(quán)利要求所述的感測電路，其中 每一存儲(chǔ)器單元存儲(chǔ)多于一個(gè)數(shù)據(jù)位。
28、 一種用于感測存儲(chǔ)器單元的傳導(dǎo)電流的感測電路，其包括 電壓源；充電構(gòu)件，其用于使用所述電壓源將所述電容器充電至高于基準(zhǔn)電壓的初始電壓；中間電路，其能夠?qū)⑺鲭娙萜黢詈现了龃鎯?chǔ)器單元；耦合構(gòu)件，其用于將所述電容器耦合至所述中間電路以通過所述存儲(chǔ)器單元的所 述傳導(dǎo)電流將所述電容器放電持續(xù)預(yù)定時(shí)間周期，從而使所述電容器上的所述電壓降 低至已放電電壓；升壓構(gòu)件，其用于將所述電容器上的所述電壓升髙預(yù)定量；解耦合構(gòu)件，其用于在所述預(yù)定時(shí)間周期之后使所述電容器與所述中間電路解耦合.降低構(gòu)件，其用于將所述已放電電壓降低所述預(yù)定量；及 電壓比較器，其用于將所述電容器上的所述電壓與所述基準(zhǔn)電壓相比較，以給出 所述存儲(chǔ)器單元的所述傳導(dǎo)電流的量度。
29、 如權(quán)利要求28所述的感測電路，其中 每一存儲(chǔ)器單元存儲(chǔ)一個(gè)數(shù)據(jù)位。
30、 如權(quán)利要求28所述的感測電路，其中-每一存儲(chǔ)器單元存儲(chǔ)多于一個(gè)數(shù)據(jù)位。
31、 如權(quán)利要求28所述的感測電路，其進(jìn)一步包括 用于所述電壓源的電平檢測器；及禁用構(gòu)件，其用于響應(yīng)于所述電平檢測器檢測到所述電壓源高于預(yù)定電壓電平而 禁用所述升壓構(gòu)件、解耦合構(gòu)件及降低構(gòu)件。
32、 如權(quán)利要求31所述的感測電路，其中 每一存儲(chǔ)器單元存儲(chǔ)一個(gè)數(shù)據(jù)位。
33、 如權(quán)利要求31所述的感測電路，其中 每一存儲(chǔ)器單元存儲(chǔ)多于一個(gè)數(shù)據(jù)位。
34、 一種感測存儲(chǔ)器單元的傳導(dǎo)電流的方法，其包括 將電容器初始充電至處于第一電平的電壓；用所述傳導(dǎo)電流對所述電容器進(jìn)行放電以使所述電壓從所述第一 電平放電； 將所述電壓升高預(yù)定量；在預(yù)定時(shí)間周期之后終止對所述電容器的放電； 將所述電壓降低所述預(yù)定量且達(dá)到最終電平；及 將所述最終電平與基準(zhǔn)電壓電平相比較以給出所述傳導(dǎo)電流的量度。
35、 如權(quán)利要求34所述的方法，其中每一存儲(chǔ)器單元存儲(chǔ)一個(gè)數(shù)據(jù)位。
36、 如權(quán)利要求34所述的方法，其中每一存儲(chǔ)器單元存儲(chǔ)多于一個(gè)數(shù)據(jù)位。
全文摘要
本發(fā)明揭示一種感測模塊，其與在恒定電壓條件下經(jīng)由所耦合的位線感測存儲(chǔ)器單元的傳導(dǎo)電流的讀出放大器一起操作，以將位線-位線耦合減到最小。使用通過預(yù)定周期中專用電容器兩端電壓降的變化而測得的所述專用電容器的放電速率來指示所述傳導(dǎo)電流的量值。所述電壓不能降至低于用于維持所述位線上恒定電壓條件的電路所施加的最小電平。電壓移位器用于在放電期間升高電壓及在放電之后降低電壓，以使得電壓降的變化正確地反映放電速率而不遇到所述最小電平。
文檔編號(hào)G11C7/00GK101107671SQ200580043259
公開日2008年1月16日 申請日期2005年11月28日 優(yōu)先權(quán)日2004年12月16日
發(fā)明者勞爾-阿德里安·切爾內(nèi)亞 申請人:桑迪士克股份有限公司