專利名稱：用于存儲(chǔ)器件的隔離控制電路和方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及存儲(chǔ)電路，并且更具體地，本發(fā)明涉及用于將存儲(chǔ)器件的存儲(chǔ)單元隔離(isolation)的電路和方法。
背景技術(shù)：
圖1中示意性地圖解了傳統(tǒng)的存儲(chǔ)器件，如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)器件。如所示出的，交替地排列多個(gè)存儲(chǔ)單元陣列10和讀出放大器20。每個(gè)存儲(chǔ)單元陣列10與生成用于選擇對(duì)應(yīng)的存儲(chǔ)單元陣列10的字線的字線信號(hào)(WL)的行解碼器30相關(guān)聯(lián)。同樣地，列解碼器50生成用于選擇存儲(chǔ)單元陣列10的位線的列選擇信號(hào)(CSL)。并且，如所示出的，通過由各個(gè)控制電路40生成的控制信號(hào)(CONTROL)而控制每個(gè)讀出放大器20。
圖1的存儲(chǔ)器件的特征在于在兩個(gè)相鄰的存儲(chǔ)單元陣列10之間共享每個(gè)讀出放大器20。利用包含于每個(gè)讀出放大器20中的隔離電路來將相鄰的存儲(chǔ)單元陣列10中的一個(gè)隔離，而與相鄰的存儲(chǔ)單元陣列的另一個(gè)結(jié)合使用讀出放大器20。通過參照?qǐng)D2的電路圖來更詳細(xì)地對(duì)此說明。
參照?qǐng)D2，將讀出放大器區(qū)域可操作地連接在第一存儲(chǔ)單元陣列塊1(BLOCK1)和第二存儲(chǔ)單元陣列塊2(BLOCK2)之間。每個(gè)塊包含分別連接在源電壓VP和互補(bǔ)(complimentary)位線BLn及BLBn(其中，n＝0，1，2，...)之間的互補(bǔ)存儲(chǔ)單元C0和C1。列解碼器50接收預(yù)解碼的列尋址信號(hào)(columnaddress signal)DCA，并生成對(duì)應(yīng)的列選擇信號(hào)CSLn，用于選擇互補(bǔ)位線BLn和BLBn。并且，如所示出的，由依次連接到對(duì)預(yù)解碼的行尋址信號(hào)DRA進(jìn)行解碼的行解碼器30的字線WL0和WL1(或字線WL510和511)使能分別對(duì)互補(bǔ)存儲(chǔ)單元C0和C1讀/寫。如本領(lǐng)域的技術(shù)人員將理解的，圖2僅示出了典型存儲(chǔ)塊的一小部分，而實(shí)際上，每個(gè)存儲(chǔ)塊包括連接到很多對(duì)互補(bǔ)存儲(chǔ)單元的很多對(duì)字線和位線。
圖2的讀出放大器區(qū)域包括形成如所示出的連接在每對(duì)位線BL0和BLB0之間的均衡電路的均衡晶體管E1、E2和E3。此均衡電路響應(yīng)由均衡控制信號(hào)生成器41(PEQL生成器以及PEQR生成器)生成的均衡控制信號(hào)PEQL(或PEQR)，以將位線BL0和BLB0均衡或預(yù)充電至VCC/2(＝VBL)。通常，這在訪問(例如，讀取)連接到位線的存儲(chǔ)單元之前完成。
如所示出的，連接晶體管P1、P2和N1、N2，以形成讀出放大器，其以公知的方式工作，以對(duì)跨越位線BL0和BLB0的電壓差進(jìn)行放大。通過由放大電壓生成器43和44(LA生成器和LAB生成器)生成的讀出使能電壓LA和LAB而使能讀出放大器。
晶體管S1和S2為響應(yīng)隔離控制信號(hào)PISOL和PISOR的隔離晶體管，其中由隔離控制信號(hào)生成器42(PISOL生成器和PISOR生成器)響應(yīng)塊選擇信號(hào)PBLOCK1和PBLOCK2而生成所述隔離控制信號(hào)PISOL和PISOR?？刂聘綦x晶體管S1和S2，以選擇性地將塊1或2中的一個(gè)隔離，而讀出放大器用于塊1或2中的另一個(gè)。
晶體管L1和L2為列選擇晶體管，其用于選擇性地將位線BL0和BLB0分別耦接到輸入/輸出線IO和IOB。響應(yīng)于由列解碼器50生成的列選擇信號(hào)而激活這些晶體管L1和L2。例如，列選擇信號(hào)CSL0控制將位線BL0和BLB0耦接到輸入/輸出線IO和IOB，而列選擇信號(hào)CSL1控制將位線BL1和BLB1耦接到輸入/輸出線IO和IOB，等等。
圖3為用于說明字線信號(hào)WL和列選擇信號(hào)CSL的生成的方框圖。如所示出的，將外部提供的命令和尋址信號(hào)施加到存儲(chǔ)器件的端子。命令解碼器60響應(yīng)命令信號(hào)，以生成行訪問主信號(hào)PR和列訪問主信號(hào)PC。地址緩沖器70接收外部提供的地址，并根據(jù)外部提供的地址以及行和列訪問主信號(hào)PR和PC而輸出行地址RA和列地址CA。預(yù)解碼器80和85分別將行和列尋址信號(hào)RA和CA轉(zhuǎn)換為預(yù)解碼的行和列尋址信號(hào)DRA和DCA。隨后由主解碼器90和95對(duì)這些預(yù)解碼的信號(hào)進(jìn)行解碼，以分別生成字線信號(hào)WL和列選擇信號(hào)CSL。
圖4為示出圖2中示出的存儲(chǔ)器件的隔離控制信號(hào)、均衡信號(hào)、以及讀出使能信號(hào)的生成的示意性方框圖。如上面與圖3相結(jié)合而描述的，預(yù)解碼器80輸出預(yù)解碼的行尋址信號(hào)DRA。將預(yù)解碼的行尋址信號(hào)DRA的位DRAij施加到如上所述的輸出對(duì)應(yīng)的字線信號(hào)WL的主解碼器90。預(yù)解碼的行尋址信號(hào)DRA的剩下的位DRAkl(典型為DRA的最高有效位)用于塊選擇，并被施加到塊生成器100。塊生成器100輸出指示存儲(chǔ)器件的兩個(gè)存儲(chǔ)陣列塊1和2中的一個(gè)的塊選擇信號(hào)PBLOCK1、2。盡管在此例子中描述了兩個(gè)塊，但存儲(chǔ)器件可包括更多的存儲(chǔ)陣列塊(例如，16個(gè)或更多)。
仍然還參照?qǐng)D4，隔離控制信號(hào)生成器42根據(jù)塊選擇信號(hào)PBLOCK1、2而控制隔離控制信號(hào)PISOL和PISOR。同樣地，均衡控制信號(hào)生成器41根據(jù)塊選擇信號(hào)PBLOCK1、2而控制均衡控制信號(hào)PEQL和PEQR。
同時(shí)，圖4的讀出控制電路110根據(jù)行訪問主信號(hào)PR(參見圖3)以及行尋址信號(hào)位DRAij或DRAkl而輸出讀出使能主信號(hào)PS。由分別輸出讀出放大控制信號(hào)PS_PSA和PS_NSA的讀出放大控制電路120和130接收讀出使能主信號(hào)PS。這些控制信號(hào)PS_PSA和PS_NSA用于分別控制圖2中圖解的讀出使能電壓LA和LAB的電壓電平(例如，參見下面討論的圖9)。
圖5為圖4中圖解的隔離控制電路生成器42的示例電路圖，而圖6為其邏輯表。通常，塊信號(hào)PBLOCK1和PBLOCK2中的至少一個(gè)始終被隔離使能(低)。這里，隔離使能意味著對(duì)應(yīng)的存儲(chǔ)塊與讀出放大器隔離。如從圖5中顯而易見的、并且如圖6的表所示，當(dāng)PBLOCK1被使能(低)而PBLOCK2未被使能(高)時(shí)，隔離信號(hào)PISOL變?yōu)閂SS(低)，而隔離信號(hào)PISOR變?yōu)閂PP(高)。這樣，參照?qǐng)D2，單元陣列塊1與讀出放大器電路隔離，而單元陣列塊2被耦接到讀出放大器電路。相反，當(dāng)PBLOCK1未被使能(高)而PBLOCK2被使能(低)時(shí)，隔離信號(hào)PISOL變?yōu)閂PP(高)，而隔離信號(hào)PISOR變?yōu)閂SS(低)。因此，單元陣列塊1變?yōu)轳罱拥阶x出放大器電路，而單元陣列塊2與讀出放大器電路隔離。當(dāng)例如在備用模式期間PBLOCK1和PBLOCK2均未被使能(低)時(shí)，那么由附圖標(biāo)記150標(biāo)識(shí)的電路塊工作，以將PISOL和PISOR預(yù)充電和均衡至電壓VCC。
圖7為用于說明傳統(tǒng)存儲(chǔ)器件的電荷共享操作的簡化電路圖。該器件的位線BL和BLB包括預(yù)充電的電容器CBL_CELL和CBL_SA(CBLB_CELL和CBLB_SA)。作為例子，CBL_CELL約為存儲(chǔ)單元的CCELL的大小的3倍，并且CBL_CELL大于讀出放大器的CBL_SA的大小。在操作中，假定存儲(chǔ)單元C0的電容器包含數(shù)據(jù)“1”。當(dāng)使能字線WL時(shí)，如由雙頭箭頭所繪出的，“共享”存儲(chǔ)在位線BL的各個(gè)電容器中的電荷。結(jié)果是要由讀出放大器檢測(cè)的位線BL的電壓稍有增加(例如，100mV或更多)。
圖8為仍然在單元C0包含數(shù)據(jù)“1”的情況下、圖5的電路的電荷共享操作的時(shí)序圖。在隔離(ISO)激活周期中，隔離控制信號(hào)PISOL從VCC增加到VPP，而隔離控制信號(hào)PISOR從VCC減小到VSS。在ISO激活周期的結(jié)束，字線WL的電壓從VSS增加到VPP。這樣，電容器CCELL變?yōu)轳罱拥轿痪€BL，而作為結(jié)果的電荷共享操作使位線BL的電壓從VBL增加到VBL+ΔVBL。注意，位線BLB的電壓保持為VBL。
為了加速位線讀出操作，通常有必要降低讀出放大器晶體管的閾值電壓。然而，產(chǎn)生了這種折衷情形，其中降低的閾值電壓導(dǎo)致增加的泄漏電流，泄漏電流隨后減小讀出操作的有效讀出間隔。圖9的電路圖中示出的虛線繪出了在位線BL處于電壓VBL+ΔVBL、而位線BLB處于電壓VBL的情況下的讀出放大器泄漏電流路徑。圖10中圖解了此泄漏的結(jié)果。在跟隨隔離控制信號(hào)PISO的激活的電荷共享操作之后，作為讀出放大器泄漏的結(jié)果，位線BL的電壓電平逐漸減小。由圖中圈2標(biāo)識(shí)的線示出了在VCC電壓(即，讀出放大器晶體管閾值)相對(duì)于由圖中圈1標(biāo)識(shí)的線的VCC電壓而減小的情況下的位線電壓特性。該泄漏在較低的閾值下更為顯著，并且，相應(yīng)地，電壓下降更為迅速。如所示出的，結(jié)果是顯著減小的讀出間隔。由于工業(yè)趨勢(shì)是VCC操作電壓越來越低，所以，讀出放大器泄漏變得越來越成問題。
同時(shí)，在存儲(chǔ)器件的制造中傾向于產(chǎn)生很多位線橋缺陷?，F(xiàn)在轉(zhuǎn)到圖12，這些缺陷通常為兩類。第一類(圈1)由于同一位線對(duì)(例如，BL0和BLB0)的位線之間的短路或泄漏而產(chǎn)生。第二類(圈2)由于相鄰位線對(duì)(例如，BLB0和BL1)的位線之間的短路或泄漏而產(chǎn)生。如所示意性地示出的，存儲(chǔ)單元陣列的位線比在讀出放大器區(qū)域中的位線封裝得更為密集，并且，相應(yīng)地，位線橋缺陷相對(duì)常見。這樣，存儲(chǔ)器件在制造之后被徹底測(cè)試位線橋缺陷的存在，并且，用于用備用位線來替換有缺陷的位線的技術(shù)是公知的。
然而，對(duì)位線橋缺陷的測(cè)試的一個(gè)問題在于越來越難以將位線泄漏與讀出放大器的泄漏相區(qū)分。如上面所提到的，讀出放大器泄漏引起ΔVBL的逐漸下降。位線橋缺陷伴隨的泄漏可類似地減小ΔVBL。因而，已變得難以識(shí)別位線橋缺陷，特別是在利用低閾值讀出放大器晶體管的情況下。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體存儲(chǔ)器件，其以讀取模式工作，以讀取該器件的存儲(chǔ)單元，并且，該器件包括第一和第二存儲(chǔ)單元陣列、讀出放大器、以及第一和第二隔離電路。第一存儲(chǔ)單元陣列包括要讀取的第一存儲(chǔ)單元、第一位線對(duì)和第一字線，其中，在讀取模式期間，當(dāng)被施加到第一字線的字線選擇信號(hào)變?yōu)橛行r(shí)，包含在要讀取的第一存儲(chǔ)單元中的電荷被施加到第一位線對(duì)。第二存儲(chǔ)單元陣列包括第二存儲(chǔ)單元、第二位線對(duì)和第二字線。將讀出放大器可操作地置于第一和第二存儲(chǔ)單元陣列之間。第一隔離電路在第一隔離信號(hào)有效時(shí)將讀出放大器與第一位線對(duì)隔離，而在第一隔離信號(hào)無效時(shí)將第一位線對(duì)與讀出放大器耦接。第二隔離電路在第二隔離信號(hào)有效時(shí)將讀出放大器與第二位線對(duì)隔離，而在第二隔離信號(hào)無效時(shí)將第二位線對(duì)與讀出放大器耦接。在讀取模式期間，在字線選擇信號(hào)變?yōu)橛行е?，第一隔離信號(hào)保持為有效，而第二隔離信號(hào)保持為無效。
根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，其包括第一和第二存儲(chǔ)單元陣列、可操作地置于第一和第二存儲(chǔ)單元陣列之間的讀出放大器、第一和第二隔離電路、外部端子、以及邏輯電路。第一隔離電路在第一隔離信號(hào)有效時(shí)將讀出放大器與第一位線對(duì)進(jìn)行隔離，而在第一隔離信號(hào)無效時(shí)將第一位線對(duì)與讀出放大器耦接。第二隔離電路在第二隔離信號(hào)有效時(shí)將讀出放大器與第二位線對(duì)進(jìn)行隔離，而在第二隔離信號(hào)無效時(shí)將第二位線對(duì)與讀出放大器耦接。外部端子接收外部隔離控制信號(hào)，而邏輯電路接收外部隔離控制信號(hào)并輸出第一和第二隔離信號(hào)。
根據(jù)本發(fā)明的再一方面，提供了一種半導(dǎo)體存儲(chǔ)器件，其包括具有第一位線對(duì)的第一存儲(chǔ)單元陣列、耦接到第一位線對(duì)的第一均衡電路、具有第二位線對(duì)的第二存儲(chǔ)單元陣列、耦接到第二位線對(duì)的第二均衡電路、可操作地置于第一和第二位線對(duì)之間的讀出放大器、第一和第二隔離電路、外部端子、控制電路、以及邏輯電路。第一隔離電路在第一隔離信號(hào)有效時(shí)將讀出放大器與第一位線對(duì)進(jìn)行隔離，而在第一隔離信號(hào)無效時(shí)將第一位線對(duì)與讀出放大器耦接。第二隔離電路在第二隔離信號(hào)有效時(shí)將讀出放大器與第二位線對(duì)進(jìn)行隔離，而在第二隔離信號(hào)無效時(shí)將第二位線對(duì)與讀出放大器耦接。外部端子接收外部隔離控制信號(hào)，控制電路輸出存儲(chǔ)陣列選擇信號(hào)，而邏輯電路接收外部隔離控制信號(hào)和存儲(chǔ)陣列選擇信號(hào)，并輸出第一和第二隔離信號(hào)。
根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體存儲(chǔ)器，其包括存儲(chǔ)單元陣列、讀出放大器、被置于讀出放大器和存儲(chǔ)單元陣列的位線之間的隔離器件、以及部件，用于在隔離器件將位線與讀出放大器電隔離時(shí)將包含于存儲(chǔ)單元陣列的存儲(chǔ)單元中的電荷傳送到位線，并且，在將電荷傳送到位線之后，用于使隔離器件將位線電連接到讀出放大器。
根據(jù)本發(fā)明的再一個(gè)方面，提供了一種讀取半導(dǎo)體存儲(chǔ)器中的存儲(chǔ)單元的方法。該半導(dǎo)體存儲(chǔ)器包括第一位線對(duì)和要讀取的第一存儲(chǔ)單元；第二存儲(chǔ)單元陣列，包括第二位線對(duì)；讀出放大器，可操作地置于第一和第二位線對(duì)之間；第一隔離電路，在第一隔離信號(hào)有效時(shí)將讀出放大器與第一位線對(duì)進(jìn)行隔離，而在第一隔離信號(hào)無效時(shí)將第一位線對(duì)與讀出放大器耦接；以及第二隔離電路，在第二隔離信號(hào)有效時(shí)將讀出放大器與第二位線對(duì)進(jìn)行隔離，而在第二隔離信號(hào)無效時(shí)將第二位線對(duì)與讀出放大器耦接。該方法包括使第一隔離信號(hào)有效且使第二隔離信號(hào)無效；在第一隔離信號(hào)有效且第二隔離信號(hào)無效時(shí)，將包含于要讀取的第一存儲(chǔ)單元中的電荷施加到第一位線對(duì)；以及在將電荷傳送到第一位線對(duì)之后，使第一隔離信號(hào)無效且使第二隔離信號(hào)有效，其中，經(jīng)由第一隔離電路而將電荷施加到讀出放大器。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種讀取半導(dǎo)體存儲(chǔ)器的方法。該半導(dǎo)體存儲(chǔ)器包括存儲(chǔ)單元陣列、讀出放大器、以及被置于讀出放大器和存儲(chǔ)單元陣列的位線之間的隔離器件。該方法包括在隔離器件將位線與讀出放大器電隔離時(shí)，將包含于存儲(chǔ)單元陣列的存儲(chǔ)單元中的電荷傳送到位線，并且，在將電荷傳送到位線之后，使隔離器件將位線電連接到讀出放大器。


通過下面參照附圖的詳細(xì)描述，本發(fā)明的以上和其它方面及特征將變得更清楚，附圖中圖1為傳統(tǒng)存儲(chǔ)器件的方框圖；圖2為圖1中圖解的存儲(chǔ)器件的一部分的電路圖；圖3為用于生成字線和列選擇信號(hào)的傳統(tǒng)電路的方框圖；圖4為用于生成隔離、均衡和讀出使能信號(hào)的傳統(tǒng)電路的方框圖；圖5和6分別為用于說明在傳統(tǒng)存儲(chǔ)器件中生成隔離控制信號(hào)的電路圖和邏輯表。
圖7和8分別為用于說明傳統(tǒng)的電荷共享操作的電路圖和時(shí)序圖；圖9為用于說明在傳統(tǒng)讀出放大器的情況下出現(xiàn)的泄漏的電路圖；圖10為用于說明傳統(tǒng)存儲(chǔ)器件的位線電壓和讀出間隔之間的關(guān)系的波形圖；
圖11為用于說明根據(jù)本發(fā)明的實(shí)施例的隔離技術(shù)的位線電壓的控制的波形圖；圖12為圖解可在傳統(tǒng)存儲(chǔ)器件中出現(xiàn)的位線橋缺陷的方框圖；圖13為根據(jù)本發(fā)明的實(shí)施例的隔離控制信號(hào)生成器的電路圖；圖14和15為用于描述圖13中圖解的電路的操作的邏輯表；圖16為用于描述根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器件的第一操作模式的時(shí)序圖；圖17為用于描述根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器件的第二操作模式的時(shí)序圖；圖18為示出根據(jù)本發(fā)明的實(shí)施例的讀出使能信號(hào)和控制信號(hào)的生成的邏輯電路圖；圖19為用于說明圖20中圖解的邏輯電路的操作的時(shí)序圖；圖20為根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器件的第一操作模式的操作方框圖；以及圖21為根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器件的第二操作模式的操作方框圖。
具體實(shí)施例方式
將通過參照優(yōu)選但非限制性的實(shí)施例而詳細(xì)描述本發(fā)明。
圖13為根據(jù)本發(fā)明的一個(gè)實(shí)施例的隔離控制信號(hào)生成器的電路圖。對(duì)該生成器的輸入包括塊選擇信號(hào)PBLOCK1和PBLOCK2、以及控制信號(hào)CON0、CON1和CON2。例如，塊選擇信號(hào)PBLOCK1和PBLOCK2可以以與如先前與相關(guān)技術(shù)相結(jié)合而討論的方式相同的方式生成。例如，可以外部生成控制信號(hào)CON0、CON1和CON2，并將其施加到存儲(chǔ)器件的一個(gè)或多個(gè)引腳端子或焊接點(diǎn)端子。
如圖13所示，將控制信號(hào)CON0和取反的塊選擇信號(hào)PBLOCK1的邏輯“或”施加到晶體管P3的柵極，并將其取反的信號(hào)施加到晶體管N4的柵極。類似地，將控制信號(hào)CON0和取反的塊選擇信號(hào)PBLOCK2的邏輯“或”施加到晶體管P4的柵極，并將其取反的信號(hào)施加到晶體管N3的柵極。因而，當(dāng)控制信號(hào)CON0為低時(shí)，以與如先前與圖5和6相結(jié)合描述的方式相同的方式，隔離控制信號(hào)PISOL和PISOR取決于塊選擇信號(hào)PBLOCK1和PBLOCK2。
另一方面，當(dāng)控制信號(hào)CON0為高時(shí)，與塊選擇信號(hào)PBLOCK1和PBLOCK2無關(guān)地，晶體管P3、N3、P4和N4均維持在“截止(OFF)”狀態(tài)。這樣，隔離控制信號(hào)PISOL和PISOR變?yōu)槿Q于控制信號(hào)CON1和CON2。也就是說，當(dāng)CON1為高而CON2為低時(shí)，晶體管P5和N6為截止，而晶體管N5和P6為導(dǎo)通(ON)。因此，隔離控制信號(hào)PISOL變?yōu)閂SS，而隔離控制信號(hào)PISOR變?yōu)閂CC或VPP2。這里，VPP＞VPP2＞VCC。僅作為例子，VPP≈2.1v，VPP2≈1.4v，而VCC≈1.0v。相反，當(dāng)CON1為低而CON2為高時(shí)，晶體管P5和N6為導(dǎo)通，而晶體管N5和P6為截止。因此，隔離控制信號(hào)PISOL變?yōu)閂CC或VPP2，而隔離控制信號(hào)PISOR變?yōu)閂SS。
圖14和15的邏輯表中概括了圖13的隔離控制信號(hào)生成器的操作。如圖14所示，當(dāng)控制信號(hào)CON0為低時(shí)，該電路以正常操作模式工作，例如，該模式可與已經(jīng)討論的傳統(tǒng)存儲(chǔ)器件的模式相同。另一方面，當(dāng)控制信號(hào)CON0為高時(shí)，有效地阻止正常操作模式，并激活外部控制模式。也就是說，如圖15所示，當(dāng)CON0為高、而CON1為低且CON2為高時(shí)，使能隔離控制信號(hào)PISOL(在VCC或VPP2處的高)。相反，當(dāng)CON0為高、而CON1為高且CON2為低時(shí)，使能隔離控制信號(hào)PISOR(在VCC或VPP2處的高)。
圖16中圖解了正常操作模式(其中控制信號(hào)CON0為低)的時(shí)序圖。首先，在備用狀態(tài)中，信號(hào)PBLOCK1和PBLOCK2為低(VSS)，其意味著隔離控制信號(hào)PISOL和PISOR處于VCC(參見圖6的表)處。并且，在此狀態(tài)下，均衡控制信號(hào)PEQL和PEQR保持在VCC處。
隨后，塊選擇信號(hào)PBLOCK1達(dá)到VCC。參照?qǐng)D13，這使隔離控制信號(hào)PISOL變?yōu)楦?VPP)，而隔離控制信號(hào)PISOR變?yōu)榈?VSS)。這樣，存儲(chǔ)陣列塊1被連接到讀出放大器(參見圖2)，而存儲(chǔ)陣列塊2與讀出放大器隔離。另外，均衡控制信號(hào)PEQL變?yōu)榈?VSS)，由此使存儲(chǔ)陣列塊1側(cè)的均衡和預(yù)充電電路去激活。
接下來，字線信號(hào)WL從低(VSS)上升到高(VPP)。結(jié)果，電荷共享操作使位線BL的電壓上升到VBL+ΔVBL(這里假定連接到位線BL的存儲(chǔ)單元包含表示數(shù)據(jù)“1”的電荷)。在此狀態(tài)期間，如先前所討論的那樣出現(xiàn)讀出操作的讀出間隔。
隨后，讀出使能電壓LA從VBL增加到VCC，而讀出使能電壓LAB從VBL減小到VSS。這樣，位線BL的電壓變?yōu)閂CC，而位線BLB的電壓變?yōu)閂SS。
圖16的正常操作模式與如先前所討論的在傳統(tǒng)存儲(chǔ)器件中具有的正常操作模式相同。然而，當(dāng)檢測(cè)(screen)有缺陷的位線時(shí)，難以將有缺陷的位線的電壓狀態(tài)與由讀出放大電路中的泄漏導(dǎo)致的電壓特性相區(qū)分。因而，將本發(fā)明的實(shí)施例配置為如圖17的時(shí)序圖所示，以外部控制的操作模式運(yùn)行。
參照?qǐng)D17，在初始狀態(tài)中，塊選擇信號(hào)PBLOCK1和PBLOCK2處于VSS(低)處，控制信號(hào)CON0處于VSS(低)處，控制信號(hào)CON1和CON2處于VPP(高)處，隔離控制信號(hào)PISOL和PISOR處于VCC處，而均衡控制信號(hào)PEQL和PEQR處于VCC處。
隨后，一旦選擇了存儲(chǔ)塊1，則塊選擇信號(hào)PBLOCK1變?yōu)閂CC，控制信號(hào)CON0變?yōu)閂PP，控制信號(hào)CON2變?yōu)閂SS，而PISOL變?yōu)閂SS。參見圖13。在此狀態(tài)中，參照?qǐng)D2，存儲(chǔ)塊1通過讀出放大器區(qū)域左邊的隔離晶體管(連接到PISOL)而與讀出放大器隔離，并使連接到讀出放大器區(qū)域左邊的均衡電路(連接到PEQL)去激活。此外，允許由讀出放大器區(qū)域右邊的均衡電路(連接到PEQR)經(jīng)由其它隔離晶體管(連接到PISOR)而對(duì)讀出放大器進(jìn)行預(yù)充電。
接下來，字線信號(hào)WL從低(VSS)上升到高(VPP)。結(jié)果，電荷共享操作使存儲(chǔ)塊的位線BL的電壓上升到VBL+ΔVBL(這里假定連接到位線BL的存儲(chǔ)單元包含表示數(shù)據(jù)“1”的電荷)。注意，然而，由于讀出放大器與存儲(chǔ)塊1隔離，所以，該存儲(chǔ)塊的位線BL的電壓不會(huì)由于讀出放大器的泄漏而下降。在圖11中對(duì)此進(jìn)行了圖解，其中位線BL電壓維持不變，直到隔離控制信號(hào)PISO增加到高電壓電平為止。同時(shí)，如圖17所示，讀出放大器處的位線BL的電壓保持在VBL。
在將電荷傳送到存儲(chǔ)塊1的單元區(qū)域中的位線BL之后、但在使能讀出放大器之前，控制信號(hào)CON0變?yōu)閂SS(低)，而控制信號(hào)CON2變?yōu)閂PP(高)。這使隔離控制信號(hào)PISOL變?yōu)閂PP(高)，而隔離控制信號(hào)PISOR變?yōu)閂SS。這樣，再次參照?qǐng)D2，隔離晶體管(連接到PISOL)將存儲(chǔ)塊1的位線BL電連接到讀出放大器，而其它隔離晶體管(連接到PISOR)將第二存儲(chǔ)塊2與讀出放大器電隔離。這樣，將先前傳送到存儲(chǔ)塊的位線BL的存儲(chǔ)單元電荷進(jìn)一步傳送到讀出放大器。電荷共享引起在讀出放大器區(qū)域中的位線BL的電壓增加到VBL+ΔVBL2的增加。同樣地，存儲(chǔ)塊1的單元區(qū)域中的位線BL的電壓減小為VBL+ΔVBL2。
接下來，通過讀出使能信號(hào)LA從VBL增加到VCC，以及通過讀出使能信號(hào)LAB從VBL減小到VSS，而使能讀出放大器。結(jié)果，位線BL的電壓變?yōu)閂CC，而位線BLB的電壓變?yōu)閂SS。
圖17的操作模式至少部分表征為在已將電荷傳送到存儲(chǔ)塊1內(nèi)的位線BL之后延遲激活隔離晶體管。結(jié)果，讀出放大器的泄漏電流可能對(duì)位線電壓造成沖擊的時(shí)間量充分地減小。換句話說，隔離晶體管的激活和讀出放大器的使能之間的短時(shí)間段不會(huì)使讀出放大器泄漏成為在測(cè)試位線時(shí)的因素。
圖18為可用于生成控制信號(hào)CON0、CON1和CON2、以及讀出使能信號(hào)SES的電路圖，而圖19為示出該電路的操作的時(shí)序圖。當(dāng)選擇了第一塊1(即，PBLOCK1為高，而PBLOCK2為低)、并且控制信號(hào)CON0變?yōu)楦邥r(shí)，那么，CON1變?yōu)榈投鳦ON2保持為高。結(jié)果，節(jié)點(diǎn)A變?yōu)楦摺ｋS后，讀出使能信號(hào)PS變?yōu)楦?，而取反的讀出使能信號(hào)PSB變?yōu)榈?。之后，?dāng)控制信號(hào)CON0變?yōu)榈蜁r(shí)，控制信號(hào)CON1變?yōu)楦?，這使節(jié)點(diǎn)A變?yōu)榈?。隨后，在由圖18的或非門引起的延遲之后，讀出使能信號(hào)SES變?yōu)楦?。此延遲對(duì)應(yīng)于圖17中出現(xiàn)的兩條垂直虛線之間的時(shí)間。
圖20為本發(fā)明的實(shí)施例的正常操作模式的功能方框圖。如先前所說明的，正常操作模式可與相關(guān)技術(shù)的正常操作模式相同。在此情況下，尋址信號(hào)DRA用于控制PBLOCK信號(hào)生成、以及使能字線WL。PBLOCK信號(hào)用于控制隔離控制信號(hào)PISO生成。另外，PBLOCK信號(hào)與行激活命令PR一起用于控制讀出控制電路。讀出控制電路包括響應(yīng)行激活命令PR的讀出控制塊、以及響應(yīng)讀出控制塊的PSA/NSA控制電路。最后，根據(jù)讀出放大線LA和LAB、隔離控制信號(hào)PISO、以及字線信號(hào)WL而控制位線讀出放大器BLSA。
圖21為本發(fā)明的實(shí)施例的外部控制操作模式的功能方框圖。如所圖解的，除了基于從焊接點(diǎn)(PAD)或引腳(PIN)端子接收的外部控制信號(hào)而選擇性地控制隔離控制信號(hào)PISO生成之外，此模式類似于圖20的模式。另外，根據(jù)此外部控制信號(hào)而選擇性地控制讀出控制電路。
如上所述，本發(fā)明的實(shí)施例延遲激活隔離晶體管，直到已經(jīng)將存儲(chǔ)電荷傳送到存儲(chǔ)單元的存儲(chǔ)塊內(nèi)的位線之后為止。結(jié)果，讀出放大器的泄漏電流可對(duì)位線電壓造成沖擊的時(shí)間量被充分地減小。隔離晶體管的激活和讀出放大器的使能之間的短時(shí)間段不會(huì)使讀出放大器泄漏成為在測(cè)試位線時(shí)的因素。
另外，本發(fā)明的實(shí)施例包括隔離控制信號(hào)的外部焊接點(diǎn)端子或引腳端子控制。這考慮了用戶友好的隔離和讀出控制。
盡管上面以與本發(fā)明的優(yōu)選實(shí)施例相結(jié)合而描述了本發(fā)明，但本發(fā)明不會(huì)因而受限。相反，對(duì)于本領(lǐng)域的技術(shù)人員來說，優(yōu)選實(shí)施例的各種改變和修改將變得顯而易見。因而，本發(fā)明不限于上述優(yōu)選實(shí)施例。相反，由所附權(quán)利要求定義本發(fā)明的真實(shí)精神和范圍。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，其以讀取模式工作，以讀取該器件的存儲(chǔ)單元，該器件包括第一存儲(chǔ)單元陣列，包括要讀取的第一存儲(chǔ)單元、第一位線對(duì)和第一字線，其中，在讀取模式期間，當(dāng)被施加到第一字線的字線選擇信號(hào)變?yōu)橛行r(shí)，包含在要讀取的第一存儲(chǔ)單元中的電荷被施加到第一位線對(duì)；第二存儲(chǔ)單元陣列，包括第二存儲(chǔ)單元、第二位線對(duì)和第二字線；讀出放大器，可操作地置于第一和第二存儲(chǔ)單元陣列之間；第一隔離電路，其在第一隔離信號(hào)有效時(shí)將讀出放大器與第一位線對(duì)隔離，而在第一隔離信號(hào)無效時(shí)將第一位線對(duì)與讀出放大器耦接；第二隔離電路，其在第二隔離信號(hào)有效時(shí)將讀出放大器與第二位線對(duì)隔離，而在第二隔離信號(hào)無效時(shí)將第二位線對(duì)與讀出放大器耦接；其中，在讀取模式期間，在字線選擇信號(hào)變?yōu)橛行е埃谝桓綦x信號(hào)保持為有效，而第二隔離信號(hào)保持為無效。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，在讀取模式期間，在字線選擇信號(hào)變?yōu)橛行е?，第一隔離信號(hào)變?yōu)闊o效，而第二隔離信號(hào)變?yōu)橛行?，以便將施加到第一位線對(duì)的電荷進(jìn)一步施加到讀出放大器。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，還包括第一均衡電路，其在第一均衡控制信號(hào)有效時(shí)均衡第一位線對(duì)的電勢(shì)；第二均衡電路，其在第二均衡控制信號(hào)有效時(shí)均衡第二位線對(duì)的電勢(shì)；其中，在讀取模式期間，第二均衡控制信號(hào)為無效，而第二隔離信號(hào)保持為有效，使得第二均衡電路在讀取模式期間對(duì)讀出放大器進(jìn)行預(yù)充電。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，該讀取模式為用于測(cè)試要讀取的存儲(chǔ)單元的測(cè)試模式。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，該半導(dǎo)體器件為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
6.一種半導(dǎo)體器件，包括第一和第二存儲(chǔ)單元陣列，其具有各自的第一和第二位線對(duì)；讀出放大器，可操作地置于第一和第二存儲(chǔ)單元陣列之間；第一隔離電路，其在第一隔離信號(hào)有效時(shí)將讀出放大器與第一位線對(duì)隔離，而在第一隔離信號(hào)無效時(shí)將第一位線對(duì)與讀出放大器耦接；第二隔離電路，其在第二隔離信號(hào)有效時(shí)將讀出放大器與第二位線對(duì)隔離，而在第二隔離信號(hào)無效時(shí)將第二位線對(duì)與讀出放大器耦接；外部端子，其接收外部隔離控制信號(hào)；以及邏輯電路，其接收外部隔離控制信號(hào)并輸出第一和第二隔離信號(hào)。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中，邏輯電路還接收指示第一和第二存儲(chǔ)陣列中的一個(gè)的存儲(chǔ)陣列選擇信號(hào)。
8.如權(quán)利要求6所述的半導(dǎo)體器件，其中，外部端子為該器件的焊接點(diǎn)或引腳端子。
9.如權(quán)利要求6所述的半導(dǎo)體器件，其中，在該半導(dǎo)體器件的讀取模式期間，在字線選擇信號(hào)變?yōu)橛行е?，第一隔離信號(hào)保持為有效，而第二隔離信號(hào)保持為無效。
10.如權(quán)利要求9所述的半導(dǎo)體器件，還包括第一均衡電路，其在第一均衡控制信號(hào)有效時(shí)均衡第一位線對(duì)的電勢(shì)；第二均衡電路，其在第二均衡控制信號(hào)有效時(shí)均衡第二位線對(duì)的電勢(shì)；其中，在讀取模式期間，第二均衡控制信號(hào)為有效，而第二隔離信號(hào)保持為無效，使得第二均衡電路在讀取模式期間對(duì)讀出放大器進(jìn)行預(yù)充電。
11.如權(quán)利要求9所述的半導(dǎo)體器件，其中，該讀取模式為用于測(cè)試第一存儲(chǔ)單元陣列的第一位線對(duì)的測(cè)試模式。
12.如權(quán)利要求6所述的半導(dǎo)體器件，其中，該半導(dǎo)體器件為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
13.如權(quán)利要求7所述的半導(dǎo)體器件，還包括命令端子，其接收外部提供的命令信號(hào)；以及尋址端子，其接收外部提供的尋址信號(hào)。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其中，命令端子和尋址端子為該器件的焊接點(diǎn)或引腳端子。
15.一種半導(dǎo)體存儲(chǔ)器件，包括第一存儲(chǔ)單元陣列，其包括第一位線對(duì)；第一均衡電路，其耦接到第一位線對(duì)；第二存儲(chǔ)單元陣列，其包括第二位線對(duì)；第二均衡電路，其耦接到第二位線對(duì)；讀出放大器，其被可操作地置于第一和第二位線對(duì)之間；第一隔離電路，其在第一隔離信號(hào)有效時(shí)將讀出放大器與第一位線對(duì)隔離，而在第一隔離信號(hào)無效時(shí)將讀出放大器與第一位線對(duì)耦接；第二隔離電路，其在第二隔離信號(hào)有效時(shí)將讀出放大器與第二位線對(duì)隔離，而在第二隔離信號(hào)無效時(shí)將第二位線對(duì)與讀出放大器耦接；外部端子，其接收外部隔離控制信號(hào)；控制電路，其輸出存儲(chǔ)陣列選擇信號(hào)；以及邏輯電路，其接收外部隔離控制信號(hào)和存儲(chǔ)陣列選擇信號(hào)，并輸出第一和第二隔離信號(hào)。
16.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中，該半導(dǎo)體存儲(chǔ)器件根據(jù)外部隔離控制信號(hào)而以第一和第二讀取模式工作，其中，在第一和第二讀取模式期間，當(dāng)施加到第一字線的字線選擇信號(hào)變?yōu)橛行r(shí)，將包含于要讀取的第一存儲(chǔ)單元中的電荷施加到第一位線對(duì)，其中，在第一讀取模式期間，在字線選擇信號(hào)變?yōu)橛行е?，第一隔離信號(hào)保持為無效，而第二隔離信號(hào)保持為有效，以及其中，在第二讀取模式期間，在字線選擇信號(hào)變?yōu)橛行е埃谝桓綦x信號(hào)保持為有效，而第二隔離信號(hào)保持為無效。
17.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器件，其中，第二讀取模式為用于測(cè)試第一存儲(chǔ)單元陣列的第一位線對(duì)的測(cè)試模式。
18.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器件，其中，第一讀取模式為該半導(dǎo)體存儲(chǔ)器件的正常操作模式。
19.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中，讀出放大器響應(yīng)讀出使能信號(hào)進(jìn)行操作，并且，其中，該半導(dǎo)體存儲(chǔ)器件包括第二邏輯電路，其響應(yīng)于外部隔離控制信號(hào)而生成讀出使能信號(hào)。
20.如權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)器件，塊信號(hào)生成器生成指示選擇第一和第二存儲(chǔ)單元陣列中的一個(gè)的塊選擇信號(hào)。
21.如權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)器件，其中，該第二邏輯電路進(jìn)一步響應(yīng)于塊選擇信號(hào)而生成讀出使能信號(hào)。
22.一種半導(dǎo)體存儲(chǔ)器，包括存儲(chǔ)單元陣列；讀出放大器；隔離器件，被置于讀出放大器和存儲(chǔ)單元陣列的位線之間；以及部件，其用于在隔離器件將位線與讀出放大器電隔離時(shí)將包含于存儲(chǔ)單元陣列的存儲(chǔ)單元中的電荷傳送到位線，并且，在將電荷傳送到位線之后，用于使隔離器件將位線電連接到讀出放大器。
23.如權(quán)利要求22所述的半導(dǎo)體存儲(chǔ)器，其中，該半導(dǎo)體存儲(chǔ)器為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
24.一種讀取半導(dǎo)體存儲(chǔ)器中的存儲(chǔ)單元的方法，該半導(dǎo)體存儲(chǔ)器包括第一存儲(chǔ)單元陣列，包括第一位線對(duì)和要測(cè)試的第一存儲(chǔ)單元；第二存儲(chǔ)單元陣列，包括第二位線對(duì)；讀出放大器，可操作地置于第一和第二位線對(duì)之間；第一隔離電路，其在第一隔離信號(hào)有效時(shí)將讀出放大器與第一位線對(duì)隔離，而在第一隔離信號(hào)無效時(shí)將第一位線對(duì)與讀出放大器耦接；以及第二隔離電路，其在第二隔離信號(hào)有效時(shí)將讀出放大器與第二位線對(duì)隔離，而在第二隔離信號(hào)無效時(shí)將第一位線對(duì)與讀出放大器耦接，所述方法包括使第一隔離信號(hào)有效；在第一隔離信號(hào)有效時(shí)，將包含于要讀取的第一存儲(chǔ)單元中的電荷施加到第一位線對(duì)；以及在將電荷施加到第一位線對(duì)之后，使第一隔離信號(hào)無效且使第二隔離信號(hào)有效，其中，經(jīng)由第一隔離電路而將電荷施加到讀出放大器。
25.如權(quán)利要求24所述的方法，其中，該半導(dǎo)體存儲(chǔ)器還包括第一均衡電路，其在第一均衡控制信號(hào)有效時(shí)均衡第一位線對(duì)的電勢(shì)；以及第二均衡電路，其在第二均衡控制信號(hào)有效時(shí)均衡第二位線對(duì)的電勢(shì)；并且，其中，所述方法還包括在第二隔離信號(hào)保持為有效時(shí)，使第一均衡控制信號(hào)無效，以便在第一隔離信號(hào)有效且第二隔離信號(hào)無效時(shí)，第二均衡電路對(duì)讀出放大器進(jìn)行預(yù)充電。
26.如權(quán)利要求24所述的方法，其中，該半導(dǎo)體存儲(chǔ)器為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
27.一種讀取半導(dǎo)體存儲(chǔ)器的方法，該半導(dǎo)體存儲(chǔ)器包括存儲(chǔ)單元陣列、讀出放大器、以及被置于讀出放大器和存儲(chǔ)單元陣列的位線之間的隔離器件，其中，所述方法包括在隔離器件將位線與讀出放大器電隔離時(shí)將包含于存儲(chǔ)單元陣列的存儲(chǔ)單元中的電荷傳送到位線，并且，在將電荷傳送到位線之后，使隔離器件將位線電連接到讀出放大器。
28.如權(quán)利要求27所述的方法，其中，該半導(dǎo)體存儲(chǔ)器為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
全文摘要
一種半導(dǎo)體存儲(chǔ)器，包括存儲(chǔ)單元陣列；讀出放大器；隔離器件，被置于讀出放大器和存儲(chǔ)單元陣列的位線之間；以及電路，用于在隔離器件將位線與讀出放大器電隔離時(shí)將包含于存儲(chǔ)單元陣列的存儲(chǔ)單元中的電荷傳送到位線，并且，在將電荷傳送到位線之后，用于使隔離器件將位線電連接到讀出放大器。
文檔編號(hào)G11C7/00GK1734672SQ200510081939
公開日2006年2月15日 申請(qǐng)日期2005年7月8日 優(yōu)先權(quán)日2004年7月8日
發(fā)明者崔鐘賢, 閔泳善 申請(qǐng)人:三星電子株式會(huì)社