專利名稱：用于讀出放大器的半導(dǎo)體存儲裝置和激活信號產(chǎn)生方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲裝置，具體地說，涉及包括對信號延遲進行模擬的定時控制電路的半導(dǎo)體存儲裝置。
背景技術(shù)：
在半導(dǎo)體存儲裝置中，用于對從存儲單元讀出的數(shù)據(jù)進行放大的讀出放大器的激活定時被設(shè)計為出現(xiàn)在位線對之間的電壓差變得明顯分開之后。
控制讀出放大器的激活定時的激活信號優(yōu)選地產(chǎn)生于位線對之間產(chǎn)生預(yù)定電壓后的最短定時處，從而縮短訪問時間。
但是，由于驅(qū)動存儲單元的位線的能力依賴于其中的晶體管的電特性，而所述電特性在其制造過程中有所不同，因此激活信號的產(chǎn)生需要具有足夠的定時余量。該定時余量使得出現(xiàn)這樣的問題，即對存儲器的訪問時間變長了。
用于解決該問題的方法是配備一個由字線、存儲單元和位線構(gòu)成的啞(dummy)電路，并通過利用自定時電路來產(chǎn)生讀出放大器的激活信號，其中所述自定時電路通過使用所述啞電路來模擬半導(dǎo)體存儲裝置中的信號延遲。
圖1示出了具有用于自定時的設(shè)置的半導(dǎo)體存儲裝置的概要框圖。圖1僅示出了其中與數(shù)據(jù)讀出有關(guān)的部分。
在圖1中，半導(dǎo)體存儲裝置包括以下部分主譯碼器11，用于譯碼外部提供的地址信號、產(chǎn)生字線選擇信號并從單元陣列13中選擇一個存儲單元；自定時電路12，用于產(chǎn)生定時控制信號例如讀出放大器啟動信號；單元陣列13，包括多個存儲單元；時鐘脈沖產(chǎn)生電路14，用于通過對地址選擇信號進行譯碼來產(chǎn)生基準時鐘信號和列選擇信號；列開關(guān)和讀出放大器15，包括用于根據(jù)來自時鐘脈沖產(chǎn)生電路14的列選擇信號來選擇存儲陣列的位線的列開關(guān)，以及用于放大來自列開關(guān)的輸出的讀出放大器；以及輸入-輸出電路16，用于將來自讀出放大器的讀出輸出作為數(shù)據(jù)輸出到外部。
自定時電路12產(chǎn)生激活信號，用于根據(jù)由時鐘脈沖產(chǎn)生電路14輸入的時鐘信號來控制讀出放大器的激活定時，并將所述信號輸入到讀出放大器15。
自定時電路12包括啞字線24和包括電荷抽取啞單元22和負載啞單元23的啞位線25。當(dāng)啞字線24被從時鐘脈沖產(chǎn)生電路14輸出然后由反相器21放大的時鐘信號驅(qū)動，以使得電荷抽取啞單元22被選擇時，啞位線25被驅(qū)動。然后，緩沖器26和27對啞位線25上的信號進行放大，從而產(chǎn)生用于控制讀出放大器的激活定時的激活信號。
同時，作為用于通過使用上述啞單元來產(chǎn)生讀出放大器的激活定時的方法，下述配置是公知的，其包括多條具有不同數(shù)量的啞單元的位線，并通過選擇上述啞位線之一作為預(yù)調(diào)節(jié)，從而調(diào)節(jié)延遲時間長度，如專利文獻1(即日本專利早期公開申請公開2002-216481；圖4以及段0019到0020)所述。
由于存儲陣列物理尺寸很大，因此存儲單元到讀出放大器之間的距離隨存儲單元在存儲陣列中的位置而有很大的變化，相應(yīng)地，信號延遲的幅度也是這樣。因此，配備了只具有一條啞位線(即一對啞位線)的普通自定時電路的半導(dǎo)體存儲裝置不能精確地模擬所有位置的存儲單元的信號延遲。
另外，具有如上述專利文獻1所述的多條啞位線等的配置中，對啞位線的開關(guān)操作被設(shè)置為傳輸門，而不是在用于從非啞單元讀出數(shù)據(jù)的通常路徑中的列開關(guān)。這使得所述模擬中的通過啞位線路徑的信號延遲的幅度不同于用于從存儲單元讀出數(shù)據(jù)的實際路徑。
而且，在如上述專利文獻1所述的配置等之中，對于多條啞位線的開關(guān)操作不是在從半導(dǎo)體存儲裝置讀出數(shù)據(jù)的通常操作中動態(tài)進行的，而是通過這樣的方法例如使用來自用于設(shè)置狀態(tài)或切斷熔絲的外部終端的輸入值來進行的，從而在最初評估之后進行調(diào)節(jié)。因此，不可能對將要使用的啞位線進行動態(tài)開關(guān)操作。相反地，例如，需要為從距離列開關(guān)距離較遠的存儲單元讀出數(shù)據(jù)而設(shè)置較大的延遲，而為從距離列開關(guān)距離較近的存儲單元讀出數(shù)據(jù)而設(shè)置較小的延遲，因而不能在實際操作中對多條啞位線進行動態(tài)開關(guān)操作。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種用于解決上述問題的半導(dǎo)體存儲裝置和讀出放大器的激活信號的產(chǎn)生方法。
為了解決上述問題，根據(jù)本發(fā)明而設(shè)計的裝置包括包含多個存儲單元的單元陣列、讀出放大器和自定時單元。
所述自定時單元包括多條啞位線，用于基于其數(shù)據(jù)被讀出的所述存儲單元的位置來選擇啞位線，并在讀出數(shù)據(jù)時產(chǎn)生用于控制所述讀出放大器的激活定時的激活信號。
這使得可基于數(shù)據(jù)被讀出的存儲單元的位置而對啞位線進行動態(tài)選擇。
所述自定時單元還可被配置為基于所述數(shù)據(jù)被讀出的存儲單元與所述讀出放大器之間的距離來選擇啞位線。
這使得可基于所述數(shù)據(jù)被讀出的存儲單元與所述讀出放大器之間的距離，來調(diào)節(jié)用于控制所述讀出放大器的激活定時的激活信號的延遲幅度。
所述激活信號的延遲幅度可由這樣的配置進行調(diào)節(jié)，其中所述多條啞位線中的每一條都分別連接了不同數(shù)量的電荷抽取啞單元；當(dāng)所述數(shù)據(jù)被讀出的存儲單元與所述讀出放大器之間的距離遠時，所述自定時單元選擇其連接的所述電荷抽取啞單元的數(shù)量少的一條啞位線，而當(dāng)所述數(shù)據(jù)被讀出的存儲單元與所述讀出放大器之間的距離近時，所述自定時單元選擇其連接的所述電荷抽取啞單元的數(shù)量多的一條啞位線。
也可由這樣的配置進行調(diào)節(jié)，其中所述多條啞位線中的每一條都連接了相同數(shù)量的電荷抽取啞單元；所述自定時單元基于所述數(shù)據(jù)被讀出的存儲單元的位置來改變應(yīng)選擇的啞位線的數(shù)量。
可替換地，也可由這樣的配置進行調(diào)節(jié)，其中所述多條啞位線中的每一條都分別連接了不同數(shù)量的電荷抽取啞單元；所述自定時單元基于讀出所述數(shù)據(jù)的位置來從所述多條啞位線中選擇一條或多條。
所述自定時單元還可以被配置為包括選擇單元，用于基于用于選擇字線的譯碼器信號來選擇啞位線。
所述配置不需要用于選擇啞位線的專用邏輯電路。
可替換地，所述自定時單元還可以被配置為包括用于選擇啞位線的開關(guān)，其在布線級別與用于從所述存儲單元讀出數(shù)據(jù)的路徑所使用的列開關(guān)相同。
所述自定時單元還可以被配置為包括用于放大所述所選擇的啞位線上的信號的放大器，其在布線級別與所述讀出放大器相同。
這些配置使得用于模擬延遲的啞部件的電特性更接近用于從所述存儲單元實際讀出數(shù)據(jù)的路徑的電特性。
另外，本發(fā)明的范圍包括激活信號的產(chǎn)生方法，所述激活信號用于控制用于放大來自半導(dǎo)體存儲裝置的存儲單元的讀出信號的讀出放大器的激活定時。
根據(jù)本發(fā)明，基于數(shù)據(jù)被讀出的存儲單元的位置而動態(tài)改變激活信號的延遲，從而在最佳定時實現(xiàn)讀出放大器的激活。而且，通過使得用于模擬延遲的路徑所使用的元件配置在布線級別與用于從存儲單元讀出數(shù)據(jù)的實際路徑所使用的元件配置相同，可更加精確地模擬所述延遲并產(chǎn)生具有更合適的定時的激活信號。


圖1示出了具有用于普通自定時的配置的半導(dǎo)體存儲裝置的構(gòu)成；圖2根據(jù)本發(fā)明，示出了用于半導(dǎo)體存儲裝置的自定時電路的第一實施例的示例性配置；圖3示出了選擇啞位線的輸出的部分；圖4根據(jù)本發(fā)明，示出了選擇啞位線的方法；圖5示出了用于通過使用譯碼器信號來選擇啞位線的配置；
圖6示出了選擇電路的電路圖；圖7示出了選擇電路的另一電路圖；圖8根據(jù)本發(fā)明，示出了用于半導(dǎo)體存儲裝置的自定時電路的第二實施例的示例性配置；并且圖9根據(jù)本發(fā)明，示出了用于半導(dǎo)體存儲裝置的自定時電路的第三實施例的示例性配置。
具體實施例方式
參照下面的附圖來描述本發(fā)明的實施例。
圖2根據(jù)本發(fā)明，示出了用于半導(dǎo)體存儲裝置的自定時電路的第一實施例的示例性配置。
注意，如同圖1所示的具有普通自定時配置的半導(dǎo)體存儲裝置一樣，根據(jù)本實施例的半導(dǎo)體存儲裝置包括主譯碼器，用于譯碼外部提供的地址信號、產(chǎn)生字線選擇信號并從單元陣列中選擇一個存儲單元；自定時電路，用于產(chǎn)生定時控制信號例如讀出放大器啟動信號；單元陣列，包括多個存儲單元；時鐘脈沖產(chǎn)生電路，用于通過對選擇信號進行譯碼來產(chǎn)生基準時鐘信號和列選擇信號；列開關(guān)和讀出放大器，包括用于通過來自時鐘脈沖產(chǎn)生電路的列選擇信號來選擇存儲陣列的位線的列開關(guān)，以及用于放大來自列開關(guān)的輸出的讀出放大器；以及輸入-輸出電路，用于將來自讀出放大器的讀出輸出作為數(shù)據(jù)輸出到外部。
這些組件中每一個的內(nèi)部配置和操作也與普通半導(dǎo)體存儲裝置的相同，除了下面描述的這些部分之外。
根據(jù)本實施例的半導(dǎo)體存儲裝置的自定時電路包括多條啞位線35，其中每條啞位線分別包括不同數(shù)量的電荷抽取啞單元32，電荷抽取啞單元32還分別與啞字線34相連接。
在圖2中，所述自定時電路包括3條啞位線35，包括啞位線35a、35b和35c，它們中的每一條都分別連接了不同數(shù)量的電荷抽取啞單元32，還分別連接了不與啞字線34相連接的不同數(shù)量的負載啞單元33。啞位線35a連接了一個電荷抽取啞單元32a，啞位線35b連接了兩個電荷抽取啞單元32b-1和32b-2，啞位線35c連接了三個電荷抽取啞單元32c-1、32c-2和32c-3。因此啞位線35a、35b和35c中的每一條所連接的啞單元的數(shù)量(即電荷抽取啞單元32和負載啞單元33的總數(shù))相同。
而且在圖2中，雖然啞位線35a、35b和35c中的每一條都分別連接了4個啞單元，但是為了簡單起見，例如，每條啞位線35所連接的啞單元的數(shù)量(即電荷抽取啞單元32和負載啞單元33的總數(shù))與單元陣列中的位線所連接的存儲單元的數(shù)量相同。電荷抽取啞單元與負載啞單元的比例并不被上述所限制。
啞位線35a、35b和35c中的每一條分別配備了列開關(guān)38a、38b和38c中的一個，以及反相器39a、39b和39c中的一個，以使得來自時鐘脈沖產(chǎn)生電路的譯碼信號在數(shù)據(jù)讀出時通過反相器31輸入各條啞字線34，同時，列開關(guān)38a、38b和38c選擇合適的啞位線35，并將其連接到反相器36和37。
啞位線35a、35b和35c中的每一條都分別連接了不同數(shù)量的電荷抽取啞單元32，因此它們的延遲的幅度也各有不同。在本實施例中，連接了較小數(shù)量的電荷抽取啞單元32(即具有較大的延遲幅度)的啞位線被選擇用于位于與讀出放大器距離較遠處的存儲單元，而連接了較大數(shù)量的電荷抽取啞單元32(即具有較小的延遲幅度)的啞位線被選擇用于位于與讀出放大器距離較近處的存儲單元。例如，在圖2所示的自定時電路中，啞位線35a被選擇用于從位于與讀出放大器距離最遠處的存儲單元讀出數(shù)據(jù)，而啞位線35c被選擇用于從位于與讀出放大器距離最近處的存儲單元讀出數(shù)據(jù)，從而產(chǎn)生并輸出激活信號。
這樣就使得讀出放大器的合適的激活信號的產(chǎn)生不被存儲單元在存儲芯片中的位置所影響。
同時，在根據(jù)本實施例的半導(dǎo)體存儲裝置的自定時電路中，用于選擇啞位線35的列開關(guān)38的配置與用于從單元陣列中的存儲單元讀出數(shù)據(jù)所使用的實際電路所使用的列開關(guān)相同，而且接收列開關(guān)38的輸出的放大器電路所使用的電路與讀出放大器的相同。
圖3示出了圖2中以虛線區(qū)域40指示的部分，其選擇并輸出啞位線。
在圖2中，三個列開關(guān)35a、35b和35c選擇啞位線并將其連接到讀出放大器51，這三個列開關(guān)與連接到存儲了數(shù)據(jù)的存儲單元而不是啞單元的列開關(guān)在布線級別(例如晶體管配置或其大小)上相同。
而且，用于放大列開關(guān)35的輸出的放大器51(相應(yīng)于圖2的反相器36和37之間的組合)在布線級別上與讀出放大器相同。
上述配置使得模擬延遲的啞部分的電特性與從存儲單元讀出數(shù)據(jù)的實際部分的特性更加接近。
而且，如圖3所示，使列開關(guān)和接收來自列開關(guān)的輸出的放大器與用于從存儲單元讀出數(shù)據(jù)所使用的列開關(guān)和放大器在布線級別上相同這樣的做法不僅可以被應(yīng)用于上述第一實施例，而且可用于下面描述的第二和第三實施例。
下面描述用于選擇啞位線的所建議的方法。
圖4示出了根據(jù)本實施例來選擇啞位線的方法。
在本實施例中，相應(yīng)于將要從其讀出數(shù)據(jù)的存儲單元的位置來改變將要使用的啞位線。
如果存儲單元位于距離讀出放大器較遠處，那么信號傳輸中的延遲就會相應(yīng)較大，因此控制所述讀出放大器的激活定時的激活信號就會相應(yīng)地被延遲。
通過減小連接到啞位線的電荷抽取啞單元的數(shù)量并相應(yīng)增加連接到啞位線的負載啞單元的數(shù)量，啞位線上的負載與負載啞單元的數(shù)量成比例增加，從而延遲了信號的讀出。相反地，通過增加連接到啞位線的電荷抽取啞單元的數(shù)量并相應(yīng)減小連接到啞位線的負載啞單元的數(shù)量，啞位線上的負載與負載啞單元的數(shù)量成比例減小，從而加快了信號的讀出。
因此在圖4中，在四條啞位線61a、61b、61c、61d中，選擇連接了最小數(shù)量的電荷抽取啞單元61和最大數(shù)量的負載啞單元的啞位線61a，以用于從位于距離讀出放大器64最遠處的單元陣列63的塊63a中的存儲單元讀出數(shù)據(jù)，而位置63b、63c和63d到讀出放大器64的距離依次縮短，啞位線61b、61c和61d所連接的電荷抽取啞單元61的數(shù)量依次增大(負載啞單元的數(shù)量依次減小)，因此具有較小的延遲幅度，被分別選擇。
在用于選擇啞位線的各種機制的概念中，一種示例性方法是考慮使用來自主譯碼器的譯碼器信號。
圖5示出了通過使用譯碼器信號來選擇啞位線的配置。
在圖5中，通過使用譯碼器線上的由主譯碼器產(chǎn)生并用于選擇字線的譯碼器信號來對連接到啞位線的列開關(guān)進行開關(guān)操作，從而選擇四條啞位線之一。
圖5的配置示出了這樣的情況，通過使用12條譯碼器線71來選擇單元陣列中的字線，其中次序最高的譯碼器線71a選擇最遠的8條字線，次序第二高的譯碼器線71b選擇第二遠的8條字線，從而通過這些譯碼器線信號來選擇列開關(guān)。在這種情況下，用于選擇連接到位于距離最遠處的存儲單元的字線的次序最高的譯碼器線71a上的譯碼器信號被用作這樣的選擇信號，其用于對連接了最大數(shù)量的負載啞單元因此具有最大延遲的啞位線73a上的列開關(guān)72a進行開關(guān)操作，次序第二高的譯碼器線71b上的譯碼器信號被用作用于對啞位線73b上的列開關(guān)72b進行開關(guān)操作的選擇信號，次序第三高的譯碼器線71c上的譯碼器信號被用作用于對啞位線73c上的列開關(guān)72c進行開關(guān)操作的選擇信號，用于選擇連接到位于距離最近處的存儲單元的字線的譯碼器線71d上的譯碼器信號被用作這樣的選擇信號，其用于對啞位線73d上的列開關(guān)72d進行開關(guān)操作。
這樣的配置不需要用于控制列開關(guān)的開關(guān)操作和產(chǎn)生用于選擇啞位線的選擇信號的專用邏輯電路。
可替換配置可以包括用于選擇啞位線的分立的選擇電路，從而對圖4所示的啞位線進行開關(guān)操作。
圖6和圖7示出了這種選擇電路的電路圖。
圖6或7所示的選擇電路配備在時鐘脈沖產(chǎn)生器80中，并通過使用來自半導(dǎo)體存儲裝置外部的地址信號來產(chǎn)生對啞位線的選擇信號。
圖6所示的選擇電路是這樣的單元陣列結(jié)構(gòu)的示例性配置，在所述單元陣列中，隨著地址值的增大，存儲單元的位置到讀出放大器的距離變遠，并且通過使用次序最高的3條地址線上的信號，對8條啞位線進行開關(guān)操作。
圖6所示的選擇電路包括輸入緩沖器82-1、82-2和82-3，用于緩沖次序最高的地址信號值、次序第二高的地址信號值和次序第三高的地址信號值，并輸出正值或負值；并且產(chǎn)生這樣的選擇信號，其通過使用來自上述輸入緩沖器的正值或負值來通過NAND電路83對啞位線上的列開關(guān)進行開關(guān)操作。
而且，當(dāng)?shù)刂返淖罡呷皇恰?00”時，從位于距離讀出放大器最近處的塊中的存儲單元讀出數(shù)據(jù)，于是選擇了具有最小延遲的啞位線?？商鎿Q地，當(dāng)?shù)刂返淖罡呷皇恰?01”、“010”等時，尋址位于距離讀出放大器較遠處的讀出存儲單元，然后根據(jù)從輸入緩沖器82-1、82-2和82-3中的每一個輸出的正或負信號，產(chǎn)生用于選擇分別具有較大延遲幅度的啞位線的選擇信號，而當(dāng)?shù)刂返淖罡呷皇恰?11”時，由NAND電路83-8產(chǎn)生用于選擇具有最大延遲幅度的啞位線的選擇信號。
然后基于所述選擇信號來對啞位線上的列開關(guān)進行開關(guān)操作，根據(jù)來自所選擇的啞位線的信號來產(chǎn)生用于控制讀出放大器的激活定時的激活信號，并輸出到讀出放大器。
同時，圖7示出了這樣的選擇電路的電路圖，其通過僅使用次序最高的地址的地址線來產(chǎn)生選擇兩條啞位線之一的選擇信號。
圖7所示的選擇電路配備在時鐘脈沖產(chǎn)生器80中，并通過使用來自半導(dǎo)體存儲裝置外部的地址信號來產(chǎn)生用于啞位線的選擇信號，與圖6所示的選擇電路相同。
圖7所示的選擇電路包括地址輸入緩沖器91，用于緩沖次序最高的地址信號并輸出正值和負值，當(dāng)被讀出的存儲單元的次序最高的地址是“1”時，地址輸入緩存器91的正邏輯輸出變?yōu)椤案摺?，?dāng)被讀出的存儲單元的次序最高的地址是“0”時，地址輸入緩存器91的負邏輯輸出變?yōu)椤案摺?。因此，能夠通過下面的方式來進行合適的選擇，即當(dāng)用于選擇啞位線的選擇信號具有較大的延遲幅度時，將列開關(guān)與地址輸入緩存器91的正邏輯輸出相連接，當(dāng)用于選擇啞位線的選擇信號具有較小的延遲幅度時，將列開關(guān)與地址輸入緩存器91的負邏輯輸出相連接。
下面描述根據(jù)第二實施例的自定時電路。注意在根據(jù)第二和第三實施例的自定時電路中，用于產(chǎn)生要輸入到用于選擇啞位線的列開關(guān)中的信號的方法，要么是通過使用用于選擇信號的譯碼器信號線上的信號，要么是通過配備基于地址信號來產(chǎn)生選擇信號的選擇電路，這些都已在圖5、6和7中示出。
圖8根據(jù)本發(fā)明，示出了用于半導(dǎo)體存儲裝置的自定時電路的第二實施例的示例性配置。
第二實施例的自定時電路包括多條啞位線，其中每一條都連接了相等數(shù)量的電荷抽取啞單元，還連接了相等數(shù)量的負載啞單元。
而且，在選擇一條或多條啞位線時，選擇連接一條啞位線，用于從位于距離讀出放大器遠處(因而需要較大的延遲幅度)的存儲單元讀出數(shù)據(jù)，并且選擇連接多條啞位線，用于從位于距離讀出放大器較近處(因而需要較小的延遲幅度)的存儲單元讀出數(shù)據(jù)。
在圖8所示的配置中，啞位線101a、101b、101c和101d中的每一條都分別連接了電荷抽取啞單元102。而且，用于從位于距離讀出放大器遠處的存儲單元讀出數(shù)據(jù)時，僅列開關(guān)103a被選擇信號線104a接通，并且僅啞位線101a被連接到緩沖器105。與此相對比，用于從位于距離讀出放大器近處的存儲單元讀出數(shù)據(jù)時，列開關(guān)103a、103b和103c都被選擇信號線104a、104b和104c接通，而啞位線101a、101b和101c都連接到緩沖器105。同時，用于從位于距離讀出放大器中等距離處的存儲單元讀出數(shù)據(jù)時，列開關(guān)103a和103b被選擇信號線104a和104b接通，而啞位線101a和101b連接到緩沖器105。
這樣，在第二實施例的自定時電路中，所選擇的啞位線的數(shù)量隨所需延遲的幅度而增加，從而如同在第一實施例的自定時電路中那樣，實現(xiàn)了對信號延遲的精確模擬并產(chǎn)生用于控制讀出放大器的合適的激活定時的激活信號。
下面描述第三實施例的自定時電路。
圖9根據(jù)本實施例，示出了用于半導(dǎo)體存儲裝置的自定時電路的第三第三實施例的自定時電路包括多條啞位線，其中每一條都分別連接了數(shù)量為1、2、4，……2n的電荷抽取啞單元。通過選擇其中的一條或多條線，在包括相同數(shù)量的啞位線的情況下，可實現(xiàn)比第一和第二實施例更細致的調(diào)節(jié)。
圖9所示的配置包括3條啞位線111，包括啞位線111a、111b和111c，它們分別連接了一個、兩個和四個電荷抽取啞單元，實現(xiàn)了相應(yīng)于讀出存儲單元的位置的延遲幅度的7(即23-1)級開關(guān)。
在圖9中，當(dāng)存儲陣列被劃分為7塊(即1，2，……7)時，按照距離讀出放大器越來越遠的順序，根據(jù)選擇信號線114a、114b和114c，僅有一個列開關(guān)113a被接通，并且僅啞位線111a被選擇來與反相器115相連接，以從位于塊1的存儲單元讀出數(shù)據(jù)，同時，對于塊2，僅列開關(guān)113a被接通，并且僅啞位線111b被選擇來用于連接。
然后，對于塊3，列開關(guān)113a和113b被接通，并且啞位線111a和111b被選擇以連接到反相器115。類似地，用于塊4的啞位線111c、用于塊5的啞位線111a和111c、用于塊6的啞位線111b和111c，以及用于距離讀出放大器最近的塊7的啞位線111a、111b和111c都被分別連接到反相器115，以用于這些塊。
相比于第一和第二實施例中的自定時電路，這種配置通過使用相同數(shù)量的啞位線實現(xiàn)了對延遲的更細致的控制，或在相同性能的情況下減少了啞位線的數(shù)量。
如上所述，在根據(jù)本實施例的半導(dǎo)體存儲裝置中，與傳統(tǒng)半導(dǎo)體存儲裝置相比，對相應(yīng)于正從其讀出數(shù)據(jù)的存儲單元的位置的啞位線的動態(tài)選擇實現(xiàn)了對信號延遲的更精確模擬。這反過來實現(xiàn)了以更合適的定時來產(chǎn)生讀出放大器的激活信號。
而且，通過使用與實際的存儲器讀出中使用的開關(guān)類型相同的開關(guān)以模擬布線級別的信號延遲，可以消除由電特性差別而引起的誤差。
注意，在上面描述的對啞位線的選擇中，存儲單元塊是被平均劃分的，但是每個塊可以不被平均劃分。
還要注意，根據(jù)本實施例的半導(dǎo)體存儲裝置并不局限于SRAM，而是適用于所有包含用于對存儲單元的讀出進行放大的讀出放大器的半導(dǎo)體存儲裝置，例如DRAM、ROM、EPROM、FRRAM，等等。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，包括包括多個存儲單元的單元陣列；讀出放大器；以及包括多條啞位線的自定時單元，用于基于其數(shù)據(jù)被讀出的所述存儲單元的位置來選擇所述啞位線，并在讀數(shù)據(jù)時產(chǎn)生用于控制所述讀出放大器的激活定時的激活信號。
2.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中所述自定時單元基于所述數(shù)據(jù)被讀出的存儲單元和所述讀出放大器之間的距離來選擇所述啞位線。
3.如權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中所述多條啞位線中的每一條都分別連接了不同數(shù)量的電荷抽取啞單元；當(dāng)所述數(shù)據(jù)被讀出的存儲單元與所述讀出放大器之間的距離遠時，所述自定時單元選擇其連接的所述電荷抽取啞單元的數(shù)量少的一條啞位線，而當(dāng)所述數(shù)據(jù)被讀出的存儲單元與所述讀出放大器之間的距離近時，所述自定時單元選擇其連接的所述電荷抽取啞單元的數(shù)量多的一條啞位線。
4.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中所述多條啞位線中的每一條都連接了相同數(shù)量的電荷抽取啞單元；所述自定時單元基于所述數(shù)據(jù)被讀出的存儲單元的位置來改變應(yīng)選擇的所述啞位線的數(shù)量。
5.如權(quán)利要求4所述的半導(dǎo)體存儲裝置，其中當(dāng)所述數(shù)據(jù)被讀出的存儲單元與所述讀出放大器之間的距離遠時，所述自定時單元所選擇的所述啞位線的數(shù)量少，而當(dāng)所述數(shù)據(jù)被讀出的存儲單元與所述讀出放大器之間的距離近時，所述自定時單元所選擇的所述啞位線的數(shù)量多。
6.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中所述多條啞位線中的每一條都分別連接了不同數(shù)量的電荷抽取啞單元；所述自定時單元基于讀出所述數(shù)據(jù)的位置來從所述多條啞位線中選擇一條或多條。
7.如權(quán)利要求6所述的半導(dǎo)體存儲裝置，其中所述自定時單元選擇所述啞位線，以使得當(dāng)所述數(shù)據(jù)被讀出的存儲單元和所述讀出放大器之間的距離遠時，連接到所選擇的啞位線的所述電荷抽取啞單元的數(shù)量少，當(dāng)所述數(shù)據(jù)被讀出的存儲單元和所述讀出放大器之間的距離近時，連接到所選擇的啞位線的所述電荷抽取啞單元的數(shù)量多。
8.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中所述自定時單元包括選擇單元，用于基于用于選擇字線的譯碼器信號來選擇所述啞位線。
9.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中所述自定時單元包括用于基于地址信號線的值來選擇所述啞位線的選擇單元。
10.如權(quán)利要求9所述的半導(dǎo)體存儲裝置，其中所述選擇單元基于次序最高的地址的地址信號線的值來選擇所述啞位線。
11.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中所述自定時單元包括用于選擇所述啞位線的開關(guān)，其在布線級別與用于從所述存儲單元讀出數(shù)據(jù)的路徑所使用的列開關(guān)相同。
12.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中所述自定時單元包括用于放大所述所選擇的啞位線上的信號的放大器，其在布線級別與所述讀出放大器相同。
13.一種激活信號的產(chǎn)生方法，所述激活信號控制用于放大從半導(dǎo)體存儲裝置的存儲單元讀出的信號的讀出放大器的激活定時，包括多條啞位線；在讀數(shù)據(jù)時，基于所述數(shù)據(jù)被讀出的存儲單元的位置，從所述多條啞位線中選擇所述啞位線；以及基于所述所選擇的啞位線的信號，產(chǎn)生所述激活信號。
全文摘要
一種半導(dǎo)體存儲裝置，包括包括多個存儲單元的單元陣列；讀出放大器；包括多條啞位線的自定時單元，其基于其數(shù)據(jù)被讀出的存儲單元位置來選擇啞位線，并在讀數(shù)據(jù)時產(chǎn)生用于控制讀出放大器的激活定時的激活信號。
文檔編號G11C7/14GK1747056SQ200510008490
公開日2006年3月15日 申請日期2005年2月21日 優(yōu)先權(quán)日2004年9月6日
發(fā)明者清水宏 申請人:富士通株式會社