專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置中裝載的讀出專用存儲(chǔ)裝置，特別是涉及在制造階段寫入信息的掩膜ROM(只讀存儲(chǔ)器)。
背景技術(shù)：
近年來，掩膜ROM中隨著制造工藝的微細(xì)化與存儲(chǔ)容量的大容量化，提高成品率成為重要的課題。以提高掩膜ROM的成品率為目的，提出把缺陷存儲(chǔ)單元與預(yù)備存儲(chǔ)單元置換的方法。以下用附圖具體說明之。
圖13為示出現(xiàn)有的半導(dǎo)體裝置例的結(jié)構(gòu)電路圖。圖13的半導(dǎo)體裝置由下列電路構(gòu)成控制電路3，地址輸入電路4，行解碼器5，存儲(chǔ)器單元陣列6，列解碼器7，讀出放大電路8，輸出電路9，地址存儲(chǔ)電路10，數(shù)據(jù)存儲(chǔ)電路11，輸入存儲(chǔ)單元陣列6的數(shù)據(jù)與數(shù)據(jù)存儲(chǔ)電路11的數(shù)據(jù)并根據(jù)地址存儲(chǔ)電路10的輸出信息選擇輸出其中任一方的轉(zhuǎn)換電路20。
圖2示出地址存儲(chǔ)電路10的一結(jié)構(gòu)例。地址存儲(chǔ)電路10存儲(chǔ)存儲(chǔ)單元陣列6中置換的存儲(chǔ)單元(缺陷存儲(chǔ)單元)的地址。圖2中地址存儲(chǔ)電路10輸入地址信號AD1～ADn。地址信號AD1～and連接于晶體管TRP1～TRPn的柵極端子與倒相器201～20n的輸入端。倒相器201～20n的輸出連接于晶體管TRN1～TRNn的柵極端子。各晶體管TRP1～TRPn、TRN1～TRNn的源極接地，漏極通過熔絲元件FAP1～n、FAN1～n連接于二級倒相器221～222的輸入端。二級倒相器221～222的輸出信號(控制信號)RAD傳送到數(shù)據(jù)存儲(chǔ)電路11與轉(zhuǎn)換電路20。
有缺陷存儲(chǔ)單元時(shí)，根據(jù)制造工藝中缺陷存儲(chǔ)單元的地址信號AD1～ADn的值，用激光熔斷圖2的地址存儲(chǔ)電路10的熔絲元件。也就是說，若缺陷存儲(chǔ)單元的地址信號Adi(i為1≤i≤n的任意整數(shù))為1(高電平)，則熔斷熔絲元件FAPi，若缺陷存儲(chǔ)單元的地址信號ADi為0(低電平)，則熔斷熔絲元件FANi。此后，地址信號AD1～ADn與缺陷存儲(chǔ)單元的地址一致時(shí)，控制信號RAD成高電平，地址信號AD1～ADn為缺陷存儲(chǔ)單元以外的地址時(shí)，RAD成低電平。
圖3示出數(shù)據(jù)存儲(chǔ)電路11的一構(gòu)成例。數(shù)據(jù)存儲(chǔ)電路11存儲(chǔ)存儲(chǔ)單元陣列6中置換的存儲(chǔ)單元(缺陷存儲(chǔ)單元)的m位的數(shù)據(jù)。數(shù)據(jù)存儲(chǔ)電路11輸入來自地址存儲(chǔ)電路10的控制信號RAD，控制信號RAD輸入到晶體管TRD1～TRDm的柵極端子。各晶體管的源極接地，漏極通過熔絲元件FD1～m連接于各二級倒相器301～30m的輸入端。二級倒相器301～30m的輸出數(shù)據(jù)RD1～m傳送到轉(zhuǎn)換電路20。
有缺陷存儲(chǔ)單元時(shí)，把應(yīng)存入缺陷存儲(chǔ)單元的m位的數(shù)據(jù)存入數(shù)據(jù)存儲(chǔ)電路11的m個(gè)電路。具體地說，制造工序中，將缺陷存儲(chǔ)單元的地址信號AD1～ADn輸入到地址存儲(chǔ)電路10，使控制信號RAD為高電平。數(shù)據(jù)存儲(chǔ)電路11輸入高電平的控制信號RAD。數(shù)據(jù)存儲(chǔ)電路11的晶體管TRD1～TRDm全部導(dǎo)通。
根據(jù)應(yīng)該存儲(chǔ)入缺陷存儲(chǔ)單元的m位數(shù)據(jù)DATA1～DATAm，若數(shù)據(jù)DATAj(j為1≤j≤m的任意整數(shù))為高電平，則用激光熔斷該位的熔絲元件FDj。若DATAj為0(低電平)，則不熔斷熔絲元件FDj。這樣，當(dāng)控制信號RAD為高電平時(shí)(缺陷存儲(chǔ)單元的地址信號AD1～and被輸入半導(dǎo)體裝置時(shí))，數(shù)據(jù)存儲(chǔ)電路11輸出缺陷存儲(chǔ)單元的m位數(shù)據(jù)。
圖14示出現(xiàn)有例的半導(dǎo)體裝置的轉(zhuǎn)換電路20的一構(gòu)成例。轉(zhuǎn)換電路20的m個(gè)選擇電路1401～140m分別輸入經(jīng)由讀出放大器電路的存儲(chǔ)單元陣列6的輸出數(shù)據(jù)SO1～SOm與數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～RDm(任何一個(gè)都是m位輸出數(shù)據(jù))，依照地址存儲(chǔ)電路10輸出的控制信號RAD選擇其中之一作為數(shù)據(jù)DI1～m輸出。數(shù)據(jù)DI1～m被輸入到輸出電路9。轉(zhuǎn)換電路20在控制信號RAD為高電平時(shí)輸出數(shù)據(jù)RD1～m，為低電平時(shí)輸出數(shù)據(jù)SO1～m。
如上所述，在存儲(chǔ)單元陣列6存在缺陷存儲(chǔ)單元時(shí)，通過切斷地址存儲(chǔ)電路10的熔絲FAP1～n、FAN1～n的相應(yīng)熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的地址。又，通過切斷數(shù)據(jù)存儲(chǔ)電路10的熔絲FD1～m相應(yīng)熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的數(shù)據(jù)。在地址輸入信號AD1～n與缺陷存儲(chǔ)單元的地址一致時(shí)，地址存儲(chǔ)電路10輸出的控制信號RAD為高電平，轉(zhuǎn)換電路20輸出數(shù)據(jù)存儲(chǔ)電路11的數(shù)據(jù)，輸出電路9輸出數(shù)據(jù)存儲(chǔ)電路11的數(shù)據(jù)。在地址信號AD1～n與缺陷存儲(chǔ)單元的地址不一致時(shí)，地址存儲(chǔ)電路10輸出的控制信號RAD為低電平，轉(zhuǎn)換電路20輸出存儲(chǔ)單元陣列6的數(shù)據(jù)。輸出電路9按照選擇信號CS1(存儲(chǔ)裝置選擇信息)(利用選擇信號CS1選擇其掩膜ROM主體的情況)，輸出存儲(chǔ)單元陣列6的數(shù)據(jù)。
近年來的半導(dǎo)體裝置與其高功能化相應(yīng)，裝載多個(gè)高速讀出型且小容量的掩膜ROM主體(稱“存儲(chǔ)裝置”)?，F(xiàn)有的半導(dǎo)體裝置在掩膜ROM主體的讀出放大電路8與輸出電路9之間具備轉(zhuǎn)換電路20。
從地址存儲(chǔ)電路10輸入地址信號AD1～n起至從數(shù)據(jù)存儲(chǔ)電路11讀出的數(shù)據(jù)到達(dá)轉(zhuǎn)換電路20為止的傳送延遲時(shí)間，要比從地址電路4輸入地址信號AD1～n起至從高速讀出型的存儲(chǔ)單元陣列6讀出的數(shù)據(jù)到達(dá)轉(zhuǎn)換電路20為止的傳送延遲時(shí)間來得長。因此，存在這樣的問題，就是在把缺陷存儲(chǔ)單元置換成地址存儲(chǔ)電路10及數(shù)據(jù)存儲(chǔ)電路11的情況下的數(shù)據(jù)讀出時(shí)間比通常的數(shù)據(jù)讀出時(shí)間來得慢。
熔絲元件一般占有極大的芯片面積。現(xiàn)有的半導(dǎo)體裝置由于具有每一ROM主體具備置換缺陷存儲(chǔ)單元的數(shù)據(jù)的地址存儲(chǔ)電路及數(shù)據(jù)存儲(chǔ)電路(由于有在每個(gè)腌膜ROM主體的內(nèi)部進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)與其置換數(shù)據(jù)之間置換的結(jié)構(gòu))，故存在的問題是，增加了具有多個(gè)掩膜ROM主體的半導(dǎo)體裝置的芯片面積。
本發(fā)明的目的在于解決上述問題，提供將缺陷存儲(chǔ)單元置換成地址存儲(chǔ)電路及數(shù)據(jù)存儲(chǔ)電路情況下的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)的情況下的數(shù)據(jù)讀出時(shí)間相等的半導(dǎo)體裝置。
又，本發(fā)明的目的在于，利用多個(gè)掩膜ROM主體共有地址存儲(chǔ)電路與數(shù)據(jù)存儲(chǔ)電路的構(gòu)造，提供具有多個(gè)掩膜ROM主體且芯片面積小的半導(dǎo)體裝置。

發(fā)明內(nèi)容
為達(dá)到上述目的，本發(fā)明的半導(dǎo)體裝置具有用含有掩膜ROM主體的存儲(chǔ)裝置的輸出數(shù)據(jù)線進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)與其置換數(shù)據(jù)的置換的結(jié)構(gòu)。又，具有多個(gè)掩膜ROM主本共有地址存儲(chǔ)電路與數(shù)據(jù)存儲(chǔ)電路的結(jié)構(gòu)。
本發(fā)明的一種觀點(diǎn)的半導(dǎo)體裝置具有根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元讀出的數(shù)據(jù)的讀出專用存儲(chǔ)裝置和轉(zhuǎn)換裝置，所述轉(zhuǎn)換裝置具有存儲(chǔ)所述讀出專用存儲(chǔ)裝置的缺陷存儲(chǔ)單元的所述地址信息的地址存儲(chǔ)電路；存儲(chǔ)所述缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的地址信息輸出其中一方的轉(zhuǎn)換電路。
利用通過讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)線進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)的置換，可實(shí)現(xiàn)將缺陷存儲(chǔ)單元置換成地址存儲(chǔ)電路及數(shù)據(jù)存儲(chǔ)電路的情況下的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)的情況下的數(shù)據(jù)讀出時(shí)間相等的半導(dǎo)體裝置。
本發(fā)明的另一觀點(diǎn)的半導(dǎo)體裝置，具有共用輸出數(shù)據(jù)線，并根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元讀出的數(shù)據(jù)的多個(gè)讀出專用存儲(chǔ)裝置和轉(zhuǎn)換裝置，所述轉(zhuǎn)換裝置具有存儲(chǔ)多個(gè)所述讀出專用存儲(chǔ)裝置的至少任一個(gè)缺陷存儲(chǔ)單元的所述存儲(chǔ)裝置選擇信息及所述地址信息的地址存儲(chǔ)電路；存儲(chǔ)所述缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入通過所述輸出數(shù)據(jù)線輸出的所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的所述存儲(chǔ)裝置選擇信息及所述地址信息，輸出任一方的轉(zhuǎn)換電路。
采用本發(fā)明的結(jié)構(gòu)，則在上述半導(dǎo)體裝置的作用的基礎(chǔ)上，還可在共用輸出數(shù)據(jù)線的2個(gè)以上的讀出專用存儲(chǔ)裝置之間共有地址存儲(chǔ)電路與數(shù)據(jù)存儲(chǔ)電路，因此能夠抑制地址存儲(chǔ)電路及數(shù)據(jù)存儲(chǔ)電路的面積的增加，并使2個(gè)以上的讀出專用存儲(chǔ)裝置的缺陷存儲(chǔ)單元的數(shù)據(jù)置換成為可能。
本發(fā)明的另一觀點(diǎn)的半導(dǎo)體裝置，具有有另一輸出數(shù)據(jù)線并根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元讀出的數(shù)據(jù)的多個(gè)讀出專用存儲(chǔ)裝置和轉(zhuǎn)換裝置，所述轉(zhuǎn)換裝置具有存儲(chǔ)多個(gè)所述讀出專用存儲(chǔ)裝置的至少任一個(gè)缺陷存儲(chǔ)單元的所述存儲(chǔ)裝置選擇信息及所述地址信息的地址存儲(chǔ)電路；存儲(chǔ)所述缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入通過所述輸出數(shù)據(jù)線輸出的所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的所述存儲(chǔ)裝置選擇信息及所述地址信息，輸出其中任一方的配置于每一所述輸出數(shù)據(jù)線的多個(gè)轉(zhuǎn)換電路。
采用本發(fā)明的結(jié)構(gòu)，則在上述半導(dǎo)體裝置的作用的基礎(chǔ)上還可在輸出數(shù)據(jù)線不同的2個(gè)以上的讀出專用存儲(chǔ)裝置之間共有地址存儲(chǔ)電路與數(shù)據(jù)存儲(chǔ)電路，因此能夠抑制地址存儲(chǔ)電路及數(shù)據(jù)存儲(chǔ)電路的面積增加并使2個(gè)以上的讀出專用存儲(chǔ)裝置的缺陷存儲(chǔ)單元的數(shù)據(jù)置換成為可能。
本發(fā)明的另一個(gè)觀點(diǎn)的半導(dǎo)體裝置，具有存儲(chǔ)所述缺陷存儲(chǔ)單元的缺陷位的位信息的位存儲(chǔ)電路、或存儲(chǔ)所述缺陷位的位信息的位存儲(chǔ)電路及存儲(chǔ)所述缺陷為的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路，以取代前述數(shù)據(jù)存儲(chǔ)電路，所述轉(zhuǎn)換電路輸入所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)、所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)的反轉(zhuǎn)信號或所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)或0或1的固定數(shù)據(jù)，再根據(jù)所述位信息，以位單位選擇輸出其中任一方。
采用本發(fā)明的結(jié)構(gòu)，以位單位存儲(chǔ)置換數(shù)據(jù)，因此能使數(shù)據(jù)存儲(chǔ)電路的面積更小。
本發(fā)明的另一觀點(diǎn)的半導(dǎo)體裝置，包含具備冗余存儲(chǔ)單元，并根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元陣列讀出的數(shù)據(jù)的可改寫的存儲(chǔ)裝置、根據(jù)所述存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元陣列讀出的數(shù)據(jù)的讀出專用存儲(chǔ)裝置、以及轉(zhuǎn)換裝置。所述轉(zhuǎn)換裝置具有存儲(chǔ)所述可改寫的存儲(chǔ)裝置的缺陷存儲(chǔ)單元的所述存儲(chǔ)裝置選擇信息及地址信息，以及所述讀出專用存儲(chǔ)裝置的缺陷存儲(chǔ)單元的所述存儲(chǔ)裝置選擇信息及地址信息的地址存儲(chǔ)電路；存儲(chǔ)所述讀出專用存儲(chǔ)裝置的缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，并根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的所述存儲(chǔ)裝置選擇信息及所述地址信息，輸出其中任一方的轉(zhuǎn)換電路。所述可改寫的存儲(chǔ)裝置根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的所述存儲(chǔ)裝置選擇信息及所述地址信息，輸出從通常的存儲(chǔ)單元陣列讀出的輸出數(shù)據(jù)與從所述冗余存儲(chǔ)單元陣列讀出的輸出數(shù)據(jù)中的任一方。
采用本發(fā)明的結(jié)構(gòu)，則在上述半導(dǎo)體裝置的作用的基礎(chǔ)上還可在讀出專用存儲(chǔ)裝置與可致寫存儲(chǔ)裝置之間共有地址存儲(chǔ)電路，從而抑制地址存儲(chǔ)電路的面積增加并使讀出專用存儲(chǔ)裝置與可改寫存儲(chǔ)裝置的缺陷存儲(chǔ)單元的數(shù)據(jù)置換成為可能。
本發(fā)明的新的特征記載于所附加權(quán)利要求的范圍內(nèi)，然而關(guān)于結(jié)構(gòu)及內(nèi)容兩方面，本發(fā)明與其他的目的和特征將通過附圖與以下的詳細(xì)說明得到更好的理解和評價(jià)。


圖1示出本發(fā)明的實(shí)施例1的半導(dǎo)體裝置結(jié)構(gòu)框圖。
圖2為現(xiàn)有例及本發(fā)明的實(shí)施例1的地址存儲(chǔ)電路的電路圖。
圖3為現(xiàn)有例及本發(fā)明的實(shí)施例1、3～5的數(shù)據(jù)存儲(chǔ)電路的電路圖。
圖4為本發(fā)明的實(shí)施例1、3～5的轉(zhuǎn)換電路的電路圖。
圖5為本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的結(jié)構(gòu)框圖。
圖6為本發(fā)明的實(shí)施例2的位存儲(chǔ)電路的電路圖。
圖7為本發(fā)明的實(shí)施例2的轉(zhuǎn)換電路的電路圖。
圖8為本發(fā)明的實(shí)施例3的半導(dǎo)體裝置的結(jié)構(gòu)框圖。
圖9為本發(fā)明的實(shí)施例3的地址存儲(chǔ)電路的電路圖。
圖10為本發(fā)明的實(shí)施例4的半導(dǎo)體裝置的結(jié)構(gòu)框圖。
圖11為本發(fā)明的實(shí)施例4的地址存儲(chǔ)電路的電路圖。
圖12為本發(fā)明的實(shí)施例5的半導(dǎo)體裝置的結(jié)構(gòu)框圖。
圖13為現(xiàn)有例的半導(dǎo)體裝置的結(jié)構(gòu)框圖。
圖14為現(xiàn)有例的半導(dǎo)體裝置的轉(zhuǎn)換電路的電路圖。
圖中的一部分或全部通過以圖示為目的的概略表現(xiàn)畫出，不一定限于真實(shí)地畫出其所表示的要素的實(shí)際的相對大小或位置。
具體實(shí)施方法以下與附圖一起描述所示的實(shí)施本發(fā)明用的最佳形態(tài)的實(shí)施例。
實(shí)施例1圖1示出本發(fā)明實(shí)施例1的半導(dǎo)體裝置結(jié)構(gòu)的電路圖。圖1所示的半導(dǎo)體裝置具有掩膜ROM主體(存儲(chǔ)裝置)1、置換缺陷存儲(chǔ)單元的數(shù)據(jù)的轉(zhuǎn)換裝置2。掩膜ROM主體(存儲(chǔ)裝置)1具有控制電路3，地址輸入電路4，行解碼器5，存儲(chǔ)單元陣列6，列解碼器7，讀出放大電路8，以及輸出電路9。轉(zhuǎn)換裝置2具有存儲(chǔ)存儲(chǔ)單元陣列6中的置換的存儲(chǔ)單元(缺陷存儲(chǔ)單元)的地址的地址存儲(chǔ)電路10，存儲(chǔ)存儲(chǔ)單元陣列6中的置換的存儲(chǔ)單元的數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路11。
控制電路3、地址輸入電路4、行解碼器5、存儲(chǔ)單元陣列6、列解碼器7、讀出放大電路8、輸出電路9、地址存儲(chǔ)電路10、數(shù)據(jù)存儲(chǔ)電路11均與現(xiàn)有例的相同。對同一構(gòu)成要素標(biāo)以同一符號，其說明從略。圖4是實(shí)施例1的半導(dǎo)體裝置的轉(zhuǎn)換電路12的結(jié)構(gòu)圖。轉(zhuǎn)換電路12的選擇電路401～40m，分別輸入輸出電路9根據(jù)存儲(chǔ)裝置選擇信號CS1輸出的輸出數(shù)據(jù)(掩膜ROM主體1的輸出數(shù)據(jù))D1～m和數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m，并根據(jù)地址存儲(chǔ)電路10輸出的控制信號RAD選擇輸出其中任一方。轉(zhuǎn)換電路12的選擇電路401～40m在控制信號RAD為高電平時(shí)輸出輸出數(shù)據(jù)RD1～m。選擇電路401～40m在控制信號RAD為低電平時(shí)輸出輸出數(shù)據(jù)D1～m。
對讀出如上所述構(gòu)成的半導(dǎo)體裝置的數(shù)據(jù)的動(dòng)作說明如下。在存儲(chǔ)單元陣列6存在缺陷存儲(chǔ)單元時(shí)，通過切斷地址存儲(chǔ)電路10的熔絲FAP1～n、FAN1～n的相應(yīng)熔絲，存儲(chǔ)缺陷存儲(chǔ)單元的地址。又，通過切斷數(shù)據(jù)存儲(chǔ)電路11的熔絲FD1～m的相應(yīng)熔絲，存儲(chǔ)缺陷存儲(chǔ)單元的數(shù)據(jù)。在地址輸入信號AD1～m與缺陷在存儲(chǔ)單元的地址一致時(shí)，地址存儲(chǔ)電路10輸出的控制信號RAD成為高電平，轉(zhuǎn)換電路12輸出數(shù)據(jù)存儲(chǔ)電路11的數(shù)據(jù)RD1～m，數(shù)據(jù)存儲(chǔ)電路11的數(shù)據(jù)RD1～m被傳送到下一電路。在地址信號AD1～n與缺陷存儲(chǔ)單元的地址不一致時(shí)，地址存儲(chǔ)電路10輸出的控制信號RAD成為低電平，轉(zhuǎn)換電路12輸出掩膜ROM主體1的數(shù)據(jù)D1～m，掩膜ROM主體1的輸出D1～m被傳送到下一電路。
在現(xiàn)有例(圖13)中，輸出電路9配置在轉(zhuǎn)換電路12之后。在本發(fā)明的結(jié)構(gòu)(圖1)中，根據(jù)存儲(chǔ)裝置選擇信號CS1控制的輸出電路9配置在存儲(chǔ)單元陣列6與轉(zhuǎn)換電路12之間。從存儲(chǔ)單元陣列6讀出的數(shù)據(jù)至到達(dá)轉(zhuǎn)換電路12為止的傳送延遲時(shí)間僅增加在輸出電路9的傳送延遲時(shí)間。因此，從半導(dǎo)體裝置輸入地址信號AD1～n起至從存儲(chǔ)單元陣列6讀出的數(shù)據(jù)到達(dá)轉(zhuǎn)換電路12為止的傳送延遲時(shí)間，與從半導(dǎo)體裝置輸入地址信號AD1～n起至從地址存儲(chǔ)電路10及從數(shù)據(jù)存儲(chǔ)電路11讀出的數(shù)據(jù)到達(dá)轉(zhuǎn)換電路12為止的傳達(dá)延遲時(shí)間大致相同。
采用實(shí)施例1，通過用讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)線進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)置換，可實(shí)現(xiàn)使缺陷存儲(chǔ)單元置換成地址存儲(chǔ)電路及數(shù)據(jù)存儲(chǔ)電路的情況下的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)時(shí)的數(shù)據(jù)讀出時(shí)間相等的半導(dǎo)體裝置。
實(shí)施例2圖5示出本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的結(jié)構(gòu)電路圖。圖5所示的半導(dǎo)體裝置具有掩膜ROM主體(存儲(chǔ)裝置)1、置換缺陷存儲(chǔ)單元的數(shù)據(jù)的轉(zhuǎn)換裝置2。實(shí)施例2的掩膜ROM主體1與實(shí)施例1相同。轉(zhuǎn)換裝置2具有存儲(chǔ)掩膜ROM主體1中置換的存儲(chǔ)單元的地址的地址存儲(chǔ)電路10，存儲(chǔ)掩膜ROM主體中的置換的存儲(chǔ)單元(缺陷存儲(chǔ)單元)的缺陷位信息的位存儲(chǔ)電路14，以及轉(zhuǎn)換電路15。地址存儲(chǔ)電路10的結(jié)構(gòu)與現(xiàn)有例(圖2)相同。同一構(gòu)成要素附注同一符號，其說明從略。
圖6示出實(shí)施例2的位存儲(chǔ)電路14的構(gòu)成圖。位存儲(chǔ)電路14是存儲(chǔ)置換的存儲(chǔ)單元的缺陷位信息的電路。位存儲(chǔ)電路14輸入的地址存儲(chǔ)電路輸出的控制信號RAD。RAD輸入到晶體管TRB1～TRBp的柵極端子。P與m為2P＝m。各晶體管的源極接地，漏極經(jīng)熔絲元件FB1～FBp接到各兩級反相器601～60p的輸入端。各兩級反相器601～60p的輸出信號BD1～p輸入到解碼電路16。
例如，如m＝8位，則p＝3。以位5(101B。B表示2進(jìn)制數(shù))為缺陷位的情況為例進(jìn)行說明。制造工藝中將缺陷存儲(chǔ)單元(含有缺陷位的存儲(chǔ)單元)的地址輸入半導(dǎo)體裝置。
RAD為高電平，位存儲(chǔ)電路14的晶體管TRB1～TRBp全部導(dǎo)通。制造工藝中，根據(jù)表示缺陷位的數(shù)據(jù)(缺陷位信息)熔斷熔絲元件。若表示缺陷位的數(shù)據(jù)為高電平，則激光熔斷該位的熔絲元件FBk。若表示缺陷位的數(shù)據(jù)為0(低電平)，則不熔斷熔絲元件FBk。這樣，在控制信號RAD為高電平的(缺陷存儲(chǔ)單元的地址信號AD1～and被輸入半導(dǎo)體裝置時(shí))，晶體管TRB1～TRBp輸出表示缺陷的p位的信號BD1～p(缺陷位信息。如101B)。
解碼電路16將輸出信號BD1～p解碼，輸出信號RB1～m。信號RB1～m通過信號BD1～p的組合，有一個(gè)信號為高電平，此外的信號為低電平。例如輸出信號BD1～p若為101B，則僅RB6為高電平，其余信號(RB1～5，RB7～8)為低電平。信號RB1～m被傳送到轉(zhuǎn)換電路15。
圖7示出實(shí)施例2的轉(zhuǎn)換電路15的構(gòu)成圖。轉(zhuǎn)換電路15的選擇電路701～70m分別輸入掩膜ROM主體1的輸出數(shù)據(jù)D1～m，在地址存儲(chǔ)電路10輸出的控制信號RAD與位存儲(chǔ)電路14輸出的信號RB1～m的控制下，輸出輸出數(shù)據(jù)D1～m與D1～m的反轉(zhuǎn)信號中的任一個(gè)。當(dāng)控制信號RAD高電平時(shí)，若信號RBj(j為1≤j≤m的整數(shù))為低電平，則轉(zhuǎn)換電路15的選擇電路70j輸出輸出數(shù)據(jù)Dj，若信號RBj為高電平，則選擇電路70j輸出Dj的反轉(zhuǎn)信號。當(dāng)控制信號RAD低電平時(shí)，轉(zhuǎn)換電路15與信號RB1～m的狀態(tài)無關(guān)地輸出輸出數(shù)據(jù)D1～m。
掩膜ROM中的缺陷存儲(chǔ)單元幾乎所有的情況下都是由Via形成不當(dāng)引起的。在缺陷存儲(chǔ)單元由Via形成不當(dāng)引起的。在缺陷存儲(chǔ)單元由Via形成不當(dāng)引起的情況中，失效的數(shù)據(jù)不變?yōu)楦?dòng)狀態(tài)而確定為一定值(成為0或1中的任一值，由電路結(jié)構(gòu)而定)。因此通過在圖7的結(jié)構(gòu)中設(shè)置反轉(zhuǎn)電路可補(bǔ)救缺陷存儲(chǔ)單元的輸出數(shù)據(jù)。利用圖7的結(jié)構(gòu)，補(bǔ)救電路的電路規(guī)?？勺龅眯?，可削減熔絲的數(shù)目。
對讀出如上所述構(gòu)成的半導(dǎo)體裝置的數(shù)據(jù)的動(dòng)作說明如下。在掩膜ROM主體1存在缺陷的存儲(chǔ)單元時(shí)，通過切斷地址存儲(chǔ)電路10的熔絲FAP1～n、FAN1～n的相應(yīng)的熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的地址。又，通過切斷位存儲(chǔ)電路14的熔絲FB1～p的相應(yīng)的熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的輸出位。當(dāng)?shù)刂份斎胄盘朅D1～n與缺陷存儲(chǔ)單元的地址一致時(shí)，地址存儲(chǔ)電路10輸出的控制信號RAD就成為高電平，位存儲(chǔ)電路14的輸出信號RB1～m中熔絲FB1～p存儲(chǔ)的一個(gè)信號成為高電平。轉(zhuǎn)換電路15對于信號RB1～m中變成高電平的位，輸出掩膜ROM主體1的輸出數(shù)據(jù)D1～m的反轉(zhuǎn)信號，而對于信號RB1～m中為低電平的位，原樣輸出掩膜ROM主體1的輸出數(shù)據(jù)D1～m。當(dāng)?shù)刂沸盘朅D1～n與缺陷存儲(chǔ)單元的地址不一致時(shí)，地址存儲(chǔ)電路10輸出的控制信號RAD就成為低電平，轉(zhuǎn)換電路15原樣輸出掩膜ROM主體1的輸出數(shù)據(jù)D1～m。
采用實(shí)施例2，與實(shí)施例1同樣地通過用讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)線進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)置換，可實(shí)現(xiàn)置換缺陷存儲(chǔ)單元時(shí)的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)時(shí)的數(shù)據(jù)讀出時(shí)間相等的半導(dǎo)體裝置。
又，通過位存儲(chǔ)電路存儲(chǔ)缺陷位信息，任何將其解碼輸出，與實(shí)施例1相比可使存儲(chǔ)與缺陷存儲(chǔ)單元有關(guān)的數(shù)據(jù)的電路(熔絲)減少，可實(shí)現(xiàn)芯片面積小的半導(dǎo)體裝置。
也可以取代實(shí)施例2的結(jié)構(gòu)，采用在位存儲(chǔ)電路和14在表示哪個(gè)位是缺陷的缺陷位信息上增加再存儲(chǔ)作為應(yīng)存儲(chǔ)于缺陷位的1位數(shù)據(jù)的結(jié)構(gòu)。
作為另一個(gè)方法，也可以如此構(gòu)成，即在圖7的轉(zhuǎn)換電路15的選擇電路701～70m的H輸入端輸入0或1的固定數(shù)據(jù)，選擇電路701～70m輸出輸出數(shù)據(jù)D1～m或上述固定數(shù)據(jù)中的任一個(gè)。
實(shí)施例3圖8示出本發(fā)明的實(shí)施例3的半導(dǎo)體裝置結(jié)構(gòu)電路圖。圖8所示的半導(dǎo)體裝置具有共有輸出信號線的多個(gè)掩膜ROM主體(存儲(chǔ)裝置)1a及1b、置換缺陷存儲(chǔ)單元的數(shù)據(jù)的轉(zhuǎn)換裝置2。掩膜ROM主體1a及1b的結(jié)構(gòu)與實(shí)施例1的掩膜ROM主體1相同。轉(zhuǎn)換裝置2由地址存儲(chǔ)電路17、存儲(chǔ)應(yīng)存儲(chǔ)于缺陷存儲(chǔ)單元的m位數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路11、以及轉(zhuǎn)換電路12構(gòu)成，其中轉(zhuǎn)換電路12輸入掩膜ROM主體1的輸出數(shù)據(jù)D1～m與數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m并根據(jù)地址存儲(chǔ)電路10輸出的控制信號RAD選擇輸出其中任一個(gè)。數(shù)據(jù)存儲(chǔ)電路11、轉(zhuǎn)換電路12均與實(shí)施例1相同，同一的構(gòu)成要素標(biāo)以同一符號，其說明從略。
圖9示出實(shí)施例3的半導(dǎo)體裝置的地址存儲(chǔ)電路17的結(jié)構(gòu)圖。地址存儲(chǔ)電路17存儲(chǔ)含有缺陷存儲(chǔ)單元的掩膜ROM主體(存儲(chǔ)裝置)的選擇信號(存儲(chǔ)裝置選擇信息)與掩膜ROM主體中置換的存儲(chǔ)單元(缺陷存儲(chǔ)單元)的地址。地址存儲(chǔ)電路17輸入選擇信號CS1～2與地址信號AD1～ADn。選擇信號CS1～2被輸入到晶體管TRC1～2的柵極端子；地址信號AD1～ADn輸入到晶體管TRD1～n的柵極端子與倒相器901～90n的輸入端。倒相器901～90n的輸出信號被輸入到晶體管TRN1～n的柵極端子。各晶體管的源極接地，漏極經(jīng)熔絲元件FCS1～2、FAP1～n，F(xiàn)AN1～n接到同一二級倒相器911的輸入端，二級倒相器911的輸出即控制信號RAD傳送到數(shù)據(jù)存儲(chǔ)電路11與轉(zhuǎn)換電路12。
對讀出如上所述構(gòu)成的半導(dǎo)體裝置的數(shù)據(jù)的動(dòng)作說明如下。在選擇信號CS1所連接的掩膜ROM主體1存在缺陷存儲(chǔ)單元時(shí)，將含有缺陷存儲(chǔ)單元的掩膜ROM主體(存儲(chǔ)裝置)的選擇信號(存儲(chǔ)裝置選擇信息)與缺陷存儲(chǔ)單元的地址輸入到地址存儲(chǔ)電路17。通過與地址存儲(chǔ)電路10中說明的同樣方法，切斷地址存儲(chǔ)電路17的熔絲FCS1與熔絲FAP1～n、FAN1～n的相應(yīng)的熔絲。這樣，地址存儲(chǔ)電路17存儲(chǔ)含有缺陷存儲(chǔ)單元的掩膜ROM主體(存儲(chǔ)裝置)的選擇信號(存儲(chǔ)裝置選擇信息)與缺陷存儲(chǔ)單元的地址。又，通過切斷數(shù)據(jù)存儲(chǔ)電路11的熔絲FD1～m的相應(yīng)的熔絲，存儲(chǔ)作為應(yīng)存儲(chǔ)于缺陷存儲(chǔ)單元的數(shù)據(jù)。
在選擇信號CS1被選，且地址輸入信號AD1～n與缺陷存儲(chǔ)單元的地址一致時(shí)，地址存儲(chǔ)電路17輸出的控制信號RAD為高電平，轉(zhuǎn)換電路12輸出數(shù)據(jù)存儲(chǔ)電路11的數(shù)據(jù)RD1～m，數(shù)據(jù)存儲(chǔ)電路11的數(shù)據(jù)RD1～m被傳送至下一電路。在選擇信號CS2被選時(shí)，或選擇信號CS1被選且地址信號AD1～n與缺陷存儲(chǔ)單元的地址不一致時(shí)，地址存儲(chǔ)電路10輸出的控制信號RAD成低電平，轉(zhuǎn)換電路12輸出掩膜ROM主體1的數(shù)據(jù)D1～m，掩膜ROM主體1的輸出D1～m被傳送至下一電路。
采用實(shí)施例3，與實(shí)施例1同樣通過用讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)線進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)置換，可實(shí)現(xiàn)置換缺陷存儲(chǔ)單元時(shí)的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)時(shí)的數(shù)據(jù)讀出時(shí)間相等的半導(dǎo)體裝置。利用在共用輸出數(shù)據(jù)線的2個(gè)掩膜ROM主體之間共有地址存儲(chǔ)電路與數(shù)據(jù)存儲(chǔ)電路的結(jié)構(gòu)，可抑制半導(dǎo)體裝置的芯片面積增加并使2個(gè)掩膜ROM主體的缺陷存儲(chǔ)單元的數(shù)據(jù)置換成為可能。
采用實(shí)施例3，用地址存儲(chǔ)電路的信號與數(shù)據(jù)存儲(chǔ)電路的數(shù)據(jù)來完成缺陷存儲(chǔ)單元的置換。也可以取而代之像實(shí)施例2那樣，以地址存儲(chǔ)電路的信號與位存儲(chǔ)電路的信號用位單位置換缺陷存儲(chǔ)單元的數(shù)據(jù)，這樣可獲得與實(shí)施例2相同的效果。
實(shí)施例3對共用輸出數(shù)據(jù)線的兩個(gè)掩膜ROM主體作了說明。對使選擇信號CS進(jìn)一步增加，將輸出數(shù)據(jù)線共用的3個(gè)以上的掩膜ROM主體，本發(fā)明也可適用。這時(shí)抑制面積增加的效果可顯著。
實(shí)施例4圖10示出本發(fā)明的實(shí)施例4的半導(dǎo)體裝置的結(jié)構(gòu)電路圖。圖10所示的半導(dǎo)體裝置具有有另一輸出信號線的多個(gè)掩膜ROM主體(存儲(chǔ)裝置)1a及1b、置換缺陷存儲(chǔ)單元的數(shù)據(jù)的轉(zhuǎn)換裝置2。掩膜ROM主體1a及1b的結(jié)構(gòu)與實(shí)施例1的掩膜ROM主體1相同，轉(zhuǎn)換裝置2具有地址存儲(chǔ)電路18，存儲(chǔ)作為應(yīng)該存儲(chǔ)在缺陷存儲(chǔ)單元的m位數(shù)據(jù)的存儲(chǔ)電路11，輸入掩膜ROM主體1a的輸出數(shù)據(jù)D11～D1m與數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m，并根據(jù)地址存儲(chǔ)電路10輸出的控制信號RS1選擇輸出其中任一方的轉(zhuǎn)換電路12a，輸入掩膜ROM主體1b的輸出數(shù)據(jù)D21～D2m與數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m，并根據(jù)地址存儲(chǔ)電路10輸出的控制信號RS2選擇輸出其中任一方的多個(gè)轉(zhuǎn)換電路12b。實(shí)施例4的數(shù)據(jù)存儲(chǔ)電路11，轉(zhuǎn)換電路12a、12b具有與實(shí)施例1的數(shù)據(jù)存儲(chǔ)電路11，轉(zhuǎn)換電路12相同的結(jié)構(gòu)。與實(shí)施例1相同的構(gòu)成要素的說明從略。
圖11示出實(shí)施例4的半導(dǎo)體裝置的地址存儲(chǔ)電路18的結(jié)構(gòu)圖。地址存儲(chǔ)電路18存儲(chǔ)含有缺陷存儲(chǔ)單元的掩膜ROM主體(存儲(chǔ)裝置)的選擇信號(存儲(chǔ)裝置選擇信息)與掩膜ROM主體中置換的存儲(chǔ)單元(缺陷存儲(chǔ)單元)的地址。地址存儲(chǔ)電路18輸入選擇信號CS1～2與地址信號AD11～AD1n以及AD21～AD2n。選擇信號CS1～2接于晶體管TRC1～2的柵極端子。各晶體管TRC1～2的源極接地，漏極經(jīng)熔絲元件FCS1～2接于各二級倒相器1161～1162的輸入端。二級倒相器輸出輸出信號RCS1～2。當(dāng)存在缺陷存儲(chǔ)單元時(shí)，制造工序中用與圖2中說明的相同方法，熔斷含有缺陷存儲(chǔ)單元的掩膜ROM主體(存儲(chǔ)裝置)的相關(guān)熔絲FCS1或FCS2。例如掩膜ROM主體(存儲(chǔ)裝置)1a如存在缺陷存儲(chǔ)單元，就熔斷熔絲FCS1，這樣，含有缺陷存儲(chǔ)單元的掩膜ROM主體(存儲(chǔ)裝置)涉及的選擇信號(例如CS1)就成高電平，其余的選擇信號(例如CS2)為低電平。
與門1111～111n輸入輸出信號RCS1與地址AD11～1n。與門1121～112n輸入輸出信號RSC2與地址AD21～2n。或門1131～113n輸入與門1111～111n的輸出信號及與門1121～112n的輸出信號?；蜷T1131～113n在含有缺陷存儲(chǔ)單元的掩膜ROM主體(存儲(chǔ)裝置)的選擇信號(存儲(chǔ)裝置選擇信息)CS1～2被輸入到半導(dǎo)本裝置中，輸出該掩膜ROM主體的地址信號AD11～An或AD21～AD2n。
或門1131～113n的輸出接于晶體管TRP1～TRPn的柵極端子與倒相器1141～114n的輸入端。倒相器1141～114n的輸出接于晶體管TRN1～TRNn的柵極。各晶體管TRP1～TRPn、TRN1～TRNn的源極接地，漏極經(jīng)熔絲元件FAP1～n、FAN1～n連接于一個(gè)二級倒相器1163的輸入端。二級倒相器1163的輸出信號(控制信號)RAD被傳送到數(shù)據(jù)存儲(chǔ)電路11與轉(zhuǎn)換電路12a、12b。
存在缺陷存儲(chǔ)單元時(shí)，制造工序中用圖2中說明的相同方法，通過切斷地址存儲(chǔ)電路18的熔絲FAP1～n、FAN1～n的相應(yīng)熔絲，存儲(chǔ)缺陷存儲(chǔ)單元的地址。
在選擇信號CS1～2及地址輸入信號AD11～1n或AD21～2n與含缺陷存儲(chǔ)單元的掩膜ROM主體的選擇信號及缺陷存儲(chǔ)單元的地址一致時(shí)，控制信號RAD就成為高電平，在與含缺陷存儲(chǔ)單元的掩膜ROM主體的選擇信號及缺陷存儲(chǔ)單元的地址不一致時(shí)，控制信號RAD為低電平。
與門1151輸入選擇信號CS1與控制信號RAD，輸出控制信號RS1。在選擇信號CS1～2及地址輸入信號AD11～1n與含缺陷存儲(chǔ)單元的掩膜ROM主體1a的選擇信號CS1及缺陷存儲(chǔ)單元的地址一致時(shí)，控制信號RS1就成為高電平?？刂菩盘朢S1被傳送到轉(zhuǎn)換電路12a。控制信號RS1高電平時(shí)，轉(zhuǎn)換電路12a切換用選擇信號CS1選擇的掩膜ROM主體1a的輸出數(shù)據(jù)為數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m。
與門1152輸入選擇信號CS2與控制信號RAD，輸出控制信號RS2。控制信號RS2被傳送到轉(zhuǎn)換電路12b。在選擇信號CS2及地址輸入信號AD21～2n與含缺陷存儲(chǔ)單元的掩膜ROM主體1b的選擇信號CS2及缺陷存儲(chǔ)單元的地址一致時(shí)，控制信號RS2就成為高電平?？刂菩盘朢S2高電平時(shí)，轉(zhuǎn)換電路12b切換用選擇信號CS2選擇的掩膜ROM主體1b的輸出數(shù)據(jù)為數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m。
對讀出如上所述構(gòu)成的半導(dǎo)體裝置的數(shù)據(jù)的動(dòng)作說明如下。在選擇信號CS1所連接的掩膜ROM主體1存在缺陷存儲(chǔ)單元時(shí)，通過切斷地址存儲(chǔ)電路18的熔絲FCS1與熔絲FAP1～n、FAN1～n的相應(yīng)熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的選擇信號及地址。又，通過切斷數(shù)據(jù)存儲(chǔ)電路11的熔絲FD1～m的相應(yīng)的熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的數(shù)據(jù)。在選擇信號及地址輸入信號AD11～1n與缺陷存儲(chǔ)單元的選擇信號CS1及地址一致時(shí)，地址存儲(chǔ)電路18輸出的控制信號RAD為高電平，RS1為高電平，RS2為低電平。選擇信號CS1選擇的掩膜ROM主體1的輸出的上連接的轉(zhuǎn)換電路12a選擇數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m加以輸出。數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m被傳送至下一電路。連接于選擇信號CS2選擇的掩膜ROM主體1的輸出的轉(zhuǎn)換電路12b選擇輸出掩膜ROM主體1的輸出數(shù)據(jù)DATA21～2m。掩膜ROM主體1的輸出數(shù)據(jù)DATA21～2m被傳送至下一電路。
在地址信號AD11～1n與缺陷存儲(chǔ)單元的地址不一致時(shí)，地址存儲(chǔ)電路18輸出的控制信號RAD為低電平、RS1為低電平、RS2為低電平。連接于選擇信號CS1選擇的掩膜ROM主體1的輸出的轉(zhuǎn)換電路12a選擇輸出掩膜ROM主體1的輸出數(shù)據(jù)DATA11～1m。掩膜ROM主體1的輸出數(shù)據(jù)DATA11～1m被傳送至下一電路。連接于選擇信號CS2選擇的掩膜ROM主體1的輸出的轉(zhuǎn)換電路12b輸出掩膜ROM主體1的輸出數(shù)據(jù)DATA21～2m。掩膜ROM主體1的輸出數(shù)據(jù)DATA21～2m被傳送至下一電路。
采用實(shí)施例4，則與實(shí)施例1一樣通過用讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)線進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)的置換，可實(shí)現(xiàn)置換缺陷存儲(chǔ)單元時(shí)的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)時(shí)的數(shù)據(jù)讀出時(shí)間相等的半導(dǎo)體裝置。由于在輸出數(shù)據(jù)線不同的兩個(gè)掩膜ROM主體能共有地址存儲(chǔ)電路與數(shù)據(jù)存儲(chǔ)電路，故可抑制半導(dǎo)體裝置的面積增加，使兩個(gè)掩膜ROM主體的缺陷存儲(chǔ)單元的數(shù)據(jù)置換成為可能。
采用實(shí)施例4，用地址存儲(chǔ)電路的信號與數(shù)據(jù)存儲(chǔ)電路的數(shù)據(jù)進(jìn)行缺陷存儲(chǔ)單元的置換。也可以取而代之，如實(shí)施例2那樣用地址存儲(chǔ)電路的信號與位存儲(chǔ)電路的信號以位單位置換缺陷存儲(chǔ)單元的數(shù)據(jù)。這樣可獲得與實(shí)施例2同樣的效果。
又，用實(shí)施例4對輸出數(shù)據(jù)線不同的2個(gè)掩膜ROM主體作了說明。對進(jìn)一步增加選擇信號CS，使輸出數(shù)據(jù)線為分開的3個(gè)以上的掩膜ROM主體也可以適用本發(fā)明。此外，實(shí)施例3的發(fā)明與實(shí)施例4的發(fā)明也可一并實(shí)施。這時(shí)抑制面積增加的效果更顯著。
實(shí)施例5圖12示出本發(fā)明的實(shí)施例5的半導(dǎo)體裝置的結(jié)構(gòu)圖。圖12所示的半導(dǎo)體裝置具有掩膜ROM主體(存儲(chǔ)裝置)1、置換缺陷存儲(chǔ)單元的數(shù)據(jù)的轉(zhuǎn)換裝置2，以及具備冗余存儲(chǔ)單元的可改寫的存儲(chǔ)裝置19。轉(zhuǎn)換裝置2具有存儲(chǔ)掩膜ROM主體1中置換的存儲(chǔ)單元(缺陷存儲(chǔ)單元)的地址及可改寫的存儲(chǔ)裝置19中置換為冗余存儲(chǔ)單元的缺陷存儲(chǔ)單元的地址的地址存儲(chǔ)電路18、存儲(chǔ)作為應(yīng)存入掩膜ROM主體1中的缺陷存儲(chǔ)單元的m位數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路11，以及輸入掩膜ROM主體1的輸出數(shù)據(jù)D1～m與數(shù)據(jù)存儲(chǔ)電路11的輸出數(shù)據(jù)RD1～m，并根據(jù)地址存儲(chǔ)電路18的輸出信號RS1選擇輸出其中任一方的轉(zhuǎn)換電路12。掩膜ROM主體1、數(shù)據(jù)存儲(chǔ)電路11、轉(zhuǎn)換電路12均與實(shí)施例1相同。地址存儲(chǔ)電路18與實(shí)施例4相同，同一構(gòu)成要素標(biāo)注同一符號，其說明從略。
對讀出如上構(gòu)成的半導(dǎo)體裝置的數(shù)據(jù)的動(dòng)作說明如下。在選擇信號CS1的掩膜ROM主體1存在缺陷存儲(chǔ)單元時(shí)，通過切斷地址存儲(chǔ)電路18的熔絲FCS1與熔絲FAP1～n、FAN1～n相應(yīng)熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的選擇信號及地址。又，通過切斷數(shù)據(jù)存儲(chǔ)電路11的熔絲FD1～m的相應(yīng)熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的數(shù)據(jù)。在選擇信號CS1被選，且地址輸入信號AD11～1n與缺陷存儲(chǔ)單元的地址一致時(shí)，地址存儲(chǔ)電路18輸出的控制信號RAD為高電平、RS1為高電平、RS2為低電平。連接于選擇信號CS1選擇的掩膜ROM主體1的輸出的轉(zhuǎn)換電路12選擇輸出數(shù)據(jù)存儲(chǔ)電路11的數(shù)據(jù)RD1～m，數(shù)據(jù)RD1～m被傳送至下一電路。這時(shí)，不置換為冗余存儲(chǔ)單元的信號(RS2＝低電平)被傳送至選擇信號CS2選擇的可改寫的存儲(chǔ)裝置19?？筛膶懙拇鎯?chǔ)裝置19按通常方式將數(shù)據(jù)寫入由地址指定的存儲(chǔ)單元或從該存儲(chǔ)單元讀出數(shù)據(jù)輸出之。
在地址信號AD11～1n及AD21～2n與缺陷存儲(chǔ)單元的地址不一致時(shí)，地址存儲(chǔ)電路18輸出的控制信號RAD為低電平、RS1為低電平、RS2為低電平。連接于選擇信號選擇的掩膜ROM主體1的輸出的轉(zhuǎn)換電路12輸出掩膜ROM主體1的輸出數(shù)據(jù)D1～m。輸出數(shù)據(jù)D1～m被傳送至下一電路。這時(shí)，不置換到冗余存儲(chǔ)單元的信號(RS2＝低電平)被傳送至可改寫的存儲(chǔ)裝置19。
在選擇信號RS2連接的可改寫的存儲(chǔ)裝置19存在缺陷存儲(chǔ)單元時(shí)，通過切斷地址存儲(chǔ)電路18的熔 FCS2與熔 FAP1～n、FAN1～n的相應(yīng)熔絲來存儲(chǔ)缺陷存儲(chǔ)單元的選擇信號及地址。在選擇信號CS2被選，且地址輸入信號AD21～2n與缺陷存儲(chǔ)單元的地址一致時(shí)，地址存儲(chǔ)電路18輸出的控制信號為高電平、RS1為低電平、RS2為高電平。選擇信號CS2選擇的可改寫的存儲(chǔ)裝置19，取代缺陷存儲(chǔ)單元，將輸入數(shù)據(jù)寫入冗余存儲(chǔ)單元，或從冗余存儲(chǔ)單元讀出數(shù)據(jù)輸出之。
如上所述，采用實(shí)施例5，與實(shí)施例1同樣通過用讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)線進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)置換，可實(shí)現(xiàn)置換缺陷存儲(chǔ)單元時(shí)的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)時(shí)的數(shù)據(jù)讀出時(shí)間相同的半導(dǎo)體裝置。通過在掩膜ROM主體與可改寫的存儲(chǔ)裝置之間共有地址存儲(chǔ)電路與數(shù)據(jù)存儲(chǔ)電路，可抑制半導(dǎo)體裝置的面積增加，并使掩膜ROM主體及可改寫的存儲(chǔ)裝置的缺陷存儲(chǔ)單元的數(shù)據(jù)置換成為可能。
采用實(shí)施例5，用地址存儲(chǔ)電路的信號與數(shù)據(jù)存儲(chǔ)電路的數(shù)據(jù)進(jìn)行缺陷存儲(chǔ)單元的置換。也可以取而代之，像實(shí)施例2那樣，以地址存儲(chǔ)電路的信號與位存儲(chǔ)電路的信號用位單位置換缺陷存儲(chǔ)單元的數(shù)據(jù)。這樣可獲得與實(shí)施例2同樣的效果。
采用實(shí)施例5，對一個(gè)掩膜ROM主體與一個(gè)可改寫的存儲(chǔ)裝置作了說明。對于進(jìn)一步增加選擇信號CS，組合3個(gè)以上掩膜ROM主體與可改寫的存儲(chǔ)裝置的半導(dǎo)體裝置，也可適用本發(fā)明。這時(shí)，抑制面積增加的效果更顯著。
實(shí)施例1～5中，利用熔絲存儲(chǔ)應(yīng)進(jìn)行冗余補(bǔ)救的缺陷存儲(chǔ)器的地址信息以及缺陷存儲(chǔ)單元的數(shù)據(jù)，然而也可以用非易失性存儲(chǔ)器存儲(chǔ)這些信息也可以。
如上所述，采用本發(fā)明，通過用讀出專用存儲(chǔ)裝置進(jìn)行缺陷存儲(chǔ)單元的數(shù)據(jù)置換，可實(shí)現(xiàn)把缺陷存儲(chǔ)單元置換于地址存儲(chǔ)單元的數(shù)據(jù)置換，可實(shí)現(xiàn)把缺陷存儲(chǔ)單元置換為地址存儲(chǔ)電路及數(shù)據(jù)存儲(chǔ)電路時(shí)的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)時(shí)的數(shù)據(jù)讀出時(shí)間相等的半導(dǎo)體裝置。
采用本發(fā)明，通過用位存儲(chǔ)電路存儲(chǔ)缺陷位信息并解碼輸出，可實(shí)現(xiàn)更小面積的半導(dǎo)體裝置。
本發(fā)明通過用多個(gè)讀出專用存儲(chǔ)電路及可改寫的存儲(chǔ)裝置共有存儲(chǔ)缺陷存儲(chǔ)單元的存儲(chǔ)裝置選擇信息及地址信息的電路及存儲(chǔ)數(shù)據(jù)的電路，對于實(shí)現(xiàn)能補(bǔ)償缺陷存儲(chǔ)單元的小面積的半導(dǎo)體裝置特別有效。
雖然在一定上詳細(xì)地對本發(fā)明的最佳形態(tài)作了說明，但這種最佳形態(tài)所揭示內(nèi)容在結(jié)構(gòu)細(xì)節(jié)方面應(yīng)該是可以改變的，可在不脫離所要求的發(fā)明的范圍及思想的條件下實(shí)現(xiàn)各要素的組合和順序的變化。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具有根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元讀出的數(shù)據(jù)的讀出專用存儲(chǔ)裝置和轉(zhuǎn)換裝置，所述轉(zhuǎn)換裝置具有存儲(chǔ)所述讀出專用存儲(chǔ)裝置的缺陷存儲(chǔ)單元的所述地址信息的地址存儲(chǔ)電路；存儲(chǔ)所述缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的地址信息，輸出任一方的轉(zhuǎn)換電路。
2.一種半導(dǎo)體裝置，其特征在于，具有共用輸出數(shù)據(jù)線，并根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元讀出的數(shù)據(jù)的多個(gè)讀出專用存儲(chǔ)裝置和轉(zhuǎn)換裝置，所述轉(zhuǎn)換裝置具有存儲(chǔ)多個(gè)所述讀出專用存儲(chǔ)裝置的至少任一個(gè)缺陷存儲(chǔ)單元的所述存儲(chǔ)裝置選擇信息及所述地址信息的地址存儲(chǔ)電路；存儲(chǔ)所述缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入通過所述輸出數(shù)據(jù)線輸出的所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的所述存儲(chǔ)裝置選擇信息及所述地址信息輸出任一方的轉(zhuǎn)換電路。
3.一種半導(dǎo)體裝置，其特征在于，具有另一輸出數(shù)據(jù)線并根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元讀出的數(shù)據(jù)的多個(gè)讀出專用存儲(chǔ)裝置和轉(zhuǎn)換裝置，所述轉(zhuǎn)換裝置具有存儲(chǔ)多個(gè)所述讀出專用存儲(chǔ)裝置的至少任一個(gè)缺陷存儲(chǔ)單元的所述存儲(chǔ)裝置選擇信息及所述地址信息的地址存儲(chǔ)電路；存儲(chǔ)所述缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入通過所述輸出數(shù)據(jù)線輸出的所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的所述存儲(chǔ)裝置選擇信息及所述地址信息，輸出任一方的配置于每一所述輸出數(shù)據(jù)線的多個(gè)轉(zhuǎn)換電路。
4.如權(quán)利要求1至3中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具有存儲(chǔ)所述缺陷存儲(chǔ)單元的缺陷位的位信息的位存儲(chǔ)電路、或存儲(chǔ)所述缺陷位的位信息的位存儲(chǔ)電路及存儲(chǔ)所述缺陷位的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路，以取代前述數(shù)據(jù)存儲(chǔ)電路，所述轉(zhuǎn)換電路輸入所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)、所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)的反轉(zhuǎn)信號或所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)或0或1的固定數(shù)據(jù)，再根據(jù)所述位信息，以位單位選擇輸出其中任一方。
5.一種半導(dǎo)體裝置，其特征在于，包含具備冗余存儲(chǔ)單元，并根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元陣列讀出的數(shù)據(jù)的可改寫的存儲(chǔ)裝置、根據(jù)所述存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元陣列讀出的數(shù)據(jù)的讀出專用存儲(chǔ)裝置、以及轉(zhuǎn)換裝置，所述轉(zhuǎn)換裝置具有存儲(chǔ)所述可改寫的存儲(chǔ)裝置的缺陷存儲(chǔ)單元的所述存儲(chǔ)裝置選擇信息及地址信息，以及所述讀出專用存儲(chǔ)裝置的缺陷存儲(chǔ)單元的所述存儲(chǔ)裝置選擇信息及地址信息的地址存儲(chǔ)電路；存儲(chǔ)所述讀出專用存儲(chǔ)裝置的缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入所述讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與所述數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，并根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的所述存儲(chǔ)裝置選擇信息及所述地址信息，輸出其中任一方的轉(zhuǎn)換電路，所述可改寫的存儲(chǔ)裝置根據(jù)所述地址存儲(chǔ)電路存儲(chǔ)的所述存儲(chǔ)裝置選擇信息及所述地址信息，輸出從通常的存儲(chǔ)單元陣列讀出的輸出數(shù)據(jù)與從所述冗余存儲(chǔ)單元陣列讀出的輸出數(shù)據(jù)中的任一方。
全文摘要
本發(fā)明提供將缺陷存儲(chǔ)單元置換成地址存儲(chǔ)電路及數(shù)據(jù)存儲(chǔ)電路的情況下的數(shù)據(jù)讀出時(shí)間與從存儲(chǔ)單元陣列讀出數(shù)據(jù)的情況下的數(shù)據(jù)讀出時(shí)間相等的，芯片面積小的半導(dǎo)體裝置。本發(fā)明的半導(dǎo)體裝置具有共用輸出數(shù)據(jù)線，根據(jù)存儲(chǔ)裝置選擇信息及地址信息輸出從存儲(chǔ)單元讀出的數(shù)據(jù)的多個(gè)讀出專用存儲(chǔ)裝置和轉(zhuǎn)換裝置，所述轉(zhuǎn)換裝置具有存儲(chǔ)缺陷存儲(chǔ)單元的存儲(chǔ)裝置選擇信息及地址信息的地址存儲(chǔ)電路；存儲(chǔ)缺陷存儲(chǔ)單元的置換數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)電路；以及輸入通過輸出數(shù)據(jù)線輸出的，讀出專用存儲(chǔ)裝置的輸出數(shù)據(jù)與數(shù)據(jù)存儲(chǔ)電路的輸出數(shù)據(jù)，根據(jù)地址存儲(chǔ)電路存儲(chǔ)的存儲(chǔ)裝置選擇信息及地址信息，輸出其中一方的轉(zhuǎn)換電路。
文檔編號G11C17/18GK1519862SQ20031012258
公開日2004年8月11日 申請日期2003年12月10日 優(yōu)先權(quán)日2002年12月10日
發(fā)明者仲矢修治, 林光昭 申請人:松下電器產(chǎn)業(yè)株式會(huì)社