專利名稱：用于具有存儲(chǔ)器陣列的集成電路的刷新控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及具有存儲(chǔ)器陣列的集成電路。具體地，本發(fā)明涉及一種用于刷新陣列的單元的刷新電路。
背景技術(shù)：
集成電路可以包括動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元(DRAM)的陣列。DRAM單元包括用于存儲(chǔ)例如表示邏輯“0”或“1”的電荷的存儲(chǔ)電容器。因?yàn)榧纳娏髀窂揭鸫鎯?chǔ)于單元電容器中的電荷泄露，不得不定期刷新電荷。同一存儲(chǔ)單元的兩次刷新事件之間的時(shí)間被稱為保持時(shí)間。設(shè)置保持時(shí)間以使存儲(chǔ)電容器常常具有足夠的電荷，以使它通過(guò)讀出放大器能被檢測(cè)。通常執(zhí)行刷新操作以用于存儲(chǔ)單元陣列中的存儲(chǔ)單元的全部行。在一個(gè)刷新周期過(guò)程中，讀出、放大存儲(chǔ)于行的存儲(chǔ)單元中的信息，并回寫進(jìn)存儲(chǔ)單元。DRAM的存儲(chǔ)單元的尺寸是小的，從而為動(dòng)態(tài)存儲(chǔ)器提供基于單獨(dú)芯片的高容量單元。然而，刷新操作是耗時(shí)的，并且降低了DRAM的操作。
從前面的討論，期望提供一種減小對(duì)性能的不利影響的刷新方案。

發(fā)明內(nèi)容
本發(fā)明通常涉及一種具有多端口存儲(chǔ)單元的存儲(chǔ)器陣列的集成電路。更具體地，本發(fā)明涉及多端口存儲(chǔ)單元的刷新。在一個(gè)實(shí)施例中，存儲(chǔ)器陣列包括雙端口存儲(chǔ)單元。經(jīng)訪問(wèn)端口之一執(zhí)行對(duì)特定存儲(chǔ)單元的外部訪問(wèn)。另一訪問(wèn)端口不能被外部信號(hào)訪問(wèn)，并被從外部隱藏。另一端口執(zhí)行存儲(chǔ)單元陣列的刷新。特定存儲(chǔ)單元耦合至第一訪問(wèn)端口，從而讀或?qū)憯?shù)據(jù)信號(hào)。存儲(chǔ)單元也耦合至第二端口，以被刷新。
在一個(gè)實(shí)施例中，存儲(chǔ)裝置的外部接口可以與SRAM裝置相比較。本發(fā)明的存儲(chǔ)裝置的接口不需要來(lái)自存儲(chǔ)器外部裝置的刷新。然而，因?yàn)槭褂脛?dòng)態(tài)存儲(chǔ)器，內(nèi)部地執(zhí)行刷新操作，并被傳送至系統(tǒng)的環(huán)境。
盡管存儲(chǔ)器裝置的內(nèi)部結(jié)構(gòu)使用動(dòng)態(tài)存儲(chǔ)單元，作為本發(fā)明的一個(gè)優(yōu)點(diǎn)，可以獲得SRAM功能。存儲(chǔ)單元具有兩個(gè)選擇晶體管，其連接單元的存儲(chǔ)節(jié)點(diǎn)至第一和第二端口。經(jīng)端口之一執(zhí)行來(lái)自外部的讀和寫操作。經(jīng)存儲(chǔ)單元的另一端口執(zhí)行刷新。
提供具體設(shè)置以從外部環(huán)境隱藏內(nèi)部刷新操作。具體地，爭(zhēng)用檢測(cè)過(guò)程監(jiān)控讀/寫訪問(wèn)和刷新操作是否取決于存儲(chǔ)單元的特定行。如果讀寫訪問(wèn)的行地址和刷新操作的行地址相同，抑制刷新操作以用于該特定行，并且讀/寫訪問(wèn)優(yōu)選越過(guò)刷新操作。在對(duì)存儲(chǔ)單元的讀/寫訪問(wèn)過(guò)程中，固有地刷新存儲(chǔ)單元位于其中的行。在爭(zhēng)用情況中，可以保持刷新操作空閑，或可替代地，僅跳過(guò)刷新，以用于讀/寫訪問(wèn)的行，并執(zhí)行對(duì)同一周期中的下一行的刷新操作。
發(fā)明的另一方面是操作刷新地址計(jì)數(shù)器的刷新地址時(shí)鐘器信號(hào)的產(chǎn)生，在存儲(chǔ)器裝置的正常操作模式中，對(duì)存儲(chǔ)器裝置的輸入端提供時(shí)鐘信號(hào)。通常，與系統(tǒng)時(shí)鐘信號(hào)同步提供數(shù)據(jù)信號(hào)。在功率降低(power-down)模式過(guò)程中，為了節(jié)省功率，可能不存在時(shí)鐘信號(hào)。在功率降低模式過(guò)程中，切換刷新操作至參考時(shí)鐘信號(hào)，該參考時(shí)鐘信號(hào)通常也被提供至存儲(chǔ)器裝置。通過(guò)石英振蕩器可以產(chǎn)生參考時(shí)鐘?？梢哉J(rèn)為石英振蕩器的頻率低于系統(tǒng)時(shí)鐘的頻率。刷新控制電路具有合適的裝置，以基于正常操作模式是可操作的還是功率降低模式是可操作的，使刷新操作與系統(tǒng)時(shí)鐘或與參考時(shí)鐘同步。
存儲(chǔ)器裝置可以具有用于數(shù)據(jù)讀/寫操作和刷新操作的單獨(dú)讀出放大器。用于讀/寫操作的讀出放大器連接至存儲(chǔ)單元的第一端口，并連接至外圍數(shù)據(jù)輸入/輸出電路。讀/寫讀出放大器連接至能夠選擇能夠響應(yīng)列地址信號(hào)的讀出放大器的至少一個(gè)的列解碼器，從而建立對(duì)外圍輸入/輸出電路的數(shù)據(jù)路徑。一起激勵(lì)刷新讀出放大器，使得可以每次刷新存儲(chǔ)單元的行。
通過(guò)有限狀態(tài)機(jī)產(chǎn)生控制刷新操作的次序的多個(gè)信號(hào)的特定定時(shí)，并將其分配至存儲(chǔ)單元陣列和刷新行解碼器。
可以并行地對(duì)不同的存儲(chǔ)器塊提供由刷新控制電路產(chǎn)生的刷新地址。通過(guò)每次允許塊的一個(gè)中的刷新的刷新允許信號(hào)的具體位來(lái)在不同塊之間進(jìn)行選擇。優(yōu)選地，一個(gè)接一個(gè)地激勵(lì)塊以用于刷新，從而獲得被刷新的行地址的連續(xù)地址空間。


圖1示出了依據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器陣列的方塊圖。
圖2示出了依據(jù)本發(fā)明一個(gè)實(shí)施例的刷新控制電路的功能方塊圖。
圖3示出了依據(jù)本發(fā)明一個(gè)實(shí)施例控制刷新操作的時(shí)鐘信號(hào)和刷新允許信號(hào)的定時(shí)。
圖4示出了依據(jù)本發(fā)明的替代實(shí)施例的存儲(chǔ)器陣列。
圖5示出了依據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)單元。
具體執(zhí)行方式圖1示出了依據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)單元13的陣列100的方塊圖。該陣列可以是IC的一部分，比如芯片上系統(tǒng)(SOC)。其它類型的IC，比如存儲(chǔ)IC也是有用的。該陣列包括一組存儲(chǔ)單元。通過(guò)列方向15上的位線83和行方向16上的字線14互連存儲(chǔ)單元。位線耦合至讀出放大器85以方便存儲(chǔ)器訪問(wèn)。第一和第二位線耦合至讀出放大器以形成位線對(duì)。存儲(chǔ)器陣列可以具有多于一個(gè)的組。優(yōu)選地，對(duì)于多組陣列，組的個(gè)數(shù)等于2n，其中n是整數(shù)。組的其它個(gè)數(shù)也是有用的。
在一個(gè)實(shí)施例中，將組分成第一和第二塊1和2，每一塊具有通過(guò)列方向上的位線83和行方向上的字線14互連的多個(gè)存儲(chǔ)單元。以開(kāi)放式位線體系結(jié)構(gòu)設(shè)置存儲(chǔ)單元。在開(kāi)放式位線體系結(jié)構(gòu)中，來(lái)自每一塊的位線耦合至同一讀出放大器。其它的存儲(chǔ)器體系結(jié)構(gòu)，比如折疊的位線也是有用的。例如，位線對(duì)的位線在折疊的位線體系結(jié)構(gòu)中彼此臨近。在一個(gè)實(shí)施例中，存儲(chǔ)器陣列包括雙端口存儲(chǔ)單元。存儲(chǔ)單元耦合至第一和第二位線以及第一和第二字線。同樣地，存儲(chǔ)單元的行耦合至第一和第二字線14a-b，并且存儲(chǔ)單元的列耦合至第一和第二位線83a-b。可替代地，存儲(chǔ)器陣列包括具有多于兩個(gè)端口的存儲(chǔ)單元。
第一和第二字線耦合至第一和第二行解碼器11a-b。在一個(gè)實(shí)施例中，第一塊的字線耦合至第一和第二行解碼器11a1-b1，并且第二塊的字線耦合至第一第二行解碼器11a2-b2。盡管如分開(kāi)毗鄰的解碼器說(shuō)明了第一和第二字線解碼器，但可以理解，解碼器可以是多段，其中交替的段來(lái)自各自的第一和第二解碼器。這種結(jié)構(gòu)有利地允許解碼器段與各自的字線對(duì)準(zhǔn)。通過(guò)第一行解碼器激勵(lì)第一字線，并通過(guò)行解碼器激勵(lì)第二字線。
具有多個(gè)讀出放大器的第一和第二讀出放大器組85a-b耦合至第一和第二位線以方便存儲(chǔ)器訪問(wèn)。存儲(chǔ)單元的第一位線耦合至第一讀出放大器組，同時(shí)存儲(chǔ)單元的第二位線耦合至第二讀出放大器組。
讀出放大器耦合至存儲(chǔ)單元的兩個(gè)第一或第二位線以形成位線對(duì)。存儲(chǔ)器元件從位線對(duì)的一個(gè)(選擇的位線)中選擇出，同時(shí)其它位線用作參考位線。在一個(gè)實(shí)施例中，以開(kāi)放式位線結(jié)構(gòu)體系設(shè)置存儲(chǔ)器陣列。在開(kāi)放式位線結(jié)構(gòu)體系中，位線對(duì)的位線在不同的存儲(chǔ)器塊中。例如，讀出放大器耦合至來(lái)自第一塊的第一位線，并耦合至來(lái)自第二塊的第二位線。提供以其它類型的位線結(jié)構(gòu)體系設(shè)置的存儲(chǔ)器陣列，比如開(kāi)放式或開(kāi)放折疊式也是有用的。
在一個(gè)實(shí)施例中，存儲(chǔ)單元的第一端口用作訪問(wèn)端口，而第二端口用作刷新端口。刷新操作對(duì)存儲(chǔ)器陣列是完全內(nèi)部的。通過(guò)提供專用刷新端口，存儲(chǔ)器陣列可以獲得系統(tǒng)級(jí)上的SRAM功能，同時(shí)利用動(dòng)態(tài)存儲(chǔ)器用于信息存儲(chǔ)。由于多端口DRAM單元小于SRAM單元的尺寸，它們的使用有利地導(dǎo)致減小的芯片尺寸。
為了執(zhí)行存儲(chǔ)器訪問(wèn)，比如讀/寫訪問(wèn)，通過(guò)各自的控制輸入端口7提供合適的外部信號(hào)。例如，響應(yīng)信號(hào)線71上的地址信號(hào)ADR、信號(hào)線72上的讀/寫信號(hào)R/W以及信號(hào)線74上的芯片選擇信號(hào)CS操作第一行解碼器。對(duì)于同步存儲(chǔ)器系統(tǒng)，可以在信號(hào)線73上提供系統(tǒng)時(shí)鐘信號(hào)CLK?？商娲?，沒(méi)有需用于同步系統(tǒng)的CLK信號(hào)。訪問(wèn)對(duì)應(yīng)于ADR的存儲(chǔ)單元。在一個(gè)實(shí)施例中，在信號(hào)線75上可以提供例如來(lái)自振蕩器的交替OSC時(shí)鐘信號(hào)。
對(duì)于讀訪問(wèn)，在第一位線上可用訪問(wèn)存儲(chǔ)于存儲(chǔ)單元中的信息，并在第一讀出放大器組的讀出放大器中將其讀出。通過(guò)列解碼器收集讀出放大器的輸出，從而正向發(fā)送讀出放大器的輸出信號(hào)至外圍電路3，其驅(qū)動(dòng)去向輸出信號(hào)端31的數(shù)據(jù)。對(duì)于寫操作，將輸入數(shù)據(jù)提供至輸入端32，并通過(guò)數(shù)據(jù)通路將其分配回選擇的存儲(chǔ)單元。讀出放大器也連接至第二存儲(chǔ)單元塊中的第一位線，其起參考位線的作用。盡管如分開(kāi)的端子說(shuō)明了輸入和輸出端，可以理解，可以代替地提供單獨(dú)的雙向端子。
存儲(chǔ)于陣列的存儲(chǔ)單元中的電荷隨時(shí)間耗散，并需要被刷新以維持存儲(chǔ)的數(shù)據(jù)。在一個(gè)實(shí)施例中，刷新操作同步刷新存儲(chǔ)單元的列。為了執(zhí)行對(duì)行的刷新，第二或刷新行解碼器激勵(lì)被刷新的行的刷新字線。例如，刷新第一塊中的行。通過(guò)第二放大器組或刷新放大器組的讀出以及向被刷新行的第二組的存儲(chǔ)單元的回寫，讀存儲(chǔ)于行的存儲(chǔ)單元中的信息。第二組的第二位線用作用于讀出放大器組的參考刷新位線。
通過(guò)刷新控制電路6產(chǎn)生執(zhí)行刷新操作的控制信號(hào)。結(jié)合附圖2-3說(shuō)明依據(jù)本發(fā)明的一個(gè)實(shí)施例的刷新操作。刷新允許信號(hào)RE表示刷新操作的激勵(lì)。兩個(gè)連續(xù)刷新周期之間的時(shí)間被稱為保持時(shí)間。保持時(shí)間R可以是固定的。在這種情況下，在確定泄漏量的試驗(yàn)測(cè)量過(guò)程中，在制造存儲(chǔ)器之后可以設(shè)置保持時(shí)間，從而很好地調(diào)諧保持時(shí)間的設(shè)置。通過(guò)例如熔絲63可以永久地程序化，用于保持時(shí)間的設(shè)置值。通過(guò)例如陣列中的參考放電路徑，也可將保持時(shí)間的控制設(shè)置為動(dòng)態(tài)的。當(dāng)經(jīng)過(guò)放電路徑的電荷超過(guò)閥值，激勵(lì)刷新允許脈沖RE。在一個(gè)實(shí)施例中，放電路徑包括具有與陣列的存儲(chǔ)單元類似設(shè)計(jì)的參考存儲(chǔ)單元。用于確定保持時(shí)間的其它技術(shù)也是有用的。
通過(guò)刷新地址計(jì)數(shù)器64產(chǎn)生被刷新的存儲(chǔ)單元的行的地址PADR。時(shí)鐘信號(hào)CLK′提供用于刷新地址計(jì)數(shù)器64的計(jì)數(shù)脈沖。通過(guò)刷新允許信號(hào)RE允許刷新地址計(jì)數(shù)器64。在一個(gè)實(shí)施例中，刷新計(jì)數(shù)器基于系統(tǒng)時(shí)鐘CLK計(jì)數(shù)周期(例如通過(guò)CLK信號(hào)控制刷新)。在可替代的實(shí)施例中，當(dāng)功率降低模式過(guò)程中系統(tǒng)時(shí)鐘是禁止的時(shí)(例如，功率降低信號(hào)PD＝1)，通過(guò)參考振蕩器提供振蕩器時(shí)鐘OSC，優(yōu)選地石英振蕩器控制刷新地址計(jì)數(shù)器64。在一個(gè)實(shí)施例中，石英振蕩器時(shí)鐘OSC具有比系統(tǒng)時(shí)鐘CLK低得多的頻率，并可以包括相比較于系統(tǒng)時(shí)鐘CLK的周相移動(dòng)。在刷新周期(RE＝1)過(guò)程中會(huì)出現(xiàn)從正常操作至功率降低模式(PD＝1)或反之從功率降低至正常操作(PD＝0)的切換。在這種情況下，刷新時(shí)鐘CLK′將與系統(tǒng)時(shí)鐘CLK或石英振蕩器時(shí)鐘OSC同步，從而確保沒(méi)有誤差地完成刷新操作。如果不能獲得刷新地址計(jì)數(shù)器時(shí)鐘CLK′和時(shí)鐘源CLK或OSC的同步，在刷新過(guò)程中會(huì)跳過(guò)存儲(chǔ)單元的具體行，并且可能破壞存儲(chǔ)的信息。
在備用模式(STBY＝1)過(guò)程中，IC被全部關(guān)閉，并且它不能期望地保持信息的存儲(chǔ)。在IC的備用過(guò)程中，停止刷新信號(hào)產(chǎn)生。
在一個(gè)實(shí)施例中，具體地在刷新控制電路6的部分61中，通過(guò)刷新控制電路6提供包括刷新信號(hào)產(chǎn)生、時(shí)鐘同步和刷新允許的全部上面的功能性。
如圖3所示，可以提供刷新允許信號(hào)作為連續(xù)的激勵(lì)脈沖和空閑部分，可替代地，刷新允許信號(hào)的激活脈沖是較短的，并且優(yōu)選在保持時(shí)間間隔上平均分配。激活脈沖的周期等于保持時(shí)間。在保持時(shí)間間隔R過(guò)程中，全部存儲(chǔ)單元需要被刷新。例如，當(dāng)存儲(chǔ)器裝置的N行被刷新時(shí)，存在刷新允許信號(hào)的N個(gè)激活脈沖，優(yōu)選地在保持時(shí)間周期R上分布的等距時(shí)刻處。
刷新地址RADR表示當(dāng)前執(zhí)行在存儲(chǔ)單元的行上的刷新操作。例如，刷新地址行解碼器12允許行16的字線14b，從而并行放大器組86中的刷新放大器輸出存儲(chǔ)于行16的存儲(chǔ)單元中的電荷。組86中的放大器放大從行16接收的小的信號(hào)。在充分的放大之后，將放大的信號(hào)回寫到行16的存儲(chǔ)單元，并且字線14b是禁止的。當(dāng)同時(shí)或在相同的時(shí)鐘周期中，通過(guò)供給至外部地址線71的地址ADR請(qǐng)求讀/寫訪問(wèn)時(shí)，在刷新控制電路6的功能塊65中發(fā)生持續(xù)檢測(cè)和處理。在這種情況中，當(dāng)外部地址ADR的行部分和刷新地址PADR相同時(shí)，抑制用于存儲(chǔ)單元的具體行(例如行16)的刷新，并基于讀/寫信號(hào)R/W的狀態(tài)執(zhí)行讀數(shù)據(jù)或?qū)憯?shù)據(jù)。刷新部分可能是空閑的，或可以在不同行上執(zhí)行刷新，優(yōu)選地，具有增加一個(gè)的地址的下一行?？商娲?，也可能刷新存儲(chǔ)單元的另一列。由于當(dāng)將一條信息讀出或?qū)戇M(jìn)行的存儲(chǔ)單元的一個(gè)(例如，行16的存儲(chǔ)器元件13)時(shí)，由于向連接至放大器組85的讀出放大器位線輸出具體行的全部存儲(chǔ)單元的內(nèi)容的事實(shí)，該連接檢測(cè)的方案是可能的。相比于刷新操作，即使在讀周期過(guò)程中，也將通過(guò)放大器組放大的信號(hào)回寫進(jìn)各自的存儲(chǔ)單元。
在一個(gè)實(shí)施例中，通過(guò)有限狀態(tài)機(jī)66執(zhí)行具體行上的刷新操作的信號(hào)的具體定序。單獨(dú)線上的刷新控制信號(hào)包括例如預(yù)充電控制、解碼器選擇、n-溝道晶體管讀出放大器部分的選擇和p-溝道晶體管讀出放大器部分的選擇?？刂菩盘?hào)的另一定序也是有用的?？刂菩盘?hào)的定序可以與時(shí)鐘信號(hào)同相或時(shí)鐘信號(hào)異相。不得不相應(yīng)地采用線路爭(zhēng)用檢測(cè)。存在于信號(hào)線上的各自刷新控制信號(hào)越過(guò)合適的信號(hào)路徑被傳送至圖1的存儲(chǔ)器裝置中的適當(dāng)?shù)碾娐吩?，從而如上面說(shuō)明地執(zhí)行刷新操作。
如圖1所示，存儲(chǔ)單元陣列包括被分成兩個(gè)不同塊的組。以開(kāi)放式位線體系結(jié)構(gòu)設(shè)置第一和第二塊。利用其它類型的位線體系結(jié)構(gòu)，比如折疊式，設(shè)置組也是有用的。提供具有多組的陣列也是有用的。作為例證，如圖4所示，可將陣列組成四塊存儲(chǔ)單元111、112、113、114，每一塊具有n行存儲(chǔ)器元件。例如，n等于256。提供等于其它值的n也是有用的。優(yōu)選地，n等于2x，其中x是整數(shù)?？梢砸蚤_(kāi)放式位線體系結(jié)構(gòu)設(shè)置一組的存儲(chǔ)單元。其它類型的位線體系結(jié)構(gòu)，比如折疊式也是有用的。
并行供給在刷新控制塊67中產(chǎn)生的刷新地址PADR至全部組111-114。在一個(gè)實(shí)施例中，通過(guò)不同的刷新允許信號(hào)RE0、RE1、RE2和RE3分別允許一組中的刷新操作。在一個(gè)實(shí)施例中，每次僅激勵(lì)刷新允許信號(hào)之一?？商娲?，同時(shí)激勵(lì)全部或一些刷新允許信號(hào)。例如，通過(guò)提供全部或一些公共刷新允許信號(hào)便利該操作。每次刷新多于一個(gè)的組增大了刷新性能。然而，性能的增大需要更多的峰值功率。在一個(gè)實(shí)施例中，選擇刷新以最佳化性能和功率需要。
圖5示出了依據(jù)本發(fā)明的一個(gè)實(shí)施例的雙端口存儲(chǔ)單元。存儲(chǔ)單元包括存儲(chǔ)晶體管115。存儲(chǔ)晶體管115的柵電極連接至參考電勢(shì)，例如陽(yáng)極電源VDD。存儲(chǔ)晶體管115的漏源路徑的一端連接至選擇晶體管116，其柵電極連接至字線40，并且它的漏源路徑的另一端連接至位線83。存儲(chǔ)晶體管115的漏源路徑的其它端連接至第二選擇晶體管117，其柵電極連接至字線42，并且它的漏源路徑的另一端連接至位線84。在一個(gè)實(shí)施例中，存儲(chǔ)單元的全部晶體管是n-FET。提供p-FET或n型-FET和p型-FET的組合也是有用的。可替代地，存儲(chǔ)晶體管115可被存儲(chǔ)電容器取代。其它類型的多端口存儲(chǔ)單元也是有用的。
結(jié)合各種有用或可替代的實(shí)施例依據(jù)具體示出和說(shuō)明了本發(fā)明，本領(lǐng)域的熟練技術(shù)人員可以理解可以對(duì)本發(fā)明進(jìn)行各種修改和改變，只要其不脫離其精神和范圍。因此參考實(shí)施例的上面說(shuō)明不能確定本發(fā)明的范圍，只參考附加權(quán)利要求確定它們的范圍，包括任何等價(jià)物。
權(quán)利要求
1.一種存器器裝置，包括存儲(chǔ)單元陣列，具有多個(gè)存儲(chǔ)單元、第一和第二位線以及第一和第二字線，所述存儲(chǔ)單元的每一個(gè)耦合至所述第一位線之一、所述第二位線之一、所述第一字線之一和所述第二字線之一；所述存儲(chǔ)單元的每一個(gè)可以經(jīng)所述第一字線之一和所述第一位線之一被外部端口訪問(wèn)，并且所述存儲(chǔ)單元的每一個(gè)可以經(jīng)所述第二字線之一和所述第二位線之一被內(nèi)部端口訪問(wèn)；所述外部端口連接至輸入端，以接收輸入信號(hào)，從而選擇用于外部數(shù)據(jù)訪問(wèn)的所述存儲(chǔ)單元之一；以及刷新控制單元，所述刷新控制單元產(chǎn)生刷新控制信號(hào)以訪問(wèn)所述存儲(chǔ)單元之一，從而經(jīng)所述內(nèi)部端口執(zhí)行所述存儲(chǔ)單元的相應(yīng)之一的刷新。
2.如權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)單元的每一個(gè)包括耦合至所述第一字線之一和所述第一位線之一的第一選擇晶體管；耦合至所述第二字線之一和所述第二位線之一的第二選擇晶體管；以及連接至所述第一選擇晶體管和所述第二選擇晶體管的存儲(chǔ)節(jié)點(diǎn)。
3.如權(quán)利要求2所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)單元的每一個(gè)包括存儲(chǔ)晶體管，具有漏/源路徑和柵極端子，所述漏/源路徑連接至所述第一和所述第二選擇晶體管；以及所述柵極端子連接至參考電勢(shì)。
4.如權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述外部端口連接至輸入端，所述輸入端用于接收地址信號(hào)、確定讀和寫操作的信號(hào)、數(shù)據(jù)時(shí)鐘信號(hào)以及裝置選擇信號(hào)之一。
5.如權(quán)利要求4所述的存儲(chǔ)器裝置，其中對(duì)于所述地址信號(hào)、所述確定讀或?qū)懖僮鞯男盘?hào)以及所述裝置選擇信號(hào)，隱藏所述內(nèi)部端口。
6.如權(quán)利要求1所述的存儲(chǔ)器裝置，包括第一組的讀出放大器，其中所述第一位線的每一個(gè)連接至所述第一組的所述讀出放大器之一；列解碼器，其中可以選擇所述第一組的所述讀出放大器的單個(gè)，以對(duì)外部端口執(zhí)行一次數(shù)據(jù)讀出；以及從外部端口的數(shù)據(jù)寫入。
7.如權(quán)利要求6所述的存儲(chǔ)器裝置，包括第二組的讀出放大器，其中所述第二位線的每一個(gè)連接至所述第二組的所述讀出放大器之一，以及，選擇多個(gè)所述放大器以執(zhí)行存儲(chǔ)單元的行的刷新。
8.如權(quán)利要求1的存儲(chǔ)器裝置，包括第一時(shí)鐘端子，接收系統(tǒng)時(shí)鐘信號(hào)，從而同步外部數(shù)據(jù)輸入和輸出；第二時(shí)鐘端子，接收參考時(shí)鐘信號(hào)，以及同步電路，輸出與所述系統(tǒng)時(shí)鐘或所述參考時(shí)鐘信號(hào)之一同步的刷新時(shí)鐘信號(hào)。
9.如權(quán)利要求8所述的存儲(chǔ)器裝置，包括刷新地址計(jì)數(shù)器，產(chǎn)生被刷新的存儲(chǔ)單元的行的行地址，所述地址計(jì)數(shù)器由所述刷新時(shí)鐘所控制。
10.如權(quán)利要求1所述的存儲(chǔ)器裝置，包括爭(zhēng)用檢測(cè)電路，所述爭(zhēng)用檢測(cè)電路響應(yīng)通過(guò)所述外部端口的外部讀或?qū)懺L問(wèn)接收行地址，并接收用于被刷新的存儲(chǔ)單元的行的刷新地址，如果所述刷新地址等于所述行地址，所述爭(zhēng)用檢測(cè)電路抑制刷新。
11.如權(quán)利要求1所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)單元陣列包括至少兩塊存儲(chǔ)單元，所述塊具有并行的刷新行地址，所述刷新控制電路產(chǎn)生用于所述塊的每一個(gè)的單獨(dú)刷新允許信號(hào)，以在用于所述塊的另一個(gè)的刷新操作之后執(zhí)行用于所述塊之一的刷新操作。
12.一種存儲(chǔ)器裝置，包括具有存儲(chǔ)單元的存儲(chǔ)單元陣列，所述存儲(chǔ)單元的每一個(gè)可以經(jīng)第一端口和第二端口訪問(wèn)，通過(guò)外部地址信號(hào)，僅所述第一端口和第二端口的第一端口可訪問(wèn)，以選擇所述存儲(chǔ)單元之一；以及刷新控制電路，該刷新控制電路用于產(chǎn)生經(jīng)所述第二端口刷新所述存儲(chǔ)單元的刷新控制信號(hào)。
13.如權(quán)利要求12所述的存儲(chǔ)器裝置，包括爭(zhēng)用檢測(cè)電路，接收為訪問(wèn)所述存儲(chǔ)單元的子集的刷新地址和為訪問(wèn)存儲(chǔ)單元的所述子集的所述存儲(chǔ)單元的至少一個(gè)的地址，以用于外部讀和寫操作，所述爭(zhēng)用檢測(cè)電路抑制用于所述存儲(chǔ)器元件的所述子集的刷新操作。
14.如權(quán)利要求13所述的存儲(chǔ)器裝置，其中執(zhí)行刷新操作以用于存儲(chǔ)單元的另一子集。
15.如權(quán)利要求13所述的存儲(chǔ)器裝置，其中存儲(chǔ)器元件的所述子集是存儲(chǔ)單元的行。
16.如權(quán)利要求12所述的存儲(chǔ)器裝置，其中所述刷新控制電路接收系統(tǒng)時(shí)鐘信號(hào)和參考時(shí)鐘信號(hào)，所述刷新控制電路具有刷新地址計(jì)數(shù)器，以提供用于被刷新的存儲(chǔ)單元的子集的地址的次序，所述存儲(chǔ)器裝置具有正常模式和功率降低模式，其中在正常模式過(guò)程中通過(guò)所述系統(tǒng)時(shí)鐘信號(hào)控制所述刷新地址計(jì)數(shù)器，并在功率降低模式過(guò)程中通過(guò)所述參考時(shí)鐘信號(hào)控制所述刷新地址計(jì)數(shù)器。
17.如權(quán)利要求16所述的存儲(chǔ)器裝置，其中所述刷新控制電路包括響應(yīng)所述正常或功率降低模式之一使時(shí)鐘信號(hào)與所述系統(tǒng)時(shí)鐘或參考時(shí)鐘同步的同步電路，其中所述時(shí)鐘信號(hào)控制所述刷新地址計(jì)數(shù)器。
18.如權(quán)利要求16所述的存儲(chǔ)器裝置，其中所述參考時(shí)鐘信號(hào)具有低于所述系統(tǒng)時(shí)鐘信號(hào)的頻率。
19.如權(quán)利要求12所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)單元的每一個(gè)包括耦合至所述第一字線之一和所述第一位線之一的第一選擇晶體管，耦合至所述第二字線之一和所述第二位線之一的第二選擇晶體管；以及連接至所述第一選擇晶體管和所述第二選擇晶體管的存儲(chǔ)節(jié)點(diǎn)。
20.一種存儲(chǔ)器裝置，包括存儲(chǔ)單元陣列，具有以行設(shè)置的多個(gè)存儲(chǔ)單元；第一行解碼器，響應(yīng)外部地址激勵(lì)所述行的至少一個(gè)；第二行解碼器，響應(yīng)內(nèi)部地址激勵(lì)所述行的至少一個(gè)；以及刷新控制電路，刷新通過(guò)所述第二行解碼器激勵(lì)的行的存儲(chǔ)單元。
21.如權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述刷新控制電路包括當(dāng)被所述第一行解碼器激勵(lì)的行與被第二行解碼器激勵(lì)的行是相同的行時(shí)抑制刷新操作的爭(zhēng)用檢測(cè)電路。
22.如權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)單元的每一個(gè)包括經(jīng)第一字線連接至第一行解碼器的第一選擇晶體管和經(jīng)另一字線連接至第二行解碼器的第二選擇晶體管以及耦合至第一和第二選擇晶體管的存儲(chǔ)節(jié)點(diǎn)。
全文摘要
一種用于具有存儲(chǔ)器陣列的集成電路的刷新控制電路，它是一種具有經(jīng)兩個(gè)不同的端口可被訪問(wèn)的存儲(chǔ)單元的陣列的IC。經(jīng)端口的一個(gè)執(zhí)行讀/寫操作。經(jīng)另一端口執(zhí)行存儲(chǔ)單元的刷新。在一個(gè)實(shí)施例中，另一端口僅內(nèi)部地用于存儲(chǔ)器陣列。
文檔編號(hào)G11C11/405GK1735944SQ03825094
公開(kāi)日2006年2月15日 申請(qǐng)日期2003年8月26日 優(yōu)先權(quán)日2002年9月25日
發(fā)明者拉伊·庫(kù)爾馬·哈因 申請(qǐng)人:印芬龍科技股份有限公司