專利名稱：通過(guò)縮短充電時(shí)間高速進(jìn)行數(shù)據(jù)讀出的非易失性存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲(chǔ)裝置，更特定地涉及可以高速進(jìn)行數(shù)據(jù)讀出的非易失性存儲(chǔ)裝置背景技術(shù)近年來(lái)，可以進(jìn)行非易失的數(shù)據(jù)存儲(chǔ)的非易失性存儲(chǔ)裝置正在成為主流。例如能夠舉出可以高集成化的閃速存儲(chǔ)器。進(jìn)一步，作為新一代的非易失性存儲(chǔ)裝置，用薄膜磁性體進(jìn)行非易失的數(shù)據(jù)存儲(chǔ)的MRAM(Magnetic Random Access Memory(磁隨機(jī)存取存儲(chǔ)器))器件和用所謂的薄膜硫硒碲化合物材料通過(guò)相變進(jìn)行數(shù)據(jù)存儲(chǔ)的可變電組存儲(chǔ)器器件等特別引人注目。
10ns Read and Write Non-Volatile Memory Array Using aMagnetic Tunnel Junction and FET Switch in each Cell，2000 IEEEISSCC Digest of Technical Papers，TA7.2中揭示了MRAM器件。
又，在非易失性存儲(chǔ)器最前線從閃存到OUM美國(guó)Intel描述的將來(lái)構(gòu)想，日經(jīng)微器件，日經(jīng)BP公司，2002年3月號(hào)，p.65-78中揭示了可變電組存儲(chǔ)器器件。
另一方面，一般在大容量的存儲(chǔ)器陣列中，具有配置與行或列對(duì)應(yīng)地設(shè)置的多條位線和與多條位線對(duì)應(yīng)共同地設(shè)置的，檢測(cè)存儲(chǔ)數(shù)據(jù)的電路連接的數(shù)據(jù)線的構(gòu)成。在該構(gòu)成中，當(dāng)讀出數(shù)據(jù)時(shí)，如上所述通過(guò)對(duì)數(shù)據(jù)線和選擇的位線一直充電到所定電壓電平，向存儲(chǔ)器單元供給通過(guò)電流。與此相伴，需要為了充電到所定電壓電平的充電期間。存在著這個(gè)充電期間隨著要求存儲(chǔ)器陣列的大容量化，數(shù)據(jù)線和位線等的信號(hào)線的配線長(zhǎng)度的延長(zhǎng)成為長(zhǎng)的期間，不能夠?qū)崿F(xiàn)高速的數(shù)據(jù)讀出那樣的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供可以縮短從開(kāi)始讀出數(shù)據(jù)時(shí)的數(shù)據(jù)線和位線等的信號(hào)線的充電時(shí)間，進(jìn)行高速數(shù)據(jù)讀出的非易失性存儲(chǔ)裝置。
與本發(fā)明有關(guān)的非易失性存儲(chǔ)裝置包含多個(gè)存儲(chǔ)單元、多條位線、數(shù)據(jù)線、基準(zhǔn)電流供給單元、差動(dòng)放大單元、電平調(diào)整電路。在多個(gè)存儲(chǔ)單元的各個(gè)存儲(chǔ)單元中當(dāng)讀出數(shù)據(jù)時(shí)流過(guò)與存儲(chǔ)數(shù)據(jù)相應(yīng)的通過(guò)電流。當(dāng)讀出數(shù)據(jù)時(shí)，多條位線中的至少1條，通過(guò)多個(gè)存儲(chǔ)單元中的與選出的地址對(duì)應(yīng)的選擇存儲(chǔ)單元與第1電壓連接。與多條位線對(duì)應(yīng)地共同設(shè)置數(shù)據(jù)線，當(dāng)讀出數(shù)據(jù)時(shí)與多條位線中的至少1條位線電耦合?；鶞?zhǔn)電流供給單元生成用于與選擇存儲(chǔ)單元比較的基準(zhǔn)電流。差動(dòng)放大單元，當(dāng)讀出數(shù)據(jù)時(shí)，向與第2電壓連接的數(shù)據(jù)線供給通過(guò)電流，并且讀出與通過(guò)電流和由基準(zhǔn)電流供給單元生成的基準(zhǔn)電流的電流差相應(yīng)的選擇存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)。與數(shù)據(jù)線對(duì)應(yīng)地設(shè)置電平調(diào)整電路，當(dāng)讀出數(shù)據(jù)時(shí)通過(guò)電容耦合改變數(shù)據(jù)線的電壓電平。
本發(fā)明如以上所述，當(dāng)讀出數(shù)據(jù)時(shí)能夠通過(guò)電平調(diào)整電路，通過(guò)電容耦合改變數(shù)據(jù)線的電壓電平。與此相伴，能夠縮短數(shù)據(jù)線的充電期間，進(jìn)行高速數(shù)據(jù)讀出。
又，非易失性存儲(chǔ)裝置包含多個(gè)存儲(chǔ)單元、多條位線、數(shù)據(jù)線、基準(zhǔn)電流供給單元、差動(dòng)放大單元、電容元件和信號(hào)線。多個(gè)存儲(chǔ)單元的各個(gè)存儲(chǔ)單元中當(dāng)讀出數(shù)據(jù)時(shí)流過(guò)與存儲(chǔ)數(shù)據(jù)相應(yīng)的通過(guò)電流。當(dāng)讀出數(shù)據(jù)時(shí)，多條位線中的至少1條，通過(guò)多個(gè)存儲(chǔ)單元中的與選出的地址對(duì)應(yīng)的選擇存儲(chǔ)單元與第1電壓連接。數(shù)據(jù)線與多條位線對(duì)應(yīng)地共同設(shè)置，當(dāng)讀出數(shù)據(jù)時(shí)與多條位線中的至少1條位線電耦合?；鶞?zhǔn)電流供給單元生成用于與選擇存儲(chǔ)單元比較的基準(zhǔn)電流。差動(dòng)放大單元，當(dāng)讀出數(shù)據(jù)時(shí)，向與第2電壓連接的數(shù)據(jù)線供給通過(guò)電流，并且讀出與通過(guò)電流和由基準(zhǔn)電流供給單元生成的基準(zhǔn)電流的電流差相應(yīng)的選擇存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)。電容元件與數(shù)據(jù)線對(duì)應(yīng)的設(shè)置，由電耦合數(shù)據(jù)線與柵極的絕緣柵型場(chǎng)效應(yīng)晶體管構(gòu)成。信號(hào)線使電容元件的源極和漏極電耦合。又，電容元件在所定期間上升數(shù)據(jù)線的電壓電平。
又，設(shè)置使數(shù)據(jù)線與柵極電耦合，并且使源極和漏極與信號(hào)線電耦合的電容元件。又，電容元件在所定期間上升數(shù)據(jù)線的電壓電平。與此相伴，能夠縮短數(shù)據(jù)線的充電期間，進(jìn)行高速數(shù)據(jù)讀出。


圖1是表示作為根據(jù)本發(fā)明的實(shí)施例1的非易失性存儲(chǔ)裝置的代表例表示的MRAM器件的全體構(gòu)成的概略方框圖。
圖2是根據(jù)本發(fā)明的實(shí)施例1的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成圖。
圖3是說(shuō)明MTJ存儲(chǔ)器的構(gòu)造和數(shù)據(jù)存儲(chǔ)原理的概念圖。
圖4是表示供給MTJ存儲(chǔ)單元的數(shù)據(jù)寫入電流與隧道磁阻元件的磁化方向的關(guān)系的概念圖。
圖5是說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的MRAM器件中的數(shù)據(jù)讀出工作的時(shí)序圖。
圖6是根據(jù)本發(fā)明的實(shí)施例1的變形例1的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成圖。
圖7是說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的變形例1的MRAM器件中的數(shù)據(jù)讀出工作的時(shí)序圖。
圖8是根據(jù)本發(fā)明的實(shí)施例1的變形例2的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成圖。
圖9是說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的變形例2的其它構(gòu)成的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成圖。
圖10是根據(jù)本發(fā)明的實(shí)施例1的變形例3的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成圖。
圖11是說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的變形例3的MRAM器件中的數(shù)據(jù)讀出工作的時(shí)序圖。
圖12是根據(jù)本發(fā)明的實(shí)施例1的變形例4的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成圖。
圖13是根據(jù)本發(fā)明的實(shí)施例1的變形例5的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成圖。
圖14是說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的變形例5的MRAM器件中的數(shù)據(jù)讀出工作的時(shí)序圖。
圖15是根據(jù)本發(fā)明的實(shí)施例1的變形例6的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成圖。
圖16A、16B、16C是可以與根據(jù)實(shí)施例1的存儲(chǔ)單元置換的存儲(chǔ)單元的概念圖。
圖17A、17B、17C是可以與根據(jù)實(shí)施例1的存儲(chǔ)單元置換的其它存儲(chǔ)單元的概念圖。
發(fā)明的
具體實(shí)施例方式
下面，我們參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施例。此外，圖中的相同標(biāo)號(hào)表示相同的或相當(dāng)?shù)牟糠帧?br> 參照?qǐng)D1，作為根據(jù)本發(fā)明的實(shí)施例1的非易失性存儲(chǔ)裝置的代表例表示的MRAM器件1，通過(guò)響應(yīng)來(lái)自外部的控制信號(hào)CMD和地址信號(hào)ADD進(jìn)行隨機(jī)存取，實(shí)現(xiàn)輸入數(shù)據(jù)DIN的輸入和輸出數(shù)據(jù)DOUT的輸出。
MRAM器件1備有通過(guò)響應(yīng)控制信號(hào)CMD對(duì)MRAM器件1的全體工作進(jìn)行控制的控制電路5和包含行列狀配置的MTJ存儲(chǔ)單元MC的存儲(chǔ)器陣列10。
此外，如可以從下面的說(shuō)明看到的那樣，本發(fā)明的應(yīng)用不限定于備有MTJ存儲(chǔ)單元的MRAM器件，能夠共同地應(yīng)用于備有流過(guò)與寫入的存儲(chǔ)數(shù)據(jù)的電平相應(yīng)的通過(guò)電流的存儲(chǔ)單元的非易失性存儲(chǔ)裝置。
在存儲(chǔ)器陣列10中，分別與MTJ存儲(chǔ)單元的行對(duì)應(yīng)，配置字線WL和數(shù)字線DL，將鄰接的2個(gè)存儲(chǔ)單元作為1組存儲(chǔ)單元列，分別與MTJ存儲(chǔ)單元的列對(duì)應(yīng)，配置相補(bǔ)的位線BL和由/BL構(gòu)成的位線對(duì)BLP。在圖1中，表示代表性地表示的1個(gè)MTJ存儲(chǔ)單元MC、和與它對(duì)應(yīng)的字線WL、數(shù)字線DL和與1組存儲(chǔ)單元的列對(duì)應(yīng)對(duì)應(yīng)設(shè)置的位線對(duì)BLP的配置。
MRAM器件1進(jìn)一步備有通過(guò)對(duì)由地址信號(hào)顯示的行地址RA進(jìn)行解碼，用于實(shí)施在存儲(chǔ)器陣列10中的行選擇的行解碼器20、通過(guò)對(duì)由地址信號(hào)ADD顯示的列地址CA進(jìn)行解碼，用于實(shí)施在存儲(chǔ)器陣列10中的列選擇的列解碼器25、讀出/寫入控制電路30和35。
讀出/寫入控制電路30和35是對(duì)用于對(duì)存儲(chǔ)器陣列10進(jìn)行寫入工作的電路組和用于從存儲(chǔ)器陣列10進(jìn)行數(shù)據(jù)讀出的電路組(以下也稱為“數(shù)據(jù)讀出電路系統(tǒng)”)的總稱。
數(shù)字線DL，夾著存儲(chǔ)器陣列10，在行解碼器20和相反一側(cè)的區(qū)域中與接地電壓GND耦合。
參照?qǐng)D2，在根據(jù)本發(fā)明的實(shí)施例1的數(shù)據(jù)讀出電路系統(tǒng)中，與各存儲(chǔ)器陣列對(duì)應(yīng)，配置相互相補(bǔ)的位線BL和由/BL構(gòu)成的位線對(duì)BLP。
為了在奇數(shù)行中與位線BL連接，在偶數(shù)行中與位線/BL連接，每隔1行交互地配置存儲(chǔ)單元MC。存儲(chǔ)單元MC包含與磁寫入的存儲(chǔ)數(shù)據(jù)的數(shù)據(jù)電平相應(yīng)地改變電阻的隧道磁阻元件TMR和存取元件(存取晶體管)ATR。存取晶體管ATR在位線BL和接地電壓GND之間與隧道磁阻元件TMR串聯(lián)。代表性地，作為存取晶體管ATR，可以用在半導(dǎo)體基片上形成的場(chǎng)效應(yīng)晶體管。
在圖2中，代表性地表示了與第1、第2存儲(chǔ)單元行對(duì)應(yīng)的，字線WL1、WL2、數(shù)字線DL1、DL2和與第j(j自然數(shù))的存儲(chǔ)單元列對(duì)應(yīng)的位線BLj、/BLj、和對(duì)應(yīng)的存儲(chǔ)單元MC、作為存儲(chǔ)單元MC的比較對(duì)象設(shè)置的虛設(shè)存儲(chǔ)單元DMC。
這里，我們說(shuō)明MTj存儲(chǔ)單元的構(gòu)成和數(shù)據(jù)存儲(chǔ)原理。
參照?qǐng)D3，隧道磁阻元件TMR具有固定的一定的磁化方向的強(qiáng)磁性體層(以下，也簡(jiǎn)單地稱為“固定磁化層”)FL和可以在與來(lái)自外部的所加磁場(chǎng)相應(yīng)的方向上磁化的強(qiáng)磁性體層(以下，也簡(jiǎn)單地稱為“自由磁化層”)VL。在固定磁化層FL和自由磁化層VL之間，設(shè)置由絕緣體膜形成的隧道阻擋層(隧道膜)TB。自由磁化層VL，與寫入的存儲(chǔ)數(shù)據(jù)電平相應(yīng)，在與固定磁化層FL相同的方向或與固定磁化層FL相反的方向?qū)ψ杂纱呕瘜覸L進(jìn)行磁化。由這些固定磁化層FL、隧道阻擋層和自由磁化層VL形成磁隧道接合。
隧道磁阻元件TMR的電阻與固定磁化層FL和自由磁化層VL的各自的磁化方向的相對(duì)關(guān)系相應(yīng)地變化。具體地說(shuō)，隧道磁阻元件TMR的電阻，當(dāng)固定磁化層FL的磁化方向和自由磁化層VL的磁化方向相同(平行)時(shí)，成為最小值Rmin，當(dāng)兩者的磁化方向相反(反平行)時(shí)成為最大值Rmax。
在寫入數(shù)據(jù)時(shí)，通過(guò)使字線RWL非激活，使存取晶體管ATR。在這個(gè)狀態(tài)中，用于磁化自由磁化層VL的數(shù)據(jù)寫入電流，在各個(gè)位線BL和數(shù)字線DL中，沿與寫入數(shù)據(jù)的電平相應(yīng)的方向±Iw流動(dòng)。
用圖4表示供給MTj存儲(chǔ)單元的數(shù)據(jù)寫入電流與隧道磁阻元件的磁化方向的關(guān)系。
參照?qǐng)D4，橫軸H(EA)表示在隧道磁阻元件TMR內(nèi)的自由磁化層VL中加在磁化容易軸(EAEasy Axis)方向上的磁場(chǎng)。另一方面，縱軸H(HA)表示在自由磁化層VL中作用在磁化困難軸(HAHradAxis)方向上的磁場(chǎng)。磁場(chǎng)H(EA)和H(HA)分別與分別流過(guò)位線BL和數(shù)字線DL的電流產(chǎn)生的2個(gè)磁場(chǎng)的每一個(gè)對(duì)應(yīng)。
在MTj存儲(chǔ)單元中，固定磁化層FL的固定的磁化方向沿自由磁化層VL的磁化容易軸，自由磁化層VL與存儲(chǔ)數(shù)據(jù)的電平相應(yīng)，沿磁化容易軸方向，在與固定磁化層FL平行或反平行(相反)方向上被磁化。MTj存儲(chǔ)單元能夠與自由磁化層VL的2個(gè)磁化方向?qū)?yīng)，存儲(chǔ)1比特的數(shù)據(jù)。
自由磁化層VL的磁化方向，只有當(dāng)所加磁場(chǎng)H(EA)和H(HA)之和達(dá)到圖4所示的星形特性曲線的外側(cè)的區(qū)域時(shí)才能夠改寫成新的。即，當(dāng)所加的數(shù)據(jù)寫入磁場(chǎng)具有相當(dāng)于星形特性曲線的內(nèi)側(cè)的強(qiáng)度時(shí)，自由磁化層VL的磁化方向不變化。
如星形特性曲線所示，通過(guò)對(duì)自由磁化層VL加上磁化困難軸方向的磁場(chǎng)，能夠降低使沿磁化容易軸的磁化方向變化所需的磁化閾值。如圖3所示，寫入數(shù)據(jù)時(shí)的工作點(diǎn)是當(dāng)使所定的數(shù)據(jù)寫入電流流過(guò)數(shù)字線DL和位線BL兩者時(shí)，為了改寫MTj存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)，即隧道磁阻元件TMR的磁化方向而設(shè)計(jì)的。
在圖4例示的工作點(diǎn)上，在作為數(shù)據(jù)寫入對(duì)象的MTj存儲(chǔ)單元中，磁化容易軸方向的數(shù)據(jù)寫入磁場(chǎng)是為了使它的強(qiáng)度成為HWR而設(shè)計(jì)的。即，為了得到這個(gè)數(shù)據(jù)寫入磁場(chǎng)HWR，而設(shè)計(jì)流過(guò)位線BL或數(shù)字線DL的數(shù)據(jù)寫入電流的值。一般地說(shuō)，數(shù)據(jù)寫入磁場(chǎng)HWR由切換磁化方向所需的開(kāi)關(guān)磁場(chǎng)HSW和界限ΔH之和表示。即，HWR＝HSW+ΔH。
將一旦寫入隧道磁阻元件TMR的磁化方向，即MTJ存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)非易失地保持在直到進(jìn)行新數(shù)據(jù)寫入之間。各存儲(chǔ)單元的電阻，嚴(yán)密地說(shuō)，是隧道磁阻元件TMR、存取晶體管ATR的接通電阻和其它寄生電阻之和，但是因?yàn)樗淼来抛柙MR以外的電阻部分與存儲(chǔ)數(shù)據(jù)無(wú)關(guān)是恒定的，所以在下面，關(guān)于與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的2類正規(guī)存儲(chǔ)單元的電阻，由Rmax和Rmin表示，將兩者之差表示為ΔR(即，ΔR＝Rmax-Rmin)。
再次，參照?qǐng)D2，在存儲(chǔ)器陣列10中，如上所述地配置存儲(chǔ)單元MC和虛設(shè)存儲(chǔ)單元DMC。即，虛設(shè)存儲(chǔ)單元DMC是為了在2行中，共有正規(guī)的存儲(chǔ)單元MC和存儲(chǔ)單元列而配置的。
分別與虛設(shè)存儲(chǔ)單元的行對(duì)應(yīng)，配置虛設(shè)字線DWL1和DWL2。與虛設(shè)字線DWL1對(duì)應(yīng)的虛設(shè)存儲(chǔ)單元組具有連接在對(duì)應(yīng)的位線/BLj與接地電壓GND之間的，虛設(shè)隧道磁阻元件TMR和虛設(shè)存取元件(存取晶體管)ATRd。與選擇位線BL時(shí)激活的虛設(shè)字線DWL1對(duì)應(yīng)地接通虛設(shè)存取元件ATRd。
與此相對(duì)，與虛設(shè)字線DWL2對(duì)應(yīng)的虛設(shè)存儲(chǔ)單元組具有連接在對(duì)應(yīng)的位線BLj與接地電壓GND之間的，虛設(shè)隧道磁阻元件TMR和虛設(shè)存取元件(存取晶體管)ATRd。與選擇位線/BL時(shí)激活的虛設(shè)字線DWL2對(duì)應(yīng)地接通虛設(shè)存取元件ATRd。
設(shè)計(jì)各虛設(shè)存儲(chǔ)單元DMC的電阻Rm為Rm＝Rmin+(ΔR/2)。例如，通過(guò)由存儲(chǔ)與電阻Rmin對(duì)應(yīng)的數(shù)據(jù)的，與存儲(chǔ)單元MC相同的隧道磁阻元件TMR構(gòu)成虛設(shè)磁阻元件TMRd，并且將虛設(shè)存取元件TMRd的接通電阻設(shè)定得比存取晶體管ATR大ΔR/2，構(gòu)成虛設(shè)存儲(chǔ)單元DMC。或者，同樣地設(shè)計(jì)虛設(shè)存取元件TMRd和存取晶體管ATR的接通電阻，通過(guò)使由存儲(chǔ)與電阻Rmin對(duì)應(yīng)的數(shù)據(jù)的隧道磁阻元件TMR和電阻與ΔR/2的固定電阻串聯(lián)連接，也能夠構(gòu)成虛設(shè)存儲(chǔ)單元DMC。根據(jù)上述設(shè)計(jì)當(dāng)讀出數(shù)據(jù)時(shí)，成為選擇存儲(chǔ)單元的通過(guò)電流的比較對(duì)象的基準(zhǔn)電流通過(guò)這個(gè)虛設(shè)存儲(chǔ)單元DMC。
又，根據(jù)本發(fā)明的實(shí)施例1的數(shù)據(jù)讀出電路系統(tǒng)進(jìn)一步設(shè)置與各存儲(chǔ)單元列對(duì)應(yīng)地配置的列選擇柵極CSG、與存儲(chǔ)器陣列10鄰接地配置的相補(bǔ)的數(shù)據(jù)線DB和/DB、與通過(guò)數(shù)據(jù)線的通過(guò)電流差相應(yīng)，輸出讀出數(shù)據(jù)Dt，/Dt的差動(dòng)放大單元60。數(shù)據(jù)線DB和/DB構(gòu)成數(shù)據(jù)線對(duì)DBP。
列選擇柵極CSG包含分別連接在位線BL和/BL的另一端側(cè)與數(shù)據(jù)線DB和/DB之間的晶體管40，41，各個(gè)柵極響應(yīng)對(duì)應(yīng)的列選擇線CSL的激活接通。例如，列選擇柵極CSGj響應(yīng)列選擇線CSLj的激活，分別使對(duì)應(yīng)的位線BLj和/BLj的另一端側(cè)與數(shù)據(jù)線DB和/DB連接。
又，差動(dòng)放大器60與數(shù)據(jù)線DB和/DB連接，放大數(shù)據(jù)線DB和/DB的通過(guò)電流差，將該電流差變換成節(jié)點(diǎn)N0和數(shù)據(jù)線DB之間/N0之間的電壓差。
差動(dòng)放大器60具有連接在節(jié)點(diǎn)N0和數(shù)據(jù)線DB之間的N溝道MOS晶體管61、連接在節(jié)點(diǎn)/N0和數(shù)據(jù)線/DB之間的N溝道MOS晶體管62、連接在節(jié)點(diǎn)Nsp和節(jié)點(diǎn)/N0之間的P溝道MOS晶體管64、和連接在電源電壓VCC和節(jié)點(diǎn)Nsp之間的P溝道MOS晶體管65。
晶體管63和64的各個(gè)柵極與節(jié)點(diǎn)/N0連接。晶體管63和64構(gòu)成電流鏡電路，向各個(gè)節(jié)點(diǎn)N0和/N0供給相同的電流。
將由Vref發(fā)生電路65生成的固定基準(zhǔn)電壓Vref輸入晶體管61和62的各個(gè)柵極。晶體管61和62的各個(gè)柵極使數(shù)據(jù)線DB和/DB維持在基準(zhǔn)電壓以下，并且放大數(shù)據(jù)線DB和/DB的供過(guò)于求電流，將該電流變換成節(jié)點(diǎn)N0和/N0之間的電壓差。
通過(guò)行解碼器20將數(shù)據(jù)讀出工作時(shí)激活到“L”電平的讀入啟動(dòng)信號(hào)信號(hào)/SE輸出到晶體管65的柵接。晶體管65響應(yīng)讀入啟動(dòng)信號(hào)信號(hào)/SE的激活(“L”電平)供給工作電流，使差動(dòng)放大器60工作。
又，對(duì)數(shù)據(jù)線DB和/DB設(shè)置使讀出數(shù)據(jù)時(shí)數(shù)據(jù)線DB和/DB的電壓電平變化的電平調(diào)整電路71。
電平調(diào)整電路71包含與用于指示電壓電平變化的信號(hào)線φku、與數(shù)據(jù)線DB對(duì)應(yīng)設(shè)置的，配置在數(shù)據(jù)線DB與信號(hào)線φku之間的電容Cda、與數(shù)據(jù)線DB對(duì)應(yīng)設(shè)置的，配置在數(shù)據(jù)線/DB與信號(hào)線φku之間的電容Cdb。
又，設(shè)置與位線對(duì)BLPj對(duì)應(yīng)地設(shè)置，對(duì)位線BLj和/BLj進(jìn)行預(yù)充電的預(yù)充電單元PGUj。預(yù)充電單元PGUj包含預(yù)充電柵極PGj、/PGj(以下總稱地標(biāo)記預(yù)充電柵極PG、/PG)和平衡柵極EG。各預(yù)充電柵極PG、/PG響應(yīng)位線預(yù)充電信號(hào)BLEQ，使對(duì)應(yīng)的位線BL和/BL的一端側(cè)與接地電壓GND耦合。又平衡柵極EG響應(yīng)位線預(yù)充電信號(hào)BLEQ，使位線BL和/BL電耦合。
此外，以下，我們也分別將信號(hào)線和數(shù)據(jù)等的2值的高電壓狀態(tài)(例如，電源電壓VCC)和低電壓狀態(tài)(例如，接地電壓GND)稱為“H”電平和“L”電平。
其次，我們說(shuō)明從根據(jù)本發(fā)明的實(shí)施例1的MTJ存儲(chǔ)單元讀出數(shù)據(jù)的工作。
我們用圖5的時(shí)序圖，說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的MRAM器件中的數(shù)據(jù)讀出工作。
在本例中，代表性地說(shuō)明將第1行·第j列選擇為數(shù)據(jù)讀出對(duì)象時(shí)的工作。
參照?qǐng)D5，在讀出數(shù)據(jù)前，因?yàn)槭垢髯志€WL非激活，所以在位線BL和/BL與存儲(chǔ)單元MC和虛設(shè)存儲(chǔ)單元DMC之間進(jìn)行切離。又，因?yàn)槭刮痪€預(yù)充電信號(hào)BLER激活，所以使各條位線BL和/BL預(yù)充電到接地電壓GND。
進(jìn)一步，因?yàn)橐彩垢髁羞x擇線CSL非激活，所以從數(shù)據(jù)線DB和/DB從各位線BL和/BL切離。
當(dāng)讀出數(shù)據(jù)時(shí)，通過(guò)使位線預(yù)充電信號(hào)BLER非激活，使各位線BL和/BL從接地電壓GND切離。進(jìn)一步，與地址選擇相應(yīng)，選擇地使選擇行的字線、選擇列的列選擇線和虛設(shè)字線DWL1和DWL2中的一方激活。又，將控制信號(hào)SE(“H”電平)的反轉(zhuǎn)信號(hào)/SE設(shè)定在“L”電平，使差動(dòng)放大器60激活。
與此相應(yīng)，通過(guò)選擇的存儲(chǔ)單元MC和虛設(shè)存儲(chǔ)單元DMC中的一方，使數(shù)據(jù)線DB和選擇列的位線BL，在電源電壓VCC和接地電壓GND之間電耦合。同樣，通過(guò)選擇的存儲(chǔ)單元MC和虛設(shè)存儲(chǔ)單元DMC中的另一方，使數(shù)據(jù)線DB和選擇列的位線/BL，在電源電壓VCC和接地電壓GND之間電耦合。與此相伴，向選擇的存儲(chǔ)單元MC供給與存儲(chǔ)數(shù)據(jù)相應(yīng)的供給通過(guò)電流，向虛設(shè)存儲(chǔ)單元DMC供給基準(zhǔn)電流。此外，當(dāng)通過(guò)基準(zhǔn)電流時(shí)，差動(dòng)放大器60-數(shù)據(jù)線DB(/DB)-列選擇柵極CSG-位線BL(/BL)-虛設(shè)存儲(chǔ)單元DMC-接地電壓GND構(gòu)成基準(zhǔn)電流供給單元。
這時(shí)，使信號(hào)線φku激活。隨著激活，使位線和數(shù)據(jù)線的電壓電平由于通過(guò)電容Cda和Cdb引起的電容耦合而瞬時(shí)上升。
與此相伴，在時(shí)刻T0，對(duì)于數(shù)據(jù)線DB和/DB快速地產(chǎn)生與可以檢測(cè)的存儲(chǔ)數(shù)據(jù)相應(yīng)的通過(guò)電流。
與這些數(shù)據(jù)線DB和/DB的通過(guò)電流相應(yīng)，差動(dòng)放大器60的節(jié)點(diǎn)N0和/N0之間，產(chǎn)生與選擇的存儲(chǔ)單元MC的存儲(chǔ)數(shù)據(jù)相應(yīng)的電壓差。結(jié)果，差動(dòng)放大器60產(chǎn)生反映選擇的存儲(chǔ)單元MC的存儲(chǔ)數(shù)據(jù)的電平的讀出數(shù)據(jù)Dt、/Dt。
所以，如圖5所示，通過(guò)設(shè)置電平調(diào)整電路71，從比不設(shè)置時(shí)產(chǎn)生可以檢測(cè)的通過(guò)電流差的時(shí)刻T1早的時(shí)刻T0產(chǎn)生與存儲(chǔ)數(shù)據(jù)相應(yīng)的通過(guò)電流差。與此相伴，能夠?qū)嵤└咚俚淖x出數(shù)據(jù)工作。
此外，即便在數(shù)據(jù)線DB與虛設(shè)存儲(chǔ)單元DMC連接的情形中，也不特別地切換差動(dòng)放大器60的輸入側(cè)與數(shù)據(jù)線DB和/DB之間的連接，并且根據(jù)選擇的存儲(chǔ)單元MC和虛設(shè)存儲(chǔ)單元DMC的電流差進(jìn)行同樣的讀出數(shù)據(jù)工作。
另一方面，在位線BLj和/BLj之間以及數(shù)據(jù)線DB和/DB之間不產(chǎn)生電壓差，數(shù)據(jù)線DB、/DB和位線BLj、/BLj的各個(gè)電壓下降到“Vref-Vth-Vmc”。這里，Vth與晶體管61、62的閾值電壓相當(dāng)，Vmc與存儲(chǔ)單元MC和虛設(shè)存儲(chǔ)單元DMC中產(chǎn)生的電壓下降相當(dāng)?；鶞?zhǔn)電壓Vref考慮到作為隧道磁阻元件中的隧道阻擋層的絕緣膜的可靠性等，為了使上述電壓“Vref-Vth-Vmc”例如約為400mV而進(jìn)行設(shè)定。因此，通過(guò)避免由于加上過(guò)電壓使存儲(chǔ)單元破壞，能夠提高工作的可靠性。
如以上說(shuō)明的那樣，在根據(jù)實(shí)施例1的構(gòu)成中，當(dāng)讀出數(shù)據(jù)時(shí)使信號(hào)線φku激活，通過(guò)電容Cda和Cdb的電容耦合使位線和數(shù)據(jù)線的電壓電平上升，能夠縮短數(shù)據(jù)線對(duì)DBP的充電時(shí)間。即，能夠縮短使位線和數(shù)據(jù)線充電到所定的電壓電平的充電時(shí)間。因此，能夠?qū)嵤└咚俚臄?shù)據(jù)讀出。
又，本構(gòu)成，通過(guò)具有設(shè)置分別與數(shù)據(jù)線DB和/DB對(duì)應(yīng)的電容使位線和數(shù)據(jù)線的電壓電平上升的構(gòu)成，和與各位線BL、/BL對(duì)應(yīng)地設(shè)置電容的構(gòu)成比較能夠削減電路的部件數(shù)，可以高效率地進(jìn)行設(shè)計(jì)。
又，也可以除了數(shù)據(jù)線DB以外與各位線BL對(duì)應(yīng)，進(jìn)一步設(shè)置電容。這時(shí)，可以進(jìn)一步縮短數(shù)據(jù)線DB、/DB的充電時(shí)間。能夠?qū)嵤└咚俚淖x出數(shù)據(jù)工作。此外，在本實(shí)施例中，作為一個(gè)例子我們說(shuō)明了共同選擇相補(bǔ)的位線BL、/BL實(shí)施據(jù)讀出的構(gòu)成，但是不限于本構(gòu)成，本發(fā)明也可以應(yīng)用于從多條位線中選擇與選擇的存儲(chǔ)單元連接的至少1條位線，與基準(zhǔn)電流的比較相應(yīng)地實(shí)施數(shù)據(jù)讀出的構(gòu)成。在這種情形中，也可以用恒定電流電路生成基準(zhǔn)電流。在以下的變形例中也是同樣的。
(實(shí)施例1的變形例1)參照?qǐng)D6，根據(jù)本發(fā)明的實(shí)施例1的變形例1的數(shù)據(jù)讀出電路系統(tǒng)，與實(shí)施例1的數(shù)據(jù)讀出電路系統(tǒng)比較，在電平調(diào)整電路71的電容Cda和Cdb與傳達(dá)控制信號(hào)SE的信號(hào)線SEL電連接這一點(diǎn)、和通過(guò)轉(zhuǎn)換器向IV，向差動(dòng)放大單元60的晶體管65輸入控制信號(hào)SE的反轉(zhuǎn)信號(hào)/SE這一點(diǎn)是不同的。結(jié)果，可以不要信號(hào)線φku的配置而消除它。
我們用圖7的時(shí)序圖，說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的變形例1的MRAM器件中的讀出數(shù)據(jù)工作。
因?yàn)樵谧x出數(shù)據(jù)前，與上述實(shí)施例1中說(shuō)明的讀出數(shù)據(jù)電路系統(tǒng)相同所以不再重復(fù)對(duì)它的說(shuō)明。
與根據(jù)上述實(shí)施例1的讀出數(shù)據(jù)電路系統(tǒng)比較的不同之處是在與差動(dòng)放大單元的激活定時(shí)相同的定時(shí)，通過(guò)電容Cda和Cdb的電容耦合，使位線和數(shù)據(jù)線上升這一點(diǎn)。因?yàn)殛P(guān)于其它的點(diǎn)是相同的所以不再重復(fù)對(duì)它們的說(shuō)明。
通過(guò)這種構(gòu)成，與根據(jù)上述實(shí)施例1的讀出數(shù)據(jù)工作相同，能夠?qū)嵤└咚俨⑶腋呔鹊臄?shù)據(jù)讀出。又，代替信號(hào)線φku通用傳達(dá)使差動(dòng)放大單元60激活的控制信號(hào)/SE的信號(hào)線，通過(guò)電容Cda和Cdb的電容耦合，可以削減用于能夠使位線和數(shù)據(jù)線的電壓電平上升的部件數(shù)。
(實(shí)施例1的變形例2)在本發(fā)明的實(shí)施例1中，我們說(shuō)明了根據(jù)信號(hào)線φku通過(guò)電容Cda和Cdb的電容耦合，使對(duì)應(yīng)的位線和數(shù)據(jù)線的電壓電平上升的構(gòu)成。可是，也存在著由于輸入的信號(hào)線φku的電壓電平使位線和數(shù)據(jù)線的電壓電平過(guò)分上升，破壞存儲(chǔ)單元具有的薄膜磁性體的可能性。
本實(shí)施例1的變形例2說(shuō)明通過(guò)將位線BL和/BL的電壓電平設(shè)定在所定電壓電平值以下一面抑制磁性體的破壞，一面實(shí)施讀出數(shù)據(jù)的構(gòu)成。
參照?qǐng)D8，根據(jù)本發(fā)明的實(shí)施例1的變形例2的數(shù)據(jù)讀出電路系統(tǒng)，與圖2的數(shù)據(jù)讀出電路系統(tǒng)比較，在進(jìn)一步設(shè)置位線鉗位電路BLCLP和數(shù)據(jù)線鉗位電路DBCLP這一點(diǎn)是不同的。因?yàn)槠渌狞c(diǎn)與實(shí)施例1的變形例1的數(shù)據(jù)讀出電路系統(tǒng)相同所以不再重復(fù)對(duì)它們的說(shuō)明。
位線鉗位電路BLCLP包含所謂的二極管連接的晶體管80和81。
具體地說(shuō)，晶體管80連接在接地電壓GND和位線/BL之間，它的柵極與位線/BL連接。晶體管81連接在接地電壓GND和位線BL之間，它的柵極與位線BL連接。
又，數(shù)據(jù)線鉗位電路DBCLP包含所謂的二極管連接的晶體管82和83。具體地說(shuō)，晶體管82連接在接地電壓GND和數(shù)據(jù)線DB之間，它的柵極與數(shù)據(jù)線DB連接。晶體管83連接在接地電壓GND和數(shù)據(jù)線/DB之間，它的柵極與數(shù)據(jù)線/DB連接。
位線鉗位電路BLCLP使位線BL和/BL下降到所定電壓電平以下。又，數(shù)據(jù)線鉗位電路DBCLP使數(shù)據(jù)線DB和/DB下降到所定電壓電平以下。
將這個(gè)所定電壓設(shè)定在“Vref-Vth-Vmc”上作為上述的所謂的二極管接通電壓。
用這種構(gòu)成，通過(guò)將位線和數(shù)據(jù)線的電壓電平的上升抑制在所定電壓電平以下，能夠防止破壞存儲(chǔ)單元具有的薄膜磁性體，實(shí)施比根據(jù)實(shí)施例1的變形例1的讀出數(shù)據(jù)工作更穩(wěn)定的數(shù)據(jù)讀出。
此外，本實(shí)施例1的變形例2也可以同樣地應(yīng)用于實(shí)施例1和其它的變形例中。
參照?qǐng)D9，根據(jù)本發(fā)明的實(shí)施例1的變形例2的其它構(gòu)成的數(shù)據(jù)讀出電路系統(tǒng)，與圖8的數(shù)據(jù)讀出電路系統(tǒng)比較，將位線鉗位電路BLCLP置換成位線鉗位電路BLCLP#這一點(diǎn)和將數(shù)據(jù)線鉗位電路DBCLP置換成數(shù)據(jù)線鉗位電路BLCLP#這一點(diǎn)是不同的。
位線鉗位電路BLCLP#，與位線鉗位電路BLCLP比較，代替二極管連接的晶體管80、81，設(shè)置通常的晶體管80#、81#這一點(diǎn)是不同的。此外，晶體管80#、81#，陽(yáng)極一側(cè)與接地電壓GND電耦合，陰極一側(cè)與位線BLj、/BLj電耦合。
數(shù)據(jù)線鉗位電路DBCLP#，與數(shù)據(jù)線鉗位電路DBCLP比較，代替二極管連接的晶體管82、83，設(shè)置通常的晶體管82#、83#這一點(diǎn)是不同的。此外，晶體管82#、83#，陽(yáng)極一側(cè)與接地電壓GND電耦合，陰極一側(cè)與數(shù)據(jù)線DB、/DB電耦合。
即，代替二極管連接的晶體管用通常的晶體管這一點(diǎn)是不同的，關(guān)于其它的工作等，與上述說(shuō)明的相同。
(實(shí)施例1的變形例3)在本發(fā)明的實(shí)施例1的數(shù)據(jù)讀出電路系統(tǒng)的構(gòu)成中，我們說(shuō)明了根據(jù)信號(hào)線φku對(duì)電容Cda和Cdb充電，通過(guò)電容耦合使對(duì)應(yīng)的位線和數(shù)據(jù)線的電壓電平上升的構(gòu)成。可是，也要考慮電容Cda和Cdb在數(shù)據(jù)線等的充電以后成為位線和數(shù)據(jù)線的負(fù)載電容使數(shù)據(jù)讀出工作延遲的情形。
本實(shí)施例1的變形例3說(shuō)明能夠?qū)嵤┍葘?shí)施例1和上述變形例更高速的數(shù)據(jù)讀出工作的構(gòu)成。
參照?qǐng)D10，根據(jù)本發(fā)明的實(shí)施例1的變形例3的數(shù)據(jù)讀出電路系統(tǒng)，與圖2的數(shù)據(jù)讀出電路系統(tǒng)比較，分別將電平調(diào)整電路71置換成電平調(diào)整電路71#這一點(diǎn)是不同的。因?yàn)槠渌狞c(diǎn)與實(shí)施例1的數(shù)據(jù)讀出電路系統(tǒng)相同所以不再重復(fù)對(duì)它們的說(shuō)明。
電平調(diào)整電路71#與電平調(diào)整電路71比較，進(jìn)一步包含晶體管CTda、CTdb這一點(diǎn)是不同的。
電容Cda和晶體管CTda串聯(lián)地連接在信號(hào)線φku和數(shù)據(jù)線DB之間。又，晶體管CTda的柵極接受控制信號(hào)φc的輸入。另一方面，電容Cdb和晶體管CTdb串聯(lián)地連接在信號(hào)線φku和數(shù)據(jù)線/DB之間。又，晶體管CTdb的柵極接受控制信號(hào)φc的輸入。
用圖11的時(shí)序圖，說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的變形例3的MRAM器件中的數(shù)據(jù)讀出工作。
在讀出數(shù)據(jù)前，將控制信號(hào)φc設(shè)定在”H“電平。與此相伴，與上述圖7中說(shuō)明的相同通過(guò)電容Cda和Cdb的電容耦合，使數(shù)據(jù)線DB和/DB的電壓電平上升。其次，在通過(guò)電容耦合充電到所定電平的時(shí)刻T0，將控制信號(hào)φc設(shè)定在”L“電平。與此相伴，通過(guò)各個(gè)晶體管CTda和CTdb，切斷(分離)電容Cda和Cdb與數(shù)據(jù)線DB和/DB之間的電連接。所以，在這時(shí)以后的數(shù)據(jù)讀出工作中，電容Cda和Cdb不成為負(fù)載電容。在本例中，在開(kāi)始生成讀出數(shù)據(jù)Dt，/Dt的電壓電平差的時(shí)刻T0后的時(shí)刻T2生成讀出數(shù)據(jù)，能夠?qū)嵤┍壬鲜鰧?shí)施例1及其變形例的構(gòu)成更高速的數(shù)據(jù)讀出工作。
(實(shí)施例1的變形例4)在上述實(shí)施例1的數(shù)據(jù)讀出電路系統(tǒng)中，我們說(shuō)明了用電容Cda和Cdb通過(guò)電容耦合使位線和數(shù)據(jù)線充電到所定電壓電平的構(gòu)成。在上述實(shí)施例1的變形例4的數(shù)據(jù)讀出電路系統(tǒng)中，說(shuō)明用由絕緣柵極型場(chǎng)效應(yīng)晶體管構(gòu)成的電容元件(以下也稱為MIS電容)，使位線和數(shù)據(jù)線充電的構(gòu)成。
參照?qǐng)D12，根據(jù)本發(fā)明的實(shí)施例1的變形例4的數(shù)據(jù)讀出電路系統(tǒng)，與圖2的數(shù)據(jù)讀出電路系統(tǒng)比較，將電平調(diào)整電路71置換成電平調(diào)整電路71a這一點(diǎn)是不同的。因?yàn)槠渌狞c(diǎn)與實(shí)施例1的變形例1相同所以不再重復(fù)對(duì)它們的說(shuō)明。
電平調(diào)整電路71a與電平調(diào)整電路71比較，代替電容Cda和Cdb設(shè)置MIS電容Cma、Cmb這一點(diǎn)是不同的。MIS電容Cma與數(shù)據(jù)線DB和柵極電耦合，源極和漏極與信號(hào)線φku電耦合。又，MIS電容Cmb與數(shù)據(jù)線/DB和柵極電耦合，源極和漏極與數(shù)據(jù)線/DB和信號(hào)線φku電耦合。此外，在本例中，將MIS電容Cma、Cmb作為N溝道MIS電容。
這里，當(dāng)說(shuō)明MIS電容的特性時(shí)，當(dāng)柵極電壓超過(guò)閾值電壓時(shí)，形成溝道，作為電容元件MIS電容進(jìn)行驅(qū)動(dòng)。另一方面，當(dāng)柵極電壓比在源極和漏極電壓上加上閾值電壓的電壓電平低時(shí)，不形成溝道，作為電容元件MIS電容不進(jìn)行驅(qū)動(dòng)。
在本構(gòu)成中，當(dāng)讀出數(shù)據(jù)后立即，伴隨著數(shù)據(jù)線DB、/DB的電壓電平的上升，在MIS電容Cma、Cmb中形成溝道。因此，MIS電容Cma、Cmb作為電容元件通過(guò)電容耦合，與信號(hào)線φku的電壓電平相應(yīng)地對(duì)數(shù)據(jù)線DB、/DB充電。
此后，信號(hào)線φku放大到電源電壓VCC電平。與此相伴，因?yàn)樾盘?hào)線φku的電壓電平比MIS電容Cma、Cmb的柵極高，所以如上所述作為電容元件MIS電容Cma、Cmb不進(jìn)行驅(qū)動(dòng)。即，MIS電容Cma、Cmb成為斷開(kāi)狀態(tài)。
從而，因?yàn)樵诔潆娖陂g中該MIS電容處于使數(shù)據(jù)線充電到所定電平的接通狀態(tài)，此后成為斷開(kāi)狀態(tài)，所以不會(huì)成為數(shù)據(jù)線充電后的不要的負(fù)載電容，與變形例3的構(gòu)成相同，能夠?qū)嵤└咚俚臄?shù)據(jù)讀出。
又，在信號(hào)線φku中不需要調(diào)整電壓電平，能夠削減部件數(shù)。
(實(shí)施例1的變形例5)本發(fā)明的實(shí)施例1的變形例5說(shuō)明用MIS電容Cma和Cmb通過(guò)電容耦合使對(duì)應(yīng)的位線和數(shù)據(jù)線的電壓電平上升的其它構(gòu)成。
參照?qǐng)D13，根據(jù)本發(fā)明的實(shí)施例1的變形例5的數(shù)據(jù)讀出電路系統(tǒng)，與根據(jù)實(shí)施例1的變形例4的數(shù)據(jù)讀出電路系統(tǒng)比較，將電平調(diào)整電路71a置換成電平調(diào)整電路71#a這一點(diǎn)是不同的。
電平調(diào)整電路71#a與電平調(diào)整電路71a比較，進(jìn)一步設(shè)置晶體管CTda和CTdb這一點(diǎn)是不同的。具體地說(shuō)，電平調(diào)整電路71#a包含晶體管CTda、CTdb和MIS電容Cma、Cmb。MIS電容Cma和晶體管CTda串聯(lián)連接在電源電壓VCC與數(shù)據(jù)線DB之間。將晶體管CTda配置在MIS電容Cma與電源電壓VCC之間，它的柵極接受控制信號(hào)φc的輸入。又，MIS電容Cma的柵極與晶體管CTda電耦合。MIS電容Cmb和晶體管CTdb串聯(lián)連接在電源電壓VCC與數(shù)據(jù)線/DB之間。將晶體管CTdb配置在MIS電容Cmb與電源電壓VCC之間，它的柵極接受控制信號(hào)φc的輸入。又，MIS電容Cmb的柵極與晶體管CTdb電耦合。
我們用圖14的時(shí)序圖，說(shuō)明根據(jù)本發(fā)明的實(shí)施例1的變形例5的MRAM器件中的數(shù)據(jù)讀出工作。
當(dāng)讀出數(shù)據(jù)時(shí)，伴隨著控制信號(hào)φc成為“H”電平，通過(guò)MIS電容的電容耦合，位線BLj和/BLj、數(shù)據(jù)線DB、/DB的電壓電平上升。其次，在通過(guò)電容耦合充電到所定電平的時(shí)刻T0，將控制信號(hào)φc設(shè)定在”L“電平。與此相伴，切斷MIS電容Cma、Cmb與位線BLj和/BLj之間的電連接。在從此以后的數(shù)據(jù)讀出工作中，MIS電容Cma和Cmb不成為負(fù)載電容，如圖14所示，在開(kāi)始生成讀出數(shù)據(jù)Dt，/Dt的電壓電平差的時(shí)刻T0直接后面的時(shí)刻T2生成讀出數(shù)據(jù)，能夠?qū)嵤└咚俚臄?shù)據(jù)讀出工作。
(實(shí)施例1的變形例6)在上述實(shí)施例1的變形例6的數(shù)據(jù)讀出電路系統(tǒng)中，我們說(shuō)明在位線和數(shù)據(jù)線充電后電切斷電容Cma和Cmb的其它構(gòu)成。
參照?qǐng)D15，根據(jù)本發(fā)明的實(shí)施例1的變形例6的數(shù)據(jù)讀出電路系統(tǒng)，與根據(jù)實(shí)施例1的變形例5的數(shù)據(jù)讀出電路系統(tǒng)比較，將電平調(diào)整電路71#a置換成電平調(diào)整電路71#b這一點(diǎn)和將通過(guò)轉(zhuǎn)換器IV的控制信號(hào)φc的反轉(zhuǎn)信號(hào)/φc輸入電平調(diào)整電路71#b這一點(diǎn)是不同的。因?yàn)槠渌狞c(diǎn)相同所以不再重復(fù)對(duì)它們的說(shuō)明。
電平調(diào)整電路71#b包含晶體管Tda、Tdb、CTda、CTdb和MIS電容Cma、Cmb。MIS電容Cma和晶體管CTda串聯(lián)連接在電源電壓VCC與數(shù)據(jù)線DB之間。MIS電容Cma的柵極與電源電壓VCC連接，晶體管CTda的柵極接受控制信號(hào)φc的輸入。又，MIS電容Cmb和晶體管CTdb串聯(lián)地連接在電源電壓VCC與數(shù)據(jù)線/DB之間。MIS電容Cma的柵極與電源電壓VCC連接，晶體管CTdb的柵極接受控制信號(hào)φc的輸入。又，將晶體管Tdb配置在電源電壓VCC與MIS電容Cmb和晶體管CTdb的連接節(jié)點(diǎn)之間，它的柵極接受控制信號(hào)φc的通過(guò)轉(zhuǎn)換器IV#的反轉(zhuǎn)信號(hào)/φc的輸入。
因?yàn)楦鶕?jù)本發(fā)明的實(shí)施例1的變形例6的MRAM器件中的數(shù)據(jù)讀出工作與根據(jù)變形例5的數(shù)據(jù)讀出工作相同，所以不再重復(fù)對(duì)它們的說(shuō)明。
具體地說(shuō)，伴隨著控制信號(hào)φc成為“H”電平，通過(guò)MIS電容的電容耦合，位線BLj和/BLj、數(shù)據(jù)線DB和/DB的電壓電平上升。與此相伴，在充電時(shí)刻T0，將控制信號(hào)φc設(shè)定在“L”電平。切斷MIS電容Cma、Cmb與數(shù)據(jù)線DB、/DB之間的電連接。所以，MIS電容Cma、Cmb不成為負(fù)載電容，能夠?qū)嵤└咚俚臄?shù)據(jù)讀出工作。
另一方面，隨著將控制信號(hào)φc設(shè)定在“H”電平，晶體管CTda和CTdb接通，MIS電容Cma、Cmb的柵極、對(duì)極側(cè)和電源電壓VCC耦合。從而，因?yàn)镸IS電容Cma和Cmb的兩對(duì)極側(cè)一起與電源電壓VCC電耦合，所以不充電電荷，能夠降低消耗功率。
(實(shí)施例2)在上述實(shí)施例1中，我們說(shuō)明了用作為非易失性存儲(chǔ)元件的隧道磁阻元件的非易失性存儲(chǔ)裝置。在本實(shí)施例2中，我們說(shuō)明用其它非易失性存儲(chǔ)元件對(duì)本專利申請(qǐng)的構(gòu)成的適用性。
圖16A是用作為非易失性存儲(chǔ)元件的閃速存儲(chǔ)器的概念圖。
如圖16A所示，將存儲(chǔ)元件MC#配置在位線BL與接地電壓GND之間，它的柵極與字線WL電耦合。
當(dāng)寫入數(shù)據(jù)時(shí)，使字線WL和位線BL處于高電壓，將熱電子注入閃速存儲(chǔ)器具有的浮柵中。因此，閃速存儲(chǔ)器的閾值電壓Vth上升。根據(jù)該閾值電壓Vth的高低存儲(chǔ)2值的存儲(chǔ)數(shù)據(jù)。另一方面，當(dāng)讀出數(shù)據(jù)時(shí)，檢測(cè)通過(guò)存儲(chǔ)元件MC#的與閾值電壓Vth對(duì)應(yīng)的通過(guò)電流，能夠根據(jù)它的電流量讀出數(shù)據(jù)。
圖16B和16C是當(dāng)實(shí)施數(shù)據(jù)寫入的存儲(chǔ)單元MC#的概念圖。
如圖16B所示，由于注入電子，閾值電壓Vth上升，根據(jù)這個(gè)上升，通過(guò)電流減小。
如圖16C所示，當(dāng)不注入電子時(shí)，因?yàn)閷㈤撝惦妷篤th設(shè)定得低，所以根據(jù)這個(gè)低值，通過(guò)電流增大。
從而，用差動(dòng)放大單元60將通過(guò)這個(gè)存儲(chǔ)單元MC#的通過(guò)電流與根據(jù)虛設(shè)存儲(chǔ)單元等生成的基準(zhǔn)電流的通過(guò)電流差變換成放大的電壓差，能夠?qū)嵤┡c實(shí)施形態(tài)1相同的數(shù)據(jù)讀出工作。
因?yàn)镸TJ存儲(chǔ)單元和閃速存儲(chǔ)器與選擇存儲(chǔ)單元的電阻(或者通過(guò)電流)相應(yīng)地實(shí)施數(shù)據(jù)讀出這一點(diǎn)是共同的，所以可以應(yīng)用于實(shí)施形態(tài)1所示的存儲(chǔ)單元陣列。這時(shí)，關(guān)于數(shù)據(jù)讀出構(gòu)成能夠用與圖2所示的相同的構(gòu)成。
(實(shí)施例2的變形例)在上述實(shí)施例2中，我們說(shuō)明了將閃速存儲(chǔ)器應(yīng)用于本專利申請(qǐng)的發(fā)明中的情形。在本發(fā)明的實(shí)施例2的變形例中，我們說(shuō)明將根據(jù)相變的可變電阻存儲(chǔ)器應(yīng)用于本專利申請(qǐng)的發(fā)明中的情形。
圖17A是用作為非易失性存儲(chǔ)元件的可變電阻元件作為存儲(chǔ)單元MCa的概念圖。
如圖17A所示，將存儲(chǔ)元件MCa串聯(lián)連接在位線BL與接地電壓GND之間，具有作為相變化元件的硫化物層210和開(kāi)關(guān)晶體管220。又，在硫化物層210與開(kāi)關(guān)晶體管220之間設(shè)置由于通過(guò)電流發(fā)熱的加熱元件230。又，開(kāi)關(guān)晶體管220的柵極與字線WL連接。
當(dāng)寫入數(shù)據(jù)時(shí)，使開(kāi)關(guān)晶體管220斷開(kāi)，并且從位線BL流動(dòng)通過(guò)硫化物層210和加熱元件230的數(shù)據(jù)寫入電流。與該數(shù)據(jù)寫入電流的供給方式(例如供給期間和供給電流量)相應(yīng)，硫化物層210相變化到結(jié)晶狀態(tài)和非結(jié)晶狀態(tài)中的任何一方。硫化物層210分別在非結(jié)晶狀態(tài)和結(jié)晶狀態(tài)時(shí)，它的電阻發(fā)生變化。具體地說(shuō)，非結(jié)晶化的硫化物層比結(jié)晶化時(shí)的電阻高。
所以，當(dāng)讀出數(shù)據(jù)時(shí)，通過(guò)使開(kāi)關(guān)晶體管220接通，是不到相變化的電平的數(shù)據(jù)讀出電流通過(guò)硫化物層210，能夠根據(jù)電阻差實(shí)施與MTJ單元相同的數(shù)據(jù)讀出。
圖17B是表示當(dāng)硫化物層210處于結(jié)晶狀態(tài)時(shí)的電阻值的圖。這時(shí)，因?yàn)殡娮柚敌。酝ㄟ^(guò)電流大。
圖17C是表示當(dāng)硫化物層210處于非結(jié)晶狀態(tài)時(shí)的電阻值的圖。這時(shí)，因?yàn)殡娮柚荡?，所以通過(guò)電流小。
所以，通過(guò)用讀入放大器SA0將通過(guò)這個(gè)存儲(chǔ)單元MCa的通過(guò)電流與根據(jù)虛設(shè)存儲(chǔ)單元等生成的基準(zhǔn)電流的通過(guò)電流差變換成放大的電壓差，能夠?qū)嵤┡c實(shí)施形態(tài)1相同的數(shù)據(jù)讀出工作。
因?yàn)镸TJ存儲(chǔ)單元和根據(jù)相變的可變電阻存儲(chǔ)元件，與選擇存儲(chǔ)單元的電阻(或者通過(guò)電流)相應(yīng)地實(shí)施數(shù)據(jù)讀出這一點(diǎn)是共同的，所以也可以應(yīng)用于實(shí)施形態(tài)1所示的存儲(chǔ)單元陣列。這時(shí)，關(guān)于數(shù)據(jù)讀出構(gòu)成能夠用與圖2所示的相同的構(gòu)成。
權(quán)利要求
1.一種非易失性存儲(chǔ)裝置，其特征是它備有當(dāng)讀出數(shù)據(jù)時(shí)，與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的通過(guò)電流流過(guò)各個(gè)存儲(chǔ)單元的多個(gè)存儲(chǔ)單元、當(dāng)上述數(shù)據(jù)讀出時(shí)，其中至少1條位線通過(guò)上述多個(gè)存儲(chǔ)單元中的與選出的地址對(duì)應(yīng)的選擇存儲(chǔ)單元與第1電壓連接的多條位線、與上述多條位線對(duì)應(yīng)地共同設(shè)置，當(dāng)上述數(shù)據(jù)讀出時(shí)與上述多條位線中的上述至少1條位線電耦合的數(shù)據(jù)線、生成用于與上述選擇存儲(chǔ)單元比較的基準(zhǔn)電流的基準(zhǔn)電流供給單元、當(dāng)上述數(shù)據(jù)讀出時(shí)，用于通過(guò)與第2電壓連接向上述數(shù)據(jù)線供給通過(guò)電流，并且讀出與上述通過(guò)電流與由上述基準(zhǔn)電流供給單元生成的上述基準(zhǔn)電流的電流差相應(yīng)的上述選擇存儲(chǔ)單元的上述存儲(chǔ)數(shù)據(jù)的差動(dòng)放大單元、和與上述數(shù)據(jù)線對(duì)應(yīng)地設(shè)置，當(dāng)上述數(shù)據(jù)讀出時(shí)通過(guò)電容耦合改變上述數(shù)據(jù)線的電壓電平的電平調(diào)整電路。
2.根據(jù)權(quán)利要求1的非易失性存儲(chǔ)裝置，其特征是它進(jìn)一步備有用于向上述電平調(diào)整電路指示上述電壓電平的變化的信號(hào)線。
3.根據(jù)權(quán)利要求2的非易失性存儲(chǔ)裝置，其特征是上述電平調(diào)整電路進(jìn)一步包含當(dāng)上述數(shù)據(jù)讀出時(shí)經(jīng)過(guò)所定期間后分離上述電容和上述數(shù)據(jù)線的連接的分離單元。
4.根據(jù)權(quán)利要求1的非易失性存儲(chǔ)裝置，其特征是當(dāng)上述數(shù)據(jù)讀出時(shí)上述差動(dòng)放大單元將上述數(shù)據(jù)線的電壓電平設(shè)定在上述第1電壓與上述第2電壓之間。
5.根據(jù)權(quán)利要求1的非易失性存儲(chǔ)裝置，其特征是它進(jìn)一步備有使上述差動(dòng)放大單元激活的信號(hào)線，上述電平調(diào)整電路包含設(shè)置在上述數(shù)據(jù)線與上述信號(hào)線之間的電容。指示上述電壓電平的變化的信號(hào)線。
6.根據(jù)權(quán)利要求項(xiàng)1的非易失性存儲(chǔ)裝置，其特征是它進(jìn)一步備有與各上述位線和上述數(shù)據(jù)線中的至少一方對(duì)應(yīng)地設(shè)置的，當(dāng)上述數(shù)據(jù)讀出時(shí)用于使各上述位線和上述數(shù)據(jù)線中的上述至少一方的電壓電平維持在所定電壓電平上的鉗位電路。
7.非易失性存儲(chǔ)裝置，其特征是它備有當(dāng)讀出數(shù)據(jù)時(shí)，與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的通過(guò)電流流過(guò)各個(gè)存儲(chǔ)單元的多個(gè)存儲(chǔ)單元、當(dāng)上述數(shù)據(jù)讀出時(shí)，其中至少1條位線通過(guò)上述多個(gè)存儲(chǔ)單元中的與選出的地址對(duì)應(yīng)的選擇存儲(chǔ)單元與第1電壓連接的多條位線、與上述多條位線對(duì)應(yīng)地共同設(shè)置，當(dāng)上述數(shù)據(jù)讀出時(shí)與上述多條位線中的上述至少1條位線電耦合的數(shù)據(jù)線、生成用于與上述選擇存儲(chǔ)單元比較的基準(zhǔn)電流的基準(zhǔn)電流供給單元、當(dāng)上述數(shù)據(jù)讀出時(shí)，用于通過(guò)與第2電壓連接向上述數(shù)據(jù)線供給通過(guò)電流，并且讀出與上述通過(guò)電流與由上述基準(zhǔn)電流供給單元生成的上述基準(zhǔn)電流的電流差相應(yīng)的上述選擇存儲(chǔ)單元的上述存儲(chǔ)數(shù)據(jù)的差動(dòng)放大單元、和與上述數(shù)據(jù)線對(duì)應(yīng)地設(shè)置，由使上述數(shù)據(jù)線與柵極電耦合的絕緣柵型場(chǎng)效應(yīng)晶體管構(gòu)成的電容元件、和使上述電容元件的源極和漏極電耦合的信號(hào)線，上述電容元件在所定期間使上述數(shù)據(jù)線的電壓電平上升。
全文摘要
分別設(shè)置當(dāng)讀出數(shù)據(jù)時(shí)，用于使數(shù)據(jù)線(DB、/DB)的電壓電平變化的電容(Cda、Cdb)。又，設(shè)置與電容(Cda、Cdb)電耦合的信號(hào)線(φku)。電容(Cda、Cdb)通過(guò)電容耦合與信號(hào)線(φku)的電壓電平相應(yīng)地對(duì)數(shù)據(jù)線(DB、/DB)進(jìn)行充電。因此，能夠在早期對(duì)數(shù)據(jù)線(DB、/DB)實(shí)施充電，從而能夠?qū)嵤└咚俚臄?shù)據(jù)讀出。
文檔編號(hào)G11C16/06GK1501403SQ03178659
公開(kāi)日2004年6月2日 申請(qǐng)日期2003年7月18日 優(yōu)先權(quán)日2002年11月18日
發(fā)明者日高秀人 申請(qǐng)人:株式會(huì)社瑞薩科技