專利名稱：讀取電路、參考電路和半導體存儲裝置的制作方法
技術領域：
本發(fā)明涉及一種讀出電路、參考電路、以及包括這樣的讀取電路和這樣的參考電路的半導體存儲裝置。
背景技術：
通常，從包括多個存儲單元的存儲單元陣列中讀取數據的讀取電路向其中存儲有數據的存儲單元提供電流，并且將流經存儲單元的電流(單元電流)與參考電流進行比較，以便確定單元電流的值(level)是否大于或者小于參考電流的值。因而讀取在存儲單元中所寫入的數據。這樣的讀取數據的系統被稱為“電流讀取系統”。
例如，如以下參考圖9B所述，可以從其中一個存儲單元能夠存儲一位數據的所謂的雙電平存儲單元中讀取數據。預先設置了第一狀態(tài)和第二狀態(tài)，在第一狀態(tài)中，單元電流的值大于參考電流的值(與數據“1”對應)，以及在第二狀態(tài)中，單元電流的值小于參考電流的值(與數據“0”對應)。將參考電流值設置為在第一狀態(tài)和第二狀態(tài)之間的中間值。然后，將存儲單元中的單元電流值與參考電流值相比較，因而可以讀取在存儲單元中存儲的1比特的數據。實際上，單元電流和參考電流要經過電流電壓轉換，并且將單元電流流過的讀出線的電位與參考電流流過的參考線的電位進行比較。
除了這樣的雙值存儲單元之外，最近還對其中一個存儲單元可以存儲2比特或者更多比特的數據的多值存儲單元進行了研究，以便增加存儲容量，以及/或者降低半導體芯片的制造成本。
在本說明書中，術語“多值存儲單元”是指三進制(tertiary)或者更高進制的存儲單元，即，即在一個存儲單元中可以存儲1.5比特數據或者更多比特的數據的存儲單元。
例如，從以下參考圖9A所述，可以從能夠在一個存儲單元中存儲2比特數據的四進制存儲單元中讀取數據。預先設置單元電流可以處于的四個狀態(tài)。更具體地說，按照單元電流值的順序來設置第一狀態(tài)、第二狀態(tài)、第三狀態(tài)和第四狀態(tài)。在第一狀態(tài)中的單元電流值最高，在第四狀態(tài)中的單元電流值最低。在本實例中，第一狀態(tài)與數據“11”對應，第二狀態(tài)與數據“10”對應，第三狀態(tài)與數據“01”對應，并且第四狀態(tài)與數據“00”對應。
然后，設置三個參考電流值，以使這些值位于單元電流的四個狀態(tài)之間。更具體地說，在第一狀態(tài)(與數據“11”對應)和第二狀態(tài)(與數據“10”對應)的第二狀態(tài)之間的中間值設置第一參考電流值L，在第二狀態(tài)(與數據“10”對應)和第三狀態(tài)(與數據“01”對應)之間的中間值設置第二參考電流值M，以及在第三狀態(tài)(與數據“01”對應)和第四狀態(tài)(與數據“00”對應)之間的中間值設置第三參考電流值H。
將如此設置的參考電流值與在存儲單元中的單元電流值進行比較，因而可以依據單元電流值來讀取2比特數據。
為了從其中一個存儲單元能夠存儲n比特數據的普通多值存儲單元中進行讀取，需要預先設置其中單元電流可以處于的2n個狀態(tài)，還需要設置2n-1個參考電流值。
如從圖9A和9B中可以認識到，通常，與雙值存儲單元相比，對于多值存儲單元而言，在物理上非常難以獲得在單元電流值和參考電流值之間的足夠的電流值差。在這樣的情況下，在單元電流值和參考電流值之間的電流值差非常小，因而特別在讀取電路中，不能夠容易地獲得足夠大的工作裕度(operation margin)。
在多值存儲單元中，需要將單元電流值與多種類型的參考電流值進行比較，以便讀取在存儲單元中存儲的數據。例如，為了讀取2比特數據，在存儲單元中的單元電流值需要與三個參考電流值進行比較。這不適當地擴展了讀取時間。
為了解決這些問題，已經提出了用于從多值存儲單元中讀取數據的多個系統。一個這樣的系統是時分讀出系統，通過該系統，將存儲單元中的單元電流值與一個參考電流值比較一次，然后，依據比較的結果，將單元電流值與另一參考電流值進行比較。因此，按照時分的方式，按照順序對電流值進行比較。另一系統是并行讀出系統，通過該系統，單元電流值一次與多個參考電流值進行比較。
作為時分讀出系統的實例，將參考圖10描述從其中一個存儲單元中存儲2比特數據的多式存儲單元(圖9A)中讀取數據的操作。
圖10是在時分讀出系統中，用于從存儲單元中讀取數據的傳統讀取電路J100的電路圖。
在圖10中，讀取電路J100從唯一的一個存儲單元中讀取數據。這僅僅是用于示范的目的，讀取電路J100可以從多個存儲單元中的一個選擇的存儲單元中讀取數據。
讀取電路J100包括電流負載電路J1，該電路用于將電壓施加到要從其中讀取數據的選擇的單元J7的漏極，以便獲得讀取電流(單元電流)；以及電流負載電路J2，該電路用于獲得參考電流。
設置讀出線J9，以便將選擇的單元J7的漏極連接到電流負載電路J1，以及，設置參考線J10，以便將電流負載電路J2連接到選擇電路J6。選擇電路J6將參考電流中的資源(resource)J80到J82中的一個連接到電流負載電路J2。
讀出線J9和參考線J10分別與讀出放大器J3的輸入部分連接。該讀出放大器J3讀出在讀出線J9的電位和參考線J10的電位之間的電位差，并且放大該電位差。
讀出放大器J3的輸出部分與第一數據鎖存電路J4和第二數據鎖存電路J5連接，其中，第一數據鎖存電路J4用于鎖存在第一讀出周期中來自讀出放大器J3的輸出，以及，第二數據鎖存電路J5用于鎖存在第一讀出周期之后的第二讀出周期中來自讀出放大器J3的輸出。
第一數據鎖存電路J4通過線J111與選擇電路J6連接。選擇電路J6依據來自第一數據鎖存電路J4的輸出，選擇參考電流的資源J80到J82的其中之一，并且將選擇的資源連接到參考線J10。
具有上述結構的時分系統的讀取電路J100按照以下的方式，從選擇的單元J7中讀取數據。在以下的描述中，選擇電路J6將參考線J10連接到處于初始狀態(tài)的資源J80。
首先，將合適的電壓施加到選擇的單元J7的柵級和漏極，從而產生流經選擇的單元J7的單元電流。然后，依據產生的單元電流，降低讀出線J9的電位。
相似地，產生從由選擇電路J6選擇的資源J80流出的參考電流，依據該參考電流，降低了參考線J10的電位。
然后，讀出在讀出線J9的電位和參考線J10的電位之間的電位差，并且由讀出放大器J3進行放大。當單元電流的值低于參考電流的值時，則讀出放大器J3輸出“0”。當單元電流的值高于參考電流的值時，讀出放大器J3輸出“1”。
由第一數據鎖存電路J4鎖存在第一讀出周期中的讀出放大器J3的輸出。
在第一讀出周期中由選擇電路J6選擇的參考電流的資源J80用于獲取參考電流值“M”，值“M”是三個參考電流值中、位于第二狀態(tài)(與數據“10”對應)和第三狀態(tài)(與數據“01”對應)之間的值。
通常，就資源J80到J82而言，使用具有與存儲單元中的結構和特性相同的結構和特性的參考單元，以便獲得合適的參考電流，其中，嚴格地調整參考單元的閾值電壓。
隨后，依據在第一讀出周期中的讀出放大器J3的輸出、以及由第一數據鎖存電路J4鎖存的輸出，選擇電路J6將參考電流的資源從J80切換到J81或者J82。
當第一數據鎖存電路J4鎖存數據“0”時，(即當單元電流值低于參考電流值時)，將參考電流的資源切換到J81。當第一數據鎖存電路J4鎖存數據“1”(即，當單元電流值高于參考電流值時)，將參考電流的資源切換到J82。
資源J81用于獲取在三個參考電流值中、位于第三狀態(tài)(與數據“01”對應)和第四狀態(tài)(與數據“00”對應)之間的參考電流值“H”(圖9A)。資源J82用于獲取位于第一狀態(tài)(與數據“11”對應)和第二狀態(tài)(與數據“10”對應)之間的參考電流值“L”。
然后，在第二讀出周期中，按照與第一讀出周期大體相同的方式，進行讀出操作，并且第二數據鎖存電路J5鎖存在第二讀出周期中的讀出放大器J3的輸出。
照這樣，可以讀取在選擇的單元J7中存儲的2比特數據。
以上的描述涉及其中一個存儲單元可以存儲2比特數據的四進制存儲單元。時分讀出系統還可以用于其中一個存儲單元可以存儲n比特數據的存儲單元。在這種情況下，通過進行少到n次的讀出操作，可以讀取n比特的數據。
使用時分讀出系統，可以使用少到一個的讀出放大器讀取多比特的數據。因此，可以使由讀出放大器占用的芯片的面積、瞬時消耗的電流值等變得最小。由于對電流負載電路J1和J2的電路常數以及其他參數進行轉換，因此，對于讀出操作的每一個周期，可以獲得更大的操作裕度。
然而，時分讀出系統需要建立/保持時間，該建立/保持時間用于對于每一個讀出操作的周期、由數據鎖存電路J4和J5鎖存讀出放大器J3的輸出，并且該時分讀出系統還需要在讀出周期之間的切換時間。因此，不能夠容易地進行高速數據讀取。
隨后，將描述并行讀出系統，通過該系統，將單元電流值一次與多個參考電流值進行比較。
作為并行讀出系統的實例，將參考圖11描述從其中一個存儲單元可以存儲2比特數據的多值存儲單元(圖9A)中讀取數據的操作。
圖11是在并行讀出系統中用于從存儲單元中讀取數據的傳統讀取電路H100的電路圖。
在圖11中，讀取電路H100從唯一的一個存儲單元中讀取數據。這僅僅用于示范的目的，并且讀取電路H100可以從多個存儲單元中的一個選擇的存儲單元中讀取數據。
讀取電路H100包括電流負載電路H1，電流負載電路H1用于將電壓施加到要從其中讀取數據的選擇的單元H8的漏極，以便獲得讀取電流(單元電流)；以及電流負載電路H2到H4，電流負載電路H2到H4用于將電壓分別施加到參考電流的資源H80到H82，以便獲得參考電流值。電流負載電路H1到H4具有相同的特性。
設置讀出線H9，以便將選擇的單元H8的漏極連接到電流負載電路H1，以及設置參考線H10，以便將資源H80連接到電源負載電路H2。設置參考線H11，以便將資源H81連接到電源負載電路H3，以及設置參考線H12，以便將資源H82連接到電流負載電路H4。
讀出線H9和參考線H10分別與讀出放大器H5的輸入部分連接。讀出放大器H5讀出在讀出線H9的電位和參考線H10的電位之間的電位差，并且放大該電位差。
讀出線H9和參考線H11分別與讀出放大器H6的輸入部分連接。讀出放大器H6讀出在讀出線H9的電位和參考線H11的電位之間的電位差，并且放大該電位差。
讀出線H9和參考線H12分別與讀出放大器H7的輸入部分連接。讀出放大器H7讀出在讀出線H9的電位和參考線H12的電位之間的電位差，并且放大該電位差。
邏輯電路H13與讀出放大器H5到H7中的每一個的輸出部分連接，并且通過線H14和H15，從邏輯電路H13的輸出部分讀取2比特數據。
具有上述結構的并行讀出系統的讀出電路H100按照下面的方式下哦那個選擇的單元H8中讀取數據。
首先，將合適的電壓施加到選擇的單元H8的柵極和漏極，從而產生流經選擇的單元H8的單元電流。隨后，依據產生的單元電流，降低讀出線H9的電位。
相似地，產生從資源H80流出的參考電流。依據參考電流，降低了參考線H10的電位。當產生從資源H81流出的參考電流時，依據產生的參考電流，降低了參考線H11的電位。當產生從資源H82流出的參考電流時，依據產生的參考電流，降低了參考線H12的電位。
參考電流的資源H80用于獲取在三個參考電流值中、位于第三狀態(tài)(與數據“01”對應)和第四狀態(tài)(與數據“00”對應)之間的參考電流值“H”(圖9A)。參考電流的資源H81用于獲取位于第二狀態(tài)(與數據“10”對應)和第三狀態(tài)(與數據“01”對應)之間的參考電流值“M”(圖9A)。參考電流的資源H82用于獲取位于第一狀態(tài)(與數據“11”對應)和第二狀態(tài)(與數據“10”對應)之間的參考電流值“L”(圖9A)。
通常，就資源H80到H82而言，使用具有與存儲單元的結構和特性相同結構和特性的參考單元，以便獲得合適的參考電流，其中嚴格地調整參考單元的閾值電壓。
并行地讀出在讀出線H9的電位和參考線H10到H12中的每一個的電位之間的電位差，并且由讀出放大器H5到H7中的每一個放大這些電壓差。因此，將3比特數據從讀出放大器H5到H7輸出到邏輯電路H13。
由邏輯電路H13將從讀出放大器H5到H7中輸出的3比特數據轉換為作為實際上讀取的數據的2比特數據。
參考圖12和13，將描述邏輯電路H13(圖11)的具體實施例。
圖12顯示在存儲單元可以具有的單元電流值、參考電流值、以及讀出放大器H5到H7(圖11)的輸出之間的關系。
如上所述，將來自資源H80的參考電流值設置為位于第三狀態(tài)(與數據“01”對應)和第四狀態(tài)(與數據“00”對應)之間的值“H”。將來自資源H81的參考電流值設置為位于第二狀態(tài)(與數據“10”對應)和第三狀態(tài)(與數據“01”對應)之間的值“M”。將來自資源H82的參考電流值設置為位于第一狀態(tài)(與數據“11”對應)和第二狀態(tài)(與數據“10”對應)之間的值“L”。
在本實例中，當單元電流值高于參考電流值時，則讀出放大器H5到H7中的每一個將數據“1”輸出到邏輯電路H13。當單元電流值低于參考電流值時，則讀出放大器H5到H7中的每一個將數據“0”輸出到邏輯電路H13。
如圖12所示，當單元電流值位于第一到第三狀態(tài)的其中之一時，讀出放大器H5的輸出是“1”，并且當單元電流值位于第四狀態(tài)時，則讀出放大器H5的輸出是“0”。當單元電流值位于第一和第二狀態(tài)的其中之一時，讀出放大器H6的輸出是“1”，并且當單元電流值位于第三和第四狀態(tài)的其中之一時，則讀出放大器H6的輸出是“0”。當單元電流值位于第一狀態(tài)時，讀出放大器H7的輸出是“1”，并且當單元電流值是第二到第四狀態(tài)的其中之一時，則讀出放大器H7的輸出是“0”。
圖13顯示用于解釋由邏輯電路H13(圖11)進行的、將3比特輸入轉換為2比特輸出的真值表。邏輯電路H13是3比特輸入/2比特輸出邏輯電路，該邏輯電路實現圖13所示的真值表。
如圖13所示，當讀出放大器H5、H6和H7的輸出是“0”、“0”和“0”時，這表示單元電流值位于與數據“00”對應的第四狀態(tài)。在這種情況下，邏輯電路H13通過線H14輸出“0”和通過線H15輸出“0”。
當讀出放大器H5、H6和H7是“1”、“0”和“0”時，這表明單元電流值位于與數據“01”對應的第三狀態(tài)。在這種情況下，邏輯電路H13通過線H14輸出“0”，并且通過線H15輸出“1”。
當讀出放大器H5、H6和H7的輸出是“1”、“1”和“0”時，這表明單元電流值位于與數據“10”對應的第二狀態(tài)。在這種情況下，邏輯電路H13通過線H14輸出“1”，并且通過線H15輸出“0”。
當讀出放大器H5、H6和H7的輸出是“1”、“1”和“1”時，這表明單元電流值位于與數據“11”對應的第一狀態(tài)。在這種情況下，邏輯電路H13通過線H14輸出“1”，并且通過線H15輸出“1”。
用于從其中一個存儲單元中可以存儲2比特數據的四進制存儲單元中讀取數據的讀出電路H100包括3個讀出放大器。用于從其中一個存儲單元中可以存儲n比特數據的多值存儲單元中讀取數據的讀取電路需要包括2n-1個讀出放大器。
就并行讀出系統而言，通過使多個讀出放大器(在圖11的實例中的H5到H7)并行操作，可以在一個讀出操作的周期中讀取n比特的數據。因此，并行讀出系統在增加數據讀取速度方面非常具有優(yōu)勢。
然而，需要多個讀出放大器的并行讀出系統的缺點在于例如，增加了由讀出放大器占用的芯片面積，并且增加了瞬時消耗的電流值。
電流負載電路H1到H4具有相同的特性，而由于讀出放大器H5到H7接收不同的參考電流值，因此讀出放大器H5到H7具有不同的工作點。因此，在讀取電路H100的情況下，需要在包括讀出放大器H5到H7的工作點的單元電流電平的較寬的范圍上獲得均勻的操作裕度。這使得在讀出放大器H5到H7的工作點中的每一個上放大絕對操作裕度非常困難。
下面，將描述在時分讀出系統和并行讀出系統中的讀取電路的操作裕度。在以下的描述中，將術語“讀出電壓轉換效率”定義為讀出電壓差/單元電流差的絕對值，即讀出電壓差相對于單元電流差的比值。讀出電壓差表示在讀出電壓和參考電壓之間的差值。單元電流差表示單元電流值和參考電流值之間的差值。讀出電壓表示讀出線的電位，參考電壓表示參考線的電位。當讀出電壓轉換效率越高時，讀取電路的操作裕度越大。即使當單元電流差相同時，越大的讀出電壓差(即，越高的讀出電壓轉換效率)導致越大的操作裕度。越大的操作裕度在縮短讀取時間上優(yōu)勢越大。
將通過顯示在單元電流和依據電流負載電路的負載特性的讀出電壓之間關系來描述操作裕度和讀出電壓轉換效率。
圖14A顯示使用電阻作為一般電流負載的讀取電路200。
在圖14A中所示的讀取電路200中，電流負載電路L10使用電阻L1作為電流負載，電流負載電路L20使用電阻L2作為電流負載。
當產生流經存儲單元L5的單元電流時，依據產生的單元電流，降低了讀出線L3的電位。
相似地，當產生流經參考單元L6的參考電流時，依據產生的參考電流，降低了參考線L4的電位。
圖14B是說明在讀取電路200中的單元電流和讀出電壓之間的關系的曲線圖。在圖14B中，曲線的梯度的絕對值表示讀出電壓轉換效率。
由于使用電阻L1和L2作為讀取電路200的電流負載電路L10和L20的電流負載，表示讀出電壓和單元電流之間的關系的該曲線是線性的。
在具有線性負載特性的讀取電路200中，在單元電流值的整個區(qū)域上，讀出電壓轉換效率是均勻的(固定的)。
在并行讀取系統中，需要在多個工作點上進行讀取操作。因此，優(yōu)選的是，使用具有如圖14B所示的線性負載特性的讀取電路，以便在工作點中的每一個獲得均勻的操作裕度。然而，與具有非線性負載特性的讀取電路(以下將描述)的讀出電壓轉換效率相比，這樣的讀取電路具有更低的讀出電壓轉換效率，因而不適合于具有更小單元電流差的多值存儲單元。
在如同時分讀出系統中，限制在一個讀出操作周期中使用的工作點的數量的情況下，可以使用具有非線性負載特性的讀取電路，通過該讀取電路，在工作點附近的讀出電壓轉換效率高于其余部分的讀出電壓轉換效率。
圖15A顯示作為具有非線性負載特性的電流負載電路的實例的讀取電路300。在讀取電路300中，對PMOS晶體管相互之間進行電流鏡像連接。
在圖15A所示的讀取電路300中，電流負載電路K10使用PMOS晶體管K1作為電流負載，電流負載電路K20使用PMOS晶體管K2作為電流負載。PMOS晶體管K2的漏極和柵極相互連接，并且通過參考線K4，將PMOS晶體管K1的柵極連接到PMOS晶體管K2的柵極。
當產生流經參考單元K6的單元電流，依據產生的參考電流，降低參考線K4的電位。相似地，當產生流經存儲單元K5的單元電流時，依據產生的單元電流的值，降低讀出線K3的電位。
圖15B是說明在讀取電路300的單元電流和讀出電壓之間的關系的曲線圖。
由于使用PMOS晶體管K1和K2作為電流負載電路K10和K20的電流負載，表示讀出電壓和單元電流之間的關系的曲線是非線性的。
在具有非線性負載特性的讀取電流300中，與在讀取電路200中的情況(圖14A和14B)相比，在單元電流值等于參考電流值的點的附近，讀出電壓轉換效率(由圖15B中的曲線的梯度的絕對值表示)可以更高。即使在單元電流差很小的情況下，當讀出電壓轉換效率越高時，讀取操作裕度越大。因此，這樣的讀取電路適合于多值存儲單元。然而，在除了參考電流值之外的單元電流值的區(qū)域中，這樣的讀取電路具有更低的電壓轉換效率，因而不容易在多個工作點進行讀出操作。
如上所述，當將時分讀出系統用于采用電流讀出系統的多值存儲單元時，最好使用具有非線性的讀取負載特性的讀取電路，以便放大在工作點附近區(qū)域的操作裕度。然而，這需要建立/保持時間來為每一個讀出周期鎖存讀出放大器的輸出，并且不容易增加讀取時間。
當使用并行讀出系統時，需要在多個工作點中的每一個上放大大體均勻的操作裕度。因而，難以放大絕對的操作裕度。因此，并行讀出系統不適合于多值存儲單元。

發(fā)明內容
依據本發(fā)明的一個方面，提出了一種從多個存儲單元中一個存儲單元中讀取數據的讀取電路。讀取電路包括多個分割讀出電路(divisionsensing circuit)，多個分割讀出電路中的每一個通過與在多個讀出線中與一個存儲單元單元對應的讀出線，與該存儲單元連接；以及電流電壓轉換電路，該轉換電路用于將流經多個讀出線中的每一個的電流轉換為用于表示多個讀出線中的每一個的電位的讀出電壓。多個分割讀出電路的每一個包括電流負載電路，該負載電路通過在多條讀出線中的對應的讀出線，向一個存儲單元提供電流；以及讀出放大器，該讀出放大器用于讀出在對應的讀出線的電位和多條參考線中對應的參考線的電位之間的電位差。在多個分割讀出電路中的至少一個分割讀出電路中包括的電流負載電路具有電流提供能力(current supply capacity)，該電流提供能力不同于在多個分割讀出電路中的另一分割讀出電路中包括的電流負載電路中的電流提供能力。
在本發(fā)明的一個實施例中，電流電壓轉換部分包括單元電流分割部分(cell current division section)，該單元電流分割部分用于將多條讀出線連接到連接到所述的一個存儲單元，或者使多條讀出線與所述的一個存儲單元分開。
在本發(fā)明的一個實施例中，讀出線還包括第一參考電路，第一參考電路用于將表示多條參考線中的一條參考線的電位的第一類型的參考電壓施加到在多個讀出放大器中、與所述的一條參考線對應的讀出放大器。
在本發(fā)明的一個實施例中，由表示在多條參考線中對應的參考線的電位的第一類型的參考電壓來控制多個電流負載電路中的每一個的電流提供能力。
在本發(fā)明的一個實施例中，多個電流負載電路中的每一個包括PMOS晶體管，其中通過在多條參考線中對應的參考線向所述的PMOS晶體管的柵極施加參考電壓。
在本發(fā)明的一個實施例中，讀取電路還包括第二參考電路，第二參考電路用于施加第二類型的參考電壓，以便控制多個電流負載電路中的每一個的電流提供能力。
在本發(fā)明的一個實施例中，多個電流負載電路中的每一個包括具有與第二參考電路連接的柵極的PMOS晶體管。
在本發(fā)明一個實施例中，讀取電路還包括第一參考電路，第一參考電路將用于表示在多條參考線中的一條參考線的電位的參考電壓施加到在多個讀出放大器中、與所述的一條參考線對應的讀出放大器上；以及第二參考電路，第二參考電路用于施加第二類型的參考電壓，以便控制多個參考電流負載電路中的每一個的電流提供能力。第一參考電路被電連接到第二參考電路。
在本發(fā)明的一個實施例中，單元電流分割部分包括多個NMOS晶體管。多個NMOS晶體管中的每一個都包括柵極，以及與柵極連接的源極。
在本發(fā)明的一個實施例中，多個NMOS晶體管中的每一個與在多個電流負載電路中對應的電流負載電路連接。依據與對應的NMOS晶體管連接的電流負載電路的電流提供能力，多個NMOS晶體管中的每一個的電流提供能力是不同的。
在本發(fā)明的一個實施例中，當多個NMOS晶體管中的每一個的電流提供能力越高時，與其連接的電流負載電路的電流提供能力越低；并且當多個NMOS晶體管中的每一個的電流提供能力越低時，則與其連接的電流負載電路的電流提供能力越高。
在本發(fā)明的一個實施例中，多個分割讀出電路并行操作。
在本發(fā)明的一個實施例中，多個存儲單元中的每一個是多值存儲單元。
在本發(fā)明的一個實施例中，第一參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個包括多個電流負載電路，多個電流負載電路中的每一個通過多條子參考線中的對應的一條子參考線與參考元件連接；以及電流電壓轉換電路，該電流電壓轉換電路用于將流經在多條子參考線中的一條子參考線的電流轉換為用于表示所述的一條子參考線的參考電壓。從多個參考電壓設置電路中的一個參考電壓設置電路中輸出的參考電壓控制在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
在本發(fā)明的一個實施例中，第二參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個都包括多個電流負載電路，多個電流負載電路中的每一個通過在多條子參考線中對應的一條子參考線，與參考元件連接；以及電流轉換電路，該電流轉換電路用于將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的一條子參考線的電位的參考電壓。從第一參考電路中輸出的參考電壓控制在多個參考電壓設置電路中的一個參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
依據本發(fā)明的一個方面，設置參考電路，該參考電路產生用于從多個存儲單元中的一個存儲單元中讀取數據的參考電壓。參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個都包括多個電流負載電路，多個電流負載電路中的每一個通過在多條子參考線中的對應的一條子參考線，與參考元件連接；以及電流電壓轉換電路，該轉換電路用于將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的一條子參考線的電位的參考電壓。從多個參考電壓設置電路中的一個參考電壓設置電路中輸出的參考電壓控制在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個負載電路中的至少一個的電流提供能力。
在本發(fā)明的一個實施例中，多個電流電壓轉換電路中的每一個包括參考電流分割部分，用于將多條子參考線連接到參考元件，或者使多條子參考線與參考元件分開。
在本發(fā)明的一個實施例中，多個參考電流分割部分中的每一個都包括多個NMOS晶體管。多個NMOS晶體管中的每一個都包括柵極、以及與柵極連接的源極。
在本發(fā)明的一個實施例中，多個NMOS晶體管中的每一個與多個電流負載電路中對應的電流負載電路連接。依據與對應的NMOS晶體管連接的電流負載電路的電流提供能力，多個NMOS晶體管中的每一個的電流提供能力是不同的。
在本發(fā)明的一個實施例中，當多個NMOS晶體管中的每一個的電流提供能力越高時，與其連接的電流負載電路的電流提供能力越低；并且當多個NMOS晶體管中的每一個的電流提供能力越低時，與其連接的電流負載電路的電流提供能力越高。
在本發(fā)明的一個實施例中，參考元件具有與多個存儲單元中的每一個的結構大體相同的結構。
在本發(fā)明的一個實施例中，多個電流負載電路中的每一個都包括PMOS晶體管。
在本發(fā)明的一個實施例中，在一個參考電壓設置電路中包括的、多個電流負載電路中的一個電流負載電路的PMOS晶體管與在多個參考電壓設置電路中的另一個參考電壓設置電路中包括的、多個電流負載電路中的一個電流負載電路的PMOS晶體管進行電流鏡像連接。
依據本發(fā)明的一個方面，設置參考電路，該參考電路產生用于從多個存儲單元中的一個存儲單元中讀取數據的參考電壓。參考電路包括第一參考電路、以及第二參考電路。第一參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個都包括多個電流負載電路，多個電流負載電路中的每一個通過在多條子參考線中對應的一條子參考線與參考元件連接；以及電流電壓轉換電路，該轉換電路用于將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的一條子參考線的電位的參考電壓。從多個參考電壓設置電路中的一個參考電壓設置電路中輸出的參考電壓控制在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。第二參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個都包括多個電流負載電路，多個電流負載電路中的每一個通過在多條子參考線中對應的一條子參考線，與參考元件連接，以及電流電壓轉換電路，該轉換電路用于將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的子參考線的電位的參考電壓。從第一參考電路中輸出的參考電壓控制在第二參考電路的多個參考電壓設置電路中的一個參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
依據本發(fā)明的一個方面，半導體存儲裝置包括存儲單元陣列，存儲單元陣列包括多個存儲單元；以及讀取電路，讀取電路用于從多個存儲單元中的一個存儲單元中讀取數據。讀取電路包括多個分割讀出電路，分割讀出電路中的每一個通過在多條讀出線中對應的讀出線，與所述的一個存儲單元連接；以及電流電壓轉換電路，該轉換電路用于將流經多條讀出線中的每一條的電流轉換為用于表示多條讀出線中的每一個的電位的讀出電壓。多個分割讀出單元中的每一個包括電流負載電路，電流負載電路用于通過多條讀出線中的對應的讀出線，向所述的一個存儲單元提供電流；以及讀出放大器，讀出放大器用于讀出對應的讀出線的電位和在多條參考線中對應的參考線的電位之間的電位差。在多個分割讀出電路中的至少一個分割讀出電路中包括的電流負載電路具有電流提供能力，該電流提供能力與在多個分割讀出電路中的另一分割讀出電路中包括的電流負載電路的電流提供能力不同。
在本發(fā)明的一個實施例中，多個存儲單元中的每一個是多值存儲單元。
依據本發(fā)明的一個方面，半導體存儲裝置包括存儲單元陣列，存儲單元陣列包括多個存儲單元；以及參考電路，參考電路產生用于從多個存儲單元中的一個存儲單元中讀取數據的參考電壓。參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個都包括多個電流負載電路，多個電流負載電路中的每一個通過多條子參考線中對應的一條子參考線，與參考元件連接；以及電流電壓轉換電路，該轉換電路將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的子參考線的電位的參考電壓。從多個參考電壓設置電路中的一個參考電壓設置電路中輸出的參考電壓控制在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
依據本發(fā)明的讀取電路的功能如下多個分割讀出電路通過多條讀出線，提供多個分割單元電流。多個分割單元電流結合在一起，以便形成流經一個存儲單元的單元電流。使用電流電壓轉換處理流經讀出線的分割單元電流中的每一個，以便提供用于表示讀出線的電位的讀出電壓。由在多個讀出電路中的每一個中的讀出放大器，讀出在讀出線的電位和參考線的電位之間的電位差。因此，可以在多個不同的工作點并行地進行讀出操作。
用于分別向多條讀出線提供分割單元電流的多個電流負載電路具有不同的電流提供能力。因此，可以設置電流提供能力，以使在讀出放大器的工作點，讀出電壓轉換效率較高。因此，與其中負載特性在多個工作點大體相同的傳統讀取電路比較，操作裕度可以更大。
例如，在電流負載電路包括PMOS晶體管，并且將參考電壓施加到PMOS晶體管的柵極時，可以由參考電壓控制電流負載電路的電流提供能力。
在電流負載電路包括如上的PMOS晶體管的情況下，可以獲得僅僅在工作點上和工作點附近、讀出電壓轉換效率較高的非線性負載特性。
除了用于施加參考電壓以便與讀出電壓進行比較的參考電路之外，可以設置另一參考電路。在這種情況下，所述的另一參考電路將參考電壓施加到電流負載電路的PMOS晶體管的柵極。因此，可以控制電流提供能力。
在這種情況下，所述的兩個參考電路可以相互進行電連接，以使參考電路的其中之一的參考電壓可以控制另一參考電路的電流提供能力。
在本發(fā)明的一個實施例中，單元電流分割部分包括多個NMOS晶體管，在多個NMOS晶體管中的每一個中柵極和源極相互連接，并且依據與各個NMOS晶體管連接的電流負載電路的電流提供能力，多個NMOS晶體管具有不同的電流提供能力。在這種情況下，可以進一步增大操作裕度。
例如，在單元電流分割部分中包括的多個NMOS晶體管中的每一個與對應的電流負載電路連接。如下設置電流負載電路的電流提供能力和NMOS晶體管的電流提供能力。當電流負載電路的電流提供能力越高時，NMOS晶體管的電流提供能力越低；并且單電流負載電路的電流提供能力越低時，NMOS晶體管的電流提供能力越高。因此，可以將較大量的分割單元電流提供給分割讀出電路，以便甚至在單元電流值很低的區(qū)域，確定單元電流值是高于、還是低于指定的參考電流值。
依據本發(fā)明的參考電路的功能如下。
多個電流負載電路通過多條子參考線，提供多個分割參考電流。多個分割單元電流結合在一起，以便形成流經一個參考元件的參考電流。由從另一參考電壓設置電路的電流負載電路中輸出的參考電壓控制與多條子參考線中的每一條連接的電流負載電路的電流提供能力。因此，可以實現具有與在讀取電路中包括的電流負載電路的負載特性大體相同的非線性負載特性的參考電路。
在讀取電路中和在參考電路中包括的晶體管可以具有相同的布置方式，因此可以容易地具有相同的晶體管特性。讀取線路和參考電路幾乎不可能受到晶體管特性變化的影響。
在本發(fā)明的一個實施例中，多個電流負載電路中的每一個都包括PMOS晶體管，并且在一個參考電壓設置電路中的電流負載電路中包括的PMOS晶體管可以與在另一參考電壓設置電路中的電流負載電路中包括的PMOS晶體管進行電流鏡像連接。由于這樣的結構，可以由從在另一參考電壓設置電路中的電流負載電路中輸出的參考電壓來控制電流負載電路的電流提供能力。
在本發(fā)明的另一實施例中，在參考電壓設置電路中的電流負載電路中包括的PMOS晶體管與在分割讀出電路中的電流負載電路中包括的PMOS晶體管進行電流鏡像連接。由于這樣的結構，可以由從參考電壓設置電路中的電流負載電路中輸出的參考電壓來控制在讀取電路中的電流負載電路的電流提供能力。
從參考電路中提供的參考電壓可以與在參考電壓設置電路中的電流負載電路中包括的PMOS晶體管的柵極連接。還可以由這樣的結構來控制電流負載電路的電流提供能力。
如下可以容易地獲得合適的參考元件。使用具有與存儲單元的結構相同結構的元件，并且調整該元件的閾值，以使元件具有與存儲單元的特性相同的特性。
因此，在這里所描述的發(fā)明的優(yōu)點在于可以提供一種讀取電路和參考電路，所述的讀取電路和參考電路用于增大在多值存儲單元中的讀取操作裕度，并且增加從多值存儲單元的讀取速度，并且可以提供一種包括這樣的讀取電路和這樣的參考電路的半導體存儲裝置。
通過參考附圖來閱讀和理解以下詳細描述，對于本領域的技術人員而言，本發(fā)明的這些和其他優(yōu)點將變得顯而易見。


圖1是依據本發(fā)明第一實例的半導體存儲裝置的示意視圖；圖2是說明圖1所述的半導體存儲裝置的存儲單元陣列的電路圖；圖3是說明依據本發(fā)明第一實例的讀取電路的典型特性的曲線圖；圖4是說明依據本發(fā)明第二實例的參考電路的電路圖；圖5是說明依據本發(fā)明第三實例的半導體存儲裝置的電路圖；圖6是說明依據本發(fā)明第三實例的參考電路的電路圖；圖7是說明依據本發(fā)明第一實例的讀取電路的單元電流分割部分的典型特性的曲線圖；圖8是說明依據本發(fā)明第四實例的讀取電路的單元電流分割部分的典型特性的曲線圖；圖9A顯示在單元電流和傳統多值存儲單元的數據之間的典型關系；圖9B顯示在單元電流和傳統雙值存儲單元之間的典型關系；圖10是說明傳統的時分讀出型讀取電路的電路圖；圖11是說明傳統的并行讀出型讀取電路的電路圖；圖12顯示在數據和當從其中可以存儲2比特數據的存儲單元中讀取數據時的讀出放大器的輸出之間的典型關系；圖13顯示用于接收讀出放大器的輸出的邏輯電路的典型真值表；圖14A是說明具有線性負載特性的讀取電路的電路圖；圖14B是說明圖14A所示的電路的典型特性的曲線圖；圖15A是說明具有非線性負載特性的讀取電路的電路圖；圖15B是說明圖15A所示的電路的典型特性的曲線圖。
具體實施例方式
下面將參考附圖，通過說明性的實例來描述本發(fā)明。
在以下的實例中，將描述從作為半導體存儲裝置的實例的非易失性存儲裝置中讀取數據的操作。本發(fā)明可適用于采用用于讀取數據的電流讀出系統的任何半導體存儲裝置，并且不局限于非易失性存儲裝置或者易失性存儲裝置。
在以下的實例中，只描述用于讀取數據的操作。省略寫入電路、刪除電路、控制電路、以及非易失性半導體存儲裝置的其他元件。
(實例1)圖1是依據本發(fā)明第一實例的半導體存儲裝置1500的示意圖。
半導體存儲裝置1500包括存儲單元陣列150，存儲單元陣列150包括多個存儲單元；讀取電路1000，讀取電路1000用于從多個存儲單元的其中之一讀取數據；以及參考電路110，參考電路110產生用于讀取數據的參考電壓。
在圖1中，將讀取電路1000顯示為只從一個讀出單元中讀取數據的讀取電路。這僅僅出于示范的目的，讀取電路1000可以從多個存儲單元中一個選擇的存儲單元9中讀取數據。
如圖1所示，讀取電路1000通過位線8，向在多個存儲單元中選擇的存儲單元9提供單元電流，并且通過電流電壓轉換，將流經存儲單元9的單元電流值轉換為讀出電壓。然后，讀取電路1000將讀出電壓與參考電壓進行比較，從而讀取在存儲單元9中存儲的數據。
讀取電路1000包括多個分割讀取電路20到2n、以及電流電壓轉換電路100。在讀取電路1000中包括的多個分割讀出電路的數目是等于或者大于2的任何整數。
分割讀出電路20通過讀出線50，與電流電壓轉換電路100連接。分割讀出電路20包括電流負載電路30，電流負載電路30向讀出線50提供分割單元電流；以及讀出放大器40，讀出放大器40用于讀出和放大在讀出線50的電位和參考線60的電位之間的電位差。
分割讀出電路21通過讀出線51，與電流電壓轉換電路100連接。分割讀出電路21包括電流負載電路31，電流負載電路31向讀出線51提供分割單元電流；以及讀出放大器41，讀出放大器41用于讀出和放大在讀出線51的電位和參考線61的電位之間的電位差。
圖1顯示分割讀出電路2n。在參考符號中的字母“n”表示等于或者大于1的整數。圖1還顯示了電流負載電路3n、讀出放大器4n、讀出線5n、參考線6n、以及PMOS晶體管7n。在這些參考符號中的“n”也表示等于或者大于1的整數。這表明讀取電路1000包括至少兩個電流負載電路、至少兩個讀出放大器、至少兩條讀出線、至少兩條參考線、以及至少兩個PMOS晶體管。
在以下的描述中，“n”是等于或者大于2的整數；即，讀取電路1000包括至少三個分割讀出電路、至少三個電流負載電路、至少三個讀出放大器、至少三條讀出線、至少三條參考線、以及至少三個PMOS晶體管。
在以下的描述中，參考線60到6n共同被稱為“參考線組6”。
電流電壓轉換電路100將流經讀出線50的分割讀出電流轉換為用于表示讀出線50的電位的讀出電壓，將流經讀出線51的分割讀出電流轉換為用于表示讀出線51的電位的讀出電壓，并且相似地，將流經讀出線5n的分割讀出電流轉換為用于表示讀出線5n的電位的讀出電壓。
依據本發(fā)明，通過將多個分割單元電流結合在一起，形成流經一個存儲單元的單元電流。依據本發(fā)明，沒有“分開”單元電流，但是，可以認為單元電流值被分為分別流經多條讀出線的分割單元電流值。
電流電壓轉換電路100包括單元電流分割部分1，單元電流分割部分1用于通過位線8，將讀出線50到5n連接到存儲單元9、或者使讀出讀出線50到5n與存儲單元9分開；以及反相器101，反相器101用于控制單元電流分割部分1。
在本實例中，單元電流分開部分1包括NMOS晶體管10，NMOS晶體管10具有通過反相器101相互連接的柵極和源極；NMOS晶體管11，NMOS晶體管11具有通過反相器101相互連接的柵極和源極；以及相似地，NMOS晶體管1n，NMOS晶體管1n具有通過反相器101相互連接的柵極和源極。
在本實例中，電流負載電路30包括PMOS晶體管70。PMOS晶體管70的柵極通過參考線60接收參考電壓。參考線60的參考電壓控制電流負載電路30的電流提供能力。
電流負載電路31包括PMOS晶體管71。PMOS晶體管71的柵極通過參考線61接收參考電壓。參考線61的參考電壓控制電流負載電路31的電流提供能力。
相似地，電流負載電路3n包括PMOS晶體管7n。PMOS晶體管7n的柵極通過參考線6n接收參考電壓。參考線6n的參考電壓控制電流負載電路3n的電流提供能力。
在讀取電路1000中，在分割讀出電路20到2n中包括的多個電流負載電路30到3n中的至少一個具有電流提供能力，該電流提供能力不同于另一分割讀出電路的電流提供能力。
參考電路110通過與多個分割讀出電路20到2n分別對應的參考線60到6n，向電流負載電路30到3n中的PMOS晶體管70到7n的柵極施加參考電壓。
在以上的描述中，參考電路110沒有包括在讀取電路1000之中?？蛇x擇的是，讀取電路可以包括參考電路110。
圖2是說明由讀取單元1000從其中讀取數據的存儲單元陣列150的一部分的電路圖。
圖2所示的存儲單元陣列150包括在矩陣中的多個存儲單元CELL11到CELL44。
在存儲單元陣列150的各行中的存儲單元的柵極共同與字線WL1到WL4連接。更具體地說，字線WL1與存儲單元CELL11到CELL14的柵極連接，以及字線WL2與存儲單元CELL21到CELL24的柵極連接。字線WL3與存儲單元CELL31到CELL34的柵極連接，以及字線WL4與存儲單元CELL41到CELL44的柵極連接。
在存儲單元陣列150的各列中的存儲單元的漏極共同與位線BL1到BL4連接。更具體地說，位線BL1與存儲單元CELL11到CELL41的漏極連接，以及位線BL2與存儲單元CELL12到CELL42的漏極連接。位線BL3與存儲單元CELL13到CELL43的漏極連接，以及位線BL4與存儲單元CELL14到CELL44的漏極連接。
在每一列中的兩個相鄰的存儲單元的漏極相互連接，然后再與位線連接。例如存儲單元CELL11和CELL21相互連接，并且這些漏極與位線BL1連接。存儲單元CELL31和CELL41的漏極相互連接，并且這些漏極與位線BL1連接。
設置的字線WL1到WL4和位線BL1到BL4相互垂直。
存儲單元CELL11到CELL44的源極共同與公共源極線SRC逐塊地連接。每一塊包括多個存儲單元。
在每一列中的兩個相鄰存儲單元的源極相互連接。例如，存儲單元CELL21和CELL31的源極相互連接，并且這些源極與公共源極線SRC連接。
舉例來說，多條位線BL1到BL4通過解碼電路(未顯示)或者電流電壓轉換電路100(圖1)，與分割讀出電路20到2n連接。
參考電路110(圖1)包括作為參考單元的存儲單元，所述的存儲單元與在存儲單元陣列150中的存儲單元相似。
返回到圖1，將描述在本實例中的讀取單元1000的操作。
在本實例中，將描述用于從如圖9A所示、可以存儲2比特數據的多值存儲單元中讀取數據的電路配置。假定在圖1中的參考符號中的“n”等于2。因此，以下元件將被描述為具有以下的參考符號。NMOS晶體管1n是12。分割讀出電路2n是22。電流負載電路3n是32。讀出放大器4n是42。讀出線5n是52。參考線6n是62。在電流負載電路32中包括的PMOS晶體管7n是72。
為了從可以存儲m比特數據(m是等于或者大于2的整數)的存儲單元中讀取數據，將n設置為2m-1。
在以下的描述中，讀出線的電位將被稱為“讀出電壓”，參考線的電位將被稱為“參考電壓”。
在描述用于從多值存儲單元中讀取數據的操作之前，為了容易理解，首先將描述從如圖9B所示的雙值存儲單元中讀取數據所進行的讀取電路1000的操作。
在以下的描述中，參考線60到62具有相同的參考電壓電平。NMOS晶體管10到12具有相同的尺寸。PMOS晶體管70到72具有相同的尺寸。NMOS晶體管10到12、以及PMOS晶體管70到72中的每一個的電流提供能力主要由晶體管的尺寸和柵極電位確定。MMOS晶體管10到12具有相同的柵極電位，因此具有相同的電流提供能力。PMOS晶體管70到72具有相同的柵極電位，因此具有相同的電流提供能力。換句話說，由于參考線60到62具有相同電位，PMOS晶體管70到72具有相同的電流提供能力。
當向選擇的存儲單元9施加合適的電壓時，位線8的電位降低，因而輸入到與位線8連接的反相器101的電位降低。結果，從反相器101輸出的電位增加。因此，在單元電流分割部分1中包括的NMOS晶體管10到12變?yōu)閷ā?br> 當NMOS晶體管10到12變?yōu)閷〞r，讀出線50到52的電位依據位線8的電位而降低。因此在電流負載電路30到32中分別包括的PMOS晶體管70到72中的每一個的源極和漏極之間產生足夠的電位差。
在這種狀態(tài)下，將參考電壓施加到參考線60到62，PMOS晶體管70到72變?yōu)閷āＨ缓?，通過讀出線50到52和NMOS晶體管10到12對位線8進行充電。當位線8的電位增加時，在存儲單元9的漏極和源極之間產生電位差，因此流過單元電流。
為了精確地進行讀出操作，如以上參考圖9B所描述的，設置通過參考線60到62施加到分割讀出電路20到22上的參考電壓，以便當單元電流電平等于參考電流電平時所述的參考電壓等于讀出線50到52的讀出電壓。
當將位線充電到指定的電位時，在電流電壓轉換電路100中包括的反相器101的輸出電位降低，因此，降低了NMOS晶體管10到12中的每一個的電流提供能力。當位線8的電位、流經存儲單元9的單元電流值、以及流經NMOS晶體管10到12的電流值達到均衡狀態(tài)時，在讀取電路1000中的電流值穩(wěn)定下來。
由于參考線60到62具有相同的電位，NMOS晶體管10到12具有相同的柵極電位和相同的漏極電位。因此，相同的漏極—源極電流值可以流經NMOS晶體管10到12。因此，在NMOS晶體管10到12中的每一個中流動的電流電平是單元電流值的1/3。在這一點上，由于PMOS晶體管70到72，讀出線50到52獲得相同的讀出電位。
由讀出放大器40到42分別讀出和放大在讀出線50到52的電位和參考線60到62的電位之間的電位差。因而，讀取了數據。如上所述，讀出線50到52具有相同的電位。因此，讀出放大器40到42執(zhí)行相同的操作，并且輸出相同結果。因此，當參考線60到62具有相同的電位時，從存儲單元9中讀取1比特數據，即“1”或者“0”。
接下來，將描述用于從依據第一實例的多值存儲單元中讀取數據的讀取電路1000的操作。在以下的描述中，多值存儲單元可以存儲2比特數據，即4個值。
在本實例中，如雙值存儲單元的情況，NMOS晶體管10到12具有相同的晶體管尺寸。PMOS晶體管70到72也具有相同的晶體管尺寸。因此，NMOS晶體管10到12具有相同的柵極電位，因此具有相同的電流提供能力。
為了精確地進行讀取操作，確定諸如晶體管尺寸等電路常數、以及參考電壓，以便當單元電流電平等于每一個參考電流電平時，讀出線50到52的電位分別等于參考線60到62的電位(施加到參考線60到62上的參考電壓)。與從雙值存儲單元中讀取數據的情況不同，參考線60到62的電位不相等，將參考線60到62的電位作如下設置。
設置施加到參考線60上的參考電壓，以便當單元電流值等于在數據“00”和數據“01”之間的參考電流電平“H”(圖9A)時，該參考電壓等于讀出線50上的讀出電壓。
設置施加到參考線61上的參考電壓，以便當單元電流值等于在數據“01”和數據“10”之間的參考電流值“M”(圖9A)時，該參考電壓等于讀出線51上的讀出電壓。
相似地，設置施加到參考線62上的參考電壓，以便當單元電流值等于在數據“10”和數據“11”之間的參考電流值“L”(圖9A)時，該參考電壓等于讀出線52上的讀出電壓。
因此，分別將參考線60到62上的電位設置為相對的高、中、以及低。
當將合適的電壓施加到選擇的存儲單元9的柵極時，位線8的電位降低。結果，從電流電壓轉換電路100中包括的反相器101中輸出的電位增加。因此，在單元電流分割部分1中包括的NMOS晶體管10到12變?yōu)閷?。然后，讀出線50到52的電位依據位線8的電位而降低。因此，在電流負載電路30到32中分別包括的PMOS晶體管70到72中的每一個的源極和漏極之間產生足夠的電位差。
在這種狀態(tài)下，將參考電壓施加到參考線60到62，并且晶體管PMOS晶體管70到72變?yōu)閷āＨ缓?，通過讀出線50到52、以及NMOS晶體管10到12，對位線8進行充電。當位線8的電位增加時，在存儲單元9的漏極和源極之間產生電位差，因此流過單元電流。值得注意的是，PMOS晶體管具有以下特性當施加到柵極上的參考電壓越高時，流經PMOS晶體管的電流值越低。
當將位線8充電到指定電位時，從電流電壓轉換電路100中包括的反相器101輸出的電位降低，因此，降低了NMOS晶體管10到12中的每一個電流提供能力。當位線8的電位、流經存儲單元9的單元電流值、以及流經NMOS晶體管10到12的電流值達到均衡狀態(tài)時，在讀取電路1000中的電位和電流值穩(wěn)定下來。
當NMOS晶體管10到12工作在飽和區(qū)(五極管區(qū))時，NMOS晶體管10到12具有相同的柵極電位。因此，NMOS晶體管10到12可以使大體相同的漏極—源極電流流過，而不會顯著地依賴漏極—源極電位。
由于參考線60到62具有不同的電位，PMOS晶體管70具有與PMOS晶體管71和72的電流提供能力不同的電流提供能力。更具體地說，參考線60的電位大于參考線61和62的電位，因此，PMOS晶體管70的電流提供能力低于PMOS晶體管71和72的電流提供能力。
因此，當NMOS晶體管10到12具有大體相同的電流提供能力時，讀出線50的電位低于讀出線51和52的電位。
參考線61的電位高于參考線62的電位，因此，PMOS晶體管71的電流提供能力低于PMOS晶體管72的電流提供能力。
因此，讀出線51的電位低于讀出線52的電位。
現在，將討論參考電位和讀出電位之間的關系。如上所述，設置參考電壓，以便當單元電流值等于參考電流值時，該參考電壓等于讀出電壓。因此，當單元電流值高于參考電流值時，在單元電流分割部分1中包括的NMOS晶體管10到12中的每一個的電流提供能力增加。如可以意識到的，當單元電流值高于參考電流值時，讀出線的電位按照更大的值降低，因此，讀出電壓低于參考電壓。
反過來，當單元電流值低于參考電流值時，讀出電壓變得高于參考電壓。
通過由讀出放大器40到42放大在讀出線50到52的電位和參考線60到62之間的電位差來讀取數據。當讀出線的電位高于對應的參考線的電位時，讀出線40到42中的每一個輸出“0”，以及當讀出線的電位低于對應的參考線的電位時，則讀出線40到42中的每一個輸出“1”。
例如，當存儲單元9的單元電流值處于與數據“00”對應的第四狀態(tài)(圖9A)時，單元電流值低于三個參考電流值中的任一個。因此，讀出線50到52的電位分別高于參考線60到62的電位。結果，讀出放大器40到42中的每一個輸出“0”。由邏輯電路(在圖1中未示出)對從讀出放大器40到42中輸出的3比特數據“000”進行解碼，其中，邏輯電路實現圖13所示的真值表。因此，讀取了2比特數據“00”。
相似地，當存儲單元9的單元電流值處于與數據“10”對應的第二狀態(tài)(圖9A)時，單元電流值高于參考電流值“H”和“M”，但是低于參考電流值“L”。因此，讀出線50和51的電位分別低于參考線60和61的電位。讀出線52的電位高于參考線62的電位。結果，讀出放大器40到42輸出3比特數據“110”。由以上提到的邏輯電路對3比特數據“110”進行解碼。因此，讀取了2比特數據“10”。
當存儲單元9的單元電流值處于與數據“01”的第三狀態(tài)、以及處于與數據“11”對應的第一狀態(tài)(圖9A)時，按照大體相同的方式讀取數據。
如上所述，通過并行地操作分割讀出電路20到2n，讀取電路1000可以由并行讀出系統來讀取多值數據。
由于電流負載電路30到3n分別包括PMOS晶體管70到7n，分割讀出電路20到2n中的每一個可以作為具有如圖15B所示的非線性特性的電路來操作。
圖3是說明在圖1所示的讀取電路1000中的讀出電壓和單元電流值之間的關系的曲線圖。
值得注意的是，當參考線的電位越高時，對應的讀出電壓越低。原因在于當參考線的電位越高時，流經PMOS晶體管的電流值越低，因此，讀出線的電位按照較小的值下降。
如圖3所示，讀取電路1000具有非線性特性。因此，通過增加單元電流值等于參考電流值的點上或者鄰近的區(qū)域中讀出電壓轉換效率，可以增大讀取操作裕度。
讀取電路1000之所以具有非線性特性、并且在并行讀出系統中進行讀出操作的原因在于一個讀取電路可以通過經由多條讀出線向存儲單元9提供分割單元電流，具有多個工作點。
在以上的描述中，流經讀出線50的分割單元電流、流經讀出線51的分割單元電流、以及流經讀出線52的分割單元電流在位線上結合在一起，因此形成單元電流。本發(fā)明不局限于此。本發(fā)明適用于通過其將流經多條讀出線的分割單元電流結合在一起、并且形成流經一個存儲單元的單元電流的任何結構。
如上所述，讀取電路1000通過并行讀取系統進行讀出操作，其優(yōu)點在于增加了讀取速度而同時具有非線性特性，該非線性特性實現了適合于多值存儲單元的更大的操作裕度。因此，依據第一實例，提供了適合于較大的多值存儲單元的、能夠進行具有較大操作裕度的高速操作的讀取電路。
(實例2)在第一實例中，沒有描述參考電路的具體結構。在本發(fā)明的第二實例中，將描述參考電路110的典型結構。
圖4顯示了圖1所示的參考電路110的電路配置。
如圖4所示，參考電路110包括多個參考電壓設置電路110-0到110-n，在第二實例中，在參考電路110中包括的參考電壓設置電路的數量是等于或者大于2的整數。
參考電壓設置電路110-0通過參考位線8-r0向選擇的參考元件9-r0提供參考電流，并且將流經參考元件9-r0的參考電流轉換為參考電壓。
參考電壓設置電路110-1通過參考位線8-r1向選擇的參考元件9-r1提供參考電流，并且將流經參考元件9-r1的參考電流轉換為參考電壓。
在圖4所示的參考電路110中，參考電壓設置電路110-n中的“n”表示等于或者大于1的整數。在以下的描述中，參考電路110包括至少三個參考電壓設置電路；即，“n”等于或者大于2。
參考電壓設置電路110-0到110-n中的每一個包括電流電壓轉換電路和多個電流負載電路。
參考電壓設置電路110-0包括電流電壓轉換電路100-r0、以及多個電流負載電路30-r0到3n-r0。電流轉換電路100-r0將流經子參考線50-r0的分割參考電流轉換為表示子參考線50-r0電位的電壓，將流經子參考線51-r0的分割參考電流轉換為表示子參考線51-r0的電位的電壓，以及相似地，將流經子參考線5n-r0的分割參考電流轉換為表示子參考線5n-r0的電壓。
電流電壓轉換電路100-r0包括參考電流分割部分1-r0，參考電流分割部分1-r0用于通過參考位線8-r0，將子參考線50-r0到5n-r0連接到參考單元9-r0、或者將子參考線50-r0到5n-r0與參考單元9-r0分開；以及反相器101-r0，反相器101-r0用于控制參考電流轉換部分1-r0。
流經子參考線50-r0到5n-r0的分割參考電流結合在一起，以便形成流經參考元件9-r0的參考電流。
參考電壓設置電路110-1包括電流電壓轉換電路100-r1、以及多個電流負載電路30-r1到3n-r1。電流轉換電路100-r1將流經子參考線50-r1的分割參考電流轉換為表示子參考線50-r1電位的電壓，將流經子參考線51-r1的分割參考電流轉換為表示子參考線51-r1的電位的電壓，以及相似地，將流經子參考線5n-r1的分割參考電流轉換為表示子參考線5n-r1的電壓。
流經子參考線50-r1到5n-r1的分割參考電流結合在一起，以便形成流經參考元件9-r1的參考電流。
相似地，參考電壓設置電路110-n包括電流電壓轉換電路100-rn、以及多個電流負載電路30-rn到3n-rn。電流轉換電路100-rn將流經子參考線50-rn的分割參考電流轉換為表示子參考線50-rn電位的電壓，將流經子參考線51-rn的分割參考電流轉換為表示子參考線51-rn的電位的電壓，以及相似地，將流經子參考線5n-rn的分割參考電流轉換為表示子參考線5n-rn的電壓。
流經子參考線50-rn到5n-rn的分割參考電流結合在一起，以便形成流經流經參考元件9-rn的參考電流。
依據本發(fā)明，由結合在一起的多個分割參考電流形成流經一個存儲單元的參考電流。依據本發(fā)明，沒有“分開”參考電流，但是可以認為參考單元電流值被分為分別流經多個子參考線的分割參考電流值。
圖4為了簡化，省略了電流電壓轉換電路100-r1和100-rn的內部結構。電流電壓轉換電路100-r1和100-rn具有與電流電壓轉換電路100-r0的結構相同的結構。
如參考元件9-r0到9-rn，使用具有與存儲單元的結構和特性相同的結構和特性的參考單元來獲得合適的參考電流，其中要嚴格地調整參考單元的閾值電壓。
在本實例中，參考電流分割部分1-r0包括多個NMOS晶體管10-r0到1n-r0，多個NMOS晶體管10-r0到1n-r0中的每一個具有通過反相器101-r0相互連接的柵極和源極。
控制NMOS晶體管10-r0到1n-r0，以使多條子參考線50-r0到5n-r0分別與參考位線8-r0電連接、或者使多條子參考線50-r0到5n-r0分別與參考位線8-r0分開。當多條子參考線50-r0到5n-r0由NMOS晶體管10-r0到1n-r0與參考位線8-r0電連接時，分割參考電流結合在一起，以便形成流經參考位線8-r0的參考電流。
多條子參考線(50-r0到5n-r0)到(50-rn到5n-rn)分別與電流負載電路(30-r0到3n-r0)到(30-rn到3n-rn)連接，以便向子參考線(50-r0到5n-r0)到(50-rn到5n-rn)提供分割參考電流。
參考電壓設置電路110-0到110-n分別將參考電壓施加到參考線60r到6nr。
更具體地說，參考電壓設置電路110-0將參考電壓施加到參考線60r，參考電壓設置電路110-1將參考電壓施加到參考線61r，以及參考電壓設置電路110-n將參考電壓施加到參考線6nr。
參考線60r到6nr共同被稱為“參考線組6r”。
更具體地說，在參考電壓設置電路110-0中，參考負載電路30-r0將參考電壓施加到參考線60r。參考線60r與參考電壓設置電路110-1的電流負載電路30-r1連接，并且還與參考電壓設置電路110-n的電流負載電路30-rn連接。由來自電流負載電路30-r0的參考電壓控制電流負載電路30-r1和30-rn中的每一個的電流提供能力。
在參考電壓設置電路110-1中，電流負載電路31-r1將參考電壓施加到參考線61r。參考線61r與參考電壓設置電路110-0的電流負載電路31-r0連接，并且還與參考電壓設置電路110-n的電流負載電路31-rn連接。由來自電流負載電路31-r1的參考電壓控制電流負載電路31-r0和31-rn中的每一個的電流提供能力。
在參考電壓設置電路110-n中，電流負載電路3n-rn將參考電壓施加到參考線6nr。參考線6nr與參考電壓設置電路110-0的電流負載電路3n-r0連接，并且還與參考電壓設置電路110-1的電流負載電路3n-r1連接。由來自電流負載電路3n-rn的參考電壓控制電流負載電路3n-r0和3n-r1中的每一個的電流提供能力。
如上所述，從多個參考電壓設置電路中輸出的參考電壓可以控制在另一參考電壓設置電路中包括的電流負載電路中的至少一個的電流提供能力。
在本實例中，電流負載電路(30-r0到3n-r0)分別包括PMOS晶體管(70-r0到7n-r0)。電流負載電路(30-r1到3n-r1)分別包括PMOS晶體管(70-r1到7n-r1)。電流負載電路(30-rn到3n-rn)分別包括PMOS晶體管(70-rn到7n-rn)。在一個參考電壓設置電路中的至少一個電流負載電路中包括的PMOS晶體管與在另一參考電壓設置電路中的電流負載電路中包括的PMOS晶體管進行電流鏡像連接。
例如，在參考電壓設置電路110-0中，將與在電流負載電路30-r0中包括的PMOS晶體管70-r0的輸出連接的參考線60r連接到在另一參考電壓設置電路110-1到110-n中的電流負載電路30-r1到30-rn中包括的、PMOS晶體管70-r1到70-rn中的每一個的柵極，以便實現電流鏡像連接。因此，由參考電壓設置電路110-0中的電流負載電路30-r0施加的參考電壓可以控制電流負載電路30-r1到30-rn中的每一個的電流提供能力。
施加到參考線61r到6nr中的每一個參考電壓可以控制在除了產生參考電壓的參考電壓設置電路以外的參考電壓設置電路中包括的電流負載電路的電流提供能力。
例如，由參考電壓設置電路110-1提供參考電壓的參考線61r與在電流負載電路31-r0中包括的PMOS晶體管71-r0的柵極連接，并且還與在電流負載電路31-rn中包括的PMOS晶體管71-rn的柵極連接，以便實現電流鏡像連接。
由參考電壓設置電路110-n提供參考電壓的參考線6nr與在電流負載電路3n-r0中包括的PMOS晶體管7n-r0的柵極連接，并且還與電流負載電路3n-r1中包括的PMOS晶體管7n-r1的柵極連接，以便實現電流鏡像連接。
此外，在每一個參考電壓設置電路中的電流負載電路中包括的PMOS晶體管中的至少一個還與在分割讀出電路中電流負載電路(圖1)中包括的PMOS晶體管進行電流鏡像連接。
例如，在參考電壓設置電流110-0中，與在電流負載電路30-r0中包括的PMOS晶體管70-r0連接的參考線60r與在分割讀出電路20的電流負載電路30(圖1)中包括的PMOS晶體管70的柵極連接。因此，參考線60r的參考電壓可以控制分割讀出電路20的電流負載電路30的電流提供能力。
參考線61r到6nr的參考電壓還可以按照大體相同的方式，控制在分割讀出電路中包括的電流負載電路(圖1)的電流提供能力。
例如，由參考電壓設置電路110-1提供參考電壓的參考線61r與在電流負載電路31-r1中包括的PMOS晶體管71-r1(圖4)的柵極連接，并且還與在分割讀出電路21的電流負載電路31(圖1)中包括的PMOS晶體管71的柵極連接，以便形成電流鏡像連接。
由參考電壓設置電路110-n提供參考電壓的參考線6nr與在電流負載電路3n-rn中包括的PMOS晶體管7n-rn(圖4)的柵極連接，并且還與在分割讀出電路2n的電流負載電路3n(圖1)中包括的PMOS晶體管7n的柵極連接，以便形成電流鏡像連接。
下面，將描述在第二實例中的參考電路110的操作。在本實例中，從如圖9A所示的其中存儲2比特數據的存儲單元中讀取數據。此時，將圖4中顯示的參考符號中的“n”假定為2。因此，將以下的元件描述為具有以下參考符號的元件。例如，在參考電流分割部分1-r0中包括的NMOS晶體管1n-r0是12-r0。電流負載電路3n-r0是32-r0。子參考線5n-r0是52-r0。參考線6nr是62r。在電流負載電路32-r0中包括的PMOS晶體管7n-r0是72-r0。參考位線8-rn是8-r2。參考元件9-rn是9-r2。
為了從其中存儲m比特數據(m是等于或者大于2的整數)的存儲單元中讀取數據，將n設置為2m-1。
在以下的描述中，假定圖1所示的讀取電路1000的參考線組6與圖4所示的參考線110中的參考線組6r相同，以及參考線60到62與參考線60r到62r相同。將由參考符號“6”表示參考線組，并且將由參考符號60到62表示參考線。
同時假定由參考元件9-r0獲得在第四狀態(tài)(與數據“00”對應)和第三狀態(tài)(與數據“01”對應)之間的參考電流值“H”(圖9A)；由參考元件9-r1獲得第三狀態(tài)(與數據“01”對應)和第二狀態(tài)(與數據“10”對應)之間的參考值“M”；以及由參考元件9-r2獲得第二狀態(tài)(與數據“10”對應)和第一狀態(tài)(與數據“11”對應)之間的參考電流值“L”。
假定PMOS晶體管70-r0到72-r0、70-r1到72-r1、以及70-r2到72-r2具有相同的晶體管尺寸，以及NMOS晶體管10-r0到12-r0、10-r1到12-r1、以及10-r2到12-r2也具有相同的晶體管尺寸。(為了簡化，省略NMOS晶體管10-r1到12-r1以及10-r2到12-r2。)當將合適的電壓施加到在參考電流設置電路110-0到110-2中的選擇的參考元件9-r0到9-r2的柵極時，參考位線8-r0到8-r2的電位降低。因此，增加了在電流電壓轉換電路100-r0到100-r2中包括的反相器101-r0到101-r2的輸出的電位。結果，在參考電流分割部分1-r0到1-r2中包括的NMOS晶體管(10-r0到12-r0)到(10-r2到12-r2)中的每一個變?yōu)閷ā?br> 然后，子參考線(50-r0到52-r0)到(50-r2到52-r2)的電位依據參考線8-r0到8-r2的電位而降低。然后，在電路負載電路(30-r0到32-r0)到(30-r2到32-r2)中包括的、PMOS晶體管(70-r0到72-r0)到(70-r2到72-r2)中的每一個的源極和漏極之間產生足夠的電位差。
因此，PMOS晶體管70-r0、71-r1和72-r2變?yōu)閷?，其中PMOS晶體管70-r0、71-r1和72-r2中的每一個的柵極和漏極相互連接。結果，與參考線60r、61r和62r連接的PMOS晶體管70-r1、70-r2、71-r0、71-r2、72-r0、以及72-r1也變?yōu)閷āＲ虼?，通過子參考線(50-r0到52-r0)到(50-r2到52-r2)、以及NMOS晶體管(10-r0到12-r0)到(10-r2到12-r2)，對參考位線8-r0到8-r2進行充電。當位線8-r0到8-r2的電位增加時，在參考元件9-r0到9-r2中的每一個的漏極和源極之間產生電位差。因此，流過參考電流。
當將參考位線8-r0到8-r2充電到指定電位時，在電流電壓轉換電路100-r0到100-r2中包括的反相器101-r0到101-r2的輸出的電位降低。因此，降低了NMOS晶體管(10-r0到12-r0)到(10-r2到12-r2)中的每一個電流提供能力。
當參考位線8-r0到8-r2的電位、流經參考元件9-r0到9-r2的參考電流的值、以及流經NMOS晶體管(10-r0到12-r0)到(10-r2到12-r2)的電流值達到均衡的狀態(tài)時，在參考電路110中的電位和電流值穩(wěn)定下來。
設置元件9-r0，以便獲得在數據“00”和數據“01”之間的參考電流值“H”(圖9A)，設置元件9-r1，以便獲得在數據“01”和數據“10”之間的參考電流值“M”，以及設置元件9-r2，以便獲得數據“10”和數據“11”之間的參考電流值“L”。因此，分別將參考線60r、61r和62r的電位設置為相對的高、中、以及低。
圖1中的分割讀出電路20的PMOS晶體管70與參考電壓設置電路110-0的PMOS晶體管70-r0相互進行電流鏡像連接。將參考電壓設置電路110-0輸出的參考電壓(圖4中的參考線60r的電位)提供給分割讀出電路20。
參考電壓設置電路110-0包括三個電流負載電路30-r0到32-r0。在電流負載電路中，除了為了確定參考電壓而進行激活操作的電流負載電路30-r0之外的電流負載電路，即電流負載電路31-r0和32-r0進行如下連接。電流負載電路31-r0與參考線61連接，參考線61依次與為了確定參考線61的電位而進行激活操作的電流負載電路31-r1連接。電流負載電路32-r0與參考線62連接，參考線62依次與為了確定參考線62的電位而進行激活操作的電流負載電路32-r2連接。因此，控制了電流負載電路31-r0和電流負載電路32-r0中的每一個電流提供能力。
相似地，還通過參考線61和62，將參考電壓提供給在分割讀出電路21和22(圖1)中分別包括的電流負載電路31和32。
因此，圖1所示的分割讀出電路21的電流負載電路31、以及圖4所示的參考電壓設置電路的電流負載電路31-r0都由參考線61按照電流提供能力來控制。相似地，圖1所示的分割讀出電路22的電流負載電路32與圖4所示的參考電壓設置電路110-0的電流負載電路32-r0都由參考線62按照電流提供能力來控制。
因此，流經存儲單元9和流經參考元件9-r0的參考電流受到大體相同的方式的影響。特別當單元電流值和參考電流值彼此相等時，單元電流和參考電流受到完全相同方式的影響。
從讀取電路1000和參考電路110中消除這樣的影響。然后，按照圖15A所示，在電流負載電路30中包括的PMOS晶體管70與在電流負載電路30-r0中包括的PMOS晶體管70-r0進行電流鏡像連接，并且顯示如圖15B所示的非線性負載特性，從而提供了較大的操作裕度。
因此，在分割讀出電路20中的讀出放大器可以相對于數據“00”和數據“01”之間的邊界，確定單元電流處于數據“00”一方、還是處于數據“01”一方。依據由被設置為參考電流值“H”的參考元件9-r0產生的參考電壓，進行該確定。
相似地，在分割讀出電路21中的讀出放大器41可以相對于數據“01”和數據“10”之間的邊界，確定單元電流值是處于數據“01”一方、還是處于數據“10”一方。依據由被設置為參考電流值“M”的參考元件9-r1產生的參考電壓來進行該確定。在分割讀出電路22中的讀出放大器42可以相對于數據“10”和數據“11”之間的邊界，確定單元電流值是處于數據“10”一方、還是處于數據“11”一方。依據由被設置為參考電流值“L”的參考元件9-r2產生的參考電壓進行該確定。
如上所述，在本實例中參考電路可以容易地產生圖1所示的讀取電路1000所需要的參考電壓，并且還使在讀取電路1000和參考電路110中包括的晶體管具有相同的布置方式。因此，可以容易地制造具有相同晶體管特性的電路。
因此，在本實例中的參考電路相對簡便地考慮到了在制造過程中導致的晶體管特性的偏差，并且適合于多值存儲單元。
(實例3)在本發(fā)明的第三實例中，將描述包括兩個參考電路的半導體存儲裝置。
圖5示意顯示了依據本發(fā)明的第三實例的半導體存儲裝置2500的結構。
半導體存儲裝置2500包括存儲單元陣列150，存儲單元陣列包括多個存儲單元；讀取電路2000，讀取電路2000用于從多個存儲單元的其中之一讀取數據；以及參考電路110和120，參考電路110和120產生用于讀取數據的參考電壓。
在以下的描述中，具有與第一和第二實例的功能大體相同的功能的元件具有相同的參考符號，并且將不描述這些相同的功能。
讀取電路2000包括多個分割讀出電路20到2n、以及電流電壓轉換電路100。
從兩個參考電路(參考電路110和120)向分割讀出電路20到2n中的每一個提供兩種類型的參考電壓。
通過第一參考線組5(包括參考線50n到5nr)，從參考電路120向讀出放大器40到4n中的每一個提供一種類型的參考電壓。
通過第二參考線組6(包括參考線60到6n)，從參考電路110向電流負載電路30到3n中的每一個提供另一類型的參考電壓，以便控制電流負載電路30到3n中的每一個電流提供能力。
參考電路110和120可以充當一個參考電路。
參考電路110和120不包括在圖5中的讀取電路2000中。本發(fā)明不局限于這樣的結構。讀取電路2000可以包括參考電路110和120。
圖6是圖5所示的參考電路120的部分電路圖。
如圖6所示，參考電路120包括多個參考電壓設置電路420-0到420-n。參考電壓設置電路420-0到420-n通過參考位線408-r0到408-rn向選擇的參考元件409-r0到409-rn(在多個參考元件中)提供參考電流，并且將流經參考元件409-r0到409-rn的參考電流分別轉換為參考電壓。
作為參考元件409-r0到409-rn，使用具有與存儲單元的結構和特性相同結構和特性的參考單元以便獲得合適的參考電流，其中要嚴格調整參考元件的閾值電壓。
參考電壓設置電路420-0到420-n分別包括電流電壓轉換電路400-r0到400-rn、以及多個電流負載電路430-r0到43n-r0、430-r1到43n-r1、以及430-rn到43n-rn。
為了簡化，圖6沒有顯示電流轉換電路400-r1到400-rn的內部結構。電流電壓轉換電路400-r1到400-rn具有與電流電壓轉換電路400-r0的內部結構相同的內部結構。
電流電壓轉換電路400-r0到400-rn包括參考電流分割部分401-r0到401-rn，參考電流分割部分401-r0到401-rn通過參考位線408-r0到408-rn，將子參考線450-r0到45n-r0連接到參考單元409-r0到409-rn、或者將子參考線450-r0到45n-r0與參考單元409-r0到409-rn分開，并且還包括反相器501-r0到501-rn，反相器501-r0到501-rn用于控制參考電流分割部分401-r0到401-rn。
在本實例中，參考電流分割部分401-r0到401-rn分別包括多個NMOS晶體管(410-r0到41n-r0)到(410-rn到41n-rn)，多個NMOS晶體管(410-r0到41n-r0)到(410-rn到41n-rn)具有通過反相器501-r0到501-rn相互連接的柵極和源極。通過NMOS晶體管(410-r0到41n-r0)到(410-rn到41n到rn)分別將多條子參考線(450-r0到45n-rn)到(450-rn到45n-rn)電連接到參考位線408-r0到408-rn、或者使多條子參考線(450-r0到45n-rn)到(450-rn到45n-rn)與參考位線408-r0到408-rn分開。當對這些元件進行電連接時，將分割參考電流結合在一起以便形成參考電流，并且將分割參考電流分別提供給參考位線408-r0到408-rn。
多條子參考線(450-r0到45n-r0)到(450-rn到45n-rn)分別與電流負載電路(430-r0到43n-r0)到(430-rn到43n-rn)連接，并且因而被提供了分割參考電流。
參考電壓設置電路420-0到420-n分別將參考電壓施加到參考線450r到45nr。
參考線路110和120之間的差別如下。
在參考電路110中，從參考電壓設置電路輸出的參考電壓與在另一參考電壓設置電路中包括的電流負載電路中的至少一個進行電流鏡像連接。因此，對在另一參考電壓設置電路中包括的電流負載電路中的所述的至少一個進行控制。在參考電路120中，通過參考線450r到45nr輸出參考電壓。參考線450r到45nr將被共同稱為“參考線組45r”。在圖6的右下角部分示意地顯示了參考線組45r。
在參考電路120中，借助于由參考電路110通過參考線60r到6nr施加的參考電壓，按照電流提供能力來控制參考電壓設置電路420-0到420-n。
在本實例中，電流負載電路(430-r0到43n-r0)到(430-rn到43n-rn)分別包括PMOS晶體管(470-r0到47n-r0)到(470-rn到47n-rn)。在參考電路110中包括的參考電壓設置電路的至少一個電流負載電路中包括的PMOS晶體管與在參考電路120的參考電壓設置電路的電流負載電路中包括的PMOS晶體管進行電流鏡像連接。
例如，連接到在參考電路110的參考電壓設置電路110-0的電流負載電路30-r0中包括的PMOS晶體管70-r0的參考電路60r與在參考電路120的參考電壓設置電路420-0到420-n中的電流負載電路430-r0到430-rn中包括的、PMOS晶體管470-r0到470-rn的柵極進行電流鏡像連接。因此，可以控制電流負載電路430-r0到430-rn中的每一個的電流提供能力。
相似地，與參考電路110連接的參考線61r到6nr的電位分別控制在參考電路的參考電壓設置電路420-0到420-n中包括的電流負載電路的電流提供能力。
下面，將描述具有上述結構的參考電路120的操作。在本實例中，從其中如圖9A所示存儲2比特數據的存儲單元中讀取數據。
在這里，假定在圖6中所示的參考符號中的“n”等于2。因此，例如，將以下的元件描述為具有以下參考符號的元件。在參考電流分割部分401-r0中包括的NMOS晶體管41n-r0是412-r0。電流負載電路43n-r0是432-r0。子參考線45n-r0是452-r0。參考線45nr是452r。參考線46nr是462r。在電流負載電路432-r0中包括的PMOS晶體管47n-r0是472-r0。參考位線408-rn是408-r2。參考元件409-rn是409-r2。
為了從其中可以存儲n比特數據的存儲單元中讀取數據，將n設置為2m-1。
還假定由參考元件409-r0獲得在第四狀態(tài)(與數據“00”對應)和第三狀態(tài)(與數據“01”對應)之間的參考電流值“H”(圖9A)，由參考元件409-r1獲得第三狀態(tài)(與數據“01”對應)和第二狀態(tài)(與數據“10”對應)之間的參考電流值“M”，以及由參考元件409-r2獲得第二狀態(tài)(與數據“10”)和第一狀態(tài)(與數據“11”對應)之間的參考電流值“L”。因此，在參考線組45r中包括的參考線450r到452r電位分別變得與在參考線組6中包括的參考線60到62的電位相等。
假定在參考電路120中，PMOS晶體管470-r0到472-r0、470-r1到472-r1、以及470-r2到472-r2具有相同的晶體管尺寸，并且NMOS晶體管410-r0到412-r0、410-r1到412-r1、以及410-r2到412-r2也具有相同的晶體管尺寸。(為了簡化，從圖6中省略了NMOS晶體管410-r1到412-r1、以及410-r2到412-r2。)當將合適電壓施加到在參考電流設置電路120-0到120-2中的選擇的參考元件409-r0到409-r2的柵極時，參考位線408-r0到408-r2中的電位降低。因此，在電流電壓轉換電路400-r0到400-r2中包括的反相器501-r0到501-r2的輸出的電位增加。結果，在參考電流分割部分401-r0到401-r2中包括的NMOS晶體管(410-r0到412-r0)到(410-r2到412-r2)中的每一個變?yōu)閷ā?br> 然后，子參考線(450-r0到452-r0)到(450-r2到452-r2)的電位依據參考位線408-r0到408-r2的電位降低。然后，在電流負載電路(430-r0到432-r0)到(430-r2到432-r2)中包括的PMOS晶體管(470-r0到472-r0)到(470-r2到472-r2)的源極和漏極之間產生足夠的電位差。
因此，在參考電路110中包括的、并且按照大體相同的方式工作的PMOS晶體管70-r0、71-r1、以及72-r2變?yōu)閷?。結果，分別與PMOS晶體管70-r0、71-r1、以及72-r2連接的PMOS晶體管(470-r0到472-r0)到(470-r2到472-r2)也變?yōu)閷?。因此，通過子參考線(450-r0到452-r0)到(450-r2到452-r2)、以及NMOS晶體管(410-r0到412-r0)到(410-r2到412-r2)，對參考位線408-r0到408-r2進行充電。當參考位線408-r0到408-r2的電位增加時，在參考元件409-r0到409-r2中的每一個的漏極和源極之間產生電位差。因此，流過參考電流。
當將參考位線408-r0到408-r2充電到指定的電位時，在電流電壓轉換電路400-r0到400-r2中包括的反相器501-r0到501-r2的輸出的電位降低。因此，降低了NMOS晶體管(410-r0到412-r0)到(410-r2到412-r2)中的每一個的電流提供能力。
當參考位線408-r0到408-r2的電位、流經參考元件409-r0到409-r2到參考電流的值、以及流經NMOS晶體管(410-r0到412-r0)到(410-r2到412-r2)的電流值達到均衡狀態(tài)時，在參考電路120中的電位和電流值穩(wěn)定下來。
設置參考元件409-r0，以便獲得在數據“00”和數據“01”之間的參考電流值“H”(圖9A)，設置參考元件409-r1，以便獲得數據“01”和數據“10”之間的參考電流值“M”，以及設置參考元件409-r2，以便獲得數據“10”和數據“11”之間的參考電流值“L”。因此，分別參考線50r、51r和52r設置為相對的高、中、以及低。
通過與參考電路120的參考電壓設置電路420-0到420-2連接的參考線450r到452r，向圖5所示的分割讀出線20到22提供參考電壓。在分割讀出電路20中的讀出放大器針對在數據“00”和數據“01”之間的邊界，確定單元電流值是處于數據“00”一方、還是處于數據“01”一方。通過將由在參考電路120中設置為參考電流值“H”的參考元件409-r0產生的參考線450r的電位與讀出線50的電位進行比較，進行該確定。
相似地，在分割讀出電路21中的讀出放大器41針對在數據“01”和數據“10”之間的邊界，確定單元電流值是處于“01”一方、還是處于數據“10”一方。通過將由在參考電路120中設置為參考電流值“M”的參考元件409-r1產生的參考線451r的電位與讀出線51的電位進行比較，進行該確定。在分割讀出線22中的讀出放大器42針對在數據“10”或者數據“11”之間的邊界，確定單元電流是處于數據“10”一方、還是處于數據“11”一方。通過將由在參考電路120中設置為參考電流值“L”的參考元件409-r2產生的參考線452r的電位與讀出線52的電位進行比較，進行該確定。
如上所述，在本實例的讀取電路2000中，參考線組45r和參考線組6相互分開。該結構提供了以下的效果。
在圖1的讀取電路1000中，參考線60和讀出線50與讀出放大器40的輸入連接。參考線60具有在參考線路110中包括的PMOS晶體管70-r0的柵電容和漏電容、子參考線50-r0的線路電容、PMOS晶體管70的柵電容、以及讀出放大器的輸入端電容等。
讀出線50具有讀出線50的線路電容、讀出放大器的輸入端電容等。
因此，參考線60的電容經常大于讀出線50的電容。在參考線60和讀出線50之間的電容差產生例如在知道參考電壓和讀出電壓都達到電穩(wěn)定的時間周期內、當噪聲被傳輸到電源時產生的波動的不同。對于其他讀出放大器41到4n，存在相同的情況。這被認為顯著地影響了使用讀取電路1000，從存儲單元中讀取數據所需要的時間。
通過對比，在第三實例中讀取電路2000中，可以把用于控制電流負載電路的電流提供能力的參考線60到6n與輸入到讀出放大器40到4n的參考線450到45nr分開。因此，可以使讀出放大器40到4n的兩端的信號之間的電容差、以及因而由噪聲造成的上述影響變?yōu)樽钚?。這增大了讀出操作裕度。讀取線路2000非常適合于多值存儲單元。
(實例4)
在第一到第三實例中，將在單元電流分割部分1中包括的NMOS晶體管10到1n設置為具有相同的晶體管尺寸，并且使它們具有相同的柵極電位。因此，NMOS晶體管10到1n具有相等的電流提供能力。
因此，在第一到第三實例中，設置在參考電流分割部分1-r0到1-rn中包括的NMOS晶體管(10-r0到1n-r0)到(10-rn到1n-rn)，以便使它們具有相同的晶體管尺寸，并且具有相同的柵極電位。因此，NMOS晶體管(10-r0到1n-r0)到(10-rn到1n-rn)具有相等的電流提供能力。
本發(fā)明不局限于這樣的實施例。
在本發(fā)明的第四實例中，對NMOS晶體管中的每一個的電流提供能力進行優(yōu)化，以便進一步放大操作裕度。
在第四實例中的讀取電路和參考電路與第一到第三實例的不同之處在于以下參考圖4、7、以及8描述的幾點。
在本實例中，還將描述從其中可以存儲多比特數據的多值存儲單元中讀取數據的電路配置。將在本實例中參考的圖中的參考符號“n”假定為2。
在本實例中，讀取電路的單元電流分割部分包括具有不同晶體管尺寸的NMOS晶體管10到12。
按照與對應的NMOS晶體管的方式大體相同的方式，設置在參考電路110中包括的NMOS晶體管10-r0到12-r0、10-r1到12-r1、以及10-r2到12-r2中的每一個電流提供能力。
如上所述，參考線60到62的電位具有以下關系參考線60＞參考線61＞參考線62。電流負載電路30到32的電流提供能力具有以下關系電流負載電路30＜分割負載電路31＜電流負載電路32。
實現上述關系的原因在于施加到參考線60上的電壓與參考電流值“H”對應，以及施加到參考線62的電壓與表示更大數量的電流的參考電流值“L”對應。
在描述其中NMOS晶體管10到12具有不同的電流提供能力的實施例之前，將首先描述其中NMOS晶體管10到12具有相同的電流提供能力的實施例。
圖7是說明在NMOS晶體管10到12具有相同的電流提供能力(即，相同的晶體管尺寸)的情況下，在單元電流和NMOS晶體管10到12中的每一個的源極—漏極電流之間的關系。
通過合成流經NMOS晶體管10到12的分割單元電流獲得單元電流。因此，源極—漏極電流值的總和等于單元電流值。
當單元電流值位于參考電流值“L”附近時，流經NMOS晶體管12的分割單元電流與單元電流具有最高的分配比(點C)。這是由于電流負載電路30到32具有不同的電流提供能力造成的。如圖7所示，NMOS晶體管10和11不能提供高于來自電流負載電路的電流值的值。因此，被提供了三個NMOS晶體管10到12中的最高的電流值的、流經NMOS晶體管12的電流對單元電流貢獻最大。
在這種情況下，流經在電流負載電路30到32中包括的PMOS晶體管70到72中的每一個的電流是有限的。因此，NMOS晶體管10到12大體不會對讀出線50到52的電位產生影響。
當單元電流值處于參考電流值“H”(點A)附近時，NMOS晶體管10到12的源極—漏極電流具有大體相同的值。認為其原因如下。
雖然電流負載電路30到32具有不同的電流提供能力，單元電流值較低，因而分割單元電流不會受到在電流負載電路30到32中包括的PMOS晶體管70到72太大的限制。因此，讀出線50到52的電位僅僅略微降低，因此，這些電位較高。
結果，在NMOS晶體管10到12中的每一個源極和漏極之間產生較大的電位差，并且NMOS晶體管10到12工作在飽和狀態(tài)(五極管區(qū)域)、并且以大體相同的電流值達到飽和。因此，流經NMOS晶體管10到12的分割單元電流具有大體相同的值，并且單元電流值大約是一個分割電流值的3倍。
如上所述，由與NMOS晶體管12的漏極連接的讀出放大器42確定單元電流值是高于還是低于參考電流值“L”。由與NMOS晶體管10連接的讀出放大器40確定單元電流值是高于、還是低于參考電流值“H”。
當單元電流值較高(圖7中的點C)，用于確定單元電流值是高于、還是低于參考電流值“L”的分割讀出電路22對單元電流貢獻最大。當單元電流值較低(圖7中的點A)，每一個分割單元電路對單元電流的貢獻僅僅是三分之一。
結果，當單元電流處于參考電流值“L”附近時的相對操作裕度不同于當單元電流處于參考電流值“H”的附近時的相對操作裕度。
因此，為了實現即使當單元電流值較低時、用于確定單元電流值是高于、還是低于對應的參考電流值的分割讀出電路對單元電流貢獻最大的狀態(tài)，對在單元電流分割部分1中包括的每一個NMOS晶體管的電流提供能力作如下設置。設置NMOS晶體管10到12中的每一個的電流提供能力，以便當電流負載電路30到32中對應的一個的電流提供能力越高時，晶體管10到12中的每一個的電流提供能力越低，并且當電流負載電路30到32的對應的一個的電流提供能力越低時，晶體管10到12中的每一個的電流提供能力越高。
在本實例中，電流負載電路30到32的電流提供能力具有以下的關系電流負載電路30＜電流負載電路31＜電路負載電路32。因此，設置NMOS晶體管10到12的電流提供能力，以便具有以下的關系NMOS晶體管10＞NMOS晶體管11＞NMOS晶體管12。
還設置在參考電路110中包括的NMOS晶體管的電流提供能力，以便具有以下的關系NMOS晶體管10-r0到10-r2＞NMOS晶體管11-r0到11-r2＞NMOS晶體管12-r0到12-r2。
圖8是說明在NMOS晶體管10到12的電流提供能力具有以下關系NMOS晶體管10＞NMOS晶體管11＞NMOS晶體管12的情況下，在單元電流和NMOS晶體管10到12中的每一個的源極—漏極電流之間的關系。
當單元電流值較高時，單元電流值受到電流負載電路30到32的電流提供能力的限制。因此，讀取電路和參考電路的操作與圖7的情況大體相同。
當單元電流值較低時，即使在NMOS晶體管10到12工作于飽和區(qū)的情況下，NMOS晶體管10到12在不同的電流值下飽和。出現這一現象的原因是由于NMOS晶體管10到12具有不同的電流提供能力。
例如，將NMOS晶體管10到12的電流提供能力水平設置為3∶2∶1。當單元電流值處于參考電流“H”(點A’)附近時，流經與分割讀出電路20連接的NMOS晶體管10的分割單元電流對單元電流的貢獻是3/6。流經與分割讀出電路21連接的NMOS晶體管11的分割單元電流對單元電流的貢獻是2/6。流經與分割讀出電路22連接的NMOS晶體管12的分割單元電流對于單元電流的貢獻為1/6。
因此，即使當單元電流值較低時，用于確定單元電流值高于或者低于參考電流值“H”的分割讀出電路20可以對單元電流貢獻最大。結果，可以使由單元電流值造成的相對操作裕度中的差別最小，從而從而實現能夠具有更高操作速度和更高讀取精度讀取電路。
在本發(fā)明的第四實例中，描述了NMOS晶體管10到12的電流提供能力。更具體地說，可以依據晶體管尺寸、柵極電位、或者以上兩者來調整NMOS晶體管的電流提供能力。
如上所述，依據本發(fā)明讀取電路同時實現了(i)并行讀出系統，其優(yōu)點在于更高速的讀取操作，以及(ii)非線性的特性，所述的非線性的特性提供了更大的操作裕度。因此，依據本發(fā)明的讀取電路適合于多值存儲單元。
根據本發(fā)明的參考電路可以很容易產生本發(fā)明的讀取電路需要的參考電壓，并且允許包括在讀取電路和參考電路中的多個晶體管具有等同的布局方式。因此，參考電路允許生產過程中造成的晶體管特性的變化，因而這種參考電路適用于多值存儲單元。
在單元電流分割部分和參考電流分割部分中的每一個具有多個NMOS晶體管、并且對每一個NMOS晶體管的電流提供能力進行優(yōu)化的實施例中，可以使由單元電流值造成的相對操作裕度的差別最小。因此，提供了一種能夠進行更高速操作、并且具有更高讀取精度的讀取電路。
包括依據本發(fā)明的讀取電路和/或者參考電路的半導體存儲裝置可以進行更高速的操作，并且具有更大的操作裕度、以及更高的讀取精度。
在不脫離本發(fā)明的范圍和精神的情況下，對于本領域的技術人員，各種其他的修改將是顯而易見的，并且可以由本領域的技術人員進行這些的修改。因此，不應該將所附權利要求的范圍局限于所闡明的描述，而應該在更廣泛的意義上構造權利要求。
權利要求
1.一種用于從多個存儲單元中的一個存儲單元中讀取數據的讀取電路，該讀取電路包括多個分割讀出電路，多個分割讀出電路中的每一個通過多個讀出線中對應的讀出線，與所述的一個存儲單元連接；以及電流電壓轉換電路，電流電壓轉換電路用于將流經多條讀出線中的每一條的電流轉換為用于表示多條讀出線的每一條的電位的讀出電壓，其中多個分割讀出電路中的每一個包括電流負載電路，電流負載電路用于通過多條讀出線中的對應讀出線，向所述的一個存儲單元提供電流；以及讀出放大器，讀出放大器用于讀出在對應的讀出線的電位和多條參考線中對應的參考線的電位之間的電位差，以及在多個分割讀出電路中的至少一個分割讀出電路中包括的電流負載電路具有與在多個分割讀出電路中的另一分割讀出電路中包括的電流負載電路的電流提供能力不同的電流提供能力。
2.根據權利要求1所述的讀取電路，其特征在于電流電壓轉換電路包括單元電流分割部分，所述的單元電流分割部分用于將多條讀出線連接到所述的一個存儲單元、或者將多條讀出線與所述的一個存儲單元分開。
3.根據權利要求1所述的讀取電路，其特征在于還包括第一參考電路，第一參考電路用于將表示在多條參考線中的一條參考線的電位的第一類型的參考電壓施加到與多個讀出放大器中的所述的一條參考線對應的讀出放大器。
4.根據權利要求1所述的讀取電路，其特征在于由用于表示在多條參考線中對應的一條參考線的電位的第一類型的參考電壓來控制多個電流負載電路中的每一個的電流提供能力。
5.根據權利要求1所述的讀取電路，其特征在于多個電流負載電路中的每一個包括PMOS晶體管，所述的PMOS晶體管具有通過多條參考線中對應的一條參考線將參考電壓施加到其上的柵極。
6.根據權利要求1所述的讀取電路，其特征在于還包括第二參考電路，第二參考電路用于施加第二類型的參考電壓，以便控制多個電流負載電路中的每一個的電流提供能力。
7.根據權利要求6所述的讀取電路，其特征在于多個電流負載電路中的每一個包括具有與第二參考電路連接的柵極的PMOS晶體管。
8.根據權利要求1所述的讀取電路，其特征在于還包括第一參考電路，第一參考電路用于將表示多條參考線中的一條參考線的電位的第一類型的參考電壓施加到與多個讀出放大器中的所述的一條參考線對應的讀出放大器；以及第二參考電路，用于施加第二類型的參考電壓，以便控制多個電流負載電路中的每一個的電流提供能力，其中，第一參考電路與第二參考電路進行電連接。
9.根據權利要求2所述的讀取電路，其特征在于單元電流分割部分包括多個NMOS晶體管，以及多個NMOS晶體管中的每一個包括柵極、以及與柵極連接的源極。
10.根據權利要求9所述的讀取電路，其特征在于多個NMOS晶體管中的每一個與多個電流負載電路中對應的電流負載電路連接，以及依據與對應的NMOS晶體管連接的電流負載電路的電流提供能力，多個NMOS晶體管中的每一個的電流提供能力是不同的。
11.根據權利要求10所述的讀取電路，其特征在于當多個NMOS晶體管中的每一個電流提供能力越高時，與所述的NMOS晶體管連接的電流負載電路的電流提供能力越低；并且當多個NMOS晶體管中的每一個的電流提供能力越低時，與所述的NMOS晶體管連接的電流負載電路的電流提供能力越高。
12.根據權利要求1所述的讀取電路，其特征在于多個分割讀取電路并行操作。
13.根據權利要求1所述的讀取電路，其特征在于多個存儲單元中的每一個是多值存儲單元。
14.根據權利要求3所述的讀取電路，其特征在于第一參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個包括多個電流負載電路中的每一個通過在多條子參考線中對應的一條子參考線，與參考元件連接，以及電流電壓轉換電路，電流電壓轉換電路將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的一條子參考線的電位的參考電壓，以及其中，由多個參考電壓設置電路中的一個參考電壓設置電路中輸出的參考電壓控制在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
15.根據權利要求8所述的讀取電路，其特征在于第二參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個包括多個電流負載電路，多個電流負載電路中的每一個通過多條子參考線中對應的一條子參考線，與參考元件連接，以及電流電壓轉換電路，電流電壓轉換電路將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的一條子參考線的電位，以及其中，由從第一參考電路中輸出的參考電壓控制在多個參考電壓設置電路中的一個參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
16.一種產生用于從多個存儲單元中的一個存儲單元中讀取數據的參考電壓的參考電路，所述的參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個包括多個電流負載電路，多個電流負載電路中的每一個通過多條子參考線中對應的一條子參考線，與參考元件連接，以及電流電壓轉換電路，電流電壓轉換電路將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的子參考線的電位的參考電壓，其中，由從多個參考電壓設置電路中的一個參考電壓設置電路中輸出的參考電壓，控制在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
17.根據權利要求16所述的參考電路，其特征在于多個電流電壓轉換電路中的每一個包括參考電流分割部分，參考電流分割部分用于將多條子參考線連接到參考元件、或者使多條子參考線與參考元件分開。
18.根據權利要求17所述的參考電路，其特征在于多個參考電流分割部分中的每一個包括多個NMOS晶體管，以及多個NMOS晶體管中的每一個包括柵極、以及與柵極連接的源極。
19.根據權利要求18所述的參考電路，其特征在于多個NMOS晶體管中的每一個與多個電流負載電路中對應的電流負載電路連接，以及依據與對應的NMOS晶體管連接的電流負載電路的電流提供能力，多個NMOS晶體管中的每一個的電流提供能力是不同的。
20.根據權利要求19所述的參考電路，其特征在于當多個NMOS晶體管中的每一個的電流提供能力越高時，與所述的NMOS晶體管連接的電流負載電路的電流提供能力越低；并且當多個NMOS晶體管中的每一個的電流提供能力越低時，與所述的NMOS晶體管連接的電流負載電路的電流提供能力越高。
21.根據權利要求16所述的參考電路，其特征在于參考元件具有與多個存儲單元中的每一個的結構大體相同的結構。
22.根據權利要求16所述的參考電路，其特征在于多個電流負載電路中的每一個包括PMOS晶體管。
23.根據權利要求22所述的參考電路，其特征在于在多個參考電壓設置電路中的一個參考電壓設置電路包括的、多個電流負載電路中的一個電流負載電路的PMOS晶體管與在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個電流負載電路中的一個電流負載電路的PMOS晶體管進行電流鏡像連接。
24.一種產生用于從多個存儲單元中的一個存儲單元中讀取數據的參考電壓的參考電路，所述的參考電路包括第一參考電路；以及第二參考電路，其中，第一參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個包括多個電流負載電路，多個電流負載電路中的每一個通過在多條子參考線中對應的一條子參考線，與參考元件連接，以及電流電壓轉換電路，電流電壓轉換電路將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的一條子參考線的電位的參考電壓，其中，由從多個參考電壓設置電路中的一個參考電壓設置電路中輸出的參考電壓控制在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力，其中，第二參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個包括多個電流負載電路，多個電流負載電路中的每一個通過多條子參考線中對應的一條子參考線，與參考元件連接，以及電流電壓轉換電路，所述的電流電壓轉換電路將流經多條子參考線中的一條子參考線的電流轉換為用于表示所述的一條子參考線的電位的參考電壓，以及其中，由從第一參考電路中輸出的參考電壓控制在第二參考電流的多個參考電壓設置電路中的參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
25.一種半導體存儲裝置，包括存儲單元陣列，存儲單元陣列包括多個存儲單元；以及讀取電路，讀取電路用于從多個存儲單元中的一個存儲單元中讀取數據，其中，讀取電路包括多個分割讀出電路，多個分割讀出電路中的每一個通過多條讀出線與所述的一個存儲單元連接；以及電流電壓轉換電路，電流電壓轉換電路將流經多條讀出線中每一條的電流轉換為用于表示多條讀出線的電位的讀出電壓，其中，多個分割讀出電路包括電流負載電路，電流負載電路通過多條讀出線中對應的讀出線向所述的一個存儲單元提供電流；以及讀出放大器，讀出放大器用于讀出在對應的讀出線的電位和多條參考線中的對應的參考線的電位之間的電位差，以及其中，在多個分割讀出電路中的至少一個分割讀出電路中包括的電流負載電路具有與在多個分割讀出電路中的另一讀出電路中包括的電流負載電路的電流提供能力不同的電流提供能力。
26.根據權利要求25所述的半導體存儲裝置，其特征在于多個存儲單元中的每一個是多值存儲單元。
27.一種半導體存儲裝置，包括存儲單元陣列，存儲單元陣列包括多個存儲單元；以及參考電路，參考電路產生用于從多個存儲單元中的一個存儲單元中讀取數據的參考電壓，其中，參考電路包括多個參考電壓設置電路，多個參考電壓設置電路中的每一個包括多個電流負載電路，多個電流負載電路中的每一個通過在多條子參考線中對應的一條子參考線與參考元件連接，以及電流電壓轉換電路，電流電壓轉換電路將流經多條子參考線中的一條子參考線的電流轉換為所述的一條子參考線的電位，以及其中，由從多個參考電壓設置中一個參考電壓設置電路輸出的參考電壓控制在多個參考電壓設置電路中的另一參考電壓設置電路中包括的、多個電流負載電路中的至少一個的電流提供能力。
全文摘要
一種讀取電路，用于從多個存儲單元中的一個存儲單元中讀取數據，讀取電路包括多個分割讀出電路，多個分割讀出電路中的每一個通過多條讀出線中對應的一條讀出線與所述的一個存儲單元連接；以及電流電壓轉換電路，用于將流經每一條讀出線的電流轉換為表示對應的讀出線的電位的讀出電壓。每一個分割讀出電路包括電流負載電路，用于通過對應的讀出線向所述的一個存儲單元提供電流；以及讀出放大器，用于讀出對應的讀出線和多條參考線中對應的參考線之間的電位差。在至少一個分割讀出電路包括的電流負載電路具有與在另一分割讀出電路中包括的電流負載電路的電流提供能力不同的電流提供能力。
文檔編號G11C16/04GK1477640SQ0315236
公開日2004年2月25日 申請日期2003年7月30日 優(yōu)先權日2002年7月30日
發(fā)明者森康通, 吉本貴彥, 安西伸介, 野島武, 介, 彥 申請人:夏普株式會社