專利名稱：半導(dǎo)體存儲(chǔ)器件與冗余判斷方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體存儲(chǔ)器件的冗余判斷單元中降低電流消耗，尤其是在使用靜態(tài)型冗余判斷單元時(shí)減少電流消耗。
背景技術(shù)：
通常，對(duì)于更細(xì)線條的電路設(shè)計(jì)和大容量的半導(dǎo)體存儲(chǔ)器件的需求已日益加速。然而，伴隨著更細(xì)線條的電路設(shè)計(jì)，在圖形版面上因顆粒等引起缺陷的出現(xiàn)幾率增大，而隨著容量的增大掩模板尺寸增大，也增大了發(fā)生缺陷的幾率，因而總體上說(shuō)來(lái)，已觀察到一種趨勢(shì)，即存儲(chǔ)單元中的缺陷數(shù)在增加。因此，已觀察到由于缺陷引起性能失效，待補(bǔ)救的故障存儲(chǔ)單元數(shù)目在增加。隨著故障存儲(chǔ)單元數(shù)目的增加，用輔助存儲(chǔ)單元代替故障存儲(chǔ)單元的冗余判斷電路數(shù)在增加，從而使冗余判斷運(yùn)算引起的電流消耗也在增大。由于對(duì)存儲(chǔ)單元每進(jìn)行一次存取操作就執(zhí)行判斷運(yùn)算，因此要求降低冗余判斷運(yùn)算引起的電流消耗。
此外，在最近急劇發(fā)展的便攜式設(shè)備技術(shù)領(lǐng)域中，隨著便攜式設(shè)備添加的功能增多，需要大容量的半導(dǎo)體存儲(chǔ)器件，考慮到存儲(chǔ)單元結(jié)構(gòu)的高集成度，因而采用了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(此后稱為DRAM)。裝在便攜式設(shè)備中的DRAM已進(jìn)行了刷新操作，如自刷新操作等，即使在待機(jī)時(shí)的非存取期間。這里，關(guān)于刷新操作時(shí)的電流消耗，除了選擇存儲(chǔ)單元以及存儲(chǔ)單元內(nèi)核區(qū)的操作如存儲(chǔ)單元數(shù)據(jù)的放大外，冗余判斷電路執(zhí)行的判斷操作要占據(jù)一大部分外圍電路的工作。因此，對(duì)于如便攜式電話或數(shù)碼相機(jī)、長(zhǎng)時(shí)間處于待機(jī)狀態(tài)的便攜式設(shè)備，在用電池供電時(shí)要提高連續(xù)使用時(shí)間的性能，采取降低待機(jī)狀態(tài)的電流消耗是十分必要的。因此降低半導(dǎo)體存儲(chǔ)器件如DRAM等刷新操作時(shí)冗余判斷操作的電流消耗是極其重要的。
為適應(yīng)降低上述冗余判斷操作電流消耗的要求，在圖9所示相應(yīng)于日本專利公開5-252998號(hào)的第一現(xiàn)有技術(shù)中，當(dāng)電源接通時(shí)，通電信號(hào)PON取低電平。當(dāng)熔絲603被切斷時(shí)，寄存電路604的輸出取高電平，p溝道晶體管608、609和610接通，從而由冗余地址判斷電路300實(shí)現(xiàn)的冗余判斷功能起作用。當(dāng)熔絲603未被切斷時(shí)，寄存電路604的輸出取為低電平，三個(gè)p溝道晶體管608、609和610關(guān)閉，使冗余地址判斷電路300不工作。當(dāng)不存在故障存儲(chǔ)單元或不使用輔助存儲(chǔ)單元時(shí)，因冗余地址判斷電路300停止工作而使電流消耗降低。
此外，如第二現(xiàn)有技術(shù)那樣，圖10表示日本專利公開3-307898號(hào)公開的比較/選擇單元。故障存儲(chǔ)單元地址存于比較/選擇電路100的熔絲F110-Fn20中是由切斷熔絲來(lái)實(shí)現(xiàn)的，在相應(yīng)的輸入地址碼A1-An位或其補(bǔ)碼A1b-Anb中相應(yīng)于“1”位。在某一時(shí)刻，與故障存儲(chǔ)單元地址相符的輸入地址碼輸入比較/選擇電路100，柵極接收到“1”位信號(hào)，與待通電的晶體管Q110-Qn20相連的熔絲都被切斷，使得來(lái)自驅(qū)動(dòng)脈沖電源電路120的驅(qū)動(dòng)電壓保持在輸出節(jié)點(diǎn)N100的值。當(dāng)輸入地址碼與故障存儲(chǔ)單元地址不符時(shí)，由于至少存在一個(gè)晶體管與未被切斷的熔絲相連，并且柵極接收到“1”位信號(hào)，輸出節(jié)點(diǎn)N100的電位遂降至地電位。通過(guò)驅(qū)動(dòng)脈沖電源電路120的熔絲F100和晶體管Q100來(lái)為輸出節(jié)點(diǎn)N100供給驅(qū)動(dòng)電壓。然而，對(duì)于剩余的比較/選擇電路100，熔絲F100被切斷，這樣就停止產(chǎn)生流入輸出節(jié)點(diǎn)N100的電流，從而可節(jié)省功耗。
此外，在便攜式設(shè)備中，必須盡量降低待機(jī)期間的電流消耗。因此，對(duì)于用于操作的DRAM，已提出了幾種方法來(lái)盡量降低刷新操作產(chǎn)生的電流消耗，因?yàn)檫@是待機(jī)期間引起電流消耗的主要因素。用所謂的刷新冗余來(lái)減少故障存儲(chǔ)單元就是這樣的措施之一。
圖11和圖12表示了刷新冗余的概念。在圖11中，示意表示了半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元內(nèi)核區(qū)1000。存儲(chǔ)單元內(nèi)核區(qū)1000由存儲(chǔ)單元陣列部分1100和輔助存儲(chǔ)單元陣列部分1200構(gòu)成。在存儲(chǔ)單元陣列部分1100中，存儲(chǔ)單元(MC0-MC2等)都排列在字線WL0-WLn與位線BL0-BLn的交點(diǎn)處。在輔助存儲(chǔ)單元陣列部分1200中，冗余存儲(chǔ)單元(SMC0等)都排列在冗余字線SWL0-SWLm與冗余位線SBL0-SBLn的交點(diǎn)處。
此外，圖12示意表示了用存儲(chǔ)單元(MC0-MC2等)數(shù)據(jù)保持時(shí)間tREF作參數(shù)的存儲(chǔ)單元分布特性。用數(shù)據(jù)保持時(shí)間t1(tREF＝t1)作為數(shù)據(jù)保持特性的下限值，數(shù)據(jù)保持時(shí)間tREF大于下限值的存儲(chǔ)單元(MC0等)構(gòu)成正常存儲(chǔ)單元。數(shù)據(jù)保持時(shí)間tREF小于下限值t1而達(dá)到最低限值t0(一般DRAM的下限值)的存儲(chǔ)單元(MC2等)構(gòu)成具有故障tREF特性的存儲(chǔ)單元。數(shù)據(jù)保持時(shí)間t REF等于或小于最低限值t0的存儲(chǔ)單元(MC1等)包括，如圖11所示，因版面缺陷如未與字線WL1連接而致的不可存取存儲(chǔ)單元以及那些禁止存取存儲(chǔ)單元(MC1等)。
在存儲(chǔ)單元中，由于儲(chǔ)存在存儲(chǔ)單元電容器中的電荷在數(shù)據(jù)保持時(shí)間內(nèi)降至參考電壓以下時(shí)，數(shù)據(jù)消失，所以必須使刷新周期取在數(shù)據(jù)保持時(shí)間tREF以內(nèi)。因此，數(shù)據(jù)保持特性等于或小于數(shù)據(jù)保持時(shí)間tREF下限值t0的存儲(chǔ)單元(MC1、MC2等)處理為故障元。近來(lái)，DRAM已被用于便攜式設(shè)備，降低待機(jī)期間電流消耗的要求在急劇增長(zhǎng)。鑒于這種情況，因?yàn)楸仨毥档蛨?zhí)行刷新操作時(shí)的電流消耗，這是待機(jī)期間構(gòu)成電流消耗的主要因素，已要求比常規(guī)技術(shù)有較長(zhǎng)的刷新周期，因此，采取了嚴(yán)格的規(guī)范，對(duì)于通常的DRAM應(yīng)用，數(shù)據(jù)保持時(shí)間tREF的下限值取為下限值t1而非最低限值t0。
因此，在通常的DRAM應(yīng)用中已判斷為正常元的存儲(chǔ)單元(MC2等)被判斷為故障元就導(dǎo)致了成品率下降。刷新冗余是防止這種成品率下降的一種方法。一般用輔助存儲(chǔ)單元補(bǔ)救故障存儲(chǔ)單元是針對(duì)禁止存取存儲(chǔ)單元(MC1等)的，其中字線WL1可變更為冗余字線SWL0，如圖11所示。除了上述以外，刷新冗余的目的也在于將具有故障數(shù)據(jù)保持特性的存儲(chǔ)單元變更為冗余存儲(chǔ)單元。在存儲(chǔ)單元陣列部分1100，存儲(chǔ)單元(MC2等)分布在任意位置，各自的字線WL2、WLk、WLn可被變更為冗余字線SWL1、SWL2、SWLm。刷新冗余提高了DRAM的成品率，其刷新周期長(zhǎng)，使待機(jī)期間的電流消耗降低。
采用刷新冗余，除了用輔助存儲(chǔ)單元補(bǔ)救禁止存取存儲(chǔ)單元(MC1等)外，也補(bǔ)救了廣泛分布在存儲(chǔ)單元陣列部分1100中的具有故障數(shù)據(jù)保持特性的存儲(chǔ)單元(MC2等)，因此，比通常的DRAM需要較大數(shù)量的冗余判斷電路。從這一方面也要求降低冗余判斷電路的電流消耗。
在現(xiàn)有技術(shù)中，只當(dāng)使用輔助存儲(chǔ)單元時(shí)才用冗余判斷電路執(zhí)行冗余判斷操作，這就降低了不用輔助存儲(chǔ)單元進(jìn)行補(bǔ)救時(shí)冗余判斷電路的電流消耗。然而，現(xiàn)有技術(shù)有一缺點(diǎn)，其降低電流消耗的效果是不充分的。尤其是用在如便攜式設(shè)備中的DRAM，必須使待機(jī)電流降至極低，故必須大幅度降低在刷新操作時(shí)冗余判斷電路的電流消耗。然而，現(xiàn)有技術(shù)不足以應(yīng)付這種情況，并引起了幾個(gè)問題。更具體地講，有下面的問題。
在日本專利公開3-252998號(hào)中，當(dāng)不存在故障存儲(chǔ)單元和不使用輔助存儲(chǔ)單元時(shí)要防止熔絲603被切斷，可停止冗余地址判斷電路300的工作來(lái)降低電流消耗。然而，熔絲603只表示判斷半導(dǎo)體存儲(chǔ)器件是否使用輔助存儲(chǔ)單元，這樣，當(dāng)使用輔助存儲(chǔ)單元時(shí)，熔絲603被切斷，冗余地址判斷電路300工作。因此，當(dāng)存在多個(gè)輔助存儲(chǔ)單元，且使用其任一個(gè)時(shí)，所有的冗余地址判斷電路300都工作，使得不用的和不必工作的冗余地址判斷電路300也工作。因此，就引起了一個(gè)問題，由于不需要的電路在工作而耗費(fèi)了電流，使得不能充分地達(dá)到降低電流消耗的目的。
而且，使冗余地址判斷電路300停止工作是使來(lái)自行起始觸發(fā)電路的起始信號(hào)傳輸通道中斷來(lái)實(shí)現(xiàn)的。除了上述以外，構(gòu)成冗余判斷目標(biāo)的行地址也輸入冗余地址判斷電路300。無(wú)論有無(wú)來(lái)自行起始觸發(fā)電路的起始信號(hào)，行地址都輸入冗余地址判斷電路300，因此有可能根據(jù)行地址的跳變來(lái)驅(qū)動(dòng)冗余地址判斷電路300的輸入級(jí)。當(dāng)無(wú)論冗余地址判斷電路300是否工作，輸入級(jí)電路都工作時(shí)，由于不需要的電路都在工作而耗費(fèi)電流，這就引起了一個(gè)問題，即不能充分地降低電流消耗。
在日本專利公開5-307898號(hào)中，對(duì)于剩余的比較/選擇電路100，可切斷熔絲F100使電流停止流入輸出節(jié)點(diǎn)N100來(lái)節(jié)省功耗。然而，雖然中斷供給輸出節(jié)點(diǎn)N100驅(qū)動(dòng)電壓的通道可降低輸出節(jié)點(diǎn)N100的充電/放電電流，但不能降低晶體管Q110-Qn20柵極的充電/放電電流對(duì)輸出節(jié)點(diǎn)N100的放電，因而也引起了問題。尤其是，對(duì)每個(gè)地址位必須輸入晶體管Q110-Qn20柵極兩個(gè)補(bǔ)充信號(hào)。而且，還考慮到隨著近來(lái)半導(dǎo)體存儲(chǔ)器件容量的不斷增大，柵極地址位數(shù)增多，晶體管Q110-Qn20的數(shù)目也在增加。因此，與輸出節(jié)點(diǎn)N100相連的晶體管Q110-Qn20的漏端數(shù)也增多，使得加至輸出節(jié)點(diǎn)N100的結(jié)電容增大。而且，此負(fù)載電容必須在預(yù)定時(shí)間內(nèi)至少被一個(gè)晶體管放電，晶體管Q110-Qn20要有足夠的驅(qū)動(dòng)能力，因而不可避免地要增大晶體管的尺寸。由上述可知，加至輸出節(jié)點(diǎn)N100的結(jié)電容增大。而且，柵極電容也增大，這就引起了一個(gè)問題，即在驅(qū)動(dòng)晶體管Q110-Qn20時(shí)的柵極充電/放電電流增大，因而產(chǎn)生了問題。
此外，在日本專利公開5-307898號(hào)中公開的比較/選擇單元，對(duì)輸出節(jié)點(diǎn)N100預(yù)加一驅(qū)動(dòng)電壓來(lái)對(duì)之預(yù)充電。然后，當(dāng)輸入地址碼與儲(chǔ)存的故障元地址不符時(shí)，切斷熔絲F110-Fn20，輸出節(jié)點(diǎn)N100的驅(qū)動(dòng)電壓則放電。輸出節(jié)點(diǎn)N100的放電通道數(shù)從一個(gè)改變至相應(yīng)于所有輸入地址碼構(gòu)成的位數(shù)的通道數(shù)。因此，根據(jù)放電通道的數(shù)目，輸出節(jié)點(diǎn)N100的放電時(shí)間也不同，這就引起冗余判斷時(shí)間的不規(guī)則。即，預(yù)充電狀態(tài)表示冗余狀態(tài)，必須執(zhí)行動(dòng)態(tài)操作，在此操作中經(jīng)過(guò)放電通道放電后根據(jù)適當(dāng)時(shí)間的Φred來(lái)確定判斷結(jié)果。除了使這個(gè)適當(dāng)時(shí)間與構(gòu)成最大延時(shí)條件的一個(gè)通道放電時(shí)間相匹配，別無(wú)他法。而且，考慮到半導(dǎo)體存儲(chǔ)器件的不規(guī)則而必須計(jì)入預(yù)定時(shí)間的誤差。在執(zhí)行冗余判斷前，這些操作必須有一段不希望有的時(shí)間，從快速工作的觀點(diǎn)來(lái)看，這又是一個(gè)問題。因此，希望冗余判斷電路的低電流消耗是基于靜態(tài)邏輯操作，靜態(tài)邏輯操作可在固定的時(shí)間進(jìn)行操作，并以最短的時(shí)間完成冗余判斷。
再者，在刷新操作時(shí)降低功耗是由刷新冗余來(lái)實(shí)現(xiàn)的。然而，為實(shí)現(xiàn)刷新冗余，必須有大量的輔助存儲(chǔ)單元和大量的冗余判斷電路。而且，使用所有這些輔助存儲(chǔ)單元和冗余判斷電路的情形是少有的。因此，只有冗余判斷電路工作而大量的輔助存儲(chǔ)單元保持不使用，這樣就引起一個(gè)問題，即增加了因這些電路的工作而產(chǎn)生的不希望的電流消耗。
例如，在128兆位的同步型DRAM中(此后稱為“SDRAM”)，輔助存儲(chǔ)單元有256個(gè)單元。這里，通常，存儲(chǔ)單元陣列部分1100是這樣控制的，陣列部分1100被分成多個(gè)存儲(chǔ)單元塊，輔助存儲(chǔ)單元的256個(gè)單元和冗余判斷電路也分布在各個(gè)存儲(chǔ)單元塊中。因此，冗余判斷是對(duì)各個(gè)存儲(chǔ)單元塊進(jìn)行的。另一方面，具有故障特性的存儲(chǔ)單元(MC2等)和故障元(MC1等)的分布與各個(gè)存儲(chǔ)單元塊無(wú)關(guān)。因此，用輔助存儲(chǔ)單元對(duì)故障存儲(chǔ)單元作一般補(bǔ)救時(shí)，很少使用所有的輔助存儲(chǔ)單元。即，在制作程序安裝的初始階段平均使用率約50％。這意味著冗余判斷電路的128個(gè)單在執(zhí)行不希望的電路操作，這樣就引起了一個(gè)問題，即耗費(fèi)了大量的電流。
此外，隨著制作過(guò)程優(yōu)化的進(jìn)展使成品率提高，輔助存儲(chǔ)單元的使用率降低，這樣就引起了一個(gè)問題，即進(jìn)一步加速了冗余判斷電路不希望的工作所引起的電流消耗增長(zhǎng)。

發(fā)明內(nèi)容
已作出本發(fā)明來(lái)解決現(xiàn)有技術(shù)的上述問題，本發(fā)明的目的是提供一種半導(dǎo)體存儲(chǔ)器件和冗余判斷方法，可降低執(zhí)行靜態(tài)冗余判斷操作時(shí)的電流消耗。
為達(dá)到上述目的，根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體存儲(chǔ)器件，它包含至少一個(gè)冗余判斷電路，此冗余判斷電路包括冗余設(shè)置部分，設(shè)置有無(wú)代替輔助存儲(chǔ)單元；多個(gè)比較部分，將輸入地址信息與每一位要代替的輔助存儲(chǔ)單元的冗余地址信息根據(jù)組合邏輯電路構(gòu)成的異或控制進(jìn)行逐位比較邏輯合成部分，由組合邏輯電路對(duì)比較部分的輸出進(jìn)行邏輯操作，并判斷地址信息與冗余地址信息的一致/不一致；邏輯固定部分，它至少將比較部分的一個(gè)輸出信號(hào)固定為預(yù)定的邏輯電平，其中根據(jù)冗余設(shè)置部分的非冗余設(shè)置信號(hào)表示無(wú)代替設(shè)置，使比較部分不啟動(dòng)而致比較操作停止，邏輯固定部分啟動(dòng)。
在根據(jù)本發(fā)明一個(gè)方面的半導(dǎo)體存儲(chǔ)器件冗余判斷方法中，一旦對(duì)預(yù)定地址的存儲(chǔ)單元設(shè)置為有代替的輔助存儲(chǔ)單元，就根據(jù)組合邏輯構(gòu)成的異或控制，對(duì)輸入的地址信息與待變更的輔助存儲(chǔ)單元的冗余地址信息彼此進(jìn)行逐位比較，由比較操作得到的比較結(jié)果根據(jù)組合邏輯進(jìn)行邏輯操作，并判斷地址信息與冗余地址信息的一致/不一致，于是實(shí)現(xiàn)冗余判斷是否變更為輔助存儲(chǔ)單元，而一旦對(duì)預(yù)定值設(shè)置為無(wú)代替，比較操作停止，至少有一個(gè)比較結(jié)果取為預(yù)定值，這樣就得到無(wú)代替輔助存儲(chǔ)單元的冗余判斷結(jié)果。
這里，非冗余設(shè)置信號(hào)是來(lái)自冗余設(shè)置部分的信號(hào)，也是預(yù)定地址的存儲(chǔ)單元不為輔助存儲(chǔ)單元代替的啟動(dòng)信號(hào)。啟動(dòng)狀態(tài)的信號(hào)電平可由高邏輯電平信號(hào)的正邏輯也可由低邏輯電平信號(hào)的負(fù)邏輯來(lái)構(gòu)成。
因此，對(duì)于冗余判斷單元如冗余判斷電路或冗余判斷方法，執(zhí)行冗余判斷來(lái)識(shí)別地址信息與冗余地址信息的一致，這樣，用組合邏輯電路或其他組合邏輯電路執(zhí)行異或控制來(lái)對(duì)地址信息與冗余地址信息進(jìn)行逐位比較操作，然后，用組合邏輯電路或其他組合邏輯電路對(duì)比較結(jié)果進(jìn)行邏輯操作，由此可以靜態(tài)的方式進(jìn)行冗余判斷，當(dāng)因非冗余設(shè)置信號(hào)等而置于無(wú)代替輔助存儲(chǔ)單元時(shí)，每個(gè)冗余判斷單元的比較單元如比較部分或比較處理過(guò)程各自都不啟動(dòng)，使冗余判斷操作前級(jí)的比較操作停止。
因此，對(duì)每個(gè)冗余判斷單元，比較單元如比較部分或比較處理過(guò)程，和后級(jí)的邏輯合成部分或邏輯合成單元如一致/不一致的判斷處理過(guò)程都被停止，這樣就可降低不希望的電流消耗。
同時(shí)，在停止操作的冗余判斷單元中，至少其一個(gè)比較結(jié)果被固定為預(yù)定值如預(yù)定的邏輯電平值，于是由此冗余判斷單元輸出表示不一致的判斷結(jié)果。這里，為使比較結(jié)果固定為預(yù)定的邏輯電平，提供至少一個(gè)邏輯固定單元如邏輯固定部分或設(shè)置處理過(guò)程就足夠了。即使當(dāng)比較單元的操作停止時(shí)，由于只須最少的邏輯固定單元，可得到表示“不一致”的冗余判斷，這樣就可使邏輯固定單元的操作引起的電流消耗降低至必須的最低值。
在半導(dǎo)體存儲(chǔ)器件中，存在多個(gè)輔助存儲(chǔ)單元，它們單獨(dú)受到各個(gè)不同的冗余判斷單元的代替控制，只有受到代替設(shè)置的冗余判斷單元能夠運(yùn)行，這樣就可使冗余判斷操作引起的電流消耗降低至必須的最低值。
由于各個(gè)比較單元也是由組合邏輯電路等構(gòu)成的，與現(xiàn)有技術(shù)的動(dòng)態(tài)型結(jié)構(gòu)不同，各位地址信息輸入端的輸入負(fù)載小。地址信息跳變引起的輸入負(fù)載驅(qū)動(dòng)電流也小，因而可提高由限制待運(yùn)行的冗余判斷單元而引起的降低電流消耗的效果。
在用于便攜式設(shè)備的DRAM等中，可降低刷新操作期間冗余判斷單元引起的電流消耗而使待機(jī)電流降至某種限度，這樣就可提高用電池供電時(shí)的連續(xù)使用時(shí)間性能。
當(dāng)半導(dǎo)體存儲(chǔ)器件備有刷新冗余功能時(shí)，半導(dǎo)體存儲(chǔ)器件配備了比常用的DRAM等多的冗余判斷單元。在此情況下，不希望的冗余判斷單元的運(yùn)行也可被停止，因此，除了降低用刷新冗余功能進(jìn)行刷新操作時(shí)引起的電流消耗外，也可降低冗余判斷引起的電流消耗。待機(jī)期間的電流消耗可更降低，使得用電池供電時(shí)的連續(xù)使用時(shí)間性能可進(jìn)一步提高。
此外，隨著制作過(guò)程優(yōu)化的進(jìn)展使輔助存儲(chǔ)單元的使用率下降，冗余判斷的頻率降低，使得不希望的冗余判斷單元數(shù)增多。由于這些冗余判斷單元的運(yùn)行可單獨(dú)停止，就可隨著輔助存儲(chǔ)單元的使用率而有效地降低半導(dǎo)體存儲(chǔ)器件的電流消耗。
而且，根據(jù)本發(fā)明的另一方面，提供了一種至少包含一個(gè)冗余判斷電路的半導(dǎo)體存儲(chǔ)器件，其冗余判斷電路包括冗余設(shè)置部分，其中設(shè)置了有無(wú)代替輔助存儲(chǔ)單元；多個(gè)比較部分，它根據(jù)組合邏輯電路構(gòu)成的異或控制對(duì)輸入的地址信息與要代替為輔助存儲(chǔ)單元的冗余地址信息進(jìn)行逐位比較；邏輯合成部分，它由組合邏輯電路對(duì)比較部分的輸出信號(hào)進(jìn)行邏輯操作，并判斷地址信息與冗余地址信息的一致/不一致；輸入設(shè)置部分，對(duì)至少一個(gè)比較部分提供預(yù)定邏輯電平的輸入信號(hào)來(lái)代替各個(gè)地址信息的位信號(hào)，其中根據(jù)冗余設(shè)置部分設(shè)置的表示無(wú)代替的非冗余設(shè)置信號(hào)，輸入設(shè)置部分啟動(dòng)。
在根據(jù)本發(fā)明另一方面的半導(dǎo)體存儲(chǔ)器件的冗余判斷方法中，一旦對(duì)預(yù)定地址的存儲(chǔ)單元設(shè)置為有代替輔助存儲(chǔ)單元，根據(jù)組合邏輯構(gòu)成的異或控制對(duì)輸入的地址信息與要代替為輔助存儲(chǔ)單元的冗余地址信息彼此進(jìn)行逐位比較，對(duì)比較操作得到的比較結(jié)果根據(jù)組合邏輯進(jìn)行邏輯操作，并判斷地址信息與冗余地址信息的一致/不一致，從而執(zhí)行冗余判斷是否變更為輔助存儲(chǔ)單元，一旦設(shè)置為無(wú)代替，地址信息取為預(yù)定值，于是得到無(wú)代替為輔助存儲(chǔ)單元的冗余判斷結(jié)果。
因此，對(duì)于冗余判斷單元如冗余判斷電路或冗余判斷方法，其中冗余判斷對(duì)地址信息與冗余地址信息作出一致判斷，這樣，用組合邏輯電路或其他組合邏輯電路執(zhí)行異或控制來(lái)對(duì)地址信息和冗余地址信息逐位進(jìn)行比較操作，然后，用組合邏輯電路或其他組合邏輯電路對(duì)比較結(jié)果進(jìn)行邏輯操作，由此可以靜態(tài)方式進(jìn)行冗余判斷，當(dāng)因非冗余設(shè)置信號(hào)等設(shè)置為無(wú)代替輔助存儲(chǔ)單元且不必進(jìn)行冗余判斷時(shí)，輸入每個(gè)冗余判斷單元的至少一個(gè)比較單元如比較部分或比較處理過(guò)程的地址信息中斷。于是，至少啟動(dòng)一個(gè)輸入設(shè)置單元如輸入設(shè)置部分、輸入設(shè)置處理過(guò)程或預(yù)定值提供過(guò)程，而取預(yù)定值如預(yù)定邏輯電平等來(lái)代替地址信息的各個(gè)位信號(hào)。
因此，由于地址信息各個(gè)位信號(hào)的邏輯電平被固定，每個(gè)冗余判斷單元的操作，從比較單元的操作至后級(jí)的邏輯合成單元如邏輯合成部分或一致/不一致判斷過(guò)程的操作都被停止，這樣就可降低不希望的電流消耗。
這里，一旦所有的比較單元都配有輸入設(shè)置部分，各個(gè)地址信息的位信號(hào)都不連接比較單元的輸入負(fù)載，因此，對(duì)地址信息的跳變不消耗驅(qū)動(dòng)電流。而且，為得到不一致的比較結(jié)果，無(wú)須將所有比較單元的輸入固定為預(yù)定值如預(yù)定的邏輯電平等。即，如果至少配備了一個(gè)輸入設(shè)置單元，就足夠?qū)χ辽僖晃恍盘?hào)得到不一致的比較結(jié)果，由此可使輸入設(shè)置單元引起的電流消耗降至必須的最低值。
在半導(dǎo)體存儲(chǔ)器件中存在多個(gè)輔助存儲(chǔ)單元，它們各自受到各個(gè)不同的冗余判斷單元的代替控制，只有受到變更設(shè)置的冗余判斷單元可以運(yùn)行，使得冗余判斷操作的電流消耗可降至必須的最低值。
由于各個(gè)比較單元也是由組合邏輯電路等構(gòu)成的，不同于現(xiàn)有技術(shù)的動(dòng)態(tài)型結(jié)構(gòu)，地址信息各位信號(hào)輸入端的輸入負(fù)載小。因地址信息跳變引起的輸入負(fù)載驅(qū)動(dòng)電流也小，因而可提高由限制待運(yùn)行的冗余判斷單元而引起的降低電流消耗的效果。
此外，對(duì)于用作無(wú)代替輔助存儲(chǔ)單元的冗余判斷單元，由于輸入設(shè)置單元，地址信息的輸入中斷并被置于預(yù)定邏輯電平等來(lái)代替地址信息的各個(gè)位信號(hào)，因此，地址信息不輸入比較單元。
所以，即使在地址信息改變時(shí)，不執(zhí)行冗余判斷的冗余判斷單元輸入級(jí)的比較單元不工作，因而可降低不希望的電流消耗。
在用于便攜式設(shè)備的DRAM等中，在刷新操作期間降低冗余判斷單元引起的電流消耗可使待機(jī)電流降至某一限度，這樣就可提高用電池供電時(shí)的連續(xù)使用時(shí)間性能。
當(dāng)半導(dǎo)體存儲(chǔ)器件備有刷新冗余功能時(shí)，半導(dǎo)體存儲(chǔ)器件比通常的DRAM配有更多的冗余判斷單元。對(duì)此情形，不希望的冗余判斷單元也可停止工作，因此，除了用刷新冗余功能來(lái)降低進(jìn)行刷新操作時(shí)引起的電流消耗外，也可降低冗余判斷引起的電流消耗。待機(jī)期間的電流消耗也可降低，使得電池供電時(shí)的連續(xù)使用時(shí)間性能可進(jìn)一步改善。
此外，隨著制作過(guò)程優(yōu)化的進(jìn)展使輔助存儲(chǔ)單元的使用率下降，冗余判斷的頻率降低，使得不希望的冗余判斷單元數(shù)增多。由于可單獨(dú)停止這些冗余判斷單元的工作，故可按照輔助存儲(chǔ)單元的使用率而有效地降低半導(dǎo)體存儲(chǔ)器件的電流消耗。
由下面的詳細(xì)說(shuō)明結(jié)合附圖將更顯示出本發(fā)明上述的和更多的目的以及新的特點(diǎn)。然而，應(yīng)特別了解的是，附圖只是為了進(jìn)行說(shuō)明而不擬作為本發(fā)明界限的說(shuō)明。


圖1為一結(jié)構(gòu)圖，表示關(guān)于本發(fā)明冗余判斷第一原理的結(jié)構(gòu)。
圖2為一結(jié)構(gòu)圖，表示關(guān)于本發(fā)明冗余判斷第二原理的結(jié)構(gòu)。
圖3為一電路圖，表示比較部分的一個(gè)具體實(shí)例，它將地址信息與冗余地址信息的位信號(hào)進(jìn)行一致比較。
圖4為表示邏輯合成部分一個(gè)具體實(shí)例的電路圖。
圖5為表示第一實(shí)施方式冗余判斷電路的電路圖。
圖6為表示第一實(shí)施方式冗余判斷電路的一個(gè)具體實(shí)例的電路圖。
圖7為表示第二實(shí)施方式冗余判斷電路的電路圖。
圖8為表示第二實(shí)施方式冗余判斷電路的一個(gè)具體實(shí)例的電路圖。
圖9為表示第一現(xiàn)有技術(shù)的電路圖。
圖10為表示第二現(xiàn)有技術(shù)的電路圖。
圖11為表示字線冗余度的示意圖。
圖12為表示存儲(chǔ)單元數(shù)據(jù)保持時(shí)間特性的分布圖。
具體實(shí)施例方式
下面將結(jié)合附圖，對(duì)具體描述本發(fā)明半導(dǎo)體存儲(chǔ)器件及其冗余判斷方法的實(shí)施方式加以詳細(xì)說(shuō)明。
圖1為說(shuō)明第一原理的結(jié)構(gòu)圖。半導(dǎo)體存儲(chǔ)器件包含存儲(chǔ)單元陣列8和多個(gè)冗余判斷單元1，例如冗余判斷電路或冗余判斷方法，它們共同選擇提供給存儲(chǔ)單元陣列8的輔助存儲(chǔ)單元作為各個(gè)預(yù)定數(shù)目的塊，其中每個(gè)塊的輔助存儲(chǔ)單元是由選擇信號(hào)ROM0、ROM1等來(lái)選擇的。
每個(gè)冗余判斷單元1配有比較單元3，它是由組合邏輯電路或其它組合邏輯電路構(gòu)成的。在每個(gè)比較單元3中，根據(jù)異或控制對(duì)構(gòu)成地址信息的位信號(hào)Add0-n與構(gòu)成冗余地址信息的位信號(hào)AR0-n彼此逐位(Add0和AR0、Add1和AR1、Addn和ARn等)進(jìn)行比較。然后，由采用組合邏輯電路或其它組合邏輯電路的邏輯合成單元7對(duì)比較結(jié)果E0-n進(jìn)行邏輯處理，使之輸出選擇信號(hào)ROM0、ROM1等。
這里，每個(gè)比較單元3都配有啟動(dòng)部分EN，比較單元3的啟動(dòng)狀態(tài)由非冗余設(shè)置信號(hào)Jdg來(lái)控制。即，例如，當(dāng)對(duì)輔助存儲(chǔ)單元未完成變更設(shè)置時(shí)，非冗余設(shè)置信號(hào)Jdg被置于高邏輯電平。由于啟動(dòng)部分EN是依照反相邏輯控制的，每個(gè)比較單元3都不啟動(dòng)，其操作停止。
再者，各個(gè)比較結(jié)果E0-n連接提供有至啟動(dòng)部分EN的邏輯固定單元5，邏輯固定單元5的啟動(dòng)狀態(tài)也受非冗余設(shè)置信號(hào)Jdg控制，其方式與比較單元3相同。邏輯固定單元5由高邏輯電平的非冗余設(shè)置信號(hào)Jdg來(lái)啟動(dòng)，各個(gè)比較結(jié)果E0-n被固定為預(yù)定值，如預(yù)定的邏輯電平等。這個(gè)預(yù)定的邏輯電平等是指示比較結(jié)果E0-n不一致的值，因此，邏輯合成部分7識(shí)別地址信息與冗余地址信息彼此不一致。這里，一致判斷必須是構(gòu)成地址信息的全部位信號(hào)與冗余地址信息的各個(gè)位信號(hào)相符。因此，至少將比較結(jié)果E0-n中的1位固定為預(yù)定邏輯電平，就可從邏輯合成部分7得到不一致判斷。即對(duì)邏輯固定單元5提供比較結(jié)果E0-n至少一位就足夠了。
這里，非冗余設(shè)置信號(hào)Jdg是冗余設(shè)置單元例如冗余設(shè)置部分或提供給每個(gè)冗余判斷單元1的冗余設(shè)置過(guò)程(圖中未示出)輸出的信號(hào)。因此，當(dāng)半導(dǎo)體存儲(chǔ)器件包含多個(gè)冗余判斷單元1時(shí)，就存在多個(gè)受到各個(gè)冗余判斷單元1變更控制的輔助存儲(chǔ)單元。然而，同樣在這種情況下，可只讓受到變更控制的冗余判斷單元1進(jìn)行冗余判斷操作，而使不希望的冗余判斷操作停止。
圖2是說(shuō)明第二原理的結(jié)構(gòu)圖。半導(dǎo)體存儲(chǔ)器件包含存儲(chǔ)單元陣列8和多個(gè)冗余判斷單元2，例如冗余判斷電路或冗余判斷方法，它們共同選擇提供給存儲(chǔ)單元陣列8的輔助存儲(chǔ)單元作為各個(gè)預(yù)定數(shù)目的塊，其中每個(gè)塊的輔助存儲(chǔ)單元是由選擇信號(hào)ROM0、ROM1等來(lái)選擇的。
每個(gè)冗余判斷單元2的結(jié)構(gòu)不同于圖1所示的第一原理，比較單元4由組合邏輯電路或其它組合邏輯電路構(gòu)成，它未配有啟動(dòng)部分EN，這樣就總是進(jìn)行比較操作。在第二原理的結(jié)構(gòu)中，代替第一原理結(jié)構(gòu)中使用的邏輯固定單元5，提供輸入設(shè)置單元6作為將地址信息位信號(hào)Add0-n供給至各個(gè)比較單元4的供給通道，并提供設(shè)置單元SET，將提供給各個(gè)比較單元4的預(yù)定值如預(yù)定的邏輯電平等供給各個(gè)輸入設(shè)置單元6。非冗余設(shè)置信號(hào)Jdg提供給設(shè)置單元SET來(lái)控制輸入設(shè)置單元6的輸出。例如，當(dāng)非冗余設(shè)置信號(hào)Jdg取為高邏輯電平時(shí)，預(yù)定的邏輯電平供給各個(gè)比較單元4。由于預(yù)定的邏輯電平等是一個(gè)既不與冗余地址信息的位信號(hào)AR0-n也不與地址信息的位信號(hào)Add0-n一致的值，來(lái)自各個(gè)比較單元4的各個(gè)比較結(jié)果E0-n表示比較不一致，邏輯合成單元7借此識(shí)別地址信息與冗余地址信息彼此不一致。
這里，非冗余設(shè)置信號(hào)Jdg是由冗余設(shè)置單元例如冗余設(shè)置部分或提供給每個(gè)冗余判斷單元2的冗余設(shè)置過(guò)程(圖中未示出)輸出的信號(hào)。因此，當(dāng)半導(dǎo)體存儲(chǔ)器件包含多個(gè)冗余判斷單元2時(shí)，就存在多個(gè)受到各個(gè)冗余判斷單元2變更控制的輔助存儲(chǔ)單元。然而，同樣在這種情況下，可只讓受到變更控制的冗余判斷單元2進(jìn)行冗余判斷操作，從而停止不希望的冗余判斷操作。
下面，根據(jù)第一和第二原理的結(jié)構(gòu)圖來(lái)說(shuō)明第一和第二實(shí)施方式的具體冗余判斷電路。在說(shuō)明第一和第二實(shí)施方式之前，先示出一個(gè)電路組成實(shí)例，由比較單元3、4和作為邏輯合成部分7一個(gè)具體實(shí)例的組合邏輯電路組成。
圖3為一電路實(shí)例，其中比較單元3、4中的異或控制是由組合邏輯電路來(lái)實(shí)現(xiàn)的。由于比較單元3、4是由組合邏輯電路構(gòu)成的，輸出信號(hào)OUT是以靜態(tài)方式受輸入信號(hào)A、B控制的。
輸入信號(hào)A經(jīng)反相門11送至開關(guān)組件S1作為反相信號(hào)，它也經(jīng)反相門I2送至開關(guān)組件S2作為同相信號(hào)。開關(guān)組件S1、S2的另一端連成公用端而輸出一輸出信號(hào)OUT。輸入信號(hào)B作為同相信號(hào)直接控制開關(guān)組件S2的通/斷，信號(hào)B還經(jīng)反相門I3反相成為反相信號(hào)而實(shí)現(xiàn)開關(guān)組件S1的通/斷控制。這里，開關(guān)組件S1、S2的通/斷控制被配置成由正邏輯來(lái)實(shí)現(xiàn)，開關(guān)組件S1、S2因高邏輯電平信號(hào)(H)而導(dǎo)通。
即當(dāng)輸入信號(hào)B為高邏輯電平信號(hào)(H)時(shí)，開關(guān)組件S1斷開，開關(guān)組件S2變?yōu)閷?dǎo)通。由輸入信號(hào)A經(jīng)兩個(gè)反相門I1、I2得到的同相信號(hào)構(gòu)成輸出信號(hào)OUT。當(dāng)輸入信號(hào)A相對(duì)于輸入信號(hào)B的高邏輯電平信號(hào)(H)為低邏輯電平信號(hào)(L)時(shí)，輸出信號(hào)OUT輸出低邏輯電平信號(hào)(L)，因?yàn)楸容^結(jié)果表現(xiàn)為不一致。而當(dāng)輸入信號(hào)A相對(duì)于輸入信號(hào)B的高邏輯電平信號(hào)(H)為高邏輯電平信號(hào)(H)時(shí)，輸出信號(hào)OUT輸出高邏輯電平信號(hào)(H)，因?yàn)楸容^結(jié)果表現(xiàn)為一致。與之對(duì)照，當(dāng)輸入信號(hào)B為低邏輯電平信號(hào)(L)時(shí)，開關(guān)組件S1變?yōu)閷?dǎo)通，由輸入信號(hào)A經(jīng)一個(gè)反相門I1得到的反相信號(hào)則構(gòu)成輸出信號(hào)OUT。當(dāng)輸入信號(hào)A相對(duì)于輸入信號(hào)B的低邏輯電平信號(hào)(L)為低邏輯電平信號(hào)(L)時(shí)，輸出信號(hào)OUT輸出高邏輯電平信號(hào)(H)，因?yàn)楸容^結(jié)果表現(xiàn)為一致。而當(dāng)輸入信號(hào)A相對(duì)于輸入信號(hào)B的低邏輯電平信號(hào)(L)為高邏輯電平信號(hào)(H)后時(shí)，輸出信號(hào)OUT輸出低邏輯電平信號(hào)(L)，因?yàn)楸容^結(jié)果表現(xiàn)為不一致。
圖4表示一個(gè)電路實(shí)例，其中的邏輯合成部分7是由組合邏輯電路構(gòu)成的。由于邏輯合成部分7是由組合邏輯電路構(gòu)成的，輸出信號(hào)ROMi是以靜態(tài)方式受輸入信號(hào)E0-n控制的。
在邏輯合成部分7中，對(duì)來(lái)自各個(gè)比較單元3、4的各個(gè)比較結(jié)果E0-n進(jìn)行邏輯操作，判斷地址信息的各個(gè)位信號(hào)Add0-n是否與冗余地址信息的各個(gè)位信號(hào)AR0-n相符，然后判斷輸入地址信息是否要變更為冗余地址信息。在圖4中，邏輯合成單元7是這樣配置的，當(dāng)所有比較結(jié)果E0-n彼此一致時(shí)，輸出選擇信號(hào)ROMi，將變更指示給輔助存儲(chǔ)單元。即采用邏輯乘作為邏輯操作。雖然原則上邏輯乘可由一個(gè)邏輯門來(lái)實(shí)現(xiàn)，但是構(gòu)成輸入信號(hào)的各個(gè)比較結(jié)果E0-n呈現(xiàn)的數(shù)目相應(yīng)于構(gòu)成地址信息和冗余地址信息的位信號(hào)數(shù)目(0-n)，因此比較結(jié)果E0-n形成了多路輸入。而且，隨著大容量半導(dǎo)體存儲(chǔ)器件需求增長(zhǎng)，構(gòu)成地址信息的位數(shù)也增多，因此觀察到輸入數(shù)目增多的趨勢(shì)。
用一個(gè)邏輯門構(gòu)成多路輸入的邏輯操作使得構(gòu)成電路的晶體管尺寸增大，因而從電流消耗和占用面積的觀點(diǎn)看來(lái)，此邏輯操作是不現(xiàn)實(shí)的。所以，多路輸入的邏輯操作一般是由多級(jí)邏輯門構(gòu)成的。在圖4中采用兩級(jí)邏輯門結(jié)構(gòu)來(lái)實(shí)現(xiàn)邏輯乘操作，部分的邏輯乘操作是由第一邏輯合成部分72來(lái)實(shí)現(xiàn)的，第一邏輯合成部分72每個(gè)都由與非門構(gòu)成，將預(yù)定數(shù)目的比較結(jié)果共同安排為一塊，然后，由或非門構(gòu)成的第二邏輯合成部分73將邏輯操作結(jié)果共同安排，于是得到選擇信號(hào)ROMi。
接著，說(shuō)明冗余判斷電路的一種實(shí)施方式。圖5表示第一實(shí)施方式的冗余判斷電路11。至于提供給相應(yīng)于地址信息和冗余地址信息的各位、執(zhí)行比較處理的部分(圖5中的虛線部分)，雖然所示位信號(hào)Add0的電路構(gòu)成為一典型實(shí)例，無(wú)須說(shuō)，其它的位信號(hào)Add1-n有著同樣的電路構(gòu)成。
每個(gè)比較結(jié)果E0-n都由邏輯合成部分71進(jìn)行“邏輯乘”操作，邏輯合成部分71由第一邏輯合成部分72和第二邏輯合成部分73組成。當(dāng)?shù)刂沸畔⑴c冗余地址信息彼此相符時(shí)，輸出選擇信號(hào)ROMi，它通知相應(yīng)于輸入地址信息的存儲(chǔ)單元變更為輔助存儲(chǔ)單元。
作為其前級(jí)，識(shí)別是否變更為輔助存儲(chǔ)單元(由各個(gè)冗余判斷電路11識(shí)別)的變更設(shè)置保存在冗余設(shè)置部分12中，它提供給各個(gè)冗余判斷電路11。從冗余設(shè)置部分12輸出非冗余設(shè)置信號(hào)Jdg。在執(zhí)行變更設(shè)置時(shí)，輸出低電平的非冗余設(shè)置信號(hào)Jdg，因此冗余判斷電路11執(zhí)行判斷操作，而對(duì)要變更的地址信息輸出高邏輯電平的選擇信號(hào)ROMi。在不執(zhí)行變更設(shè)置時(shí)，輸出高邏輯電平的非冗余設(shè)置信號(hào)Jdg，因此冗余判斷電路11停止判斷操作，使得無(wú)論是否存在地址信息，總是輸出低邏輯電平的選擇信號(hào)ROMi。
由于非冗余設(shè)置信號(hào)Jdg是邏輯電平信號(hào)，適當(dāng)?shù)卣{(diào)節(jié)邏輯電平，就可對(duì)第二邏輯合成部分73輸入非冗余設(shè)置信號(hào)Jdg來(lái)實(shí)現(xiàn)類似的執(zhí)行/停止判斷操作。然而，根據(jù)本發(fā)明，非冗余設(shè)置信號(hào)Jdg沒有輸入后級(jí)邏輯合成部分73，而是輸入前級(jí)比較處理執(zhí)行部分(圖5中的虛線部分)。作這種規(guī)定是為了在冗余判斷電路11停止操作時(shí)盡量減少不希望的電路操作。
在執(zhí)行比較處理的部分(圖5中所示的虛線部分)，圖3所示的執(zhí)行異或控制的組合邏輯電路由比較核內(nèi)核區(qū)分41和開關(guān)控制部分31中的反相門I3構(gòu)成。開關(guān)控制部分31提供了冗余地址信息位信號(hào)AR0的輸入通道，并控制比較核內(nèi)核區(qū)分41的開關(guān)元件S1、S2，儲(chǔ)存在冗余地址部分13中的冗余地址信息位信號(hào)AR0輸入開關(guān)控制部分31。位信號(hào)AR0被直接輸入開關(guān)元件S4作為同相信號(hào)，同時(shí)，位信號(hào)AR0也經(jīng)反相門I3輸入開關(guān)元件S3作為反相信號(hào)。而且，這里提供了邏輯固定部分51，它將比較核內(nèi)核區(qū)分41的比較結(jié)果E0經(jīng)開關(guān)元件S5與預(yù)定邏輯電平的電壓源V1相連。
當(dāng)非冗余設(shè)置信號(hào)Jdg作為低邏輯電平的控制信號(hào)經(jīng)驅(qū)動(dòng)端EN輸入開關(guān)控制部分31的開關(guān)元件S3、S4時(shí)，補(bǔ)充位信號(hào)AR0被施加至開關(guān)元件S3、S4，因而執(zhí)行開關(guān)控制。而且，當(dāng)非冗余設(shè)置信號(hào)Jdg經(jīng)驅(qū)動(dòng)端EN輸入邏輯固定部分51的開關(guān)元件S5作為高邏輯電平控制信號(hào)時(shí)，比較結(jié)果E0被固定為預(yù)定邏輯電平的電壓值V1。
當(dāng)執(zhí)行變更設(shè)置時(shí)，輸出低邏輯電平信號(hào)作為非冗余設(shè)置信號(hào)Jdg，因而開關(guān)控制部分31的開關(guān)元件S3、S4用冗余地址信息的位信號(hào)AR0及其反相信號(hào)作為補(bǔ)充信號(hào)，來(lái)控制比較核內(nèi)核區(qū)分41的開關(guān)元件S1、S2。因此，使包含比較核內(nèi)核區(qū)分41和反相門I3的比較部分運(yùn)行，而輸出地址信息位信號(hào)Add0與冗余地址信息位信號(hào)AR0的比較結(jié)果E0。這里，低邏輯電平的非冗余設(shè)置信號(hào)Jdg不使邏輯固定部分51啟動(dòng)，因而比較結(jié)果E0不能被固定為預(yù)定的邏輯電平。因此，執(zhí)行位信號(hào)Add0與AR0的比較，使得冗余判斷電路11執(zhí)行判斷操作。
當(dāng)不執(zhí)行變更設(shè)置時(shí)，輸出高邏輯電平信號(hào)作為非冗余設(shè)置信號(hào)Jdg，因而開關(guān)控制部分31的開關(guān)元件S3、S4被連接至地電位，使得比較核內(nèi)核區(qū)分41的開關(guān)元件S1、S2都變?yōu)椴粚?dǎo)通而成為開路狀態(tài)，從而使比較操作停止。這里，邏輯固定部分51被啟動(dòng)，比較結(jié)果E0被固定為表示預(yù)定邏輯電平的電壓值V1。當(dāng)比較部分的比較結(jié)果表示不一致時(shí)，此電壓值V1與邏輯電平相符，因而比較結(jié)果E0表示比較不一致。在執(zhí)行地址信息與冗余地址信息的一致比較時(shí)，必須使所有的位信號(hào)Add0-n與相應(yīng)于冗余地址信息的位信號(hào)AR0-n相符。因此，用邏輯固定部分51將比較結(jié)果E0固定為不一致的邏輯電平，冗余判斷電路11識(shí)別此不一致，使得不能輸出選擇信號(hào)ROMi。
圖6表示第一實(shí)施方式一個(gè)具體實(shí)例的冗余判斷電路11A。關(guān)于冗余判斷電路11A，在地址緩沖器14A中，轉(zhuǎn)換門受地址寄存信號(hào)Φlat控制，地址信號(hào)Add0被檢取送入由反相門構(gòu)成的寄存電路。檢取的地址信號(hào)Add0用兩級(jí)反相門進(jìn)行邏輯反相和放大，然后輸出至冗余判斷電路11A作為補(bǔ)充地址信號(hào)。
由于輸送至冗余判斷電路11A的地址信號(hào)是補(bǔ)充信號(hào)，圖5中的反相門I1、I2不必在比較核內(nèi)核區(qū)分41中。地址信號(hào)Add0的反相信號(hào)和同相信號(hào)輸入轉(zhuǎn)換門T1、T2，轉(zhuǎn)換門T1、T2構(gòu)成了圖5中開關(guān)元件S1、S2的具體實(shí)例。
開關(guān)控制部分31A被配置成執(zhí)行轉(zhuǎn)換門T1、T2的通/斷控制。作為實(shí)現(xiàn)圖5中開關(guān)元件S3、S4功能的一個(gè)具體實(shí)例，這里的結(jié)構(gòu)是一個(gè)邏輯操作電路，它用冗余地址信息的位信號(hào)AR0、其反相信號(hào)以及非冗余設(shè)置信號(hào)Jdg作為輸入信號(hào)?；蚍情TNO1對(duì)位信號(hào)AR0和非冗余設(shè)置信號(hào)Jdg執(zhí)行邏輯操作，其輸出信號(hào)用作轉(zhuǎn)換門T1的NMOS晶體管的控制信號(hào)，由反相門I4對(duì)此信號(hào)反相所得的信號(hào)用作轉(zhuǎn)換門T1的PMOS晶體管的控制信號(hào)。
而且，代替位信號(hào)AR0，用位信號(hào)AR0的反相信號(hào)輸入或非門NO2所得的輸出信號(hào)和用反相門I5使輸出信號(hào)反相所得的信號(hào)來(lái)實(shí)現(xiàn)轉(zhuǎn)換門T2的通/斷控制。
邏輯固定部分51由NMOS晶體管N2構(gòu)成，它與比較結(jié)果E0和地電位相連，非冗余設(shè)置信號(hào)Jdg輸入其柵極端。當(dāng)非冗余設(shè)置信號(hào)Jdg取高邏輯電平時(shí)，不執(zhí)行變更設(shè)置。NMOS晶體管N2變?yōu)閷?dǎo)通，而比較結(jié)果E0被固定為地電位。
冗余設(shè)置部分12A具有與冗余地址部分13A相似的電路結(jié)構(gòu)。其具體結(jié)構(gòu)用冗余地址部分13A作為實(shí)例來(lái)說(shuō)明。與電源電壓相連的PMOS晶體管P1經(jīng)熔絲F2和與地電位相連的NMOS晶體管N1彼此相連，位信號(hào)AR0由反相門構(gòu)成的寄存電路L1寄存，并輸出反相信號(hào)。
當(dāng)冗余設(shè)置部分12A執(zhí)行變更設(shè)置，且當(dāng)取高邏輯電平作為冗余地址部分13A中冗余地址信息位信號(hào)的邏輯電平時(shí)，作為存儲(chǔ)單元件的熔絲F1、F2被切斷。與之對(duì)照，當(dāng)冗余設(shè)置部分12A不執(zhí)行變更設(shè)置，且當(dāng)取低邏輯電平作為冗余地址部分13A中冗余地址信息位信號(hào)的邏輯電平時(shí)，作為存儲(chǔ)單元件的熔絲F1、F2不被切斷。
啟動(dòng)信號(hào)BΦrst輸入PMOS/NMOS晶體管(冗余地址部分13A中的P1，N1)的柵極端。啟動(dòng)信號(hào)BΦrst是一信號(hào)，使在電源接通時(shí)提供低邏輯電平脈沖信號(hào)。當(dāng)啟動(dòng)信號(hào)BΦrst取低邏輯電平狀態(tài)時(shí)，PMOS晶體管P1變?yōu)閷?dǎo)通，其輸出信號(hào)(冗余地址部分13A中的位信號(hào)AR0)被置于高邏輯電平。當(dāng)提供的脈沖信號(hào)結(jié)束時(shí)，啟動(dòng)信號(hào)BΦrst恢復(fù)高邏輯電平。然后，在電源接通期間啟動(dòng)信號(hào)BΦrst保持高邏輯電平。在這樣的狀態(tài)下，PMOS晶體管P1關(guān)斷，NMOS晶體管N1變?yōu)閷?dǎo)通。因此，除非熔絲(冗余地址部分13A中的F2)切斷，輸出信號(hào)經(jīng)熔絲和NMOS晶體管N1放電而被轉(zhuǎn)換為低邏輯電平。另一方面，當(dāng)熔絲切斷時(shí)，不形成放電路徑，因而輸出信號(hào)保持高邏輯電平。即，熔絲切斷/不切斷所儲(chǔ)存的信息被寄存在寄存電路中(冗余地址部分13A中的L1)。
在冗余設(shè)置部分12A中，當(dāng)執(zhí)行變更設(shè)置時(shí)，由于熔絲F1被切斷，輸出低邏輯電平的非冗余設(shè)置信號(hào)Jdg，而當(dāng)不執(zhí)行變更設(shè)置時(shí)，由于熔絲F1未被切斷，輸出高邏輯電平的非冗余設(shè)置信號(hào)Jdg。
在冗余位址部分13A中，當(dāng)取高邏輯電平作為冗余地址信息的位信號(hào)時(shí)，由于熔絲F2被切斷，也輸出高邏輯電平的位信號(hào)AR0，而當(dāng)取低邏輯電平作為冗余地址信息的位信號(hào)時(shí)，由于熔絲F2未被切斷，也輸出低邏輯電平的位信號(hào)AR0。即，輸出信號(hào)作為位信號(hào)AR0，它與待取作冗余地址信息的位信號(hào)同相。這里，由于非冗余設(shè)置信號(hào)Jdg和位信號(hào)AR0從寄存電路的不同位置輸出，它們彼此構(gòu)成了相位上邏輯相反的信號(hào)。
下面，說(shuō)明開關(guān)控制部分31A中轉(zhuǎn)換門T1、T2的控制。當(dāng)執(zhí)行變更設(shè)置時(shí)，輸出低邏輯電平的非冗余設(shè)置信號(hào)Jdg。這里，非冗余設(shè)置信號(hào)Jdg作為一個(gè)輸入信號(hào)，輸入兩個(gè)NOR門NO1、NO2，它們起反相邏輯門的作用。
因此，一個(gè)反相信號(hào)從位信號(hào)AR0經(jīng)NOR門NO1輸入轉(zhuǎn)換門T1的NMOS晶體管柵極端，而由此反相信號(hào)經(jīng)反相門14反相得到的同相信號(hào)輸入PMOS晶體管。而且，將位信號(hào)AR0經(jīng)寄存電路L1反相，再經(jīng)或非門NO2反相得到的同相信號(hào)輸入轉(zhuǎn)換門T2的NMOS晶體管柵極端。再將經(jīng)反相門I5反相的反相信號(hào)輸入PMOS晶體管。因此，當(dāng)位信號(hào)AR0取高邏輯電平時(shí)，轉(zhuǎn)換門T2變?yōu)閷?dǎo)通，輸出與構(gòu)成地址信息的位信號(hào)同相的信號(hào)作為比較結(jié)果E0。即，當(dāng)?shù)刂沸畔⒌奈恍盘?hào)取高邏輯電平時(shí)，得到高邏輯電平的比較結(jié)果E0。當(dāng)位信號(hào)AR0取低邏輯電平時(shí)，轉(zhuǎn)換門T1變?yōu)閷?dǎo)通，輸出與構(gòu)成地址信息的位信號(hào)相位相反的信號(hào)作為比較結(jié)果E0。即，當(dāng)?shù)刂沸畔⒌奈恍盘?hào)取低邏輯電平時(shí)，得到高邏輯電平的比較結(jié)果E0。按照上述方式執(zhí)行異或控制，從而實(shí)現(xiàn)地址位信號(hào)的一致比較。
另一方面，當(dāng)不執(zhí)行變更設(shè)置時(shí)，輸出高邏輯電平的非冗余設(shè)置信號(hào)Jdg。這里，NOR門NO1、NO2的輸出信號(hào)都被固定為低邏輯電平，同時(shí)，反相門I4、I5的輸出信號(hào)都被固定為高邏輯電平。即，低邏輯電平的輸入信號(hào)輸送至構(gòu)成轉(zhuǎn)換門T1、T2二者的NMOS晶體管柵極端，使得轉(zhuǎn)換門T1、T2都關(guān)閉而處于不導(dǎo)通狀態(tài)，從而切斷了來(lái)自地址緩沖器14A的補(bǔ)充信號(hào)傳播路徑而被置于斷開狀態(tài)。這里，邏輯固定部分51A的柵極端被置于高邏輯電平，使得NMOS晶體管N2變?yōu)閷?dǎo)通。因此，異或控制操作停止，同時(shí)，比較結(jié)果E0被固定為地電位，而在地址信息的比較中得到類似于不一致的比較結(jié)果E0。
如上所述，根據(jù)第一實(shí)施方式的冗余判斷電路11、11A，比較核內(nèi)核區(qū)分41、41A包含開關(guān)元件S1、S2或是構(gòu)成開關(guān)元件S1、S2具體實(shí)例的轉(zhuǎn)換門T1、T2，它們?cè)跇?gòu)成地址信息的各個(gè)位信號(hào)Add0-n的補(bǔ)充信號(hào)中由非冗余設(shè)置信號(hào)Jdg選擇其一，因而得到異或輸出，并根據(jù)異或輸出執(zhí)行比較操作。因此，使開關(guān)元件S1、S2或轉(zhuǎn)換門T1、T2二者都不導(dǎo)通而使地址信息的傳播路徑斷開，并防止其與任何補(bǔ)充信號(hào)相連，比較核內(nèi)核區(qū)分41、41A就不啟動(dòng)，而可使比較操作停止。由于可在構(gòu)成冗余判斷操作前級(jí)的比較核內(nèi)核區(qū)分41、41A中停止比較操作，故比較核內(nèi)核區(qū)分41、41A和其后級(jí)的邏輯比較組成部分71停止工作，從而可降低不希望的電流消耗。
同時(shí)，由于至少一個(gè)邏輯固定部分51、51A，至少一個(gè)比較結(jié)果E0被固定為電壓值V1，因而從冗余判斷電路11、11A輸出不一致的判斷結(jié)果。邏輯固定部分51、51A運(yùn)行所需的電流消耗可被降至必需的最低程度。
在具有多個(gè)輔助存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器件中，輔助存儲(chǔ)單元各自受彼此不同的冗余判斷電路11、11A的變更控制，這就可只運(yùn)轉(zhuǎn)受到變更設(shè)置的冗余判斷電路11、11A，使得冗余判斷操作的電流消耗降至必需的最低程度。
此外，，來(lái)自組合邏輯電路構(gòu)成的比較核內(nèi)核區(qū)分41、41A的各個(gè)位信號(hào)比較結(jié)果E0-n，在由組合邏輯電路構(gòu)成的邏輯合成部分71中進(jìn)行邏輯操作，以識(shí)別地址信息與冗余地址信息的一致/不一致，因此，當(dāng)至少一位的比較結(jié)果被置于表示不一致的邏輯電平時(shí)，就可作出不一致判斷。
由于各個(gè)比較核內(nèi)核區(qū)分41、41A也都是由組合邏輯電路構(gòu)成的，構(gòu)成地址信息的各個(gè)位信號(hào)Add0-n的輸入負(fù)載小，因而在限制冗余判斷電路11、11A的運(yùn)行時(shí)，降低電流消耗的效果也可增強(qiáng)。
至于用在便攜式設(shè)備中的DRAM等，尤其是具有刷新冗余功能的DRAM等，可停止不希望的冗余判斷電路11、11A的工作。因此，除了由于在刷新操作時(shí)的刷新冗余功能使電流消耗降低外，也可降低因冗余判斷引起的電流消耗。進(jìn)一步降低待機(jī)期間的電流消耗，可提高在用電池驅(qū)動(dòng)時(shí)連續(xù)使用時(shí)間的性能。
此外，隨著輔助存儲(chǔ)單元使用率的下降，冗余判斷的頻率降低，而不希望的冗余判斷電路11、11A數(shù)增多。這樣，當(dāng)輔助存儲(chǔ)單元使用率降低時(shí)，半導(dǎo)體存儲(chǔ)器件可有效地降低電流消耗。
在圖7所示的第二實(shí)施方式冗余判斷電路21(圖7中的虛線部分)執(zhí)行比較處理的部分中，與第一實(shí)施方式冗余判斷電路11(圖5中的虛線部分)執(zhí)行比較處理的部分相比，代替開關(guān)控制部分31(不包括反相門I3和邏輯固定部分51)，在從地址信息位信號(hào)Add0至比較核內(nèi)核區(qū)分41的通道上設(shè)有輸入設(shè)置部分61。
輸入設(shè)置部分61配有開關(guān)部分S6，它使比較核內(nèi)核區(qū)分41的輸入端在位信號(hào)Add0與表示預(yù)定邏輯電平的電壓源V2間切換。這里，開關(guān)部分S6由冗余設(shè)置部分12供給的非冗余設(shè)置信號(hào)Jdg來(lái)控制。用相應(yīng)于有無(wú)變更設(shè)置的非冗余設(shè)置信號(hào)Jdg邏輯電平，將位信號(hào)Add0和電壓值V2之一送至比較核內(nèi)核區(qū)分41的輸入端。至于其他電路結(jié)構(gòu)，其構(gòu)件與第一實(shí)施方式的冗余判斷電路11執(zhí)行同樣操作和實(shí)現(xiàn)優(yōu)良效果者由同樣的符號(hào)表示，因而其說(shuō)明在此省略。
在冗余判斷電路21中，除了比較核內(nèi)核區(qū)分41外，不停止比較部分包括反相門I3的工作，并使之保持啟動(dòng)狀態(tài)，待與冗余地址信息位信號(hào)AR0進(jìn)行比較的比較核內(nèi)核區(qū)分41的輸入信號(hào)由輸入設(shè)置部分61切換。
在以下的說(shuō)明中，假定輸入設(shè)置部分61的開關(guān)元件S6，根據(jù)低邏輯電平的控制信號(hào)而與地址信息Add0連接，并根據(jù)高邏輯電平的控制信號(hào)與電壓值V2連接。還假定，當(dāng)執(zhí)行變更設(shè)置時(shí)，非冗余設(shè)置信號(hào)Jdg變?yōu)榈瓦壿嬰娖叫盘?hào)，開關(guān)元件S6連接地址信息的位信號(hào)Add0，因而位信號(hào)Add0輸入比較核內(nèi)核區(qū)分41，從而執(zhí)行地址信息位信號(hào)Add0與冗余地址信息位信號(hào)AR0的比較操作而輸出比較結(jié)果E0。然后，冗余判斷電路21執(zhí)行判斷操作。
當(dāng)不執(zhí)行變更設(shè)置時(shí)，非冗余設(shè)置信號(hào)Jdg變?yōu)楦哌壿嬰娖叫盘?hào)，因而開關(guān)元件S6與電壓值V2連接。因此，電壓值V2輸入比較核內(nèi)核區(qū)分41而執(zhí)行電壓值V2與冗余地址信息AR0的比較操作。當(dāng)不執(zhí)行變更設(shè)置時(shí)，將電壓值V2的邏輯電平取為不同于冗余地址信息位信號(hào)AR0的邏輯電平，比較結(jié)果E0總是表示比較不一致，因此冗余判斷電路21識(shí)別此不一致而不能輸出選擇信號(hào)ROMi。更具體地，當(dāng)輸出低邏輯電平的位信號(hào)AR0-n時(shí)，電壓值V2取表示高邏輯電平的電壓值。
這里，當(dāng)所有比較核內(nèi)核區(qū)分41都配有輸入設(shè)置部分61時(shí)，地址信息位信號(hào)Add0-n不與比較核內(nèi)核區(qū)分41的輸入負(fù)載連接，可消除因地址信息的跳變而產(chǎn)生不希望的輸入負(fù)載驅(qū)動(dòng)電流。而且，為得到不一致的比較結(jié)果，無(wú)須使所有比較核內(nèi)核區(qū)分41的輸入固定為電壓值V2。即，如果至少配備一個(gè)輸入設(shè)置部分61，就足以至少對(duì)位信號(hào)AR0-n之一得到不一致的比較結(jié)果E0-n，因而由輸入設(shè)置部分61引起的電流消耗可被降至必須的最低量。
圖8表示第二實(shí)施方式冗余判斷電路21A的具體實(shí)例。冗余判斷電路21A未配有開關(guān)控制部分31A和邏輯固定部分51，后者是第一實(shí)施方式具體實(shí)例的冗余判斷電路11A所配備的。儲(chǔ)存在冗余地址部分13A的位信號(hào)AR0以及由反相門I3使位信號(hào)AR0反相得到的反相信號(hào)用作補(bǔ)充控制信號(hào)來(lái)實(shí)現(xiàn)比較核內(nèi)核區(qū)分41B的轉(zhuǎn)換門T1、T2的通/斷控制。用高邏輯電平的位信號(hào)AR0，使轉(zhuǎn)換門T2變?yōu)閷?dǎo)通，而用低邏輯電平的位信號(hào)AR0，使轉(zhuǎn)換門T1變?yōu)閷?dǎo)通。
地址緩沖器14B提供單相的位信號(hào)，其相位與地址信息位信號(hào)Add0相同。因此，關(guān)于接收與位信號(hào)Add0同相信號(hào)的比較核內(nèi)核區(qū)分41B的電路結(jié)構(gòu)，冗余判斷電路11A配備的比較核內(nèi)核區(qū)分41B采用冗余判斷電路11中所示的比較核內(nèi)核區(qū)分41作為基本構(gòu)件來(lái)代替接收補(bǔ)充位信號(hào)的比較核內(nèi)核區(qū)分41A。然而，它配有輸入設(shè)置部分61B，其中包含NOR門NO3來(lái)取代比較核內(nèi)核區(qū)分4 1中的反相門I1。與位信號(hào)Add0同相的信號(hào)及非冗余設(shè)置信號(hào)Jdg輸入NOR門NO3。
當(dāng)執(zhí)行變更設(shè)置時(shí)，假定非冗余設(shè)置信號(hào)Jdg變?yōu)榈瓦壿嬰娖叫盘?hào)，低邏輯電平信號(hào)輸入至輸入設(shè)置部分61B的NOR門NO3的一個(gè)輸入端，或非門NO3起反相邏輯門的作用。這里，當(dāng)NOR門NO3與比較核內(nèi)核區(qū)分41B組合起來(lái)時(shí)，這種組合就變?yōu)榕c比較核內(nèi)核區(qū)分41(見圖7)相當(dāng)。使用這種組合，就可實(shí)現(xiàn)位信號(hào)Add0與AR0的比較，并輸出比較結(jié)果E0。于是，冗余判斷電路21A執(zhí)行冗余操作。
當(dāng)不執(zhí)行變更設(shè)置時(shí)，非冗余設(shè)置信號(hào)Jdg變?yōu)楦哌壿嬰娖叫盘?hào)，不論是否存在位信號(hào)Add0，NOR門NO3的輸出信號(hào)總是固定為低邏輯電平。與圖7所示的比較核內(nèi)核區(qū)分41相比，比較核內(nèi)核區(qū)分41B的電路結(jié)構(gòu)沒有配備反相門I1，因此，當(dāng)電壓值V2為高邏輯電平的電壓值時(shí)，向比較核內(nèi)核區(qū)分41B提供低邏輯電平就等于向比較核內(nèi)核區(qū)分41提供電壓值V2。這里，當(dāng)不執(zhí)行變更設(shè)置時(shí)，冗余地址部分13A的熔絲F2未被切斷，因此，低邏輯電平被取作位信號(hào)AR0。對(duì)于低邏輯電平位信號(hào)AR0，轉(zhuǎn)換門T1變?yōu)閷?dǎo)通，因而輸出低邏輯電平作為比較結(jié)果E0。即，比較結(jié)果E0總表示比較不一致，因此，冗余判斷電路21A識(shí)別此不一致，不可能輸出選擇信號(hào)ROMi。
如上所述，按照第二實(shí)施方式的冗余判斷電路21、21A，當(dāng)不執(zhí)行變更設(shè)置時(shí)，由于非冗余設(shè)置信號(hào)Jdg，使輸入各個(gè)冗余判斷電路21、21A的至少一個(gè)或多個(gè)比較核內(nèi)核區(qū)分41、41B的地址信息位信號(hào)中斷。然后，輸入設(shè)置部分61、61B啟動(dòng)而取預(yù)定邏輯電平的電壓值V2來(lái)代替地址信息位信號(hào)Add0。因此，每個(gè)冗余判斷電路21、21A，從比較核內(nèi)核區(qū)分41、41B至后級(jí)的邏輯組合部分71的電路工作都可被停止，從而可降低不希望的電流消耗。
這里，當(dāng)所有比較核內(nèi)核區(qū)分41、41B都配有輸入設(shè)置部分61、61B時(shí)，對(duì)于各個(gè)地址信息位信號(hào)Add0的跳變沒有發(fā)生構(gòu)成比較核內(nèi)核區(qū)分41、41B輸入負(fù)載的驅(qū)動(dòng)電流消耗。而且，為得到不一致的比較結(jié)果，至少配備一個(gè)輸入設(shè)置部分61、61B就足夠了，且對(duì)至少一個(gè)位信號(hào)AR0-n可得到比較不一致的比較結(jié)果E0-n，從而可使輸入設(shè)置部分61、61B引起的電流消耗降至必須的最小量。
由于各個(gè)比較核內(nèi)核區(qū)分41、41B也是由組合邏輯電路構(gòu)成的，與現(xiàn)有技術(shù)的動(dòng)態(tài)型電路結(jié)構(gòu)相比，輸入負(fù)載較小。因此，由地址信息的跳變引起的輸入負(fù)載驅(qū)動(dòng)電流也較小，因此，在限制待運(yùn)行的冗余判斷電路21、21A時(shí)，降低電流消耗的效果也可增強(qiáng)。
至于用于便攜式設(shè)備中的DRAM等，尤其是具有刷新冗余功能的這種DRAM等，可停止不希望的冗余判斷電路21、21A的電路工作。因此，除了由于在刷新操作時(shí)的刷新冗余功能使電流消耗降低外，由冗余判斷引起的電流消耗也可降低。再降低待機(jī)期間的電流消耗，可進(jìn)一步提高用電池驅(qū)動(dòng)時(shí)連續(xù)使用時(shí)間的性能。
此外，隨著輔助存儲(chǔ)單元使用率的降低和不希望的冗余判斷電路21、21A數(shù)目的增多，冗余判斷頻率降低，對(duì)于降低了輔助存儲(chǔ)單元使用率的半導(dǎo)體存儲(chǔ)器件，就可有效地降低電流消耗。
這里，自不待言，本發(fā)明不限于上述的實(shí)施方式，可以設(shè)想做出不背離本發(fā)明主旨的各種修改和變通。
例如，在第一實(shí)施方式的具體實(shí)例中(圖6)，描述了從地址緩沖器14A供給補(bǔ)充位信號(hào)的結(jié)構(gòu)，而在第二實(shí)施方式的具體實(shí)例中(圖8)，描述了從地址緩沖器14B供給單相的位信號(hào)。然而，本發(fā)明不限于這樣的結(jié)構(gòu)，可采用一種結(jié)構(gòu)而將其地址緩沖器彼此互換，并配有適于各個(gè)地址緩沖器的比較核內(nèi)核區(qū)分。
此外，非冗余設(shè)置信號(hào)Jdg、選擇信號(hào)ROMi等的邏輯電平可不固定為各個(gè)實(shí)施方式所示的邏輯電平。即，只要確定了預(yù)定關(guān)系，邏輯電平就沒有限制。因此，居于比較核內(nèi)核區(qū)分41、41A、41B中心的比較部分的邏輯結(jié)構(gòu)，后級(jí)的邏輯合成部分71的邏輯結(jié)構(gòu)，在邏輯合成部分71中的第一和第二邏輯合成部分72、73的邏輯結(jié)構(gòu)等都可作適當(dāng)?shù)母淖儭?br> 此外，雖然已說(shuō)明了用切斷或未切斷熔絲而使信息保存在冗余設(shè)置部分12和冗余地址部分13中的情形，無(wú)須說(shuō)，“切斷”或“未切斷”彼此可有相反的意義。再者，存儲(chǔ)單元可使用ROM，如掩模ROM、EPROM或EEPROM等來(lái)代替熔絲。還可使用任何其他可儲(chǔ)存信息的手段如SRAM或DRAM等構(gòu)成的RAM等以及其他寄存器。當(dāng)使用易失存儲(chǔ)單元作為存儲(chǔ)單元時(shí)，存儲(chǔ)信息可在電源接通時(shí)加載。
此外，作為第二實(shí)施方式輸入設(shè)置部分61(圖7)的具體實(shí)例，已說(shuō)明了配有圖8所示NOR門NO3的輸入設(shè)置部分61B。然而，輸入設(shè)置部分61不限于這樣一種結(jié)構(gòu)。例如，輸入設(shè)置部分61可具有類似于，例如，實(shí)施方式1具體實(shí)例的冗余判斷電路11A(圖6)中的轉(zhuǎn)換門T1和邏輯固定部分51A的結(jié)構(gòu)。在此情形下，作為轉(zhuǎn)換門的控制信號(hào)，非冗余設(shè)置信號(hào)Jdg及其反相信號(hào)都作為補(bǔ)充信號(hào)，而作為邏輯固定部分51A連接的電壓值，可選擇表示高邏輯電平的電壓值V2來(lái)代替地電位。對(duì)于低邏輯電平的非冗余設(shè)置信號(hào)Jdg，它表示對(duì)輔助存儲(chǔ)單元執(zhí)行變更設(shè)置，轉(zhuǎn)換門導(dǎo)通，邏輯固定部分不啟動(dòng)，而對(duì)于高邏輯電平的非冗余設(shè)置信號(hào)Jdg，它表示對(duì)輔助存儲(chǔ)單元不執(zhí)行變更設(shè)置，轉(zhuǎn)換門不導(dǎo)通，邏輯固定部分啟動(dòng)。
按照本發(fā)明，可提供半導(dǎo)體存儲(chǔ)器件和冗余判斷方法，其中在執(zhí)行靜態(tài)型冗余判斷操作時(shí)，可各個(gè)停止不希望的判斷操作，因此，可以必須的最小電流消耗執(zhí)行判斷操作。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包含至少一個(gè)冗余判斷電路，此冗余判斷電路包含冗余設(shè)置部分，其中設(shè)置有無(wú)替代輔助存儲(chǔ)單元；多個(gè)比較部分，根據(jù)組合邏輯電路構(gòu)成的異或控制，將輸入地址信息與要代替輔助存儲(chǔ)單元的冗余地址信息逐位進(jìn)行比較；邏輯合成部分，采用組合邏輯電路對(duì)比較部分的輸出信號(hào)進(jìn)行邏輯操作，并判斷地址信息與冗余地址信息的一致/不一致；邏輯固定部分，將比較部分的至少一個(gè)輸出信號(hào)固定為預(yù)定邏輯電平，其中根據(jù)冗余設(shè)置部分表示無(wú)代替設(shè)置的非冗余設(shè)置信號(hào)，比較部分不啟動(dòng)，從而比較操作停止，而邏輯固定部分啟動(dòng)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器件，其中地址信息和冗余地址信息的每一位都分別包含兩個(gè)彼此互補(bǔ)的邏輯信號(hào)，每個(gè)比較部分都包含開關(guān)部分，受構(gòu)成冗余地址信息每一位的兩個(gè)互補(bǔ)邏輯信號(hào)的控制，并選擇構(gòu)成地址信息每一位的兩個(gè)互補(bǔ)邏輯信號(hào)之一作為異或輸出，并且使開關(guān)部分對(duì)兩個(gè)邏輯信號(hào)都不選取來(lái)實(shí)現(xiàn)每個(gè)比較部分的不啟動(dòng)。
3.根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器件，其中預(yù)定的邏輯電平與指示每個(gè)比較部分輸出不一致比較結(jié)果的邏輯電平相一致。
4.一種半導(dǎo)體存儲(chǔ)器件，包含至少一個(gè)冗余判斷電路，此冗余判斷電路包含冗余設(shè)置部分，其中設(shè)置有否替代輔助存儲(chǔ)單元；多個(gè)比較部分，它根據(jù)組合邏輯電路構(gòu)成的異或控制，對(duì)輸入地址信息與要代替輔助存儲(chǔ)單元的冗余地址信息逐位進(jìn)行比較；邏輯合成部分，用組合邏輯電路對(duì)比較部分的輸出信號(hào)進(jìn)行邏輯操作，并判斷地址信息與冗余地址信息的一致/不一致；輸入設(shè)置部分，向至少一個(gè)比較部分提供預(yù)定邏輯電平的信號(hào)來(lái)代替地址信息的各個(gè)位信號(hào)，其中根據(jù)冗余設(shè)置部分表示無(wú)代替設(shè)置的非冗余設(shè)置信號(hào)，輸入設(shè)置部分啟動(dòng)。
5.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中地址信息和冗余地址信息的每一位都分別包含兩個(gè)彼此互補(bǔ)的邏輯信號(hào)，每個(gè)比較部分都包含開關(guān)部分，受構(gòu)成冗余地址信息每一位的兩個(gè)互補(bǔ)邏輯信號(hào)的控制，并選擇構(gòu)成地址信息每一位的兩個(gè)互補(bǔ)邏輯信號(hào)之一作為異或輸出。
6.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中輸入設(shè)置部分包含組合邏輯電路，輸入各個(gè)地址信息的位信號(hào)和非冗余設(shè)置信號(hào)，并向每個(gè)比較部分輸出輸入信號(hào)，根據(jù)非冗余設(shè)置信號(hào)來(lái)遮蔽地址信息的各個(gè)位信號(hào)，而每個(gè)比較部分的輸入信號(hào)被固定為預(yù)定邏輯電平。
7.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中輸入設(shè)置部分包含輸入開關(guān)部分，根據(jù)有無(wú)非冗余設(shè)置信號(hào)來(lái)控制斷開或接通向各個(gè)比較部分提供作為輸入信號(hào)的地址信息每個(gè)位信號(hào)的通道，以及輸入邏輯固定部分將至各個(gè)比較部分的輸入信號(hào)固定為預(yù)定的邏輯電平，其中根據(jù)非冗余設(shè)置信號(hào)，輸入開關(guān)部分?jǐn)嚅_，因而將地址信息的各個(gè)位信號(hào)與各個(gè)比較部分的輸入信號(hào)分隔開，而輸入邏輯固定部分啟動(dòng)。
8.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中每個(gè)比較部分輸入信號(hào)的預(yù)定邏輯電平被固定為與冗余地址信息各個(gè)位信號(hào)的邏輯電平不一致。
9.根據(jù)權(quán)利要求2的半導(dǎo)體存儲(chǔ)器件，其中地址信息的每一位都構(gòu)成兩個(gè)互補(bǔ)邏輯信號(hào)之一，并且兩個(gè)互補(bǔ)邏輯信號(hào)中的另一個(gè)由每個(gè)比較部分提供的邏輯反相部分來(lái)產(chǎn)生。
10.根據(jù)權(quán)利要求2的半導(dǎo)體存儲(chǔ)器件，其中冗余地址信息的各個(gè)位信號(hào)構(gòu)成兩個(gè)互補(bǔ)邏輯信號(hào)之一，并且兩個(gè)互補(bǔ)邏輯信號(hào)中的另一個(gè)由每個(gè)比較部分提供的邏輯反相部分來(lái)產(chǎn)生。
11.根據(jù)權(quán)利要求5的半導(dǎo)體存儲(chǔ)器件，其中地址信息的每一位都構(gòu)成兩個(gè)互補(bǔ)邏輯信號(hào)之一，并且兩個(gè)互補(bǔ)邏輯信號(hào)中的另一個(gè)由每個(gè)比較部分配備的邏輯反相部分來(lái)產(chǎn)生。
12.根據(jù)權(quán)利要求5的半導(dǎo)體存儲(chǔ)器件，其中冗余地址信息的各位構(gòu)成兩個(gè)互補(bǔ)邏輯信號(hào)之一，并且兩個(gè)互補(bǔ)邏輯信號(hào)中的另一個(gè)由每個(gè)比較部分提供的邏輯反相部分來(lái)產(chǎn)生。
13.一種半導(dǎo)體存儲(chǔ)器件冗余判斷方法，包括冗余設(shè)置過(guò)程，設(shè)置有無(wú)代替輔助存儲(chǔ)單元；一旦設(shè)置為有代替，冗余判斷方法還包括比較過(guò)程，根據(jù)組合邏輯電路構(gòu)成的異或控制，對(duì)輸入的地址信息與要代替的輔助存儲(chǔ)單元的冗余地址信息彼此逐位進(jìn)行比較；判斷過(guò)程，對(duì)從比較過(guò)程得到的比較結(jié)果，根據(jù)組合邏輯進(jìn)行邏輯操作，并判斷地址信息與冗余地址信息的一致/不一致；一旦設(shè)置為無(wú)代替，冗余判斷方法還包括比較停止過(guò)程，地址信息與冗余地址信息的逐位比較被停止；設(shè)置過(guò)程，在比較停止過(guò)程中被停止的逐位比較結(jié)果中至少有一個(gè)比較結(jié)果取為預(yù)定值；不一致判斷過(guò)程，在此過(guò)程中根據(jù)至少一個(gè)比較結(jié)果取為預(yù)定值，判斷地址信息與冗余地址信息不一致。
14.根據(jù)權(quán)利要求13的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中地址信息和冗余地址信息的每一位都分別包含兩個(gè)彼此互補(bǔ)的邏輯信號(hào)，比較過(guò)程包含開關(guān)過(guò)程，由構(gòu)成每一位冗余地址信息的兩個(gè)彼此互補(bǔ)的邏輯信號(hào)來(lái)控制，選擇構(gòu)成每一位地址信息的兩個(gè)彼此互補(bǔ)的邏輯信號(hào)之一，并用選擇的邏輯信號(hào)作為異或控制的比較結(jié)果，比較停止過(guò)程包含開關(guān)停止過(guò)程，在此過(guò)程中構(gòu)成每一位地址信息的兩個(gè)彼此互補(bǔ)的邏輯信號(hào)都沒有用作比較結(jié)果。
15.根據(jù)權(quán)利要求13的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中在設(shè)置過(guò)程中所取的預(yù)定值與比較過(guò)程的不一致比較結(jié)果相一致。
16.一種半導(dǎo)體存儲(chǔ)器件冗余判斷方法，包括冗余設(shè)置過(guò)程，設(shè)置有無(wú)變更輔助存儲(chǔ)單元；一旦設(shè)置為有代替，冗余判斷方法還包括比較過(guò)程，根據(jù)組合邏輯電路構(gòu)成的異或控制，對(duì)輸入的地址信息與要變更的輔助存儲(chǔ)單元的冗余地址信息彼此逐位進(jìn)行比較；判斷過(guò)程，對(duì)從比較過(guò)程得到的比較結(jié)果，根據(jù)組合邏輯進(jìn)行邏輯操作，并判斷地址信息與冗余地址信息的一致/不一致；一旦設(shè)置為無(wú)代替，冗余判斷方法還包括贗比較過(guò)程，根據(jù)組合邏輯電路構(gòu)成的異或控制，將代替地址信息的預(yù)定值與至少一位冗余地址信息彼此進(jìn)行比較；不一致判斷過(guò)程，在此過(guò)程中根據(jù)贗比較過(guò)程得到至少一個(gè)比較結(jié)果，判斷地址信息與冗余地址信息的不一致。
17.根據(jù)權(quán)利要求16的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中地址信息和冗余地址信息的每一位都分別包含兩個(gè)彼此互補(bǔ)的邏輯信號(hào)，比較過(guò)程包含開關(guān)過(guò)程，由構(gòu)成每一位冗余地址信息的兩個(gè)彼此互補(bǔ)的邏輯信號(hào)來(lái)控制，選擇構(gòu)成每一位地址信息的兩個(gè)彼此互補(bǔ)的邏輯信號(hào)之一，并用選擇的邏輯信號(hào)作為異或輸出的比較結(jié)果。
18.根據(jù)權(quán)利要求16的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中贗比較過(guò)程包含輸入設(shè)置過(guò)程，根據(jù)采用至少一位地址信息和在冗余設(shè)置過(guò)程中無(wú)代替的設(shè)置結(jié)果進(jìn)行邏輯操作，地址信息被遮蔽而提供一個(gè)代替地址信息的給定值。
19.根據(jù)權(quán)利要求16的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中贗比較過(guò)程包含輸入開關(guān)過(guò)程，根據(jù)冗余設(shè)置過(guò)程做出有無(wú)代替的設(shè)置結(jié)果來(lái)控制的，使與地址信息的供給通道連接或斷開，預(yù)定值提供過(guò)程，當(dāng)供給通道被斷開時(shí)，提供代替地址信息的預(yù)定值。
20.根據(jù)權(quán)利要求16的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中代替地址信息的預(yù)定值與冗余地址信息不一致。
21.一種半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其特征在于一旦對(duì)預(yù)定地址的存儲(chǔ)單元設(shè)置為有代替的輔助存儲(chǔ)單元，根據(jù)組合邏輯電路構(gòu)成的異或控制，對(duì)輸入的地址信息與要代替的輔助存儲(chǔ)單元的冗余地址信息彼此進(jìn)行逐位比較，而對(duì)比較操作所得的比較結(jié)果根據(jù)組合邏輯進(jìn)行邏輯操作，來(lái)判斷地址信息與冗余地址信息的一致/不一致，從而進(jìn)行冗余判斷，是否執(zhí)行變更為輔助存儲(chǔ)單元，并且一旦設(shè)置為無(wú)代替，比較操作停止，至少一位比較結(jié)果取為預(yù)定值，從而得到無(wú)代替輔助存儲(chǔ)單元的冗余判斷結(jié)果。
22.根據(jù)權(quán)利要求21的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中比較操作的執(zhí)行或停止是由接通或斷開地址信息的通道來(lái)實(shí)現(xiàn)的。
23.根據(jù)權(quán)利要求21的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中當(dāng)?shù)刂沸畔⑴c冗余地址信息彼此不一致時(shí)，比較結(jié)果的預(yù)定值與比較操作輸出的比較結(jié)果相一致。
24.根據(jù)權(quán)利要求21的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中比較操作是對(duì)地址信息與冗余地址信息的逐個(gè)相應(yīng)位進(jìn)行的，并且比較結(jié)果的預(yù)定值取至少任何一個(gè)相應(yīng)位的比較結(jié)果。
25.一種半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其特征在于一旦對(duì)預(yù)定地址的存儲(chǔ)單元設(shè)置為有代替的輔助存儲(chǔ)單元，根據(jù)組合邏輯電路構(gòu)成的異或控制，對(duì)輸入的地址信息與要代替的輔助存儲(chǔ)單元的冗余地址信息彼此進(jìn)行逐位比較，而對(duì)比較操作所得的比較結(jié)果根據(jù)組合邏輯進(jìn)行邏輯操作，來(lái)判斷地址信息與冗余地址信息的一致/不一致，從而進(jìn)行冗余判斷，是否執(zhí)行變更為輔助存儲(chǔ)單元，并且一旦設(shè)置為無(wú)代替，地址信息取為預(yù)定值，于是得到無(wú)代替輔助存儲(chǔ)單元的冗余判斷結(jié)果。
26.根據(jù)權(quán)利要求25的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中當(dāng)?shù)刂沸畔⒌妮斎胫袛鄷r(shí)，并取預(yù)定值代替地址信息，地址信息取為預(yù)定值。
27.根據(jù)權(quán)利要求25的半導(dǎo)體存儲(chǔ)器件冗余判斷方法，其中預(yù)定值是與冗余地址信息不同的信息，并由比較操作得到不一致的比較結(jié)果。
全文摘要
提供了半導(dǎo)體存儲(chǔ)器件和冗余判斷方法，在執(zhí)行靜態(tài)型冗余判斷操作時(shí)可降低電流消耗。一旦設(shè)置為無(wú)代替輔助存儲(chǔ)單元，非冗余設(shè)置信號(hào)Jdg取高邏輯電平，比較單元3不啟動(dòng)，其操作停止。邏輯固定單元5連接各個(gè)比較結(jié)果E0－n。邏輯固定單元5響應(yīng)高邏輯電平的非冗余設(shè)置信號(hào)Jdg而啟動(dòng)，并將各個(gè)比較結(jié)果E0－n固定為預(yù)定邏輯電平。預(yù)定邏輯電平是指示比較結(jié)果E0－n不一致的值，因此邏輯比較單元7判斷地址信息與冗余地址信息彼此不一致。由于在構(gòu)成各冗余判斷單元1的冗余判斷操作前級(jí)的比較單元3處比較操作停止，使得比較單元3和邏輯合成單元7停止工作，因而可降低不希望的電流消耗。
文檔編號(hào)G11C29/04GK1420501SQ0215048
公開日2003年5月28日 申請(qǐng)日期2002年11月14日 優(yōu)先權(quán)日2001年11月16日
發(fā)明者加藤好治 申請(qǐng)人:富士通株式會(huì)社