專利名稱：取樣電平移動(dòng)電路、兩相和多相展開電路以及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電平移動(dòng)電路，特別是涉及一種適用于液晶顯示裝置、EL(Eletrolumine scence)顯示裝置等的取樣電平移動(dòng)電路以及具有取樣電平移動(dòng)電路的展開電路和顯示裝置。
背景技術(shù)：
為了追求液晶顯示裝置的小型化、低成本化、高清晰化，正在進(jìn)行把液晶顯示基板和設(shè)置在液晶顯示裝置(模塊)內(nèi)的電路集成在同一基板上的技術(shù)的開發(fā)。作為一個(gè)例子，通過多晶硅薄膜晶體管(polysilicon Thin Film Transistor；以下簡稱為“多晶硅TFT”，或者“p-Si TFT”)集成驅(qū)動(dòng)電路的液晶顯示基板是公知的。作為在低溫條件下使多晶硅TFT在玻璃基板上成膜的方法，可以使用通過例如減壓或等離子CVD(Chemical Vapor Deposition)等淀積前驅(qū)膜，然后用激光器對其進(jìn)行退火處理而進(jìn)行多晶化的方法等。多晶硅TFT與非晶硅TFT相比，移動(dòng)能力強(qiáng)，可以集成數(shù)據(jù)線驅(qū)動(dòng)電路等外圍電路的一部分，并且可以減少驅(qū)動(dòng)LSI的個(gè)數(shù)并降低組裝成本。而且，在數(shù)據(jù)線驅(qū)動(dòng)電路中，可以實(shí)現(xiàn)安裝有將數(shù)字顯示數(shù)據(jù)轉(zhuǎn)換為模擬信號的數(shù)模轉(zhuǎn)換器(簡稱為“DAC”)的液晶顯示基板。
這樣，輸入到安裝有DAC的液晶顯示基板的圖像信號為數(shù)字信號，數(shù)字信號通常由設(shè)置在液晶顯示基板外部的信號處理電路(稱為“外部信號處理電路”)生成。
通常，該外部信號處理電路由單晶硅CMOS(ComplementaryMOS)集成電路構(gòu)成，其驅(qū)動(dòng)電壓通常比用于驅(qū)動(dòng)多晶硅TFT集成電路的電源電壓低。例如，外部信號處理電路使用3.3V電源工作，多晶硅TFT集成電路為了以足夠的速度驅(qū)動(dòng)液晶顯示基板，或者為了在液晶上施加足夠的電壓，需要10V左右的電源電壓。因此采用以下結(jié)構(gòu)，即通過集成在液晶顯示基板上的電平移動(dòng)電路將3.3V的邏輯信號升壓至10V左右，來驅(qū)動(dòng)多晶硅TFT電路。
在上述構(gòu)成的情況下，構(gòu)成外部信號處理電路和多晶硅TFT電路的接口電路的電平移動(dòng)電路是重要的電路要件。
以下對現(xiàn)有的電平移動(dòng)電路的幾個(gè)電路構(gòu)成進(jìn)行說明。圖24是表示在現(xiàn)有的電平移動(dòng)電路中的交叉型構(gòu)成的兩個(gè)例子。從圖24(a)可知，該電平移動(dòng)電路具有P溝道MOS晶體管MP1、MP2，其源極與電源VDD連接；N溝道MOS晶體管MN1、MN2，其源極相互連接并且與電源VSS連接，漏極分別與P溝道MOS晶體管MP1、MP2的漏極連接，N溝道MOS晶體管MN1、MN2的漏極與P溝道MOS晶體管MP1、MP2的柵極交叉連接?；パa(bǔ)的輸入信號IN、INB輸入N溝道MOS晶體管MN1、MN2的柵極，并且從N溝道MOSMN1的漏極取出輸出。
此外，在如圖24(b)所示的構(gòu)成中，其源極與電源連接的P溝道MOS晶體管MP3、MP4的柵極與輸入互補(bǔ)的輸入信號VIN、VINB的第一CMOS反相器(MP1、MN1)、第二COMS反相器(MP2、MN2)的輸出交叉連接。作為上述交叉的構(gòu)成，請參考特開平02-37823號、特開平04-268818號以及特開平02-291719號、特開平04-284021號等的記載。
上述交叉型的構(gòu)成由于在穩(wěn)定狀態(tài)下沒有恒定電流(晶體管的柵-源電壓VGS＝0V的漏電流)，雖然消耗功率低，但對于一個(gè)信號，需要IN及其反轉(zhuǎn)信號(互補(bǔ)信號)INB兩個(gè)輸入信號。因此，在連接數(shù)據(jù)的位寬超過例如100bits的數(shù)據(jù)總線的情況下，交叉型的電平移動(dòng)電路的端子數(shù)成倍增加，而出現(xiàn)多個(gè)端子的連接(接點(diǎn))的問題。
圖25(a)表示恒流負(fù)載型(源極接地放大電路)的電平移動(dòng)電路的構(gòu)成。在該電平移動(dòng)電路中，輸入信號被輸入其源極接地的N溝道MOS晶體管MN1的柵極，漏極連接恒流負(fù)載，并且從漏極取出輸出OUT。在電平移動(dòng)電路中，輸入僅由IN一個(gè)輸入構(gòu)成，但恒電流從高電位電源流向低電位電源。因此，在安裝多個(gè)該電平移動(dòng)電路的情況下，消耗功率變大。
圖25(b)是表示反相器型電平移動(dòng)電路的圖，其構(gòu)成為具有CMOS反相器(MP1、MN1)，或在CMOS反相器(MP1、MN1)與高電位電源VDD之間具有漏極和柵極連接(二極管連接)的N溝道MOS晶體管MN2。
圖25(c)表示特開平06-164365號公報(bào)所公開的電平移動(dòng)電路的構(gòu)成。在該電平移動(dòng)電路中，第一驅(qū)動(dòng)晶體管mn1和第一負(fù)載晶體管mp1通過中間節(jié)點(diǎn)A相互串聯(lián)連接，第二驅(qū)動(dòng)晶體管mn2和第二負(fù)載晶體管mp2通過輸出節(jié)點(diǎn)B相互串聯(lián)連接。第一驅(qū)動(dòng)晶體管響應(yīng)低振幅的單相輸入時(shí)鐘信號Ф而動(dòng)作，通過中間節(jié)點(diǎn)A控制第二負(fù)載晶體管mp2，使第二驅(qū)動(dòng)晶體管mn2導(dǎo)通，由此在輸出節(jié)點(diǎn)B使高振幅VDD的輸出時(shí)鐘脈沖Q上升。輔助晶體管mp3隨著單相輸入時(shí)鐘信號Ф的解除，通過中間節(jié)點(diǎn)A使第二驅(qū)動(dòng)晶體管mn2復(fù)位，另一方面通過使第二負(fù)載晶體管mp2截止，使輸出時(shí)鐘脈沖Q上升。
此外，在文獻(xiàn)(IEEE，ISSCC2000，DIGEST OF TECHNICALPAPERS，第188-189頁)中，如圖26所示，公開了安裝在DAC內(nèi)置LCD(Liquid Crystal Display)中、消耗功率低且元件數(shù)量少的電平移動(dòng)·鎖存電路(取樣·鎖存)。該電路構(gòu)成與用于存儲器中的鎖存型讀出放大器相同，由于輸入端子和高電壓的電源(VDD9V)通過開關(guān)DC(直流)連接，所以可以在輸入端子施加高電壓。因此，為了不破壞與輸入端子連接的低電壓電路，需要設(shè)計(jì)切換時(shí)序。
作為上述以外的構(gòu)成，還有這樣的構(gòu)成，即在由例如使用差動(dòng)對的電路構(gòu)成的電平移動(dòng)電路中，需要閑散電流，或者需要用于使電平移動(dòng)電路工作的另外的電源。

發(fā)明內(nèi)容
在LCD模塊上安裝對輸入信號進(jìn)行取樣并進(jìn)行電平移動(dòng)而輸出的取樣電平移動(dòng)電路的情況下，要求實(shí)現(xiàn)以下的規(guī)格■一種輸入信號對應(yīng)一個(gè)輸入端子。
■消耗功率低(恒流0無漏電流)。
■可以設(shè)計(jì)輸入信號振幅0-3V，且即使在TFT的閾值附近的電壓下也能動(dòng)作的電路。
■不需要多余的電源。
因此，本發(fā)明要解決的問題是，提供一種減少端子數(shù)量、實(shí)現(xiàn)低消耗功率化的電平移動(dòng)電路、具有該電平移動(dòng)電路的兩相和多相展開電路以及顯示裝置。
提供用于解決上述技術(shù)問題的裝置的本發(fā)明所涉及的電平移動(dòng)電路方案之一的構(gòu)成為，具有預(yù)充電裝置，根據(jù)輸入的取樣控制信號，在初始化期間內(nèi)，使插入輸出節(jié)點(diǎn)的充電路徑中的開關(guān)元件導(dǎo)通，將上述輸出節(jié)點(diǎn)充電至高電位電源電壓；和取樣裝置，對輸入信號電壓進(jìn)行取樣。在上述初始化期間內(nèi)，根據(jù)上述輸入的取樣控制信號，使上述輸出節(jié)點(diǎn)的放電路徑保持截止?fàn)顟B(tài)。在由上述輸入的取樣控制信號規(guī)定的輸出期間內(nèi)，與在上述初始化期間內(nèi)被取樣的上述輸入信號電壓的邏輯值相對應(yīng)，使被插入上述輸出節(jié)點(diǎn)的放電路徑中的開關(guān)元件導(dǎo)通或截止，當(dāng)被插入上述放電路徑中的上述開關(guān)元件導(dǎo)通時(shí)，上述放電路徑處于導(dǎo)通狀態(tài)，被預(yù)充電的上述輸出節(jié)點(diǎn)進(jìn)行放電，當(dāng)被插入上述放電路徑中的上述開關(guān)元件截止時(shí)，被預(yù)充電的上述輸出節(jié)點(diǎn)不進(jìn)行放電。
本發(fā)明所涉及的電平移動(dòng)電路方案之二的構(gòu)成為，具有第一至第三開關(guān)元件，被串聯(lián)連接在高電位電源和低電位電源之間；在上述第一開關(guān)元件和上述第二開關(guān)元件的連接點(diǎn)上連接有第一電容器；具有第四開關(guān)元件，被連接在被輸入輸入信號的輸入端子和上述第三開關(guān)元件的控制端子之間；在上述第三開關(guān)元件的控制端子和上述第四開關(guān)元件的連接點(diǎn)上連接有第二電容器；上述第一開關(guān)元件的控制端子和上述第二開關(guān)元件的控制端子被共通地輸入第一取樣控制信號；當(dāng)上述第一取樣控制信號為第二邏輯值時(shí)，上述第一開關(guān)元件導(dǎo)通，上述第二開關(guān)元件截止，上述第一電容器被充電至上述高電位電源的電源電壓；第二取樣控制信號被輸入上述第四開關(guān)元件的控制端子，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，上述第四開關(guān)元件導(dǎo)通，上述第二電容器被上述輸入信號電壓充電；當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，上述第一開關(guān)元件截止，上述第二開關(guān)元件導(dǎo)通，此時(shí)從上述第一電容器的端子電壓直接或間接地取出輸出信號。
另一方面，本發(fā)明所涉及的兩相展開電路，包括由上述本發(fā)明所涉及的取樣電平移動(dòng)電路構(gòu)成的第一和第二取樣電平移動(dòng)電路。還包括第一主從型鎖存器，輸入信號被共通地輸入上述第一和第二取樣電平移動(dòng)電路，在上述第二取樣電平移動(dòng)電路中，分別把上述第一取樣電平移動(dòng)電路的上述第一和第二取樣控制信號的值反轉(zhuǎn)后得到的值的信號，被分別輸入對應(yīng)的開關(guān)元件，根據(jù)上述第一取樣控制信號取入上述第一取樣電平移動(dòng)電路的輸出，并且根據(jù)上述第一取樣控制信號進(jìn)行輸出；鎖存器，根據(jù)上述第一取樣控制信號，輸出上述第一主從型鎖存器的輸出；第二主從型鎖存器，根據(jù)上述第二取樣控制信號取入上述第二取樣電平移動(dòng)電路的輸出，并且根據(jù)上述第一取樣控制信號進(jìn)行輸出。
另一方面，本發(fā)明所涉及的顯示裝置，具有顯示板，具有像素群呈矩陣狀配置在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)的顯示單元；掃描線驅(qū)動(dòng)電路，向上述多條掃描線順次施加電壓；數(shù)據(jù)線驅(qū)動(dòng)電路，接收來自上位裝置的顯示數(shù)據(jù)，向上述多條數(shù)據(jù)線施加與該顯示數(shù)據(jù)對應(yīng)的電壓。在上述顯示板的外部設(shè)置有存儲顯示數(shù)據(jù)的顯示存儲器，以及控制上述顯示存儲器和控制與上述上位裝置進(jìn)行通信的控制器。在上述顯示板中具有上述本發(fā)明所涉及的取樣電平移動(dòng)電路，作為接收從上述顯示存儲器傳輸來的顯示數(shù)據(jù)，并變換為更高振幅的信號的電平移動(dòng)電路。
另一方面，本發(fā)明所涉及的顯示裝置在上述顯示板上具有上述本發(fā)明所涉及的兩相展開電路，作為接收從上述顯示存儲器傳輸來的顯示數(shù)據(jù)，并變換為更高振幅的信號的電路。此外，在上述顯示板上也可以具有接收上述兩相展開電路的輸出的數(shù)模轉(zhuǎn)換器。
另一方面，本發(fā)明所涉及的n相展開電路，包括n個(gè)(n為2以上的規(guī)定正整數(shù))上述取樣電平移動(dòng)電路。在n個(gè)上述取樣電平移動(dòng)電路的上述輸入端子上共通地連接有數(shù)據(jù)信號線。還包括生成相鄰的相位相差一個(gè)數(shù)據(jù)周期的多相時(shí)鐘信號的電路。上述多相時(shí)鐘信號的第i個(gè)時(shí)鐘信號輸入第i個(gè)(i為大于1而小于n的整數(shù))上述取樣電平移動(dòng)電路的上述第二取樣控制信號，上述多相時(shí)鐘信號的第(i+1)個(gè)時(shí)鐘信號輸入上述第一取樣控制信號。還包括與上述取樣電平移動(dòng)電路對應(yīng)的n個(gè)第一鎖存電路，接收第i個(gè)上述取樣電平移動(dòng)電路的上述第一電容器的端子電壓，當(dāng)?shù)?i+1)個(gè)時(shí)鐘信號躍變?yōu)榈谝贿壿嬛禃r(shí)輸出，在第(i+1)個(gè)時(shí)鐘信號的第二邏輯值進(jìn)行存儲。還包括n個(gè)第二鎖存電路，分別輸入上述第一鎖存電路的輸出，以將數(shù)據(jù)周期n分頻后得到的周期的鐘脈沖鎖存輸出上述第一鎖存電路的輸出。從以下的說明中，本領(lǐng)域的技術(shù)人員可知，根據(jù)權(quán)利要求所要求保護(hù)的范圍，同樣可以解決上述技術(shù)問題。


圖1是表示本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的構(gòu)成的圖。
圖2(a)、(b)是用于說明本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的動(dòng)作的圖。
圖3是表示具有本發(fā)明第二實(shí)施例的取樣電平移動(dòng)電路和鎖存電路的構(gòu)成的圖。
圖4是用于說明本發(fā)明第二實(shí)施例的取樣電平移動(dòng)電路和反相器的動(dòng)作的圖。
圖5是表示具有本發(fā)明第二實(shí)施例的取樣電平移動(dòng)電路和反相器的構(gòu)成的圖。
圖6(a)、(b)是用于說明在具有本發(fā)明第二實(shí)施例的取樣電平移動(dòng)電路和反相器的構(gòu)成中，是否發(fā)生由于時(shí)滯而導(dǎo)致的誤動(dòng)作的圖。
圖7是表示本發(fā)明第三實(shí)施例的兩相展開電路的構(gòu)成的圖。
圖8是用于說明本發(fā)明第三實(shí)施例的兩相展開電路的動(dòng)作的圖。
圖9是用于說明本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的設(shè)計(jì)的圖。
圖10是用于說明本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的設(shè)計(jì)的圖，示出了檢測用晶體管的特性。
圖11是用于說明本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的設(shè)計(jì)的圖，示出了預(yù)充電電容器的放電特性和檢測用晶體管的特性。
圖12是表示本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的動(dòng)作的模擬結(jié)果的圖。
圖13是用于說明本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的設(shè)計(jì)的圖，示出了預(yù)充電電容器的放電特性和取樣電容器的充放電特性的模擬結(jié)果。
圖14是表示確認(rèn)本發(fā)明第三實(shí)施例的兩相展開電路的與時(shí)滯無關(guān)的動(dòng)作的模擬結(jié)果。
圖15是表示確認(rèn)本發(fā)明第三實(shí)施例的兩相展開電路的與時(shí)滯無關(guān)的動(dòng)作的模擬結(jié)果。
圖16是表示DAC內(nèi)置LCD的構(gòu)成一例的圖。
圖17是表示DAC內(nèi)置LCD的兩相展開電路外圍的構(gòu)成的圖。
圖18是表示本發(fā)明第三實(shí)施例的六相展開電路的構(gòu)成的圖。
圖19是表示本發(fā)明第三實(shí)施例的六相展開電路的構(gòu)成的圖。
圖20是用于說明本發(fā)明第三實(shí)施例的六相展開電路的動(dòng)作的圖。
圖21是表示本發(fā)明另一個(gè)實(shí)施例的取樣電平移動(dòng)電路的構(gòu)成的圖。
圖22是表示本發(fā)明另一個(gè)實(shí)施例的n相展開電路的構(gòu)成的圖。
圖23是用于說明本發(fā)明另一個(gè)實(shí)施例的n相展開電路的動(dòng)作的圖。
圖24是表示現(xiàn)有的電平移動(dòng)電路的構(gòu)成的圖。
圖25是表示現(xiàn)有的電平移動(dòng)電路的構(gòu)成的圖。
圖26是表示現(xiàn)有的電平移動(dòng)電路的構(gòu)成的圖。
具體實(shí)施例方式
以下對本發(fā)明的實(shí)施方式進(jìn)行說明。在本發(fā)明的取樣電平移動(dòng)電路的一個(gè)優(yōu)選實(shí)施方式中，具有預(yù)充電單元，根據(jù)輸入的取樣控制信號(圖1的SMP、XSMP)，在初始化期間內(nèi)，使插入輸出節(jié)點(diǎn)的充電通路(電容器C2和高電位電源之間的通路)的開關(guān)元件(圖1的MP1)導(dǎo)通，使輸出節(jié)點(diǎn)預(yù)充電至高電位電源電壓；取樣單元(圖1的MN1、C1)，對輸入信號電壓進(jìn)行取樣。在該初始化期間內(nèi)，根據(jù)輸入的取樣控制信號(SMP)，輸出節(jié)點(diǎn)的放電通路被設(shè)定為OFF狀態(tài)(截止?fàn)顟B(tài))(圖1的MN3截止)，在初始化期間之后的輸出期間內(nèi)，相應(yīng)于在初始化期間內(nèi)被取樣的輸入信號的邏輯值(電容器C1的端子電壓)，被插入在輸出節(jié)點(diǎn)的放電路徑中的開關(guān)元件(圖1的MN2)或?qū)ɑ蚪刂?，?dāng)被插入輸出節(jié)點(diǎn)的放電通路中的開關(guān)元件(圖1的MN2)導(dǎo)通時(shí)，根據(jù)輸入的取樣控制信號(圖1的MN3導(dǎo)通)，輸出節(jié)點(diǎn)的放電通路處于ON狀態(tài)(導(dǎo)通狀態(tài))，被預(yù)充電至高電位電源電壓的輸出節(jié)點(diǎn)被放電，當(dāng)被插入該放電通路的開關(guān)元件(圖1的MN2)截止時(shí)，輸出節(jié)點(diǎn)不被放電，保持預(yù)充電的高電位電源電壓。
更具體地講，從圖1可知，取樣電平移動(dòng)電路具有第一至第三MOS晶體管(MP1、MN3、MN2)，被串聯(lián)連接在高電位電源和低電位電源之間，構(gòu)成第一至第三開關(guān)元件；電容器(C2)，被連接在第一、第二MOS晶體管(MP1、MN3)的連接點(diǎn)上；第四MOS晶體管(MN1)，被連接在輸入端子和第三MOS晶體管(MN2)的柵極端子之間，構(gòu)成第四開關(guān)元件；電容器(C1)，與第三MOS晶體管(MN2)的柵極連接。第一取樣控制信號(SMP)共通輸入第一、第二MOS晶體管(MP1、MN3)的柵極，第二取樣控制信號(XSMP)輸入第四MOS晶體管(MN1)的柵極。
以下對該電路的動(dòng)作進(jìn)行簡要說明。當(dāng)?shù)谝蝗涌刂菩盘?SMP)變?yōu)榈诙壿嬛禃r(shí)(初始化期間)，構(gòu)成第一開關(guān)元件的MOS晶體管(MP1)導(dǎo)通，構(gòu)成第二開關(guān)元件的MOS晶體管(MN3)截止，電容器(C2)被充電至高電位電源的電源電壓。當(dāng)?shù)诙涌刂菩盘?XSMP)變?yōu)榈谝贿壿嬛禃r(shí)，構(gòu)成第四開關(guān)元件的第四MOS晶體管(MN1)導(dǎo)通，電容器(C1)被輸入信號電壓充電。
當(dāng)?shù)谝蝗涌刂菩盘?SMP)變?yōu)榈谝贿壿嬛?輸出期間)，構(gòu)成第一開關(guān)元件的MOS晶體管(MP1)截止，構(gòu)成第二開關(guān)元件的MOS晶體管(MN3)導(dǎo)通，此時(shí)的電容器(C2)的端子電壓直接或間接作為輸出信號而輸出。在這種情況下，作為第二取樣控制信號(XSMP)，將第一取樣控制信號(SMP)反轉(zhuǎn)后得到的信號(互補(bǔ)信號)。
在將本發(fā)明的取樣電平移動(dòng)電路安裝在顯示板上的情況下，高電位電源為顯示板的電源，低電位電源為接地電源，第一MOS晶體管MP1由P型TFT構(gòu)成，第二至第四MOS晶體管MN3、MN2、MN1由N型TFT(Thin Film Transistor)構(gòu)成。
在本發(fā)明的取樣電平移動(dòng)電路的另一個(gè)優(yōu)選實(shí)施方式中，參照圖21可見，具有第一至第三MOS晶體管(MP1、MN3、MN2)，串聯(lián)連接在高電位電源和低電位電源之間，構(gòu)成第一至第三開關(guān)元件；電容器(C2)，與第一、第二MOS晶體管(MP1、MN3)的連接點(diǎn)連接；第四MOS晶體管(MN1)，連接在輸入端子和第二MOS晶體管(MN3)的柵極端子之間，構(gòu)成第四開關(guān)元件；電容器(C1)，與第二MOS晶體管(MN3)的柵極連接。第一取樣控制信號(SMP)共通輸入第一、第三MOS晶體管(MP1、MN2)的柵極，第二取樣控制信號(XSMP)被輸入第四MOS晶體管(MN1)的柵極。該實(shí)施方式的取樣電平移動(dòng)電路的動(dòng)作與上述實(shí)施方式的取樣電平移動(dòng)電路基本相同。在例如輸入到輸入端子的信號的邏輯振幅電壓比構(gòu)成取樣電平移動(dòng)電路的MOS晶體管的閾值電壓大得多的情況下，優(yōu)選使用本實(shí)施方式的取樣電平移動(dòng)電路，在電容器(C2)的電容值相同的情況下，當(dāng)輸入到輸入端子的信號電壓為0V時(shí)，由于電容器(C2)的電荷再分配而導(dǎo)致的電壓下降被控制得比上述實(shí)施方式的小。
采用本發(fā)明的取樣電平移動(dòng)電路，可以達(dá)到以下作用效果。
1.由于不流過恒電流，所以消耗功率低。
2.由于單相輸入(＝不需要反轉(zhuǎn)數(shù)據(jù))，端子數(shù)少(一般的電平移動(dòng)電路需要數(shù)據(jù)和反轉(zhuǎn)數(shù)據(jù)兩個(gè)輸入)。
3.在輸入端子不產(chǎn)生高電壓電位，破壞低電位電路的可能性小(當(dāng)在電平移動(dòng)過程中使用用于存儲器等中的鎖存型讀出放大器時(shí)，在輸入端子有時(shí)產(chǎn)生高電壓電位)。
在多晶硅TFT LCD的情況下，其構(gòu)成為具有200個(gè)左右的數(shù)據(jù)輸入端子，在用于需要上述多個(gè)數(shù)據(jù)的取樣和電平移動(dòng)的情況下，本發(fā)明特別有效。
在本發(fā)明的兩相展開電路的一個(gè)實(shí)施方式中，參照圖7可知，具有兩個(gè)上述實(shí)施方式的取樣電平移動(dòng)電路(第一、第二取樣電平移動(dòng)電路)，輸入信號被共通輸入第一和第二取樣電平移動(dòng)電路，在第二取樣電平移動(dòng)電路中具有第一主從型鎖存器，第一取樣電平移動(dòng)電路的第一、第二取樣控制信號(SMP、XSMP)的值被反轉(zhuǎn)之后的值的信號(即XSMP、SMP)作為第一、第二取樣控制信號，被分別輸入對應(yīng)的開關(guān)元件，根據(jù)之前的第一取樣控制信號(SMP)取入上述第一取樣電平移動(dòng)電路的輸出，然后根據(jù)第二取樣控制信號(XSMP)進(jìn)行輸出；鎖存器，根據(jù)第一取樣控制信號(SMP)輸出第一主從型鎖存器的輸出；第二主從型鎖存器，根據(jù)第二取樣控制信號(XSMP)取入第二取樣電平移動(dòng)電路的輸出，然后根據(jù)第一取樣控制信號(SMP)進(jìn)行輸出。偶數(shù)、奇數(shù)的信號從鎖存第一主從型鎖存器的輸出的鎖存器和第二主從型鎖存器的輸出并行同步地被輸出。
本發(fā)明的顯示裝置的一個(gè)實(shí)施方式，參照圖16可知，設(shè)置有顯示板100，具有呈矩陣狀配置在多條數(shù)據(jù)線以及多條掃描線的交點(diǎn)上的像素單元；掃描線驅(qū)動(dòng)電路(稱為“掃描電路”)108，對上述多條掃描線順次施加電壓；顯示存儲器121，在具有接收來自上位裝置的顯示數(shù)據(jù)，并對上述多條數(shù)據(jù)線施加與該顯示數(shù)據(jù)對應(yīng)的電壓的數(shù)據(jù)線驅(qū)動(dòng)電路的顯示裝置中，在顯示板外部存儲與像素單元對應(yīng)的顯示數(shù)據(jù)；控制器122，進(jìn)行顯示存儲器的控制以及與上位裝置的通信和控制。在顯示板(顯示裝置基板)100上具有上述本發(fā)明的取樣電平移動(dòng)電路，作為接收來自顯示存儲器121的低振幅邏輯信號(例如0-3V)的顯示數(shù)據(jù)，并且將電平轉(zhuǎn)換為高振幅的邏輯信號(例如0-10)的電平移動(dòng)電路101。
本發(fā)明的顯示裝置的一個(gè)實(shí)施方式，參照圖16可知，可以具有本發(fā)明的兩相展開電路，作為接收來自顯示存儲器121的低振幅邏輯信號的顯示數(shù)據(jù)，并將電平轉(zhuǎn)換為高振幅邏輯信號的兩相展開電路102。兩相展開電路的輸出被輸入數(shù)模轉(zhuǎn)換器104，然后轉(zhuǎn)換為模擬圖像信號。可以這樣構(gòu)成，即設(shè)置與數(shù)據(jù)線條數(shù)相同數(shù)量的數(shù)模轉(zhuǎn)換器，將數(shù)模轉(zhuǎn)換器的輸出信號原封不動(dòng)地提供給數(shù)據(jù)線，或者通過將數(shù)模轉(zhuǎn)換器的輸出作為輸入的選擇器105順次選擇，提供給數(shù)據(jù)線。
以下對本發(fā)明的多相展開電路(n相展開電路)的另一個(gè)實(shí)施方式進(jìn)行說明。本發(fā)明的n相展開電路，參照圖22可知，具有n(n為2以上的規(guī)定正整數(shù))個(gè)上述本發(fā)明的取樣電平移動(dòng)電路，并且具有時(shí)鐘生成電路，其數(shù)據(jù)信號線(DATA)共通連接在n個(gè)取樣電平移動(dòng)電路的輸入端子，生成相位相差一個(gè)數(shù)據(jù)周期的多相時(shí)鐘信號。多相時(shí)鐘信號的第i個(gè)時(shí)鐘作為第i個(gè)(i為大于1小于n的整數(shù))取樣電平移動(dòng)電路的第二取樣脈沖信號(XSMP)被輸入，多相時(shí)鐘信號的第(i+1)個(gè)時(shí)鐘作為第一取樣脈沖信號(SMP)被輸入。
與取樣電平移動(dòng)電路對應(yīng)，具有n個(gè)第一鎖存電路(由定時(shí)反相器211、反相器212、定時(shí)反相器213構(gòu)成的鎖存電路；由定時(shí)反相器311、反相器312、定時(shí)反相器313構(gòu)成的鎖存電路；由定時(shí)反相器411、反相器412、定時(shí)反相器413構(gòu)成的鎖存電路；……)，將第i個(gè)(i為大于1小于n的整數(shù))上述取樣電平移動(dòng)電路的電容器(C2)的端子電壓作為輸入，在向第(i+1)個(gè)時(shí)鐘的第一邏輯值躍變時(shí)進(jìn)行輸出。
此外，具有n個(gè)第二鎖存電路(由定時(shí)反相器214、反相器215、定時(shí)反相器216構(gòu)成的鎖存電路，由定時(shí)反相器314、反相器315、定時(shí)反相器316構(gòu)成的鎖存電路，由定時(shí)反相器414、反相器415、定時(shí)反相器416構(gòu)成的鎖存電路，……)，上述第二鎖存電路分別以第一鎖存電路的輸出作為輸入，以將數(shù)據(jù)周期進(jìn)行n分頻之后的周期的鎖存時(shí)序信號對其進(jìn)行鎖存。從n個(gè)第二鎖存電路，與鎖存時(shí)序信號同步地并行輸出n位。生成多相時(shí)鐘信號的電路由生成相位相互相差一個(gè)數(shù)據(jù)周期的多相時(shí)鐘信號的移位寄存器1010構(gòu)成。(實(shí)施例)為了對上述本發(fā)明的實(shí)施方式進(jìn)行更詳細(xì)地說明，以下參照附圖對本發(fā)明的實(shí)施例進(jìn)行說明。首先，對本發(fā)明的取樣電平移動(dòng)電路的實(shí)施例進(jìn)行說明。圖1是表示本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的基本構(gòu)成的圖。
參照圖1可知，本實(shí)施例的取樣電平移動(dòng)電路是對0-3V的電壓振幅的輸入數(shù)據(jù)進(jìn)行取樣，然后將電平轉(zhuǎn)換為0-10V的電路。更詳細(xì)地講，具有P溝道MOS晶體管MP1，其源極與高電位電源(電源電壓10V)連接；N溝道MOS晶體管MN3，其漏極與P溝道MOS晶體管MP1的漏極連接，其柵極與P溝道MOS晶體管MP1的柵極共通連接在一起。作為控制取樣動(dòng)作的信號的取樣脈沖信號SMP被共通地輸入P溝道MOS晶體管MP1的柵極和N溝道MOS晶體管MN3的柵極。
此外，還具有N溝道MOS晶體管MN2，其漏極與N溝道MOS晶體管MN3的源極連接，其源極與低電位電源(接地電源)連接；N溝道MOS晶體管MN1，連接在輸入輸入數(shù)據(jù)(0-3V)的輸入端子IN和N溝道MOS晶體管MN2的柵極之間，取樣脈沖信號SMP的反轉(zhuǎn)信號XSMP被輸入其柵極。
此外，還具有P溝道MOS晶體管MP2，其源極與高電位電源(電源電壓10V)連接；N溝道MOS晶體管MN4，其漏極與P溝道MOS晶體管MP2的連接連接。P溝道MOS晶體管MP2的柵極和N溝道MOS晶體管MN4的柵極共通連接在一起，連接在P溝道MOS晶體管MP1的漏極和N溝道MOS晶體管MN3的漏極的連接點(diǎn)上，P溝道MOS晶體管MP2的漏極和N溝道MOS晶體管MN4的漏極的連接點(diǎn)與輸出端子OUT連接。MOS晶體管MP2、MN4構(gòu)成CMOS反相器，接收電容器C2的端子電壓，生成0-10V振幅的二值信號。
電容器C1被連接在N溝道MOS晶體管MN2的柵極和低電位電源(接地電源)之間，電容器C2被連接在P溝道MOS晶體管MP1的漏極和N溝道MOS晶體管MN3的漏極的連接點(diǎn)、與低電位電源(接地電源)之間。
N溝道MOS晶體管MN1和電容器C1構(gòu)成對輸入到輸入端子的輸入信號電壓進(jìn)行取樣的取樣電路。P溝道MOS晶體管MP1作為電容器C2的預(yù)充電元件，N溝道MOS晶體管MN2作為輸入電壓的檢測元件，N溝道MOS晶體管MN3作為輸入電壓的評價(jià)元件而起作用。在以下說明的實(shí)施例中，上述MOS晶體管由例如在絕緣基板(TFT基板)等上形成的多晶硅TFT元件構(gòu)成。作為電容器C1，可以使用N溝道MOS晶體管MN2的柵極和N溝道MOS晶體管MN1的連接節(jié)點(diǎn)的寄生電容器；作為電容器C2，可以使用P溝道MOS晶體管MP1的漏極和N溝道MOS晶體管MN3的漏極連接節(jié)點(diǎn)的寄生電容器。
以下對如圖1所示的本發(fā)明一個(gè)實(shí)施例的電平移動(dòng)電路的基本動(dòng)作進(jìn)行說明。圖2是用于說明本發(fā)明一個(gè)實(shí)施例的動(dòng)作原理的原理圖。如圖2(a)所示，當(dāng)取樣脈沖信號SMP為低電平時(shí)，預(yù)充電用的P溝道MOS晶體管MP1導(dǎo)通，信號XSMP變?yōu)楦唠娖?10V)，所以N溝道MOS晶體管MN1也導(dǎo)通。另一方面，N溝道MOS晶體管MN3截止。因此，電容器C2通過P溝道MOS晶體管MP1被高電位電源(10V電源)充電，從而被充電至電源電壓10V。此外，由于N溝道MOS晶體管MN1導(dǎo)通，所以輸入信號IN(0-3V)的電位作為端子電壓被施加在電容器C1上，使其充電。該取樣脈沖信號SMP為低電平的期間也稱為“初始化期間”。
然后，如圖2(b)所示，當(dāng)取樣脈沖信號SMP變?yōu)楦唠娖綍r(shí)(此時(shí)反轉(zhuǎn)信號XSMP為低電平)，N溝道MOS晶體管MN1截止，電容器C1與輸入端子IN被電氣切斷。此外，評價(jià)用的N溝道MOS晶體管MN3導(dǎo)通，預(yù)充電用的P溝道MOS晶體管MP1截止，電容器C2通過N溝道MOS晶體管MN3、MN2與低電位電源(接地電源)連接。
此時(shí)，相應(yīng)于保持在電容器C1中的輸入信號的電位(0V或3V)，被預(yù)充電至10V的電容器C2的端子電壓保持原電壓，或者被放電至0V。即，在電容器C1的端子電壓為3V的情況下，在柵極接收電容器C1的端子電壓的N溝道MOS晶體管MN2導(dǎo)通，電容器C2的積蓄電荷被放電，電容器C2的端子電壓變?yōu)榈碗娢浑娫措娢?0V接地電位)。接收0V的柵極電位的P溝道MOS晶體管MP2導(dǎo)通，N溝道MOS晶體管MN4截止，輸出端子OUT變?yōu)楦唠娖?10V)。在電容器C2的積蓄電荷被放電的過程中，在其端子電壓從10V下降了P溝道MOS晶體管MP2的閾值電壓的時(shí)刻，P溝道MOS晶體管MP2導(dǎo)通，輸出信號(OUT)開始上升。
另一方面，在電容器C1的端子電壓為0V的情況下，N溝道MOS晶體管MN2截止，電容器C2的積蓄電荷被保持，電容器C2的端子電壓為10V，接收10V的柵極電位的P溝道MOS晶體管MP2截止，N溝道MOS晶體管MN4導(dǎo)通，輸出端子OUT的信號電壓變?yōu)?V。由此，相應(yīng)于輸入端子IN的輸入信號電位，從輸出端子OUT獲得10V或0V的信號。取樣脈沖信號SMP為高電平的期間也稱為“輸出期間”。在電容器C2的積蓄電荷被預(yù)充電的過程中，在其端子電壓上升了N溝道MOS晶體管MN4的閾值電壓的時(shí)刻，N溝道MOS晶體管MN4導(dǎo)通，輸出信號(OUT)下降。
通過模擬求得如圖1所示的取樣電平移動(dòng)電路的消耗功率為859nW(毫微瓦)(信號SMP的頻率為62.5KHz)，即使將例如198個(gè)該取樣電平移動(dòng)電路并聯(lián)配置(參照圖16的取樣電平移動(dòng)電路)，其消耗功率也才172μW(微瓦)，從而可以實(shí)現(xiàn)低消耗功率。
以下對本發(fā)明的第二實(shí)施例進(jìn)行說明。圖3是表示本發(fā)明第二實(shí)施例的構(gòu)成的圖。參照圖3可知，通過將反相器和鎖存電路與如圖1所示的取樣電平移動(dòng)電路連接，可以得到與取樣脈沖信號SMP同步的輸出信號。
如在上述實(shí)施例中所說明的，取樣電平移動(dòng)電路交互進(jìn)行兩種動(dòng)作模式期間，即當(dāng)取樣脈沖信號SMP為低電平時(shí)，將電容器C2預(yù)充電至10V，在用輸入信號電壓預(yù)充電電容器C1的初始化期間；和當(dāng)取樣脈沖信號SMP為高電平時(shí)，輸出與輸入信號電壓相應(yīng)的信號的輸出期間。
具有第一CMOS反相器，由柵極共通連接、漏極共通連接、串聯(lián)連接在高電位電源和低電位電源之間的P溝道MOS晶體管MP2和N溝道MOS晶體管MN4構(gòu)成；第二COMS反相器，由柵極共通連接、漏極共通連接、串聯(lián)連接在高電位電源和低電位電源之間的P溝道MOS晶體管MP3和N溝道MOS晶體管MN5構(gòu)成。第一CMOS反相器的輸出端子與第二CMOS反相器的輸入端子連接，第二CMOS反相器的輸出端子與由于取樣脈沖信號SMP的上升沿獲取數(shù)據(jù)、由于取樣脈沖信號SMP的下降沿輸出數(shù)據(jù)的主從型鎖存器的輸入端子連接。
上述鎖存器具有主鎖存單元和從鎖存單元。所述主鎖存單元具有定時(shí)反相器11，在輸入控制端子的取樣脈沖信號SMP的高電平時(shí)導(dǎo)通(激活)，在低電平時(shí)截止(非激活)；反相器12，其輸入端子與定時(shí)反相器11的輸出端子連接；定時(shí)反相器13，其輸入端子與反相器12的輸出端子連接，在輸入控制端子的取樣脈沖信號SMP的反轉(zhuǎn)信號XSMP的高電平時(shí)導(dǎo)通，在低電平時(shí)截止，定時(shí)反相器11、13的輸出端子的連接點(diǎn)與反相器12的輸入端子連接。所述從鎖存單元具有定時(shí)反相器14，其輸入端子與定時(shí)反相器11的輸出端子連接，在輸入控制端子的信號XSMP的高電平時(shí)導(dǎo)通，在低電平時(shí)截止；反相器15，其輸入端子與定時(shí)反相器14的輸出端子連接；定時(shí)反相器16，其輸入端子與反相器15的輸出端子連接，在輸入控制端子的信號SMP的高電平時(shí)導(dǎo)通，在低電平時(shí)截止，定時(shí)反相器14、16的輸出端子的連接點(diǎn)與反相器15的輸入端子連接。
如圖3所示，定時(shí)反相器具有連接在高電位電源(10V)和低電位電源(接地電源)之間的P溝道MOS晶體管MP12、MP11和N溝道MOS晶體管MN11、MN12，信號SMP被輸入N溝道MOS晶體管MN12的柵極，信號XSMP被輸入P溝道MOS晶體管MP12的柵極，當(dāng)MOS晶體管MN12、MP12處于導(dǎo)通(ON)狀態(tài)時(shí)，MOS晶體管MP11、MN11起到CMOS反相器的作用，當(dāng)MOS晶體管MN12、MP12處于截止(OFF)狀態(tài)時(shí)，輸出端子處于高阻抗?fàn)顟B(tài)。在本申請說明書的各附圖中，定時(shí)反相器下面的信號名稱(例如SMP或XSMP)表示該定時(shí)反相器在該信號為高電平時(shí)導(dǎo)通，為低電平時(shí)截止。
參照圖3可知，由于取樣脈沖信號SMP的上升，定時(shí)反相器11導(dǎo)通，第二級的CMOS反相器(MOS晶體管MP3、MN5)的輸出信號被取入主鎖存單元，由于取樣脈沖信號SMP的下降，定時(shí)反相器11截止，定時(shí)反相器13導(dǎo)通，與反相器12一起構(gòu)成觸發(fā)器，數(shù)據(jù)保存在主鎖存單元中，此外定時(shí)反相器14導(dǎo)通，數(shù)據(jù)從輸出端子OUT輸出。
由于下一個(gè)取樣脈沖信號SMP的上升，當(dāng)定時(shí)反相器11導(dǎo)通時(shí)，定時(shí)反相器14截止，在從鎖存單元中保持輸出到輸出端子OUT的數(shù)據(jù)。
圖4是表示圖3的電路動(dòng)作的一例的時(shí)序圖。以下參照圖4，對圖3的電路動(dòng)作進(jìn)行說明。當(dāng)取樣脈沖信號SMP為低電平時(shí)，進(jìn)入初始化期間，由于取樣脈沖信號SMP上升，與輸入數(shù)據(jù)(INDATA)對應(yīng)的高電壓(10V)、低電壓(接地電位)從取樣電平移動(dòng)電路的第二級CMOS反相器輸出，被取入主從型鎖存器中，然后由于取樣脈沖信號SMP的下降沿被輸出。
在如圖4所示的例子中，與取樣脈沖信號SMP的下降(XSMP的上升)同步輸出的OUTDATA，在輸入到取樣電平移動(dòng)電路的輸入端子IN的輸入數(shù)據(jù)INDATA中，取樣脈沖信號SMP的上升沿的時(shí)序?yàn)榘跀?shù)據(jù)周期內(nèi)的數(shù)據(jù)編號的數(shù)據(jù)，為偶數(shù)號的數(shù)據(jù)D4、D6、D8、…、D2n。
當(dāng)輸入端子IN的信號電壓為高電平時(shí)，在取樣脈沖信號SMP為高電平的輸出期間內(nèi)，取樣電平移動(dòng)電路的節(jié)點(diǎn)N1(電容器C2的端子電壓)變?yōu)榻拥仉娢唬瑥慕邮丈鲜龆俗与妷旱亩塁MOS反相器(正轉(zhuǎn)緩沖器)輸出接地電位(低電平)，通過接收上述接地電位的定時(shí)反相器11，高電平(10V)被輸出，在信號XSMP的高電平期間內(nèi)，通過定時(shí)反相器14，低電平被輸出到輸出端子OUT。
當(dāng)輸入端子IN的信號電壓為低電平時(shí)，在取樣脈沖信號SMP為高電平的輸出期間內(nèi)，節(jié)點(diǎn)N1為10V，從接收該電位的二級構(gòu)成的CMOS反相器輸出高電平(10V)，通過接收該高電平的定時(shí)反相器11，低電平被輸出，在信號XSMP的高電平期間內(nèi)，通過定時(shí)反相器14，高電平被輸出到輸出端子OUT。0-10V的輸出信號的邏輯值與輸入數(shù)據(jù)相反。
在取樣脈沖信號SMP的高電平時(shí)，取樣電平移動(dòng)電路進(jìn)入輸出期間，由于取樣脈沖信號SMP的下降，即信號XSMP的上升，輸出信號輸出到輸出端子OUT，輸出時(shí)序被延遲了取樣脈沖信號SMP的半個(gè)周期。
如圖5所示，在如圖1所示的取樣電平移動(dòng)電路的節(jié)點(diǎn)N1上連接偶數(shù)級或0級CMOS反相器(圖5的10)，在其后級連接以取樣脈沖信號SMP激活(ON)的定時(shí)反相器的情況下，該電路不會(huì)由于取樣脈沖信號SMP及其反轉(zhuǎn)信號XSMP存在時(shí)滯而產(chǎn)生誤動(dòng)作。在圖5中，定時(shí)反相器具有連接在高電位電源(10V)和低電位電源(接地電源)之間的P溝道MOS晶體管MP12、MP11以及N溝道MOS晶體管MN11、MN12，信號SMP被輸入至N溝道MOS晶體管MP12的柵極，信號XSMP被輸入P溝道MOS晶體管MP12的柵極，連接有偶數(shù)級或0級CMOS反相器的CMOS反相器電路10的輸出被輸入P溝道MOS晶體管MP11和N溝道MOS晶體管MN11的共通柵極(節(jié)點(diǎn)N2)，與圖3的定時(shí)反相器11對應(yīng)。
以下參照圖6的時(shí)序圖，對如圖5所示的電路不會(huì)由于時(shí)滯而誤動(dòng)作的原理進(jìn)行說明。參照圖6(a)可知，取樣脈沖信號SMP最初為高電平，取樣脈沖信號的反轉(zhuǎn)信號XSMP最初為低電平，此時(shí)圖5的節(jié)點(diǎn)N1為0V，節(jié)點(diǎn)N2也為0V，定時(shí)反相器的P溝道MOS晶體管MP12導(dǎo)通，輸出端子OUT為高電位(10V)。
從該狀態(tài)開始，在取樣脈沖信號SMP下降的同時(shí)，P溝道MOS晶體管MP1導(dǎo)通，高電位電源(10V)開始對電容器C2進(jìn)行預(yù)充電，節(jié)點(diǎn)N1的電位上升，延遲了偶數(shù)級或0級的CMOS反相器電路10的傳送延遲時(shí)間，然后節(jié)點(diǎn)N2(在反相器為0級的情況下，為節(jié)點(diǎn)N1)的電位上升，躍變?yōu)楦唠娖?10V)。在取樣脈沖信號SMP的下降的同時(shí)，定時(shí)反相器的N溝道MOS晶體管MN12截止(高阻抗?fàn)顟B(tài))，其后即使節(jié)點(diǎn)N2變?yōu)楦唠娢?10V)，N溝道MOS晶體管MN11也不會(huì)導(dǎo)通，輸出端子OUT的輸出不會(huì)變?yōu)榈碗娖?0V)。這樣，不會(huì)依存于信號XSMP的上升沿的時(shí)序的偏移(時(shí)滯)，來自輸出端子OUT的輸出信號不會(huì)變?yōu)榈碗娖?。即，即使存在時(shí)滯，也可以避免誤動(dòng)作，因此與時(shí)滯不相關(guān)。
另一方面，在連接奇數(shù)級CMOS反相器而構(gòu)成圖5的電路10的情況下，節(jié)點(diǎn)N2為反轉(zhuǎn)了節(jié)點(diǎn)N1的電位。取樣脈沖信號SMP最初為高電平(10V)，信號XSMP為低電平，節(jié)點(diǎn)N1為0V，節(jié)點(diǎn)N2為10V，定時(shí)反相器的P溝道MOS晶體管MP12導(dǎo)通，P溝道MOS晶體管MN11截止，N溝道MOS晶體管MN11、MN12導(dǎo)通，來自輸出端子OUT的到輸出信號為低電平(0V)。
從該狀態(tài)開始，在取樣脈沖信號SMP下降的同時(shí)，P溝道MOS晶體管MP1導(dǎo)通，高電位電源(10V)開始對電容器C2進(jìn)行預(yù)充電，節(jié)點(diǎn)N1的電位上升，延遲了奇數(shù)級構(gòu)成的CMOS反相器電路10的傳送延遲時(shí)間，然后節(jié)點(diǎn)N2的電位下降，躍變?yōu)榈碗娖?0V)。在取樣脈沖信號SMP下降的同時(shí)，定時(shí)反相器的N溝道MOS晶體管MN12截止(高阻抗?fàn)顟B(tài))，其后當(dāng)節(jié)點(diǎn)N2變?yōu)榈碗娖?，信號XSMP仍為低電平，P溝道MOS晶體管MP12、MP11導(dǎo)通，輸出端子OUT的輸出信號變?yōu)楦唠娖?10V)。這樣，在連接奇數(shù)級CMOS反相器而構(gòu)成圖5的電路的情況下，由于取樣脈沖信號SMP的反轉(zhuǎn)信號XSMP的上升沿的延遲，而產(chǎn)生誤動(dòng)作。即，在通過反相器反轉(zhuǎn)取樣脈沖信號SMP而生成取樣脈沖信號SMP的反轉(zhuǎn)信號XSMP，并且不調(diào)整由于反相器的傳送延遲時(shí)間而導(dǎo)致的延遲的情況下，由于信號XSMP的上升沿的延遲會(huì)產(chǎn)生誤動(dòng)作。
以下，對本發(fā)明的第三實(shí)施例進(jìn)行說明。圖7是表示本發(fā)明第三實(shí)施例的構(gòu)成的圖，表示將串行數(shù)據(jù)展開為兩相數(shù)據(jù)的電路的構(gòu)成。
對一個(gè)數(shù)據(jù)輸入端子DATA，并聯(lián)連接兩個(gè)由參照圖3說明的取樣電平移動(dòng)電路、反相器和主從型鎖存器構(gòu)成的電路，在一個(gè)電路上增加一級鎖存器，以將輸入數(shù)據(jù)DATA的頻率二分頻的頻率，與取樣脈沖信號SMP的上升同步，將第偶數(shù)個(gè)輸入數(shù)據(jù)和第奇數(shù)個(gè)輸入數(shù)據(jù)并行輸出。即，參照圖7可知，在數(shù)據(jù)輸入端子DATA上并聯(lián)連接有兩個(gè)上述實(shí)施例的取樣電平移動(dòng)電路。如圖7所示，第一取樣電平移動(dòng)電路的構(gòu)成為，在輸出級連接兩級CMOS反相器，具有主動(dòng)鎖存器和從動(dòng)鎖存器、一級鎖存單元和反相器，輸出DATAODD/XDATAODD，第二取樣電平移動(dòng)電路的構(gòu)成為，在輸出級連接兩級CMOS反相器，具有主動(dòng)鎖存器和從動(dòng)鎖存器、以及反相器，輸出DATAEVEN/XDATAEVEN。
更詳細(xì)地講，輸出第奇數(shù)個(gè)信號的電路具有第一取樣電平移動(dòng)電路(MOS晶體管MN1、MN2、MN3、MP1和電容器C1、C2)，與參照圖3說明的構(gòu)成相同；兩級級聯(lián)連接的CMOS反相器(MOS晶體管MP2、MN4和MOS晶體管MP3、MN5)；主從型鎖存器(由定時(shí)反相器11、反相器12、定時(shí)反相器13、14、反相器15、定時(shí)反相器16構(gòu)成，與圖3的主從型鎖存器的構(gòu)成相同)，當(dāng)取樣脈沖信號SMP為高電平時(shí)，將數(shù)據(jù)取入主鎖存單元，當(dāng)反轉(zhuǎn)信號XSMP為高電平時(shí)，輸出數(shù)據(jù)，當(dāng)下一個(gè)取樣脈沖信號SMP為高電平時(shí)，將輸出數(shù)據(jù)保存在從鎖存單元；鎖存器(由定時(shí)反相器17、反相器18、定時(shí)反相器19構(gòu)成)，當(dāng)取樣脈沖信號SMP為高電平時(shí)，輸出數(shù)據(jù)，當(dāng)信號XSMP為高電平時(shí)，保存輸出時(shí)間；反相器20，反轉(zhuǎn)輸出定時(shí)反相器17的輸出；反相器21，反轉(zhuǎn)輸出反相器18的輸出。第奇數(shù)個(gè)信號DATAODD及其互補(bǔ)信號XDATAODD從反相器21、20的輸出端子被輸出。
輸出第奇數(shù)個(gè)信號DATAODD的路徑上的第一取樣電平移動(dòng)電路與圖3相同，取樣脈沖信號SMP的反轉(zhuǎn)信號XSMP被輸入MOS晶體管MN1的柵極，取樣脈沖信號SMP被共通地輸入MOS晶體管MP1、MN3的柵極，當(dāng)取樣脈沖信號SMP為低電平時(shí)處于預(yù)充電期間，當(dāng)為高電平時(shí)處于輸出期間，當(dāng)下一個(gè)取樣脈沖信號SMP上升時(shí)，來自第一取樣電平移動(dòng)電路的數(shù)據(jù)作為數(shù)據(jù)(DATAODD)而被輸出。取樣脈沖信號SMP的時(shí)鐘頻率為數(shù)據(jù)速率的1/2。即，第一取樣電平移動(dòng)電路和鎖存單元由于取樣脈沖信號SMP的上升而取入數(shù)據(jù)，并且與下一個(gè)周期的取樣脈沖信號SMP的上升同步地輸出數(shù)據(jù)。
輸出第偶數(shù)個(gè)信號(DATAEVEN)的電路具有第二取樣電平移動(dòng)電路(MOS晶體管MN6、MN7、MN8、MP4電容C1、C2)；兩級縱向連接的CMOS反相器(MOS晶體管MP5、MN9、MOS晶體管MP6、MN10)；主從型鎖存器(定時(shí)反相器22、反相器23、定時(shí)反相器24、25、反相器26、定時(shí)反相器27)，由主鎖存單元和從鎖存單元構(gòu)成，所述主鎖存單元當(dāng)信號XSMP為高電平時(shí)，取入數(shù)據(jù)；所述從鎖存單元當(dāng)信號SMP為高電平時(shí)，輸出數(shù)據(jù)，當(dāng)信號XSMP為高電平時(shí)保存輸出值。還具有反相器28，反轉(zhuǎn)輸出定時(shí)反相器25的輸出；反相器29，反轉(zhuǎn)輸出反相器26的輸出。與取樣脈沖信號SMP的上升同步，從反相器28、29輸出第偶數(shù)個(gè)信號DATAEVEN和反轉(zhuǎn)信號XDATAEVEN。
在輸出第偶數(shù)個(gè)信號的路徑上的第二取樣電平移動(dòng)電路中，取樣脈沖信號SMP被輸入構(gòu)成取樣電路的MOS晶體管MN6的柵極，反轉(zhuǎn)信號XSMP被輸入MOS晶體管MP4、MN8的柵極，當(dāng)反轉(zhuǎn)信號XSMP為低電平時(shí)處于預(yù)充電期間，當(dāng)反轉(zhuǎn)信號XSMP為高電平時(shí)處于輸出期間，當(dāng)取樣脈沖信號SMP上升時(shí)，主從型鎖存器輸出數(shù)據(jù)。即，輸出第偶數(shù)個(gè)信號的路徑上的第二取樣電平移動(dòng)電路和鎖存器由于下一個(gè)取樣脈沖信號SMP的上升(信號XSMP的下降)而取入數(shù)據(jù)，由于下一個(gè)周期的取樣脈沖信號SMP的上升(信號XSMP的下降)而輸出數(shù)據(jù)。在輸出第奇數(shù)個(gè)信號DATAODD的路徑上，主從型鎖存器還具有鎖存器(17、18、19)，與輸出第偶數(shù)個(gè)信號DATAEVEN的路徑上的鎖存器(主從型鎖存器)相比，延遲了取樣脈沖信號SMP的半個(gè)時(shí)鐘而輸出數(shù)據(jù)。
其結(jié)果是，如圖8所示，相對于輸入的串行數(shù)據(jù)DATA1、2、3、4、5、6、7、…，作為第奇數(shù)個(gè)信號DATAODD的DATA1、3、5、7、…以及作為第偶數(shù)個(gè)信號DATAEVEN的DATA2、4、6、8、…與取樣脈沖信號SMP的上升同步，順次輸出數(shù)據(jù)組(DATA1、2)、(DATA3、4)、(DATA5、6)、…。DATAODD、DATAEVEN的一個(gè)周期相當(dāng)于輸入數(shù)據(jù)DATA的兩個(gè)周期。
這樣，通過兩相展開電路，輸入數(shù)據(jù)被展開為兩相，由此可以將后級電路的動(dòng)作頻率降低至1/2。取樣脈沖信號SMP及其反轉(zhuǎn)信號XSMP需要0-10V的振幅，而在液晶顯示模塊上，由于與例如有198個(gè)輸入的取樣電平移動(dòng)電路共通地使用，所以用于生成取樣脈沖信號SMP及其反轉(zhuǎn)信號XSMP的電平移動(dòng)電路可以使用參照圖24說明的現(xiàn)有的電平移動(dòng)電路。
在把如圖7所示的兩相展開電路，適用于對外部信號處理電路的信號進(jìn)行電平移動(dòng)、兩相展開的情況下，如圖1 6所示，使與控制器IC120的接口為位寬198位、頻率125KHz(8μS)，在顯示板100內(nèi)部進(jìn)行兩相展開，向66個(gè)6位DAC陣列104傳輸396位、62.5KHz的信號。
以下，作為本發(fā)明一個(gè)實(shí)施例的取樣電平移動(dòng)電路的一個(gè)具體例子，參照圖9對使用絕緣基板上的多晶硅TFT作為晶體管元件時(shí)的取樣電平移動(dòng)電路的具體設(shè)計(jì)例，進(jìn)行說明。在圖9中，兩級CMOS反相器(MOS晶體管MP2、MP3、MN4、MN5和MOS晶體管MP4、MN6)與如圖1所示構(gòu)成的取樣電平移動(dòng)電路(MOS晶體管MN1、MN2、MN3、MP1、電容器C1、C2)連接。在取樣電平移動(dòng)電路中，當(dāng)取樣脈沖信號SMP為低電平時(shí)，電容器C2被預(yù)充電，電容器C1被輸入電壓預(yù)充電。由四個(gè)MOS晶體管(MP2、MP3、MN4、MN5)縱向串連構(gòu)成的第一級CMOS反相器用于降低反相器的穿透電流。即，由于被預(yù)充電的電容器C2的積蓄電荷的放電時(shí)間比通常的邏輯信號長，并且過渡時(shí)間長，所以要致力于降低將電容器C2的端子電壓作為輸入的第一級反相器的穿透電流。此外，由于后述的電荷再分配，電容器C2的端子電壓(高電平)可能會(huì)從10V下降至9.5V左右，也需要降低此時(shí)的穿透電流?？梢詫⒂煽v向串連的四級晶體管(MP2、MP3、MN4、MN5)構(gòu)成的第一級反相器構(gòu)成為由兩級晶體管構(gòu)成的CMOS反相器的NMOS和PMOS晶體管的柵極長度L的2倍。
電容器C2的放電時(shí)間，當(dāng)取樣脈沖信號SMP為高電平時(shí)，在N溝道MOS晶體管MN3、MN2、低電位電源(0V)的路徑上，在規(guī)定時(shí)間(例如8μS；頻率125KHz的一個(gè)周期)內(nèi)可以放電的情況下，柵-源間電壓VGS＝3V的N溝道MOS晶體管MN2的特性起決定性作用。當(dāng)輸入數(shù)據(jù)為3V時(shí)，柵-源間電壓VGS通過電容器C1的端子電壓被設(shè)定為3V。
作為電容器C2的電荷保持特性，當(dāng)取樣脈沖信號SMP為高電平(10V)，N溝道MOS晶體管MN2的柵極電壓為0V時(shí)，需要將電容器C2的端子電壓保持規(guī)定時(shí)間(例如8μS)。
當(dāng)N溝道MOS晶體管MN2(稱為“檢測用晶體管”)的柵極電壓為0V，取樣脈沖信號SMP為高電平時(shí)，如果N溝道MOS晶體管MN3導(dǎo)通，則在附加于電容器C2的端子節(jié)點(diǎn)的寄生電容，即其漏極與電容器C2的端子節(jié)點(diǎn)連接的P溝道MOS晶體管MP1的電容(parasticcapacitance寄生電容)的基礎(chǔ)上，由于漏極與電容器C2的端子節(jié)點(diǎn)連接的、處于導(dǎo)通狀態(tài)的N溝道MOS晶體管MN3的電容和N溝道MOS晶體管MN2的電容的合成電容Cs的影響，電容器C2的積蓄電荷被再分配。
在這種情況下，與電容器C2連接的P溝道MOS晶體管MP1以外的MOS晶體管的寄生電容Cn由N溝道MOS晶體管MN3的柵-溝間電容(gate-to-channel capacitance)即柵-漏間電容Cgd(MN3)以及柵-源間電容Cgb(MN3)，柵-體電容(gate-to-bulk capacitance)Cgb(MN3)，N溝道MOS晶體管MN2(在柵極上施加0V電壓)的柵-漏間電容Cgd(MN2)決定。由于晶體管MN2處于截止?fàn)顟B(tài)，所以無須考慮Cgb(MN2)。此外，Cgd(MN2)幾乎為0，其結(jié)果是，寄生電容Cn近似等于N溝道MOS晶體管MN3的柵極氧化膜的單位面積的靜電容Cox(MN3)乘以該柵電極的面積A(＝W·LW為柵極寬度，L為柵極長度)。眾所周知，在單晶硅上的MOS晶體管中，當(dāng)處于柵-源間電壓為閾值電壓以下的截止?fàn)顟B(tài)時(shí)，柵-體間電容Cgb一定，但在SOI(Silicon On INsulator)構(gòu)造的N溝道TFT元件的情況下，沒有體塊材料，截止時(shí)的Cgb不一定，具有頻率依存性。
由于附加在電容器C2的端子上的寄生電容Cs所造成的電荷的再分配，電容器C2的端子電壓小于在初始化期間內(nèi)被預(yù)充電的電源電壓10V。即，當(dāng)輸入信號電壓為0V時(shí)，在初始化期間內(nèi)，電容器C1的端子電壓為0V，在取樣脈沖信號SMP為高電平的輸出期間內(nèi)，在柵極上被施加了0V電壓的N溝道MOS晶體管MN2截止，電容器C2的放電路徑處于截止?fàn)顟B(tài)，因此，電容器C2的端子電壓原應(yīng)保持電源電壓10V，但由于電荷的再分配，電容器C2的端子電壓小于被預(yù)充電的電源電壓10V。
設(shè)與電容器C2的端子連接的MOS晶體管MN3、MP1、MN2的寄生電容的合成電容為Cs，設(shè)最初(電容再分配前)的電容器C2的端子電壓為V(＝10V)，設(shè)電荷再分配后的電容器C2的端子電壓為V′，則由C2·V＝(Cs+C2)V′得到變?yōu)閂′＝V·C2/(Cs+C2)＜V(＝10V) …(1)即，當(dāng)輸入為0V(C1的端子電壓為0V)時(shí)，電荷再分配后的電壓下降ΔV為ΔV＝V-V′＝V·Cs/(Cs+C2) …(2)當(dāng)該電壓下降ΔV變大時(shí)，漏電流增大，最壞的情況是邏輯值反轉(zhuǎn)。即，電容器C2的端子電壓原本應(yīng)為高電平(10V)，當(dāng)由于電壓下降ΔV，可能會(huì)變?yōu)檫壿嬮撝狄韵碌牡碗娖?。對于同一Cs，如果C2的電容值大，則Δ變小，考慮上述電荷再分配來決定電容器C2的數(shù)值。
在該實(shí)施例中，將構(gòu)成檢測用元件的N溝道MOS晶體管MN2的柵極寬度(W)/柵極長度(L)設(shè)定為40/4(單位為um)，將電容器C2的電容值設(shè)定為150fF。
此外，考慮到由于電容器C1的場通(field through)而導(dǎo)致的電壓下降以及電容器C1的充放電時(shí)間，將其電容值設(shè)定為500fF，對N溝道MOS晶體管MN1采用兩側(cè)LDD(lightly Doped Drain)構(gòu)造，將其W/L設(shè)定為8/4(單位為um)。
將N溝道MOS晶體管MN3、P溝道MOS晶體管MP1的W/L設(shè)定為4/4(單位為um)。
以下參照圖10的特性圖，對N溝道MOS晶體管MN2的規(guī)格進(jìn)行說明。圖10是表示當(dāng)N溝道MOS晶體管MN2的柵極電壓VG＝3V時(shí)，其漏極電壓VD和漏極電流ID的特性圖。如特性曲線A、B所示，即使是漏極電壓VD＝10V、柵極電壓VG＝3V、漏極電流ID相同的晶體管，由于閾值VTH和跨導(dǎo)、溝道電導(dǎo)的偏差，導(dǎo)致漏-源間電壓VDS＜10V時(shí)的動(dòng)作不同，因此，電容器C2的放電所需要的時(shí)間也產(chǎn)生變化。在圖10中，電容器C2放電時(shí)間為R＞B＞A。
圖10的R為用于規(guī)定漏極電壓VD和漏極電流ID之間的關(guān)系(克?；舴螂妷悍▌t)的等價(jià)阻抗值，其關(guān)系為VD＝R·ID。在將處于導(dǎo)通狀態(tài)的N溝道MOS晶體管MN2置換為該阻抗R(導(dǎo)通阻抗)的情況下，電容器C2的放電特性如圖11所示。
即，例如在圖9中，在以導(dǎo)通阻抗R置換N溝道MOS晶體管MN2的情況下，為了作為邏輯電路而動(dòng)作，即為了與125KHz的動(dòng)作頻率對應(yīng)，放電時(shí)間為8μS，電容器C2的放電特性以R＝10MΩ(兆歐姆)為上限。即，當(dāng)大于R＝10MΩ時(shí)，在8μS以內(nèi)無法完成放電。
當(dāng)R＝10MΩ時(shí)，在N溝道MOS晶體管MN2的W/L＝40/4、漏-源間電壓VDS＝10V、柵極電壓VG＝3V并且為單側(cè)LDD構(gòu)造的情況下，漏極電流ID＞1μA。
在N溝道MOS晶體管MN2的W/L＝4/4、漏-源間電壓VDS＝10V、柵極電壓VG＝3V并且為單側(cè)LDD構(gòu)造的情況下，漏極電流ID＞100nA。
在設(shè)由于漏電流所致的電壓下降為0.5V時(shí)，在N溝道MOS晶體管MN2的W/L＝40/4、VDS＝10V、VG＝0V并且為單側(cè)LDD構(gòu)造的情況下，漏極電流ID＜940nA。
此外，在N溝道MOS晶體管MN2的W/L＝4/4、VDS＝10V、VG＝0V并且為單側(cè)LDD構(gòu)造的情況下，漏極電流ID＜940pA。
因此，N溝道MOS晶體管MN2所要求的晶體管規(guī)格為，根據(jù)電容器C2(150fF)的放電時(shí)間，有ID＞100nA(單側(cè)LDD、W/L＝4/4、VDS＝10V、VGS＝3V)根據(jù)C2的保持時(shí)間，有ID＜940pA(單側(cè)LDD、W/L＝4/4、VDS＝10V、VGS＝0V)此外，其柵極以電容器C1的端子電壓為輸入的N溝道MOS晶體管MN2的閾值VTH為3V以下。
圖12是表示在如圖9所示的取樣電平移動(dòng)電路中使用典型特性的TFT的模擬結(jié)果。N溝道MOS晶體管MN1采用W/L＝8/4、兩側(cè)LDD構(gòu)造，N溝道MOS晶體管MN2采用W/L＝40/4，P溝道MOS晶體管MP1、MP2、MP3、MP4、N溝道MOS晶體管MN3、MN4、MN5、MN6采用W/L＝4/4，C1＝500fF，C2＝150fF。從圖12可以確認(rèn)進(jìn)行了所希望的動(dòng)作。
即，在最初的初始化(預(yù)充電)期間〔第37～45μS的8μS〕內(nèi)，電容器C2被充電至10V(參照圖12的“C2預(yù)充電狀態(tài)”)。隨著輸入數(shù)據(jù)DATA(0.2～2.8V)，在約1μS內(nèi)完成對電容器C1的數(shù)據(jù)寫入(參照圖12的C1箭頭所指示的圓點(diǎn)的信號)。
在接下來的評價(jià)期間〔第45～53μS〕內(nèi)，電容器C2在0.5μS內(nèi)完成放電。
在接下來的初始化(預(yù)充電)期間〔第53～61μS〕內(nèi)，電容器C2再次被預(yù)充電至10V。
在接下來的評價(jià)期間〔第61～69μS〕內(nèi)，由于輸入數(shù)據(jù)DATA為0V，所以電容器C2不被放電，保持高電平(10V)。
但是，由于N溝道MOS晶體管MN3導(dǎo)通，電容器C2的電荷被再分配到N溝道MOS晶體管MN3的溝道，所以電壓下降約0.5V左右(如“由于C2電荷再分配，導(dǎo)致電壓下降0.5V”所指示的)。
圖13(a)表示以N溝道MOS晶體管MN2的特性(slow(低速)、typ(標(biāo)準(zhǔn))、fast(高速))為參數(shù)的情況下的取樣脈沖信號SMP上升時(shí)的電容器C2的放電特性。
由圖13可知，即使在最壞情況(slow)下，也在1μS以內(nèi)完成放電。圖13(b)表示由于N溝道MOS晶體管MN2的特性(sloW(低速)、typ(標(biāo)準(zhǔn))、fast(高速))導(dǎo)致的取樣脈沖信號SMP下降和上升時(shí)的取樣電路的電容器C1的放電特性。由圖中可知，電容器C1也在1μS以內(nèi)完成寫入動(dòng)作。
上述本發(fā)明實(shí)施例的取樣電平移動(dòng)電路和兩相展開電路的規(guī)格的一例如下所述。
■輸入數(shù)據(jù)振幅0-3V■輸出數(shù)據(jù)振幅0-10V■輸入數(shù)據(jù)頻率125KHz■輸出數(shù)據(jù)頻率62.5KHz■初始化時(shí)間1μS■控制信號為SMP及其反轉(zhuǎn)信號XSMP■電源為10V和GND■消耗功率(198輸入電路合計(jì))為■0.006mW(所有數(shù)據(jù)為0)■0.36mW(數(shù)據(jù)0、1比例相同)■0.69mW(所有數(shù)據(jù)為1)消耗功率隨輸入數(shù)據(jù)而變化，最大為0.69mW(198輸入電路合計(jì)，SMP、反轉(zhuǎn)信號XSMP的消耗功率0.17mW除外)。
上述消耗功率的約1/2是伴隨著充放電用的電容器C2的充放電而消耗的。即，消耗功率的大部分伴隨著電容器C2的充放電而消耗，在取樣電平移動(dòng)電路中，電容器C2的電荷再分配和漏電流決定動(dòng)作頻率的下限。
在該例的取樣電平移動(dòng)電路的設(shè)計(jì)中，為了增大動(dòng)作容限，將電容器C2的電容值設(shè)定得稍大。在為了降低消耗功率的情況下，將電容器C2的電容值設(shè)定得較小。
圖14和圖15是表示與如圖17所示的本發(fā)明實(shí)施例的兩相展開電路的時(shí)滯無關(guān)性相關(guān)的模擬結(jié)果的圖。圖14(a)表示測試向量(DATA、SMP、XSMP、DATAODD、DATAEVEN)的信號波形，圖14(b)表示不存在時(shí)滯，正常動(dòng)作時(shí)的模擬結(jié)果。
圖15(a)表示相對于取樣脈沖信號SMP，反轉(zhuǎn)信號XSMP的躍變時(shí)序延遲2μS的情況，圖15(b)相對于取樣脈沖信號SMP，反轉(zhuǎn)信號XSMP的躍變時(shí)序超前2μS的情況，圖15示出了本發(fā)明實(shí)施例的兩相展開電路的動(dòng)作的模擬結(jié)果。
從圖15可以確認(rèn)，即使相對于取樣脈沖信號SMP，反轉(zhuǎn)信號XSMP的躍變時(shí)序延遲2μS，也不會(huì)發(fā)生邏輯錯(cuò)誤，可以輸出與圖14(b)的輸出相同的數(shù)據(jù)，進(jìn)行正常動(dòng)作。
以下對本發(fā)明的顯示裝置的實(shí)施例進(jìn)行說明。圖16是表示具有本發(fā)明的取樣電平移動(dòng)電路和兩相展開電路的液晶顯示裝置的構(gòu)成的圖。為了實(shí)現(xiàn)LCD(Liquid Crystal Display)模塊的低成本化、低消耗功率化，由于數(shù)模轉(zhuǎn)換器DAC 104安裝在顯示板上，所以外設(shè)的存儲器內(nèi)置控制器IC 120僅為邏輯電路。因此，可以在控制器IC 120的制造過程中使用精細(xì)工藝，從而可以降低電源電壓，同時(shí)減小芯片尺寸，并且可以實(shí)現(xiàn)低消耗功率化、低成本。
此外，如圖16所示，增大控制器IC 120和液晶顯示板100之間的數(shù)據(jù)總線的寬度加寬為198bits，圖像數(shù)字?jǐn)?shù)據(jù)從幀存儲器121通過數(shù)據(jù)總線，傳送到液晶顯示板100。這樣，通過延遲幀存儲器121的預(yù)充電頻率，可以實(shí)現(xiàn)控制器IC 120的低消耗功率化。
參照圖16可知，液晶顯示裝置具有控制器IC 120，包括選取與未圖示的主機(jī)(CPU)連接的總線接口的控制器122以及存儲一幀圖像信息的幀存儲器121；和DC-DC轉(zhuǎn)換器/多級電源電路130。還具有取樣電平移動(dòng)電路101，將從幀存儲器121并行傳送來的198位(例如灰度6位、33個(gè)像素的圖像數(shù)據(jù))數(shù)據(jù)(0-3V)輸入到液晶顯示板(稱為“顯示設(shè)備基板”)100，并電平變換為0-10V振幅的信號；兩相展開電路102，串行輸入取樣電平移動(dòng)電路101的輸出，并展開為2位的并行位；鎖存電路103，鎖存作為兩相展開電路102的輸出的396位；DAC 104(66電路)，輸入從6個(gè)鎖存電路103輸出的6位(6位灰度)的信號；選擇器105，分別接收DAC 104(66電路)的輸出，具有與液晶像素陣列110的列的輸入數(shù)(N列)相同的輸出，根據(jù)從時(shí)序信號電平移動(dòng)電路106輸出的選擇器控制信號，順次向被選擇的數(shù)據(jù)線輸出圖像信號。時(shí)序信號電平移動(dòng)電路106輸出0-10V的取樣脈沖信號SMP、XSMP、鎖存時(shí)鐘、選擇器控制信號。移位寄存器108A、輸出緩沖器108B構(gòu)成了驅(qū)動(dòng)液晶像素陣列110的掃描線的垂直驅(qū)動(dòng)器108(掃描線驅(qū)動(dòng)電路)。DC-DC轉(zhuǎn)換器/多級電源電路130向取樣電平移動(dòng)電路101、時(shí)序信號電平移動(dòng)電路106供給電源。M行N列的液晶像素陣列110的一個(gè)像素111由以下部分構(gòu)成晶體管(TFT)，在例如AM(有源矩陣方式)LCD的情況下，柵極與字線連接，漏極(源極)與數(shù)據(jù)線連接，源極(漏極)與像素電極連接，而成為開關(guān)；保持(輔助)電容器；以及液晶層，封存在像素電極和與之對置的基板(COM)之間(圖中三角形和逆三角形重疊的符號表示液晶電容器)。
圖17是圖16的局部放大圖，示出了取樣脈沖信號SMP、XSMP與取樣電平移動(dòng)電路和兩相展開電路的連接關(guān)系。在圖17中，102A在具有如圖7所示的取樣電平移動(dòng)電路和兩相展開電路的構(gòu)成中，僅使用奇、偶的正轉(zhuǎn)信號DATAODD、DATAEVEN作為輸出信號，而不使用奇、偶的反轉(zhuǎn)信號XDATAODD、XDATAEVEN，所以在如圖7所示的構(gòu)成中，可以去除用于輸出反轉(zhuǎn)信號XDATAODD的反相器20，以及用于輸出XDATAEVEN的反相器29。
取樣脈沖信號SMP及其反轉(zhuǎn)信號XSMP，由于對取樣電平移動(dòng)電路和兩相展開電路是共通的，所以對來自控制器的時(shí)序信號進(jìn)行電平移動(dòng)的電路106(圖16)可以使用如圖23、圖24等所示的現(xiàn)有的電路構(gòu)成。
來自3組取樣電平移動(dòng)·兩相展開電路102A的輸出(取樣電平移動(dòng)·兩相展開電路102A在輸出級包括圖16的鎖存電路103)被輸入至6位DAC 104，DAC 104的輸出電壓通過選擇器(MPX)105被順次(隨時(shí)間變化)選擇，并輸出到數(shù)據(jù)線。
作為本發(fā)明的另一個(gè)實(shí)施例，參照圖18和圖19，對使用本發(fā)明的取樣電平移動(dòng)電路、反相器和鎖存器構(gòu)成六相展開電路的例子進(jìn)行說明。圖18和圖19僅是為了作圖的方便而分開來畫。
如圖18所示的構(gòu)成為，由如圖7所示的兩相展開電路構(gòu)成，該兩相展開電路與取樣脈沖信號SMP的上升同步，從輸入信號并行輸出奇、偶的正轉(zhuǎn)信號DATAODD、DATAEVEN。在如圖18所示的兩相展開電路的取樣電平移動(dòng)電路中，電容器C1、C2由MOS電容器構(gòu)成。
在如圖19所示的構(gòu)成中，與DATAODD相關(guān)的的元件包括鎖存器(定時(shí)反相器52、反相器53、定時(shí)反相器54)，在圖18的兩相展開電路中，通過反相器82、83延遲了傳輸DATAODD的節(jié)點(diǎn)(A)的電位，并且在使輸入數(shù)據(jù)(DATA)的頻率6分頻的信號DCL的上升時(shí)輸出；反相器55，將反轉(zhuǎn)鎖存器的輸出而得到的信號作為D1而輸出。
還包括第一主從型鎖存器(定時(shí)反相器30、反相器31、定時(shí)反相器32、定時(shí)反相器33、反相器34、定時(shí)反相器35)，在信號XSMP的下降時(shí)取入節(jié)點(diǎn)A的電位，并且在信號SMP的上升時(shí)輸出；第二主從型鎖存器(定時(shí)反相器36、反相器37、定時(shí)反相器38、定時(shí)反相器39(輸出為節(jié)點(diǎn)E)、反相器40、定時(shí)反相器41)，在信號XSMP的下降時(shí)取入定時(shí)反相器33的輸出(節(jié)點(diǎn)C)，在信號SMP上升時(shí)被輸出。此外還包括鎖存器(定時(shí)反相器48、反相器49、定時(shí)反相器50)，在信號DCL的上升時(shí)，輸出通過反相器42將第一主從型鎖存器的反相器34的輸出反轉(zhuǎn)而得到的信號；反相器51，將上述鎖存器的輸出反轉(zhuǎn)而得到的信號作為D3而輸出。此外還具有鎖存器(定時(shí)反相器44、反相器45、定時(shí)反相器46)，在信號DCL的上升時(shí)，輸出通過反相器43將第二主從型鎖存器的反相器40的輸出反轉(zhuǎn)而得到的信號；反相器47，將上述鎖存器的輸出反轉(zhuǎn)而得到的信號作為D5而輸出。
與DATAEVEN相關(guān)的的元件包括鎖存器(定時(shí)反相器78、反相器79、定時(shí)反相器80)，兩相展開電路中，通過反相器84、85延遲了DATAEVEN信號被傳輸?shù)墓?jié)點(diǎn)(F)，并且在使輸入數(shù)據(jù)的頻率6分頻的信號DCL的上升時(shí)輸出；反相器81，將反轉(zhuǎn)上述鎖存器的輸出而得到的信號作為D0而輸出。
還包括第三主從型鎖存器(定時(shí)反相器56、反相器57、定時(shí)反相器58、定時(shí)反相器59、反相器60、定時(shí)反相器61)，在信號XSMP的下降時(shí)取入節(jié)點(diǎn)F的電位，并且在信號SMP的上升時(shí)被輸出；第四主從型鎖存器(定時(shí)反相器62、反相器63、定時(shí)反相器64、定時(shí)反相器65(輸出為節(jié)點(diǎn)J)、反相器66、定時(shí)反相器67)，在信號XSMP的下降時(shí)取入定時(shí)反相器59的輸出(節(jié)點(diǎn)H)，在信號SMP上升時(shí)被輸出。此外還包括鎖存器(定時(shí)反相器74、反相器75、定時(shí)反相器76)，在信號DCL的上升時(shí)，輸出通過反相器68將第三主從型鎖存器的反相器60的輸出反轉(zhuǎn)而得到的信號；反相器77，將上述鎖存器的輸出反轉(zhuǎn)而得到的信號作為D2而輸出。此外還具有鎖存器(定時(shí)反相器70、反相器71、定時(shí)反相器72)，在信號DCL的上升時(shí)，輸出通過反相器69將第四主從型鎖存器的反相器66的輸出反轉(zhuǎn)而得到的信號；反相器73，將上述鎖存器的輸出反轉(zhuǎn)而得到的信號作為D4而輸出。
圖20是表示如圖18、圖19所示的六相展開電路的動(dòng)作的時(shí)序圖。DATAODD(節(jié)點(diǎn)A)、DATAEVEN(F)由輸入數(shù)據(jù)DATA生成。節(jié)點(diǎn)A的信號在DATAODD的路徑上的節(jié)點(diǎn)C、E，被延遲了取樣脈沖信號SMP的一個(gè)周期、兩個(gè)周期，在作為輸入數(shù)據(jù)DATA的6分頻時(shí)鐘的DCL的上升時(shí)(輸入數(shù)據(jù)DATA之7被輸入的時(shí)刻)，節(jié)點(diǎn)A、C、E的數(shù)據(jù)作為D1、D3、D5而輸出。節(jié)點(diǎn)F的信號在DATAEVEN的路徑上的節(jié)點(diǎn)H、J被延遲了取樣脈沖信號SMP的一個(gè)周期、兩個(gè)周期，在作為輸入數(shù)據(jù)DATA的6分頻時(shí)鐘的DCL的上升時(shí)(輸入數(shù)據(jù)DATA之7被輸入的時(shí)刻)，節(jié)點(diǎn)F、H、J的時(shí)間作為D0、D2、D4而輸出。
圖21是表示本發(fā)明另一個(gè)實(shí)施例的取樣電平移動(dòng)電路的構(gòu)成圖。參照圖21可知，該實(shí)施例的取樣電平移動(dòng)電路是將如圖1所示的上述實(shí)施例的評價(jià)用元件和檢測用元件的連接位置進(jìn)行了交換的電路，當(dāng)取樣脈沖信號SMP為高電平時(shí)導(dǎo)通的評價(jià)用N溝道MOS晶體管MN2被配置在低電位一側(cè)(接地一側(cè))，其柵極被輸入構(gòu)成取樣電路的電容器C1的端子電壓的N溝道MOS晶體管MN3，被插入其源極與高電位電源(10V)連接的預(yù)充電控制用的P溝道MOS晶體管MP1的漏極與其源極與低電位電源連接的N溝道MOS晶體管MN2的漏極之間。
如圖1所示的上述實(shí)施例的取樣電平移動(dòng)電路適用于輸入至輸入端子的信號(DATA)的振幅電壓(高電平電壓)接近N溝道MOS晶體管MN2的閾值VTH的情況。即，其柵極被輸入電容器C1的端子電壓(輸入信號電壓)的N溝道MOS晶體管MN2的源極與低電位電源(接地電壓)連接，被輸入至輸入端子的信號的振幅電壓(電容器C1的端子電壓)為柵-源間電壓Vgs。
與此相對，在如圖21所示的本實(shí)施例的電路構(gòu)成中，以輸入至輸入端子的信號的振幅電壓(電容器C1的端子電壓)作為其柵極的輸入的N溝道MOS晶體管MN3的源極通過N溝道MOS晶體管MN2與低電位電源(接地電位)連接，因此，N溝道MOS晶體管MN3的柵-源間電壓Vgs比輸入信號(DATA)的電壓低。例如，在取樣脈沖信號SMP為高電平期間的輸出期間內(nèi)，當(dāng)在初始化期間內(nèi)被取樣的輸入信號電壓為高電平時(shí)，MOS晶體管MN3導(dǎo)通，通過導(dǎo)通狀態(tài)的N溝道MOS晶體管MN2(導(dǎo)通阻抗ron)，電容器C2的積蓄電荷被放電，但該MOS晶體管MN3的柵-源間電壓Vgs為輸入信號的電壓(電容器C1的端子電壓)減去N溝道MOS晶體管MN2的漏極電流I和ron所確定的電壓降的差值。因此，本實(shí)施例適用于輸入信號的振幅電壓(高電平電壓VIH)比晶體管MN3的閾值電壓VTH高得多的情況。
此外，在本實(shí)施例中，通過將作為圖1的檢測用元件的N溝道MOS晶體管MN2和作為評價(jià)用元件的N溝道MOS晶體管MN3的連接位置交換，可以減小在輸出期間內(nèi)伴隨著電容器C2的積蓄電荷的電荷再分配的電壓變化，從而可以進(jìn)一步減小電容器C2的電容值。即，在N溝道MOS晶體管MN3的柵極電位為0V(輸入信號電壓＝低電平)、取樣脈沖信號SMP為高電平(10V)的情況下，N溝道MOS晶體管MN3截止，在附加在電容器C2的端子上的寄生電容Cs中，P溝道MOS晶體管MP1以外的MOS晶體管的寄生電容Cn僅為預(yù)先在其柵極上施加0V電壓而處于截止?fàn)顟B(tài)的N溝道MOS晶體管MN3的柵-漏間電容Cgd(MN3)(由于晶體管MN3截止，所以無須考慮Cgb(MN3))，Cgd(MN3)近似為0，比在參照圖1、圖9說明的上述實(shí)施例中的N溝道MOS晶體管的寄生電容Cn＝(W·L)Cox小。因此，附加在電容器C2的端子上的寄生電容的合成值Cs比參照圖1說明的上述實(shí)施例的電容值小。
取樣脈沖信號SMP為高電平(10V)時(shí)的電荷再分配后的電壓降ΔV如上所述為ΔV＝V-V′＝V·Cs/(Cs+C2)即，在本實(shí)施例中，由于寄生電容的合成值Cs很小，所以與如圖1所示的構(gòu)成相比，可以減小為了將ΔV設(shè)定為某一值而需要的電容器C2的電容值。
如圖21所示的取樣電平移動(dòng)電路的基本動(dòng)作，由于與參照圖1說明的上述實(shí)施例相同，所以省略其說明。
圖22是表示本發(fā)明的另一個(gè)實(shí)施例的多相(n相)展開電路的構(gòu)成圖。參照圖22可知，本實(shí)施例為將低電壓振幅的邏輯信號(0-3V)的串行數(shù)據(jù)展開為n相的電路，其構(gòu)成為，具有輸入移位寄存器1010的兩個(gè)輸出，作為取樣脈沖信號XSMP、SMP，并且取樣電路的輸入端子與數(shù)據(jù)線(DATA)連接的n個(gè)取樣電平移動(dòng)電路，還具有第一鎖存電路，根據(jù)移位寄存器1010的輸出信號A2、A3、A4、…，分別鎖存n個(gè)取樣電平移動(dòng)電路的輸出；第二鎖存電路，通過將數(shù)據(jù)信號n分頻后得到的鎖存時(shí)序信號DCL，鎖存第一鎖存電路的輸出。
更詳細(xì)地講，取樣電平移動(dòng)電路的構(gòu)成為，移位寄存器1010具有并行輸出A1～An+1(在圖22中僅表示到A4)，其中，信號A1被輸入將數(shù)據(jù)信號取樣至電容器C101的取樣電路的N溝道MOS晶體管MN101的柵極，信號A2被輸入P溝道MOS晶體管MP101和N溝道MOS晶體管MN103的柵極，具有源極與接地電位連接、漏極與N溝道MOS晶體管MN103的源極連接、柵極與取樣電路的電容器C 101的端子電壓(節(jié)點(diǎn)B的電壓)連接的N溝道MOS晶體管MN102，P溝道MOS晶體管MP101的源極與10V電源連接，電容器C102與P溝道MOS晶體管MP101和N溝道MOS晶體管MN103的漏極的連接點(diǎn)連接。該取樣電平移動(dòng)電路與如圖1所示的電路構(gòu)成相同，但所供給的取樣脈沖信號的控制不同，與取樣脈沖信號SMP對應(yīng)的信號A2相對于信號A1(與取樣脈沖信號XSMP相對應(yīng))，被延遲了移位寄存器1010的一個(gè)鐘脈沖，信號A1不是信號A2的反轉(zhuǎn)信號。
第一鎖存電路由以下元件構(gòu)成定時(shí)反相器211，以取樣電平移動(dòng)電路的電容器C102的端子電壓(節(jié)點(diǎn)C的電壓)為輸入，在信號A2的高電平時(shí)導(dǎo)通，并反轉(zhuǎn)輸出輸入信號；反相器212，以定時(shí)反相器211的輸出為輸入；定時(shí)反相器213，以反相器212的輸出為輸入，當(dāng)信號A2為低電平時(shí)導(dǎo)通，并反轉(zhuǎn)輸出輸入信號。該第一鎖存電路在信號A2高電平的上升沿輸出輸入數(shù)據(jù)(節(jié)點(diǎn)C的反轉(zhuǎn)信號)，當(dāng)信號A2為低電平時(shí)，存儲數(shù)據(jù)。第二鎖存電路由以下元件構(gòu)成定時(shí)反相器214，其輸入端子與第一鎖存電路的輸出(節(jié)點(diǎn)D)連接，在數(shù)據(jù)信號的n分頻時(shí)鐘DCL的高電平時(shí)導(dǎo)通，并反轉(zhuǎn)輸出輸入信號；反相器215，以定時(shí)反相器214的輸出為輸入；定時(shí)反相器216，以反相器215的輸出為輸入，當(dāng)信號DCL為低電平時(shí)導(dǎo)通，并反轉(zhuǎn)輸出輸入信號。該第二鎖存電路在信號DCL高電平的上升沿輸出輸入數(shù)據(jù)的反轉(zhuǎn)(節(jié)點(diǎn)D的狀態(tài))，當(dāng)信號DCL為低電平時(shí)存儲輸出數(shù)據(jù)。
以移位寄存器1010的輸出信號A2和A3為輸入的取樣電平移動(dòng)電路(由N溝道MOS晶體管MN201、MN202、MN203和P溝道MOS晶體管MP201和電容器C201、C202構(gòu)成)、第一鎖存電路(311、312、313)、第二鎖存電路(314、315、316)與上述電路相同。
以移位寄存器1010的輸出信號A3和A4為輸入的取樣電平移動(dòng)電路(由N溝道MOS晶體管MN301、MN302、MN303和P溝道MOS晶體管MP301和電容器C301、C302構(gòu)成)、第一鎖存電路(411、412、413)、第二鎖存電路(414、415、416)與上述電路相同。
這樣，在本實(shí)施例中，在從移位寄存器輸出的彼此相差一個(gè)數(shù)據(jù)周期相位的n+1相信號中，將相位相鄰的的兩個(gè)信號作為取樣脈沖信號XSMP、SMP，輸入取樣電平移動(dòng)電路，通過其中相位滯后的取樣脈沖將其鎖存在第一鎖存電路中，與將數(shù)據(jù)信號的頻率n分頻后得到的時(shí)鐘DCL同步地鎖存輸出，由此輸出n相的并行信號。移位寄存器1010由n+1級的D型觸發(fā)器構(gòu)成，設(shè)第i級的D型觸發(fā)器的輸出為Ai，可以向n個(gè)取樣電平移動(dòng)電路分別供給取樣脈沖信號(Ai，Ai+1)。作為信號Ai的生成電路，不限定于移位寄存器，可以使用生成相位相差一個(gè)數(shù)據(jù)周期的多相時(shí)鐘的任意電路。
圖23是表示圖22的電路各節(jié)點(diǎn)的信號波形推移的一部分的圖。僅看第二級的取樣電平移動(dòng)電路，在移位寄存器1010的信號A2上升的時(shí)刻，MOS晶體管MN201導(dǎo)通，由于此時(shí)信號A3為低電平，所以MOS晶體管MP201導(dǎo)通，MOS晶體管MN203截止，節(jié)點(diǎn)G被預(yù)充電至10V，在取樣電路的節(jié)點(diǎn)F上，數(shù)據(jù)信號(2)的高電平(3V)被取樣(初始化期間)。
接下來，從信號A2的上升沿開始延遲一個(gè)數(shù)據(jù)周期，信號A3上升，取樣電平移動(dòng)電路的MOS晶體管MP201截止，MOS晶體管MN203導(dǎo)通，而進(jìn)入輸出期間，MOS晶體管MN202的柵極電位變?yōu)?V，MOS晶體管MN202導(dǎo)通，電容器202的積蓄電荷(在初始化期間內(nèi)被充電的電荷)通過MOS晶體管MN203、202被向地放電，節(jié)點(diǎn)G變?yōu)?V。當(dāng)信號A3上升時(shí)，定時(shí)反相器311導(dǎo)通，作為反轉(zhuǎn)電容器C202的端子電壓而得到的邏輯值的高電平被輸出到節(jié)點(diǎn)H。
接下來，信號A3變?yōu)榈碗娖剑?jié)點(diǎn)H的狀態(tài)(高電平)被由反相器312、313構(gòu)成的觸發(fā)器保存。同時(shí)，節(jié)點(diǎn)G的電容器C202被預(yù)充電至電源電壓(10V)，進(jìn)行下一個(gè)動(dòng)作的準(zhǔn)備。
與移位寄存器1010的輸出A2、A3、A4、…相應(yīng)，被取樣的數(shù)據(jù)被鎖存在節(jié)點(diǎn)D、H、L、…，當(dāng)串行供給到數(shù)據(jù)線(DATA)的n個(gè)數(shù)據(jù)的鎖存結(jié)束時(shí)，鎖存時(shí)序信號DCL被共通地輸入n個(gè)第二鎖存電路，與該信號DCL的上升沿同步，從n個(gè)第二鎖存電路輸出n位的并行信號。即，在如圖23所示的例子中，第二鎖存電路的輸出節(jié)點(diǎn)E、I、M在鎖存時(shí)序信號DCL的上升時(shí)變?yōu)楦唠娖?、低電平、高電平?br> 在如圖22所示的例子中，來自n個(gè)第二鎖存電路的n位并行輸出被輸入DAC電路1020，但毫無疑問，n相展開電路的輸出目的地不限于DAC電路。
在上述各實(shí)施例中，對使用多晶硅TFT作為晶體管的電平移動(dòng)電路、二相展開電路、六相展開電路進(jìn)行了說明，但毫無疑問，也可以使用在單晶硅基板上形成的CMOS電路。此外，不僅適用于集成電路，而且適用于將單個(gè)半導(dǎo)體元件、電容器等的分立電子部件安裝在電路基板上的構(gòu)成。
此外，通過圖16、圖17，在示例中對液晶顯示裝置和數(shù)據(jù)線驅(qū)動(dòng)電路進(jìn)行了說明，但對AM(有源矩陣方式)的有機(jī)EL顯示裝置也同樣適用。
此外，以上對輸入信號的振幅電壓為0-3V、輸出振幅為0-10V的例子進(jìn)行了說明，但本發(fā)明不限于上述構(gòu)成。
此外，除了兩相、六相展開電路以外，可以同樣地構(gòu)成展開為2N相的電路，并且可以利用n相展開電路，展開為任意相。
此外，構(gòu)成主從型鎖存器的觸發(fā)器(輸入和輸出彼此連接的兩個(gè)反相器)的定時(shí)反相器(例如圖3的13、16)，可以用通過由取樣脈沖信號SMP、反轉(zhuǎn)信號XSMP進(jìn)行導(dǎo)通、截止控制的轉(zhuǎn)換開關(guān)和反相器置換而構(gòu)成，可以用傳輸門來構(gòu)成對鎖存的信號傳輸進(jìn)行導(dǎo)通、截止控制的定時(shí)反相器(例如圖3的11、14)。
以上通過上述各實(shí)施例對本發(fā)明進(jìn)行了說明，但本發(fā)明不僅限于上述實(shí)施例，在本發(fā)明權(quán)利要求的范圍內(nèi)，本領(lǐng)域技術(shù)人員當(dāng)然可以進(jìn)行各種變形、修改。
如上所述，采用本發(fā)明的取樣電平移動(dòng)電路，在不流過恒定電流、實(shí)現(xiàn)低消耗功率化的同時(shí)，通過采用單相的信號輸入，可以減少連接端子數(shù)量。
此外，采用本發(fā)明的取樣電平移動(dòng)電路、兩相展開電路以及多相展開電路，可以簡化驅(qū)動(dòng)，去除多余的電源，適用于與外部控制器電路之間的例如3V接口、與安裝在LCD模塊等顯示板上的DAC陣列之間的接口。
權(quán)利要求
1.一種取樣電平移動(dòng)電路，其特征在于，其構(gòu)成為，具有開關(guān)元件，插入輸出節(jié)點(diǎn)的充電路徑中，開關(guān)元件插入上述輸出節(jié)點(diǎn)的放電路徑中，預(yù)充電裝置，根據(jù)輸入的取樣控制信號，在初始化期間內(nèi)，使插入上述輸出節(jié)點(diǎn)的充電路徑中的上述開關(guān)元件導(dǎo)通，將上述輸出節(jié)點(diǎn)預(yù)充電至高電位電源電壓；以及取樣裝置，對輸入信號電壓進(jìn)行取樣，在上述初始化期間內(nèi)，根據(jù)上述輸入的取樣控制信號，使上述輸出節(jié)點(diǎn)的放電路徑保持截止?fàn)顟B(tài)，在由上述輸入的取樣控制信號規(guī)定的輸出期間內(nèi)，與在上述初始化期間內(nèi)被取樣的上述輸入信號電壓的邏輯值相對應(yīng)，使被插入上述輸出節(jié)點(diǎn)的放電路徑中的上述開關(guān)元件導(dǎo)通、截止，當(dāng)被插入上述放電路徑中的上述開關(guān)元件導(dǎo)通時(shí)，上述放電路徑處于導(dǎo)通狀態(tài)，被預(yù)充電的上述輸出節(jié)點(diǎn)進(jìn)行放電，當(dāng)被插入上述放電路徑中的上述開關(guān)元件截止時(shí)，被預(yù)充電的上述輸出節(jié)點(diǎn)不進(jìn)行放電。
2.一種取樣電平移動(dòng)電路，其特征在于，具有第一至第三開關(guān)元件，被串聯(lián)連接在高電位電源和低電位電源之間；在上述第一開關(guān)元件和上述第二開關(guān)元件的連接點(diǎn)上連接有第一電容器；具有第四開關(guān)元件，被連接在被輸入輸入信號的輸入端子和上述第三開關(guān)元件的控制端子之間；在上述第三開關(guān)元件的控制端子和上述第四開關(guān)元件的連接點(diǎn)上連接有第二電容器，上述第一開關(guān)元件和上述第二開關(guān)元件各自的控制端子被共通地輸入第一取樣控制信號，當(dāng)其中一個(gè)導(dǎo)通時(shí)，另一個(gè)截止，上述第四開關(guān)元件的控制端子被輸入第二取樣控制信號，從上述第一電容器的端子電壓直接或間接地取出輸出信號。
3.一種取樣電平移動(dòng)電路，其特征在于，具有第一至第三開關(guān)元件，被串聯(lián)連接在高電位電源和低電位電源之間，在上述第一開關(guān)元件和上述第二開關(guān)元件的連接點(diǎn)上連接有第一電容器，具有第四開關(guān)元件，被連接在被輸入輸入信號的輸入端子和上述第二開關(guān)元件的控制端子之間，在上述第二開關(guān)元件的控制端子和上述第四開關(guān)元件的連接點(diǎn)上連接有第二電容器，上述第一開關(guān)元件和上述第三開關(guān)元件各自的控制端子被共通地輸入第一取樣控制信號，當(dāng)其中一個(gè)導(dǎo)通時(shí)，另一個(gè)截止，上述第四開關(guān)元件的控制端子被輸入第二取樣控制信號，從上述第一電容器的端子電壓直接或間接地導(dǎo)出輸出信號。
4.一種取樣電平移動(dòng)電路，其特征在于，具有第一至第三開關(guān)元件，被串聯(lián)連接在高電位電源和低電位電源之間，在上述第一開關(guān)元件和上述第二開關(guān)元件的連接點(diǎn)上連接有第一電容器，具有第四開關(guān)元件，被連接在被輸入輸入信號的輸入端子和上述第三開關(guān)元件的控制端子之間，在上述第三開關(guān)元件的控制端子和上述第四開關(guān)元件的連接點(diǎn)上連接有第二電容器，上述第一開關(guān)元件的控制端子和上述第二開關(guān)元件的控制端子被共通地輸入第一取樣控制信號，當(dāng)上述第一取樣控制信號為第二邏輯值時(shí)，上述第一開關(guān)元件導(dǎo)通，上述第二開關(guān)元件截止，上述第一電容器被充電至上述高電位電源的電源電壓，第二取樣控制信號被輸入上述第四開關(guān)元件的控制端子，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，上述第四開關(guān)元件導(dǎo)通，上述第二電容器被上述輸入信號電壓充電，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，上述第一開關(guān)元件截止，上述第二開關(guān)元件導(dǎo)通，從此時(shí)的上述第一電容器的端子電壓直接或間接地取出輸出信號。
5.一種取樣電平移動(dòng)電路，其特征在于，具有第一至第三開關(guān)元件，被串聯(lián)連接在高電位電源和低電位電源之間，在上述第一開關(guān)元件和上述第二開關(guān)元件的連接點(diǎn)上連接有第一電容器，具有第四開關(guān)元件，被連接在被輸入輸入信號的輸入端子和上述第二開關(guān)元件的控制端子之間，在上述第二開關(guān)元件的控制端子和上述第四開關(guān)元件的連接點(diǎn)上連接有第二電容器，上述第一開關(guān)元件的控制端子和上述第三開關(guān)元件的控制端子被共通地輸入第一取樣控制信號，當(dāng)上述第一取樣控制信號為第二邏輯值時(shí)，上述第一開關(guān)元件導(dǎo)通，上述第三開關(guān)元件截止，上述第一電容器被充電至上述高電位電源的電源電壓，第二取樣控制信號被輸入上述第四開關(guān)元件的控制端子，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，上述第四開關(guān)元件導(dǎo)通，上述第二電容器被上述輸入信號電壓充電，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，上述第一開關(guān)元件截止，上述第三開關(guān)元件導(dǎo)通，從此時(shí)的上述第一電容器的端子電壓直接或間接地取出輸出信號。
6.根據(jù)權(quán)利要求2所述的取樣電平移動(dòng)電路，其特征在于，上述第二取樣控制信號是把上述第一取樣控制信號反轉(zhuǎn)而得到的信號。
7.根據(jù)權(quán)利要求2所述的取樣電平移動(dòng)電路，其特征在于，還具有緩沖電路，接收上述第一電容器的端子電壓作為輸入，輸出高電位電源電位和低電位電源電位的振幅的信號。
8.根據(jù)權(quán)利要求2所述的取樣電平移動(dòng)電路，其特征在于，還具有第一轉(zhuǎn)換開關(guān)，接收上述第一電容器的端子電壓、或者以上述第一電容器的端子電壓為輸入而輸出高電位電源電位和低電位電源電位的振幅的信號的緩沖電路的輸出作為輸入，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)導(dǎo)通，輸出輸入的信號，當(dāng)上述第一取樣控制信號為第二邏輯值時(shí)截止。
9.根據(jù)權(quán)利要求8所述的取樣電平移動(dòng)電路，其特征在于，還具有主動(dòng)鎖存器，包括上述第一轉(zhuǎn)換開關(guān)；觸發(fā)器，接收上述第一轉(zhuǎn)換開關(guān)的輸出，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，存儲該值，從動(dòng)鎖存器，包括第二轉(zhuǎn)換開關(guān)，接收上述第一轉(zhuǎn)換開關(guān)的輸出，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)導(dǎo)通，輸出上述第一轉(zhuǎn)換開關(guān)的輸出信號，當(dāng)上述第二取樣控制信號為第二邏輯值時(shí)截止；觸發(fā)器，接收上述第二轉(zhuǎn)換開關(guān)的輸出，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，存儲上述第二轉(zhuǎn)換開關(guān)的輸出值。
10.根據(jù)權(quán)利要求7所述的取樣電平移動(dòng)電路，其特征在于，上述緩沖電路由偶數(shù)級的反相器級聯(lián)連接而構(gòu)成。
11.根據(jù)權(quán)利要求8所述的取樣電平移動(dòng)電路，其特征在于，上述第一轉(zhuǎn)換開關(guān)，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)導(dǎo)通，由反轉(zhuǎn)輸出輸入的信號的定時(shí)反相器構(gòu)成。
12.根據(jù)權(quán)利要求9所述的取樣電平移動(dòng)電路，其特征在于，上述第二轉(zhuǎn)換開關(guān)，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)導(dǎo)通，由反轉(zhuǎn)輸出輸入的信號的定時(shí)反相器構(gòu)成。
13.根據(jù)權(quán)利要求1所述的取樣電平移動(dòng)電路，其特征在于，輸入至上述輸入端子的輸入信號的振幅電壓比上述高電位電源電壓低。
14.根據(jù)權(quán)利要求1所述的取樣電平移動(dòng)電路，其特征在于，上述各開關(guān)元件由薄膜晶體管(TFT)構(gòu)成。
15.一種兩相展開電路，其特征在于，包括由權(quán)利要求2所述的取樣電平移動(dòng)電路構(gòu)成的第一和第二取樣電平移動(dòng)電路，還包括第一主從型鎖存器，輸入信號被共通地輸入上述第一和第二取樣電平移動(dòng)電路，在上述第二取樣電平移動(dòng)電路中，分別反轉(zhuǎn)上述第一取樣電平移動(dòng)電路的上述第一和第二取樣控制信號的值后得到的值的信號，作為第一和第二取樣控制信號被分別輸入對應(yīng)的開關(guān)元件的控制端子，根據(jù)上述第一取樣控制信號取入上述第一取樣電平移動(dòng)電路的輸出，并且根據(jù)上述第二取樣控制信號輸出；鎖存器，根據(jù)上述第一取樣控制信號，輸出上述第一主從型鎖存器的輸出；第二主從型鎖存器，根據(jù)上述第二取樣控制信號取入上述第二取樣電平移動(dòng)電路的輸出，并且根據(jù)上述第一取樣控制信號輸出。
16.一種兩相展開電路，其特征在于，該兩相展開電路包括第一取樣電平移動(dòng)電路，具有第一至第三開關(guān)元件，串聯(lián)連接在高電位電源和低電位電源之間，在上述第一開關(guān)元件和上述第二開關(guān)元件的連接點(diǎn)上連接有第一電容器，具有第四開關(guān)元件，連接在被輸入輸入信號的輸入端子和上述第三開關(guān)元件的控制端子之間，在上述第三開關(guān)元件的控制端子和上述第四開關(guān)元件的連接點(diǎn)上連接有第二電容器，上述第一開關(guān)元件和上述第二開關(guān)元件各自的控制端子被共通地輸入第一取樣控制信號，把作為上述第一取樣控制信號的互補(bǔ)信號的第二取樣控制信號輸入至上述第四開關(guān)元件的控制端子；第一組反相器，將以上述第一電容器的端子電壓為輸入的反相器作為第一級，在整體上呈偶數(shù)級級聯(lián)方式連接而成；第一主從型鎖存器，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，取入上述第一組反相器的最后一級的輸出信號，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，輸出上述取入的信號；第一鎖存器，接收上述第一主從型鎖存器的輸出信號，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，作為奇數(shù)信號而輸出；第二取樣電平移動(dòng)電路，具有第五至第七開關(guān)元件，串聯(lián)連接在上述高電位電源和上述低電位電源之間，在上述第五開關(guān)元件和上述第六開關(guān)元件的連接點(diǎn)上連接有第三電容器，具有第八開關(guān)元件，連接在被輸入上述輸入信號的上述輸入端子和上述第七開關(guān)元件的控制端子之間，在上述第七開關(guān)元件的控制端子和上述第八開關(guān)元件的連接點(diǎn)上連接有第四電容器，上述第五開關(guān)元件和上述第六開關(guān)元件各自的控制端子被共通地輸入第二取樣控制信號，把作為上述第一取樣控制信號輸入至上述第八開關(guān)元件的控制端子；第二組反相器，將以上述第三電容器的端子電壓為輸入的反相器作為第一級，在整體上呈偶數(shù)級級聯(lián)方式連接而成；以及第二主從型鎖存器，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，取入上述第二組反相器的最后一級的輸出，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，輸出上述取入的信號，作為偶數(shù)信號，與上述第一取樣控制信號變?yōu)榈谝贿壿嬛低剑⑿休敵錾鲜銎鏀?shù)信號和上述偶數(shù)信號。
17.一種多相展開電路，其特征在于，該多相展開電路包括第一取樣電平移動(dòng)電路，具有第一至第三開關(guān)元件，串聯(lián)連接在高電位電源和低電位電源之間，在上述第一開關(guān)元件和上述第二開關(guān)元件的連接點(diǎn)上連接有第一電容器，具有第四開關(guān)元件，連接在被輸入輸入信號的輸入端子和上述第三開關(guān)元件的控制端子之間，在上述第三開關(guān)元件的控制端子和上述第四開關(guān)元件的連接點(diǎn)上連接有第二電容器，上述第一開關(guān)元件的控制端子和上述第二開關(guān)元件的控制端子被共通地輸入第一取樣控制信號，把作為上述第一取樣控制信號的互補(bǔ)信號的第二取樣控制信號輸入至上述第四開關(guān)元件的控制端子；第一組反相器，將以上述第一電容器的端子電壓為輸入的反相器作為第一級，在整體上呈偶數(shù)級級聯(lián)方式連接而成；第一主從型鎖存器，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，取入上述第一組反相器的最后一級的輸出信號，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，輸出上述取入的信號；第一鎖存器，接收上述第一主從型鎖存器的輸出信號，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，作為奇數(shù)信號而輸出；第二取樣電平移動(dòng)電路，具有第五至第七開關(guān)元件，串聯(lián)連接在上述高電位電源和上述低電位電源之間，在上述第五開關(guān)元件和上述第六開關(guān)元件的連接點(diǎn)上連接有第三電容器，具有第八開關(guān)元件，連接在被輸入上述輸入信號的上述輸入端子和上述第七開關(guān)元件的控制端子之間，在上述第七開關(guān)元件的控制端子和上述第八開關(guān)元件的連接點(diǎn)上連接有第四電容器，上述第五開關(guān)元件的控制端子和上述第六開關(guān)元件的控制端子被共通地輸入第二取樣控制信號，把作為上述第一取樣控制信號輸入至上述第八開關(guān)元件的控制端子；第二組反相器，將以上述第三電容器的端子電壓為輸入的反相器作為第一級，在整體上呈偶數(shù)級級聯(lián)方式連接而成；以及第二主從型鎖存器，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，取入上述第二組反相器的最后一級的輸出，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)，輸出上述取入的信號，作為偶數(shù)信號，與上述第一取樣控制信號變?yōu)榈谝贿壿嬛低?，并行輸出上述奇?shù)信號和上述偶數(shù)信號，具有并聯(lián)配置的(M+1)個(gè)鎖存器(稱為第一組鎖存器)，包括級聯(lián)連接的M級的第一組主從型鎖存器，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，取入輸入，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)輸出，上述奇數(shù)信號被輸入上述第一組主從型鎖存器的第一級，通過將上述輸入信號進(jìn)行2(M+1)分頻后得到的第三信號，分別鎖存上述奇數(shù)信號和上述第一組主從型鎖存器的輸出，具有并聯(lián)配置的(M+1)個(gè)鎖存器(稱為第二組鎖存器)，包括級聯(lián)連接的M級的第二組主從型鎖存器，當(dāng)上述第二取樣控制信號為第一邏輯值時(shí)，取入輸入，當(dāng)上述第一取樣控制信號為第一邏輯值時(shí)輸出，上述偶數(shù)信號被輸入上述第二組主從型鎖存器的第一級，通過將上述輸入信號進(jìn)行2(M+1)分頻后得到的第三信號，分別鎖存上述偶數(shù)信號和上述第二組主從型鎖存器的輸出，利用上述第一組、第二組鎖存器的輸出，在上述輸入信號頻率的2(M+1)分頻的周期內(nèi)，并行輸出展開為2(M+1)相的信號。
18.一種n相展開電路，其特征在于，包括n個(gè)(n為2以上的規(guī)定正整數(shù))權(quán)利要求2所述的取樣電平移動(dòng)電路，在n個(gè)上述取樣電平移動(dòng)電路的上述輸入端子上共通地連接有數(shù)據(jù)信號線，還包括生成相鄰的相位相差一個(gè)數(shù)據(jù)周期的多相時(shí)鐘信號的電路，上述多相時(shí)鐘信號的第i個(gè)時(shí)鐘信號輸入第i個(gè)(i為大于1而小于n的整數(shù))上述取樣電平移動(dòng)電路的上述第二取樣控制信號，上述多相時(shí)鐘信號的第(i+1)個(gè)時(shí)鐘信號輸入上述第一取樣控制信號，還包括與上述取樣電平移動(dòng)電路對應(yīng)的n個(gè)第一鎖存電路，接收第i個(gè)上述取樣電平移動(dòng)電路的上述第一電容器的端子電壓，當(dāng)?shù)?i+1)個(gè)時(shí)鐘信號向第一邏輯值躍變時(shí)輸出，當(dāng)?shù)?i+1)個(gè)時(shí)鐘信號為第二邏輯值時(shí)存儲，還包括n個(gè)第二鎖存電路，分別輸入上述第一鎖存電路的輸出，共通地接收將數(shù)據(jù)周期n分頻后得到的周期的鎖存時(shí)序信號，鎖存輸出上述第一鎖存電路的輸出。
19.根據(jù)權(quán)利要求15所述的兩相展開電路，其特征在于，輸入至上述輸入端子的輸入信號的振幅電壓比上述高電位電源電壓低。
20.根據(jù)權(quán)利要求15所述的兩相展開電路，其特征在于，構(gòu)成上述各開關(guān)元件和各電路的晶體管由薄膜晶體管(TFT)構(gòu)成。
21.根據(jù)權(quán)利要求17所述的多相展開電路，其特征在于，輸入至上述輸入端子的輸入信號的振幅電壓比上述高電位電源電壓低。
22.根據(jù)權(quán)利要求17所述的多相展開電路，其特征在于，構(gòu)成上述各開關(guān)元件和各電路的晶體管由薄膜晶體管(TFT)構(gòu)成。
23.根據(jù)權(quán)利要求18所述的n相展開電路，其特征在于，生成上述多相時(shí)鐘信號的電路由移位寄存器構(gòu)成。
24.根據(jù)權(quán)利要求18所述的n相展開電路，其特征在于，輸入至上述輸入端子的輸入信號的振幅電壓比上述高電位電源電壓低。
25.根據(jù)權(quán)利要求18所述的n相展開電路，其特征在于，構(gòu)成上述各開關(guān)元件和各電路的晶體管由薄膜晶體管(TFT)構(gòu)成。
26.一種取樣電平移動(dòng)電路，其特征在于，包括第一至第三MOS晶體管，串聯(lián)連接在高電位電源和低電位電源之間，還包括第一電容器，一端與上述第一和第二MOS晶體管的連接點(diǎn)連接，另一端與上述低電位電源連接；第四MOS晶體管，連接在輸入輸入信號的輸入端子和上述第三MOS晶體管的柵極端子之間；以及第二電容器，一端與上述第三MOS晶體管的柵極端子和上述第四MOS晶體管的連接點(diǎn)相連接，另一端與上述低電位電源連接，第一取樣控制信號被共通地輸入至上述第一和第二MOS晶體管的柵極端子，第二取樣控制信號被輸入至上述第四MOS晶體管的柵極端子。
27.一種取樣電平移動(dòng)電路，其特征在于，包括第一至第三MOS晶體管，串聯(lián)連接在高電位電源和低電位電源之間，還包括第一電容器，一端與上述第一和第二MOS晶體管的連接點(diǎn)連接，另一端與上述低電位電源連接；第四MOS晶體管，連接在輸入輸入信號的輸入端子和上述第二MOS晶體管的柵極端子之間；以及第二電容器，一端與上述第二MOS晶體管的柵極端子連接，另一端與上述低電位電源連接，第一取樣控制信號被共通地輸入至上述第一和第三MOS晶體管的柵極端子，第二取樣控制信號被輸入至上述第四MOS晶體管的柵極端子。
28.根據(jù)權(quán)利要求26所述的取樣電平移動(dòng)電路，其特征在于，上述第一MOS晶體管為第一導(dǎo)電型，上述第二至第四MOS晶體管為第二導(dǎo)電型。
29.根據(jù)權(quán)利要求2所述的取樣電平移動(dòng)電路，其特征在于，作為上述第一電容器和上述第二電容器，分別使用上述連接節(jié)點(diǎn)的寄生電容。
30.一種顯示裝置，具有顯示板，具有像素群呈矩陣狀配置在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)的顯示單元；掃描線驅(qū)動(dòng)電路，向上述多條掃描線順次施加電壓；以及數(shù)據(jù)線驅(qū)動(dòng)電路，接收來自上位裝置的顯示數(shù)據(jù)，向上述多條數(shù)據(jù)線施加與該顯示數(shù)據(jù)對應(yīng)的電壓，其特征在于，在上述顯示板的外部設(shè)置有，存儲顯示數(shù)據(jù)的顯示存儲器，以及控制上述顯示存儲器和控制與上述上位裝置進(jìn)行通信的控制器，在上述顯示板中具有權(quán)利要求1所述的取樣電平移動(dòng)電路，作為接收從上述顯示存儲器傳輸來的顯示數(shù)據(jù)，并變換為更高振幅的信號的電平移動(dòng)電路。
31.一種顯示裝置，具有顯示板，具有像素群呈矩陣狀配置在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)的顯示單元；掃描線驅(qū)動(dòng)電路，向上述多條掃描線順次施加電壓；以及數(shù)據(jù)線驅(qū)動(dòng)電路，接收來自上位裝置的顯示數(shù)據(jù)，向上述多條數(shù)據(jù)線施加與該顯示數(shù)據(jù)對應(yīng)的電壓，其特征在于，在上述顯示板的外部設(shè)置有，存儲顯示數(shù)據(jù)的顯示存儲器，以及控制上述顯示存儲器和控制與上述上位裝置進(jìn)行通信的控制器，在上述顯示板中具有權(quán)利要求15所述的兩相展開電路，作為接收從上述顯示存儲器傳輸來的顯示數(shù)據(jù)，并變換為更高振幅的信號的電平移動(dòng)電路。
32.一種顯示裝置，具有顯示板，具有像素群呈矩陣狀配置在多條數(shù)據(jù)線和多條掃描線的交點(diǎn)的顯示單元；掃描線驅(qū)動(dòng)電路，向上述多條掃描線順次施加電壓；以及數(shù)據(jù)線驅(qū)動(dòng)電路，接收來自上位裝置的顯示數(shù)據(jù)，向上述多條數(shù)據(jù)線施加與該顯示數(shù)據(jù)對應(yīng)的電壓，其特征在于，在上述顯示板的外部設(shè)置有，存儲顯示數(shù)據(jù)的顯示存儲器，以及控制上述顯示存儲器和控制與上述上位裝置進(jìn)行通信的控制器，在上述顯示板中具有權(quán)利要求18所述的n相展開電路，作為接收從上述顯示存儲器傳輸來的顯示數(shù)據(jù)，并變換為更高振幅的信號的電平移動(dòng)電路。
33.根據(jù)權(quán)利要求31所述的顯示裝置，在上述顯示板上包括將上述兩相展開電路的輸出作為輸入而接收的數(shù)模轉(zhuǎn)換器。
34.根據(jù)權(quán)利要求32所述的顯示裝置，在上述顯示板上包括將上述n相展開電路的輸出作為輸入而接收的數(shù)模轉(zhuǎn)換器。
35.根據(jù)權(quán)利要求27所述的取樣電平移動(dòng)電路，其特征在于，上述第一MOS晶體管為第一導(dǎo)電型，上述第二至第四MOS晶體管為第二導(dǎo)電型。
36.根據(jù)權(quán)利要求26所述的取樣電平移動(dòng)電路，其特征在于，作為上述第一電容器和上述第二電容器，分別使用上述連接節(jié)點(diǎn)的寄生電容。
37.根據(jù)權(quán)利要求27所述的取樣電平移動(dòng)電路，其特征在于，作為上述第一電容器和上述第二電容器，分別使用上述連接節(jié)點(diǎn)的寄生電容。
全文摘要
本發(fā)明提供一種可以減少端子數(shù)量、實(shí)現(xiàn)低消耗功率化的電平移動(dòng)電路以及包括該電平移動(dòng)電路的展開電路。本發(fā)明包括第一至第三MOS晶體管MP1、MN3、MP2，串聯(lián)連接在高電位電源和低電位電源之間；電容器C2，與第一、第二MOS晶體管MP1、MN3的連接點(diǎn)連接；第四MOS晶體管MN1，連接在輸入端子和第三MOS晶體管MN2的柵極端子之間；電容器C1，與第三MOS晶體管MN2的柵極連接。取樣脈沖信號SMP被共通地輸入第一、第二MOS晶體管MP1、MN3的柵極，取樣脈沖信號SMP的反轉(zhuǎn)信號XSMP被輸入第四MOS晶體管MN1的柵極。
文檔編號G11C19/18GK1411150SQ0214432
公開日2003年4月16日 申請日期2002年10月8日 優(yōu)先權(quán)日2001年10月3日
發(fā)明者芳賀浩史 申請人:日本電氣株式會(huì)社