專利名稱：降低負載值的只讀存儲器的制作方法
技術領域：
本發(fā)明涉及一種只讀存儲器，特別涉及一種降低位元線的負載值的只讀存儲器。
請參照圖1，其為傳統(tǒng)的只讀存儲器的等效電路圖。只讀存儲器100通常包括多個存儲區(qū)塊(bank)，例如是第n個存儲區(qū)塊Bank(n)與第n+1個存儲區(qū)塊Bank(n+1)。每個存儲區(qū)塊具有形成存儲陣列(memory array)的多個存儲單元(memory cell)B，各個存儲單元B是用以儲存0或1的數(shù)據(jù)。每個存儲單元B是由一個晶體管來達成。在制造過程中，每個存儲單元B是根據(jù)其所儲存的數(shù)據(jù)，而使其具有不同的臨界電壓Vt。若存儲單元B是用以儲存0的數(shù)據(jù)，則存儲單元B是具有高臨界電壓，而若存儲單元B是用以儲存1的數(shù)據(jù)，則存儲單元B是具有低臨界電壓。
經(jīng)由選擇線SL1-SL4控制選擇開關，例如是選擇開關M24(n)，可以使主位元線BL(n)與部分的次位元線電性連接，例如是與次位元線SB4(n)電性連接。選擇開關亦是使用晶體管來達成。在圖1中，是以晶體管的符號中加上X號來代表高臨界電壓的晶體管，而不具有X號者為具有低臨界電壓的晶體管。
當要讀取第n個存儲區(qū)塊Bank(n)中，由字元線WL0所控制的存儲單元B時，電路的動作情形如下所述。首先，將主位元線BL(n)連接至一感測放大器(sense amplifier)SA，并將主位元線GL(n+1)連接至接地端GND。同時，將選擇線SL2及SL4致能，并使存儲單元B所對應的字元線WL0致能以使存儲單元B導通(turn on)。如此，從感測放大器SA輸出的電流將依序經(jīng)由主位元線BL(n)、選擇開關M24(n)、存儲單元B、選擇開關M42(n+1)及主位元線GL(n+1)而達各地端GND，如電流路徑P所示。借由感測放大器SA對于所輸出的電流大小的感測，可讀取出存儲單元B的內(nèi)容值。其中，當存儲單元B具有低臨界電壓，代表1的數(shù)據(jù)時，感測放大器SA將感測到大電流值。
在讀取存儲單元B時，電流僅會沿著電流路徑P流動。而此電流路徑P的等效電阻值是為選擇開關M24(n)及M42(n+1)的等效電阻，與部分的次位元線SB4(n)及SBI(n+1)的等效電阻的和。隨著制造技術的進步，位元線的寬度隨之減少，由于電阻值的大小是與位元線的寬度成反比之故，使得位元線的電阻值隨之增大。當電阻值加大時，輸入相同電壓所得到的電流會將會減少。這樣一來，電流路徑P的電流下降的情形將使得感測放大器SA進行感測時的正確率降低。因此，尋找一種降低負載值，以使電流增大，以避免感測放大器SA產(chǎn)生誤判的解決的道是相當必要的。
根據(jù)本發(fā)明的目的，本發(fā)明提出一種只讀存儲器，此只讀存儲器包括多個字元線，這些字元線是相互平行。只讀存儲器是包括K個存儲區(qū)塊，此K個存儲區(qū)塊的一為一第n個存儲區(qū)塊。此第n個存儲區(qū)塊包括一第一主位元線BL(n)、多個第一選擇開關及多個第二選擇開關、一第一次位元線SB1(n)、第二次位元線SB2(n)、第三次位元線SB3(n)及第四次位元線SB4(n)、多個第一輔助開關與多個第二輔助開關、以及多個存儲單元。多個第一選擇開關及多個第二選擇開關是分別由一第一選擇線及第二選擇線所控制。當這些第一選擇開關導通時，第一主位元線BL(n)是電性連接至第二次位元線SB2(n)與第三次位元線SB3(n)；而當這些第二選擇開關導通時，第一主位元線BL(n)是電性連接于第三次位元線SB3(n)與第四次位元線SB4(n)。這些第一輔助開關是由一第一輔助線SL1所控制，而這些第二輔助開關是由一第二輔助線SL2所控制。至少部分的這些第一輔助開關與第二輔助開關是具有低臨界電壓。而多個存儲單元是由這些字元線所控制，每個存儲單元是位于相鄰的兩個次位元線之間。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下。


圖1為傳統(tǒng)的只讀存儲器的等效電路圖；圖2為依照本發(fā)明一較佳實施例的一種只讀存儲器的電路圖；圖3A為讀取存儲單元B時的圖2的簡化電路圖；以及圖3B為圖3A的等效電路圖。
請參照圖2，其中，圖2為依照本發(fā)明一較佳實施例的一種只讀存儲器的電路圖。只讀存儲器200包括多個字元線(word line)WL，例如是字元線WL0-WL63。這些字元線是相互平行。只讀存儲器200是可區(qū)分為多個存儲區(qū)塊，而圖2是以第n個存儲區(qū)塊Bank(n)與第n+1個存儲區(qū)塊Bank(n+1)為例，來說明只讀存儲器200的電路架構。
在第n個存儲區(qū)塊Bank(n)中，是包括有一第一主位元線BL(n)、一第二主位元線GL(n)、第一次位元線SB1(n)、第二次位元線SB2(n)、第三次位元線SB3(n)及第四次位元線SB4(n)、多個第一選擇開關、第二選擇開關、第三選擇開關及第四選擇開關、多個第一輔助開關、第二輔助開關、第三輔助開關及第四輔助開關、以及多個存儲單元。
當要讀取存儲單元時，可借由使第一主位元線BL(n)連接至感測放大器SA，籃使第二主位元線GL(n)連接至接地端GND來達成之。選擇開關是用以使主位元線選擇性的與次位元線電性連接。此外，借由輔助開關的切換，可使讀取存儲單元時的電流路徑增加。
第一選擇開關M11(n)、M12(n)、M13(n)及M14(n)是由一第一選擇線SL1所控制。第一主位元線BL(n)是與第一選擇開關M11(n)與M13(n)的一端電性連接，而第一選擇開關M12(n)的兩端則分別與第一選擇開關M11(n)與M13(n)的另一端電性連接。另外，第一選擇開關M14(n)的兩端則是分別與第一主位元線BL(n)與BL(n+1)電性連接。
第二選擇開關M22(n)、M23(n)及M24(n)是由一第二選擇線SL2所控制。第二選擇開關M22(n)的兩端是分別與第二次位元線SB2(n)與第三次位元線SB3(n)電性連接。第二選擇開關M23(n)的一端亦與第三次位元線SB3(n)電性連接。第二選擇開關M24(n)的一端是與第二選擇開關M23(n)的另一端電性連接，而第二選擇開關M24(n)的另一端則是與第四次位元線SB4(n)電性連接。其中，第二選擇開關M22(n)更與第一選擇開關M12(n)并聯(lián)，且第二選擇開關M23(n)更與第一選擇開關M13(n)并聯(lián)。
如此，當?shù)谝贿x擇線SL1為致能時，第一選擇開關M11(n)-M14(n)會被導通(turn on)，第一主位元線BL(n)將電性連接于第二次位元線SB2(n)與第三次位元線SB3(n)。而當?shù)诙x擇線SL2為致能時，第二選擇開關M22(n)-M24(n)會被導通，第一主位元線BL(n)是電性連接至第三次位元線SB3(n)與第四次位元線SB4(n)。
因為只讀存儲器200是為對稱性結構，因此第二主位元線GL(n)與多個第三選擇開關及第四選擇開關的連接方式是近似于第一主位元線BL(n)與多個第一選擇開關及第二選擇開關的連接方式。以第二主位元線GL(n)為例，由于第二主位元線GL(n)是配置于第一主位元線BL(n)與BL(n+1)的中間，所以，當?shù)谌x擇開關M31(n+1)-M33(n+1)導通時，第二主位元線GL(n+1)是電性連接至一第n個存儲區(qū)塊的第四次位元線SB4(n)與第一次位元線SB1(n+1)。而當?shù)谒倪x擇開關M41(n+1)-M44(n+1)導通時，第二主位元線GL(n+1)是電性連接至該第一次位元線SB1(n+1)與第二次位元線SB2(n+1)。
只讀存儲器200的多個存儲單元是由字元線WL所控制，且每個存儲單元是位于相鄰的兩個次位元線之間。舉例來說，存儲單元B是由字元線WL0所控制，而存儲單元B的兩端是分別與第四次位元線SB4(n)與第一次位元線SB1(n+1)電性連接。
本發(fā)明的只讀存儲器200的主要特征是在于，配置了多個輔助開關，例如是第一輔助開關A11(n)-A14(n)、第二輔助開關A21(n)-A24(n)、第三輔助開關A31(n)-A34(n)及第四輔助開關A41(n)-A44(n)，其分別由第一輔助線AL1、第二輔助線AL2、第三輔助線AL3、第四輔助線AL4所控制。而且，輔助開關A11(n)-A41(n)的兩端是電性連接至第一次位元線SB1(n)與第二次位元線SB2(n)，輔助開關A12(n)-A42(n)的兩端是電性連接至第二次位元線SB2(n)與第三次位元線SB3(n)，以此類推。其中，至少部分的第一輔助開關、至少部分的第二輔助開關、至少部分的第三輔助開關與至少部分的第四輔助開關具有低臨界電壓。具有低臨界電壓的輔助開關其是以不具有X記號的晶體管符號來代表之，而具有高臨界電壓的輔助開關其是由具有X記號的晶體管符號來代表之。
具有低臨界電壓的輔助開關的主要功用為由于每次讀取存儲單元之時，每個主位元線是同時與兩個次位元線電性連接，因此，借由導通的輔助開關，可使上述的兩個次位元線電性連接，以形成另一個電流路徑。并聯(lián)的多個電流路徑，將有效地使負載值降低，以達到本發(fā)明的目的。
更進一步來說，為了電路簡化，可使具有低臨界電壓的第一輔助開關是與具有高臨界電壓的第一輔助開關彼此間隔配置。例如，第一輔助開關A11(n)為具有高臨界電壓，而第一輔助開關A12(n)為具有低臨界電壓。同樣的方式是可實施于所有的第二輔助開關、第三輔助開關及第四輔助開關。甚且，可使第一輔助開關與第二輔助開關呈交錯式排列。即，讓具有低臨界電壓的第一輔助開關與具有高臨界電壓的第二輔助開關并聯(lián)，并且讓具有高臨界電壓的第一輔助開關與具有低臨界電壓的第二輔助開關并聯(lián)。例如，第一輔助開關A11(n)為具有高臨界電壓，而第二輔助開關A21(n)為具有低臨界電壓。同理，第三輔助開關亦可與第四輔助開關呈交錯式排列。
圖2的只讀存儲器200的電路動作的情形如下。
為了簡化電路的操作，可使第一選擇線SL1、第三選擇線SL3、第一輔助線AL1及第三輔助線AL3均接受控制訊號BLS的控制，而第二選擇線SL2、第四選擇線SL4、第二輔助線AL2及第四輔助線AL4均接收控制訊號BRS的控制。
以讀取存儲單元B為例做說明。讀取存儲單元B時，首先，需使第一主位元線BL(n)連接至感測放大器SA，并受其驅動，并使第二主位元線GL(n+1)連接至接地端GND。接著，致能(enable)存儲單元B所對應的字元線WL0，致能存儲單元B所對應的第二選擇線SL2與第四選擇線SL4，并致能存儲單元B所對應的第二輔助線AL2與第四輔助線AL4。
此時，將有多個電流路徑產(chǎn)生，例如至少有電流路徑P1、P2、P3與P4產(chǎn)生。電流從感測放大器SA輸出之后，流經(jīng)第一主位元線BL(n)、第三次位元線SB3(n)、第四輔助開關A43(n)及第四次位元線SB4(n)以到達存儲單元B，此為電流路徑P1。電流從感測放大器SA輸出之后，流經(jīng)第一主位元線BL(n)、第四次位元線SB4(n)以到達存儲單元B，此為電流路徑P2。電流從存儲單元B流出之后，流經(jīng)第二輔助開關A21(n+1)、第二次位元線SB2(n+1)、以到達接地端GND，此為電流路徑P3。電流從存儲單元B流出之后，流經(jīng)第一次位元線SB1(n+1)以到達接地端GND，此為電琉路徑P4。
為了更清楚明了形成多個電流路徑以降低負載值的效果，請參考圖3A，其為讀取存儲單元B時的圖2的簡化。假設電流路徑P1的等效電阻值為R1，電流路徑P2的等效電阻值為R2，電流路徑P3的等效電阻值為R3，而電流路徑P4的等效電阻值為R4。如此，可得到圖3B，其為圖3A的等效電路圖。
由圖3B可知，對存儲單元B而言，其漏極端D的等效電阻是為R1與R2并聯(lián)后的等效電阻。并聯(lián)后的等效電阻必定會比R1或R2的值還小。而存儲單元B的源極端S的等效電阻是為R3與R4并聯(lián)后的等效電阻。并聯(lián)后的等效電阻必定會比R3或R4的值還小。與圖1的傳統(tǒng)作法相較，由于存儲單元B的漏極端D與源極端S的等效電阻均變小之故，在感測放大器SA提供相同的電壓基準的情況之下，感測放大器SA將感測出較傳統(tǒng)作法還大的電流。電流變大將使得感測放大器SA對電流訊號感測的正確率上升。
其中，亦可借由改變選擇開關與輔助開關的晶體管的寬度(例如是改變選擇線與輔助線的寬度)，來得到更小的電阻值。
此外，雖然圖2是以輔助開關配置于選擇開關與存儲單元之間，然而本發(fā)明并不限于此。輔助開關亦可以配置于只讀存儲器電路的其他部分，例如是插置法存儲單元所形成的記憶陣列之中。只要能達到形成多個電流路徑的目的，皆在本發(fā)明的范圍。而且，本發(fā)明所使用的輔助開關的列數(shù)亦不限制于圖2所公開的4列(包括第一至第四輔助開關所組成的四列輔助開關)，在不失本發(fā)明的精神之下，可利用相同的發(fā)明精神來增加輔助開關的列數(shù)來使偵載值更降低。一般面言，由于只讀存儲器的上下電路結構多半為對稱配置，然在不失本發(fā)明的精神之下，亦可實施咸非對稱配置的電路結構。
發(fā)明效果本發(fā)明上述實施例所公開的降低負載值的只讀存儲器，可借由形成多個電流路徑以達到降低負載值的目的。如此，可使得感測放大器產(chǎn)生誤判的機率降低。
綜上所述，雖然本發(fā)明已以一較佳實施例公開如上，然其并非用以限定本發(fā)明，任何本領域普通技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍以權利要求為準。
權利要求
1.一種只讀存儲器，包括多個字元線(word line)，這些字元線是相互平行，該只讀存儲器是包括K個存儲區(qū)塊，該K個存儲區(qū)塊的一為一第n個存儲區(qū)塊，其特征在于，該第n個存儲區(qū)塊包括一第一主位元線BL(n)；多個第一選擇開關及多個第二選擇開關，是分別由一第一選擇線及第二選擇線所控制；一第一次位元線SB1(n)、第二次位元線SB2(n)、第三次位元線SB3(n)及第四次位元線SB4(n)，當這些第一選擇開關導通(turn on)時，該第一主位元線BL(n)是電性連接至該第二次位元線SB2(n)與該第三次位元線SB3(n)，而當這些第二選擇開關導通時，該第一主位元線BL(n)是電性連接至該第三次位元線SB3(n)與該第四次位元線SB4(n)；多個第一輔助開關與多個第二輔助開關，這些第一輔助開關是由一第一輔助線SL1所控制，而這些第二輔助開關是由一第二輔助線SL2所控制，至少部分的這些第一輔助開關與該第二輔助開關是具有低臨界電壓；以及多個存儲單元(memory cell)，是由這些字元線所控制，每個存儲單元是位于相鄰的兩個次位元線之間。
2.如權利要求1所述的只讀存儲器，其特征在于所述的具有低臨界電壓的這些第一輔助開關，是與具有高臨界電壓的這些第一輔助開關彼此間隔配置。
3.如權利要求2所述的只讀存儲器，其特征在于所述的具有低臨界電壓的這些第二輔助開關，是與具有高臨界電壓的這些第二輔助開關彼此間隔配置。
4.如權利要求3所述的只讀存儲器，其特征在于所述的第一輔助開關與這些第二輔助開關是交錯式排列。
5.如權利要求1所述的只讀存儲器，其特征在于所述的只讀存儲器還包括一第二主位元線GL(n)；多個第三選擇開關及多個第四選擇開關，是分別由一第三選擇線及一第四選擇線所控制，當這些第三選擇開關導通時，該第二主位元線GL(n)是電性連接至一第n-1個存儲區(qū)塊的一第四次位元線SB4(n-1)與該第一次位元線SB1(n)，而當這些第四選擇開關導通時，該第二主位元線GL(n)是電性連接至該第一次位元線SB1(n)與該第二次位元線SB2(n)；以及多個第三輔助開關與多個第四輔助開關，這些第三輔助開關是由一第三輔助線AL3所控制，而這些第四輔助開關是由一第四輔助線AL4所控制，至少部分的這些第三輔助開關與該第四輔助開關是具有低臨界電壓。
6.如權利要求5所述的只讀存儲器，其特征在于所述的具有低臨界電壓的這些第三輔助開關是與具有高臨界電壓的這些第三輔助開關彼此間隔配置。
7.如權利要求6所述的只讀存儲器，其特征在于所述的具有低臨界電壓的這些第四輔助開關是與具有高臨界電壓的這些第四輔助開關彼此間隔配置。
8.如權利要求7所述的只讀存儲器，其特征在于所述的第三輔助開關與這些第四輔助開關是交錯式排列。
9.一種讀取只讀存儲器的方法，該只讀存儲器包括多個字元線(wordline)，這些字元線是相互平行，該只讀存儲器是包括K個存儲區(qū)塊，該K個存儲區(qū)塊的一為一第n個存儲區(qū)塊，其特征在于，該第n個存儲區(qū)塊包括一第一主位元線BL(n)與一第二主位元線GL(n)、及一第一、第二、第三與第四次位元線SB1(n)-SB4(n)；多個第一及第二選擇開關，是分別由一第一及第二選擇線所控制；多個第一及第二輔助開關，是分別由由一第一輔助線AL1及第二輔助線AL2所控制，至少部分的這些第一及第二輔助開關是具有低臨界電壓；以及多個存儲單元，是由這些字元線所控制，每個存儲單元是位于相鄰的兩個次位元線之間；該讀取只讀存儲器的該第n個存儲區(qū)塊中所選定的這些存儲單元之一的方法包括使該第一主位元線BL(n)受一感測放大器的驅動，并使一第n+1段存儲區(qū)塊的一第二主位元線GL(n+1)連接至接地端；致能該選定的存儲單元所對應的該字元線；致能該選定的存儲單元所對應的該第一選擇線或該第二選擇線，以使這些第一選擇開關或這些第二選擇開關導通，當這些第一選擇開關導通時，該第一主位元線BL(n)是電性連接至該第二次位元線SB2(n)與該第三次位元線SB3(n)，而當這些第二選擇開關導通時，該第一主位元線BL(n)是電性連接至該第三次位元線SB3(n)與該第四次位元線SB4(n)；致能該選定的存儲單元所對應的該第三選擇線或該第四選擇線，以使這些第三選擇開關或這些第四選擇開關導通，當這些第三選擇開關導通時，該第二主位元線GL(n+1)是電性連接于該第四次位元線SB4(n)與一第n+1個存儲區(qū)塊的一第一次位元線SB1(n+1)，而當這些第四選擇開關導通時，該第二主位元線GL(n+1)是電性連接至該第一次位元線SB1(n+1)與該第二次位元線SB2(n+1)；以及致能該選定的存儲單元所對應的該第一輔助線AL1或該第二輔助線AL2，以使這些第一輔助開關或這些第二輔助開關導通；其中，當一電流流經(jīng)該選定的存儲單元時，該電流至少更流過導通的這些第一輔助開關或這些第二輔助開關之一。
10.如權利要求9所述的方法，其特征在于所述的只讀存儲器還包括多個第三及第四輔助開關，是分別由一第三輔助線AL3、第四輔助線AL4所控制，至少部分的這些第三及第四輔助開關是具有低臨界電壓；該讀取只讀存儲器的該第n個存儲區(qū)塊中所選定的這些存儲單元之一的方法還包括致能該選定的存儲單元所對應的該第三輔助線AL3或該第四輔助線AL4，以使這些第三輔助開關或這些第四輔助開關導通，至少部分的這些第三及第四輔助開關是具有低臨界電壓；其中，當一電流流經(jīng)該選定的存儲單元時，該電流至少更流過導通的這些第三輔助開關或這些第四輔助開關之一。
全文摘要
本發(fā)明涉及一種只讀存儲器，借由增加多列輔助開關，使得當要讀取一特定的存儲單元時，可形成多個電流路徑以降低負載值。如此，可使電流的大小加大，使得感測放大器產(chǎn)生誤判的機率降低。
文檔編號G11C7/00GK1464510SQ0212308
公開日2003年12月31日 申請日期2002年6月13日 優(yōu)先權日2002年6月13日
發(fā)明者陳世憲 申請人:旺宏電子股份有限公司