專利名稱：數(shù)字音視頻采集壓縮卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種音視頻同步實時采集壓縮卡的制作方法，其采用國際先進(jìn)的MPEG-1圖像壓縮技術(shù)，對模擬的圖像、聲音進(jìn)行實時同步輸入、實時同步預(yù)覽及實時同步壓縮，并可對音視頻數(shù)據(jù)進(jìn)行分析處理，壓縮后的數(shù)據(jù)存儲到各種數(shù)字存儲介質(zhì)中，屬數(shù)據(jù)處理元件類。
通常，為解決實時性、同步性等方面不足，在硬件結(jié)構(gòu)上采用DSP+ASIC結(jié)構(gòu)。與通用集成電路相比，ASIC(特殊應(yīng)用集成電路)芯片具有體積小、重量輕、可靠性較高等幾個方面的優(yōu)勢。但是，由于實時信號處理系統(tǒng)要求必須具有處理大數(shù)據(jù)量的能力，以保證系統(tǒng)的實時性；其次對系統(tǒng)的體積、功耗、穩(wěn)定性等也有較嚴(yán)格的要求。實時信號處理算法中經(jīng)常用到對圖象的求和、求差運(yùn)算，二維梯度運(yùn)算，圖象分割及區(qū)域特征提取等不同層次、不同種類的處理。其中有的運(yùn)算本身結(jié)構(gòu)比較簡單，但是數(shù)據(jù)量大，計算速度要求高；有些處理對速度并沒有特殊的要求，但計算方式和控制結(jié)構(gòu)比較復(fù)雜，難以用純硬件實現(xiàn)。因此，實時信號處理系統(tǒng)是對運(yùn)算速度要求高、運(yùn)算種類多的綜合性信息處理系統(tǒng)，采用DSP+ASIC結(jié)構(gòu)就有如下不足結(jié)構(gòu)上靈活性、通用性差，不適于模塊化設(shè)計，算法效率低；同時其開發(fā)周期較長，系統(tǒng)不易于維護(hù)和擴(kuò)展。
為此本發(fā)明是這樣考慮的數(shù)字音視頻同步采集卡，硬件結(jié)構(gòu)上采用DSP+FPGA結(jié)構(gòu)，利用MPEG-1計算機(jī)圖像信號處理技術(shù)，結(jié)合音視頻數(shù)字化處理芯片、數(shù)字信號控制芯片(FPGA)、數(shù)字信號處理芯片(DSP)。對音視頻信號進(jìn)行同步實時數(shù)字化轉(zhuǎn)化處理，同時送出實時顯示信號，并同時進(jìn)行實時視頻壓縮、音頻壓縮及系統(tǒng)復(fù)合壓縮等，以及同時進(jìn)行實時記錄。
FPGA(現(xiàn)場可編程門陣列)是在專用ASIC的基礎(chǔ)上發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點。與其他中小規(guī)模集成電路相比，其優(yōu)點主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對電路的修改和維護(hù)很方便。具有高速、高可靠性、開發(fā)周期短的特點，并且可以根據(jù)現(xiàn)場的需要進(jìn)行編程、可擦寫多次，因而具有極大的方便性。隨著現(xiàn)代工藝的提高，芯片加工的成本有了極大的降低，可靠性也有保證，現(xiàn)代高技術(shù)的發(fā)展使得FPGA應(yīng)用于電子設(shè)計中成為可能和必然趨勢。在實時信號處理系統(tǒng)中，低層的信號預(yù)處理算法處理的數(shù)據(jù)量大，對處理速度的要求高，但運(yùn)算結(jié)構(gòu)相對比較簡單，采用FPGA進(jìn)行硬件實現(xiàn)，能同時兼顧速度及靈活性。高層處理算法的特點是所處理的數(shù)據(jù)量較低層算法少，但算法的控制結(jié)構(gòu)復(fù)雜，適于用運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)大的DSP芯片來實現(xiàn)。因此采用DSP+FPGA最大的特點是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適于模塊化設(shè)計，能夠提高算法效率，而且體積小、重量輕、功耗低、可靠性較高；同時其開發(fā)周期較短，系統(tǒng)易于維護(hù)和擴(kuò)展；同時本發(fā)明提供功能強(qiáng)大、使用方便的應(yīng)用程序接口(API)，支持二次開發(fā)。
本發(fā)明具有實時性強(qiáng)、同步性高、結(jié)構(gòu)靈活、通用性強(qiáng)、算法效率高、穩(wěn)定性強(qiáng)，適于規(guī)模化設(shè)計，MPEG視頻壓縮、音頻壓縮、系統(tǒng)復(fù)合及實時預(yù)覽等均由卡上專用芯片完成，不占用主機(jī)CPU資源，具有API及遠(yuǎn)程網(wǎng)絡(luò)接口，便于二次開發(fā)，適合于各種數(shù)字化圖像處理和系統(tǒng)集成。
權(quán)利要求
1.一種數(shù)字音視頻采集壓縮卡的制作方法，利用MPEG-1計算機(jī)圖像處理技術(shù)，其特征在于制作方法包括以下步驟將音頻、視頻模擬信號經(jīng)過數(shù)字化處理芯片進(jìn)行A/D轉(zhuǎn)換和同步處理，轉(zhuǎn)換為數(shù)字信號，所述的數(shù)字信號經(jīng)過數(shù)字信號控制芯片(FPGA)存入存儲器RAM中，隨后可根據(jù)具體需要由數(shù)字信號處理芯片DSP進(jìn)行預(yù)處理，提取相關(guān)數(shù)據(jù)，然后將所需結(jié)果經(jīng)由PCI總線交給計算機(jī)處理，完成接口功能。
2.根據(jù)權(quán)利要求1所述的數(shù)字音視頻采集壓縮卡的制作方法，其特征在于硬件結(jié)構(gòu)采用DSP+FPGA。
3.根據(jù)權(quán)利要求1所述的數(shù)字音視頻采集壓縮卡的制作方法，其特征在于MPEG視頻壓縮，音頻壓縮及系統(tǒng)復(fù)合工作均由卡上專用芯片完成，不占用主機(jī)CPU資源，
全文摘要
本發(fā)明公開了一種數(shù)字音、視頻采集壓縮卡的制作方法，利用MPEG－1計算機(jī)圖像處理技術(shù)，硬件結(jié)構(gòu)采用DSP+FPGA，所述的方法包括步驟將音頻、視頻模擬信號經(jīng)過數(shù)字化處理芯片進(jìn)行A/D轉(zhuǎn)換和同步處理，轉(zhuǎn)換為數(shù)字信號，所述的數(shù)字信號經(jīng)過數(shù)字信號控制芯片(FPGA)存入存儲器RAM中，隨后可根據(jù)具體需要由數(shù)字信號處理芯片DSP進(jìn)行預(yù)處理，提取相關(guān)數(shù)據(jù)，然后將所需結(jié)果經(jīng)由PCI總線交給計算機(jī)處理，完成接口功能。本發(fā)明具有實時性強(qiáng)、同步性高、結(jié)構(gòu)靈活、通用性強(qiáng)，適于規(guī)?；O(shè)計，適合于各種數(shù)字化圖像處理和系統(tǒng)集成。
文檔編號G11C7/00GK1437398SQ0211076
公開日2003年8月20日 申請日期2002年2月5日 優(yōu)先權(quán)日2002年2月5日
發(fā)明者晉勝國 申請人:上海博超科技有限公司