專利名稱：磁阻存儲元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及利用磁阻效果的磁阻存儲元件，特別涉及適于高速脈沖傳送的磁阻存儲元件。
背景技術(shù)：
作為利用磁阻元件(MR元件)的固體存儲裝置，人們對磁性隨機存取存儲器(MRAM)有過研究。MRAM具有包括用于產(chǎn)生MR元件的記錄磁場的字線和讀出用的讀出線的導(dǎo)電配線。以前，在MRAM中使用磁阻變化率(MR變化率)2％左右的、具有MR各向異性效果(ARM)的Ni-Fe膜，但在提高輸出方面有問題。因為發(fā)現(xiàn)由經(jīng)非磁性膜交換結(jié)合的磁性膜構(gòu)成的人工點陣膜具有巨大的磁阻效果(GMR)，因此有人提出了使用GRM膜的MRAM的方案。但是，盡管由反強磁性交換結(jié)合的磁性膜構(gòu)成的GMR膜的MR變化率大，但是由于與AMR膜比較，需要較大的外加磁場，因此需要較大的信息記錄電流和讀出電流。另外，還有人提出與交換結(jié)合型GMR膜相反，使用反強磁性膜的結(jié)構(gòu)或(半)硬質(zhì)磁性膜的結(jié)構(gòu)的作為非結(jié)合型GMR膜的旋轉(zhuǎn)殼膜。由旋轉(zhuǎn)殼膜，可得到與AMR膜同樣的弱磁場，并能得到比AMR膜還大的MR變化率。而且，還有人提出了與以Cu等導(dǎo)體膜為非磁性層的GMR膜相反，將使用Al2O3等絕緣膜的隧道型GMR(TMR)膜用在非磁性層上的MRAM。由于這種利用了磁阻效果的RAM，可構(gòu)成理論上不揮發(fā)的存儲器，這對高速化和高集成化有利，因此有希望成為下一代的存儲器。
現(xiàn)用的主要的不揮發(fā)存儲器為快速存儲器，其寫入動作是利用高速的電壓脈沖驅(qū)動MOS晶體管，即采用所謂的電壓驅(qū)動實現(xiàn)的。在還處于研究開發(fā)階段的強電介質(zhì)存儲器中，也適于采用電壓驅(qū)動。
與此相對，MRAM是一種電流驅(qū)動裝置。為了在MR元件上記錄信息，需要給配置在該元件周邊的導(dǎo)線(字線)施加脈沖電流，以產(chǎn)生脈沖磁場。因此，在MRAM中，當脈沖波形混亂時，動作變得不穩(wěn)定。這樣，字線的阻抗不匹配，使MRAM的高速動作困難。
另外，在MARM中，隨著集成度的提高，容易產(chǎn)生磁性交調(diào)失真現(xiàn)象。所謂交調(diào)失真是指在相鄰的字線上傳送的脈沖電波和MR元件產(chǎn)生的磁場雜音。由于這種雜音可使記錄的信息消失，因此妨礙了集成度的提高。

發(fā)明內(nèi)容
以前，在向一個元件寫入信息時，使用單線路的字線，這種配線的阻抗匹配有界限，因此不能很好地抑制磁性交調(diào)失真現(xiàn)象。而在本發(fā)明中，在一個元件的字線中含有在同一個方向上延伸的多條配線。即本發(fā)明的磁阻存儲元件的特征為包括磁阻元件和用于對上述磁阻元件施加磁場的配線，上述配線含有在同一方向上延伸的兩根以上的導(dǎo)線。
由于利用本發(fā)明，易于匹配脈沖傳送配線的阻抗，因此延遲系數(shù)小，可以抑制脈沖波形的失真。這樣，MRAM可做出高速響應(yīng)。另外，根據(jù)本發(fā)明，可相對削弱相鄰字線之間的結(jié)合，所以易于減少MRAM的磁性交調(diào)失真現(xiàn)象。


圖1表示本發(fā)明的MR元件周邊的配線例的立體圖。
圖2A～C為脈沖傳送用導(dǎo)線的阻抗的脈沖時鐘依存性與導(dǎo)線配置關(guān)系的示意圖；圖2A、2B分別為現(xiàn)有單線路的上述關(guān)系示意圖，圖2C為本發(fā)明的一個例子的上述關(guān)系示意圖。
圖3為使用由字線構(gòu)成的磁場與由讀出線構(gòu)成的磁場的合成磁場的動作點的示意圖。
圖4為表示本發(fā)明的MR元件周邊配線的另一個例子的立體圖。
圖5為表示本發(fā)明的MR元件周邊配線的又一個例子的立體圖。
圖6為圖4的配置例子簡要剖面示意圖。
圖7為表示本發(fā)明的MR元件周邊的配線的再一個例子的剖面圖。
圖8A～F表示導(dǎo)線(信號線和從動線)的配線例；圖8A表示一根信號線只與一個元件對應(yīng)的現(xiàn)有配線例；圖8B～8F分別為本發(fā)明的配線例，它們表示，一根信號線和至少一根從動線，與一個元件對應(yīng)，而且這些導(dǎo)線在同一個方向延伸。
圖9A～C分別表示本發(fā)明的信號線和從動線的另一個配置例。
圖10表示終端阻抗的配置例。
圖11為適用于本發(fā)明的MRAM的一例的平面示意圖。
圖12表示產(chǎn)生的磁場，同時表示元件周邊的圖11的局部放大圖。
圖13為MOS晶體管與MR元件連接例的剖面示意圖。
圖14為適用于圖13的配置的MRAM的局部配線圖。
圖15為MOS晶體管與MR元件的另一個連接例的剖面示意圖。
圖16為適用于圖15的配置的MRAM的局部配線圖；圖17A～F分別表示在圖8B所示的一對信號線上附加強磁性體的例子的剖面示意圖；圖18為剖面具有矩形以外的形狀的導(dǎo)線例的剖面示意圖；圖19A～G分別表示可適用于本發(fā)明的MR元件膜結(jié)構(gòu)例的剖面示意圖；圖20A～F為按照實施例2制成的MRAM的字線的配線的簡要立體示意圖。
具體實施例方式
以下，參照附圖來說明本發(fā)明的實施例。
在圖1中，用于向磁阻元件(MR元件)10寫入信息而配置的、由一對導(dǎo)線構(gòu)成的字線11、12。讀出線20的延伸方向與字線的延伸方向成90°角。由隔著未圖示的絕緣膜而互相對置、并離開一定距離的雙層導(dǎo)電膜構(gòu)成字線11、12。在以下的圖中，為了簡單起見，也省略了絕緣膜等眾所周知的部件。
由于現(xiàn)有字線是單線路，因此，與接近該部位的其它導(dǎo)線等的結(jié)合就占有支配地位。因此，難以與阻抗匹配。但當采用兩根以上的并行導(dǎo)線時，就易于控制字線的特征阻抗。
導(dǎo)線11、12優(yōu)選為，在將寫入信息用的脈沖磁場施加在元件上的部分，相互之間呈同一方向地延伸，但在其余區(qū)域的配置則沒有限制。為了得到給定的特征阻抗，導(dǎo)線11、12優(yōu)選為在上述部分中的相互間隔保持在給定的范圍內(nèi)。
當采用多配線時，可以實現(xiàn)現(xiàn)有單線路中所不能實現(xiàn)的低特征阻抗。對由兩根以上的導(dǎo)線構(gòu)成的多配線特征阻抗沒有特別的限制，但優(yōu)選為在5kΩ以下，特別優(yōu)選為在1Ω～1kΩ左右。為了實現(xiàn)這種程度的特征阻抗，構(gòu)成多配線的兩根以上的導(dǎo)線的間隔，優(yōu)選保持在例如0.05～10μm的范圍內(nèi)。
為了使MR元件10的磁性膜具有形狀的各向異性，元件的表面形狀優(yōu)選為L1≠W1。但MR元件的形狀并不僅限于圖示的長方體，也可以是各種棱柱、圓柱、圓臺、棱臺等。
圖2A～2C為脈沖磁場發(fā)生用傳導(dǎo)配線中的配線阻抗與脈沖時鐘數(shù)的依存性的示例。此處，構(gòu)成配線的導(dǎo)線寬度為0.2μm。為實現(xiàn)元件集成化，導(dǎo)線寬度和厚度優(yōu)選為分別在1μm以下。選擇氧化鋁(介電常數(shù)約為8.5，介電損耗因數(shù)約為0.01)作為層間絕緣膜(層I；層II；層III)的材料。上下配置的接地表面30(圖中省略了上部接地表面)與導(dǎo)線的距離d1、d2都是100μm。
在使用單層導(dǎo)線31的情況下(圖2A、B)，為了使特征阻抗為50Ω，導(dǎo)線31和接地表面30的距離d1需減小至0.2μm左右(圖2A)。在MRAM中，為了形成元件和配線需要有多層膜，因此距離d1不能再增大。但是，如果考慮到這點而使d1為100μm時，會向高阻抗側(cè)產(chǎn)生較大偏移(圖2B)。
當采用多根導(dǎo)線31、32時，即使導(dǎo)線32與接地表面30的距離d1擴展至100μm左右，若一對導(dǎo)線之間的距離d3保持在0.2μm左右，也可以使特征阻抗Z匹配為50Ω?？梢源_認的是，在圖2C所示的配置中，即使脈沖電流頻率達到大約10GHz，仍可以大致保持匹配性。
d3的優(yōu)選值(即相互對置的一對導(dǎo)線間的最佳距離)隨導(dǎo)線寬度w的不同而不同。該范圍一般可用式w/10≤d3≤5w(式中，w≤1μm)表示。
另外，在用氧化硅或氟化鎂等代替氧化鋁作為層間絕緣體的情況下，因介電常數(shù)和介電損耗因數(shù)的變化，距離d3的最佳值也會發(fā)生一些變化，盡管如此，在雙層導(dǎo)線的阻抗易于匹配這一點上沒有改變。
可以確認的是，強磁性體的磁化逆轉(zhuǎn)動作的響應(yīng)可達數(shù)百MHz。在用于激活這種特性的高速動作中，優(yōu)選為無失真或無延遲地傳送電流脈沖。當采用多配線的字線時，即使傳送納秒(ns)級以下(例如1ns以下)的脈沖，仍可以抑制波形的失真等。
在寫入信息時，也可使電流在讀出線20中流動。這是由于，若使用由字線11、12產(chǎn)生的磁場HW和由讀出線20產(chǎn)生的磁場HS的合成磁場HR時，用于在元件10上寫入的磁場很小即可。如圖3所示，當在磁場HW和磁場HS的動作點上施加1∶1的磁場時(換句話說，即，磁場HW與磁場HR的相對角度θ為45°時)，可使寫入磁場最小。
構(gòu)成多配線的導(dǎo)線并非僅限于圖1所示的配置，也可以是，例如，配置成夾持MR元件的狀態(tài)。當使用配置成夾持MR元件的一對導(dǎo)線時，可以高效地施加磁場HW。如圖4所示，由導(dǎo)線12、13夾持元件10的方向優(yōu)選為構(gòu)成MRAM的多層膜的層積方向，但也可如圖5所示，配置導(dǎo)線14、15形成沿多層膜的膜面方向夾持元件10的狀態(tài)。
若僅表示MR元件和導(dǎo)線12、13，則圖4的配置即如圖6所示。配置成夾持著元件的狀態(tài)的一對導(dǎo)線12、13優(yōu)選為按奇次模結(jié)合。這是因為，當給一根導(dǎo)線施加脈沖電流時，反相脈沖就會在另一根導(dǎo)線中傳輸，這樣，由一對導(dǎo)線就可將同一方向的脈沖磁場施加在元件上。
在同一個方向上延伸的導(dǎo)線數(shù)目也可以為三根以上。例如，在圖7中，配置有追加的導(dǎo)線16、17。在這種情況下，各導(dǎo)線的配置，應(yīng)使得通過四根導(dǎo)線12、13、16、17的整體能得到所希望的特征阻抗。
在構(gòu)成多配線的兩根以上的導(dǎo)線中，優(yōu)選為包括輸入用于施加磁場的電流的信號線(信號驅(qū)動線)和保持預(yù)定電位的從動線(結(jié)合從動線)。從動線的電位優(yōu)選為降至接地電位，但只要能保持在預(yù)定電位，即使不是接地電位也可以。信號線和從動線也可以通過電容結(jié)合，使得在從動線上產(chǎn)生與輸入至信號線的脈沖電流相對應(yīng)的脈沖電流。
圖8B～F表示信號線31和從動線32的配置例。為了簡單起見，圖中省略了MR元件。在這些圖中，一個元件與一根信號線31對應(yīng)，該元件配置在信號線31和與之相對的從動線32之間(因此，在各圖中，省略了三個MR元件)。
如圖8A所示，現(xiàn)有的單線路導(dǎo)線31，與接地表面30相比，更易于與相鄰的其它信號線結(jié)合。這種結(jié)合成為誤動作的原因。與此相對，在圖8B～F中，對于一個MR元件，兩根以上的導(dǎo)線在同一個方向延伸，并且在兩根以上的導(dǎo)線中，含有信號線31和比接地表面30更接近信號線地配置的至少一根從動線32、33。圖示形態(tài)是對傳輸高速脈沖和抑制磁性交調(diào)失真特別有效的配置。
在圖8B～F的各形態(tài)中，從動線32隔著省略圖示的元件地配置在與信號線31相對的位置上。反之，當由元件的角度看時，從動線33配置在與信號線31相同的一側(cè)，置于信號線31、31之間。該從動線33的存在，具有抑制磁性交調(diào)失真的效果。即，當具有用于對第一MR元件和第二MR元件分別施加脈沖磁場的、輸入電流用第一信號線和第二信號線，并且該第一信號線和第二信號線在同一個方向延伸時，也可以將保持預(yù)定電位的至少一根從動線配置在第一信號線和第二信號線之間。從動線33的優(yōu)選配置為，與相鄰的信號線31、31(第一信號線和第二信號線)在同一面內(nèi)。這里，所謂同一面內(nèi)更準確的說法是指位于構(gòu)成MRAM的多層膜的同一膜面上。
如上所述，從動線32與信號線31優(yōu)選為按奇次模結(jié)合。反之，為了更有效地抑制磁性交調(diào)失真，也可使從動線33與相鄰的信號線31、31中的至少一根(更優(yōu)選為兩根)按偶次模結(jié)合。
如果將從動線33看作是第一從動線，則從動線32為第二從動線。該第二從動線優(yōu)選配置成沿著多層膜的層積方向，與和第一從動線相鄰的信號線31、31中的任何一根一起夾持著MR元件。
在圖8B的形態(tài)中，可以由信號線31和從動線32有效地對其間的MR元件施加脈沖磁場。雖然從提高元件集成度的觀點來看，圖8C所示的形態(tài)比圖8B所示的形態(tài)稍差，但配置在相鄰信號線31之間的從動線33可有效地抑制磁性交調(diào)失真現(xiàn)象。圖8D～F的各種形態(tài)兼有上述兩個形態(tài)的優(yōu)點。通過在圖8E中，使從動線32的線寬大于信號線31的線寬，通過在圖8F中，在相鄰的信號線之間配置多根從動線33，可以分別進一步抑制磁場泄漏。
信號線和從動線的配置并不僅限于上述例的形態(tài)。例如，如圖9A～9C所示，信號線31并不一定必須在同一面內(nèi)。如這些圖所示，信號線31可以配置在兩個以上的平面內(nèi)，如果在這些平面內(nèi)的信號線之間配置從動線34、35，則在提高集成度的同時，還可以抑制磁性交調(diào)失真現(xiàn)象。
例如，在圖9B中，從動線34a可以同時擔負起將脈沖磁場施加在對置的信號線31a和被夾持的MR元件(圖中省略)上的作用，以及抑制磁場由相鄰的信號線31b、31c泄漏的作用。這樣，也可以使從動線與信號線一起夾持MR元件，并且配置在與相鄰的其它信號線相同的平面內(nèi)。另外，從動線34a與信號線31a的結(jié)合優(yōu)選為按奇次模結(jié)合，并優(yōu)選為按偶次模與平面內(nèi)的信號線31b、31c結(jié)合。
奇次?；蚺即文＝Y(jié)合，可以通過調(diào)整導(dǎo)線之間的距離和終端阻抗值實現(xiàn)。當增大輸入驅(qū)動裝置的驅(qū)動能力時，容易產(chǎn)生阻抗的不匹配，這種不匹配可通過附加終端阻抗除去。如圖10所示，終端阻抗優(yōu)選為具有與驅(qū)動器40并聯(lián)配置的電阻41、和串聯(lián)置于驅(qū)動器40和字線45之間的電阻42的閂鎖型。這里，終端阻抗可用兩個電阻41、42之和來表示。終端阻抗的值可以適當調(diào)整，一般優(yōu)選為調(diào)整成使以特征阻抗Z和驅(qū)動器電阻R表示的、大致為Z2/R的值(例如，可在偏離其值±10％的范圍內(nèi))。
如圖11所示，在MRAM中，多個磁阻元件配置成例如矩陣狀。在該MRAM中，讀出線54沿著構(gòu)成元件50的列延伸，而字線51和位線53則沿著與該列垂直的行方向延伸。利用配置在元件群周圍的解碼功能部55、56和數(shù)據(jù)交換部57、58，可以向配置成給定數(shù)量的列和行配置的元件記錄信息和讀出信息。
如圖12所示，字線51實際上為在同一個方向上延伸的阻抗匹配的多配線。字線51優(yōu)選為互相之間按奇次模結(jié)合，并與讀出線54一起，將合成磁場施加在配置于字線之間的元件50上。
這樣，本發(fā)明包括在給定平面內(nèi)配置成矩陣形狀的多個MR元件，和用于將磁場施加在多個MR元件上的配線，多個MR元件構(gòu)成多列元件列，上述配線還包括，具有在上述多個元件列的每列中、沿著元件列延伸的兩根以上的導(dǎo)線的磁阻存儲元件。在兩根以上的導(dǎo)線中，優(yōu)選為包括配置成夾持上述給定表面的一對導(dǎo)線51。如圖12所示，兩根以上的導(dǎo)線也可僅由與元件50有一定距離地配置的多根導(dǎo)線構(gòu)成。
以下，舉例說明將MR元件與MOS晶體管組合使用時的具體結(jié)構(gòu)。圖13所示的MR元件50與具有柵極61、源極62、漏極63的MOS晶體管60相連，從而構(gòu)成存儲單元。MOS晶體管相互之間由熱氧化膜64分開。圖14表示圖13的元件群的等價電路。為了防止元件受靜電干擾，優(yōu)選構(gòu)成圖16所示的電路。在該電路中，通過MOS晶體管60，使MR元件50與讀出線54相連。為了實現(xiàn)該電路，也可以構(gòu)成如圖15所示的MRAM。
為了更有效地給MR元件施加磁場，也可以在導(dǎo)線周圍配置強磁性體。如果在由非磁性體構(gòu)成的導(dǎo)線和MR元件側(cè)之間配置強磁性體，則可以有效地給MR元件施加磁場。當將強磁性體配制在，由非磁性體構(gòu)成的導(dǎo)線方向看、呈與MR元件相反的一側(cè)時，就可抑制磁場泄漏。為了抑制磁性交調(diào)失真現(xiàn)象，也可以將強磁性體配置在相鄰的MR元件上或用于將磁場施加在該元件上的導(dǎo)線之間。強磁性體優(yōu)選為與構(gòu)成脈沖傳送線路的導(dǎo)線相連。圖17A～17F表示將強磁性體附加在圖8B的結(jié)構(gòu)中的例子。圖17C所示的強磁性體90可以高效地將磁場施加在導(dǎo)線31、32之間的元件(圖中省略)上，而圖17A、E、F的強磁性體90，可以抑制磁性交調(diào)失真現(xiàn)象。如圖17B和圖17D所示，也可同時達成上述兩個效果地附加強磁性體90。
為了有效地施加磁場，構(gòu)成多配線的至少一根導(dǎo)線的剖面形狀可以為其寬度接近元件的寬度。例如，如圖18所示，當將導(dǎo)線11(圖1)的剖面制成與元件10一側(cè)的底邊接觸的底角h、h’為銳角的臺形時，可以有效地施加脈沖磁場。
對于構(gòu)成MRAM的MR元件沒有特別的限制，可以使用現(xiàn)有的元件。MR元件的結(jié)構(gòu)如圖19A～G所示。既可以隔著中間層72，將磁化逆轉(zhuǎn)相對較難的磁性層71、磁化逆轉(zhuǎn)相對較容易的磁性層73層積(圖19A)；也可以使用反強磁性層76，以便將一方的磁性層(固定磁性層)74的磁化值固定，形成旋轉(zhuǎn)殼(spin bulb)型元件(圖19B)。也可以將固定磁性層74配置在自由磁性層75的兩側(cè)(圖19C)。也可以將由隔著中間膜82、相互以反強磁性交換結(jié)合的兩個磁性膜81、83構(gòu)成的層積費里銅鎳合金用作矯頑力相對較高的層71(圖19D)或固定磁性層(圖19E)。同樣，也可以將由隔著中間膜85、相互以反強磁性交換結(jié)合的兩個磁性膜84、86構(gòu)成的層積費里銅鎳合金用作自由磁性層75(圖19F)。也可以將這些層積費里銅鎳合金的固定層74和層積的費里銅鎳合金的自由層75用作雙重結(jié)合的元件(圖19G)。
在這些MR元件中，檢測隨著磁性層73、75的磁化旋轉(zhuǎn)的元件的阻抗變化。MR元件既可以是TMR元件，也可以是CPP(電流與平面垂直)-GMR元件。另外，每層磁性層的膜厚優(yōu)選為1nm以上、10nm以下。
構(gòu)成MR元件的磁性材料，沒有特別的限制。在適于矯頑力大的層71和固定磁性層74的“(半)硬質(zhì)的”磁性材料中，優(yōu)選為Co、CoFe、NiFe、NiFeCo等。特別優(yōu)選為Co或CoFe，因為它們可達到較大的MR比。因此，至少是在與非磁性的界面上，優(yōu)選使用Co或CoFe。CoFe的優(yōu)選組成為，在CoyFez中，0.2≤y≤0.95，0≤Z≤0.5。
當使用具有高磁性極化率的XMnSb(X優(yōu)選為金屬元素，特別優(yōu)選為選自Ni、Pt、Pd和Cu中的至少一種)時，可得到較大的MR比。
作為氧化物磁性材料，優(yōu)選為MFe2O4(M為選自Fe、Co和Ni中的至少一種元素)較好。這種材料在比較高的溫度下還有強磁性，與富Fe材料相比，富Co材料和富Ni材料的電阻非常大。富Co材料的磁性的各向異性大。通過調(diào)整性質(zhì)相反的組成比，可實現(xiàn)所需特性。
作為適用于自由磁性層75等的“軟質(zhì)”磁性膜，一般可采用NiCoFe合金。作為NiCoFe膜的原子組成比，優(yōu)選為以NixCoyFez表示的、0.6≤X≤0.9、0≤Y≤0.4、0≤Z≤0.3的富Ni膜；或者優(yōu)選為以Nix′Coy′Fez′表示的、0≤X′≤0.4、0.2≤Y′≤0.95、0≤Z′≤0.5的富Co膜。
作為適用于反強磁性層76的材料，可舉出無序合金中的IrMn、RhMn、RuMn、CrPtMn等。在這些材料中，通過在磁場中成膜，可使與磁性膜的交換結(jié)合工序簡單。規(guī)則合金系的NiMn、Pt(Pd)Mn等，由于需要用于進行規(guī)則化的熱處理，因此熱穩(wěn)定性好。這些材料中，優(yōu)選為PtMn。作為氧化物反強磁性材料，可以使用α-Fe2O3、NiO、LTO3(L為選自除Ce以外的稀士元素中的至少一種，T為選自Fe、Cr、Mn和Co中的至少一種)。在使用電阻率高的氧化物的情況下，必須直接與磁性層接觸來形成電極部，使得在電特性中不反映出高電阻率。
對字線、讀出線、位線的材料沒有特別的限制，可以使用Al、Cu、Pt、Au等。
實施例(實施例1)利用多元濺射裝置，制造具有圖19F所示的多層結(jié)構(gòu)的MR元件，這種材質(zhì)的膜的結(jié)構(gòu)如下Ni0.81Fe0.19(2)/Ru(0.7)/Ni0.81Fe0.19(3)/Al2O3(1.2)/Co0.75Fe0.25(2)/Ru(0.7)/Co0.75Fe0.25(2)/PtMn(20)。
(此處，由膜上部依次表示。括號內(nèi)表示膜厚(nm))。
這里作為隧道絕緣層的Al2O3層，可以采用將由濺射法成膜的Al進行氧化而制成的制品(A型)，和直接濺射Al2O3而制成的制品(B型)。在A型中，可使用真空槽內(nèi)的自然氧化、真空槽內(nèi)加溫下的自然氧化、在真空槽內(nèi)用含氧的等離子體進行的氧化中的任一種方法進行氧化。利用任何一種方法都可得到起到隧道壁壘作用的非磁性絕緣膜。在B型中，也可得到起到良好的隧道壁壘作用的非磁性絕緣膜。各膜的膜厚可由閘板(shutter)控制。任一型的元件面積(接合面積)均為0.12μm2。
在室溫、所加磁場強度100Oe(約7.96kA/m)、偏置電壓100mV的條件下，測定這樣制得的單個MR元件的MR特性時，得到的MR比大約為30％。MR產(chǎn)生的磁場強度為10Oe。
利用這種MR元件，制造圖11、圖12所示結(jié)構(gòu)的MRAM。作為基片，可以使用預(yù)先經(jīng)過半導(dǎo)體處理的、在每個MR元件上形成MOS晶體管的硅基片。作為晶體管與磁阻元件的層間絕緣膜，可以使用二氧化硅、而對于MR元件與字線的絕緣，可使用氧化鋁。
對于讀出線和位線，可以使用銅，對于字線，也可使用銅。所配置的用作字線的一對導(dǎo)線的間隔為0.35μm，各導(dǎo)線的線寬約為0.5μm，各導(dǎo)線的厚度約為0.5μm，相鄰元件列之間的導(dǎo)線間隔約為0.6μm。在配線終端配置終端阻抗，將字線的特征阻抗調(diào)整為大約75Ω。將配線中的一根導(dǎo)線的電位降至接地電位，用作從動線，另一根導(dǎo)線作為信號線。
在這種MRAM中，可以確認1個字16位的信息的記錄和讀出動作。
對利用這種MRAM向字線傳送脈沖信號的情況有過詳細研究。在信號線中，以從1V至5V的脈沖上升時間為1ns、傳送時間為0.5ns(配線長度大約為10cm)作為輸入條件，輸入脈沖電流，信號在1ns內(nèi)脈沖上升。與使用單線路的字線時相比，從脈沖輸出側(cè)看，字線近端和遠端的信號沒有大的反射。
現(xiàn)在來考查上述輸入條件下，配線之間的交調(diào)失真的影響。在考查中，使用相鄰導(dǎo)線的間隔大約為0.6μm的MRAM。這時，與字線為單線的情況比較，從脈沖輸出側(cè)看，相鄰導(dǎo)線的近端和遠端沒有出現(xiàn)大的信號。
另外，在這種配置中，通過改變相鄰導(dǎo)線的距離，可出現(xiàn)偶次模的結(jié)合。并且，通過調(diào)整終端阻抗，可出現(xiàn)奇次模的結(jié)合。
(實施例2)與實施例1同樣，制造如圖20A～F所示的字線配置的MRAM。字線由信號線91、從動線92、93構(gòu)成。從動線92配置成與信號線91夾持著MR元件的結(jié)構(gòu)(圖中省略)，從動線93與信號線91形成于同一個平面內(nèi)。在圖20A～F中也是一根信號線與1個MR元件對應(yīng)。
信號線91和從動線92的線寬都是0.2μm。在任何一個MRAM中，下部接地表面100和與它最近的導(dǎo)線91～93之間的距離、以及上部接地表面(圖中沒有示出)與信號線91的距離，為100μm。
在這些MRAM中，當送出一個字的信號時，對1000個的母集團，進行相鄰的非選擇存儲器的誤動作的評價。結(jié)果如表1所示。在表1中，d為信號線91與從動線92的間隔，w為相鄰的信號線91、91的間隔，Wm為從動線93的線寬。
表1I型(圖20A)

II型(圖20B)


III型(圖20C)

IV型(圖20D)

V型(圖20E)

VI型(圖20F)

(實施例3)與實施例1同樣地制造MRAM。但是，在此，如圖8D所示，除了一對導(dǎo)線31、32以外，在相鄰的元件之間還形成有導(dǎo)線33。
采用這種MRAM，進行向字線31～33傳送脈沖信號的實驗。線寬約為0.5μm、線厚約為0.3μm、相鄰的導(dǎo)線間的距離均為0.3μm。在配線終端配置調(diào)整用終端阻抗，將特征阻抗調(diào)整為大約75Ω。
在使從1V至5V的所加脈沖上升時間為1ns、傳送時間為0.5ns(配線長度約為10cm)的輸入條件下，信號在1ns內(nèi)上升。與單線路的情況比較，當從脈沖輸出側(cè)看時，本實施例中配線近端和遠端，沒有大的信號反射等。
然后，在上述輸入條件下，評價相鄰配線的交調(diào)失真的影響。在此，相鄰導(dǎo)線的距離約為0.35μm，信號線31、31的間隔約為1.2μm。與單線路的情況相比，從脈沖輸出端看，相鄰配線的近端和遠端沒有出現(xiàn)大的信號。即使與為了比較而進行實驗的圖8C的結(jié)構(gòu)相比，圖8D的配線也抑制了相鄰配線的近端和遠端上出現(xiàn)大的信號。
在這種配線中，相鄰導(dǎo)線間的距離大約在0.1～1μm的范圍內(nèi)為偶次模結(jié)合。且調(diào)整終端阻抗為10Ω～100kΩ的范圍內(nèi)時，出現(xiàn)奇次模結(jié)合。
權(quán)利要求
1.一種磁阻存儲元件，其特征為，包括磁阻元件和用于給所述磁阻元件施加磁場的配線；所述配線含有在同一方向上延伸的兩根以上的導(dǎo)線。
2.如權(quán)利要求1所述的磁阻存儲元件，其特征為，所述兩根以上的導(dǎo)線具有5kΩ以下的特征阻抗。
3.如權(quán)利要求1所述的磁阻存儲元件，其特征為，所述兩根以上的導(dǎo)線含有配置成夾持所述磁阻元件的一對導(dǎo)線。
4.如權(quán)利要求3所述的磁阻存儲元件，其特征為，所述一對導(dǎo)線按奇次模結(jié)合。
5.如權(quán)利要求1所述的磁阻存儲元件，其特征為，所述兩根以上的導(dǎo)線含有用于輸入產(chǎn)生外加磁場的電流的信號線，和保持預(yù)定電位的從動線。
6.如權(quán)利要求5所述的磁阻存儲元件，其特征為，以所述磁阻元件作為第一磁阻元件，且還含有第二磁阻元件；具有用于輸入將磁場分別加在所述第一磁阻元件和所述第二磁阻元件上的電流的第一信號線和第二信號線，所述第一信號線和所述第二信號線在同一個方向上延伸，并且在所述第一信號線和所述第二信號線之間配有保持預(yù)定電位的至少一根從動線。
7.如權(quán)利要求6所述的磁阻存儲元件，其特征為，所述第一信號線和所述第二信號線中的至少一根線與所述從動線按偶次模結(jié)合。
8.如權(quán)利要求6所述的磁阻存儲元件，其特征為，所述第一信號線、所述第二信號線和所述從動線配置在同一個平面內(nèi)。
9.如權(quán)利要求6所述的磁阻存儲元件，其特征為，以所述從動線作為第一從動線，并具有第二從動線；所述第二從動線配置成將所述第一磁阻元件和與所述第二磁阻元件中的任何一個元件夾持在對該元件施加磁場的信號線之間。
10.如權(quán)利要求9所述的磁阻存儲元件，其特征為，所述第二從動線與和與所述第二從動線一起夾持著所述元件的信號線按奇次模結(jié)合。
11.一種磁阻存儲元件，其特征為，具有在設(shè)定平面內(nèi)配置成矩陣狀的多個磁阻元件，和用于將磁場施加在所述多個磁阻元件上的配線，所述多個磁阻元件構(gòu)成多個元件列，所述配線具有在所述多個元件列的每一個列中，沿著元件列延伸的兩根以上的導(dǎo)線。
12.如權(quán)利要求11所述的磁阻存儲元件，其特征為，所述兩根以上的導(dǎo)線含有隔著所述設(shè)定平面、相對配置的一對導(dǎo)線。
13.如權(quán)利要求11所述的磁阻存儲元件，其特征為，所述配線還含有與所述元件列垂直相交地配置的導(dǎo)線。
全文摘要
本發(fā)明提供了一種磁阻存儲元件，它包括磁阻元件和用于對上述磁阻元件施加磁場的配線；上述配線含有在同一方向上延伸的兩根以上的導(dǎo)線。根據(jù)本發(fā)明，通過使用多配線的導(dǎo)線，將磁場施加在一個元件上，可以實現(xiàn)高速響應(yīng)和抑制磁性交調(diào)失真現(xiàn)象。
文檔編號G11C11/14GK1483222SQ01821397
公開日2004年3月17日 申請日期2001年12月26日 優(yōu)先權(quán)日2000年12月26日
發(fā)明者小田川明弘, 平本雅祥, 松川望, 祥 申請人:松下電器產(chǎn)業(yè)株式會社