專利名稱：在單元區(qū)域的兩對(duì)邊布置有讀放大器的集成存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在單元區(qū)域的兩對(duì)邊布置有讀放大器的集成存儲(chǔ)器。
在IEEE固態(tài)電路雜志第32卷第5號(hào)，1997年5月，第655頁(yè)及其后頁(yè)中，H.Fujisawa等人所著文章“用于高速低功耗鐵電存儲(chǔ)器的帶電荷共享修改的預(yù)充電電平結(jié)構(gòu)(The Charge-Share Modified(CSM)Precharge-Level Architecture for High-Speed and Low-PowerFerroelectric Memory)”曾講述過(guò)一種鐵電存儲(chǔ)器(FeRAM或RAM)，其存儲(chǔ)單元的類型為一個(gè)晶體管/一個(gè)電容形式。存儲(chǔ)電容器具有一鐵電的電介質(zhì)。存儲(chǔ)單元布置在位線和字線的交叉點(diǎn)上。位線通過(guò)n溝道晶體管與公共的讀放大器相連接。此外，每個(gè)位線通過(guò)一p溝道晶體管與極板電位相連，每個(gè)存儲(chǔ)電容器與選擇晶體管相背的電極也與該極板電位相接。每個(gè)位線的n溝道晶體管及p溝道晶體管的控制端與一列選線相連。通過(guò)這種列選線，在同一時(shí)刻總只有一個(gè)位線被訪問(wèn)，于是，該位線通過(guò)其n溝道晶體管與讀放大器導(dǎo)通連接起來(lái)。其余的列選線則保持低電平，以便使相關(guān)的位線與極板電位導(dǎo)通連接。雖然在每個(gè)位線處的一條字線被激活時(shí)，存儲(chǔ)單元有一個(gè)選擇晶體管導(dǎo)通，但沒(méi)有選中的位線其存儲(chǔ)電容器內(nèi)的存儲(chǔ)狀態(tài)將不受影響，原因是，借助于p溝道晶體管，電容器的兩個(gè)電極均等于極板電位。在鐵電存儲(chǔ)電容器上通過(guò)一個(gè)壓降為0V的電壓，其極化狀態(tài)將不會(huì)改變。極化狀態(tài)影響著存儲(chǔ)電容器的容量，并且對(duì)應(yīng)于一確定的存儲(chǔ)邏輯狀態(tài)。
在集成存儲(chǔ)器中，布置于相鄰位線與字線交叉點(diǎn)上的存儲(chǔ)單元構(gòu)成了相連的單元區(qū)。如果每個(gè)位線都必須配給相應(yīng)的讀放大器，則可把讀放大器交替地布置在單元區(qū)域的兩對(duì)邊，而不是只在一邊布置，這樣是比較有利的。因而，會(huì)有更多地方可用來(lái)布置讀放大器的元件。
集成存儲(chǔ)器中多個(gè)相鄰的位線常常聯(lián)合成一公共的列，給其分配一個(gè)選列信號(hào)。當(dāng)列選線的一個(gè)被激活時(shí)，單元區(qū)域兩邊的讀放大器便與相應(yīng)列的位線連接起來(lái)，且在讀訪問(wèn)時(shí)，可以放大從被尋址存儲(chǔ)單元讀出到該位線上的信號(hào)。為了不使單元區(qū)域中列選線的需要面積太大，必須限制列選線的數(shù)量。另一方面，列選線的數(shù)量限制將意味著每個(gè)列選線要分配數(shù)量相對(duì)多的位線。這就是說(shuō)，在每次存儲(chǔ)器訪問(wèn)時(shí)必須同時(shí)激活大量的讀放大器。同時(shí)被激活的讀放大器越多，集成存儲(chǔ)器的功率消耗就越大。對(duì)于其內(nèi)容在讀訪問(wèn)時(shí)被破壞的存儲(chǔ)單元，讀放大器有助于重寫剛讀出的數(shù)據(jù)。因此，所有與選中位線連接的讀放大器通常都必須被激活。DRAM和FRAM就是這種情況。
本發(fā)明的任務(wù)為，給出一種上述類型的集成存儲(chǔ)器，這種集成存儲(chǔ)器的列選線數(shù)量與位線數(shù)量有著相同的比例，也就是說(shuō)，在單元區(qū)中列選線需要面積一定的情況下，與已知的解決辦法相比其功耗可以減少。
該任務(wù)由如下集成存儲(chǔ)器來(lái)完成，該集成存儲(chǔ)器-帶有存儲(chǔ)單元，該存儲(chǔ)單元布置在單元區(qū)內(nèi)，且位于第一位線及第二位線與字線的交叉點(diǎn)上，-在該存儲(chǔ)器中，在對(duì)一存儲(chǔ)單元進(jìn)行尋址時(shí)，只要相關(guān)的位線為備用電位，則其存儲(chǔ)內(nèi)容不會(huì)受到影響，-帶有讀放大器，它用來(lái)放大從存儲(chǔ)單元讀到位線上的數(shù)據(jù)，其中，給第一或第二位線分配的讀放大器總是布置在單元區(qū)的相對(duì)側(cè)，-帶有第一開(kāi)關(guān)元件，每個(gè)位線通過(guò)該第一開(kāi)關(guān)元件與相關(guān)的讀放大器相連接，并且，當(dāng)其控制端出現(xiàn)第一邏輯狀態(tài)時(shí)，該開(kāi)關(guān)元件導(dǎo)通，-帶有第二開(kāi)關(guān)元件，每個(gè)位線在其第一開(kāi)關(guān)元件的背向相關(guān)讀放大器的一側(cè)與備用電位相連接，并且，當(dāng)其控制端出現(xiàn)第二邏輯狀態(tài)時(shí)，該開(kāi)關(guān)元件導(dǎo)通，-帶有列選線，它們總是與至少一個(gè)第一位線及至少一個(gè)第二位線的第一和第二開(kāi)關(guān)元件的控制端連接，-帶有第三開(kāi)關(guān)元件，每個(gè)位線通過(guò)該開(kāi)關(guān)元件與備用電位相連，-帶有一第一控制線，它與第一位線的所有第三開(kāi)關(guān)元件的各個(gè)控制輸入端相連接，-以及帶有一第二控制線，它與第二位線的所有第三開(kāi)關(guān)元件的各個(gè)控制輸入端連接。
發(fā)明的優(yōu)選構(gòu)成及擴(kuò)展由下文的實(shí)施范例給出。
本發(fā)明的存儲(chǔ)器帶有第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件，每個(gè)位線通過(guò)第一開(kāi)關(guān)元件與相關(guān)讀放大器相連接，并通過(guò)第二開(kāi)關(guān)元件與備用電位相連。每個(gè)位線的第一與第二開(kāi)關(guān)元件與一列選線連接。作為對(duì)此第一與第二開(kāi)關(guān)元件的補(bǔ)充，存儲(chǔ)器還有第三開(kāi)關(guān)元件，同樣，每個(gè)位線也通過(guò)它與該備用電位相連接。第一控制線與第一位線的所有第三開(kāi)關(guān)元件的每個(gè)控制輸入端相連接，讀放大器布置在單元區(qū)的第一邊。第二控制線與第二位線的所有第三開(kāi)關(guān)元件的每個(gè)控制輸入端相連接，讀放大器布置在單元區(qū)的第二邊。
按照本發(fā)明，存儲(chǔ)器中位線的選擇不是單獨(dú)通過(guò)列選線來(lái)實(shí)現(xiàn)的，而且還輔助地利用了第一及第二控制線。存儲(chǔ)器工作時(shí)，兩個(gè)控制線中只有一個(gè)達(dá)到某一電位，利用此電位使相關(guān)的第三開(kāi)關(guān)元件關(guān)斷，這樣是比較有利的。于是，列選線選中的列其所有位線通過(guò)第一開(kāi)關(guān)元件與相關(guān)讀放大器導(dǎo)通連接。但這些位線繼續(xù)處于備用電位，而其第三開(kāi)關(guān)元件通過(guò)相應(yīng)的控制線導(dǎo)通。因此，可以通過(guò)這兩個(gè)控制線來(lái)選擇在存儲(chǔ)器訪問(wèn)時(shí)應(yīng)該在選中列的第一還是第二位線上存取。相應(yīng)地，給某一列位線配置的讀放大器必須同時(shí)只有一半被激活。讀放大器的功耗由此減少了約一半。
由于在存儲(chǔ)器訪問(wèn)時(shí)，讀放大器通常必須由布置在單元區(qū)兩側(cè)的相應(yīng)激活線來(lái)激活，所以，通過(guò)在同一時(shí)刻均只激活兩激活線中的一個(gè)，發(fā)明便能夠大幅度地減少功率消耗。因?yàn)榧纱鎯?chǔ)器的單元區(qū)經(jīng)常尺寸都很大，并且用于讀放大器的激活線分布在相關(guān)單元區(qū)的整個(gè)范圍內(nèi)，所以激活線非常長(zhǎng)。相應(yīng)地，其線路電容也大。因此，需要很大的功率用于激活線再充電。在存儲(chǔ)器訪問(wèn)時(shí)，因?yàn)楸景l(fā)明僅激活單元區(qū)兩個(gè)激活線中的一個(gè)，所以可把該大功耗減少約一半。
根據(jù)發(fā)明的擴(kuò)展方案，第三開(kāi)關(guān)元件布置在相應(yīng)位線第一開(kāi)關(guān)元件的面向相關(guān)讀放大器的一側(cè)上。這就是說(shuō)，也象讀放大器一樣，第三開(kāi)關(guān)元件布置在單元區(qū)的邊緣，那兒比單元區(qū)內(nèi)有更多的可供利用地方。
如果列選線與位線基本上呈平行分布，且第一與第二控制線同字線基本平行，則是比較有利的。這使相應(yīng)的電路布置特別節(jié)省地方。
本發(fā)明特別適用于帶有存儲(chǔ)電容器的鐵電存儲(chǔ)器，該存儲(chǔ)電容器具有鐵電的電介質(zhì)。但它在其他存儲(chǔ)器中也是可以應(yīng)用的，在這些存儲(chǔ)器中，當(dāng)導(dǎo)通選擇晶體管旁的相關(guān)位線保持在備用電位時(shí)，存儲(chǔ)單元的訪問(wèn)將被禁止。
下文將借助附圖來(lái)進(jìn)一步闡述發(fā)明的實(shí)施范例。
附

圖1示出了集成存儲(chǔ)器一個(gè)單元區(qū)的一部分附圖2示出了附圖1集成存儲(chǔ)器兩個(gè)相鄰單元區(qū)的一部分附圖1示出了本發(fā)明FRAM類型集成存儲(chǔ)器的一部分。該存儲(chǔ)器在單元區(qū)AR內(nèi)具有多個(gè)存儲(chǔ)單元MC，附圖1中只示例地畫出了一個(gè)。每個(gè)存儲(chǔ)單元MC具有一個(gè)選擇晶體管T和一個(gè)帶鐵電電介質(zhì)的存儲(chǔ)電容器C。存儲(chǔ)單元MC布置在位線BLi，bBLi和字線WLi的交叉點(diǎn)上。每個(gè)存儲(chǔ)單元MC的存儲(chǔ)電容器C的一個(gè)電極與一備用電位VSTB相連，而另一個(gè)電極則通過(guò)選擇晶體管T與相關(guān)位線連接。選擇晶體管T的門極與相關(guān)字線連接在一起。該存儲(chǔ)器具有多個(gè)位線與字線。但在附圖1中只示出了一個(gè)字線WLi以及四個(gè)位線對(duì)，這些位線對(duì)構(gòu)成了一列，而該列分配有公共的列選線LCSLk。在附圖1中沒(méi)有示出的其余位線同樣也與每四個(gè)位線對(duì)組合成列。其它的這些列與附圖1中示出的列一樣布置。字線WLi與一個(gè)附圖1沒(méi)有示出的行譯碼器的輸出端相接。列選線LCSLk與一個(gè)同樣沒(méi)有示出的列譯碼器的輸出端相接。
每個(gè)位線BLi，bBLi都配置了一個(gè)讀放大器SA。位線對(duì)布置成所謂的“中間留空白的位線結(jié)構(gòu)”。這就是說(shuō)，相鄰位線對(duì)的讀放大器SA交替地布置在單元區(qū)AR的兩相對(duì)邊。由此，與所有讀放大器SA都布置在單元區(qū)AR的同一邊相比，這種方法在實(shí)現(xiàn)每個(gè)讀放大器SA時(shí)將會(huì)有更多的地方可供利用。
每個(gè)位線BLi，bBLi通過(guò)一個(gè)第一n溝道型晶體管A與相關(guān)讀放大器SA相連。在單元區(qū)AR的兩邊，備用電位VSTB的線路總是與字線WLi保持平行。第一晶體管A配置了第二p溝道型晶體管B，在背向所分配的讀放大器SA的一側(cè)，該第二晶體管B把各個(gè)位線同備用電位VSTB及各位線對(duì)的另一個(gè)位線聯(lián)接起來(lái)。此外，每個(gè)讀放大器SA還配有第三n溝道型晶體管C，它們同樣也把配置給讀放大器SA的兩個(gè)位線中的一個(gè)與備用電位VSTB連接起來(lái)，并與另一個(gè)互相連接在一起。每個(gè)讀放大器還配置有第四n溝道型晶體管D，它們把讀放大器SA所配置的兩個(gè)位線與一預(yù)充電電位VPRE連接在一起。
列選線LCSLk與位線BLi，bBLi平行。在單元區(qū)的邊緣，它們與相關(guān)列的第一晶體管A及第二晶體管B的控制端相連接。此外，還有第一控制線STBb及第二控制線STBt，它們與字線WLi呈并行布置，且分別在單元區(qū)AR兩邊同所有列的第三晶體管C的控制端相連接。此外，存儲(chǔ)器還有一個(gè)第一預(yù)充電控制線PREb和一個(gè)第二預(yù)充電控制線PREt，它們布置在單元區(qū)域AR的上邊或下邊，并且與那兒所有列的第四晶體管D的控制端相連接。在單元區(qū)AR內(nèi)，每列的四個(gè)位線對(duì)只分配一個(gè)列選線LCSLk，而第一控制線STBb和第一預(yù)充電控制線PREb則分配給與單元區(qū)的上邊緣讀放大器SA相連的所有位線對(duì)BLi，bBLi。第二控制線STBt和第二預(yù)充電控制線PREt分配給與單元區(qū)AR的下邊緣讀放大器SA相連的所有位線對(duì)。
附圖1中示出的存儲(chǔ)器工作原理如下只要沒(méi)有列被選中，則所有列選線LCSLk保持低電位，使得第一晶體管A關(guān)斷，第二晶體管B導(dǎo)通。因此，單元區(qū)AR邊緣上的位線BLi，bBLi與讀放大器SA脫離，并處于備用電位VSTB。此外，所有字線WLi處于低電位，使存儲(chǔ)單元MC的所有選擇晶體管T被關(guān)斷。
對(duì)存儲(chǔ)器進(jìn)行讀訪問(wèn)時(shí)，列選線LCSLk根據(jù)附寄的列地址而被置為高電位，這樣，該列的第一晶體管A被導(dǎo)通，且該列的第二晶體管B關(guān)斷。同時(shí)，控制線STBb，STBt中有一個(gè)帶有高電平，而另一個(gè)為低電平。相關(guān)控制線STBb或STBt為高電位的第三晶體管C負(fù)責(zé)使相關(guān)位線BLi，bBLi在第一晶體管A導(dǎo)通時(shí)也處于備用電位VSTB。因此，對(duì)于該位線的相應(yīng)存儲(chǔ)單元MC，其存儲(chǔ)電容器的兩極均為備用電位VSTB，所以該存儲(chǔ)單元的存儲(chǔ)邏輯狀態(tài)不受影響。
此外，預(yù)充電控制線PREb，PREt被置為高電平，給它們分配的控制線STBb，STBt為低電平。因此，對(duì)于那些沒(méi)有通過(guò)其第三晶體管C與備用電位VSTB導(dǎo)通相連的位線，它們通過(guò)其第四晶體管D與預(yù)充電電位VPRE導(dǎo)通連接。在一個(gè)字線WLi被激活前，第四晶體管D被重新關(guān)斷，其方法為，相關(guān)的預(yù)充電控制線PREb，PREt重新接入一個(gè)低電平。緊接著，一條字線WLi達(dá)到高電平，使得存儲(chǔ)單元MC的選擇晶體管T對(duì)每個(gè)位線對(duì)BLi，bBLi都導(dǎo)通。
對(duì)于分配的列選線LCSLk為低電平的那些存儲(chǔ)單元MC，其存儲(chǔ)內(nèi)容在存儲(chǔ)器訪問(wèn)時(shí)不受影響，原因?yàn)?，相關(guān)的位線通過(guò)第二晶體管B與備用電位VSTB導(dǎo)通連接。此外，列選線LCSLk為高電平的存儲(chǔ)單元MC其存儲(chǔ)內(nèi)容也不受影響，因?yàn)槠湎嚓P(guān)的控制線STBb，STBt為高電平。它們通過(guò)導(dǎo)通的第一晶體管A與導(dǎo)通的第三晶體管C同樣接在備用電位VSTB上。若要對(duì)存儲(chǔ)單元MC進(jìn)行讀訪問(wèn)，則只有在列選線LCSLk為高電平且其相關(guān)的控制線STBb，STBt為低電平時(shí)才能實(shí)現(xiàn)。為此，通過(guò)導(dǎo)通的第一晶體管A與第四晶體管D將相應(yīng)的位線預(yù)充電至預(yù)充電電位VPRE。這樣，該存儲(chǔ)單元MC相應(yīng)存儲(chǔ)電容器C的一個(gè)電極位于預(yù)充電電位VPRE，而與選擇晶體管T對(duì)著的電容器C電極處于備用電位VSTB。在最后提到的存儲(chǔ)單元MC中，因存儲(chǔ)電容器C上的電壓不等于0V，從而實(shí)現(xiàn)該存儲(chǔ)單元的讀出。在最后提到的存儲(chǔ)單元MC中，按照存儲(chǔ)的邏輯狀態(tài)不同，與它連接的位線電位將受到不同的影響。其結(jié)果為，在相關(guān)讀放大器SA的兩輸入端出現(xiàn)相應(yīng)的信號(hào)差異。讀放大器SA將該信號(hào)差放大，并把它傳向集成存儲(chǔ)器外。同時(shí)，由讀放大器放大了的信號(hào)差被寫回到該被讀出的存儲(chǔ)單元MC，而該存儲(chǔ)單元的存儲(chǔ)內(nèi)容在讀出時(shí)可能已被破壞。
在附圖1示出的存儲(chǔ)器中，位于單元區(qū)AR上邊的讀放大器SA都分配有第一激活線Sb，而位于單元區(qū)AR下邊的讀放大器SA分配的是第二激活線St。在存儲(chǔ)器訪問(wèn)期間，只有這些讀放大器SA通過(guò)激活線Sb，St被激活，從而實(shí)現(xiàn)其相關(guān)位線的訪問(wèn)。此外，將給讀放大器SA輸入相關(guān)的選列信號(hào)LCSLk，使其激活，這樣，不是所有在單元區(qū)AR上邊或下邊的讀放大器SA都被同時(shí)激活，而只是那些在單元區(qū)域AR相應(yīng)側(cè)布置、并分配給選定地址列的讀放大器SA被同時(shí)激活。在該實(shí)施范例的存儲(chǔ)器中，讀放大器SA的激活借助于一個(gè)與-門電路A來(lái)實(shí)現(xiàn)，門電路A的輸出端與相應(yīng)讀放大器SA的激活輸入端相接，而它的第一個(gè)輸入端與各個(gè)列選線LCSLk相連，第二個(gè)輸入端則與相應(yīng)的上面激活線Sb或者下面激活線St相接。
在此處講述的存儲(chǔ)器當(dāng)中，總是四個(gè)位線對(duì)BLi，bBLi通過(guò)列選線LCSLk同時(shí)被選中。然后在被選中的四個(gè)位線中，通過(guò)控制線STBb，STBt再選擇出其中的兩個(gè)。從而，通過(guò)激活線Sb，St，只有兩個(gè)給這些位線對(duì)分配的讀放大器SA被激活。由于這個(gè)原因，在本發(fā)明的存儲(chǔ)器中，給一個(gè)列選線LCSLk分配的位線數(shù)量與存儲(chǔ)器訪問(wèn)時(shí)同時(shí)被激活的讀放大器SA數(shù)量是不同的。因此，按照本發(fā)明，給一個(gè)公共列選線LCSLk分配的位線數(shù)量可以是被同時(shí)選擇激活的讀放大器SA數(shù)量的兩倍，而該位線的數(shù)量對(duì)所需列選線的總數(shù)起到了決定性作用，并由此對(duì)單元區(qū)AR內(nèi)列選線的需要面積起到了決定性的作用。
因?yàn)閱卧獏^(qū)AR上邊與下邊的讀放大器SA均分配了不同的激活線Sb，St，且它們?cè)诓煌瑫r(shí)間被激活，所以其各自的再充電線路電容只有兩個(gè)激活線被同時(shí)激活時(shí)的一半。為此，由于單元區(qū)AR的尺寸通常都非常大，且激活線Sb，St由此會(huì)很長(zhǎng)，所以，存儲(chǔ)器的功耗可明顯到減少。
在本發(fā)明的另一個(gè)實(shí)施范例中，存儲(chǔ)器也可能有兩種工作方式，對(duì)此，在第一種工作方式下，存儲(chǔ)器作用過(guò)程和借助附圖1說(shuō)明的存儲(chǔ)器一樣，而在第二種工作方式下，兩控制線STBb、STBt，兩預(yù)充電控制線PREb、PREt以及兩激活線Sb、St總是同時(shí)被激活與去活，這樣，在第二種工作方式下，對(duì)一列上的所有位線對(duì)的存儲(chǔ)器訪問(wèn)都是同時(shí)進(jìn)行的。于是，在第一種工作方式下訪問(wèn)一列時(shí)，激活的讀放大器SA數(shù)目只有第二種工作方式的一半。因此，在該實(shí)施范例中，借助于控制線、預(yù)充電電路和激活線可以在兩種工作方式下實(shí)現(xiàn)不同的數(shù)據(jù)寬度和不同的存儲(chǔ)器功耗。
在發(fā)明的另一個(gè)實(shí)施范例中，第三晶體管C也可以布置在第一晶體管A的背向各讀放大器SA的一側(cè)，也就是說(shuō)在單元區(qū)AR內(nèi)部。不過(guò)，在單元區(qū)AR內(nèi)時(shí)的可供利用地方通常要比在其邊上時(shí)少得多。
附圖2示出了附圖1所示集成存儲(chǔ)器的另一部分。圖中描繪了兩相鄰的單元區(qū)域AR1，AR2以及每個(gè)單元區(qū)域內(nèi)各一個(gè)位線對(duì)BLi，bBLi。從附圖2可以得知，給每個(gè)讀放大器(附圖2中只示出了一個(gè))分配的位線對(duì)均來(lái)自兩個(gè)單元區(qū)域AR1，AR2。這些與同一讀放大器SA相連的位線對(duì)BLi，bBLi均被分配了不同的列選線LCSLk。從附圖2也可得知，給每個(gè)讀放大器SA分配的第三晶體管C和第四晶體管D同樣也被分配了各兩個(gè)位線對(duì)。
權(quán)利要求
1.集成存儲(chǔ)器-帶有存儲(chǔ)單元(MC)，該存儲(chǔ)單元(MC)布置在單元區(qū)(AR)內(nèi)，且位于第一位線(BL0，bBL0，BL2，bBL2)及第二位線(BL1，bBL1，BL3，bBL3)與字線(WLi)的交叉點(diǎn)上，-在該存儲(chǔ)器中，在對(duì)一存儲(chǔ)單元(MC)進(jìn)行尋址時(shí)，只要相關(guān)的位線為備用電位(VSTB)，則其存儲(chǔ)內(nèi)容不會(huì)受到影響，-帶有讀放大器(SA)，它用來(lái)放大從存儲(chǔ)單元(MC)讀到位線(BLi，bBLi)上的數(shù)據(jù)，其中，給第一或第二位線分配的讀放大器總是布置在單元區(qū)(AR)的相對(duì)側(cè)，-帶有第一開(kāi)關(guān)元件(A)，每個(gè)位線(BLi，bBLi)通過(guò)該第一開(kāi)關(guān)元件(A)與相關(guān)的讀放大器(SA)相連接，并且，當(dāng)其控制端出現(xiàn)第一邏輯狀態(tài)(1)時(shí)，該開(kāi)關(guān)元件導(dǎo)通，-帶有第二開(kāi)關(guān)元件(B)，每個(gè)位線(BLi，bBLi)在其第一開(kāi)關(guān)元件(A)的背向相關(guān)讀放大器(SA)的一側(cè)與備用電位(VSTB)相連接，并且，當(dāng)其控制端出現(xiàn)第二邏輯狀態(tài)(0)時(shí)，該開(kāi)關(guān)元件導(dǎo)通，-帶有列選線(LCSLk)，它們總是與至少一個(gè)第一位線(BL0，bBL0，BL2，bBL2)及至少一個(gè)第二位線(BL1，bBL1，BL3，bBL3)的第一(A)和第二(B)開(kāi)關(guān)元件的控制端連接，-帶有第三開(kāi)關(guān)元件(C)，每個(gè)位線(BLi，bBLi)通過(guò)該開(kāi)關(guān)元件與備用電位(VSTB)相連，-帶有一第一控制線(STBb)，它與第一位線(BL0，bBL0，BL2，bBL2)的所有第三開(kāi)關(guān)元件(C)的各個(gè)控制輸入端相連接，-以及帶有一第二控制線(STBt)，它與第二位線(BL1，bBL1，BL3，bBL3)的所有第三開(kāi)關(guān)元件(C)的各個(gè)控制輸入端連接。
2.根據(jù)權(quán)利要求1的集成存儲(chǔ)器，其特征在于，其第三開(kāi)關(guān)元件(C)布置在相應(yīng)位線(BLi，bBLi)的第一開(kāi)關(guān)元件(A)的面向相關(guān)讀放大器(SA)的一側(cè)。
3.根據(jù)權(quán)利要求1或2的集成存儲(chǔ)器，其特征在于，其列選線(LCSLk)基本上與位線(BLi，bBLi)保持平行分布，且其第一控制線(STBb)和第二控制線(STBt)基本上與字線(WLi)平行。
4.根據(jù)上述權(quán)利要求之一的集成存儲(chǔ)器，其特征在于，-帶有第四開(kāi)關(guān)元件(D)，每個(gè)位線(BLi，bBLi)通過(guò)該開(kāi)關(guān)元件與一預(yù)充電電位(VPRE)相接，-帶有一第一預(yù)充電電路(PREb)，它與第一位線(BL0，bBL0，BL2，bBL2)的所有第四開(kāi)關(guān)元件(D)的各個(gè)控制輸入端相連接，-以及帶有一第二預(yù)充電電路(PREt)，它與第二位線(BL1，bBL1，BL3，bBL3)的所有第四開(kāi)關(guān)元件(D)的各個(gè)控制輸入端相連接。
5.根據(jù)上述權(quán)利要求之一的在單元區(qū)域的兩對(duì)邊布置有讀放大器的集成存儲(chǔ)器，其特征在于，它為一種鐵電存儲(chǔ)器，其存儲(chǔ)單元(MC)均帶有一選擇晶體管(T)及一帶有鐵電電介質(zhì)的存儲(chǔ)電容器(C)。
全文摘要
集成存儲(chǔ)器,它帶有第一(A)和第二開(kāi)關(guān)元件(B),各位線(BLi,bBLi)通過(guò)A與相關(guān)的讀放大器(SA)相接,且各位線通過(guò)B在A的背向SA的一側(cè)與備用電位(VSTB)相連。列選線(LCSLk)均與第一(BL0,bBL0,BL2,bBL2)及第二位線(BL1,bBL1,BL3,bBL3)的至少一個(gè)第一及第二開(kāi)關(guān)元件控制端相連。各位線通過(guò)第三開(kāi)關(guān)元件(C)與備用電位相接。第一(STBb)及第二控制線(STBt)分別和第一位線及第二位線的所有第三開(kāi)關(guān)元件相連。
文檔編號(hào)G11C11/22GK1271944SQ0010708
公開(kāi)日2000年11月1日 申請(qǐng)日期2000年4月28日 優(yōu)先權(quán)日1999年4月28日
發(fā)明者Z·曼約基, T·勒爾, T·貝姆 申請(qǐng)人:因芬尼昂技術(shù)股份公司