專利名稱：能選擇執(zhí)行存儲體的自刷新操作的動態(tài)隨機(jī)存取存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器件，特別是涉及一種用于執(zhí)行與重新充電所存儲數(shù)據(jù)的刷新操作相關(guān)的動態(tài)隨機(jī)存取存儲器。
半導(dǎo)體存儲器件大致上被分為動態(tài)隨機(jī)存取存儲器(DRAM)和靜態(tài)隨機(jī)存取存儲器(SRAM)。在SRAM中，一個單位單元是由4個構(gòu)成鎖存機(jī)構(gòu)的晶體管構(gòu)成的。除非電源被中斷，否則所存儲的數(shù)據(jù)是不會丟失的。因此，不需要刷新操作。但是，在DRAM中，一個單位單元是由一個晶體管和一個電容器構(gòu)成的，數(shù)據(jù)被存儲在所述電容器中。在半導(dǎo)體基片上形成的電容器不可能與周邊電路完全絕緣，從而由于電流泄漏而導(dǎo)致存儲在存儲器單元中的數(shù)據(jù)被破壞。因此，需要對存儲在所述存儲器單元中的數(shù)據(jù)周期性地重新充電。在借助于外部施加的命令信號順序改變內(nèi)部地址的同時，執(zhí)行半導(dǎo)體存儲器件的自刷新。
根據(jù)高集成、大容量半導(dǎo)體存儲器件的最新趨勢，多個存儲體被安裝在一個存儲器芯片內(nèi)。每個存儲體都能夠輸出預(yù)定量的數(shù)據(jù)。安裝在最近已經(jīng)被開發(fā)出來的、包括無繩電話、數(shù)據(jù)庫、結(jié)合有個人數(shù)據(jù)援助(PDA)的奔騰型計算機(jī)等系統(tǒng)上的DRAM，當(dāng)它們僅僅使用用于存儲備用模式期間系統(tǒng)所需數(shù)據(jù)的專用存儲體時，在數(shù)據(jù)通信期間使用大量的存儲體。為了構(gòu)成所述PDA系統(tǒng)，必須使功率損耗最小。


圖1的框圖示出了一個與傳統(tǒng)DRAM自刷新操作相關(guān)的電路。在說明中，為了便于解釋，示出了具有4個存儲體101_i(i是從0到4的一個整數(shù))的一個DRAM。在圖1中，簡略示出了與自刷新操作有關(guān)的部分而與所述自刷新操作無關(guān)的部分未被示出。
各存儲體101_i具有以列和行安排的多個存儲體。行譯碼器103_i規(guī)定相應(yīng)存儲體中的行地址。列譯碼器105_1和105_2規(guī)定相應(yīng)存儲體中的列地址。刷新引入檢測器107檢測自刷新操作的引入以產(chǎn)生一個刷新指令信號PRFH。隨著內(nèi)部地址連續(xù)變化，內(nèi)部地址發(fā)生器和計數(shù)器109自發(fā)地產(chǎn)生用于一自刷新操作的計數(shù)地址FRA1到FRAn。開關(guān)111在正常模式期間接收外部地址A1到An，而在刷新模式期間接收所述計數(shù)地址FRA1到FRAn，以便將這些地址作為內(nèi)部地址RA1到RAn傳輸給行譯碼器103_i。
所述自刷新操作是以下述方式執(zhí)行的。響應(yīng)外部輸入的一個命令信號，所述半導(dǎo)體存儲器件進(jìn)入到自刷新模式。然后，按照預(yù)定的間隔連續(xù)增加或減少所述行地址。通過改變所述行地址連續(xù)選擇一個存儲單元的字行。在對應(yīng)于所選擇的字行的電容器中累積的電荷被一個讀出放大器放大，然后被再次存儲到所述電容器中。經(jīng)過這樣的刷新操作，所存儲的數(shù)據(jù)被保持而不會丟失。在讀出放大存儲在所述電容器中的數(shù)據(jù)時，所述自刷新操作將耗費大量的電流。
在圖1所示的傳統(tǒng)的DRAM中，所述自刷新操作是針對所有的存儲體進(jìn)行的。換言之，即使是數(shù)據(jù)僅僅被存儲在一個特定的存儲體中，也要對所有的存儲體執(zhí)行所述自刷新操作。
另外，雖然通常存在用于每個存儲體的內(nèi)部電壓發(fā)生器113i(i是從0到4的整數(shù))包括反向偏壓發(fā)生器或內(nèi)部電源電壓發(fā)生器，但是，它們都工作在刷新操作期間。
如上所述，傳統(tǒng)的DRMA針對所有的存儲體進(jìn)行自刷新操作，從而導(dǎo)致不必要的電流損耗。另外，如果進(jìn)入自刷新操作模式，用于每個存儲體的所有電壓發(fā)生器都工作，從而進(jìn)一步增加了電流的損耗。
為了解決上述問題，本發(fā)明的一個目的是提供一種具有多個存儲體的動態(tài)隨機(jī)存取存儲器(DRAM)，所述DRAM能夠選擇性地只針對部分存儲體執(zhí)行自刷新操作。
本發(fā)明的另一個目的是提供一種DRAM，它能夠通過控制與選擇自刷新操作相關(guān)的內(nèi)部電壓發(fā)生部分的操作從而減少功率損耗。
因此，為了實現(xiàn)本發(fā)明的第一個目的，提供了一種包括能夠被單獨訪問的多個存儲體和用于在自刷新操作期間能夠針對所述多個存儲體當(dāng)中的一個或多個存儲體選擇性地執(zhí)行自刷新操作的刷新控制器的動態(tài)隨機(jī)存取存儲器(DRAM)。
根據(jù)本發(fā)明的另一個方面，提供了一種包括能夠被單獨訪問的多個存儲儲體、與各存儲體對應(yīng)設(shè)置并用于向所述存儲體提供內(nèi)部電壓的多個電壓發(fā)生器以及用于在自刷新操作期間能夠針對所述多個存儲體當(dāng)中的一個或多個存儲體選擇性地執(zhí)行自刷新操作的刷新控制器的動態(tài)隨機(jī)存取存儲器(DRAM)，其中，根據(jù)是否需要針對所述存儲體執(zhí)行自刷新操作使能所述電壓發(fā)生器。
為了實現(xiàn)所述第二目的，提供了一種包括具有多個以列和行排列的存儲單元的多個存儲體的動態(tài)隨機(jī)存取存儲器(DRAM)，其中，在自刷新模式期間，所述DRAM能夠選擇性地刷新存儲在每個存儲體中的數(shù)據(jù)，所述DRAM包括用于選擇所述存儲體的存儲單元的字行的行地址；用于在自刷新模式期間產(chǎn)生連續(xù)變化的內(nèi)部地址的地址發(fā)生器；用于產(chǎn)生用于指定將被刷新的存儲體的刷新存儲體指定信號的刷新存儲體指定電路；和用于指定將被所述刷新存儲體指定信號刷新的一個或多個存儲體并根據(jù)所述內(nèi)部電壓信息將刷新地址提供給與被指定的存儲體對應(yīng)的行地址的存儲體選擇譯碼器。
根據(jù)本發(fā)明的DRAM，所述刷新操作僅僅針對所選擇的其中存儲有數(shù)據(jù)的一個或多個存儲體執(zhí)行，而不是象傳統(tǒng)的DRAM那樣刷新所有的存儲體，因此電流的損耗最小。另外，由于只有那些與被執(zhí)行刷新操作的存儲體對應(yīng)的內(nèi)部電壓發(fā)生器被驅(qū)動，從而進(jìn)一步減少了電流損耗。
結(jié)合附圖對本發(fā)明最佳實施例的詳細(xì)描述，本發(fā)明的上述目的和優(yōu)點將會變得更加明顯。其中圖1的框圖示出了與傳統(tǒng)DRAM的刷新操作相關(guān)的電路；圖2的框圖示出了根據(jù)本發(fā)明最佳實施例能夠?qū)γ總€存儲體選擇性地執(zhí)行自刷新操作的DRAM；圖3詳細(xì)地示出了圖2所示的刷新進(jìn)入檢測器；圖4示出了圖3所示的各種信號的時序；圖5的電路示出了圖2所示的開關(guān)；圖6的電路示出了圖2所示的刷新控制器，其中，所述刷新控制信號是由外部地址產(chǎn)生的；圖7的電路示出了圖2所述刷新控制器的一個例子，其中，所述刷新控制信號是由一個控制熔絲控制的；圖8示出了圖2所示刷新控制器的另一種電路；圖9的電路詳細(xì)地示出了圖2所示的譯碼器；圖10的電路示出了圖2所示存儲體選擇譯碼器，其中，所述存儲體是由刷新存儲體指定信號選擇的；圖11的電路詳細(xì)地示出了圖10所示的前置譯碼器；
圖12詳細(xì)地示出了圖10所示前置譯碼器的另一個電路；圖13示出了圖2所述存儲體選擇譯碼器的另一個電路，其中，被刷新存儲體的數(shù)量可以被變化的進(jìn)行控制；和圖14的電路示出了圖2所示的內(nèi)部電壓發(fā)生器。
為了更好地理解本發(fā)明、其運行優(yōu)點和目的，下面將結(jié)合附圖對本發(fā)明的最佳實施例進(jìn)行描述。在各附圖中相同的標(biāo)號表示相同的元件。
圖2的框圖示出了根據(jù)本發(fā)明一個最佳實施例與能夠針對每個存儲體選擇性地執(zhí)行自刷新操作的DRAM的刷新操作相關(guān)的電路。
參看圖2，根據(jù)本發(fā)明一個最佳實施例的能夠針對每個存儲體選擇性地執(zhí)行自刷新操作的DRAM包括多個存儲體。在本說明中，為了便于理解，借助于舉例的方式描述了具有4個存儲體201_i(其中，i是從1到4的一個整數(shù))的一個DRAM。
各個存儲體201_i都具有以列和行排列的多個存儲單元。于所述各存儲體對應(yīng)設(shè)置的行譯碼器203_i指定相應(yīng)存儲體中的行地址。例如，行地址203_1選擇存儲體201_1中的一個行地址。
列譯碼器205_1和205_2指定相應(yīng)存儲體中的列地址。例如，列譯碼器205_1選擇存儲體201_1和201_2中的列地址。
響應(yīng)進(jìn)入到所述自刷新模式，刷新進(jìn)入檢測器207產(chǎn)生刷新指令信號PRFH。換言之，如果進(jìn)入到所述自刷新模式，所述刷新指令信號PRFH被激活為邏輯“高”電平。下面結(jié)合圖3詳細(xì)描述刷新進(jìn)入檢測器207的結(jié)構(gòu)和操作。
內(nèi)部地址發(fā)生器和計數(shù)器209在自刷新操作期間產(chǎn)生長達(dá)每個預(yù)定周期的脈沖并響應(yīng)所述脈沖產(chǎn)生連續(xù)增加的計數(shù)地址FRA1到FRAn。所述計數(shù)地址FRA1到FRAn的組合連續(xù)改變被指定的行地址。開關(guān)211在一般模式下接收外部地址A1到An和在所述刷新模式下響應(yīng)在刷新進(jìn)入檢測器207中產(chǎn)生的刷新指令信號PRFH接收計數(shù)地址FRA1到FRAn以產(chǎn)生內(nèi)部地址RA1到RAn。下面結(jié)合圖5詳細(xì)描述開關(guān)211的操作。
回過頭來看圖2，除了包括在所述傳統(tǒng)DRAM中的電路之外，本發(fā)明的DRAM還包括一個存儲體選擇譯碼器213、一個譯碼器215和一個刷新控制器217。所述譯碼器215和刷新控制器217可以由本發(fā)明的刷新存儲體指定電路構(gòu)成。另外，存儲體選擇譯碼器213、譯碼器215和刷新控制器217可以由本發(fā)明的刷新控制電路構(gòu)成。
譯碼器215產(chǎn)生第一到第四刷新存儲體指定信號PRFE_i(i是從1到4的一個整數(shù))。利用第一到第四刷新存儲體指定信號PREF_1到PREF_4確定將被刷新的存儲體。
刷新控制器217產(chǎn)生刷新控制信號RCON1和RCON2并將它們提供給譯碼器215。可以有比兩個刷新控制信號RCON1和RCON2更多的刷新控制信號。所述刷新控制信號RCON1和RCON2用于控制選擇將被刷新的存儲體。下面結(jié)合圖6、7和8詳細(xì)描述所述刷新控制器217。
譯碼器215在自刷新模式下譯碼所述刷新控制信號RCON1和RCON2以產(chǎn)生第一到第四刷新存儲體指定信號PREF_1到PREF_4。下面將結(jié)合圖9詳細(xì)描述譯碼器215。
存儲體選擇譯碼器213在自刷新模式下接收第一到第四刷新存儲體指定信號PREF_1到PREF_4和內(nèi)部地址RA1到RAn。存儲體選擇譯碼器213將刷新地址DRAai(其中，i是從1到4的一個整數(shù))提供給由第一到第四刷新存儲體指定信號PREF_1到PREF_4及其組合選擇的存儲體的行譯碼器。
例如，在由第一到第四刷新存儲體指定信號PREF_1到PREF_4選擇存儲體201_1(圖2)并隨后將其刷新的情況下，內(nèi)部地址RA1到RAn的數(shù)據(jù)被作為刷新地址DRAa1到DRAa4提供給行譯碼器203_1，該行譯碼器203_1選擇存儲體201_1的存儲單元的一個行地址。下面將結(jié)合圖10到13描述所述存儲體選擇譯碼器213。
內(nèi)部電壓發(fā)生器219(i＝1-4)向與各存儲體201_i相關(guān)的電路提供DC電壓，并可以包括從一個反饋偏壓電壓發(fā)生器中選擇的一個或多個電路，一個內(nèi)部電源電壓發(fā)生器和其它的內(nèi)部電壓發(fā)生電路。在本發(fā)明的DRAM中，內(nèi)部電壓發(fā)生器113_i被用于每個存儲體并只有在對相應(yīng)的存儲體執(zhí)行自刷新操作時才被驅(qū)動。這里，為便于解釋起見，僅僅針對所述自刷新模式示意性的描述了對每個存儲體所述內(nèi)部電壓發(fā)生器219_i被使能的情況。但是，對于本技術(shù)領(lǐng)域內(nèi)的普通計數(shù)人員來講很明顯，除了所述自刷新模式以外，本發(fā)明可以被應(yīng)用于所有的操作模式中。
下面結(jié)合圖14詳細(xì)描述內(nèi)部電壓發(fā)生器219_i(i＝1-4)的一個典型的例子。
圖3的電路圖詳細(xì)地示出了圖2所示的刷新進(jìn)入檢測器207和圖4示出了圖3所示各種信號的時序。下面參看圖3和圖4描述所述刷新進(jìn)入檢測器207的結(jié)構(gòu)和操作。
刷新檢測器207包括一個進(jìn)入檢測部分301、一個鎖存部分303和一個結(jié)束檢測部分305。進(jìn)入檢測部分301借助于內(nèi)部時鐘信號PCLK、第一內(nèi)部時鐘使能信號PCKE1、片選信號/CS、列地址選通信號/RAS和寫選通信號/WE檢測刷新模式的進(jìn)入。換言之，如果所述半導(dǎo)體存儲器件進(jìn)入刷新模式，進(jìn)入檢測部分301的輸出信號N302變成邏輯“高”狀態(tài)。
鎖存部分303鎖存所述進(jìn)入檢測部分301的輸出信號N302以產(chǎn)生刷新指令信號PRFH。如果所述自刷新操作結(jié)束，所述結(jié)束檢測部分305響應(yīng)第二內(nèi)部時鐘使能信號PCKE2將所述進(jìn)入檢測部分301的輸出信號N302下拉到邏輯“低”狀態(tài)。
內(nèi)部時鐘使能信號發(fā)生器307響應(yīng)所述時鐘使能信號CKE產(chǎn)生第一和第二內(nèi)部時鐘使能信號PCKE1和PCKE2。內(nèi)部時鐘發(fā)生器309響應(yīng)時鐘信號CLK產(chǎn)生所述內(nèi)部時鐘信號PCLK。
參看圖4，所述時鐘信號CLK是半導(dǎo)體存儲器件的主時鐘，所述內(nèi)部時鐘信號PLCK是以和時鐘信號CLK的上升沿同步關(guān)系被激活的一個脈沖。時鐘使能信號CKE是指令下一個時鐘有效性的一個信號。當(dāng)執(zhí)行所述自刷新操作時，本發(fā)明中的時鐘使能信號CKE變“低”。所述第一內(nèi)部時鐘使能信號PCKE1是響應(yīng)所述時鐘使能信號CKE的下降沿而產(chǎn)生的一個邏輯“高”脈沖。所述第二內(nèi)部時鐘使能信號PCKE2是響應(yīng)所述時鐘使能信號CKE的上升沿而產(chǎn)生的一個邏輯“低”脈沖。
因此，如果片選信號/CS、列地址選通信號/RAS和行地址選通信號/RAS都變成邏輯“低”電平和時鐘使能信號CKE變成邏輯“高”電平，則刷新指令信號PRFH被鎖存為邏輯“高”電平，這意味著進(jìn)入了一個自刷新模式。另外，如果時鐘使能信號CKE變成邏輯“高”電平，所述刷新指令PRFH信號被鎖存為邏輯“低”電平，這意味著結(jié)束自刷新模式。
圖5的電路示出了圖2所示的開關(guān)211。參看圖2，開關(guān)211接收外部地址A1到An或計數(shù)地址FRA1到FRAn以產(chǎn)生內(nèi)部地址RA1到RAn。換言之，在所述刷新指令信號PRFH處于邏輯“高”電平的自刷新模式期間，傳輸門501被導(dǎo)通。因此，內(nèi)部地址RA1到RAn被鎖存為與計數(shù)地址FRA1到FRAn相同的數(shù)據(jù)。另外，在所述刷新指令信號PRFH處于邏輯“低”電平的一般模式期間，傳輸門503被導(dǎo)通。因此，內(nèi)部地址RA1到RAn被鎖存為與外部地址A1到An相同的數(shù)據(jù)。
圖6示出了圖2所示由外部地址產(chǎn)生所述刷新控制信號的刷新控制器217。為便于解釋起見，例如，由外部地址A10和A11產(chǎn)生刷新控制信號RCON1和RCON2。但是，所述地址不必須是A10或A11。在本發(fā)明中它將被描寫為由所述外部地址A10和A11產(chǎn)生所述刷新控制信號RCON1和RCON2。但是，一個刷新控制信號是由一個外部地址產(chǎn)生的。
參看圖6，刷新控制器217包括傳輸門601、NMOS晶體管603和鎖存器605。傳輸門601在模式登錄設(shè)置信號PMRS處于邏輯“高”電平的周期中接收規(guī)定的外部地址A10和A11。這里，在例如/RAS、/CAS、/CS和/WE的DRAM控制信號的組合被激活的周期中，所述模式登錄設(shè)置信號PMRS被激活為邏輯“高”電平。
所述NMOS晶體管603由予充電信號PRE選通，所述予充電信號PRE在內(nèi)部加電周期或電源電壓期間被激活達(dá)一個預(yù)定時間。另外，鎖存器605鎖存由被傳輸門601傳輸?shù)耐獠康刂稟10和A11產(chǎn)生的信號N602或所述予充電信號PRE。
因此，在予充電周期內(nèi)，所述刷新控制信號RCON1和RCON2被鎖存為邏輯“低”電平。在所述予充電信號被鎖存為邏輯“低”電平之后，在所述模式登錄設(shè)置信號PMRS處于邏輯“高”電平的周期內(nèi)輸入的外部地址A10和A11被傳輸門601傳輸。
在這一級，由外部地址A10和A11產(chǎn)生所述刷新控制信號RCON1和RCON2。換言之，在外部地址A10和A11處于邏輯“高”電平的情況下，刷新控制信號RCON1和RCON2被鎖存為邏輯“高”電平。另外，在外部地址A10和A11處于邏輯“低”電平的情況下，刷新控制信號RCON1和RCON2被鎖存為邏輯“低”電平。
在圖6所示的刷新控制器217中，在所述外部地址A10和A11指定用于存儲數(shù)據(jù)的存儲體的情況下，本發(fā)明只針對其中存儲了數(shù)據(jù)的存儲體執(zhí)行本發(fā)明DRAM中的刷新操作。
圖7示出了圖2所示其中所述刷新控制信號RCON1和RCON2由控制熔絲控制的刷新控制器217的另一個例子。這里，為便于解釋起見，由控制熔絲FUSE1和FUSE2產(chǎn)生所述刷新控制信號RCON1和RCON2。
圖7所示的刷新控制器217包括控制熔絲FUSE1和FUSE2、NMOS晶體管701、鎖存器703和緩沖器705。NMOS晶體管701具有相對較大的電阻元件。因此，如果控制熔絲FUSE1和FUSE2被熔斷，NMOS晶體管701的漏極端N702變“低”。這里，刷新控制信號RCON1和RCON2被鎖定為邏輯“高”電平。
在圖7所示的刷新控制器中，在還被提供有利用用于指定與存儲數(shù)據(jù)相關(guān)的存儲體的地址信息執(zhí)行熔斷所述控制熔絲FUSE1和FUSE2的裝置的情況下，僅僅針對其中存儲了數(shù)據(jù)的存儲體執(zhí)行本發(fā)明DRAM中的刷新操作。
圖8示出了圖2所示刷新控制器217的另一個電路，在該電路中，與圖6所示類似，所述刷新控制信號是由外部地址產(chǎn)生的。參看圖8，刷新控制器217包括一個傳輸門801和一個鎖存器803。傳輸門801在第一內(nèi)部時鐘使能信號PCKE1和內(nèi)部時鐘信號PCLK處于邏輯“高”電平期間接收外部地址A10和A11。鎖存器803鎖存由傳輸門801傳輸?shù)耐獠康刂稟10和A11以產(chǎn)生刷新控制信號RCON1和RCON2。換言之，在所述外部地址A10和A11處于邏輯“高”電平的情況下，刷新控制信號RCON1和RCON2被鎖定為邏輯“高”電平。另外，在所述外部地址信號A10和A11處于邏輯“低”電平的情況下，刷新控制信號RCON1和RCON2被鎖定為邏輯“低”電平。
圖9詳細(xì)地示出了圖2所示譯碼器215的電路。參看圖9，譯碼器215包括在其中刷新指令信號PRFH處于邏輯“高”電平的刷新模式期間被使能的4個NAND門909、911、913和915以及用于譯碼刷新控制信號RCON1和RCON2的另外4個NAND門901、903、905和907。
在所述刷新模式下，如果刷新控制信號RCON1和RCON2都處于邏輯“低”電平，則NAND門901的輸出信號N902變“低”。NAND門909的輸出信號、即所述第一刷新存儲體指定信號PREF_1變“高”。
在所述刷新模式下，如果刷新控制信號RCON1處于邏輯“高”電平而RCON2處于邏輯“低”電平，則NAND門903的輸出信號N904變“低”。NAND門911的輸出信號、即所述第二刷新存儲體指定信號PREF_2變“高”。
在所述刷新模式下，如果刷新控制信號RCON1處于邏輯“低”電平而RCON2處于邏輯“高”電平，則NAND門905的輸出信號N906變“低”。NAND門913的輸出信號、即所述第三刷新存儲體指定信號PREF_3變“高”。
在所述刷新模式下，如果刷新控制信號RCON1和RCON2都處于邏輯“低”電平，則NAND門907的輸出信號N908變“低”。NAND門915的輸出信號、即第四刷新存儲體指定信號PREF_4變“高”。
圖10示出了圖2所示其中所述存儲體是由所述刷新存儲體指定信號選擇的存儲體選擇譯碼器213的電路。參看圖10，所述存儲體選擇譯碼器213包括4個緩存器1001、1003、1005和1007以及4個前置譯碼器1011、1013、1015和1017。
緩存器1001、1003、1005和1007緩存所述第一到第四刷新存儲體指定信號PRE_1到PREF_4以產(chǎn)生第一到第四譯碼信號PREF_j(j＝a、b、c和d)。因此，第一到第四譯碼信號PREF_a到PREF_d與第一到第四刷新存儲體指定信號PREF_1到PREF_4具有相同的信息。參看圖2，第一到第四譯碼信號PREF_a到PREF_d被分別提供給內(nèi)部電壓發(fā)生器219_1到219_4，并對它們進(jìn)行控制。
參看圖10，響應(yīng)第一到第四譯碼信號PREF_a到PREF_d，所述前置譯碼器1011、1013、1015和1017被使能。另外，被使能的前置譯碼器1011、1013、1015和1017接收內(nèi)部地址RA1到RAn以產(chǎn)生刷新地址DRAji(其中，j＝a、b、c和d和i＝1到n)。下面參照圖11和12詳細(xì)描述前置譯碼1011、1013、1015和1017。
下面描述在所述第一刷新存儲體指定信號PREF_1被激活的情況下圖10所示存儲體選擇譯碼器213的操作。如果所述第一刷新存儲體指定信號PREF_1被激活，則第一譯碼信號PREF_a被激活。當(dāng)?shù)谝蛔g碼信號PREF_a被激活時，第一前置譯碼器1011被使能。因此，第一刷新地址DRAai(i＝1到n)與所述內(nèi)部地址RA1到RAn具有相同的信息。第一刷新地址DRAai(i＝1到n)被傳輸給用于譯碼第一存儲體201_1(圖2)各行的第一行譯碼器203_1，并隨后傳輸給第一存儲體201_1的刷新存儲單元。
在存儲體選擇譯碼器213中，當(dāng)?shù)谝凰⑿麓鎯w指定信號PREF_1被激活時，第二到第四刷新存儲體指定信號PREF_2到PREF_4被去激活和第二到第四前置譯碼器1013、1015和1017被禁止。由此，第二到第四刷新地址DRAji(j＝b、c和d，i＝1到n)被保持在予充電狀態(tài)的邏輯“低”電平。由此，不對第二到第四存儲體201_2到201_4的存儲單元執(zhí)行刷新操作。在能夠使用圖10所示選擇譯碼器213針對每個存儲體選擇性地執(zhí)行刷新操作的DRAM的情況下，只能選擇一個存儲體并向它提供刷新地址。
參看圖9和10，在如下刷新控制信號RCON1和RCON2的基礎(chǔ)上選擇所述存儲體表1
圖11示出了圖10所示前置譯碼器的詳細(xì)電路。由于第一到第四前置譯碼器具有相同的結(jié)構(gòu)，所以，這里只示意性地描述第一前置譯碼器1011。
參看圖11，所述第一前置譯碼器1011是由NAND門1101和反向器1103構(gòu)成的。通過激活第一譯碼信號PREF_a使能所述NAND門1101。由此，所述第一刷新地址DRAai(i＝1到n)具有與內(nèi)部地址RAi(i＝1到n)相同的信息。
圖12詳細(xì)地示出了圖10所示前置譯碼器的另一個電路。參見圖12，圖12所示第一前置譯碼器1011包括NAND門1201、傳輸門1203、NMOS晶體管1205和鎖存器1207。NAND門1201接收第一譯碼信號PREF_a和第一予充電控制信號PDRE。另外，NAND門1201的輸出信號N1202控制傳輸門1203。所述第一予充電信號PERE在予充電周期處于邏輯“低”狀態(tài)，并在予充電周期之后變成“高”電平。
傳輸門1203響應(yīng)NAND門1201的輸出信號N1202接收內(nèi)部地址RAi(i＝1到n)。NMOS晶體管1205向所述第一刷新地址DRAai(i＝1到n)予充電，從而使所述第一前置譯碼器1011的輸出信號響應(yīng)在所述予充電周期被激活的第二予充電控制信號PDRA變成邏輯“低”電平。鎖存器1207鎖存由傳輸門1203傳輸?shù)男盘柣騺碜訬MOS晶體管1205的予充電信號。
因此，如果所述予充電周期結(jié)束和第一譯碼信號PRDF_a被激活，所述刷新地址DRAai(i＝1到n)被鎖定以使其具有與內(nèi)部地址RAi(i＝1到n)相同的信息。
圖13示出了圖2所示存儲體選擇譯碼器的另一個電路。其中，將被刷新存儲體的數(shù)量可以被控制地加以變化。參看圖13，所述存儲體選擇譯碼器213包括4個邏輯元件1301、1303、1305和1307以及4個前置譯碼器1311、1313、1315和1317。
第一邏輯元件1301接收作為輸入信號的第一到第四刷新存儲體指定信號PREF_i(i＝1到4)并執(zhí)行OR操作以產(chǎn)生第一譯碼信號PREF_a′。第二邏輯元件1303接收作為輸入信號的第二到第四刷新存儲體指定信號PREF_i(i＝2到4)并執(zhí)行OR操作以產(chǎn)生第二譯碼信號PREF_b′。第三邏輯元件1305接收作為輸入信號的第三到第四刷新存儲體指定信號REF_i(i＝3和4)并執(zhí)行OR操作以產(chǎn)生第三譯碼信號PREF_c′。第四邏輯元件1307接收作為輸入信號的第四刷新存儲體指定信號PREF_4以產(chǎn)生第四譯碼信號PREF_d′。
如下所述，根據(jù)所述第一到第四刷新存儲體指定信號PREF_i(i＝1到4)的激活控制所述譯碼信號。
如果第一刷新存儲體指定信號PREF_1被激活，那么，第一譯碼信號PREF_a′被激活和第二到第四譯碼信號PREF_b′到PREF_d′被禁止。由此，當(dāng)?shù)谝凰⑿碌刂稤RAai(i＝1到n)具有與內(nèi)部地址RA1到RAn相同的信息時，第二到第四刷新地址DRAbi、DRAci和DRAdi(i＝1到n)被保持在予充電狀態(tài)的邏輯“低”電平。因此，第一存儲體201_1(圖2)執(zhí)行所述刷新操作和第二到第四存儲體201_i(i＝2到4)不執(zhí)行所述刷新操作。
如果第二刷新存儲體指定信號PREF_2被激活，那么，第一譯碼信號PREF_a′和第二譯碼信號PREF_b′被激活和第三和第四譯碼信號PREF_c′和PREF_d′，被禁止。因此，在第一和第二刷新地址DRAai和DRAbi(i＝1到n)具有與內(nèi)部地址RA1和RAn相同信息的同時，第三和第四刷新地址DRAci和DRAdi被保持在予充電狀態(tài)的邏輯“低”電平。因此，第一和第二存儲體201_1和201_2執(zhí)行刷新操作和第三和第四存儲體201_3和201_4不執(zhí)行刷新操作。
如果第三刷新存儲體指定信號PREF_3被激活，那么，第一到第三譯碼信號PREF_a′、PREF_b′、PREF_c′被激活和第四譯碼信號PREF_d′被禁止。由此，在第一到第三刷新地址DRAai、DRAbi和DRAci(i＝1到n)具有與內(nèi)部地址RA1到RAn相同信息的同時，第四刷新地址DRAdi(i＝1到n)被保持在予充電狀態(tài)的邏輯“低”電平。因此，第一到第三存儲體201_1、201_2和201_3執(zhí)行刷新操作和第四存儲體201_4不執(zhí)行刷新操作。
如果第四刷新存儲體指定信號PREF_4被激活，則第一到第四譯碼信號PREF_a′、PREF_b′、PREF_c′和PREF_d′都被激活。由此，第一到第四刷新地址DRAai′、DRAbi′、DRAci′和DRAdi′(i＝1到n)具有與內(nèi)部地址RA1到RAn相同的信息。這樣，第一和第二存儲體201_1、201_2、201_3和201_4執(zhí)行刷新操作。
圖13所示的第一到第四前置譯碼器1311、1313、1315和1317可以由與圖10所示1011、1013、1015和1017結(jié)構(gòu)相同的結(jié)構(gòu)組成，這里將省略對它們的描述。
圖13所示的存儲體選擇譯碼器213可以具有不同數(shù)量的前置譯碼器。另外，在根據(jù)本發(fā)明的可選擇執(zhí)行一刷新操作的DRAM中，只有具有在其中存貯有數(shù)據(jù)的存貯單元的存貯體才被有選擇地刷新。另外，可以使用圖13所示的存儲體選擇譯碼器改變所述刷新存儲體的數(shù)量。
圖14的電路詳細(xì)地示出了圖1所示的內(nèi)部電壓發(fā)生器，其中，作為內(nèi)部電壓發(fā)生器的一個例子示出了一個內(nèi)部電源電壓發(fā)生器。但是，對于本專業(yè)技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員來講很明顯，本發(fā)明也可以被應(yīng)用于反向偏壓發(fā)生器。另外，雖然只示出了第一內(nèi)部電壓發(fā)生器219_1，但是，本發(fā)明也可以被應(yīng)用到第二到第四內(nèi)部電壓發(fā)生器219_i(i＝2到4)上。
首先，在針對第一存儲體201_1執(zhí)行刷新操作的情況下，第一譯碼信號PREF_a變“高”。這樣PMOS晶體管1401和1405截止，NMOS晶體管1407導(dǎo)通。因此，圖14所示的內(nèi)部電源電壓發(fā)生器被使能產(chǎn)生一個內(nèi)部電源電壓PIVG，這與現(xiàn)有技術(shù)相同。由于對本專業(yè)技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員來講產(chǎn)生所述內(nèi)部電源電壓PIVG的工作原理是已知的，所以，這里省略對它們的詳細(xì)解釋。
在沒有針對第一存儲體201_1執(zhí)行刷新操作的情況下，第一譯碼信號PREF_a變“低”。這樣PMOS晶體管1401和1405導(dǎo)通，NMOS晶體管1407和PMOS晶體管1403截止。由此，圖14所示的內(nèi)部電源電壓發(fā)生器被禁止從而停止工作。
如上所述，圖14所示的內(nèi)部電源電壓發(fā)生器工作從而使得只有與被執(zhí)行刷新操作的存儲體對應(yīng)的內(nèi)部電壓發(fā)生器工作。由此，只有與被執(zhí)行刷新操作的存儲體對應(yīng)的內(nèi)部電壓發(fā)生器不執(zhí)行停止操作。借此，極大地減少了功率損耗。
雖然僅僅針對本發(fā)明的最佳實施例進(jìn)行了描述，但是，可以在不脫離本發(fā)明所附權(quán)利要求書及它們等效內(nèi)容所規(guī)定的本發(fā)明的精神和范圍的情況下做出各種修改。例如，雖然僅描述了由4個存儲體構(gòu)成的DRAM，但是所述存儲體的數(shù)量可以增加或減少。另外，在本發(fā)明的說明書中以舉例的方式描述了利用地址信號來產(chǎn)生所述刷新控制信號。但是，所述刷新控制信號也可以利用在刷新模式中沒有使用的信號來產(chǎn)生。
因此，在不脫離所附權(quán)利要求書和經(jīng)們的等效內(nèi)容所規(guī)定的本發(fā)明的精神和范圍的前提下可以做出各種修改。
權(quán)利要求
1.一種動態(tài)隨機(jī)存取存儲器(DRAM)，包括多個能夠被單獨訪問的存儲體；和一個刷新控制器，用于在一個自刷新操作期間針對所述多個存儲體當(dāng)中的一個或多個存儲體選擇性地執(zhí)行刷新操作。
2.根據(jù)權(quán)利要求1所述的DRAM，其特征是將被刷新的一個或多個存儲體是由多個控制信號的相互結(jié)合來選擇的。
3.一種動態(tài)隨機(jī)存取存儲器(DRAM)，包括多個能夠被單獨訪問的存儲體；多個對應(yīng)于各存儲體設(shè)置的電壓發(fā)生器，用于向所述存儲體提供內(nèi)部電壓；和一個刷新控制器，用于在一個自刷樣操作期間針對所述多個存儲體當(dāng)中的一個或多個存儲體選擇性地執(zhí)行刷新操作，其中，根據(jù)是否針對所述存儲體執(zhí)行刷新操作來使能所述電壓發(fā)生器。
4.根據(jù)權(quán)利要求3所述的DRAM，其特征是利用多個控制信號的組合來指定被使能的電壓發(fā)生器。
5.根據(jù)權(quán)利要求3所述的DRAM，其特征是被使能的電壓發(fā)生器包括至少一個反向偏壓發(fā)生器和一個內(nèi)部電源電壓發(fā)生器。
6.一種動態(tài)隨機(jī)存取存儲器(DRAM)，包括具有多個以列和行排列的存儲單元的多個存儲體，其中，所述DRAM在自刷新模式下能夠選擇性地對存儲在每個存儲體中的數(shù)據(jù)進(jìn)行刷新，所述DRAM包括多個行譯碼器，用于選擇所述存儲體的存儲單元的字行；一個地址發(fā)生器，用于在自刷新模式期間產(chǎn)生連續(xù)變化的內(nèi)部地址；一個刷新存儲體指定電路，用于產(chǎn)生用于指定將被刷新的一個存儲體的刷新存儲體指定信號；和一個存儲體選擇譯碼器，用于根據(jù)所述內(nèi)部地址的信息指定將被所述刷新存儲體指定信號刷新的一個或多個存儲體，并將刷新地址提供給與被指定存儲體對應(yīng)的行譯碼器。
7.根據(jù)權(quán)利要求6所述的DRAM，其特征是所述刷新存儲體指定電路包括一個刷新控制器，用于產(chǎn)生控制將被刷新存儲體的選擇的刷新控制信號；和一個譯碼器，用于譯碼所述刷新控制信號以產(chǎn)生所述刷新存儲體指定信號。
8.根據(jù)權(quán)利要求7所述的DRAM，其特征是所述刷新控制器響應(yīng)一個預(yù)定的外部地址信號產(chǎn)生所述刷新控制信號。
9.根據(jù)權(quán)利要求7所述的DRAM，其特征是所述刷新控制器包括一個刷新進(jìn)入檢測器，用于產(chǎn)生指出什么時間所述DRAM進(jìn)入一個自刷新模式的自刷新進(jìn)入信號；和一個被所述自刷新進(jìn)入信號激活的刷新控制信號發(fā)生器，用于響應(yīng)所述外部地址信號產(chǎn)生所述刷新控制信號。
10.根據(jù)權(quán)利要求7所述的DRAM，其特征是所述刷新控制器包括多個控制熔絲并響應(yīng)所述控制熔絲的熔斷產(chǎn)生所述刷新控制信號。
11.根據(jù)權(quán)利要求6所述的DRAM，其特征是所述存儲體選擇譯碼器將所述刷新地址提供給由所述刷新存儲體指定信號選擇的存儲體。
12.根據(jù)權(quán)利要求6所述的DRAM，其特征是所述存儲體選擇譯碼器還包括至少一個被所述刷新存儲體指定信號使能的前置譯碼器，用于將與所述內(nèi)部地址對應(yīng)的刷新地址提供給與被選擇存儲體對應(yīng)的行譯碼器。
13.一種動態(tài)隨機(jī)存取存儲器(DRAM)，包括多個能夠被單獨存取的存儲體；與各存儲體對應(yīng)設(shè)置的多個電壓發(fā)生器，用于向所述存儲體提供內(nèi)部電壓；和一個刷新控制器，用于在自刷新操作期間選擇性地針對所述多個存儲體當(dāng)中的一個或多個存儲體執(zhí)行刷新操作，其中，被使能電壓發(fā)生器的數(shù)量是由被刷新存儲體的數(shù)量確定的。
全文摘要
一種能夠選擇性地僅針對多個存儲體的一部分執(zhí)行自刷新操作的動態(tài)隨機(jī)存取存儲器(DRAM),包括多個用于選擇存儲體存儲單元字行的行譯碼器、用于產(chǎn)生在自刷新模式期間連續(xù)變化的內(nèi)部地址的地址發(fā)生器、刷新存儲體指定電路和存儲體選擇譯碼器。所述自刷新操作僅僅針對所選擇的存儲體或其中已經(jīng)存儲了數(shù)據(jù)的存儲體執(zhí)行,從而使功率損耗最小。
文檔編號G11C11/406GK1264128SQ00102790
公開日2000年8月23日 申請日期2000年1月12日 優(yōu)先權(quán)日1999年1月12日
發(fā)明者崔鐘賢, 徐東一, 羅鐘植 申請人:三星電子株式會社