基于vfo緩沖放大器的門極驅(qū)動(dòng)式串口電平自動(dòng)報(bào)警系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及串口通訊與控制領(lǐng)域，具體是指基于VFO緩沖放大器的門極驅(qū)動(dòng)式串口電平自動(dòng)報(bào)警系統(tǒng)。
【背景技術(shù)】
[0002]目前，由于人們所使用的安全支付設(shè)備需要結(jié)合配套終端設(shè)備來使用，而配套終端設(shè)備的電平是各不統(tǒng)一的，因此在安全支付設(shè)備與配套終端設(shè)備的串口通訊過程中經(jīng)常會(huì)遇到電平不匹配的情況，從而會(huì)造成很多通訊失敗的情況。為此，人們通常都采用加入撥碼開關(guān)的方法來進(jìn)行處理，但在進(jìn)行撥碼前，卻必須要知道配套終端設(shè)備的電平狀態(tài)是什么，這樣便給配套終端的使用帶來了極大的不便，同樣也造成了很多并發(fā)問題。同時(shí)，傳統(tǒng)的安全支付設(shè)備無論是否與配套終端設(shè)備通訊成功，均不能很好的給出相關(guān)警示，因此無形中也會(huì)增加判斷的難度。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于克服目前人們使用安全支付設(shè)備與配套終端設(shè)備進(jìn)行通訊時(shí)，必須要先獲取配套終端設(shè)備的電平狀態(tài)以及無法警示是否連接成功的缺陷，提供一種不僅結(jié)構(gòu)簡(jiǎn)單，而且還能完全省略該電平狀態(tài)獲取狀態(tài)，以及能警示通訊成功與否的基于VFO緩沖放大器的門極驅(qū)動(dòng)式串口電平自動(dòng)報(bào)警系統(tǒng)。
[0004]本發(fā)明通過以下技術(shù)方案來實(shí)現(xiàn):基于VFO緩沖放大器的門極驅(qū)動(dòng)式串口電平自動(dòng)報(bào)警系統(tǒng)，其由控制芯片AX，與該控制芯片AX相連接的異或門集成芯片U1，與該異或門集成芯片Ul相連接的電平采樣保護(hù)電路，分別與異或門集成芯片U1、電平采樣保護(hù)電路及控制芯片AX相連接的控制開關(guān)報(bào)警電路，串接在電平采樣保護(hù)電路與異或門集成芯片Ul之間的VFO放大器電路和光束激發(fā)式邏輯放大電路，以及設(shè)置在電平采樣保護(hù)電路與光束激發(fā)式邏輯放大電路之間的門極驅(qū)動(dòng)電路組成。
[0005]進(jìn)一步的，所述的門極驅(qū)動(dòng)電路由三極管Q6，三極管Q7，場(chǎng)效應(yīng)管M0S1，單向晶閘管D7，負(fù)極與三極管Q7的基極相連接、正極則經(jīng)電阻R20后與三極管Q7的發(fā)射極相連接的電容C7，與電容C7相并聯(lián)的電阻R21，一端與三極管Q6的集電極相連接、另一端則與電容7的正極相連接的電阻R19，串接在三極管Q6的集電極和基極之間的電阻R22，N極與三極管Q7的集電極相連接、P極則經(jīng)電阻R23后與場(chǎng)效應(yīng)管MOSl的柵極相連接的二極管D6，正極與三極管Q7的發(fā)射極相連接、負(fù)極則經(jīng)電阻R24后與場(chǎng)效應(yīng)管MOSl的柵極相連接的電容C8，正極與電容C8的負(fù)極相連接、負(fù)極則與單向晶閘管D7的P極相連接的電容C9，以及正極與單向晶閘管D7的控制極相連接、負(fù)極則與電平采樣保護(hù)電路相連接的電容ClO組成；所述三極管Q6的基極與三極管Q7的集電極相連接、其發(fā)射極則與二極管D6的P極相連接；所述三極管Q7的發(fā)射極則與光束激發(fā)式邏輯放大電路相連接；所述場(chǎng)效應(yīng)管MOSl的漏極接地、其源極則與單向晶閘管D7的N極相連接。
[0006]所述光束激發(fā)式邏輯放大電路由功率放大器P1，與非門IC1，與非門IC2，與非門IC3，負(fù)極與功率放大器Pl的同相端相連接、正極經(jīng)光二極管D4后接地的極性電容C4，一端與極性電容C4的正極相連接、另一端經(jīng)二極管D5后接地的電阻R13，正極與電阻R13和二極管D5的連接點(diǎn)相連接、負(fù)極接地的極性電容C6，一端與與非門ICl的負(fù)極輸入端相連接、另一端與功率放大器Pl的同相端相連接的電阻R14，串接在功率放大器Pl的反相端與輸出端之間的電阻R15，一端與與非門ICl的輸出端相連接、另一端與與非門IC3的負(fù)極輸入端相連接的電阻R16，正極與與非門IC2的輸出端相連接、負(fù)極與與非門IC3的負(fù)極輸入端相連接的電容C5，以及一端與極性電容C6的正極相連接、另一端與與非門IC2的負(fù)極輸入端相連接的電阻R17組成；所述與非門ICl的正極輸入端與功率放大器Pl的反相端相連接，其輸出端與與非門IC2的正極輸入端相連接，與非門IC3的正極輸入端則與功率放大器Pl的輸出端相連接。
[0007]所述VFO放大器電路由三極管Q4，三極管Q5，一端與三極管Q4的基極相連接、另一端經(jīng)電容Cl后與與非門IC3的輸出端相連接的電阻R18，一端與三極管Q4的基極相連接、另一端順次經(jīng)電阻R12和電容C3后與異或門集成芯片Ul相連接的電阻R11，一端與三極管Q4的基極相連接、另一端與電阻R12和電容C3的連接點(diǎn)相連接的電阻R10，以及一端與三極管Q4的集電極相連接、另一端經(jīng)電容C2后接地的電阻R9組成；所述三極管Q5的發(fā)射極與電阻RlO與電阻R12的連接點(diǎn)相連接，其集電極與電阻R9和電容C2的連接點(diǎn)相連接，其基極與三極管Q4的集電極相連接；所述三極管Q4的發(fā)射極接地，且三極管Q5的集電極還外接+9v?12V的直流電壓VCC ;功率放大器Pl的同相端則與電平采樣保護(hù)電路相連接，而極性電容C4的正極則與三極管Q7的發(fā)射極相連接。
[0008]所述控制開關(guān)報(bào)警電路由基極與異或門集成芯片Ul的一個(gè)輸入端相連接、集電極經(jīng)電阻R4后與控制芯片AX的FB管腳相連接、而發(fā)射極則經(jīng)電阻R5后與異或門集成芯片Ul的輸出端相連接的三極管Q1，基極與三極管Ql的集電極相連接、其集電極直接與控制芯片AX的FB管腳相連接、而其發(fā)射極則經(jīng)電阻R6后與報(bào)警器HA的正極相連接的三極管Q2，以及基極經(jīng)電阻R8后與電平采樣保護(hù)電路相連接、其集電極經(jīng)二極管D3后與報(bào)警器HA的正極相連、而其發(fā)射極則經(jīng)電阻R7后與控制芯片AX的SW管腳相連接的三極管Q3組成；所述異或門集成芯片Ul的輸出端還分別與報(bào)警器HA的負(fù)極和控制芯片AX的EN管腳相連接。
[0009]所述的電平采樣保護(hù)電路由P極經(jīng)電阻R3后與功率放大器Pl的同相端相連接、N極則經(jīng)二極管Dl后接地的二極管D2，一端與二極管D2的P極相連接、另一端則經(jīng)電阻R2和電阻R8后與三極管Q3的基極相連接的電阻Rl組成。所述二極管D2和二極管Dl的連接點(diǎn)以及電阻R2與電阻Rl的連接點(diǎn)還分別與三極管Ql的基極以及電容ClO的負(fù)極相連接。
[0010]為確保本發(fā)明的使用效果，所述控制芯片的型號(hào)為AX2003型，所述異或門集成芯片Ul的型號(hào)為74HC86型。
[0011]本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)及有益效果:
[0012](I)本發(fā)明不僅整體結(jié)構(gòu)非常簡(jiǎn)單，其制作成本和維護(hù)成本非常低廉，而且本發(fā)明還能徹底解決傳統(tǒng)的電平配置普遍存在需要預(yù)先設(shè)定電平值的缺陷。
[0013](2)本發(fā)明能自動(dòng)采集和識(shí)別配套終端設(shè)備的電平狀態(tài)，自動(dòng)連接安全支付設(shè)備與配套終端設(shè)備的通訊，從而有效避免因安全支付設(shè)備與配套終端設(shè)備電平不匹配而帶來的缺陷。
[0014](3)本發(fā)明能將配套終端設(shè)備的不同電平方式采用智能化處理，從而完全不需要人工處理與設(shè)置參數(shù)，實(shí)現(xiàn)自動(dòng)化控制，不僅能提高識(shí)別和運(yùn)行效率，而且操作也非常方便。
[0015](4)本發(fā)明設(shè)有專門的報(bào)警器，當(dāng)安全支付設(shè)備與配套終端設(shè)備通訊不成功時(shí)便會(huì)發(fā)出警報(bào)。
[0016](5)本發(fā)明突破性的將異或門集成芯片與VFO放大器電路結(jié)合在一起使用，不僅能有效提高報(bào)警器的增益，而且還能有效確保其工作性能的穩(wěn)定。
[0017](6)本發(fā)明采用門極驅(qū)動(dòng)電路進(jìn)行驅(qū)動(dòng)，可以提高本發(fā)明的反應(yīng)速度，當(dāng)出現(xiàn)異常時(shí)可以在第一時(shí)間進(jìn)行報(bào)警。
【附圖說明】
[0018]圖1為本發(fā)明的電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0019]下面結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步地詳細(xì)說明，但本發(fā)明的實(shí)施方式不限于此。
[0020]實(shí)施例
[0021]如圖1所示，本發(fā)明基于VFO緩沖放大器的門極驅(qū)動(dòng)式串口電平自動(dòng)報(bào)警系統(tǒng)，其由控制芯片AX，與該控制芯片AX相連接的異或門集成芯片U1，與該異或門集成芯片Ul相連接的電平采樣保護(hù)電路，分別與異或門集成芯片U1、電平采樣保護(hù)電路及控制芯片AX相連接的控制開關(guān)報(bào)警電路，串接在電平采樣保護(hù)電路與異或門集成芯片Ul之間的VFO放大器電路和光束激發(fā)式邏輯放大電路，以及設(shè)置在電平采樣保護(hù)電路與光束激發(fā)式邏輯放大電路之間的門極驅(qū)動(dòng)電路組成。
[0022]所述光束激發(fā)式邏輯放大電路由功率放大器P1，與非門IC1，與非門IC2，與非門IC3，負(fù)極與功率放大器Pl的同相端相連接、正極經(jīng)光二極管D4后接地的極性電容C4，一端與極性電容C4的正極相連接、另一端經(jīng)二極管D5后接地的電阻R13，正極與電阻R13和二極管D5的連接點(diǎn)相連接、負(fù)極接地的極性電容C6，一端與與非門ICl的負(fù)極輸入端相連接、另一端與功率放大器Pl的同相端相連接的電阻R14，串接在功率放大器Pl的反相端與輸出端之間的電阻R15，一端與與非門ICl的輸出端相連接、另一端與與非門IC3的負(fù)極輸入端相連接的電阻R16，正極與與非門IC2的輸出端相連接、負(fù)極與與非門IC3的負(fù)極輸入端相連接的電容C5，以及一端與極性電容C6的正極相連接、另一端與與非門IC2的負(fù)極輸入端相連接的電阻R17組成。
[0023]同時(shí)，該與非門ICl的正極輸入端與功率放大器Pl的反相端相連接，其輸出端與與非門IC2的正極輸入端相連接，與非門IC3的正極輸入端則與功率放大器P的輸出端相連接。所述的功率放大器Pl的同相端與電平采樣保護(hù)電路相連接，而極性電容C4的正極則與門極驅(qū)動(dòng)電路相連接。
[0024]所述的VFO放大器電路如圖1所示，其由三極管Q4，三極管Q5，電阻R18、電阻R9、電阻R10、電阻R11、電阻R12、電容Cl、電容C2及電容C3共同組成。連接時(shí)，電阻R18的一端與三極管Q4的基極相連接，其另一端經(jīng)電容Cl后與與非門IC3的輸出端相連接，電阻Rll的一端則與三極管Q4的基極相連接、另一端順次經(jīng)電阻R12和電容C3后與異或門集成芯片Ul的13號(hào)管腳輸入端相連接。如圖1所示，該異或門集成芯片Ul包括有兩個(gè)輸入端(即12號(hào)端和13號(hào)端)和一個(gè)輸出端(即11號(hào)端)。
[0025]電阻RlO的一端與三極管Q4的基極相連接，其另一端與電阻R12和電容C3的連接點(diǎn)相連接，而電阻R9的一端則與三極管Q4的集電極相連接、另一端經(jīng)電容C2后接地。同時(shí)，三極管Q5的發(fā)射極與電阻RlO與電阻R12的連接點(diǎn)相連接，其集電極與電阻R9和電容C2的連接點(diǎn)相連接，其基極與三極管Q4的集電極相連接。
[0026]為確保三極管Q4、三極管Q5能正常工作，所述三極管Q4的發(fā)射極要接地，而三極管Q5的集電極還需外接+9v?12V的直流電壓VCC作為偏置電壓。
[0027]所述控制芯片AX用于控制和處理電平采樣保護(hù)電路和異或門集成芯片Ul處理后的信號(hào)，使其能夠準(zhǔn)確接收與掃描到配套終端設(shè)備的電平變化，并保持與配套終端設(shè)備的通訊控制。而電平采樣保護(hù)電路則用于精確的